以下に記載する実施の形態では、半導体素子として薄膜トランジスタを作製する際、高密度プラズマ処理装置を用いて、素子分離をおこなう例を示す。各実施の形態は、適宜組み合わせて実施されることを妨げるものではない。
(実施の形態1)
図1(A)に示すように、ガラス基板101上に下地膜102を形成する。ガラス基板にかえて、耐熱性のプラスチック基板を用いることができる。200℃以上のプラズマ処理時の温度に耐えられるなら、他の基板を用いてもよい。下地膜102は、1層又は多層でなる構成とすることができ、本実施の形態では、窒化珪素膜とその上にSiOxNy膜(x,y>0)をCVD法などにより連続成膜する。窒化珪素膜は、ガラス基板101等との密着性を高めるために、酸素を含む窒化珪素膜を用いるとよい。以下、本明細書に記載する窒化珪素膜においても同様に、酸素を含んでいてもよいものとする。
下地膜102を形成する目的は、後に形成する半導体膜へガラス基板101から不純物が拡散するのを防止することである。したがって、この目的を達成するためには、酸化珪素膜では不十分であるため、酸化珪素膜よりも不純物拡散防止効果の高い窒化珪素膜又はSiOxNy膜を形成する必要がある。また、SiOxNy膜は、窒化珪素膜よりもシリコンとの密着性にすぐれている。
下地膜102上の全面に半導体膜103を10nm以上70nm以下の厚さに形成する。半導体膜103に対し、後にラジカル酸化又はラジカル窒化をおこなうことを考慮すると、半導体膜103の厚さは20nm以下の厚さが望ましいが、20nmを超える厚さであってもラジカル酸化又はラジカル窒化によって素子分離が可能であれば問題ない。本実施の形態では、半導体膜103として、CVD法により非晶質シリコン膜を形成する。CVD法により形成される非晶質シリコン膜には、原料ガスに由来する水素が含まれている。
その後、必要に応じて、以下に説明する方法によって上記非晶質シリコン膜を結晶化し、多結晶シリコン膜を形成する。結晶化方法の一つは、非晶質シリコン膜上の一部又は全面に、ニッケルなどの非晶質シリコンの結晶化を促進させる元素を含む層を形成した後、ガラス基板101の歪点より100℃以上低い温度(例えば550℃)で、所定の時間(例えば4時間)加熱することによって、非晶質シリコン膜を結晶化する方法である。他の結晶化方法は、非晶質シリコン膜の全面に、断面が線状、楕円状又は矩形状になるように光学系を通して加工したレーザーを照射することによって、非晶質シリコン膜を結晶化する方法である。これらの2つの方法を組み合わせることもできる。レーザーを照射するかわりに、RTA(Rapid Thermal Anneal)により非晶質シリコン膜を結晶化してもよい。プラスチック基板を用いる場合は、レーザー照射又はRTAによる方法で非晶質シリコン膜を結晶化する。
上記結晶化方法に用いることができるレーザーとして、連続発振型のレーザー又はパルス発振型のレーザーを用いることができる。具体的には、Arイオンレーザー、Krイオンレーザー、エキシマレーザー、銅蒸気レーザー、金蒸気レーザーのような気体レーザー、単結晶のYAG、YVO4、Mg2SiO4、YAlO3又はGdVO4にドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種又は複数種添加されているものを媒質とするレーザー、多結晶のYAG、Y2O3、YVO4、YAlO3又はGdVO4にドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種又は複数種添加されているものを媒質とするレーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ti:サファイアレーザーのような固体レーザーのうち、1種又は複数種から発振されるものを用いることができる。このようなレーザーの基本波、及びこれらの基本波の第2高調波、第3高調波又は第4高調波のレーザーを照射することで、大粒径の結晶を得ることができる。例えば、Nd:YVO4レーザーの第2高調波(波長532nm)又は第3高調波(波長355nm)を用いることができ、このレーザーは連続発振、パルス発振いずれも可能である。連続発振の場合は、レーザーのパワー密度を0.01〜100MW/cm2、好ましくは0.1〜10MW/cm2が必要で、走査速度を10〜2000cm/secとして非晶質シリコン膜に照射する。
単結晶のYAG、YVO4、Mg2SiO4、YAlO3又はGdVO4にドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種又は複数種添加されているものを媒質とするレーザー、多結晶のYAG、Y2O3、YVO4、YAlO3又はGdVO4にドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種又は複数種添加されているものを媒質とするレーザー、Arイオンレーザー、Ti:サファイアレーザーは、連続発振、パルス発振いずれも可能であり、10MHz以上の発振周波数でパルス発振させることが可能である。10MHz以上の発振周波数でレーザーを発振させると、非晶質シリコン膜にあるパルスが照射され溶融した後固化するまでの間に、次のパルスが照射される。したがって、発振周波数が10MHzよりもずっと低いパルス発振型のレーザーを用いる場合とは異なり、レーザーの走査方向に向かって連続的に成長した結晶粒を得ることができる。
非晶質シリコン膜が水素を含んでいる場合は、レーザー照射による結晶化の前に、当該非晶質シリコン膜から水素を放出させるため、加熱処理をおこなうことが望ましい。結晶化の後、得られた多結晶シリコン膜の全面に、チャネルドープを目的として、ボロンなどの一導電型を付与する不純物をドーピングしてもよい。また、結晶化の後、多結晶シリコン膜の厚さは、当初の非晶質シリコン膜の厚さよりわずかに薄くなる傾向がある。
図1(B)に示すように、半導体膜103上に、当該半導体膜の酸化を防止する膜104を所定のパターンに形成する。本実施の形態では、半導体膜103の全面にスパッタ法などによってタングステン膜を形成し、その後フォトリソグラフィ法によって所定のパターンに形成する。タングステン膜は、後にラジカル酸化をおこなう際、処理条件を選択することによって、その表面に酸化膜が形成されないという特徴がある。酸化を防止する膜104としては、半導体膜103のラジカル酸化を防ぐことができるものであれば、タングステン以外の他の材料からなる膜でもよい。また、液滴吐出法(インクジェット法)、スクリーン印刷法などにより、酸化を防止する膜104の所定のパターンを直接形成してもよい。酸化を防止する膜104の厚さを半導体膜103の厚さと同じ又はそれより厚くすることによって、半導体膜103のラジカル酸化を確実に防止できる。
ラジカル酸化でなくラジカル窒化をおこなう場合は、酸化を防止する膜104のかわりに、半導体膜103のラジカル窒化を防ぐことができる膜を形成しなければならない。同様に、ラジカル酸化とラジカル窒化の両方をおこなう場合は、半導体膜103のラジカル酸化及びラジカル窒化を防ぐことができる膜を形成しなければならない。
半導体膜103に対し、図2(A)及び図2(B)に示す高密度プラズマ処理装置を用いてラジカル酸化をおこなう。図2(A)及び図2(B)に示す高密度プラズマ処理装置は、一例であって、図示される構造に限定されない。
図2(A)に示す高密度プラズマ処理装置は、マルチチャンバー構造であり、少なくとも第1のプラズマ処理室201、第2のプラズマ処理室202、ロードロック室203、及び共通室204を備えている。第1のプラズマ処理室201はラジカル酸化をおこなうためのチャンバーで、第2のプラズマ処理室202はラジカル窒化をおこなうためのチャンバーである。図2(A)に示す各チャンバーは、それぞれ真空排気されるようになっており、ラジカル酸化及びラジカル窒化を、被処理基板200を大気にさらすことなく連続的におこなうことができる。本実施の形態では、下地膜102と半導体膜103と所定のパターンに形成された酸化を防止する膜104が形成されたガラス基板101が、被処理基板200に該当する。
高密度プラズマ処理装置は、図2(A)に示す以外に、CVD用のチャンバー、スパッタ用のチャンバー、ドライエッチング用のチャンバー、イオンドーピング用のチャンバー、熱処理用のチャンバーなど、ラジカル酸化及びラジカル窒化以外の処理をおこなうことができるチャンバーをさらに備えるのが望ましい。そのことによって、従来より少ない数の装置で薄膜トランジスタを作製することが可能になり、製造効率が向上し、製造コストを下げることができる。
共通室204にはロボットアーム205が設置されている。ロードロック室203には、被処理基板200が複数収納されるカセット206が設置されている。カセット206に収納された被処理基板200を、共通室204を経由して、ロボットアーム205によって第1のプラズマ処理室201又は第2のプラズマ処理室202に搬送することができる。また、ロボットアーム205により、第1のプラズマ処理室201から共通室204を経由して第2のプラズマ処理室202に被処理基板200を搬送し、逆に第2のプラズマ処理室202から共通室204を経由して第1のプラズマ処理室201に被処理基板200を搬送することもできる。
図2(B)は、第1のプラズマ処理室201及び第2のプラズマ処理室202に共通する構成を示す。プラズマ処理室には所定の圧力まで減圧可能な真空ポンプ(図示せず)が接続され、排気口210から排気されるようになっている。また、プラズマ処理室には基板保持台211が設けられ、ラジカル酸化又はラジカル窒化がおこなわれる被処理基板200は基板保持台211上に保持される。この基板保持台211は被処理基板200を加熱できるようにヒーターを備えている。
酸素、窒素、水素、希ガス、アンモニアなどの気体は、矢印212で示すようにガス導入口からプラズマ処理室内に導入される。プラズマを励起させるためのマイクロ波213は、アンテナ214上に設けられた導波管215を介して導入される。アンテナ214は、プラズマを励起させるための電界を発生させる部分、スロット、遅波板から構成される。スロットの形状は、細長い穴が複数形成された板状、例えば円板状である。
プラズマは、誘電体板216直下の斜線で示す領域217で生成し、多数の穴が開けられたシャワープレート218を介して被処理基板200上に供給される。シャワープレート218を設けず、生成したプラズマが被処理基板200上に供給されるようにしてもよい。被処理基板200は、プラズマが生成する領域217と離間して配置される。このプラズマ処理室内で得られるプラズマは、電子温度が1.5eV以下で電子密度が1×1011cm−3以上、すなわち低電子温度及び高電子密度が実現され、プラズマ電位は0V以上5V以下である。これらのプラズマパラメータは、例えばダブルプローブ法などのプローブ計測法を用いて測定できる。
ところで、高電子密度のプラズマを生成できる装置として、電子サイクロトロン共鳴(ECR)プラズマCVD装置が、従来より知られている。このECRプラズマCVD装置は、磁場を発生させるための磁石をプラズマ処理室の周囲に設ける必要がある。一方、本実施の形態において使用する高密度プラズマ処理装置は、プラズマを生成する際に磁場を利用しないため、磁石を設ける必要がない。
本実施の形態では、第1のプラズマ処理室201にアルゴン、水素及び酸素を所定の流量比、例えばAr/H2/O2=500sccm:10sccm:5sccmに調整して導入し、周波数が2.45GHzのマイクロ波を用いてプラズマを生成させる。アルゴンのかわりに、他の希ガスを導入してもよい。第1のプラズマ処理室201内の圧力は、5Pa以上500Pa以下の範囲において最適な値、例えば133.33Paに設定される。下地膜102と半導体膜103と所定のパターンに形成された酸化を防止する膜104とが形成されたガラス基板101を第1のプラズマ処理室201の基板保持台211上に設置し、ガラス基板101の温度を400℃に保持する。耐熱性のプラスチック基板を用いる場合は、当該基板のガラス転移点以下の温度、ただし200℃以上に保持する。そして、半導体膜103における、所定のパターンに形成された酸化を防止する膜104に覆われていない領域に対し、ラジカル酸化をおこなう。
酸化を防止する膜104がタングステン膜である場合、アルゴン、水素及び酸素のうち、水素と酸素の流量比H2/O2を2以上にすると、タングステン膜は酸化されないが、半導体膜103は酸化されるという特徴がある。その理由は、タングステン膜と酸素ラジカルとの反応により酸化タングステンがいったん形成されるが、その酸化タングステンは水素ラジカルと反応してタングステンに還元されるためと推定される。この推定によれば、大気にさらされることによってタングステン膜の表面に形成された自然酸化膜さえも、水素ラジカルによって除去される。ただし、水素と酸素の流量比H2/O2を2よりも大きくするほど、半導体膜103の酸化が抑制されるため、水素と酸素の流量比H2/O2は4以下とすることが望ましい。このように、酸化を防止する膜104としてタングステン膜を用いると、半導体膜103のみを選択的にラジカル酸化することができる。
上述のラジカル酸化によって、図1(C)に示すように、隣り合う素子間を分離する絶縁膜として酸化膜105が形成される。ラジカル窒化をおこなう場合は、酸化膜105のかわりに窒化膜が形成される。素子間を完全に分離するためには、所定のパターンに形成された酸化を防止する膜104に覆われていない領域の半導体膜103が完全にラジカル酸化されることが望ましいが、隣り合う素子間が電気的に絶縁されていれば、当該領域の半導体膜103の表面から裏面(下地膜102に接する面)まで完全に酸化されなくてもよい。例えば、半導体膜103が後に形成される高濃度不純物領域とは逆の導電型を示す場合が該当する。半導体膜103の厚さが10nm以下である場合、ラジカル酸化によって、その半導体膜103は表面から裏面まで容易に酸化される。しかし、半導体膜の厚さが20nmを超える場合、ラジカル酸化によって、その半導体膜103の表面から裏面まで完全に酸化させることは困難である。
半導体膜103上でのプラズマの電子温度が1.5eV以下で電子密度が1×1011cm−3以上であり、さらに半導体膜103と図2(B)に示すプラズマが生成する領域217とは離間しているため、ラジカル酸化により得られる酸化膜105に対するプラズマ損傷は抑制される。プラズマを発生させるために2.45GHzのマイクロ波を用いることで、13.56MHzの周波数を用いる場合よりも、低電子温度及び高電子密度を容易に実現できる。低電子温度及び高電子密度が得られるならば、2.45GHzのマイクロ波に限定されない。
その後、図1(D)に示すように、所定のパターンに形成された酸化を防止する膜104を除去する。本実施の形態では、酸化を防止する膜104としてタングステン膜を使用しているため、アンモニア過水によるウエットエッチングにより除去する。タングステン膜を除去する際、酸化膜105が除去されないことを条件として、上記以外のエッチャントを用いてもよく、ウエットエッチングに限らずドライエッチングをおこなってもよい。酸化を防止する膜104としてラジカル酸化により表面に酸化膜が形成されないタングステン膜を用いることによって、酸化膜105を除去せず酸化を防止する膜104のみを除去することが容易になる。
次に、酸化を防止する膜104が除去された領域上に、ゲート絶縁膜106を形成する。ゲート絶縁膜106は、CVD法などにより、酸化珪素膜、窒化珪素膜又はSiOxNy膜(x,y>0)を成膜することによって形成される。図1(E)に示すように、ゲート絶縁膜106は、酸化を防止する膜104が除去された領域、即ち半導体膜103において酸化膜105が形成されていない領域のみならず、酸化膜105上に形成されてもよい。半導体膜103をラジカル酸化することにより、ゲート絶縁膜106を形成してもよい。ラジカル酸化の後、酸化膜105の下部に半導体膜103が残存している場合、半導体膜103をラジカル酸化する際、酸化膜105中を酸素ラジカルが拡散することによって、酸化膜105と半導体膜103との界面において酸化を進行させることができる。ラジカル酸化にかえて、ラジカル窒化によってゲート絶縁膜106を形成してもよい。
ゲート絶縁膜106をCVD法などにより形成する前に、半導体膜103に対しフッ酸洗浄を行っても、従来形成されていたひさし形状が形成されることはない。半導体膜103は島状パターンに形成されていないためであり、酸化膜105が存在しているためである。また、フッ酸洗浄をおこなう時間をコントロールすることで、酸化を防止する膜104が除去された半導体膜103の厚さよりもわずかに厚い酸化膜105を、半導体膜103と同じレベルに平坦化することができる。
ところで、CVD法又はスパッタ法により形成された膜には、ゴミが付着していることがある。このゴミの形状は様々考えられるが、CVD法又はスパッタ法により形成された絶縁膜500の表面に無機物でなる粒状のゴミ501が付着している状態を図5(A)に示す。ゴミ501が付着した絶縁膜500に対し、図2(A)及び図2(B)に示す高密度プラズマ処理装置を用いてラジカル酸化又はラジカル窒化をおこなった場合について検討する。なお、上述のゴミのことをパーティクルともいい、CVD法、スパッタ法により形成される膜は、パーティクルができるだけ少ないことが要求される。
ラジカル酸化又はラジカル窒化によって、図5(B)に示すように、ゴミ501の表面部分502が酸化又は窒化されることによって、ゴミ501の体積は増加する。また、絶縁膜500が酸化珪素膜からなる場合、ラジカル窒化によって絶縁膜500は、ゴミ501が存在しない領域のみならずゴミ501の下部にも回り込むように窒化される。
このとき、ゴミ501は、ブラシ洗浄、メガソニック洗浄など簡単な洗浄法により、絶縁膜500の表面から容易に除去される状態になる。このように、プラズマ処理によって、例えナノレベルのゴミであってもそのゴミが除去されやすくなる。本実施の形態のみならず、他の実施の形態においても、ゴミ(パーティクル)が付着している膜(ゲート絶縁膜に限定されない)にプラズマ処理をおこなう場合に、同様のことがいえる。
以上の説明は、ゴミ(パーティクル)が無機物でなる場合についてであるが、有機物でなる場合はラジカル酸化によってアッシングされ、別途洗浄をおこなわなくてもそのゴミ(パーティクル)は除去される。
次に、ゲート絶縁膜106上にゲート電極107を形成する。ゲート電極107は、単層又は2層以上の積層構造とすることができ、テーパー形状に形成されてもよい。それから、ゲート電極107をマスクとして、半導体膜103にリンなどのN型を付与する不純物をドーピングする。
そして、ゲート電極107の側面に、絶縁物からなるサイドウォール108を、必要に応じて形成する。サイドウォール108は、ゲート絶縁膜106及びゲート電極107を覆って絶縁膜を形成し、その絶縁膜を異方性エッチングして形成される。その異方性エッチングの際ゲート絶縁膜106もエッチングされる場合、ゲート絶縁膜106は、図1(F)に示すように、少なくともゲート電極107及びサイドウォール108の下部に残存していればよい。
ゲート電極107とサイドウォール108をマスクとして、半導体膜103にリンなどのN型を付与する不純物を先のドーピングよりも高いドーズ量でドーピングして高濃度不純物領域109、即ちソース領域及びドレイン領域を酸化膜105(隣り合う素子間を分離する絶縁膜)に隣接して形成する。サイドウォール108の下部は、高濃度不純物領域109に隣接する低濃度不純物領域110(LDD領域ともいう)となる。また、一対の低濃度不純物領域110に挟まれた領域は、チャネル形成領域である。それから、ドーピングした不純物の活性化をおこなう。また、低濃度不純物領域110および高濃度不純物領域109を形成する際、N型を付与する不純物にかえて、ボロンなどのP型を付与する不純物をドーピングしてもよい。
その後、ゲート電極107などを覆って保護膜111を形成し、さらに保護膜111上に層間絶縁膜112を、CVD法などにより形成する。保護膜111及び層間絶縁膜112をそれぞれ、第1の層間絶縁膜及び第2の層間絶縁膜と表現してもよい。そして、高濃度不純物領域109の一部を露呈するコンタクトホールを、保護膜111及び層間絶縁膜112をドライエッチングすることによって形成し、このコンタクトホールを介して配線113と高濃度不純物領域109とが電気的に接続するように形成する。
配線113は、2層以上からなる積層構造とすることができる。例えば、第1のチタン膜、アルミニウム膜、第2のチタン膜の3層を、スパッタ法などにより連続成膜して形成する。さらに、第1のチタン膜に対しラジカル窒化をおこない、第1のチタン膜の表面に窒化チタン層を形成してもよい。第1のチタン膜の形成、プラズマ窒化、アルミニウム膜の形成、及び第2のチタン膜の形成を、大気にさらすことなく連続的におこなうのが好ましい。第1及び第2のチタン膜のかわりに、アルミニウムよりも高融点であるクロム、モリブデン、タングステンのような金属を主成分とする膜を、アルミニウム膜を挟むように形成してもよい。
作製される薄膜トランジスタは、図1(F)に示す構造に限定されない。例えば、サイドウォール108を設けなくてもよく、低濃度不純物領域110をゲート電極107とオーバーラップして形成してもよい。Pチャネル型の薄膜トランジスタを作製する場合は、低濃度不純物領域110を形成しなくてもよい。サイドウォール108を設けない場合、ゲート絶縁膜106は、酸化膜105上及び高濃度不純物領域109上にも存在する。
本実施の形態にしたがって薄膜トランジスタを作製することによって、ガラス基板又はプラスチック基板に影響のない温度で、素子分離をおこなうことができる。当該素子分離によって、従来のLOCOS法による場合と同等又はそれ以上に素子の微細化が可能になる。ひさし形状が形成されないので、リーク電流が小さくなる。
(実施の形態2)
本実施の形態でも、図2(A)及び図2(B)に示すような高密度プラズマ処理装置を用い、半導体膜に対しプラズマ処理によって、素子分離をおこなう。実施の形態1と異なる点は、半導体膜の酸化を防止する膜を除去することなく、ゲート電極として使用する点である。
ガラス基板301上に下地膜302を形成し、その上に半導体膜303を形成する過程は、実施の形態1と同様である(図3(A)参照)。また、本実施の形態においても、ガラス基板にかえて耐熱性のプラスチック基板を用いることができる。200℃以上のプラズマ処理時の温度に耐えられるなら、他の基板を用いてもよい。
半導体膜303に対し、実施の形態1に示した、ラジカル酸化又はラジカル窒化をおこなってゲート絶縁膜304を形成する。その際、半導体膜303が完全に酸化又は窒化されないように、即ち半導体膜303が所定の厚さ(例えば10nm以上20nm以下)残存するようにする。CVD法又はスパッタ法により、半導体膜303上にゲート絶縁膜304を形成してもよい。引き続き、ゲート絶縁膜304上に、半導体膜303の酸化を防止する膜305を形成する。酸化を防止する膜305としては、実施の形態1と同様にスパッタ法などによってタングステン膜を形成する。後にラジカル窒化をおこなう場合は、酸化を防止する膜305のかわりに、窒化を防止する膜を形成すればよい。タングステン膜以外に、半導体膜303のラジカル酸化又はラジカル窒化を防ぐことができ、且つゲート電極として使用できる材料からなる膜、例えばチタン膜などの他の金属膜を形成してもよい。
その後、フォトリソグラフィ法によって、ゲート絶縁膜304及び酸化を防止する膜305を所定のパターンに形成する。液滴吐出法(インクジェット法)又はスクリーン印刷法によって、酸化を防止する膜305を所定のパターンに形成してもよい。さらに、酸化を防止する膜305のパターンをマスクにして、ゲート絶縁膜304をウエットエッチング又はドライエッチングによってエッチングする。こうして、半導体膜303の素子分離がおこなわれる領域の表面が露出される(図3(B)参照)。
それから、実施の形態1に示す方法により、半導体膜303に対してラジカル酸化をおこない、図3(C)に示す、隣り合う素子間を分離する絶縁膜として酸化膜306が形成される。ラジカル窒化をおこなった場合は、酸化膜のかわりに窒化膜が形成される。酸化を防止する膜305に覆われていない領域の半導体膜303において、表面から裏面まで完全に酸化されるようにラジカル酸化をおこなうことが望ましい。しかし、隣り合う素子間が電気的に絶縁されるなら、半導体膜303の裏面側、即ち下地膜302と接する側に酸化膜306が形成されない領域が残存してもよい。
次に、図3(D)に示すように、酸化を防止する膜305から、ゲート電極307のパターンを形成する。その際、フォトリソグラフィ法によればよい。ゲート電極307はテーパー形状に形成されてもよい。
その後、実施の形態1と同様の工程をおこなうことによって、図1(F)に示すような薄膜トランジスタを作製することができる。
本実施の形態では、酸化を防止する膜305をゲート電極の形成に利用する点で、実施の形態1と異なる。したがって、本実施の形態では、実施の形態1において奏する効果に加えて、実施の形態1でおこなわれる半導体膜の酸化を防止する膜を除去する工程が不要になるため、薄膜トランジスタを作製する工程を簡略化できる。さらに、酸化を防止する膜305は、後に除去することなくゲート電極の形成に利用されるため、ラジカル酸化によって表面が酸化される導電性材料を用いて形成してもよい。
(実施の形態3)
本実施の形態でも、図2(A)及び図2(B)に示すような高密度プラズマ処理装置を用い、半導体膜に対するプラズマ処理によって、素子分離をおこなう。実施の形態1と異なる点は、半導体膜の酸化を防止する膜を絶縁膜を用いて形成し、この絶縁膜を除去することなく、ゲート絶縁膜として利用する点である。
ガラス基板401上に下地膜402を形成し、その上に半導体膜403を形成する過程は、実施の形態1と同様である(図4(A)参照)。また、本実施の形態においても、ガラス基板にかえて耐熱性のプラスチック基板を用いることができる。200℃以上のプラズマ処理時の温度に耐えられるなら、他の基板を用いてもよい。
半導体膜403上に、当該半導体膜の酸化を防止する膜404を形成する(図4(B)参照)。本実施の形態では、半導体膜403の全面にCVD法などによって酸化珪素膜、窒化珪素膜又はSiOxNy膜(x,y>0)を形成し、その後フォトリソグラフィ法によって所定のパターンに形成する。酸化を防止する膜404としては、半導体膜403のラジカル酸化を防ぐことができ、且つゲート絶縁膜として使用できるなら、上記以外の絶縁材料からなる膜でもよい。酸化を防止する膜404の厚さを半導体膜403の厚さと同じ又はそれより厚くすることによって、半導体膜403のラジカル酸化を確実に防止できる。
ラジカル酸化でなくラジカル窒化をおこなう場合は、酸化を防止する膜404のかわりに、窒化を防止する膜を形成しなければならない。同様に、ラジカル酸化とラジカル窒化の両方をおこなう場合は、酸化及び窒化を防止する膜を形成しなければならない。
次に、実施の形態1と同様に、ラジカル酸化をおこなうことによって、図4(C)に示す酸化膜405を形成する。ラジカル窒化をおこなう場合は、酸化膜405のかわりに窒化膜が形成される。
その後、実施の形態1とは異なり、酸化を防止する膜404を除去することなく、その上にゲート電極406を形成する。本実施の形態では、酸化を防止する膜404をゲート絶縁膜と兼用する。後は、実施の形態1と同様の工程をおこなうことによって、図1(F)に示すような薄膜トランジスタを作製することができる。
本実施の形態では、酸化を防止する膜404をゲート絶縁膜として利用する点で、実施の形態1と異なる。したがって、本実施の形態では、実施の形態1において奏する効果に加えて、実施の形態1でおこなわれる半導体膜の酸化を防止する膜を除去する工程と、ゲート絶縁膜を形成する工程が不要になるため、薄膜トランジスタを作製する工程を簡略化できる。
(実施の形態4)
本実施の形態では、図2(A)及び図2(B)に示すような高密度プラズマ処理装置を用い、半導体膜に対するプラズマ処理によって、素子分離をおこない、逆スタガ型の薄膜トランジスタを作製する。
図6(A)に示すように、ガラス基板601上にゲート電極602、ゲート絶縁膜603及び半導体膜604を形成する。他の実施の形態と同様、ガラス基板にかえて、耐熱性のプラスチック基板を用いることができる。200℃以上のプラズマ処理時の温度に耐えられるなら、他の基板を用いてもよい。
ゲート電極602、ゲート絶縁膜603及び半導体膜604は、実施の形態1に示した方法により形成する。ゲート電極602は、テーパー形状に形成するとよい。
半導体膜604上に、当該半導体膜の酸化を防止する膜605を、実施の形態1に示した方法により所定のパターンに形成する(図6(B)参照)。酸化を防止する膜605としては、実施の形態1に示したタングステン膜を用いればよいが、半導体膜604のラジカル酸化を防ぐことができるものであれば、タングステン以外の材料からなる膜を用いてもよい。ラジカル酸化でなくラジカル窒化をおこなう場合は、半導体膜604の窒化を防止する膜を、酸化を防止する膜605にかえて形成する。
次に、半導体膜604に対し、実施の形態1に示した方法によりラジカル酸化をおこなう。図6(C)に示すように、酸化を防止する膜605に覆われていない領域の半導体膜604に、絶縁膜として酸化膜606が形成され、隣り合う素子間が分離される。実施の形態1で説明したように、半導体膜604の表面から裏面(ゲート絶縁膜603に接する面)まで完全にラジカル酸化されなくてもよい場合がある。ラジカル酸化にかえてラジカル窒化をおこなう場合は、酸化膜606のかわりに窒化膜が形成される。
図6(D)に示すように、酸化を防止する膜605を、実施の形態1に示した方法により除去する。その後、半導体膜604に対しフッ酸洗浄を行っても、従来形成されていたひさし形状が形成されることはない。半導体膜604は島状パターンに形成されていないためであり、酸化膜606が存在しているためである。また、フッ酸洗浄をおこなう時間をコントロールすることで、酸化を防止する膜605が除去された半導体膜604の厚さよりもわずかに厚い酸化膜606を、半導体膜604と同じレベルに平坦化することができる。
半導体膜604上に、ゲート電極602を覆うように、窒化珪素などの絶縁材料からなる保護膜607を所定のパターンに形成する(図6(E))。この保護膜607に覆われた領域には、リンなどのN型を付与する不純物又はボロンなどのP型を付与する不純物がドーピングされない。なお、酸化を防止する膜605として窒化珪素膜などの絶縁膜を形成した場合、前述のように酸化を防止する膜605を除去することなく、保護膜607を形成するために利用することができる。この場合、逆スタガ型の薄膜トランジスタを作製する工程を簡略化できる。
それから、保護膜607をマスクとして、半導体膜604にリンなどのN型を付与する不純物をドーピングし、不純物領域608、即ちソース領域及びドレイン領域を酸化膜606(隣り合う素子間を分離する絶縁膜)に隣接して形成する。N型を付与する不純物にかえて、ボロンなどのP型を付与する不純物をドーピングしてもよい。実施の形態1と同様、不純物領域608に隣接して低濃度不純物領域(LDD領域)を設けてもよい。
その後、配線609を不純物領域608と電気的に接続するように形成する。その際、実施の形態1に示す配線113と同様の構造に形成することができる。この配線609は、酸化膜606上に延在していてもよい。
作製される逆スタガ型薄膜トランジスタは、図6(E)に示す構造に限定されない。例えば、実施の形態1と同様、不純物領域608に隣接して低濃度不純物領域(LDD領域)を設けてもよい。
本実施の形態にしたがって逆スタガ型薄膜トランジスタを作製することによって、実施の形態1と同様の効果を奏する。即ち、ガラス基板又はプラスチック基板に影響のない温度で、素子分離をおこなうことができる。当該素子分離によって、従来のLOCOS法による場合と同等又はそれ以上に素子の微細化が可能になる。ひさし形状が形成されないので、リーク電流が小さくなる。
(実施の形態5)
本実施の形態では、単結晶シリコンウエハを用いる。使用する単結晶シリコンウエハは、直径100mm〜300mmのものであるが、研削及び研磨をおこなうことで、その厚さを1μm以上20μm以下、好ましくは5μm以下まで薄くしたものである。単結晶シリコンウエハをこのような厚さに薄くすると、可撓性及び透光性を示すようになる点で、従来の例えば厚さ0.7mmの単結晶シリコンウエハと大きく異なる。また、本実施の形態では、(100)面のみならず、(110)面、(111)面などの(100)面以外の単結晶シリコンウエハを用いることができる。
支持体上に単結晶シリコンウエハを固定し、厚さが30μm〜50μmになるまでその単結晶シリコンウエハの表面を研削する。さらに、20μm以下、例えば5μmの厚さになるまで、研削された単結晶シリコンウエハの表面を研磨する。この研磨工程では、先の研削工程に使用した砥粒(研磨材)よりも粒径の小さい砥粒を用い、研削された単結晶シリコンウエハの表面を平坦に、且つその厚さを均一に仕上げる。薄く仕上げられた単結晶シリコンウエハは、単結晶シリコン膜と表現することができ、その表面に目視で判別できるような深い傷、及びその端部に欠けが生じていないものとする。
その後、単結晶シリコンウエハ(単結晶シリコン膜)を、ガラス基板、耐熱性のプラスチック基板などの平坦な表面を有する基板に貼り付け、上記支持体を分離する。上記支持体をそのまま基板として使用できるなら、単結晶シリコンウエハ(単結晶シリコン膜)を基板に貼り付け、その支持体を分離する工程が不要になる。
その後、実施の形態1、2又は3にしたがって、薄膜トランジスタを作製することができる。
本実施の形態では、半導体膜として、単結晶シリコンウエハから研削及び研磨によって形成された単結晶シリコン膜を用いる点で、他の実施の形態と異なる。したがって、本実施の形態では、実施の形態1において奏する効果に加えて、単結晶シリコンウエハに作製される電界効果型トランジスタと同等の高い電界効果移動度を示す薄膜トランジスタが得られる。また、半導体膜として20μm以下の厚さに薄くした単結晶シリコンウエハを用いるので、ラジカル酸化又はラジカル窒化によって、隣り合う素子間を分離する絶縁膜を容易に形成することができる。
本明細書に開示する発明によって作製された半導体素子(薄膜トランジスタ)を用いた表示装置として、液晶表示装置とエレクトロルミネッセンス表示装置の例を示す。以下、エレクトロルミネッセンス表示装置のことを、EL表示装置と称する。
図7は液晶表示装置の断面の一例を示す。第1の基板701と第2の基板702との間に液晶層704を有し、これらの基板同士はシール材700により接着されている。第1の基板701には少なくとも画素部703が形成され、第2の基板には少なくとも着色層705が、印刷法などにより形成されている。着色層705は、カラー表示を行う際に必要であり、RGB方式の場合は、赤、緑、青の各色に対応した着色層が、各画素に対応して設けられている。第1の基板701及び第2の基板702の外側には、それぞれ偏光板706、707が設けられている。また、偏光板707の表面には、保護膜716が形成されており、外部からの衝撃を緩和している。
画素部703には各画素に対応して薄膜トランジスタが形成され、本明細書に開示する発明による薄膜トランジスタを適用することができる。そうすることによって、各画素の薄膜トランジスタはリーク電流が小さいため、表示画像の欠陥を低減することができる。
第1の基板701に設けられた接続端子708には、FPC709を介して配線基板710が接続されている。FPC709又は接続配線には駆動回路711(ICチップなど)が設けられ、配線基板710には、コントロール回路や電源回路などの外部回路712が設けられている。
冷陰極管713、反射板714及び光学フィルム715はバックライトユニットであり、これらが光源となる。第1の基板701、第2の基板702、上記光源、配線基板710、及びFPC709は、ベゼル717で保持及び保護されている。
図8(A)、図8(B)及び図8(C)は、液晶表示装置、EL表示装置などの表示装置を上面からみた概略図である。
図8(A)において、基板800上に、複数の画素802がマトリクス状に配列した画素部801、走査線側入力端子803、信号線側入力端子804が形成されている。画素802は、走査線側入力端子803から延在する走査線と、信号線側入力端子804から延在する信号線とが交差することで、マトリクス状に配列している。複数の画素802それぞれは、薄膜トランジスタと画素電極を備えている。図8(A)は、走査線及び信号線へ入力する信号を、走査線側入力端子803及び信号線側入力端子804を介して基板外部に接続される駆動回路により制御する例であるが、基板上に駆動回路を形成するCOG方式でもよい。
図8(B)は、画素部811及び走査線駆動回路812が基板810上に形成された例である。814は、図8(A)と同様の信号線側入力端子である。また図8(C)は、画素部821、走査線駆動回路822及び信号線駆動回路824が基板820上に形成された例である。
図8(B)に示す走査線駆動回路812、図8(C)に示す走査線駆動回路822及び信号線駆動回路824は、薄膜トランジスタを用いて形成され、画素部に設けられる薄膜トランジスタと同時に形成することができる。ただし、走査線駆動回路及び信号線駆動回路は高速動作が求められるため、これらに使用する薄膜トランジスタには、非晶質半導体膜でなく、結晶性半導体膜をチャネル形成領域に用いた薄膜トランジスタを採用するのが望ましい。
本明細書に開示する発明によって作製された薄膜トランジスタを、図8(A)、図8(B)及び図8(C)に示す画素部のみならず、図8(B)に示す走査線駆動回路812、図8(C)に示す走査線駆動回路822及び信号線駆動回路824にも採用することによって、これらの駆動回路が基板810又は基板820上に占有する面積を小さくすることができる。
図9は、EL表示装置の断面の一例を示す。このEL表示装置は、端子部900、駆動回路部901及び画素部902を有し、駆動回路部901はPチャネル型薄膜トランジスタ910及びNチャネル型薄膜トランジスタ911を有し、画素部902はスイッチング用薄膜トランジスタ912及び駆動用薄膜トランジスタ913を有する。駆動回路部901及び画素部902は、いずれも同一基板上に形成されている。駆動回路部901及び画素部902それぞれの、隣り合う薄膜トランジスタ間を素子分離するため、ラジカル酸化によって酸化膜915が形成されている。酸化膜915のかわりに、ラジカル窒化によって窒化膜が形成されてもよい。
図9では、スイッチング用薄膜トランジスタ912及び駆動用薄膜トランジスタ913として、いわゆるマルチゲート構造を記載したが、駆動回路部901と同じシングルゲート構造でもよい。スイッチング用薄膜トランジスタ912は例えばNチャネル型薄膜トランジスタ、駆動用薄膜トランジスタ913は例えばPチャネル型薄膜トランジスタとすることができる。スイッチング用薄膜トランジスタ912のゲート電極は走査線に電気的に接続され、層間絶縁膜に設けられたコンタクトホールを介してスイッチング用薄膜トランジスタ912のソース領域又はドレイン領域と接続された配線は信号線に電気的に接続されている。
層間絶縁膜に設けられたコンタクトホールを介して駆動用薄膜トランジスタ913のソース領域又はドレイン領域と接続された配線は、陽極と陰極とそれらの間に発光層とが積層された発光素子914に電気的に接続されている。図9は、層間絶縁膜上に配線が設けられ、その上にさらに層間絶縁膜が設けられ、その上に発光素子914が形成された構成を示しているが、必ずしもこの構成に限定されない。層間絶縁膜を発光素子914の陰極と陽極の一方又は両方に、ITO(Indium Tin Oxide)膜のような、スパッタ法、液滴吐出法(インクジェット法)、スクリーン印刷法などによって形成される透明導電膜を用いることができる。透明導電膜を構成する材料は、ITOに限らず、透光性を有し且つ導電性を有する他の材料でもよい。陰極と陽極の両方に透明導電膜を用いることによって、発光層からの光を上方向及び下方向へ射出させることができるため、EL表示装置の表面と裏面の両方向から画像を見ることができる。
本明細書に開示する発明によって作製された薄膜トランジスタは、画素部902に適用することができる。そうすることによって、液晶表示装置の場合と同様に、表示画像の欠陥を低減することができる。また、画素部902のみならず、駆動回路部901にも適用することによって、駆動回路部901が基板上に占有する面積を小さくすることができる。
本実施例に示した表示装置は、様々な電子機器に搭載される。そのような電子機器の例として、テレビ受像機、カメラ(ビデオカメラ、デジタルカメラなど)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話機、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうる表示装置を備えた装置)などが挙げられる。本実施例に示した表示装置は、これらの電子機器の表示部などに搭載される。
図10(A)はテレビ受像機の一例であり、筐体1001、表示部1002、スピーカー1003、操作部1004、ビデオ入力端子1005等を含む。本明細書に開示する発明によって作製された薄膜トランジスタを用いた液晶表示装置、EL表示装置などの表示装置は、表示部1002に適用される。
図10(B)及び図10(C)に、デジタルカメラの一例を示す。図10(B)はデジタルカメラを前面からみた図であり、1011はレリーズボタン、1012はメインスイッチ、1013はファインダー窓、1014はストロボ、1015はレンズ、1016は筐体を示す。図10(C)は上記デジタルカメラを後方からみた図であり、1017はファインダー接眼窓、1018は表示部、1019及び1020は操作ボタンを示す。本明細書に開示する発明によって作製された薄膜トランジスタを用いた液晶表示装置、EL表示装置などの表示装置は、表示部1018に適用される。
図10(D)に携帯電話機の一例を示す。この携帯電話機は、操作スイッチ類1024、マイクロフォン1025などが備えられた本体(A)1021と、表示パネル(A)1028、表示パネル(B)1029、スピーカー1026などが備えられた本体(B)1022とが、蝶番1030で開閉可能に連結されている。表示パネル(A)1028と表示パネル(B)1029は、回路基板1027と共に本体(B)1022の筐体1023の中に収納される。表示パネル(A)1028及び表示パネル(B)1029の画素部は筐体1023に形成された開口窓から視認できように配置される。本明細書に開示する発明によって作製された薄膜トランジスタを用いた液晶表示装置、EL表示装置などの表示装置は、表示パネル(A)1028及び表示パネル(B)1029に適用される。
表示パネル(A)1028と表示パネル(B)1029は、この携帯電話機の機能に応じて画素数などの仕様を適宜設定することができる。例えば、表示パネル(A)1028を主画面とし、表示パネル(B)1029を副画面として組み合わせることができる。
このような表示パネルを用いることにより、表示パネル(A)1028を文字や画像を表示する高精細のカラー表示画面とし、表示パネル(B)1029を文字情報を表示する単色の情報表示画面とすることができる。特に表示パネル(B)1029をアクティブマトリクス型として、高精細化をすることにより、さまざまな文字情報を表示して、一画面当たりの情報表示密度を向上させることができる。例えば、表示パネル(A)1028を、2〜2.5インチで64階調、26万色のQVGA(320ドット×240ドット)とし、表示パネル(B)1029を、単色で2〜8階調、180〜220ppiの高精細パネルとして、ローマ字、ひらがな、カタカナ、数字、漢字などを表示することができる。
本実施例に係る携帯電話機は、その機能や用途に応じてさまざまな態様に変容し得る。例えば、蝶番1030などの部位に撮像素子を組み込んで、カメラ付きの携帯電話機としてもよい。また、操作スイッチ類1024、表示パネル(A)1028及び表示パネル(B)1029を一つの筐体内に納めた構成としてもよい。
本実施例は、実施の形態1乃至5と組み合わせて実施することができる。
本明細書に開示する発明によって作製された半導体素子(薄膜トランジスタ)は、薄膜集積回路、非接触型薄膜集積回路装置(ICカード、無線ICタグ、RFID(Radio Frequency Identification)タグと称することがある)などの半導体装置に用いることができる。この非接触型薄膜集積回路装置は、実施例1に示したような様々な電子機器に貼り付けられることにより、その電子機器の流通経路などを明確にすることができる。非接触型薄膜集積回路装置に使用される周波数帯は、例えば13.56MHz、2.45GHz、UHF(Ultra High Frequency)である。以下、非接触型薄膜集積回路装置のことを、RFIDタグと言い換えて説明する。
図11(A)及び図11(B)にRFIDタグの一例をブロック図で示す。RFIDタグ1100は、非接触でデータを交信することができ、電源回路1101、クロック発生回路1102、データ復調/変調回路1103、制御回路1104、インタフェイス回路1105、記憶回路1106、バス1107、及びアンテナ1108を有する。図11(B)は、図11(A)にさらにCPU1121を備えた場合を示している。
電源回路1101は、アンテナ1108から入力された交流信号をもとに電源を生成する。クロック発生回路1102は、アンテナ1108から入力された信号をもとにクロック信号を生成する。データ復調/変調回路1103は、リーダライタ1109と交信するデータを復調/変調する。制御回路1104は、記憶回路1106を制御する。アンテナ1108は、信号の受信とデータの送信をおこなう。
アンテナ1108を構成する材料は、例えば金、銀、銅、アルミニウム、フェライト、セラミックスなどを使用することができる。アンテナ1108の形状は、例えばダイポール型、ループ型、スパイラル型、平坦な直方体状のパッチ型とすることができる。
RFIDタグ1100を構成する回路は、本明細書に開示する発明によって作製された薄膜トランジスタを用いることができ、その薄膜トランジスタと電気的に接続するようにアンテナ1108設けられる。アンテナ1108は、スパッタ法又はCVD法とフォトリソグラフィ法の組み合わせ、めっき法、スクリーン印刷法又は液滴吐出法(インクジェット法)などにより、基板上に薄膜トランジスタと共に作製することができる。また、アンテナ1108として既製の部品を用い、それと薄膜トランジスタが形成された基板とを導電性ペーストなどを介して接着することにより、アンテナ1108と薄膜トランジスタとを電気的に接続させることができる。
記憶回路1106として、DRAM、SRAM、マスクROM、EPROM(Erasable Programmable Read Only Memory)、EEPROM(Electrically Erasable Programmable Read Only Memory)、フラッシュメモリ、有機メモリなどを用いることができる。有機メモリとは、有機化合物層を一対の電極間に設けた構造、又は有機化合物と無機化合物を有する層を一対の電極間に設けた構造であり、RFIDタグの記憶回路1106に採用することで、RFIDタグの小型化、薄型化、軽量化に寄与する。
図12は、RFIDタグの断面を例示しており、特に、RFIDタグを構成する回路に用いられる薄膜トランジスタとアンテナとが電気的に接続された状態を示すものである。図12に示す例は、アンテナとして既製の部品を用いた場合に相当する。
薄膜トランジスタ1201は、実施の形態1乃至5にしたがって作製される構造が採用される。薄膜トランジスタ1201を用いて、RFIDタグを構成する回路としてマスクROMを作製する場合について説明する。薄膜トランジスタ1201は、マスクROMにおいてはメモリセルに用いられ、フォトリソグラフィ法によって形成される。その際、薄膜トランジスタ1201の例えばドレイン領域と接続する配線用のコンタクトホールを開口するか開口しないかによって、開口する場合は1(オン)、開口しない場合は0(オフ)が、メモリセルにプログラムされる。フォトレジストを露光する工程において、ステッパなどの露光装置を用いてレチクル(フォトマスク)を通して露光する前又は後に、上記コンタクトホールが開口される領域上のフォトレジストに電子ビーム又はレーザーを照射する。その後、通常どおり現像、エッチング、フォトレジストの剥離などの工程をおこなう。こうすることで、レチクル(フォトマスク)を交換せずに、電子ビーム又はレーザーを照射するか照射しないかを選択するのみで、上記コンタクトホールを開口するパターンと開口しないパターンをつくり分けることができる。
薄膜トランジスタ1201を覆うようにエポキシ樹脂などからなる絶縁膜1206を形成し、その後、薄膜トランジスタ1201がガラス基板上に形成されている場合、所定のプロセスにより当該ガラス基板を剥離し、かわりに基材1203表面に接着層1204を有するフィルム1202を貼り付ける。このフィルム1202は、可撓性を有する。
上記のようにガラス基板を剥離しなくてもよい。この場合、薄膜トランジスタ1201を形成する際に用いるガラス基板の厚さは薄いもので約0.5mmであるため、薄膜トランジスタ1201が少なくとも形成されたガラス基板に対し、実施の形態5に示したような研削及び研磨をおこなって、ガラス基板が容易に撓む厚さ50μm以下に薄くするとよい。また、可撓性のプラスチック基板上に薄膜トランジスタ1201を形成する場合、このプラスチック基板を剥離する必要はない。
フィルム1202として、静電気などによる帯電防止対策を施したフィルム(以下、帯電防止フィルムと称する)を用いるのが好ましい。帯電防止フィルムとしては、例えば帯電防止可能な材料を樹脂に分散させたフィルム、帯電防止可能な材料が少なくとも一部分に形成されたフィルムが挙げられる。金属、ITO(Indium Tin Oxide)などの導電材料、及び界面活性剤は、帯電防止可能な材料として用いることができる。フィルム1202に帯電防止フィルムを採用することで、外部からの静電気などによって薄膜トランジスタ1201の特性に悪影響が及ばないようにすることができる。
絶縁膜1206には、薄膜トランジスタ1201のソース領域又はドレイン領域に電気的に接続された配線1205上に開口部が設けられ、この開口部には電極(バンプ)1207が形成される。
薄膜トランジスタ1201が形成されたフィルム1202又は可撓性の基板は、1辺が数mm(例えば2mm以上9mm以下)の大きさの複数のチップに、薄膜トランジスタ1201を用いて形成された回路を破壊しないように分断される。図12には、分断して得られたチップ1200が例示されている。
一方、アンテナ部品1208は、ポリイミド樹脂などからなる2枚の基材1210間に接着層1211を介して挟まれたアンテナ配線1209を有する。2枚の基材1210の一つには、アンテナ配線1209の一部を露呈するための開口が設けられている。この開口には、アンテナ配線1209に接して、パッド1212が形成されている。パッド1212は、酸化されにくい金属材料、例えば金を表面に有する膜で構成される。
その後、チップ1200にアンテナ部品1208を、異方性導電ペースト1213を用いて加熱しながら圧着させることによって、薄膜トランジスタ1201の配線1205とアンテナ配線1209とが電気的に接続される。
RFIDタグは、従来のバーコードより作製コストが高いため、コスト低減を図る必要がある。本明細書に開示する発明を用いることにより、RFIDタグを構成する回路の微細化が可能になるため、チップ1200の大きさを小さくすることができる。したがって、1枚のフィルム1202又は可撓性の基板を分断して得られるチップ1200の数が増加するので、RFIDタグ1個あたりの作製コストを下げることができる。さらに、本明細書に開示する発明を用いることにより、RFIDタグを構成する回路に用いられる薄膜トランジスタのリーク電流を小さくできるので、高品質で性能のばらつきが小さいRFIDタグを作製することができる。
図13(A)乃至図13(E)に、RFIDタグの使用例を示す。情報が記録された記録媒体1301自体又は記録媒体1301が収納されるケース、書籍1302、商品のパッケージ1303、衣類1304、ガラス又はプラスチック製のボトル1305などの物品に取り付けて、RFIDタグが取り付けられた物品の、売り上げ、在庫、貸し出し及び返却の管理、紛失又は盗難の防止、回収、その他の用途に利用することができる。図13(A)乃至図13(E)の各図において、RFIDタグの取り付け位置1300の例を示す。本実施例に示すRFIDタグは、可撓性を有するので、曲面などの平坦でない表面に容易に取り付けることができる。
本実施例は、実施の形態1乃至5、実施例1と組み合わせて実施することができる。