JP5690885B2 - 半導体装置の作製方法、及び半導体装置 - Google Patents

半導体装置の作製方法、及び半導体装置 Download PDF

Info

Publication number
JP5690885B2
JP5690885B2 JP2013154804A JP2013154804A JP5690885B2 JP 5690885 B2 JP5690885 B2 JP 5690885B2 JP 2013154804 A JP2013154804 A JP 2013154804A JP 2013154804 A JP2013154804 A JP 2013154804A JP 5690885 B2 JP5690885 B2 JP 5690885B2
Authority
JP
Japan
Prior art keywords
film
insulating film
electrode
semiconductor
transparent conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013154804A
Other languages
English (en)
Other versions
JP2013236101A (ja
Inventor
磯部 敦生
敦生 磯部
村上 智史
智史 村上
山崎 舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013154804A priority Critical patent/JP5690885B2/ja
Publication of JP2013236101A publication Critical patent/JP2013236101A/ja
Application granted granted Critical
Publication of JP5690885B2 publication Critical patent/JP5690885B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1262Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置の作製方法に関する。特に、薄膜トランジスタなどの半導体素子
(デバイス)作製工程において高密度プラスマ装置を用いる半導体装置の作製方法に関す
る。
近年、ガラス等の絶縁表面を有する基板上に形成された半導体薄膜(厚さ数〜数百nm
程度)を用いて薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トラ
ンジスタは、ICや電気光学装置のような半導体装置に広く応用され、半導体装置の小型
化または高性能化の要求に伴い、より高性能でかつ微細な構造を有する薄膜トランジスタ
の開発が求められている。そこで、より高性能でかつ小型な薄膜トランジスタを作製する
ために、より信頼性の高いゲート電極やソース配線およびドレイン配線等の作製が求めら
れている。例えば、ゲート電極表面に保護膜を形成することでゲート電極の耐熱性を向上
させ、TFTの信頼性を向上させている(例えば、特許文献1)。
特開平6−13615
特許文献1に示すように、ゲート電極やソース配線及びドレイン配線上にスパッタ法に
より窒化チタン(TiN)膜などの窒化膜を成膜することで、ゲート電極やソース配線及
びドレイン配線の耐熱性を向上させ、酸化を防止している。しかし、CVD法やスパッタ
法で形成された窒化膜は膜の内部に欠陥を有し膜質が十分でないため、TFTの信頼性を
低下させる恐れがある。
本発明は上記問題を鑑み、ゲート電極、ソース配線及びドレイン配線の信頼性を向上さ
せ、信頼性の高いTFTの作製を目的とした半導体装置の作製方法を提供することを課題
とする。さらに、表示装置の表示不良の低減を目的とした半導体装置の作製方法を提供す
ることを課題とする。
本発明の半導体装置の作製方法は、絶縁表面を有する基板上に半導体膜を形成し、前記
半導体膜上にゲート絶縁膜を形成し、前記ゲート絶縁膜上にゲート電極を形成し、前記ゲ
ート電極表面を高密度プラズマにより窒化することによって前記ゲート電極の表面に窒化
膜を形成することを特徴とする。
本発明の半導体装置の作製方法は、絶縁表面を有する基板上にソース領域とドレイン領
域とを有する半導体膜を形成し、前記半導体膜上にゲート絶縁膜を形成し、前記ゲート絶
縁膜上にゲート電極を形成し、前記ゲート電極表面を高密度プラズマにより窒化すること
によって、前記ゲート電極の表面に窒化膜を形成し、前記ゲート電極上に絶縁膜を形成し
、前記絶縁層上に前記ソース領域または前記ドレイン領域と接続する配線を形成し、前記
配線表面を高密度プラズマにより窒化又は酸化することによって、前記配線表面に金属窒
化膜又は金属酸化膜を形成することを特徴とする。
本発明の半導体装置の作製方法は、絶縁表面を有する基板上にソース領域とドレイン領
域とを有する半導体膜を形成し、前記半導体膜上にゲート絶縁膜を形成し、前記ゲート絶
縁膜上にゲート電極を形成し、前記ゲート電極表面を高密度プラズマにより窒化すること
によって、前記ゲート電極の表面に窒化膜を形成し、前記ゲート電極上に第1の絶縁膜を
形成し、前記第1の絶縁膜上に前記ソース領域または前記ドレイン領域と接続する配線を
形成し、前記配線表面を高密度プラズマにより窒化又は酸化することによって、前記配線
表面に金属窒化膜又は金属酸化膜を形成し、前記金属窒化膜又は金属酸化膜上に第2の絶
縁膜を形成し、前記第2の絶縁膜上に透明導電膜を形成し、前記透明導電膜及び前記第2
の絶縁膜を高密度プラズマにより窒化又は酸化することを特徴とする。
本発明の半導体装置の作製方法は、絶縁表面を有する基板上にソース領域とドレイン領
域とを有する半導体膜を形成し、前記半導体膜上にゲート絶縁膜を形成し、前記ゲート絶
縁膜上にゲート電極を形成し、前記ゲート電極表面を高密度プラズマにより窒化すること
によって前記ゲート電極の表面に窒化膜を形成し、前記ゲート電極上に第1の絶縁膜を形
成し、前記第1の絶縁膜上に前記ソース領域または前記ドレイン領域と接続する配線を形
成し、前記配線表面を高密度プラズマにより窒化又は酸化することによって、前記配線表
面に金属窒化膜又は金属酸化膜を形成し、前記金属窒化膜又は金属酸化膜上に第2の絶縁
膜を形成し、前記第2の絶縁膜上に透明導電膜を形成し、前記透明導電膜及び前記第2の
絶縁膜を高密度プラズマにより窒化又は酸化し、前記透明導電膜上を洗浄することを特徴
とする。
本発明の半導体装置の作製方法において、前記高密度プラズマにより酸化するとき、酸
素と希ガスとの混合ガス、又は酸素と水素と希ガスとの混合ガスを用いることを特徴とす
る。
本発明の半導体装置の作製方法において、前記高密度プラズマにより窒化するとき、窒
素と希ガスとの混合ガス、アンモニアと希ガスとの混合ガス、又は窒素と水素と希ガスと
の混合ガスを用いることを特徴とする。
本発明の半導体装置の作製方法において、前記高密度プラズマにより窒化又は酸化する
とき、前記基板を200℃から550℃の温度に加熱することを特徴とする。
本発明の半導体装置の作製方法において、前記高密度プラズマは、0.5eV以上1.
5eV以下の電子温度で、かつ1.0×1011cm−3以上1.0×1013cm−3
以下の電子密度であることを特徴とする。
本発明の半導体装置の作製方法において、前記ゲート電極の材料は、モリブデン、タン
グステン、クロム、タンタル、アルミニウム、またはシリコンであることを特徴とする。
本発明の半導体装置は、絶縁表面を有する基板上に半導体膜と、前記半導体膜上にゲー
ト絶縁膜と、前記ゲート絶縁膜上にゲート電極と、前記ゲート電極表面に、高密度プラズ
マにより形成された希ガスを含む窒化膜とを有することを特徴とする。
本発明の半導体装置は、絶縁表面を有する基板上にソース領域とドレイン領域とを有す
る半導体膜と、前記半導体膜上にゲート絶縁膜と、前記ゲート絶縁膜上にゲート電極と、
前記ゲート電極表面に、高密度プラズマにより形成された希ガスを含む窒化膜と、前記ゲ
ート電極上に絶縁膜と、前記絶縁膜上に前記ソース領域または前記ドレイン領域と接続す
る配線と、前記配線表面に、高密度プラズマにより形成された希ガスを含む金属窒化膜又
は金属酸化膜とを有することを特徴とする。
本発明の半導体装置は、絶縁表面を有する基板上にソース領域とドレイン領域とを有す
る半導体膜と、前記半導体膜上にゲート絶縁膜と、前記ゲート絶縁膜上にゲート電極と、
前記ゲート電極表面に、高密度プラズマにより形成された希ガスを含む窒化膜と、前記ゲ
ート電極上に第1の絶縁膜と、前記第1の絶縁膜上に前記ソース領域または前記ドレイン
領域と接続する配線と、前記配線表面に、高密度プラズマにより形成された希ガスを含む
金属窒化膜又は金属酸化膜と、前記希ガスを含む金属窒化膜又は金属酸化膜上に第2の絶
縁膜と、前記第2の絶縁膜上に透明導電膜と、前記透明導電膜又は前記第2の絶縁膜上に
、高密度プラズマにより形成された希ガスを含む窒化膜又は酸化膜とを有することを特徴
とする。
前記半導体装置を有することを特徴とするEL表示装置、液晶表示装置、又はRFID
ゲート電極表面を高密度プラズマ装置において生成された高密度プラズマにより窒化す
ることで、ゲート電極表面が緻密な窒化膜で覆われ、ゲート電極の耐熱性が向上し、かつ
酸化を防止することができる。さらに、高密度プラズマ装置において生成された高密度プ
ラズマにより形成された窒化膜はプラズマ損傷の少ない緻密な膜なので、半導体装置の信
頼性を向上させることができる。
配線表面を高密度プラズマ装置において生成された高密度プラズマにより窒化または酸
化することで、配線表面が緻密な窒化膜または酸化膜で覆われる。配線の耐熱性が向上し
、かつ配線の断線を防ぐことができる。さらに、高密度プラズマ装置において生成された
高密度プラズマにより形成された窒化膜または酸化膜はプラズマ損傷の少ない緻密な膜な
ので、半導体装置の信頼性向上が可能となる。
画素電極表面を高密度プラズマ装置において生成された高密度プラズマにより窒化また
は酸化することで、表面にプラズマによる損傷を与えることなく表面改質を行うことがで
きる。従って、表示装置の信頼性を向上させることができる。
本発明の半導体装置の作製工程を示す図。 本発明の半導体装置の作製工程を示す図。 本発明の半導体装置の作製工程を示す図。 本発明の半導体装置の作製工程を示す図。 本発明の半導体装置の作製工程を示す図。 本発明の半導体装置の作製工程を示す図。 本発明の半導体装置の作製工程を示す図。 本発明の半導体装置の作製工程を示す図。 本発明の半導体装置の作製工程を示す図。 本発明の半導体装置の作製工程を示す図。 本発明の半導体装置の作製工程を示す図。 本発明の半導体装置の作製工程を示す図。 本発明の半導体装置の作製工程を示す図。 本発明の半導体装置の作製工程を示す図。 本発明の高密度プラズマ処理装置の模式図。 本発明の連続成膜装置の模式図。 本発明により作製した半導体装置を用いた電子機器を表す図。 本発明により作製した半導体装置を用いた電子機器を表す図。
本発明を実施するための最良の形態を、図面を用いながら説明する。但し、本発明は以
下の形態に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳
細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に
示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本
発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面
間で共通して用い、その繰り返しの説明は省略する。また、以下の実施の形態1〜9は自
由に組み合わせて用いることができる。
(実施の形態1)
本実施の形態では、高密度プラズマ装置を用いてTFTを作製する工程を、図1、図2
及び図15を用いながら説明する。
まず、図1(A)に示すように、絶縁基板101の上に下地膜102を形成する。絶縁
基板101は、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガ
ラス基板、石英基板、セラミック基板等を用いることができる。また、プラスチック等の
可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾
向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。
また、絶縁基板101の表面をCMP法などによって研磨し、平坦化しておいてもよい。
また、絶縁基板101として、ガラス基板を用いた場合、ガラス基板表面を高密度プラズ
マ装置を用いて窒化し、ガラス基板上に窒化珪素膜を形成してもよい。高密度プラズマ装
置を用いて窒化することにより形成された窒化珪素膜は下地膜の一部として用いることが
できる。
また、下地膜102の成膜方法は、プラズマCVD法や低圧CVD法に代表されるCV
D法、スパッタ法などの公知の方法を用いればよい。また、下地膜としては、酸化珪素膜
、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜のいずれか一を用いる単層構造としても
よいし、これらを適宜積層する構造としてもよい。なお、本明細書中において、酸化窒化
珪素とは酸素の組成比が窒素の組成比より大きい物質のことを指し、窒素を含む酸化珪素
ということもできる。また、本明細書中において、窒化酸化珪素とは窒素の組成比が酸素
の組成比より大きい物質のことを指し、酸素を含む窒化珪素ということもできる。本実施
の形態では、下地膜として、窒化酸化珪素膜を50nm、酸化窒化珪素膜を100nm積
層する構成とする。ここで、下地膜表面に対して窒素を含む雰囲気中で高密度プラズマ処
理を行ってもよい。
次に、下地膜102の上に半導体膜103を形成する。半導体膜103としては、非晶
質半導体膜を形成すればよいが、微結晶半導体膜や結晶性半導体膜を形成してもよい。ま
た、半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム(
SiGe)を用いるとよい。本実施の形態では、多晶質珪素膜を54nm形成する。なお
、半導体膜を形成した後に、半導体膜に含まれる水素を除去する工程を行ってもよい。具
体的には、500℃で1時間加熱すればよい。
また、下地膜102と半導体膜103を形成する際に、下地膜102と半導体膜103
との界面が大気に曝されないようにすると、界面の汚染を防ぐことが可能となり、作製さ
れるTFTの特性のバラツキを低減させることができる。本実施の形態では、下地膜10
2と半導体膜103を、プラズマCVD法を用いて大気に曝さずに連続して形成する。
次に、半導体膜103をレーザー結晶化法、熱結晶化法、またはニッケルなどの結晶化
を促進する元素を用いた熱結晶化方法などにより結晶化し結晶性半導体膜104を形成す
る。また、他にも結晶化の方法として、他にもDCバイアスを印加して熱プラズマを発生
することにより、当該熱プラズマを半導体膜に作用することによって結晶化してもよい。
ここで、結晶化の後に、ボロン(B)などのp型の導電型を付与する不純物を結晶性半導
体膜104の全面にドーピングして、TFTのチャネル形成領域となる領域にチャネルド
ープし、TFTのしきい値電圧を制御するようにしてもよい。
次に、図1(B)に示すように、結晶性半導体膜104をパターニングした後、ゲート
絶縁膜105を形成する。ゲート絶縁膜105は、酸化珪素膜、窒化珪素膜、酸化窒化珪
素膜、窒化酸化珪素膜のいずれか一を用いる単層構造としてもよいし、これらを適宜積層
する構造としてもよい。本実施の形態では、酸化珪素膜を110nm積層する構成とする
次に、図1(C)に示すように、ゲート絶縁膜105の上にゲート電極106を形成す
る。ゲート電極の材料として、モリブデン(Mo)、タングステン(W)、クロム(Cr
)、タンタル(Ta)、アルミニウム(Al)、シリコン(Si)などを使用することが
でき、これらの材料の単層構造としてもよいし、積層構造としてもよい。本実施の形態で
は、モリブデンを単層で用いる。
次に、高密度プラズマ装置において生成された高密度プラズマによりゲート電極106
の表面に窒化膜を形成する。そのためには、窒素を含む雰囲気中でゲート電極106表面
に対して高密度プラズマ処理を行えばよい。本実施の形態では、図1(C)に示すように
ゲート電極106の表面に窒化モリブデン膜115が形成される。高密度プラズマ処理の
とき、プラズマは高い周波数のマイクロ波、たとえば2.45GHzのマイクロ波を使う
ことによって生成される。窒素もしくは窒素を含むガスをプラズマ励起によって活性化し
、これらをゲート電極の材料と直接反応させゲート電極上に窒化モリブデン膜115を形
成する。プラズマ生成の際には、窒素(N)と希ガスとの混合ガス、アンモニア(NH
)と希ガスとの混合ガス、窒素と水素(H)と希ガスとの混合ガス等を用いることが
できる。希ガスとしてヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプト
ン(Kr)、キセノン(Xe)のうち少なくとも1つを用いればよい。高密度プラズマ装
置を用いて形成された窒化膜中には、該混合ガス中に含まれる希ガス元素が含まれている
ゲート電極106表面を窒化モリブデン膜115で覆うことにより、ゲート電極106
の耐熱性が向上し、窒化モリブデン膜で覆われない場合より高温で基板を加熱処理するこ
とが可能となる。成膜時の処理温度が低すぎる場合は膜欠陥が生じる問題があるが、窒化
モリブデン膜で覆うことにより、処理に十分な温度で加熱することができ、膜欠陥が低減
し、TFTの信頼性を向上させることができる。さらに、ゲート電極を窒化膜で覆うこと
により、ゲート電極の酸化を抑えることができる。従来のプラズマ処理の場合、膜表面へ
の電荷の帯電により膜損傷が生じるという問題があるが、低電子温度を特徴とする高密度
プラズマ処理の場合、活性種の運動エネルギーが低いため、従来のプラズマ処理に比べプ
ラズマダメージが少なく欠陥の少ない膜を形成することができ、半導体装置の信頼性をさ
らに向上させることができる。
ここで、窒素を含む雰囲気中で高密度プラズマ処理を行う場合の高密度プラズマ処理装
置について図15を用いて説明する。まず、処理室内を真空にし、ガス導入源65から窒
素を含むガスを導入する。本実施の形態では、アンモニア(NH)とアルゴン(Ar)
との混合ガスを導入する。なお、その場合、アンモニアを20〜2000sccm、アル
ゴンを100〜10000sccmとして導入すればよい。また、窒素とアルゴンとの混
合ガスを用いる場合は、窒素を20〜2000sccm、アルゴンを100〜10000
sccmとして導入すればよい。また、窒素と水素とアルゴンとの混合ガスを用いる場合
は、窒素を20〜2000sccm、水素を1〜500sccm、アルゴンを100〜1
0000sccmとして導入すればよい。次に、ゲート電極106まで形成された絶縁基
板101を加熱機構を有する支持台64に設置し、絶縁基板101を400℃に加熱する
。加熱温度は200℃〜550℃の範囲内(好ましくは250℃以上)であればよい。絶
縁基板101としてプラスチック基板を用いる場合は、ガラス転移点が200℃以上のも
のを用い、そのプラスチック基板をガラス転移点未満の温度に加熱する。絶縁基板101
とアンテナ62との間隔は、20〜80mm(好ましくは20〜60mm)の範囲内とす
る。
次に、導波管60からアンテナ62にマイクロ波を供給する。本実施の形態では、周波
数2.45GHzのマイクロ波を供給する。そして、マイクロ波をアンテナ62から処理
室内に設けられた誘電体板63を通して処理室内に導入し、NHガスとArガスとが混
合された高密度プラズマ66を生成する。NHガスとArガスとが混合された高密度プ
ラズマ66中で生成されたNHラジカルとゲート電極材料とが反応してゲート電極106
表面に窒化膜が形成される。本実施の形態では、ゲート電極にモリブデンを用いているた
め、ゲート電極表面に窒化モリブデン膜が形成される。本工程で使用されたNHガスと
Arガスとは、排気口67から処理室外へ排気される。
図15に示す装置により生成されるプラズマは、低電子温度(1.5eV以下(好まし
くは0.5eV以上1.5eV以下))でかつ高電子密度(1.0×1011cm−3
上(好ましくは1.0×1011cm−3以上1.0×1013cm−3以下)であるの
で、プラズマダメージが非常に少ない緻密な窒化膜を低温で形成することができる。
次に、ゲート電極106をマスクとして、ボロン(B)などのp型の導電型を付与する
不純物を結晶性半導体膜104にドーピングする。本工程により、TFTのソース領域及
びドレイン領域を自己整合的に形成することができる。なお、本実施の形態では、公知の
ドーピング方法により、TFTのチャネル形成領域とソース領域及びドレイン領域との間
に低濃度不純物領域(LDD領域)を形成しているが、低濃度不純物領域を設けない構成
としてもよい。また、半導体膜の上方または下方に設けられるゲート電極の側面と接する
ように絶縁膜(サイドウォール)を形成してもよいし、ソース/ドレイン領域とゲート電
極の一方または両方に、ニッケル、モリブデンまたはコバルト等のシリサイド層を形成し
てもよい。
また、ドーピングを行った後、不純物領域にドーピングされた不純物元素を活性化する
ために、500度以上の加熱処理、強光の照射、又はレーザー光の照射を行ってもよい。
これにより、不純物元素の活性化だけでなく、ゲート絶縁膜105へのプラズマダメージ
やゲート絶縁膜105と半導体層との界面へのプラズマダメージを回復することができる
また、前記活性化後に、ゲート絶縁膜に対して、水素を含む雰囲気中で高密度プラズマ
処理を行ってもよい。高密度プラズマ処理により、ゲート絶縁膜に水素を含ませた後、3
00〜550℃(より好ましくは350〜450℃)で1〜12時間の熱処理を行うこと
で、パターニングされた結晶性半導体膜104(半導体層)を水素化する工程を行うこと
が好ましい。また、300〜550℃(より好ましくは350〜450℃)の温度で加熱
しながら高密度プラズマ処理を行うことで、ゲート絶縁膜の水素化と同時に結晶性半導体
膜を水素化することができる。本工程を行うことにより、ゲート絶縁膜に含まれている水
素により半導体層のダングリングボンドを終端することができる。本実施の形態では、4
10℃で1時間加熱処理を行う。高密度プラズマ装置を用いた水素化のときは、水素と希
ガスとの混合ガス、又はアンモニアと希ガスとの混合ガス等を用いればよい。本実施の形
態では、水素とアルゴンの混合ガスを用いる。
次に、図1(D)に示すように、ゲート絶縁膜105及びゲート電極106上に第1の
層間絶縁膜107を形成する。第1の層間絶縁膜107としては、酸化珪素、窒化珪素、
酸化窒化珪素、窒化酸化珪素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウ
ムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポ
リイミド(polyimide)、芳香族ポリアミド、ポリベンゾイミダゾール(pol
ybenzimidazole)などの耐熱性高分子、又は珪素、酸素、水素からなる化
合物のうちSi−O−Si結合を含む無機シロキサン、珪素に結合されている水素がメチ
ルやフェニルのような有機基に置換された有機シロキサン系の絶縁性材料を用いることが
できる。アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成してもよい。ま
た、これらを組み合わせて積層した膜を用いてもよい。本実施の形態では、第1の層間絶
縁膜107を2層構造とする。第1層目の絶縁膜は保護膜として、窒化珪素膜、酸化珪素
膜、窒化酸化珪素膜を用いればよい。ここでは、第1層目に膜厚100nmの窒化珪素膜
を用い、第2層目の絶縁膜として膜厚900nmの酸化窒化珪素膜を用いた。
本実施の形態において、前記活性化後に水素を含む雰囲気中で高密度プラズマ処理を行
うかわりに、第1層目の絶縁膜形成後に水素を含む雰囲気中で高密度プラズマ処理を行っ
て半導体層のダングリングボンドを終端化してもよい。その場合、水素と希ガス、又はア
ンモニアと希ガスとを用いればよい。本工程を行うことにより、第1層目の絶縁膜が水素
化され、第1層目の絶縁膜中に含まれる水素により半導体層のダングリングボンドを終端
することができる。
次に、図1(D)に示すように、第1の層間絶縁膜107上にレジスト118を形成す
る。次に、レジスト118をマスクとして、図1(E)に示すように、TFTのソース領
域及びドレイン領域に達するように、第1の層間絶縁膜107にコンタクトホールを形成
する。コンタクトホールの形状は、テーパー状にするとよい。コンタクトホール形成後に
、アッシング法又はレジスト剥離法を用いてレジスト118を除去する。アッシング法は
酸素プラズマでレジストパターンを炭酸ガスに分解する方法で、気相状態でのレジスト除
去方法である。一方、レジスト剥離法は所定温度(60〜90℃程度)に温調された有機
系のレジスト剥離液中に基板を浸漬処理することで、レジスト剥離液の溶解作用を利用し
てレジストを溶解除去する方法で、液相状態でのレジスト除去方法である。ここで、レジ
スト剥離法を用いた場合、レジスト118を除去する前に、レジスト及び第1の層間絶縁
膜107に対して、窒素を含む雰囲気中又は酸素を含む雰囲気中で高密度プラズマ処理を
行うことが好ましい。高密度プラズマ処理を行うことでコンタクトホールの側面及び底面
、つまり第1の層間絶縁膜の側面及び半導体膜104の開口部に面している表面に窒化膜
又は酸化膜が形成される。コンタクトホールの側面に形成された窒化膜又は酸化膜が保護
膜となり、基板をレジスト剥離液に浸漬した際に第1の層間絶縁膜107の内部に水分が
浸入するのを防ぐことができる。
レジスト118を除去した後、異方性エッチングを行い、結晶性半導体膜104表面に
形成された窒化膜又は酸化膜を除去する。結晶性半導体膜104上に形成された窒化膜又
は酸化膜を除去することで、半導体膜と後に形成する配線のコンタクトを良好にするため
である。
次に、コンタクトホールを覆うように、配線108(電極)を形成する。配線108は
、ソース電極またはドレイン電極として機能する。配線108としては、Ag、Au、C
u、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、
Zr、Ba、Cr等の金属若しくはその合金、またはその金属窒化物を用いて形成する。
また、これらの積層構造としてもよい。本実施の形態では、チタン(Ti)を100nm
形成し、アルミニウム(Al)を700nm形成し、チタン(Ti)を200nm形成し
、所望な形状にパターニングする。
ここで、配線108形成後に、高密度プラズマ装置を用いて配線表面を窒化し、配線表
面に金属窒化膜を形成してもよい。本実施の形態において窒化処理した場合、チタン膜の
側面には緻密な窒化チタン(TiN)膜が形成され、アルミニウム膜の側面には緻密な
窒化アルミニウム(AlN)膜が形成される。高密度プラズマ装置を用いて窒化するこ
とにより配線表面が緻密な金属窒化膜で覆われ、配線の耐熱性及び信頼性が向上する。配
線108表面に金属窒化膜を形成することで、マイグレーションが抑制され、配線の断線
等を抑えることができ、TFTの信頼性を向上することができる。
また、配線108形成のとき、一層目のチタン(Ti)膜を形成した後に窒素を含む雰
囲気中で高密度プラズマ処理を行い、Ti膜表面(一層目のTi膜とAl膜の間)にTi
N膜を形成することが好ましい。その場合、配線は、チタン(Ti)膜、窒化チタン(T
iN)膜、アルミニウム(Al)膜、チタン(Ti)膜を順次積層した4層構造となる
。高温での処理が必要な場合、TiとAlが反応して合金化し、Alが半導体膜中へ拡散
する恐れがある。しかし、ここでTiN膜を設けることにより、AlがTiを突き破って
半導体膜中へ拡散することを防ぐことができる。さらに、高密度プラズマ処理によりTi
N膜を形成しているため、工程を簡略化することができる。また、好ましくは、チタン膜
、窒化チタン膜、アルミニウム膜、チタン膜は、大気に曝すことなく、連続して形成する
ことが好ましい。
また、窒素を含む雰囲気中での高密度プラズマ処理するかわりに、酸素(もしくは酸素
を含むガス)雰囲気中で高密度プラズマ処理を行ってもよい。その場合、酸素(O)と
希ガスとの混合ガス、又は酸素と水素(H)と希ガスとの混合ガス等を用いればよい。
希ガスとしては、ヘリウム、ネオン、アルゴン、クリプトン、キセノンのうち少なくとも
1つを用いればよい。なお、ここで酸素と水素と希ガスとの混合ガスにおいて希ガスとし
てアルゴンを用いる場合、酸素を0.1〜100sccm、水素を0.1〜100scc
m、アルゴンを100〜5000sccmとして導入すればよい。なお、酸素:水素:ア
ルゴン=1:1:100の比率で混合ガスを導入することが好ましい。例えば、酸素を5
sccm、水素を5sccm、アルゴンを500sccmとして導入すればよい。また、
酸素(O)と希ガスとの混合ガスにおいて希ガスとしてアルゴンを用いる場合は、酸素
を0.1〜100sccm、アルゴンを100〜5000sccmとして導入すればよい
。なお、酸素:アルゴン=1:100の比率で混合ガスを導入することが好ましい。また
、酸素(もしくは酸素を含むガス)雰囲気中で高密度プラズマ処理を行う場合、水素の酸
素に対する比の値が0〜1.5となるように導入することが好ましい。高密度プラズマ装
置を用いて酸化する場合も、生成されるプラズマは低電子温度(1.5eV以下(好まし
くは0.5eV以上1.5eV以下))でかつ高電子密度(1.0×1011cm−3
上(好ましくは1.0×1011cm−3以上1.0×1013cm−3以下))である
ので、プラズマダメージが非常に少ない酸化膜を低温で形成することができる。高密度プ
ラズマ装置を用いて酸化することにより形成された金属酸化膜中には、該混合ガス中に含
まれる希ガス元素が含まれている。
次に、図2(A)に示すように、第1の層間絶縁膜107及び配線108上に第2の層
間絶縁膜109を形成する。第2の層間絶縁膜109としては、酸化珪素、窒化珪素、酸
化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウムその他の無機絶
縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド(pol
yimide)、芳香族ポリアミド、ポリベンゾイミダゾール(polybenzimi
dazole)などの耐熱性高分子、又は珪素、酸素、水素からなる化合物のうちSi−
O−Si結合を含む無機シロキサン、珪素に結合されている水素がメチルやフェニルのよ
うな有機基に置換された有機シロキサン系の絶縁性材料を用いることができる。アクリル
、ポリイミド等の感光性、非感光性の材料を用いて形成してもよい。また、これらを組み
合わせて積層した膜を用いてもよい。
本実施の形態では絶縁膜の材料として、シリコン(Si)と酸素(O)との結合で骨格
構造が構成されるシロキサンを用いる。置換基として少なくとも水素を含む有機基(例え
ばアルキル基、芳香族炭化水素等)が用いられる。また、置換基としてフルオロ基、又は
少なくとも水素を含む有機基とフルオロ基とを用いてもよい。本実施の形態では、シロキ
サンを焼成することで絶縁膜を形成する。焼成した後の膜は、アルキル基を含む酸化珪素
膜(SiOx膜)とも呼べる。このアルキル基を含む酸化珪素膜(SiOx膜)は、高い
光透過性を有しており、300℃以上の加熱処理にも耐えうるものである。また、酸化珪
素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜なども適宜組み合わせることも可能
である。
ここで、シロキサンを焼成して絶縁膜を形成する方法について説明する。まず、純水で
の洗浄を行った後、濡れ性を向上させるためにシンナープリウェット処理を行い、シリコ
ン(Si)と酸素(O)との結合を有する低分子成分(前駆体)を溶媒に溶解させた絶縁
性材料を含む組成物を基板上に塗布装置から塗布する。本実施の形態では、シロキサンを
20〜40%含み、3−メトキシ−3−メチル−1−ブタノールを溶媒とした樹脂を塗布
する。その後、基板とともに組成物を加熱し、溶媒の揮発(蒸発)と低分子成分の架橋反
応とを進行させることによって、絶縁膜を得ることができる。そして、塗布膜が形成され
た基板端面周辺部の塗布膜を除去する。なお、膜厚は、スピン回転数、回転時間、塗布材
料液である絶縁性材料を含む組成物の濃度および粘度によって制御する。本実施の形態で
は、塗布条件を、40ml吐出後に17秒間の間1000rpmの回転数とする。そして
、前記樹脂を塗布した後に加熱処理を行い、絶縁膜を形成する。加熱処理の条件として、
例えば、大気圧または減圧下で、350℃で1時間加熱処理を行えばよい。本実施の形態
では、層間絶縁膜109は、最も厚い部位で1.5μm以上、最も薄い部位で0.4μm
である。この膜厚の最も厚い部位は、配線108のコンタクト部や、配線108の周辺部
であり、最も薄い部位は、配線108の上部である。
次に、第2の層間絶縁膜109上にレジスト119を形成する。次にレジスト119を
マスクとして、第2の層間絶縁膜109にコンタクトホールを形成する。コンタクトホー
ル形成後に、アッシング法又はレジスト剥離法を用いてレジスト119を除去する。ここ
で、レジスト剥離法を用いた場合、レジスト119を除去する前に、レジスト及び第2の
層間絶縁膜109に対して、窒素を含む雰囲気中又は酸素を含む雰囲気中で高密度プラズ
マ処理を行うことが好ましい。高密度プラズマ処理を行うことでコンタクトホールの側面
及び底面、つまり第2の層間絶縁膜の側面及び配線108の開口部に面している表面に窒
化膜又は酸化膜が形成される。コンタクトホールの側面に形成された窒化膜又は酸化膜が
保護膜となり、基板をレジスト剥離液に浸漬した際に第2の層間絶縁膜109の内部に水
分が浸入するのを防ぐことができる。レジスト119を除去した後、異方性エッチングを
行い、配線108表面に形成された窒化膜又は酸化膜を除去してもよい。配線108上に
形成された窒化膜又は酸化膜を除去することで、配線と後に形成する第1の電極とのコン
タクトを良好にすることができる。
次に、該コンタクトホールを介して配線108に電気的に接続するための第1の電極1
10を形成する。第1の電極110としては、酸化珪素を含む酸化インジウムスズ(酸化
珪素を含むインジウム錫酸化物ともいう。以下、「ITSO」という。)、酸化亜鉛、酸
化スズ、酸化インジウム、インジウムスズ酸化物などを用いることができる。また、酸化
インジウムに2〜20wt%の酸化亜鉛(ZnO)を混合したターゲットを用いて形成さ
れた酸化インジウム酸化亜鉛などの透明導電膜を用いることもできる。また、上記透明導
電膜の他に、窒化チタン膜またはチタン膜を用いてもよい。この場合、透明導電膜を成膜
した後に、窒化チタン膜またはチタン膜を、光が透過する程度の膜厚(好ましくは5〜3
0nm程度)で成膜する。本実施の形態では、電極110としてITSO膜を110nm
形成する。
また、第1の電極110は、その表面が平坦化されるように、CMP法、ポリビニルア
ルコール系の多孔質体で拭浄し、研磨してもよい。またCMP法を用いた研磨後に、第1
の電極110の表面に高密度プラズマ装置を利用した酸化プラズマ処理又は窒化プラズマ
処理を行うとよい。ここで高密度プラズマ装置を利用した酸化プラズマ処理を行うことで
、第1の電極110の表面改質を行うことができる。第1の電極110の表面改質するこ
とで、後工程で第1の電極110上に膜を形成した場合、膜の密着性の向上、膜欠陥の低
減の効果が期待される。
また、第1の電極110を成膜した際に、図2(C)に示すように第1の電極110表
面にゴミ114が形成される場合がある。図2(C)は、図2(B)の点線領域116の
詳細図である。このゴミ114は、第1の電極110成膜過程において形成されるもので
ある。これらのゴミ114は、第1の電極110の表面荒れの原因となる。第1の電極上
に膜を形成した場合、形成された膜の平坦性が不均一となるため、半導体装置の信頼性の
低下につながる。従って、半導体装置の信頼性をより高めるためには、第1の電極110
上に形成されたゴミ114を除去する必要がある。上述のゴミのことをパーティクルとも
いう。
本実施の形態のゴミの除去方法について図2(D)を用いて説明する。図2(D)は、
図2(C)の一部を拡大したものである。第1の電極110形成後に、高密度プラズマ処
理を行い、第1の電極110表面に窒化膜(または酸化膜)117を形成する際、図2(
D)に示すようにゴミ114の下側に回り込むように窒化膜117が形成され、窒化膜1
17からゴミ114に対して力がかかる。さらに、ゴミ114が窒化される材料の場合、
ゴミ114は窒化されて体積が増加する。その結果、第1の電極110表面をブラシ洗浄
等で洗浄するだけでゴミ114を簡単に除去することができる。第1の電極110表面を
高密度プラズマ処理することにより、数ナノメートル程度のゴミであっても除去されやす
くなる。洗浄方法としてブラシ洗浄のかわりに、バブルジェット(登録商標)法、メガソ
ニック法、ドライアイスの粉を吹き付ける方法等の洗浄方法を用いてもよい。本実施の形
態に限らず、他の実施の形態においても同様のことがいえる。
また、第1の電極110を形成後、加熱処理を行ってもよい。この加熱処理により、透
明導電膜の透過率を大きくすることができるため、信頼性の高い表示装置を作製すること
ができる。また、本実施の形態では、加熱処理の際の雰囲気を、不活性ガスを主成分とし
、酸素の濃度が5%以下且つ水の濃度が1%以下になるようにする。この結果、シロキサ
ンを焼成して得られた層間絶縁膜109の加熱処理によるクラックの発生を抑制すること
ができる。本実施の形態では、250℃で1時間加熱処理を行う。
なお、本実施の形態では、pチャネル型のTFTを作製する工程について説明した。し
かし、ゲート電極をマスクとして結晶性半導体膜104にn型の導電型を付与する不純物
をドーピングすることによりnチャネル型のTFTを作製する際にも本発明は適用するこ
とができる。また、同一基板上にpチャネル型のTFTとnチャネル型のTFTを作製す
る場合についても、本発明を適用することができる。
また、TFTはチャネル形成領域が一つ形成されるシングルゲート構造でもよいし、二
つ形成されるダブルゲート構造または三つ形成されるトリプルゲート構造であってもよい
。つまり、チャネル形成領域を複数有するマルチゲート構造のTFTにも適用することが
できる。また、周辺駆動回路領域の薄膜トランジスタも、シングルゲート構造、ダブルゲ
ート構造またはトリプルゲート構造などのマルチゲート構造であってもよい。
また、本実施の形態で示したTFTの作製方法に限らず、トップゲート型(プレーナー
型)、ボトムゲート型(逆スタガ型)、あるいはチャネル領域の上下にゲート絶縁膜を介
して配置された2つのゲート電極を有する、デュアルゲート型やその他の構造においても
本発明を適用することができる。
以上の工程によって、信頼性の高いTFTを作製することができる。
(実施の形態2)
本実施の形態では、ゲート絶縁膜及びゲート電極を高密度プラズマ装置を用いて窒化し
て、ゲート絶縁膜及びゲート電極表面に窒化膜を有するTFTの作製方法について説明す
る。
まず、図3(A)に示すように、絶縁基板201の上に、第1の下地膜202及び第2
の下地膜203を有する下地膜204を形成する。絶縁基板201は、例えばバリウムホ
ウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック
基板等を用いることができる。また、プラスチック等の可撓性を有する合成樹脂からなる
基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処
理温度に耐え得るのであれば用いることが可能である。また、絶縁基板201の表面をC
MP法などによって研磨し、平坦化しておいてもよい。本実施の形態では、絶縁基板20
1としてガラス基板を用いる。
ここで、ガラス基板に対して窒素を含む雰囲気中で高密度プラズマ処理を行い、ガラス
基板上に窒化珪素膜を形成する。ここで形成された窒化珪素膜を、第1の下地膜202と
して用いる。そして、第1の下地膜202上に、CVD法、スパッタ法などで第2の下地
膜203を形成する。下地膜203としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜
、窒化酸化珪素膜のいずれか一を用いる単層構造としてもよいし、これらを適宜積層する
構造としてもよい。本実施の形態では、第2の下地膜203として、酸化珪素膜を100
nm形成する。ここで、第2の下地膜203表面に対して窒素を含む雰囲気中で高密度プ
ラズマ処理を行ってもよい。
次に、下地膜204の上に半導体膜205を形成する。半導体膜205としては、非晶
質半導体膜を形成すればよいが、微結晶半導体膜や結晶性半導体膜を形成してもよい。ま
た、半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム(
SiGe)を用いるとよい。本実施の形態では、多結晶珪素膜を54nm形成する。なお
、半導体膜を形成した後に、半導体膜に含まれる水素を除去する工程を行ってもよい。具
体的には、500℃で1時間加熱すればよい。
また、下地膜204と半導体膜205を形成する際に、下地膜204と半導体膜205
との界面が大気に曝されないようにすると、界面の汚染を防ぐことが可能となり、作製さ
れるTFTの特性のバラツキを低減させることができる。本実施の形態では、下地膜20
4と半導体膜205を、プラズマCVD法を用いて大気に曝さずに連続して形成する。
次に、半導体膜205を公知の方法(レーザー結晶化法、熱結晶化法、またはニッケル
などの結晶化を促進する元素を用いた熱結晶化方法など)により結晶化し結晶性半導体膜
206を形成する。ここで、結晶化の後に、ボロン(B)などのp型の導電型を付与する
不純物を結晶性半導体膜206の全面にドーピングして、TFTのチャネル形成領域とな
る領域にチャネルドープし、TFTのしきい値電圧を制御するようにしてもよい。
次に、図3(B)に示すように、結晶性半導体膜206をパターニングした後、ゲート
絶縁膜207を形成する。ゲート絶縁膜207は、酸化珪素膜、窒化珪素膜、酸化窒化珪
素膜、窒化酸化珪素膜のいずれか一を用いる単層構造としてもよいし、これらを適宜積層
する構造としてもよい。本実施の形態では、ゲート絶縁膜207として酸化珪素膜を11
0nm積層する構成とする。ここで、ゲート絶縁膜207に対して窒素を含む雰囲気中で
高密度プラズマ処理を行うことが好ましい。本実施の形態において、ゲート絶縁膜として
酸化珪素膜を用いているので、高密度プラズマ処理を行うことで、ゲート絶縁膜207上
にプラズマによる損傷の少ない緻密な窒化珪素膜(又は酸化窒化珪素膜)208が形成さ
れる。ここで、窒化珪素膜208を設けることで、酸化珪素膜中への水分の浸入や、後に
形成されるゲート電極の酸化を防ぐことができる。
次に、図3(C)に示すように、ゲート絶縁膜207の上にスパッタ法などによりゲー
ト電極209を形成する。ゲート電極の材料として、モリブデン(Mo)、タングステン
(W)、クロム(Cr)、タンタル(Ta)、アルミニウム(Al)、シリコン(Si)
などを使用することができる。ゲート電極はこれらの材料の単層構造としてもよいし、積
層構造としてもよい。本実施の形態では、モリブデンを単層で用いる。
次に、実施の形態1と同様に、高密度プラズマ装置を用いて窒化することにより、ゲー
ト電極209の表面に窒化膜210を形成する。本実施の形態においては、ゲート電極と
してモリブデンを用いているので、ゲート電極209表面に、窒化モリブデン膜が形成さ
れる。
次に、ゲート電極209をマスクとして、ボロン(B)などのp型の導電型を付与する
不純物を結晶性半導体膜206にドーピングする。本工程により、TFTのソース領域及
びドレイン領域を自己整合的に形成することができる。なお、本実施の形態では、公知の
ドーピング方法により、TFTのチャネル形成領域とソース領域及びドレイン領域との間
に低濃度不純物領域(LDD領域)を形成しているが、低濃度不純物領域を設けない構成
としてもよい。
なお、ドーピングにより形成された不純物領域の表面に形成された自然酸化膜を除去し
た後、金属膜を用いてシリサイド領域を形成してもよい。金属膜としては、ニッケル膜、
チタン膜、コバルト膜、白金膜、もしくはこれら元素のうち少なくとも2種類を含む合金
でなる膜等を使用することができる。より具体的には、金属膜として例えばニッケル膜を
用い、室温の下、成膜電力500W〜1kWでニッケル膜をスパッタ法により成膜した後
、加熱処理によってシリサイド領域を形成する。加熱処理はRTAやファーネスアニール
等を用いることができる。このとき、金属膜の膜厚、加熱温度、加熱時間を制御すること
により、不純物領域の表面のみをシリサイド領域にすることもできるし、全面をシリサイ
ド領域とすることもできる。最後に、未反応のニッケルを除去する。例えば、HCl:H
NO:HO=3:2:1からなるエッチング溶液を用いて未反応のニッケルを除去す
る。
また、ドーピングを行った後、不純物領域にドーピングされた不純物元素を活性化する
ために、500度以上の加熱処理、強光の照射、又はレーザー光の照射を行ってもよい。
これにより、不純物元素の活性化だけでなく、ゲート絶縁膜へのプラズマダメージやゲー
ト絶縁膜と半導体層との界面へのプラズマダメージを回復することができる。
また、実施の形態1と同様に、前記活性化後に、ゲート絶縁膜に対して水素を含む雰囲
気中で高密度プラズマ処理を行ってもよい。本工程を行うことにより、ゲート絶縁膜に含
まれている水素により半導体層のダングリングボンドを終端することができる。本実施の
形態では、半導体層のダングリングボンドの終端化のための加熱は、410℃で1時間加
熱処理を行う。高密度プラズマ装置を用いた水素化のとき、本実施の形態では水素とアル
ゴンの混合ガスを用いる。
次に、図3(D)に示すように、ゲート絶縁膜207及びゲート電極209上に第1の
層間絶縁膜211を形成する。第1の層間絶縁膜211としては、酸化珪素、窒化珪素、
酸化窒化珪素、窒化酸化珪素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウ
ムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポ
リイミド(polyimide)、芳香族ポリアミド、ポリベンゾイミダゾール(pol
ybenzimidazole)などの耐熱性高分子、又は珪素、酸素、水素からなる化
合物のうちSi−O−Si結合を含む無機シロキサン、珪素に結合されている水素がメチ
ルやフェニルのような有機基に置換された有機シロキサン系の絶縁性材料を用いることが
できる。アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成してもよい。ま
た、これらの単層構造でもよいし、これらを組み合わせて積層した膜を用いてもよい。本
実施の形態では、第1の層間絶縁膜211として、膜厚100nmの窒化酸化珪素膜と、
膜厚900nmの酸化窒化珪素膜を順次積層する。本実施の形態では、ゲート絶縁膜20
7及びゲート電極209に対して高密度プラズマ処理を行い、それぞれの表面に緻密な窒
化膜を形成しているので、保護膜としての絶縁膜を特別に設ける必要はない。ここで、第
1の層間絶縁膜211に対して、窒素を含む雰囲気中又は酸素を含む雰囲気中で高密度プ
ラズマ処理を行うことが好ましい。高密度プラズマ処理により、第1の層間絶縁膜211
表面にプラズマによる損傷の少ない緻密な窒化膜又は酸化膜が形成される。高密度プラズ
マ処理により形成された緻密な窒化膜又は酸化膜が保護膜となり、第1の層間絶縁膜中へ
の水分の浸入を防ぐことができる。
この後の工程は、実施の形態1と同様に行い、図3(D)に示すようなソース配線及び
ドレイン配線212を有する信頼性の高いTFTを作製することができる。
(実施の形態3)
本実施の形態では、実施の形態1で作製したTFTを用いて、エレクトロルミネッセン
ス素子(以下、「EL素子」という。)を有する表示装置(EL表示装置)を作製する方
法について説明する。もちろん、実施の形態2で作製したTFTを用いることもできる。
本実施の形態では、エレクトロルミネッセンス素子からの光を第1の電極110側から
取り出す構造にするため、透光性を有する膜を用いて第1の電極110を形成する。本実
施の形態では、実施の形態1と同様に、酸化珪素を含む酸化インジウムスズ(ITSO)
を第1の電極110として用いる。
まず、図4に示すように、第1の電極110の端部及びTFTを覆うように絶縁膜11
1(バンク、隔壁、障壁、土手などと呼ばれる。)を形成する。
絶縁膜111としては、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化
アルミニウム、酸窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリ
ル酸及びこれらの誘導体、又はポリイミド(polyimide)、芳香族ポリアミド、
ポリベンゾイミダゾール(polybenzimidazole)などの耐熱性高分子、
又は珪素、酸素、水素からなる化合物のうちSi−O−Si結合を含む無機シロキサン、
珪素に結合されている水素がメチルやフェニルのような有機基に置換された有機シロキサ
ン系の絶縁性材料を用いることができる。アクリル、ポリイミド等の感光性、非感光性の
材料を用いて形成してもよい。本実施の形態では、感光性ポリイミドを用いて、平坦な領
域で膜厚が1.5μmとなるように絶縁膜111を形成する。
また、絶縁膜111は曲率半径が連続的に変化する形状が好ましく、絶縁膜111上に
形成される電界発光層112(有機化合物を含む層)、第2の電極113の被覆性を向上
させることができる。
また、信頼性をさらに向上させるために、電界発光層112を形成する前に第1の電極
110及び絶縁膜111に対して、高密度プラズマ装置を用いて窒化処理又は酸化処理を
行うとよい。第1の電極110を高密度プラズマ装置を用いて窒化又は酸化することで、
電極の表面改質の際のプラズマダメージが少なく、より欠陥の少ない表面を得ることがで
きるため、本実施の形態の発光素子による表示は高精細で表示ムラが少ない。さらに、絶
縁膜111を窒化した場合、絶縁膜111の表面が改質され、絶縁膜内部への水分の吸収
を抑えることができる。また、絶縁膜111を酸化した場合、膜が強固になり、有機ガス
の放出を抑えることができる。本実施の形態では、高密度プラズマ装置を用いることでプ
ラズマダメージの少ない処理を行うことが可能である。ここで、絶縁膜111表面に対し
て、酸化処理を行うか、窒化処理を行うかは絶縁膜の材料及び効果を考えて適宜選択すれ
ばよい。
さらに、第1の電極110及び絶縁膜111に対して、高密度プラズマ処理を行うこと
により、図2(C)に示すように第1の電極上に形成されたゴミを簡単に除去することが
できる。ゴミ114を除去せずに電界発光層112を形成した場合、第1の電極110の
表面が不均一なため、電界発光層112の密着性が悪かったり、膜厚が不均一になったり
する。その結果、ショートやリークの原因となり、EL表示装置の信頼性の低下につなが
る。本実施の形態では、第1の電極110及び絶縁膜111形成後に、高密度プラズマ処
理を行い、第1の電極110及び絶縁膜111表面に窒化膜または酸化膜を形成するため
、第1の電極表面からゴミ114に対して圧力がかかり、第1の電極110表面をブラシ
洗浄等で洗浄するだけで簡単に除去することができる。洗浄方法としてブラシ洗浄のかわ
りに、バブルジェット(登録商標)法、メガソニック法、ドライアイスの粉を吹き付ける
方法等の洗浄方法を用いてもよい。本実施の形態では、第1の電極110及び絶縁膜11
1形成後に、高密度プラズマ処理を行い、表面洗浄を行ったが、絶縁膜111を形成する
前に行ってもよい。
次に、第1の電極110上に電界発光層112を形成する。なお、図4では1画素しか
図示していないが、本実施の形態では赤(R)、緑(G)、青(B)の各色に対応した電
界発光層を作り分けている。本実施の形態では電界発光層112として、赤(R)、緑(
G)、青(B)の発光を示す材料を、蒸着マスクを用いた蒸着法によって、それぞれ選択
的に形成する。赤色(R)、緑色(G)、青色(B)の発光を示す材料は、蒸着マスクを
用いた蒸着法によってそれぞれ選択的に形成する方法や、液滴吐出法により形成すること
ができる。液滴吐出法の場合、マスクを用いずにRGBの塗り分けを行うことができると
いう利点がある。本実施の形態では、赤(R)、緑(G)、青(B)の発光を示す材料を
蒸着法によってそれぞれ形成する。
なお、ELの蒸着前に、不活性ガスを主成分とし、酸素の濃度が5%以下且つ水の濃度
が1%以下とする雰囲気で加熱処理を行い、水分などを除去することが好ましい。本実施
の形態では、300℃で1時間加熱処理を行う。
次に、電界発光層112の上に導電膜からなる第2の電極113を形成する。第2の電
極113としては、仕事関数の小さい材料(In、Al、Ag、Li、Ca、またはこれ
らを含む合金MgAg、MgIn、AlLi、CaF、またはCaN)を用いればよい
。こうして第1の電極110、電界発光層112及び第2の電極113からなる発光素子
が形成される。
図4に示す表示装置において、発光素子から発した光は、絶縁基板101と第1の電極
110の間に形成された膜を透過して第1の電極110側から矢印の方向に射出される。
また、第2の電極113を覆うようにしてパッシベーション膜を設けることは有効であ
る。パッシベーション膜としては、窒化珪素、酸化珪素、酸化窒化珪素(SiON)、窒
化酸化珪素(SiNO)、窒化アルミニウム(AlN)、酸化窒化アルミニウム(AlO
N)、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム(AlNO)または酸化
アルミニウム、ダイヤモンドライクカーボン(DLC)、窒素含有炭素膜(CN)を含む
絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層を用いることができる。また
、シリコン(Si)と酸素(O)との結合で骨格構造が構成されるシロキサンを用いても
よい。シロキサンは、置換基として少なくとも水素を含む有機基(例えばアルキル基、芳
香族炭化水素)が用いられる。また、置換基としてフルオロ基、又は少なくとも水素を含
む有機基とフルオロ基とを用いてもよい。
この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素
膜、特にDLC膜を用いることは有効である。DLC膜は室温から100℃以下の温度範
囲で成膜可能であるため、耐熱性の低い電界発光層112の上方にも容易に成膜すること
ができる。また、DLC膜は酸素に対するブロッキング効果が高く、電界発光層112の
酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に電界発光
層112が酸化するといった問題を防止することができる。
次に、発光素子が形成された絶縁基板101と、封止基板とをシール材によって固着し
、発光素子を封止する。断面からの水分の侵入がシール材によって遮断されるので、発光
素子の劣化が防止でき、表示装置の信頼性が向上する。なお、シール材で囲まれた領域に
は充填材を充填してもよく、窒素雰囲気下で封止することによって、窒素等を封入しても
よい。また充填材は、液状の状態で滴下し、表示装置内に充填することもできる。本実施
の形態は、下面射出型のため、透光性を有する充填材を使用する必要はないが、充填材を
透過して光を取り出す構造の場合は、透光性を有す材料を用いて充填材を形成する必要が
ある。充填材の一例としては、可視光硬化、紫外線硬化または熱硬化のエポキシ樹脂が挙
げられる。以上の工程において、発光素子を有する表示装置が完成する。
また、素子の水分による劣化を防ぐためにEL表示パネル内に乾燥剤を設置することが
好ましい。本実施の形態では、画素領域を取り囲むように封止基板に形成された凹部に乾
燥剤を設置し、薄型化を妨げない構成とする。また、ゲート配線層に対応する領域にも乾
燥剤を設置することにより吸水面積を広く取ることができ、吸水効果が高い。また、直接
発光しないゲート配線層上に乾燥剤を形成しているので、光取り出し効率を低下させるこ
ともない。
なお、本実施の形態では、ガラス基板で発光素子を封止した場合を説明するが、封止の
処理とは、発光素子を水分から保護するための処理であり、カバー材で機械的に封入する
方法、熱硬化性樹脂又は紫外光硬化性樹脂で封入する方法、金属酸化物や窒化物等のバリ
ア能力が高い薄膜により封止する方法のいずれかを用いる。カバー材としては、ガラス、
セラミックス、プラスチックもしくは金属を用いることができるが、カバー材側に光を放
射させる場合は透光性でなければならない。また、カバー材と上記発光素子が形成された
基板とは熱硬化性樹脂又は紫外光硬化性樹脂等のシール材を用いて貼り合わせられ、熱処
理又は紫外光照射処理によって樹脂を硬化させて密閉空間を形成する。この密閉空間の中
に酸化バリウムに代表される吸湿材を設けることも有効である。この吸湿材は、シール材
の上に接して設けても良いし、発光素子よりの光を妨げないような、隔壁の上や発光素子
の周辺部に設けても良い。さらに、カバー材と発光素子の形成された基板との空間を熱硬
化性樹脂若しくは紫外光硬化性樹脂で充填することも可能である。この場合、熱硬化性樹
脂若しくは紫外光硬化性樹脂の中に酸化バリウムに代表される吸湿材を添加しておくこと
は有効である。
本発明を用いると、高密度プラズマ装置を用いて窒化されたゲート電極、高密度プラズ
マ装置を用いて窒化又は酸化された配線、及び高密度プラズマ装置を用いて表面改質が行
われた画素電極とを有する信頼性の高い表示装置を作製することができる。よって、高精
細、高画質な表示装置を低いコストで歩留まり良く製造することができる。
(実施の形態4)
本発明の実施の形態を、図5及び図6を用いて説明する。本実施の形態は、実施の形態
1で作製した表示装置において、第2の層間絶縁膜109を形成せずに半導体装置を形成
する例を示す。よって、同一部分又は同様な機能を有する部分の繰り返しの説明は省略す
る。また、実施の形態2で作製したTFTを用いることもできる。
本実施の形態では、ゲート電極106を形成する工程までは実施の形態1で説明したも
のと同じなので、その後の工程について説明する。
まず、図5(A)に示すように、ゲート絶縁膜105及びゲート電極106上に第1の
層間絶縁膜607を形成する。本実施の形態では、第1の層間絶縁膜607として窒化酸
化珪素膜と、シロキサンを焼成して得られる絶縁膜とを用いる。なお、窒化酸化珪素膜又
はシロキサンを焼成して得られる絶縁膜の代わりに酸化珪素、窒化珪素、酸化窒化珪素、
酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウムや、その他の無機絶縁性材料
からなる膜を用いてもよい。
シロキサンを焼成して得られる絶縁膜は、前記樹脂を塗布した後に加熱処理を行うこと
によって形成する。この加熱処理の際、チャンバー内の圧力は大気圧または減圧下で行え
ばよい。
次に、TFTのソース領域及びドレイン領域に達するように、第1の層間絶縁膜607
にコンタクトホールを形成する。コンタクトホールの形状は、テーパー状にするとよい。
次に、コンタクトホールを覆うように、第1の層間絶縁膜上に配線608(電極)を形
成する。配線608は、ソース電極またはドレイン電極として機能する。
次に、TFTの半導体層のソース領域又はドレイン領域に接続する配線608を形成し
た後、配線608上の一部に重なるように第1の電極610を形成する。
第1の電極610は画素電極として機能し、実施の形態1における第1の電極110と
同じ材料を用いればよい。本実施の形態においても実施の形態1と同様に第1の電極61
0を通過して光を取り出すために、透明導電膜であるITSOを第1の電極610として
形成する。
次に、図5(B)に示すように第1の電極610の端部及びTFTを覆うように絶縁膜
611を形成する。絶縁膜611は、実施の形態1において説明した絶縁膜111と同じ
材料を用いることができる。本実施の形態では、絶縁膜611としてアクリルを用いる。
第1の電極610及び絶縁膜611に対して、実施の形態2と同様に高密度プラズマ装
置を用いて窒化又は酸化を行うとよい。また、絶縁膜611形成前に高密度プラズマ装置
を用いた窒化処理又は酸化処理を行ってもよい。
次に、第1の電極610上に電界発光層612を形成し、第2の電極613を積層する
ことによって発光素子を形成する。第2の電極613を覆うようにパッシベーション膜を
形成する。最後にTFT基板と封止基板とをシール材によって貼り合わせる。なお、シー
ル材で囲まれた領域には充填材を充填してもよい。
図6における表示装置は、配線708と第1の電極710の接続構造が、第1の電極7
10上の一部に配線708が重なる構造となっている。このような接続構造を得るために
は、図6(A)に示すように第1の層間絶縁膜707上に第1の電極710を形成した後
に第1の層間絶縁膜707にコンタクトホールを形成し、第1の電極710上の一部に重
なるように配線708を形成すればよい。当該構造にすると、シロキサンを含有する樹脂
を焼成して得られる絶縁膜上に第1の電極710を形成することができるため、被覆性が
よい。さらに、第1の電極710に対してCMPなどの研磨処理も十分に行うことができ
、平坦性よく形成することができる利点がある。
次に、図6(B)に示すように第1の電極710の端部及びTFTを覆うように絶縁膜
711を形成する。絶縁膜711は、実施の形態1において説明した絶縁膜111と同じ
材料を用いることができる。本実施の形態では、絶縁膜711としてシロキサンを用いる
第1の電極710及び絶縁膜711に対して、実施の形態2と同様に高密度プラズマ装
置を用いた窒化処理または酸化処理を行うとよい。また、絶縁膜711形成前に高密度プ
ラズマ装置を用いた窒化処理又は酸化処理を行ってもよい。
次に、第1の電極710上に電界発光層712を形成し、第2の電極713を積層する
ことによって発光素子を形成する。第2の電極713を覆うようにパッシベーション膜を
形成する。最後にTFT基板と封止基板とをシール材によって貼り合わせる。なお、シー
ル材で囲まれた領域には充填材を充填してもよい。
本発明を用いると、信頼性の高い表示装置を作製することができる。よって、高精細、
高画質な表示装置を低いコストで歩留まり良く製造することができる。
(実施の形態5)
本発明を適用して発光素子を有する表示装置を形成することができるが、該発光素子か
ら発せられる光の放射方式としては、下面放射型、上面放射型、両面放射型の3つの方式
がある。実施の形態3では、片面射出型である下面射出型の例を示したが、本実施の形態
では、両面射出型と、片面射出型である上面射出型の例を、図7及び図8を用いて説明す
る。
図7に示す表示装置は、両面射出型であり、矢印の方向に発光素子が設けられた基板側
からも、封止基板側からも光を射出する構造である。なお本実施の形態では、第1の電極
410として透明導電膜を用いることができる。透明導電膜を用いる場合、透明導電膜を
成膜し、所望の形状にエッチングすることで第1の電極410を形成する。また、透明導
電膜の代わりに光が透過する程度の膜厚(好ましくは、5nm〜30nm程度)の窒化チ
タン膜またはチタン膜を用いても良い。なお、好ましくは透明導電膜を成膜した後に、窒
化チタン膜またはチタン膜を、光が透過する程度の膜厚(好ましくは、5nm〜30nm
程度)で成膜するとよい。本実施の形態では、第1の電極410としてITSOを用いて
いる。
次に、図7に示すように、第1の電極410の端部及びTFTを覆うように絶縁膜41
1(バンク、隔壁、障壁、土手などと呼ばれる。)を形成する。絶縁膜411としては、
実施の形態2の絶縁膜111と同様のものを用いることができる。
また、信頼性をさらに向上させるために、電界発光層412を形成する前に実施の形態
2と同様に第1の電極410及び絶縁膜411に対して、高密度プラズマ装置を用いた窒
化処理又は酸化処理を行うとよい。また、絶縁膜411形成前に高密度プラズマ装置を用
いた窒化処理又は酸化処理を行ってもよい。
次に、第1の電極410上に電界発光層412を形成する。その後、電界発光層412
の上に導電膜からなる第2の電極413を設ける。第2の電極413は、陰極として機能
させるため、仕事関数の小さい材料(In、Al、Ag、Li、Ca、若しくはこれらを
含む合金MgAg、MgIn、AlLi、CaF、またはCaN)を用いればよい。図
7の表示装置では、光が透過するように、第2の電極413として膜厚を薄くした金属薄
膜(MgAg:膜厚10nm)と、透明導電性を有する材料であるITSO(膜厚100
nm)との積層膜を用いる。
図8に示す表示装置は、片面射出型であり、矢印の方向に上面射出する構造であり、図
7で示した両面射出型の表示装置において、第1の電極410の下に反射膜を設けるよう
な構造とする。すなわち、図8に示すとおり、反射性を有する金属膜551の上に、陽極
として機能する透明導電膜である第1の電極510を設ける。反射性を有する金属膜とし
ては、Ta、W、Ti、Mo、Al、Cuなどを用いればよい。特に、可視光の領域で反
射性が高い物質を用いることが好ましく、本実施の形態ではTiN膜を用いる。また、本
実施の形態では層間絶縁膜109としてシロキサンを焼成して得られる絶縁膜を用いてい
るため、良好な絶縁性、平坦性を有する層間絶縁膜109が形成され、本実施の形態の発
光素子による表示は高精細で表示ムラが少ない。
次に、図8に示すように、第1の電極510の端部及びTFTを覆うように絶縁膜51
1(バンク、隔壁、障壁、土手などと呼ばれる。)を形成する。絶縁膜511としては、
実施の形態2の絶縁膜111と同様のものを用いることができる。また、信頼性をさらに
向上させるため、電界発光層512を形成する前に実施の形態2と同様に第1の電極51
0及び絶縁膜511に対して、高密度プラズマ装置を用いた窒化処理又は酸化処理を行う
とよい。また、絶縁膜511形成前に高密度プラズマ装置を用いた窒化処理又は酸化処理
を行ってもよい。
次に、第1の電極510上に電界発光層512を形成する。その後、電界発光層512
上に導電膜からなる第2の電極513を設ける。第2の電極513は、陰極として機能さ
せるため、仕事関数の小さい材料(In、Al、Ag、Li、Ca、若しくはこれらを含
む合金MgAg、MgIn、AlLi、CaF、またはCaN)を用いればよい。本実
施の形態では、第2の電極513として、膜厚を薄くした金属薄膜(MgAg:膜厚10
nm)とITSO(膜厚110nm)の積層構造を用いて発光が透過するようにする。
(実施の形態6)
本実施の形態では、実施の形態1で作製したTFTを用いて、透過型液晶表示装置を作
製する方法について説明する。もちろん、実施の形態2で作製したTFTを用いることも
できる。
実施の形態1と同様に図2(B)に示すように第1の電極110まで形成する。本実施
の形態では、第1の電極110の材料として、実施の形態1と同様に酸化珪素を含むイン
ジウム錫酸化物(ITSO)を用いる。次に、図9に示すように、第2の層間絶縁膜10
9及び第1の電極110上に配向膜801を形成する。本実施の形態では、配向膜801
にポリイミドを用いた。次に対向基板802を用意する。対向基板802は、ガラス基板
803、透明導電膜からなる対向電極804、配向膜805とで構成される。
次に、上記工程により得たTFT基板806と対向基板802とをシール材を介して貼
り合わせる。ここで、両基板の間隔を一定に保つために、配向膜801と配向膜805と
の間にスペーサを設けても良い。その後、両基板の間に液晶807を注入し、封止材によ
って封止することで図9に示すような透過型液晶表示装置が完成する。
なお、本実施の形態においては透過型の液晶表示装置について説明したが、本発明の液
晶表示装置はこれに限定されない。第1の電極110として反射性を有する電極を用いた
り、第1の電極110の上面又は下面に反射膜を設けることで、反射型液晶表示装置に用
いることができる。また、半透過型液晶表示装置に用いてもよい。
本発明を用いることで、高密度プラズマ装置を用いて窒化されたゲート電極、高密度プ
ラズマ装置を用いて窒化又は酸化された配線、及び高密度プラズマ装置を用いて表面改質
が行われた画素電極とを有する信頼性の高い表示装置を作製することができる。
(実施の形態7)
ここでは、本発明を用いて作製する半導体装置の1つの例として、薄膜集積回路、また
は非接触型薄膜集積回路装置(無線ICタグ、RFID(無線認証、Radio Fre
quency Identification)とも呼ばれる)を作製する過程を図10
〜図14を用いて示す。
なお、無線ICタグの集積回路に用いられる半導体素子として絶縁分離されたTFTを
用いた例を以下に示すが、無線ICタグの集積回路に用いられる半導体素子はTFTに限
定されず、あらゆる素子を用いることができる。例えば、TFTの他に、記憶素子、ダイ
オード、光電変換素子、抵抗素子、コイル、容量素子、インダクタなどが代表的に挙げら
れる。
まず、図10(A)に示すように、スパッタ法を用いてガラス基板(第1の基板)17
00上に剥離層1701を形成する。剥離層1701は、スパッタ法、減圧CVD法、プ
ラズマCVD法等を用いて形成することができる。本実施の形態では、膜厚50nm程度
の非晶質シリコンを減圧CVD法で形成し、剥離層1701として用いる。なお剥離層1
701はシリコンに限定されず、エッチングにより選択的に除去できる材料(例えば、W
、Moなど)で形成すれば良い。剥離層1701の膜厚は、50〜60nmとするのが望
ましい。
次いで、剥離層1701上に、下地絶縁膜1702を形成する。下地絶縁膜1702は
第1の基板中に含まれるNaなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡
散し、TFTなどの半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。また、下
地絶縁膜1702は、後の半導体素子を剥離する工程において、半導体素子を保護する役
目も有している。下地絶縁膜1702は単層であっても複数の絶縁膜を積層したものであ
っても良い。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることが
できる酸化珪素や、窒化珪素、窒素を含む酸化珪素(SiON)、酸素を含む窒化珪素(
SiNO)などの絶縁膜を用いて形成する。
次に、下地絶縁膜1702上に半導体膜1703を形成する。半導体膜1703は、下
地絶縁膜1702を形成した後、大気に曝さずに形成することが望ましい。半導体膜17
03の膜厚は20〜200nm(望ましくは40〜170nm、好ましくは50〜150
nm)とする。
そして、半導体膜1703に対してレーザビームを照射して半導体膜1703を結晶化
する。半導体膜1703へのレーザビームの照射により、結晶性半導体膜1704が形成
される。なお、図10(A)は、レーザビームの走査途中を示す断面図である。
次いで、図10(B)に示すように、結晶構造を有する半導体膜1704をパターニン
グして、島状の半導体膜1705〜1707を形成した後、ゲート絶縁膜1708を形成
する。ゲート絶縁膜1708は、プラズマCVD法又はスパッタリング法などを用い、窒
化珪素、酸化珪素、窒素を含む酸化珪素又は酸素を含む窒化珪素を含む膜を、単層で、又
は積層させて形成することができる。
なお、ゲート絶縁膜1708を形成した後、3〜100%の水素を含む雰囲気中で、3
00〜450℃で1〜12時間の熱処理を行ない、島状の半導体膜1705〜1707を
水素化する工程を行なっても良い。また、水素化の他の手段として、プラズマ水素化(プ
ラズマにより励起された水素を用いる)を行っても良い。
次に図10(C)に示すように、ゲート電極1709〜1711を形成する。ここでは
、n型を付与する不純物がドーピングされたSiとWをスパッタ法で積層するように形成
した後、レジスト1712をマスクとしてエッチングを行なうことにより、ゲート電極1
709〜1711を形成した。勿論、ゲート電極1709〜1711の導電材料、構造、
作製方法は、これに限定されるものではなく、適宜選択することができる。例えば、n型
を付与する不純物がドーピングされたSiとNiSi(ニッケルシリサイド)との積層構
造や、TaN(窒化タンタル)とW(タングステン)の積層構造としてもよい。また、種
々の導電材料を用いて単層で形成しても良い。また、ゲート電極とアンテナとを同時に形
成する場合には、それらの機能を考慮して材料を選択すればよい。
また、レジストマスクの代わりに、SiOx等のマスクを用いてもよい。この場合、パ
ターニングしてSiOx、SiON等のマスク(ハードマスクと呼ばれる。)を形成する
工程が加わるが、エッチング時におけるマスクの膜減りがレジストよりも少ないため、所
望の幅のゲート電極1709〜1711を形成することができる。また、レジスト171
2を用いずに、液滴吐出法を用いて選択的にゲート電極1709〜1711を形成しても
良い。
レジスト1712を除去した後、ゲート電極1709〜1711に対して高密度プラズ
マ装置を用いて窒化するとよい。窒化処理を行うことにより、図10(D)に示すように
ゲート電極1709〜1711の周囲が窒化膜1761〜1766で覆われ、ゲート電極
の耐熱性が向上し、かつゲート電極の酸化を抑制することができる。
次いで、図10(D)に示すように、pチャネル型TFTとなる島状の半導体膜170
6をレジスト1713で覆い、ゲート電極1709、1711をマスクとして、島状の半
導体膜1705、1707に、n型を付与する不純物元素(代表的にはP(リン)又はA
s(砒素))を低濃度にドープする。このドーピング工程によって、ゲート絶縁膜170
8を介してドーピングがなされ、島状の半導体膜1705、1707に、一対の低濃度不
純物領域1716、1717が形成される。なお、このドーピング工程は、pチャネル型
TFTとなる島状の半導体膜1706をレジストで覆わずに行っても良い。
次いで、図10(E)に示すように、レジスト1713をアッシング等により除去した
後、nチャネル型TFTとなる島状の半導体膜1705、1707を覆うように、レジス
ト1718を新たに形成し、ゲート電極1710をマスクとして、島状の半導体膜170
6に、p型を付与する不純物元素(代表的にはB(ホウ素))を高濃度にドープする。こ
のドーピング工程によって、ゲート絶縁膜1708を介してドーピングがなされ、島状の
半導体膜1706に、一対のp型の高濃度不純物領域1720が形成される。
次いで、図11(A)に示すように、レジスト1718をアッシング等により除去した
後、ゲート絶縁膜1708及びゲート電極1709〜1711を覆うように、絶縁膜17
21を形成する。
その後、エッチバック法により、絶縁膜1721、ゲート絶縁膜1708を部分的にエ
ッチングし、図11(B)に示すように、ゲート電極1709〜1711の側壁に接する
サイドウォール1722〜1724を自己整合的(セルフアライン)に形成する。エッチ
ングガスとしては、CHFとHeの混合ガスを用いる。なお、サイドウォールを形成す
る工程は、これらに限定されるものではない。
次いで、図11(C)に示すように、pチャネル型TFTとなる島状の半導体膜170
6を覆うように、レジスト1726を新たに形成し、ゲート電極1709、1711及び
サイドウォール1722、1724をマスクとして、n型を付与する不純物元素(代表的
にはP又はAs)を高濃度にドープする。このドーピング工程によって、ゲート絶縁膜1
708を介してドーピングがなされ、島状の半導体膜1705、1707に、一対のn型
の高濃度不純物領域1727、1728が形成される。
次に、レジスト1726をアッシング等により除去した後、不純物領域の熱活性化を行
っても良い。例えば、50nmのSiON膜を成膜した後、550℃、4時間、窒素雰囲
気下において、加熱処理を行なえばよい。また、水素を含むSiNx膜を、100nmの
膜厚に形成した後、410℃、1時間、窒素雰囲気下において、加熱処理を行なうことに
より、多結晶半導体膜の欠陥を改善することができる。これは、例えば、多結晶半導体膜
中に存在するダングリングボンドを終端させるものであり、水素化処理工程などと呼ばれ
る。
上述した一連の工程により、nチャネル型TFT1730、pチャネル型TFT173
1、nチャネル型TFT1732が形成される。上記作製工程において、エッチバック法
の条件を適宜変更し、サイドウォールのサイズを調整するとよい。上記工程によって、チ
ャネル長0.2μm〜2μmのTFTを形成することができる。
さらに、この後、TFT1730〜1732を保護するためのパッシベーション膜を形
成しても良い。
次いで、図12(A)に示すように、TFT1730〜1732を覆うように、第1の
層間絶縁膜1733を形成する。
さらに、第1の層間絶縁膜1733上に、第2の層間絶縁膜1734を形成する。なお
、第1の層間絶縁膜1733又は第2の層間絶縁膜1734と、後に形成される配線を構
成する導電材料等との熱膨張率の差から生じる応力によって、第1の層間絶縁膜1733
又は第2の層間絶縁膜1734の膜剥がれや割れが生じるのを防ぐために、第1の層間絶
縁膜1733又は第2の層間絶縁膜1734中にフィラーを混入させておいても良い。
次いで、図12(A)に示すように、第1の層間絶縁膜1733、第2の層間絶縁膜1
734及びゲート絶縁膜1708にコンタクトホールを形成し、TFT1730〜173
2に接続する配線1735〜1739を形成する。なお、配線1735、1736はnチ
ャネル型TFT1730の高濃度不純物領域1727に、配線1736、1737はpチ
ャネル型TFT1731の高濃度不純物領域1720に、配線1738、1739はnチ
ャネル型TFT1732の高濃度不純物領域1728に、それぞれ接続されている。さら
に配線1739は、nチャネル型TFT1732のゲート電極1711にも接続されてい
る。nチャネル型TFT1732は、乱数ROMのメモリ素子として用いることができる
。なお、ここで配線1735〜1739に対して実施の形態1と同様に高密度プラズマ装
置を用いた窒化処理または酸化処理を行うとよい。
次いで、図12(B)に示すように、配線1735〜1739を覆うように、第2の層
間絶縁膜1734上に第3の層間絶縁膜1741を形成する。第3の層間絶縁膜1741
は、配線1735が一部露出する様な位置に開口部を有するように形成する。なお、第3
の層間絶縁膜1741は、第1の層間絶縁膜1733と同様の材料を用いて形成すること
が可能である。
次に、第3の層間絶縁膜1741上にアンテナ1742を形成する。アンテナ1742
は、Ag、Au、Cu、Pd、Cr、Mo、Ti、Ta、W、Al、Fe、Co、Zn、
Sn、Niなどの金属、金属化合物を1つまたは複数有する導電材料を用いることができ
る。そしてアンテナ1742は、配線1735と接続されている。なお、図12(B)で
は、アンテナ1742が配線1735と直接接続されているが、本発明の無線ICタグは
この構成に限定されない。例えば別途形成した配線を用いて、アンテナ1742と配線1
735とを電気的に接続するようにしても良い。
アンテナ1742は印刷法、フォトリソグラフィ法、蒸着法または液滴吐出法などを用
いて形成することができる。図12(B)では、アンテナ1742が単層の導電膜で形成
されているが、複数の導電膜が積層されたアンテナ1742を形成することも可能である
。例えば、Niなどで形成した配線に、Cuを無電解めっきでコーティングして、アンテ
ナ1742を形成しても良い。
なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出して所定のパターンを形
成する方法を意味し、インクジェット法などがその範疇に含まれる。また印刷法にはスク
リーン印刷法、オフセット印刷法などが含まれる。印刷法、液滴吐出法を用いることで、
露光用のマスクを用いずとも、アンテナ1742を形成することが可能になる。また、液
滴吐出法、印刷法だと、フォトリソグラフィ法と異なり、エッチングにより除去されてし
まうような材料の無駄がない。また高価な露光用のマスクを用いなくとも良いので、無線
ICタグの作製に費やされるコストを抑えることができる。
液滴吐出法または各種印刷法を用いる場合、例えば、CuをAgでコートした導電粒子な
ども用いることが可能である。なお液滴吐出法を用いてアンテナ1742を形成する場合
、アンテナ1742の密着性が高まるような処理を、第3の層間絶縁膜1741の表面に
施すことが望ましい。
密着性を高めることができる方法として、具体的には、例えば触媒作用により導電膜ま
たは絶縁膜の密着性を高めることができる金属または金属化合物を第3の層間絶縁膜17
41の表面に付着させる方法、形成される導電膜または絶縁膜との密着性が高い有機系の
絶縁膜、金属、金属化合物を第3の層間絶縁膜1741の表面に付着させる方法、第3の
層間絶縁膜1741の表面に大気圧下または減圧下において高密度プラズマ処理を施し、
表面改質を行なう方法などが挙げられる。高密度プラズマ装置を用いることで、表面に対
してプラズマダメージの少ない改質処理を行うことができる。
第3の層間絶縁膜1741に付着させる金属または金属化合物が導電性を有する場合、
アンテナの正常な動作が妨げられないように、そのシート抵抗を制御する。具体的には、
導電性を有する金属または金属化合物の平均の厚さを、例えば1〜10nmとなるように
制御したり、これらの金属または金属化合物を酸化により部分的に、または全体的に絶縁
化したりすれば良い。或いは、密着性を高めたい領域以外は、付着した金属または金属化
合物をエッチングにより選択的に除去しても良い。また金属または金属化合物を、予め基
板の全面に付着させるのではなく、液滴吐出法、印刷法、ゾル−ゲル法などを用いて特定
の領域にのみ選択的に付着させても良い。なお金属または金属化合物は、第3の層間絶縁
膜1741の表面において完全に連続した膜状である必要はなく、ある程度分散した状態
であっても良い。
そして、図13(A)に示すように、アンテナ1742を形成した後、アンテナ174
2を覆うように、第3の層間絶縁膜1741上に保護層1745を形成する。保護層17
45は、後に剥離層1701をエッチングにより除去する際に、アンテナ1742を保護
することができる材料を用いる。例えば、水またはアルコール類に可溶なエポキシ系、ア
クリレート系、シリコン系の樹脂を全面に塗布することで保護層1745を形成すること
ができる。
次いで、図13(B)に示すように、無線ICタグを個別に分離するために溝1746
を形成する。溝1746は、剥離層1701が露出する程度であれば良い。溝1746の
形成は、ダイシング、スクライビングなどを用いることができる。なお、第1の基板17
00上に形成されている無線ICタグを分離する必要がない場合、必ずしも溝1746を
形成する必要はない。
次いで、図13(C)に示すように、剥離層1701をエッチングにより除去する。こ
こでは、エッチングガスとしてフッ化ハロゲンを用い、このガスを溝1746から導入す
る。例えばClF(三フッ化塩素)を用い、温度を350℃とし、流量を300scc
mとし、気圧を798パスカル(798Pa)とし、処理時間を3時間とした条件で行う
。また、ClFガスに窒素を混ぜたガスを用いても良い。ClF等のフッ化ハロゲン
を用いることで、剥離層1701が選択的にエッチングされ、第1の基板1700をTF
T1730〜1732から剥離することができる。なおフッ化ハロゲンは、気体であって
も液体であってもどちらでも良い。
次に図14(A)に示すように、剥離されたTFT1730〜1732及びアンテナ1
742を、接着剤1750を用いて第2の基板1751に貼り合わせる。接着剤1750
は、第2の基板1751と下地絶縁膜1702とを貼り合わせることができる材料を用い
る。接着剤1750は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤
等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。
なお、第2の基板1751として、フレキシブルな紙またはプラスチックなどの有機材
料を用いることができる。
次いで、図14(B)に示すように、保護層1745を除去した後、アンテナ1742
を覆うように接着剤1752を第3の層間絶縁膜1741上に塗布し、カバー材1753
を貼り合わせる。カバー材1753は第2の基板1751と同様に、フレキシブルな紙ま
たはプラスチックなどの有機材料を用いることができる。接着剤1752の厚さは、例え
ば10〜200μmとすれば良い。
また接着剤1752は、カバー材1753と第3の層間絶縁膜1741及びアンテナ1
742とを貼り合わせることができる材料を用いる。接着剤1752は、例えば反応硬化
型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤など
の各種硬化型接着剤を用いることができる。
上述した各工程を経て、無線ICタグが完成する。上記作製方法によって、トータルの
膜厚が0.3μm以上3μm以下、代表的には2μm程度の飛躍的に薄い集積回路を第2
の基板1751とカバー材1753との間に形成することができる。
なお、集積回路の厚さは、半導体素子自体の厚さのみならず、接着剤1750と接着剤
1752との間に形成された各種絶縁膜及び層間絶縁膜の厚さを含めるものとする。また
、無線ICタグが有する集積回路の占める面積を、5mm四方(25mm)以下、より
望ましくは0.3mm四方(0.09mm)〜4mm四方(16mm)程度とするこ
とができる。
なお、本実施の形態では、耐熱性の高い第1の基板1700と集積回路の間に剥離層を
設け、エッチングにより剥離層を除去することで基板と集積回路とを剥離する方法につい
て示したが、本発明の無線ICタグの作製方法は、この構成に限定されない。例えば、耐
熱性の高い基板と集積回路の間に金属酸化膜を設け、この金属酸化膜を結晶化により脆弱
化して集積回路を剥離しても良い。或いは、耐熱性の高い基板と集積回路の間に、水素を
含む非晶質半導体膜を用いた剥離層を設け、レーザビームの照射によりこの剥離層を除去
することで基板と集積回路とを剥離しても良い。あるいは、集積回路が形成された耐熱性
の高い基板を機械的に削除または溶液やガスによるエッチングで除去することで集積回路
を基板から切り離しても良い。
なお、本実施の形態では、アンテナを集積回路と同じ基板上に形成している例について
説明したが、本発明はこの構成に限定されない。別の基板上に形成したアンテナと集積回
路とを、後に貼り合わせることで、電気的に接続するようにしても良い。
なお、一般的にRFID(無線認証、Radio Frequency Identi
fication)で用いられている電波の周波数は、13.56MHz、2.45GH
zが多く、これらの周波数の電波を検波できるように無線ICタグを形成することが、汎
用性を高める上で非常に重要である。
本実施の形態の無線ICタグでは、半導体基板を用いて形成されたRFIDよりも電波
が遮蔽されにくく、電波の遮蔽により信号が減衰するのを防ぐことができるというメリッ
トを有している。よって、半導体基板を用いずに済むので、無線ICタグのコストを大幅
に低くすることができる。
なお、本実施の形態では、集積回路を剥離して、可撓性を有する基板に貼り合わせる例
について説明したが、本発明はこの構成に限定されない。例えば、集積回路の作製工程に
おける熱処理に耐えうるような耐熱温度を有している可撓性を有する基板(例えばプラス
チック基板など)を用いる場合、必ずしも集積回路を剥離する必要はない。
本発明を用いることで、高密度プラズマ装置を用いて窒化されたゲート電極、及び高密
度プラズマ装置を用いて窒化又は酸化された配線とを有する信頼性の高い薄膜集積回路、
または非接触型薄膜集積回路装置を作製することができる。
また、本実施の形態は、他の実施の形態と自由に組み合わせることができる。
(実施の形態8)
上記実施の形態では、非晶質半導体膜、導電膜、絶縁膜等を適宜積層して形成する際に
高密度プラズマ処理を行う例を示した。本実施の形態では、上記実施の形態に示した工程
を大気に曝さず連続成膜する場合の工程例を図面を用いて説明する。
複数のチャンバーを備えた装置の一例を図16に示す。なお、図16は、本実施の形態
で用いる装置の一構成例を上面からみた図である。
図16に示す装置は、第1のチャンバー1111、第2のチャンバー1112、第3の
チャンバー1113、第4のチャンバー1114、ロードロック室1110、1115、
共通室1120を有しており、それぞれのチャンバーは気密性を有している。各チャンバ
ーには、真空排気ポンプ、ガスの導入系が備えられている。
ロードロック室1110、1115は、試料(処理基板)をシステムに搬入するための
部屋である。また、第1〜第4のチャンバーは、基板に導電膜、絶縁膜または半導体膜の
成膜や、エッチングやプラズマ処理等を行うための部屋である。共通室1120は、それ
ぞれのロードロック室1110、1115および第1〜第4のチャンバーに対して共通に
配置された試料の共通室1120である。また、共通室1120とロードロック室111
0、1115、第1〜第4のチャンバー1111〜1114との間にはゲート弁1122
〜1127が設けられている。なお、共通室1120には、ロボットアーム1121が設
けてあり、ロボットアーム1121によって、処理基板が各部屋へ運ばれる。
以下に、具体例として、実施の形態1に示したTFTの作製工程の一部を示す。結晶性
半導体膜を有する基板に対して、第1のチャンバー1111においてゲート電極を形成し
、第2のチャンバー1112においてゲート電極上のレジストを除去し、第3のチャンバ
ー1113においてゲート電極表面に高密度プラズマ処理を行い、第4のチャンバー11
14においてゲート電極上に絶縁膜を形成する例を示す。本実施の形態において、第3の
チャンバー1113には図15に示した高密度プラズマ処理装置が設置されている。
まず、基板は多数枚が収納されたカセット1128ごとロードロック室1110に搬入
される。カセット1128の搬入後、ロードロック室1110の搬入扉を閉鎖する。この
状態において、ゲート弁1122を開けてカセット1128から処理基板を取り出し、ロ
ボットアーム1121によって共通室1120に配置させる。この際、共通室1120に
おいて基板の位置合わせが行われる。
次に、ゲート弁1122を閉鎖し、ついでゲート弁1124を開ける。そして、第1の
チャンバー1111へ基板を移送する。なお、基板上には半導体膜、ゲート絶縁膜等が形
成され、該ゲート絶縁膜上に形成された導電膜上に感光性材料からなるレジストパターン
が形成されている。本実施の形態では、導電膜としてモリブデン(Mo)を用いる。第1
のチャンバー1111内で、ゲート絶縁膜上に形成された導電膜をエッチングすることで
、ゲート電極を形成する。
次に、基板はロボットアーム1121によって共通室1120に引き出され、第2のチ
ャンバー1112に移送される。第2のチャンバー1112内で、アッシング等によりゲ
ート電極上に残っているレジストを除去する。
次に、基板はロボットアーム1121によって共通室1120に引き出され、第3のチ
ャンバー1113に移送される。第3のチャンバー1113内で、高密度プラズマ装置を
用いてゲート電極表面を窒化し、ゲート電極表面に窒化モリブデン膜を形成する。
次に、基板はロボットアーム1121によって共通室1120に引き出され、第4のチ
ャンバー1114に移送される。第4のチャンバー1114内で、窒化されたゲート電極
上に、CVD法などを用いて絶縁膜を形成する。
以上のように、ゲート電極上に絶縁膜を形成した後、基板はロボットアーム1121に
よってロードロック室1115に移送されカセット1129に収納される。その後、絶縁
膜及びゲート絶縁膜にコンタクトホールを形成して、絶縁膜上に配線等を形成することに
より実施の形態1で示した半導体装置を作製することができる。
なお、図16に示したのはあくまで一例であり、例えば、チャンバーの数を増やしてさ
らに多層の絶縁膜を形成してもよいし、絶縁膜等を高密度プラズマ装置を用いて形成して
もよい。また、ゲート電極やゲート絶縁膜など本実施の形態で示した工程以外の部分を本
装置を用いて作製してもよい。つまり、上記実施の形態1〜7で示した工程は、本実施の
形態の工程と自由に組み合わせて用いることができる。また、図16において第1〜第4
のチャンバー1111〜1114はシングル型のチャンバーを用いた例を示したが、バッ
チ型のチャンバーを用いて多数枚を一度に処理する構成としてもよい。
本実施の形態で示した装置を用いることによって、大気に一度も曝されることなくゲー
ト絶縁膜、ゲート電極、ゲート窒化膜等を連続して形成することができる。そのため、汚
染物の混入の防止や生産効率の向上を実現することができる。
(実施の形態9)
本発明により作製した半導体装置を用いて様々な電子機器を完成させることができる。
例えば、デジタルビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウ
ントディスプレイ)、ナビゲーションシステム、音響再生装置(オーディオ)、テレビ(
ディスプレイ)、携帯端末機などを挙げることができる。製作した半導体装置の製品品質
は良好な状態であり、その製品品質のばらつきをなくすことが可能になる。その結果、最
終製品としての電子機器を良好な品質で作製することが可能になる。その具体例を図を用
いて説明する。
図17(A)は表示装置であり、筐体2201、支持台2202、表示部2203、ス
ピーカー部2204、ビデオ入力端子2205などを含む。この表示装置は、他の実施の
形態で示した作製方法により形成した薄膜トランジスタをその表示部2203に用いるこ
とにより作製される。本発明の薄膜トランジスタは信頼性が高いため、本発明の薄膜トラ
ンジスタを用いることで品質良好で、かつ品質のばらつきの少ない表示装置を作製するこ
とができる。なお、表示装置には液晶表示装置、発光装置などがあり、具体的にはコンピ
ュータ用、テレビ受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
図17(B)はコンピュータであり、筐体2211、表示部2212、キーボード22
13、外部接続ポート2214、ポインティングマウス2215などを含む。本発明の薄
膜トランジスタは信頼性が高いため、本発明の薄膜トランジスタを用いることで、品質良
好で、かつ品質のばらつきの少ない表示部2212やその他の回路を作製することができ
る。さらに、本発明は本体内部のCPU、メモリなどの半導体装置にも適用が可能である
また、図17(C)は携帯電話であり、携帯端末の1つの代表例である。この携帯電話
は筐体2221、表示部2222、操作キー2223などを含む。上記の携帯電話を初め
として、PDA(Personal Digital Assistants、情報携帯
端末)、デジタルカメラ、小型ゲーム機などの電子機器に、本発明の薄膜トランジスタを
用いることが出来る。本発明の薄膜トランジスタは信頼性が高いため、本発明の薄膜トラ
ンジスタを用いることで、品質良好で、かつ品質のばらつきの少ない表示部2222やC
PU、メモリなどの機能回路などを作製することができる。
また、図17(D)、(E)はデジタルカメラである。なお、図17(E)は、図17
(D)の裏側を示す図である。このデジタルカメラは、筐体2231、表示部2232、
レンズ2233、操作キー2234、シャッター2235などを有する。本発明の薄膜ト
ランジスタは信頼性が高いため、本発明の薄膜トランジスタを用いることで、品質良好で
、かつ品質のばらつきの少ない表示部2232や、表示部2232を制御するドライバ部
、およびその他の回路を作製することができる。
図17(F)はデジタルビデオカメラである。このデジタルビデオカメラは、本体22
41、表示部2242、筐体2243、外部接続ポート2244、リモコン受信部224
5、受像部2246、バッテリー2247、音声入力部2248、操作キー2249、接
眼部2250などを有する。本発明の薄膜トランジスタは信頼性が高いため、本発明の薄
膜トランジスタを用いることで、品質良好で、かつ品質のばらつきの少ない表示部224
2や、この表示部2242を制御するドライバ部およびその他の回路を作製することがで
きる。
また、本発明の高密度プラズマ装置を用いて作製した薄膜トランジスタを薄膜集積回路
、または非接触型薄膜集積回路装置(無線ICタグ、RFID(無線認証、Radio
Frequency Identification)とも呼ばれる)として用いること
もできる。他の実施の形態で示した作製方法を用いることにより、薄膜集積回路および非
接触型薄膜集積回路は、メモリを有するタグとしての利用可能である。
図18(A)は、パスポート2301に無線ICタグ2302を貼り付けている状態を
示している。また、パスポート2301に無線ICタグ2302を埋め込んでもよい。同
様にして、運転免許証、クレジットカード、紙幣、硬貨、証券、商品券、チケット、トラ
ベラーズチェック(T/C)、健康保険証、住民票、戸籍謄本など、様々な物品に無線I
Cタグを貼り付けたり埋め込むことができる。この場合、本物であることを示す情報のみ
を無線ICタグのメモリなどに入力しておき、不正に情報を読み取ったり書き込んだりで
きないようにアクセス権を設定する。このようにタグとして利用することによって、偽造
されたものと区別することが可能になる。
図18(B)は、無線ICタグ2311を野菜の野菜の包装に貼り付けるラベルに埋め
込んだ例を示している。また、包装そのものに無線ICタグを貼り付けたり埋め込んだり
しても構わない。もちろん、野菜に限らず様々な物品の包装体に対して利用することがで
きる。無線ICタグ2311には、生産地、生産者、製造年月日、加工方法などの生産段
階のプロセスや、商品の流通プロセス、価格、数量、用途、形状、重量、賞味期限、各種
認証情報などを記録することが可能になる。無線ICタグ2311からの情報は、無線式
のリーダ2312のアンテナ部2313で受信して読み取り、リーダ2312の表示部2
314に表示することによって、卸売業者、小売業者、消費者が把握することが容易にな
る。また、生産者、取引業者、消費者のそれぞれに対してアクセス権を設定することによ
って、アクセス権を有しない場合は読み込み、書き込み、書き換え、消去ができない仕組
みになっている。
また、無線ICタグは以下のように用いることができる。会計の際に無線ICタグに会
計を済ませたことを記入し、出口にチェック手段を設け、会計済みであることを無線IC
タグに書き込まれているかをチェックする。会計を済ませていないで店を出ようとすると
、警報が鳴る。この方法によって、会計のし忘れや万引きを予防することができる。
さらに、顧客のプライバシー保護を考慮すると、以下に記す方法にすることも可能であ
る。レジで会計をする段階で、(1)無線ICタグに入力されているデータを暗証番号な
どでロックする、(2)無線ICタグに入力されているデータそのものを暗号化する、(
3)無線ICタグに入力されているデータを消去する、(4)無線ICタグに入力されて
いるデータを破壊する、のいずれかを行う。そして、出口にチェック手段を設け、(1)
〜(4)のいずれかの処理が行われたか、または無線ICタグのデータに何も処理が行わ
れていない状態であるかをチェックすることによって、会計の有無をチェックする。この
ようにすると、店内では会計の有無を確認することが可能であり、店外では所有者の意志
に反して無線ICタグの情報を読み取られることを防止することができる。
なお、(4)の無線ICタグに入力されているデータを破壊する方法をいくつか挙げる
ことができる。例えば、(a)無線ICタグが有する電子データの少なくとも一部に「0
(オフ)」若しくは「1(オン)」、または「0」と「1」の両方を書き込んでデータの
みを破壊する方法や、(b)無線ICタグに電流を過剰に流し、無線ICタグが有する半
導体素子の配線の一部を物理的に破壊する方法などを用いることができる。
以上に挙げた無線タグは、従来用いているバーコードより製造コストが高いため、コス
ト低減を図る必要がある。本発明を用いることによって、品質が良好でばらつきのない半
導体素子をスループット良く形成することができるため、コストの低減に有効である。さ
らに、どの無線タグも品質が高く、性能のばらつきがないように製作することができる。
以上のように、本発明により作製された半導体装置の適用範囲は極めて広く、本発明に
より作製された半導体装置をあらゆる分野の電子機器に用いることができる。
101 絶縁基板
102 下地膜
103 半導体膜
104 結晶性半導体膜
105 ゲート絶縁膜
106 ゲート電極
107 第1の層間絶縁膜
108 配線
109 第2の層間絶縁膜
110 第1の電極
111 絶縁膜
112 電界発光層
113 第2の電極
114 ゴミ
115 窒化モリブデン膜
116 点線領域
117 窒化膜

Claims (8)

  1. 半導体膜と、
    前記半導体膜上の、ゲート電極と、
    前記ゲート電極上の、第1の絶縁膜と、
    前記第1の絶縁膜上の、ソース電極及びドレイン電極と、
    前記ソース電極、及び前記ドレイン電極上の、第2の絶縁膜と、
    前記第2の絶縁膜上の、透明導電膜と、
    前記透明導電膜の端部を覆う、第3の絶縁膜と、を有し、
    前記第1の絶縁膜は、第1のコンタクトホール及び第2のコンタクトホールを有し、
    前記ソース電極は、前記第1のコンタクトホールを介して、前記半導体層のソース領域と電気的に接続され、
    前記ドレイン電極は、前記第2のコンタクトホールを介して、前記半導体層のドレイン領域と電気的に接続され、
    前記透明導電膜は、前記ソース電極又は前記ドレイン電極の一方と電気的に接続された半導体装置の作製方法であって、
    前記半導体膜上に、前記ゲート電極を形成し、
    前記ゲート電極の少なくとも表面を、高密度プラズマにより窒化して窒化膜を形成し、
    前記第2の絶縁膜上に、前記透明導電膜を形成し、
    前記透明導電膜の少なくとも表面を、高密度プラズマにより窒化して窒化膜を形成し
    前記透明導電膜を前記高密度プラズマにより窒化した後、前記透明導電膜上を洗浄し、
    前記透明導電膜の端部を覆う、前記第3の絶縁膜を形成することを特徴とする半導体装置の作製方法。
  2. 半導体膜と、
    前記半導体膜上の、ゲート電極と、
    前記ゲート電極上の、第1の絶縁膜と、
    前記第1の絶縁膜上の、ソース電極及びドレイン電極と、
    前記ソース電極、及び前記ドレイン電極上の、第2の絶縁膜と、
    前記第2の絶縁膜上の、透明導電膜と、
    前記透明導電膜の端部を覆う、第3の絶縁膜と、を有し、
    前記第1の絶縁膜は、第1のコンタクトホール及び第2のコンタクトホールを有し、
    前記ソース電極は、前記第1のコンタクトホールを介して、前記半導体層のソース領域と電気的に接続され、
    前記ドレイン電極は、前記第2のコンタクトホールを介して、前記半導体層のドレイン領域と電気的に接続され、
    前記透明導電膜は、前記ソース電極又は前記ドレイン電極の一方と電気的に接続された半導体装置の作製方法であって、
    前記半導体膜上に、前記ゲート電極を形成し、
    前記ゲート電極の少なくとも表面を、高密度プラズマにより窒化して、窒化膜を形成し、
    前記第2の絶縁膜上に、前記透明導電膜を形成した後、前記透明導電膜上を洗浄し、
    前記透明導電膜の端部を覆う、前記第3の絶縁膜を形成することを特徴とする半導体装置の作製方法。
  3. 請求項1又は請求項2において、
    前記洗浄には、ブラシ洗浄、バブルジェット法による洗浄、メガソニック法による洗浄、又はドライアイスの粉を吹き付ける方法による洗浄が用いられることを特徴とする半導体装置の作製方法。
  4. 半導体膜と、
    前記半導体膜上の、ゲート電極と、
    前記ゲート電極上の、第1の絶縁膜と、
    前記第1の絶縁膜上の、ソース電極及びドレイン電極と、
    前記ソース電極、及び前記ドレイン電極上の、第2の絶縁膜と、
    前記第2の絶縁膜上の、透明導電膜と、
    前記透明導電膜の端部を覆う、第3の絶縁膜と、を有し、
    前記第1の絶縁膜は、第1のコンタクトホール及び第2のコンタクトホールを有し、
    前記ソース電極は、前記第1のコンタクトホールを介して、前記半導体層のソース領域と電気的に接続され、
    前記ドレイン電極は、前記第2のコンタクトホールを介して、前記半導体層のドレイン領域と電気的に接続され、
    前記透明導電膜は、前記ソース電極又は前記ドレイン電極の一方と電気的に接続された半導体装置の作製方法であって、
    前記第2の絶縁膜上に、前記透明導電膜を形成し、
    前記透明導電膜の少なくとも表面を、高密度プラズマにより窒化して、窒化膜を形成し、
    前記透明導電膜の端部を覆う、前記第3の絶縁膜を形成することを特徴とする半導体装置の作製方法。
  5. 請求項1乃至請求項4のいずれか一において、
    前記第1のコンタクトホールを形成して、前記半導体膜の第1の領域を露出し、かつ前記第2のコンタクトホールを形成して、前記半島体膜の第2の領域を露出し、
    前記第1のコンタクトホール、及び前記第2のコンタクトホールを、高密度プラズマ処理により窒化して、前記第1のコンタクトホールの側面、前記半導体膜の第1の領域の表面、前記第2のコンタクトホールの側面、及び前記半導体膜の第2の領域の表面を窒化し、
    前記ソース電極、及び前記ドレイン電極を形成する前に、前記窒化された半導体膜の第1の領域の表面、及び前記窒化された半導体膜の第2の領域の表面を除去することを特徴とする半導体装置の作製方法。
  6. 半導体膜と、
    前記半導体膜上の、ゲート電極と、
    前記ゲート電極上の、第1の絶縁膜と、
    前記第1の絶縁膜上の、ソース電極及びドレイン電極と、
    前記ソース電極、及び前記ドレイン電極上の、第2の絶縁膜と、
    前記第2の絶縁膜上の、透明導電膜と、
    前記透明導電膜の端部を覆う、第3の絶縁膜と、を有し、
    前記第1の絶縁膜は、第1のコンタクトホール及び第2のコンタクトホールを有し、
    前記ソース電極は、前記第1のコンタクトホールを介して、前記半導体層のソース領域と電気的に接続され、
    前記ドレイン電極は、前記第2のコンタクトホールを介して、前記半導体層のドレイン領域と電気的に接続され、
    前記透明導電膜は、前記ソース電極又は前記ドレイン電極の一方と電気的に接続された半導体装置であって、
    前記ゲート電極の表面は、窒化膜を有し、
    前記透明導電膜の表面は、窒化膜を有することを特徴とする半導体装置。
  7. 半導体膜と、
    前記半導体膜上の、ゲート電極と、
    前記ゲート電極上の、第1の絶縁膜と、
    前記第1の絶縁膜上の、ソース電極及びドレイン電極と、
    前記ソース電極、及び前記ドレイン電極上の、第2の絶縁膜と、
    前記第2の絶縁膜上の、透明導電膜と、
    前記透明導電膜の端部を覆う、第3の絶縁膜と、を有し、
    前記第1の絶縁膜は、第1のコンタクトホール及び第2のコンタクトホールを有し、
    前記ソース電極は、前記第1のコンタクトホールを介して、前記半導体層のソース領域と電気的に接続され、
    前記ドレイン電極は、前記第2のコンタクトホールを介して、前記半導体層のドレイン領域と電気的に接続され、
    前記透明導電膜は、前記ソース電極又は前記ドレイン電極の一方と電気的に接続された半導体装置であって、
    前記透明導電膜の表面は、窒化膜を有することを特徴とする半導体装置。
  8. 半導体膜と、
    前記半導体膜上の、ゲート電極と、
    前記ゲート電極上の、第1の絶縁膜と、
    前記第1の絶縁膜上の、ソース電極及びドレイン電極と、
    前記ソース電極、及び前記ドレイン電極上の、第2の絶縁膜と、
    前記第2の絶縁膜上の、透明導電膜と、
    前記透明導電膜の端部を覆う、第3の絶縁膜と、を有し、
    前記第1の絶縁膜は、第1のコンタクトホール及び第2のコンタクトホールを有し、
    前記ソース電極は、前記第1のコンタクトホールを介して、前記半導体層のソース領域と電気的に接続され、
    前記ドレイン電極は、前記第2のコンタクトホールを介して、前記半導体層のドレイン領域と電気的に接続され、
    前記透明導電膜は、前記ソース電極又は前記ドレイン電極の一方と電気的に接続された半導体装置であって、
    前記ゲート電極の表面は、窒化膜を有することを特徴とする半導体装置。
JP2013154804A 2005-04-28 2013-07-25 半導体装置の作製方法、及び半導体装置 Active JP5690885B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013154804A JP5690885B2 (ja) 2005-04-28 2013-07-25 半導体装置の作製方法、及び半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005133688 2005-04-28
JP2005133688 2005-04-28
JP2013154804A JP5690885B2 (ja) 2005-04-28 2013-07-25 半導体装置の作製方法、及び半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006104784A Division JP5386058B2 (ja) 2005-04-28 2006-04-06 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2013236101A JP2013236101A (ja) 2013-11-21
JP5690885B2 true JP5690885B2 (ja) 2015-03-25

Family

ID=37195445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013154804A Active JP5690885B2 (ja) 2005-04-28 2013-07-25 半導体装置の作製方法、及び半導体装置

Country Status (3)

Country Link
US (1) US7785947B2 (ja)
JP (1) JP5690885B2 (ja)
CN (1) CN1855399B (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060270066A1 (en) * 2005-04-25 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
TWI408734B (zh) * 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US7410839B2 (en) * 2005-04-28 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
US7364954B2 (en) * 2005-04-28 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8318554B2 (en) * 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
US7838347B2 (en) * 2005-08-12 2010-11-23 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
US8895388B2 (en) * 2006-07-21 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device and a non-volatile semiconductor storage device including the formation of an insulating layer using a plasma treatment
US8420456B2 (en) * 2007-06-12 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing for thin film transistor
TWI500160B (zh) 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US8981620B2 (en) 2009-06-10 2015-03-17 Nikon Corporation Driving mechanism, lens barrel, and camera
KR101669470B1 (ko) * 2009-10-14 2016-10-26 삼성전자주식회사 금속 실리사이드층을 포함하는 반도체 소자
KR101716471B1 (ko) * 2010-06-07 2017-03-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP5966250B2 (ja) * 2011-03-16 2016-08-10 富士電機株式会社 基板支持治具
CN102417156B (zh) * 2011-11-15 2015-02-04 苏州含光微纳科技有限公司 一种刻蚀金属钼材料的方法
CN104022063B (zh) * 2013-03-01 2017-09-29 中芯国际集成电路制造(上海)有限公司 浅槽的形成方法
EP2911195B1 (en) 2014-02-24 2020-05-27 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US10186528B2 (en) * 2014-02-24 2019-01-22 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
EP2911200B1 (en) 2014-02-24 2020-06-03 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US9214508B2 (en) 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10325937B2 (en) 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10985196B2 (en) 2014-02-24 2021-04-20 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10903246B2 (en) * 2014-02-24 2021-01-26 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
EP2911199B1 (en) 2014-02-24 2020-05-06 LG Display Co., Ltd. Thin film transistor substrate and display using the same
CN103985637B (zh) 2014-04-30 2017-02-01 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及其制作方法和显示装置
CN104409346A (zh) 2014-10-17 2015-03-11 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示装置
CN104916546B (zh) * 2015-05-12 2018-03-09 京东方科技集团股份有限公司 阵列基板的制作方法及阵列基板和显示装置
KR102494732B1 (ko) 2015-10-16 2023-02-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN106783910A (zh) * 2015-11-23 2017-05-31 上海和辉光电有限公司 柔性oled显示面板阳极制备方法及显示面板制备方法
CN106057822A (zh) * 2016-07-29 2016-10-26 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN110313057A (zh) * 2017-02-28 2019-10-08 夏普株式会社 有源矩阵基板的制造方法和有机el显示装置的制造方法
CN110383434B (zh) * 2017-03-07 2023-05-02 夏普株式会社 有源矩阵基板的制造方法、有机el显示装置的制造方法以及有源矩阵基板
TWI785043B (zh) * 2017-09-12 2022-12-01 日商松下知識產權經營股份有限公司 電容元件、影像感測器、電容元件之製造方法及影像感測器之製造方法
CN115478264B (zh) * 2022-10-28 2023-05-26 中国电子科技集团公司第二十九研究所 一种辐射面与匹配电阻一体化的曲面天线制造方法

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727044A (en) 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
EP0608503B1 (en) 1989-02-14 1997-05-28 Seiko Epson Corporation A semiconductor device and its manufacturing method
JPH05150259A (ja) * 1991-11-27 1993-06-18 Fujitsu Ltd 液晶表示装置及びその製造方法
US5485019A (en) 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH0613615A (ja) 1992-04-10 1994-01-21 Fujitsu Ltd 半導体装置の製造方法
JPH0730125A (ja) * 1993-07-07 1995-01-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3579492B2 (ja) 1995-03-16 2004-10-20 株式会社半導体エネルギー研究所 表示装置の作製方法
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US5956581A (en) 1995-04-20 1999-09-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US5962923A (en) * 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
DE69534919T2 (de) * 1995-10-30 2007-01-25 Stmicroelectronics S.R.L., Agrate Brianza Leistungsvorrichtung in MOS-Technologie mit einer einzigen kritischen Größe
JP3526376B2 (ja) * 1996-08-21 2004-05-10 株式会社東芝 半導体装置及びその製造方法
JP3809681B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US6357385B1 (en) * 1997-01-29 2002-03-19 Tadahiro Ohmi Plasma device
KR100269520B1 (ko) * 1997-07-29 2000-10-16 구본준 박막트랜지스터, 액정표시장치와 그 제조방법
US6225156B1 (en) * 1998-04-17 2001-05-01 Symetrix Corporation Ferroelectric integrated circuit having low sensitivity to hydrogen exposure and method for fabricating same
EP0984492A3 (en) 1998-08-31 2000-05-17 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising organic resin and process for producing semiconductor device
JP2000174277A (ja) 1998-12-01 2000-06-23 Hitachi Ltd 薄膜トランジスタおよびその製造方法
US6306694B1 (en) * 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
EP1049167A3 (en) 1999-04-30 2007-10-24 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6426245B1 (en) 1999-07-09 2002-07-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US6368988B1 (en) * 1999-07-16 2002-04-09 Micron Technology, Inc. Combined gate cap or digit line and spacer deposition using HDP
JP3911971B2 (ja) * 1999-09-08 2007-05-09 松下電器産業株式会社 シリコン薄膜、薄膜トランジスタおよびシリコン薄膜の製造方法
JP4562835B2 (ja) 1999-11-05 2010-10-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100317731B1 (ko) 1999-11-25 2001-12-24 김덕중 고밀도 플라즈마 이온질화 방법 및 그 장치
JP2001155899A (ja) 1999-11-25 2001-06-08 Tadahiro Omi プラズマプロセス装置およびプラズマ装置を用いたプロセス
TW520453B (en) 1999-12-27 2003-02-11 Seiko Epson Corp A method to fabricate thin insulating films
US6319766B1 (en) * 2000-02-22 2001-11-20 Applied Materials, Inc. Method of tantalum nitride deposition by tantalum oxide densification
US6297103B1 (en) 2000-02-28 2001-10-02 Micron Technology, Inc. Structure and method for dual gate oxide thicknesses
KR100833406B1 (ko) 2000-03-13 2008-05-28 다다히로 오미 플래시 메모리 소자 및 그 제조 방법, 유전체막의 형성 방법
TW480576B (en) 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
JP4713752B2 (ja) 2000-12-28 2011-06-29 財団法人国際科学振興財団 半導体装置およびその製造方法
JP3406302B2 (ja) 2001-01-16 2003-05-12 株式会社半導体先端テクノロジーズ 微細パターンの形成方法、半導体装置の製造方法および半導体装置
KR100383325B1 (ko) * 2001-01-19 2003-05-12 삼성전자주식회사 셀프-얼라인 콘택을 형성하기 위한 반도체 장치의 배선 및그 형성방법
JP4223218B2 (ja) * 2001-02-19 2009-02-12 株式会社半導体エネルギー研究所 発光装置
JP5010781B2 (ja) 2001-03-28 2012-08-29 忠弘 大見 プラズマ処理装置
KR100485235B1 (ko) 2001-06-20 2005-04-27 동경 엘렉트론 주식회사 마이크로파 플라즈마 처리 장치, 플라즈마 처리 방법 및마이크로파 방사 부재
AU2003221059A1 (en) * 2002-03-29 2003-10-27 Tokyo Electron Limited Method for producing material of electronic device
US6519136B1 (en) 2002-03-29 2003-02-11 Intel Corporation Hybrid dielectric material and hybrid dielectric capacitor
TWI225668B (en) 2002-05-13 2004-12-21 Tokyo Electron Ltd Substrate processing method
US7303945B2 (en) 2002-06-06 2007-12-04 Nec Corporation Method for forming pattern of stacked film and thin film transistor
CN100380610C (zh) 2002-08-14 2008-04-09 东京毅力科创株式会社 形成半导体基体上的绝缘膜的方法
US7273638B2 (en) 2003-01-07 2007-09-25 International Business Machines Corp. High density plasma oxidation
JP2004235298A (ja) 2003-01-29 2004-08-19 Pioneer Electronic Corp 有機半導体素子及びその製造方法
JP2004319952A (ja) 2003-03-28 2004-11-11 Seiko Epson Corp 半導体装置およびその製造方法
JP4536333B2 (ja) 2003-04-03 2010-09-01 忠弘 大見 半導体装置及び、その製造方法
JP2004319907A (ja) 2003-04-18 2004-11-11 Tadahiro Omi 半導体装置の製造方法および製造装置
JP4358563B2 (ja) 2003-07-02 2009-11-04 東京エレクトロン株式会社 半導体装置の低誘電率絶縁膜形成方法
JP4997688B2 (ja) 2003-08-19 2012-08-08 セイコーエプソン株式会社 電極、薄膜トランジスタ、電子回路、表示装置および電子機器
JP2005093737A (ja) 2003-09-17 2005-04-07 Tadahiro Omi プラズマ成膜装置,プラズマ成膜方法,半導体装置の製造方法,液晶表示装置の製造方法及び有機el素子の製造方法
KR20050029426A (ko) 2003-09-22 2005-03-28 삼성에스디아이 주식회사 칼라필터층 또는 색변환층을 갖는 풀칼라 유기전계발광소자
US7205716B2 (en) 2003-10-20 2007-04-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US8053171B2 (en) 2004-01-16 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Substrate having film pattern and manufacturing method of the same, manufacturing method of semiconductor device, liquid crystal television, and EL television
DE102004005247A1 (de) * 2004-01-28 2005-09-01 Infineon Technologies Ag Imprint-Lithographieverfahren
JP2005252031A (ja) 2004-03-04 2005-09-15 Canon Inc プラズマ窒化方法
KR100560796B1 (ko) 2004-06-24 2006-03-13 삼성에스디아이 주식회사 유기 박막트랜지스터 및 그의 제조방법
US20060014351A1 (en) * 2004-07-15 2006-01-19 Cheng-Yao Lo Low leakage MOS transistor
KR100656495B1 (ko) 2004-08-13 2006-12-11 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
WO2006016642A1 (ja) 2004-08-13 2006-02-16 Tokyo Electron Limited 半導体装置の製造方法およびプラズマ酸化処理方法
US8040469B2 (en) 2004-09-10 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same and apparatus for manufacturing the same
US7482248B2 (en) 2004-12-03 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20060270066A1 (en) 2005-04-25 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
TWI408734B (zh) 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US7364954B2 (en) 2005-04-28 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8318554B2 (en) 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
US7410839B2 (en) 2005-04-28 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof

Also Published As

Publication number Publication date
CN1855399A (zh) 2006-11-01
CN1855399B (zh) 2011-07-06
JP2013236101A (ja) 2013-11-21
US7785947B2 (en) 2010-08-31
US20060246644A1 (en) 2006-11-02

Similar Documents

Publication Publication Date Title
JP5690885B2 (ja) 半導体装置の作製方法、及び半導体装置
JP5386058B2 (ja) 半導体装置の作製方法
JP6724103B2 (ja) 液晶表示装置
KR101201443B1 (ko) 반도체장치의 제조 방법
JP5848409B2 (ja) 半導体装置
US7582904B2 (en) Semiconductor device, display device and method for manufacturing thereof, and television device
TW548860B (en) Light emitting device and method of manufacturing the same
TWI390735B (zh) 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI517378B (zh) 半導體裝置及其製造方法
US7364954B2 (en) Method for manufacturing semiconductor device
US7405033B2 (en) Method for manufacturing resist pattern and method for manufacturing semiconductor device
JP5084169B2 (ja) 半導体装置の作製方法
US7723205B2 (en) Semiconductor device, manufacturing method thereof, liquid crystal display device, RFID tag, light emitting device, and electronic device
KR20130053433A (ko) 발광 장치 및 발광 장치 제조 방법
TW201029188A (en) Semiconductor device, electronic device, and method of manufacturing semiconductor device
US20050006647A1 (en) Thin film circuit device, manufacturing method thereof, electro-optical apparatus, and electronic system
JP4785447B2 (ja) 半導体装置の作製方法
US7625783B2 (en) Semiconductor element and method for manufacturing the same
JP5052033B2 (ja) 半導体装置の作製方法
JP2006332603A (ja) 薄膜トランジスタの作製方法及び薄膜トランジスタ
JP5216201B2 (ja) 半導体装置、半導体装置の作製方法、液晶表示装置、rfidタグ、発光装置及び電子機器
JP4079655B2 (ja) 半導体装置およびその作製方法
JP5235051B2 (ja) 半導体装置の作製方法
JP2003163194A (ja) 研磨方法及び半導体装置の作製方法
JP4593256B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150202

R150 Certificate of patent or registration of utility model

Ref document number: 5690885

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250