DE112017007098T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112017007098T5
DE112017007098T5 DE112017007098.8T DE112017007098T DE112017007098T5 DE 112017007098 T5 DE112017007098 T5 DE 112017007098T5 DE 112017007098 T DE112017007098 T DE 112017007098T DE 112017007098 T5 DE112017007098 T5 DE 112017007098T5
Authority
DE
Germany
Prior art keywords
heat sink
semiconductor device
mold resin
resin
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112017007098.8T
Other languages
English (en)
Inventor
Hiroaki ICHINOHE
Katsumi Miyawaki
Takao Moriwaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112017007098T5 publication Critical patent/DE112017007098T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

Eine Halbleitervorrichtung (1) umfasst einen Kühlkörper (23), einen Halbleiterchip (3) und eine Leiterplatte (4), die mit einem Befestigungsmaterial (5) am Kühlkörper (23) befestigt sind, mehrere Zuleitungen (22), die mit dem Halbleiterchip (3) und der Leiterplatte (4) über Drähte (6) verbunden sind, und ein Gießformharz (7), das auf dem Kühlkörper (23) vorgesehen ist. Das Gießformharz (7) bedeckt Teile der Zuleitungen (22), die Drähte (6) und den Halbleiterchip (3) und gibt den Rest der Zuleitungen (22) frei. Die Oberflächen der Zuleitungen (22) und des Kühlkörpers (23) sind mit einer aufgerauten Plattierung (21) mit einer Oberflächenrauigkeit RMS = 150 nm oder höher versehen. Das Befestigungsmaterial (5) ist Lot oder gesintertes Silber. Die Wasserabsorptionsrate des Gießformharzes (7) beträgt 0,24 % oder weniger.

Description

  • Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung.
  • Hintergrund
  • Herkömmlicherweise ist, wie beispielsweise in JP 2015-164165A offenbart, eine Halbleitervorrichtung bekannt, in der ein aus einem Halbleitermaterial mit breiter Bandlücke wie etwa GaN gebildeter Halbleiterchip mit einem Gießformharz versiegelt ist. Ein Halbleiterchip, der bei einer hohen Temperatur arbeiten kann, wird vorgesehen, indem ein Halbleiter mit breiter Bandlücke verwendet wird, der eine größere Bandlücke als die Bandlücke von Silizium hat. Um eine Struktur einer Gießformeinhausung zu realisieren, die an einen Betrieb bei hoher Temperatur angepasst werden kann, ist es notwendig, ein Gießformharz auszuwählen, das dem Betrieb bei hoher Temperatur standhalten kann. In Bezug auf diesen Punkt wird als ein vorzuziehender Wert der Glasübergangstemperatur Tg des Gießformharzes in Absatz [0023] der oben beschriebenen PTL 1 ein numerischer Wert von 195°C oder höher beschrieben. Überdies wird in Absatz [0014] der oben beschriebenen PTL 1 ebenfalls beschrieben, dass ein Halbleiterchip an einen Kühlkörper gebondet wird, indem ein Verbindungskörper aus gesintertem Silber verwendet wird, um dem Betrieb bei hoher Temperatur des Halbleiterchips standzuhalten.
  • Zitatliste
  • Patentliteratur
  • [PTL 1] JP 2015-164165 A
  • Zusammenfassung
  • Technisches Problem
  • Als Ergebnis ernsthafter Untersuchungen durch den Erfinder der vorliegenden Anmeldung wurde jedoch festgestellt, dass die in der oben erwähnten PTL 1 beschriebene Struktur ein Problem hervorruft, dass sich das Harz in einem Reflow-Test bei Feuchtigkeitsabsorption von einem Kühlkörper ablöst. Wenn dieses Problem einer Harzablösung nicht gelöst wird, verursacht es ein Problem, dass es unmöglich ist, eine Wiederaufschmelz- bzw. Reflow-Montage auf einer Halbleitervorrichtung durchzuführen, und somit kann ein Vorteil einer Struktur der Harzeinhausung nicht genutzt werden.
  • Die vorliegende Erfindung wurde gemacht, um das oben beschriebene Problem zu lösen, und hat eine Aufgabe, eine Halbleitervorrichtung vorzusehen, die eine für einen Betrieb bei einer hohen Temperatur taugliche Einhausungsstruktur vom harzversiegelten Typ aufweist und verbessert ist, um ein Ablösen von Harz in einem Reflow-Schritt zu unterdrücken.
  • Eine Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst:
    • einen Kühlkörper;
    • einen Halbleiterchip, der mit einem Befestigungsmaterial an dem Kühlkörper befestigt ist;
    • eine Zuleitung, die über einen Draht mit dem Halbleiterchip verbunden ist; und
    • ein Gießformharz, das auf dem Kühlkörper so vorgesehen ist, dass es einen Teil der Zuleitung, den Draht und den Halbleiterchip bedeckt, und eine Glasübergangstemperatur von 195°C oder höher aufweist,
    • wobei eine aufgeraute Plattierung mit einer Oberflächenrauigkeit von RMS = 150 nm oder höher auf einer das Gießformharz überlappenden Oberfläche auf dem Kühlkörper und einer das Gießformharz überlappenden Oberfläche auf der Zuleitung vorgesehen ist,
    • das Befestigungsmaterial Lot oder gesintertes Silber ist, und
    • eine Wasserabsorptionsrate des Gießformharzes 0,24 % oder weniger beträgt.
  • Vorteilhafter Effekt der Erfindung
  • Gemäß der Struktur der vorliegenden Erfindung wurde neuerdings durch den Erfinder der vorliegenden Anmeldung entdeckt, dass selbst bei Verwendung eines Gießformharzes mit einer hohen Glasübergangstemperatur ein Ablösen von Harz während einer Reflow-Montage unterdrückt werden kann. Daher ist es möglich, eine Halbleitervorrichtung vom harzversiegelten Typ vorzusehen, in der ein Ablösen von Harz im Reflow-Schritt unterdrückt wird und ein Betrieb bei hoher Temperatur durchgeführt werden kann.
  • Figurenliste
    • 1 ist eine perspektivische Ansicht, die ein externes Erscheinungsbild einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
    • 2 ist eine perspektivische Ansicht, die eine interne Struktur der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung zeigt;
    • 3 ist eine Querschnittansicht, die die Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung zeigt;
    • 4 ist eine partiell vergrößerte Ansicht, die die Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung zeigt;
    • 5 ist ein Diagramm, das eine interne Struktur einer Modifikation der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung zeigt;
    • 6 ist eine Draufsicht, die einen Kühlkörper zeigt, der in der Modifikation der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung enthalten ist;
    • 7 ist eine Querschnittsansicht, die die Modifikation der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung zeigt.
  • Beschreibung einer Ausführungsform
  • 1 ist eine perspektivische Ansicht, die ein externes Erscheinungsbild einer Halbleitervorrichtung 1 gemäß einer Ausführungsform der vorliegenden Erfindung zeigt. Wie in 1 gezeigt ist, umfasst die Halbleitervorrichtung 1 ein Gießformharz 7, das auf einem Kühlkörper 23 vorgesehen ist, und Zuleitungen 22, die aus dem Gießformharz 7 vorragen. 2 ist eine perspektivische Ansicht, die eine interne Struktur der Halbleitervorrichtung 1 gemäß der Ausführungsform der vorliegenden Erfindung zeigt. Wie in 2 gezeigt ist, umfasst die Halbleitervorrichtung 1 den Kühlkörper 23, einen Halbleiterchip 3 und eine Leiterplatte 4, welche mit Befestigungsmaterialien 5 am Kühlkörper 23 befestigt sind, und mehrere Zuleitungen 22, die über Drähte 6 mit dem Halbleiterchip 3 und der Leiterplatte 4 verbunden sind. Wie aus 1 und 2 ersichtlich ist, bedeckt das Gießformharz 7 Teile der Zuleitungen 22, die Drähte 6 und den Halbleiterchip 3 und gibt den Rest der Zuleitungen 22 frei.
  • Die Halbleitervorrichtung 1 ist eine Harzeinhausung und kann einer Wiederaufschmelz- bzw. Reflow-Montage ausgesetzt werden. Als ein Beispiel beträgt eine thermische Beanspruchung während einer Reflow-Montage in der Spitzentemperatur 260°C und zeitlich 30 Sekunden oder weniger. Die Halbleitervorrichtung 1 ist so verbessert, dass ein Ablösen des Gießformharzes 7 von dem Kühlkörper 23 und den Zuleitungen 22 nicht auftritt, selbst wenn solch eine thermische Beanspruchung beaufschlagt wird.
  • 3 ist eine Querschnittsansicht, die die Halbleitervorrichtung 1 gemäß der Ausführungsform der vorliegenden Erfindung zeigt. 3 ist eine Querschnittsansicht, die man erlangt, wenn die Halbleitervorrichtung 1 entlang einer Linie A-A' der 1 und 2 geschnitten wird. 4 ist eine partielle vergrößerte Ansicht, die die Halbleitervorrichtung 1 gemäß der Ausführungsform der vorliegenden Erfindung zeigt. 4 ist eine vergrößerte Ansicht eines X-Teilbereichs von 3.
  • Eine aufgeraute Plattierung 21 mit einer Oberflächenrauigkeit RMS = 150 nm oder höher ist auf der gesamten Oberfläche des Kühlkörpers 23 vorgesehen. Die aufgeraute Plattierung 21 ist auch auf den gesamten Oberflächen der Zuleitungen 22 vorgesehen. Man beachte, dass die aufgeraute Plattierung 21 zumindest auf Oberflächen des Kühlkörpers 23 und der Zuleitungen 22, welche das Gießformharz 7 überlappen, vorgesehen sein kann. Dementsprechend kann die aufgeraute Plattierung 21 nicht auf Teilbereichen des Kühlkörpers 23 und der Zuleitungen 22 vorgesehen sein, welche aus dem Gießformharz 7 freigelegt bzw. freigegeben sind. Der Kühlkörper 23 und die Zuleitungen 22 sind aus Kupfer gebildet. Kupfer weist eine hohe Wärmeleitfähigkeit von 398 W/mK auf. In Bezug auf Materialien des Kühlkörpers 23 und der Zuleitungen 22 sind verschiedene Modifikationen möglich, wie später beschrieben wird, aber unter dem Gesichtspunkt, eine hohe Wärmeableitungsleistung zu erzielen, ist es vorzuziehen, dass der Kühlkörper 23 und die Zuleitungen 22 aus Materialien mit einer Wärmeleitfähigkeit von 200 W/mK oder höher ausgebildet werden.
  • Die Halbleitervorrichtung 1 ist eine Hochfrequenz-Halbleitervorrichtung mit hoher Ausgangsleistung, welche bei einer Frequenz von 1 GHz oder höher arbeitet und eine Leistung von 1 W oder mehr abgibt. Der in der Halbleitervorrichtung 1 eingebaute Halbleiterchip 3 ist aus Galliumnitrid (GaN) gebildet. Die GaN-Halbleitervorrichtung kann bei einer höheren Temperatur als eine Silizium-(Si-)Halbleitervorrichtung und eine Galliumarsenid-(GaAs-)Halbleitervorrichtung arbeiten, welche herkömmlicherweise für Hochfrequenz-Halbleitervorrichtungen verwendet werden. Konkret beträgt die Übergangstemperatur des Halbleiterchips 3 während eines Betriebs der Halbleitervorrichtung 1 250°C oder mehr. In der Ausführungsform ist, als ein Beispiel, die Halbleitervorrichtung 1 eine Halbleitervorrichtung für eine drahtlose Kommunikation. Die Halbleitervorrichtung 1 kann eine Basisstation für tragbare Telefone sein, welche eine von Halbleitervorrichtungen für eine drahtlose Kommunikation ist. Auf einem auf eine hohe Leistungsabgabe gerichteten Gebiet unter technischen Gebieten, die sich auf Halbleitervorrichtungen für eine drahtlose Kommunikation beziehen, besteht ein Bedarf daran, aufgrund einer Zunahme der Kommunikationskapazität das Band zu verbreitern und Halbleitervorrichtungen zu miniaturisieren, und GaN-Halbleitervorrichtungen wurden vorwiegend verwendet. Die Halbleitervorrichtung 1 kann diese Verbreiterung des Bandes und Miniaturisierung erfüllen. Überdies weist verglichen mit herkömmlichen GaN-Halbleitervorrichtungen, für die eine Einhausungsstruktur auf Metallbasis vom Schraubtyp und eine keramische Einhausungsstruktur verwendet wurden, die Halbleitervorrichtung 1 gemäß der Ausführungsform eine Einhausungsstruktur aus Harz auf, so dass die Kosten reduziert werden können.
  • Der Halbleiterchip 3 und die Leiterplatte 4 sind durch das Befestigungsmaterial 5 an der Oberfläche des Kühlkörpers 23 befestigt. Das Befestigungsmaterial 5 ist Lot oder gesintertes Silber. Verglichen mit einem Harz mit Silberpaste absorbieren Lot und gesintertes Silber Feuchtigkeit schwerer und weisen eine bessere Wärmeleitfähigkeit auf.
  • Das Gießformharz 7 versiegelt den Halbleiterchip 3 und die Leiterplatte 4, um den Halbleiterchip 3 und die Leiterplatte 4 vor Fremdkörper und einer äußeren Kraft oder dergleichen zu schützen. Die Glasübergangstemperatur des Gießformharzes 7 beträgt 195°C oder mehr. Die Wasserabsorptionsrate des Gießformharzes 7 beträgt 0,24 % oder weniger. Konkreter wird in der Ausführungsform angenommen, dass das Gießformharz 7 eine Glasübergangstemperatur von 200°C, eine Temperatur, bei der eine thermische Zersetzung beginnt, bzw. eine Anfangstemperatur einer thermischen Zersetzung von 300°C, eine Wasserabsorptionsrate von 0,24 % und einen Koeffizienten einer linearen Ausdehnung von 9 bis 19 ppm aufweist.
  • Da der Halbleiterchip 3 aus GaN gebildet ist, besteht eine Versagens- bzw. Ausfallgefahr, wenn die Temperatur bis auf eine Temperatur um 300°C ansteigt. Dies bedeutet jedoch, dass der Halbleiterchip 3 in einem Hochtemperaturzustand nahe 300°C arbeitet, solange er in einem Bereich bleibt, der keine Ausfälle verursacht. Die Anfangstemperatur einer thermischen Zersetzung des Gießformharzes 7 ist auf 300°C oder höher eingestellt, so dass es möglich ist sicherzustellen, dass das Gießformharz 7 selbst in der Umgebung der oberen Grenze des Hochtemperaturbetriebs des Halbleiterchips 3 nicht thermisch zersetzt wird.
  • Der Erfinder der vorliegenden Anmeldung hat festgestellt, dass die folgenden ersten bis dritten Gegenmaßnahmen effektiv sind, um ein Ablösen von Harz während einer Reflow-Montage in einer Halbleitervorrichtung unter Verwendung eines Gießformharzes mit einer hohen Glasübergangstemperatur zu unterdrücken.
  • Die erste Gegenmaßnahme besteht darin, die Wasserabsorptionsrate des Materials selbst des Gießformharzes 7 zu senken. Wärmehärtbares Harz, das Epoxidharz und einen anorganischen Füllstoff enthält, kann als Material des Gießformharzes 7 verwendet werden. Das Gießformharz 7 wird durch thermisches Aushärten eines wärmehärtbaren Harzes vorgesehen. Einer von Werten physikalischer Eigenschaften des Gießformharzes 7 ist die Glasübergangstemperatur (Tg). Das im Gießformharz 7 enthaltene Epoxidharz wird so ausgewählt, dass das Gießformharz 7 eine hohe Glasübergangstemperatur und eine hohe Anfangstemperatur einer thermischen Zersetzung aufweist, um so dem Hochtemperaturbetrieb der Halbleitervorrichtung 1 standzuhalten. Im Allgemeinen nimmt jedoch die Wasserabsorptionsrate der herkömmlichen Materialien von Gießformharzen aufgrund der molekularen Struktur des Epoxidharzes auch tendenziell zu, wenn die Glasübergangstemperatur hoch ist. Ein Grund einer Ablösung von Gießformharzen liegt darin, dass Feuchtigkeit innerhalb der Einhausung während einer Reflow-Montage verdampft wird. Wenn lediglich Harz mit einer hohen Glasübergangstemperatur ausgewählt wird, bewirkt es, dass die Wasserabsorptionsrate zunimmt, so dass aufgrund einer thermischen Beanspruchung während einer Reflow-Montage ein Ablösen von Harz auftritt.
  • Im Übrigen werden gemäß einer jüngst entwickelten Technologie allmählich Materialien von Gießformharzen vorgesehen, welche eine hohe Glasübergangstemperatur aufweisen, aber ihre Wasserabsorptionsraten niedrig halten, indem man die Molekularstruktur von Epoxidharz steuert bzw. kontrolliert. Daher hat sich der Erfinder der vorliegenden Anmeldung auf derartige technische Trends konzentriert und ein Experiment durchgeführt, indem Materialien von Gießformharzen mit hohen Glasübergangstemperaturen und reduzierten Wasserabsorptionsraten verwendet wurden. Basierend auf experimentellen Ergebnissen, die in später beschriebenen Tabellen 1 bis 3 dargestellt sind, wurde festgestellt, dass es, wenn die Wasserabsorptionsrate auf 0,24 % oder weniger gedrückt wird, möglich ist, ein Ablösen von Harz während einer Reflow-Montage durch Kombinieren mit der zweiten Gegenmaßnahme und der dritten Gegenmaßnahme, die später beschrieben werden, zu unterdrücken. Man beachte dass gemäß den experimentellen Ergebnissen, wenn die Wasserabsorptionsrate 0,24 % übersteigt, eine Gefahr besteht, dass ein partielles Ablösen während einer Reflow-Montage stattfindet und, wenn die Wasserabsorptionsrate 0,30 % oder mehr beträgt, ein vollständiges Ablösen stattfindet.
  • Die zweite Gegenmaßnahme besteht darin, dass Materialien, welche Wasser leicht absorbieren, nicht in das Gießformharz 7 eingebracht werden. Der Halbleiterchip 3 und die Leiterplatte 4 werden mit dem Befestigungsmaterial 5 innerhalb des Gießformharzes 7 an den Kühlkörper 23 die-gebondet. In der Halbleitervorrichtung 1 ist dieses Befestigungsmaterial 5 Lot oder gesintertes Silber. Wenn ein Material zum Die-Bonden wie etwa Harz mit Silberpaste verwendet wird, wird das Gießformharz 7 während einer Reflow-Montage der Halbleitervorrichtung 1 aufgrund von Feuchtigkeit abgelöst, die von dem im Harz mit Silberpaste enthaltenen Epoxidharz absorbiert wird. In dieser Hinsicht kann, da der Halbleiterchip 3 und dergleichen in der Halbleitervorrichtung 1 gemäß der Ausführungsform durch Lot oder gesintertes Silber befestigt werden, die Feuchtigkeit im Gießformharz 7 unterdrückt werden.
  • Die dritte Maßnahme besteht darin, dass die Haftfestigkeit zwischen dem Gießformharz und dem Kühlkörper ausreichend gesteigert wird. In der Halbleitervorrichtung 1 wird die Haftfestigkeit zwischen dem Gießformharz 7 und sowohl dem Kühlkörper 23 als auch den Zuleitungen 22 durch einen Ankereffekt aufgrund des Vorsehens der aufgerauten Plattierung 21 gesteigert. Mittels eines Experiments des Erfinders der vorliegenden Anmeldung wurde festgestellt, dass die Oberflächenrauigkeit der aufgerauten Plattierung 21 150 nm oder mehr im RMS-Wert (Quadratmittel) betragen muss. Die Oberflächenrauigkeit in der Ausführungsform ist ein mit einem Rasterkraftmikroskop (AFM) gemessener RMS-Wert. Der RMS-Wert ist eine Quadratwurzel des Mittelwerts der Quadratwerte von Abweichungen von einem Mittelwert.
  • Mittels der Experimente des Erfinders der vorliegenden Anmeldung wurde geklärt, dass das Ablösen von Harz zwischen dem Gießformharz 7 und jedem des Kühlkörpers 23 und dergleichen während einer Reflow-Montage durch Kombinieren all der ersten bis dritten Gegenmaßnahmen unterdrückt werden kann.
  • Man beachte, dass als eine bevorzugtere gelegentliche Gegenmaßnahme in Bezug auf die Auswahl des Materials des Gießformharzes 7 eine Verbesserung vorgenommen werden kann, um den Unterschied im Koeffizienten einer linearen Ausdehnung zwischen dem Gießformharz 7 und sowohl dem Kühlkörper 23 als auch den Zuleitungen 22 zu reduzieren. Da der Koeffizient einer linearen Ausdehnung von Kupfer etwa 17 ppm beträgt, können die Materialkomponenten des Gießformharzes 7 so eingestellt werden, dass der Koeffizient einer linearen Ausdehnung in einem α1-Bereich des Gießformharzes 7 bei der Glasübergangstemperatur oder geringer in einem Bereich von 9 bis 19 ppm liegt. Als Folge kann eine im Gießformharz 7 auftretende Beanspruchung reduziert werden, und das Ablösen von Harz kann unterdrückt werden.
  • Die durch den Erfinder der vorliegenden Anmeldung erhaltenen experimentellen Ergebnisse werden unter Bezugnahme auf die folgenden Tabellen 1 bis 3 beschrieben. Tabellen 1 bis 3 zeigen die Ergebnisse von Reflow-Tests bei Feuchtigkeitsabsorption von Proben, unter denen die Oberflächenrauigkeit, Bondingmaterialien und die Wasserabsorptionsrate des Gießformharzes verschieden ausgestaltet waren. Die Testbedingung ist auf Lv. 3 von Jedec eingestellt.
  • Tabelle 1 zeigt ein Ergebnis des Tests, der mit dem ersten Gießformharz mit einer Glasübergangstemperatur Tg = 208 und einem Koeffizienten einer linearen Ausdehnung = 12 ppm ausgeführt wurde. Wie in Tabelle 1 gezeigt ist, trat, wenn die Wasserabsorptionsrate des ersten Gießformharzes 0,3 % betrug, ungeachtet der Kombination der Oberflächenrauigkeit der aufgerauten Plattierung und des Bondingmaterials nach dem Reflow-Test bei Feuchtigkeitsabsorption ein Ablösen auf. [Tabelle 1]
    Oberflächenrauigkeit (RMS) Bondingmaterial Wasserabsorptionsrate des Gießformharzes Ablösung oder Nicht-Ablösung nach dem Reflow-Test bei Feuchtigkeitsabsorption
    50 nm Harz mit Silberpaste 0,3% Ablösung (vollständige Ablösung)
    Lot
    Gesintertes Silber
    100 nm Harz mit Silberpaste
    Lot
    Gesintertes Silber
    150 nm Harz mit Silberpaste
    Lot
    Gesintertes Silber
    200 nm Harz mit Silberpaste
    Lot
    Gesintertes Silber
    250 nm Harz mit Silberpaste
    Lot
    Gesintertes Silber
  • Tabelle 2 zeigt ein Ergebnis des Tests, der mit dem zweiten Gießformharz mit einer Glasübergangstemperatur Tg = 195 und einem Koeffizienten einer linearen Ausdehnung = 10 ppm ausgeführt wurde. Wie in Tabelle 2 gezeigt ist, trat, wenn die Wasserabsorptionsrate des zweiten Gießformharzes 0,27 % betrug, nach dem Reflow-Test bei Feuchtigkeitsabsorption ein Ablösen auf. Jedoch trat in einer Probe, in der die Oberflächenrauigkeit in einem Bereich von 150 nm bis 250 nm lag und Lot oder gesintertes Silber als das Bondingmaterial verwendet wurde, eine partielle Ablösung auf. [Tabelle 2]
    Oberflächenrauigkeit (RMS) Bondingmaterial Wasserabsorptionsrate des Gießform harzes Ablösen oder Nicht-Ablösen nach dem Reflow-Test bei Feuchtigkeitsabsorption
    50nm Harz mit Silberpaste 0,27% Ablösung (vollständige Ablösung)
    Lot
    Gesintertes Silber
    100nm Harz mit Silberpaste
    Lot
    Gesintertes Silber
    150nm Harz mit Silberpaste Ablösung (vollständige Ablösung)
    Lot Ablösung (partielle Ablösung)
    Gesintertes Silber
    200nm Harz mit Silberpaste Ablösung (vollständige Ablösung)
    Lot Ablösung (partielle Ablösung)
    Gesintertes Silber
    250nm Harz mit Silberpaste Ablösung (vollständige Ablösung)
    Lot Ablösung (partielle Ablösung)
    Gesintertes Silber
  • Tabelle 3 zeigt ein Ergebnis des Tests, der mit dem dritten Gießformharz mit einer Glasübergangstemperatur Tg = 195 und einem Koeffizienten einer linearen Ausdehnung = 12 ppm ausgeführt wurde. Wie in Tabelle 3 gezeigt ist, trat, wenn die Wasserabsorptionsrate des dritten Gießformharzes 0,24 % betrug, in einer Probe, in der die Oberflächenrauigkeit in einem Bereich von 150 nm bis 250 nm lag und Lot oder gesintertes Silber als das Bondingmaterial verwendet wurde, keine Ablösung auf. [Tabelle 3]
    Oberflächenrauigkeit (RMS) Bondingmaterial Wasserabsorptionsrate des Gießformharzes Ablösen oder Nicht-Ablösen nach dem Reflow-Test bei Feuchtigkeitsabsorption
    50nm Harz mit Silberpaste 0,24% Ablösung (vollständige Ablösung)
    Lot
    Gesintertes Silber
    100nm Harz mit Silberpaste
    Lot
    Gesintertes Silber
    150nm Harz mit Silberpaste Vollständige Ablösung
    Lot Keine Ablösung
    Gesintertes Silber Keine Ablösung
    200nm Harz mit Silberpaste Vollständige Ablösung
    Lot Keine Ablösung
    Gesintertes Silber Keine Ablösung
    250nm Harz mit Silberpaste Vollständige Ablösung
    Lot Keine Ablösung
    Gesintertes Silber Keine Ablösung
  • Die Halbleitervorrichtung 1 gemäß der Ausführungsform kann wie im Folgenden beschrieben modifiziert werden.
  • Es ist vorzuziehen, dass die Oberflächenrauigkeit der aufgerauten Plattierung 21 in einem Bereich von RMS = 150 bis 250 nm liegt. Wenn RMS = 150 nm oder weniger beträgt, ist die Haftfestigkeit unzureichend, und während der Reflow-Montage tritt ein Ablösen von Harz auf. Wenn RMS = 250 nm oder mehr beträgt, ist es aufgrund eines Einflusses der Aufrauung ebenfalls schwierig, einen Rest einer Plattierungslösung durch Waschen zu entfernen. Wenn ein Fleck und eine Entfärbung auf der Plattierungsoberfläche aufgrund eines Einflusses des Rests einer Plattierungslösung auftritt, tritt eine Antihaftung bzw. Ablösung von Drähten auf. Nach diesen Argumenten ist es wünschenswert, dass die Oberflächenrauigkeit in einem Bereich von RMS = 150 nm bis 250 nm liegt, wenn sie mit einem Rasterkraftmikroskop (AFM) gemessen wird. Dies macht es möglich zu verhindern, dass ein Abwaschen und Entfernen des Rests einer Plattierungslösung von dem Kühlkörper 23 und den Zuleitungen 22 erschwert werden. Falls nur ein Effekt einer Unterdrückung der Ablösung von Harz in Betracht gezogen wird, kann jedoch die Oberflächenrauigkeit größer als 250 nm sein.
  • Die Anfangstemperatur einer thermischen Zersetzung des Gießformharzes 7 kann geringer als 300°C sein. Die Anfangstemperatur einer thermischen Zersetzung des Gießformharzes 7 kann eine niedrige Temperatur sein, die geringer als 300°C ist, sofern aus der Spezifikation der Halbleitervorrichtung 1 sicher ist, dass die Betriebstemperatur des Halbleiterchips 3 eine hohe Temperatur um 300°C nicht erreicht.
  • Der Halbleiterchip 3, der eine Hochfrequenz-Halbleitervorrichtung ist, kann beispielsweise speziell ein Hochleistungsverstärker, HEMT, MOSFET oder dergleichen sein. Überdies ist die Halbleitervorrichtung 1 nicht auf eine beschränkt, die elektrische Leistung mit einer Frequenz von 1 GHz oder höher und 1 W oder mehr abgibt. Die Halbleitervorrichtung 1 kann eine Hochfrequenz-Halbleitervorrichtung mit einer Frequenz von weniger als 1 GHz sein oder kann eine Ausgangsleistung von weniger 1 W aufweisen.
  • Das Material des Halbleiterchips 3 ist nicht auf Galliumnitrid (GaN) beschränkt. Ein Halbleitermaterial mit breiter Bandlücke wie etwa Siliziumcarbid (SiC) oder Diamant kann verwendet werden. Überdies gibt es gemäß der Halbleitervorrichtung 1 einen Effekt, dass ein Ablösen des Gießformharzes 7 während einer Reflow-Montage unterdrückt wird, während das Gießformharz 7 mit einer hohen Glasübergangstemperatur verwendet wird, und dieser Effekt kann ungeachtet des Halbleitermaterials des Halbleiterchips 3 erhalten werden. Daher ist es nicht notwendig, ein Halbleitermaterial mit breiter Bandlücke zu verwenden, und das Material des Halbleiterchips 3 kann Silizium (Si) oder Galliumarsenid (GaAs) sein.
  • Die Materialien des Kühlkörpers 23 und der Zuleitungen 22 sind nicht auf Kupfer beschränkt. Als die Materialien des Kühlkörpers 23 und der Zuleitungen 22 können auch eine Kupferlegierung und Aluminium verwendet werden. Eine Legierung aus Kupfer und Molybdän kann als die Kupferlegierung verwendet werden, die als die Materialien des Kühlkörpers 23 und der Zuleitungen 22 verwendet wird. Die Zusammensetzung der Kupferlegierung kann Cu/PCM/Cu sein. „Cu/PCM(Cu-Mo)/Cu“ ist ein plattiertes Material mit einer dreilagigen Struktur, in der man Cu an beiden Oberflächen von Cu-Mo als Kernmaterial haften lässt. Die Kupferlegierung, die als die Materialien des Kühlkörpers 23 und der Zuleitungen 22 verwendet wird, kann eine Legierung aus Kupfer und Wolfram sein. Man beachte, dass die Materialien des Kühlkörpers 23 und der Zuleitungen 22 gleich oder verschieden sein können.
  • Es ist vorzuziehen, dass der Kühlkörper 23 und die Zuleitungen 22 aus einem Material mit einer Wärmeleitfähigkeit von 200 W/mK oder höher gebildet werden. Dies macht es möglich, eine gute Wärmeableitung zu zeigen, wenn der Halbleiterchip 3 bei einer hohen Temperatur arbeitet. Die Wärmeleitfähigkeit von Kupfer beträgt etwa 400 W/mK. Die Wärmeleitfähigkeit der Kupfer-Molybdän-Legierung (Kupfer 30 %, Molybdän 70 %) beträgt 200 W/mK, und die Wärmeleitfähigkeit kann man höher als 200 W/mK ausbilden, indem man den Prozentanteil von Kupfer höher als 30 % macht und von Molybdän niedriger als 70 % macht. Die Wärmeleitfähigkeit der Kupfer-Wolfram-Legierung (Kupfer 20 %, Wolfram 80 %) beträgt 200 W/mK, und die Wärmeleitfähigkeit der Kupfer-Wolfram-Legierung (Kupfer 11 %, Wolfram 89 %) beträgt 200 W/mK oder mehr. Die Wärmeleitfähigkeit von Aluminium beträgt 200 W/mK oder mehr. Wenn eine erforderliche Wärmeableitungsleistung nicht schwerwiegend bzw. wesentlich ist, kann er aus einem Material mit einer Wärmeleitfähigkeit von 200 W/mK oder weniger gebildet werden.
  • Es ist vorzuziehen, dass der Koeffizient einer linearen Ausdehnung des Gießformharzes 7 9 bis 19 ppm beträgt. Dieser Punkt wird beschrieben, und zunächst beträgt der Koeffizient einer linearen Ausdehnung von Kupfer etwa 17 ppm. Die Differenz im Koeffizienten einer linearen Ausdehnung zwischen dem aus Kupfer gebildeten Kühlkörper 23 und dem Gießformharz 7 gemäß der Ausführungsform wird auf 8 ppm oder weniger gedrückt. Überdies liegt der Koeffizient einer linearen Ausdehnung einer Kupfer-Molybdän-Legierung, die für den Kühlkörper verwendet werden soll, in einem Bereich von 7 bis 11,5 ppm. Die Differenz im Koeffizienten einer linearen Ausdehnung zwischen dem mit der Kupfer-Molybdän-Legierung modifizierten Kühlkörper 23 und dem Gießformharz 7 wird auf 12 ppm oder weniger gedrückt. Der Koeffizient einer linearen Ausdehnung einer Kupfer-Wolfram-Legierung, die für den Kühlkörper verwendet werden soll, liegt in einem Bereich von 6 bis 8,3 ppm. Die Differenz im Koeffizienten einer linearen Ausdehnung zwischen dem mit der Kupfer-Wolfram-Legierung modifizierten Kühlkörper 23 und dem Gießformharz 7 wird auf 13 ppm oder weniger gedrückt. Der Koeffizient einer linearen Ausdehnung von Aluminium beträgt etwa 24 ppm. Die Differenz in einem Koeffizienten einer linearen Ausdehnung zwischen dem mit Aluminium modifizierten Kühlkörper 23 und dem Gießformharz 7 wird auf 15 ppm oder weniger gedrückt. Als Folge ist es möglich, ein Ablösen des Gießformharzes 7 zu unterdrücken, obwohl der Kühlkörper 23 mit einer hohen Wärmeableitungsleistung vorgesehen wird.
  • 5 ist ein Diagramm, das eine interne Struktur einer Modifikation der Halbleitervorrichtung 1 gemäß der Ausführungsform der vorliegenden Erfindung zeigt. Obgleich das Gießformharz 7 in 5 nicht dargestellt ist, bedeckt in dieser Modifikation das Gießformharz 7 wie im Fall von 1 ebenfalls den Kühlkörper 23 und dergleichen. 6 ist eine Draufsicht, die einen Kühlkörper 23 zeigt, der in der Modifikation der Halbleitervorrichtung 1 gemäß der Ausführungsform der vorliegenden Erfindung enthalten ist. 7 ist eine Querschnittsansicht, die die Modifikation der Halbleitervorrichtung 1 gemäß der Ausführungsform der vorliegenden Erfindung zeigt. 7 zeigt einen Querschnitt der Halbleitervorrichtung 1, genommen entlang einer Linie B-B' von 5, und das Gießformharz 7 ist in 7 ebenfalls dargestellt. In der in 5 bis 7 gezeigten Modifikation sind Rillen 24 an den vier Ecken der Oberfläche des Kühlkörpers 23 so vorgesehen, dass sie den Halbleiterchip 3 umgeben. Jede der Rillen 24 in den vier Ecken kann eine Vielzahl von Rillen oder eine einzige Rille sein. Es ist vorzuziehen, dass die Tiefe der Rille 24 50 µm oder mehr beträgt, und es ist vorzuziehen, dass die Länge der Rille 24 1 mm oder mehr beträgt. Wie in 7 gezeigt, kann die Querschnittsform der Rille 24 eine V-Form, eine U-Form, eine Form eines umgekehrten Trapezes oder dergleichen sein. Gemäß der vorliegenden Modifikation kann, selbst wenn aufgrund eines Reflow oder dergleichen ein Ablösen von Harz zwischen dem Gießformharz 7 und dem Kühlkörper 23 oder dergleichen auftritt, eine Entwicklungsrichtung der Ablösung der Gießform durch die Rillen 24 geändert werden. Als Folge ist es möglich zu verhindern, dass sich ein Ablösen des Gießformharzes 7 zu einem Bereich entwickelt, wo der Halbleiterchip 3 und die Leiterplatte 4 montiert sind.
  • Bezugszeichenliste
    • 1
    Halbleitervorrichtung
    3
    Halbleiterchip
    4
    Leiterplatte
    5
    Befestigungsmaterial
    6
    Draht
    7
    Gießformharz
    22
    Zuleitung
    23
    Kühlkörper
    24
    Rille
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2015164165 A [0002, 0003]

Claims (6)

  1. Halbleitervorrichtung, umfassend: einen Kühlkörper; einen Halbleiterchip, der mit einem Befestigungsmaterial am Kühlkörper befestigt ist; eine Zuleitung, die über einen Draht mit dem Halbleiterchip verbunden ist; und ein Gießformharz, das auf dem Kühlkörper so vorgesehen ist, dass es einen Teil der Zuleitung, den Draht und den Halbleiterchip bedeckt, und eine Glasübergangstemperatur von 195°C oder höher aufweist, wobei eine aufgeraute Plattierung mit einer Oberflächenrauigkeit von RMS = 150 nm oder höher auf einer das Gießformharz überlappenden Oberfläche auf dem Kühlkörper und einer das Gießformharz überlappenden Oberfläche auf der Zuleitung vorgesehen ist, das Befestigungsmaterial Lot oder gesintertes Silber ist, und eine Wasserabsorptionsrate des Gießformharzes 0,24 % oder weniger beträgt.
  2. Halbleitervorrichtung nach Anspruch 1, wobei eine Oberflächenrauigkeit der aufgerauten Plattierung RMS = 250 nm oder weniger beträgt.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der Halbleiterchip aus einem Halbleiter mit breiter Bandlücke gebildet ist und eine Anfangstemperatur einer thermischen Zersetzung des Gießformharzes 300°C oder mehr beträgt.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei Materialien des Kühlkörpers und der Zuleitung Kupfer, eine Kupfer-Molybdän-Legierung, eine Kupfer-Wolfram-Legierung oder Aluminium sind und ein Koeffizient einer linearen Ausdehnung des Gießformharzes in einem Bereich von 9 bis 19 ppm liegt.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei der Kühlkörper aus einem Material mit einer Wärmeleitfähigkeit von 200 W/mK oder höher gebildet ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei Rillen, die sich so erstrecken, dass sie den Halbleiterchip umgeben, an vier Ecken der Oberfläche des Kühlkörpers vorgesehen sind.
DE112017007098.8T 2017-02-21 2017-02-21 Halbleitervorrichtung Pending DE112017007098T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/006412 WO2018154635A1 (ja) 2017-02-21 2017-02-21 半導体装置

Publications (1)

Publication Number Publication Date
DE112017007098T5 true DE112017007098T5 (de) 2019-11-21

Family

ID=63254280

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017007098.8T Pending DE112017007098T5 (de) 2017-02-21 2017-02-21 Halbleitervorrichtung

Country Status (6)

Country Link
US (1) US11309231B2 (de)
JP (1) JP6394810B1 (de)
KR (1) KR102232994B1 (de)
CN (1) CN110392924B (de)
DE (1) DE112017007098T5 (de)
WO (1) WO2018154635A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020049672A1 (ja) * 2018-09-06 2020-03-12 三菱電機株式会社 半導体装置
JP7354550B2 (ja) * 2019-02-08 2023-10-03 富士電機株式会社 半導体モジュールの外部接続部、半導体モジュール、外部接続端子、および半導体モジュールの外部接続端子の製造方法
JP7159464B2 (ja) * 2019-05-16 2022-10-24 Ｎｇｋエレクトロデバイス株式会社 パワー半導体モジュールおよびその製造方法
WO2021074978A1 (ja) * 2019-10-15 2021-04-22 三菱電機株式会社 半導体装置
JP7418178B2 (ja) * 2019-10-17 2024-01-19 三菱電機株式会社 半導体装置、及び、その製造方法
JP7457513B2 (ja) * 2020-02-03 2024-03-28 リンテック株式会社 保護膜形成フィルム、保護膜形成用複合シートおよび装置の製造方法
JP7407679B2 (ja) * 2020-09-09 2024-01-04 三菱電機株式会社 半導体装置
US20230352360A1 (en) * 2022-04-29 2023-11-02 Macom Technology Solutions Holdings, Inc. Diamond-metal composite high power device packages

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5701034A (en) 1994-05-03 1997-12-23 Amkor Electronics, Inc. Packaged semiconductor die including heat sink with locking feature
JPH1022418A (ja) * 1996-07-02 1998-01-23 Nissan Motor Co Ltd 半導体素子
JP2006049698A (ja) * 2004-08-06 2006-02-16 Denso Corp 樹脂封止型半導体装置
JP4857594B2 (ja) 2005-04-26 2012-01-18 大日本印刷株式会社 回路部材、及び回路部材の製造方法
US7723842B2 (en) * 2005-09-02 2010-05-25 Semiconductor Energy Laboratory Co., Ltd Integrated circuit device
DE102005047856B4 (de) 2005-10-05 2007-09-06 Infineon Technologies Ag Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Systemträger zur Aufnahme der Halbleiterbauteilkomponenten und Verfahren zur Herstellung des Systemträgers und von Halbleiterbauteilen
JP2008153470A (ja) 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP5710225B2 (ja) * 2010-11-25 2015-04-30 三菱伸銅株式会社 表面粗化性及び樹脂密着性に優れた電子機器用Ｃｕ−Ｆｅ−Ｐ系銅合金条材
JP5813335B2 (ja) * 2011-02-08 2015-11-17 新光電気工業株式会社 リードフレーム、半導体装置、リードフレームの製造方法及び半導体装置の製造方法
TWI600097B (zh) * 2011-03-09 2017-09-21 Hitachi Chemical Co Ltd Manufacturing method of package substrate for mounting semiconductor device, package substrate for mounting semiconductor device, and semiconductor package
JP2016029676A (ja) * 2012-12-19 2016-03-03 富士電機株式会社 半導体装置
JP6349903B2 (ja) * 2014-01-30 2018-07-04 日立化成株式会社 半導体装置
US9524926B2 (en) * 2014-09-26 2016-12-20 Texas Instruments Incorporated Packaged device with additive substrate surface modification
JP6351757B2 (ja) * 2014-12-25 2018-07-04 昭和電工株式会社 熱硬化性樹脂組成物
JP6019419B1 (ja) 2015-03-31 2016-11-02 パナソニックＩｐマネジメント株式会社 封止用樹脂組成物と、この封止用樹脂組成物を用いた半導体装置、この封止用樹脂組成物を用いる半導体装置の製造方法
US10586757B2 (en) * 2016-05-27 2020-03-10 Linear Technology Corporation Exposed solderable heat spreader for flipchip packages

Also Published As

Publication number Publication date
WO2018154635A1 (ja) 2018-08-30
JP6394810B1 (ja) 2018-09-26
US11309231B2 (en) 2022-04-19
KR102232994B1 (ko) 2021-03-26
CN110392924A (zh) 2019-10-29
JPWO2018154635A1 (ja) 2019-04-11
US20210175150A1 (en) 2021-06-10
CN110392924B (zh) 2022-11-15
KR20190102082A (ko) 2019-09-02

Similar Documents

Publication Publication Date Title
DE112017007098T5 (de) Halbleitervorrichtung
DE112016001142B4 (de) Leistungs-Halbleitervorrichtung
DE60017304T2 (de) Metallmatrix-Verbundmaterial, Verfahren zu seiner Herstellung und seine Verwendung
DE112011103926B4 (de) Halbleitervorrichtung
DE112011105178B4 (de) Halbleitervorrichtung
DE102014212376B4 (de) Halbleitervorrichtung
DE112017002961B4 (de) Leistungs-halbleitereinheit
DE112013007390B4 (de) Halbleitermodul, Halbleitervorrichtung und Fahrzeug
DE102015215133B4 (de) Halbleitervorrichtung
DE112017004739B4 (de) Halbleitereinheit und Leistungswandler
DE112015006112B4 (de) Halbleitervorrichtung
DE112012005746T5 (de) Leistungshalbleitereinrichtung
DE10251248A1 (de) Leistungshalbleitervorrichtung
DE102011053871A1 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE10048377A1 (de) Halbleiter-Leistungsmodul mit elektrisch isolierender Wärmesenke und Verfahren zu seiner Herstellung
DE102012224355A1 (de) Leistungsmodul
DE112018008167T5 (de) Halbleiterbaugruppe und Herstellungsverfahren dafür und Halbleitervorrichtung
DE69915903T2 (de) Gehäuse für Halbleiterbauelemente und Halbleitermodul, das das Gehäuse verwendet
DE112018001053T5 (de) Halbleitereinheit und verfahren zur herstellung einer halbleitereinheit
DE112017000426T5 (de) Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung
DE112017000977T5 (de) Halbleitermodul und verfahren zum herstellen desselben
DE102020007677A1 (de) Leiterrahmenabstandshalter für doppelseitiges leistungsmodul
DE112016006777T5 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE69417329T2 (de) In Harz versiegelte Halbleiteranordnung
DE102004059986A1 (de) Zusammengesetzte Wärmesenkenanordnung mit niedriger thermischer Belastung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: HOEFER & PARTNER PATENTANWAELTE MBB, DE

R084 Declaration of willingness to licence
R016 Response to examination communication