JP7418178B2 - 半導体装置、及び、その製造方法 - Google Patents

半導体装置、及び、その製造方法 Download PDF

Info

Publication number
JP7418178B2
JP7418178B2 JP2019190084A JP2019190084A JP7418178B2 JP 7418178 B2 JP7418178 B2 JP 7418178B2 JP 2019190084 A JP2019190084 A JP 2019190084A JP 2019190084 A JP2019190084 A JP 2019190084A JP 7418178 B2 JP7418178 B2 JP 7418178B2
Authority
JP
Japan
Prior art keywords
semiconductor element
roughening plating
adjacent
semiconductor device
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019190084A
Other languages
English (en)
Other versions
JP2021064761A (ja
Inventor
創一 坂元
洋暁 一戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2019190084A priority Critical patent/JP7418178B2/ja
Publication of JP2021064761A publication Critical patent/JP2021064761A/ja
Application granted granted Critical
Publication of JP7418178B2 publication Critical patent/JP7418178B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Die Bonding (AREA)

Description

本発明は、半導体素子を基材に接合する半導体装置、及び、その製造方法に関する。
従来、高周波で用いられる半導体装置では、半導体素子を回路基板や筐体に直接ネジ止めなどで実装するのが一般的であった。しかしながら、生産性を向上させるたり、ねじ止め時のストレスによるダメージを無くしたりするために、リフローを用いた自動実装のニーズが高まっている。
リフローによる実装では、例えば、半導体装置は、Pbフリーはんだによって回路基板や筐体にはんだ付けされる。この時、300℃以上でPbフリーはんだだけでなく封止樹脂も融かすため、封止樹脂の分解によって、機械特性の劣化が進むことなどが懸念される。また、高温では接着力も低下しやすいため、リードやヒートシンクなどから封止樹脂が剥離することも懸念される。
このような問題の対策の一つとして、ガラス転移温度が高いプライマー樹脂を、封止樹脂と、半導体素子、ワイヤ、リード、及び、ヒートシンクとの間に塗布することが提案されている(例えば特許文献1)。このような構成によれば、リフロー実装時の温度でも接着力や機械特性の劣化を抑制することができるので、高温時の信頼性を確保することができる。
特開2015-164165号公報
しかしながら、ガラス転移温度が高いプライマー樹脂を用いる構成によれば、リフロー温度以上の耐熱性は得られるものの、一般的な封止樹脂と比較して吸水率が高くなるため、製造中の輸送や保管時に吸水した水分がリフロー実装時に揮発してしまうことがある。その揮発の膨張応力によって、プライマー樹脂、ひいては、それを覆っている封止樹脂が、リードやヒートシンクから剥離してしまう虞があった。また、半導体素子とヒートシンクとを接合する接合部のクラックが比較的多く存在するという問題があった。
そこで、本発明は、上記のような問題点を鑑みてなされたものであり、接合部の適切化及び封止樹脂の密着性の向上化が可能な技術を提供することを目的とする。
本発明に係る半導体装置は、半導体素子と、前記半導体素子と接合される基材と、前記半導体素子と前記基材とを接合する、金属焼結材を含む接合部と、前記半導体素子と電気的に接続されたリードと、前記半導体素子を覆い、かつ、前記基材と前記リードとの少なくとも一部を覆う封止樹脂と、前記基材の表面のうち、前記半導体素子と前記接合部によって接合される接合表面上に配設された第1粗化めっきと、前記基材の前記封止樹脂に沿った表面の少なくとも一部の表面上に配設された第2粗化めっきとを備え、前記第1粗化めっきは、前記第2粗化めっきよりも表面粗さが大きい。前記第1粗化めっきのRMSは、250nm以上であり、前記第2粗化めっきのRMSは、100nm以上かつ250nmより小さく、前記第1粗化めっきは、平面視において前記基材の表面のうち、前記接合表面と隣接する隣接表面上にも配設され、前記隣接表面は、前記接合表面から0.5mm以内の範囲に設けられている。
本発明によれば、第2粗化めっきよりも表面粗さが大きい第1粗化めっきが、基材の表面のうち、半導体素子と接合部によって接合される接合表面上に配設され、第2粗化めっきが、基材の封止樹脂に沿った表面の少なくとも一部の表面上に配設される。このような構成によれば、接合部を適切化でき、封止樹脂の密着性を高めることができる。
実施の形態1に係る半導体装置の概略構成を示す平面図である。 実施の形態1に係る半導体装置の概略構成を示す断面図である。 実施の形態1に係る半導体装置から封止樹脂を取り除いた概略構成を示す平面図である。 実施の形態1に係る粗化めっきを示す平面図である。 図2のB部を拡大した断面図である。 図2のC部を拡大した断面図である。 図2のD部を拡大した断面図である。 対比半導体装置の接合部を示す拡大図である。 実施の形態1に係る半導体装置の接合部を示す拡大図である。 実施の形態2に係る粗化めっきを示す平面図である。 実施の形態2に係る粗化めっきを示す平面図である。 実施の形態2に係る粗化めっきを示す平面図である。 実施の形態2に係る粗化めっきを示す平面図である。 実施の形態3に係る半導体装置の製造方法を示すフローチャートである。 実施の形態3に係る半導体装置の製造方法を示す平面図である。 実施の形態3に係る半導体装置の製造方法を示す平面図である。
以下、添付される図面を参照しながら実施の形態について説明する。以下の各実施の形態で説明される特徴は例示であり、すべての特徴は必ずしも必須ではない。また、以下に示される説明では、複数の実施の形態において同様の構成要素には同じまたは類似する符号を付し、異なる構成要素について主に説明する。また、以下に記載される説明において、「上」、「下」、「左」、「右」、「表」または「裏」などの特定の位置と方向は、実際に実施される際の方向とは必ず一致しなくてもよい。
<実施の形態1>
図1は、本発明の実施の形態1に係る半導体装置の概略構成を示す平面図であり、図2は、図1のA-Aの線に沿った当該概略構成を示す断面図である。図1及び図2に示すように、本実施の形態1に係る半導体装置は、封止樹脂5を備える。図3は、封止樹脂5を取り除いた当該半導体装置の概略構成を示す平面図である。
図2に示すように、本実施の形態1に係る半導体装置は、封止樹脂5以外に、半導体素子1と、回路基板2と、ボンディングワイヤ3と、リード4と、接合部12と、金属焼結材コーティング13と、ヒートシンク21と、粗化めっき22とを備える。
半導体素子1は、例えば、Si(珪素)を含み、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、IGBT(Insulated Gate Bipolar Transistor)、SBD(Schottky Barrier Diode)、及び、PND(PN junction diode)の少なくともいずれか1つを含む。半導体素子1は、例えば、移動体通信及び防災無線に用いる高周波通信用の半導体素子である。なお、半導体素子1の裏面(図2の下面)には、Au(金)製の電極が設けられてもよい。
回路基板2は、例えばボンディングワイヤ3によって半導体素子1と電気的に接続される。回路基板2は、例えば、高周波通信用の半導体装置において高周波特性の整合を取るためのMIC(Microwave Integrated Circuit)基板を含む。
基材であるCu製のヒートシンク21は、半導体素子1及び回路基板2と接合される。接合部12は、半導体素子1及び回路基板2と、ヒートシンク21とを接合する。接合部12は、例えば、Ag(銀)の金属焼結材ペーストを焼結させたAg焼結材などの金属焼結材を含む。
金属焼結材コーティング13は、接合部12と同様の金属焼結材を含み、接合部12と連続している。なお、金属焼結材コーティング13の厚さは、接合部12の厚さよりも薄い。
リード4は、例えばボンディングワイヤ3によって半導体素子1の電極パターン及び回路基板2と電気的に接続される。なお、リード4のうち封止樹脂5によって覆われていない部分は、図示しない外部基板と接続され、外部基板と、半導体素子1及び回路基板2とを電気的に接続する。
封止樹脂5は、半導体素子1及び回路基板2を覆い、かつ、ヒートシンク21及びリード4の少なくとも一部を覆う。これにより、半導体素子1及び回路基板2は、外部の湿気、汚染、熱、電磁界等の影響から隔離され、それらの絶縁性が確保される。封止樹脂5は、例えば、エポキシ系樹脂をトランスファーモールドすることによって形成され、そのように形成された封止樹脂5の吸水率は0.5%以下となる。このように封止樹脂5の吸水率を比較的低くすれば、基板実装時のモールド剥離を抑制することが可能となる。
ヒートシンク21及びリード4の少なくとも一部の表面には、粗化めっき22として第1粗化めっき22L及び第2粗化めっき22Sが配設されている。図4は、図3の構成のうち、粗化めっき22(第1粗化めっき22L及び第2粗化めっき22S)を示す平面図である。図5は、図2のB部を拡大した図であり、図6は、図2のC部を拡大した図であり、図7は、図2のD部を拡大した図である。
図5及び図6に示される第1粗化めっき22Lは、図7に示される第2粗化めっき22Sよりも表面粗さが大きくなっている。
第1粗化めっき22Lは、図2、図4~図6に示すように、ヒートシンク21の表面のうち、半導体素子1と接合部12によって接合される接合表面上に配設される。本実施の形態1では、第1粗化めっき22Lは、接合表面上だけでなく、平面視においてヒートシンク21の表面のうち、当該接合表面に隣接し、かつ、半導体素子1の外側において半導体素子1の外周部と隣接する隣接表面上にも配設されている。ただし、第1粗化めっき22Lが隣接表面上に配設されることは必須ではない。また、本実施の形態1では、第1粗化めっき22Lは、回路基板2についても、半導体素子1についての上記配設と同様に配設されているが、後述の変形例で説明するようにこれは必須ではない。
第2粗化めっき22Sは、図2、図4及び図7に示すように、ヒートシンク21の封止樹脂5に沿った表面と、リード4の封止樹脂5に沿った表面と、の少なくとも一部の表面上に配設される。なお、図2では、ヒートシンク21のうち封止樹脂5から露出した部分には、第2粗化めっき22Sが配設されていないが、当該部分に第2粗化めっき22Sが配設されてもよい。また、図2では、リード4のうち封止樹脂5から露出した部分には、第2粗化めっき22Sが配設されているが、当該部分に第2粗化めっき22Sが配設されなくてもよいし、リード4全てに第2粗化めっき22Sが配設されなくてもよい。
このような粗化めっき22(第1粗化めっき22L及び第2粗化めっき22S)によれば、図2のB部の接合部12の緻密度を高めることができるとともに、図2のC部の金属焼結材コーティング13を形成することができる。これについて、本実施の形態1に係る半導体装置の製造方法である実施の形態3で詳細に説明し、ここでは簡単に説明する。
第1粗化めっき22L上には、接合部12の原料となる金属粒子と、金属粒子の流動性を高めるための溶剤とを含む金属焼結材ペーストが塗布される。塗布された金属焼結材ペーストの一部は、第1粗化めっき22Lの凹凸の表面張力などにより、平面視において外側に浸出する。このとき、金属粒子は溶剤よりも流動性が低いので、金属焼結材ペーストの上記浸出としては、溶剤が主に浸出し、溶剤の浸出に伴って少しの金属粒子も浸出する。
この結果、金属焼結材ペーストが最初に塗布された部分では、溶剤の低減により、残部金属粒子の隙間が低減され、かつ、残部の金属粒子の粘度が高められることになる。一方、金属焼結材ペーストが浸出した部分では、少しの金属粒子が存在することになる。
このような状態で、金属焼結材ペーストが加熱されると、金属焼結材ペーストが最初に塗布された部分の金属粒子から、図5のように緻密度が高くて比較的厚い接合部12が形成される。一方、金属焼結材ペーストが浸出した部分の金属粒子から、図5及び図6のように比較的薄い金属焼結材コーティング13が形成される。なお、図5では、接合部12と、金属焼結材コーティング13とが区別して図示されているが、実際には両者は一体化されている。
図6に示すように、上記によって形成された金属焼結材コーティング13は、第1粗化めっき22Lを覆う。なお、金属焼結材コーティング13は、接合部12から十分に離れた図7のD部では第2粗化めっき22Sを覆っていないが、第1粗化めっき22L周辺の第2粗化めっき22Sを多少覆ってもよい。
この金属焼結材コーティング13が、例えばAgを含む場合、硫化により生成されたOH基で水素結合を形成することができる。このため、粗化めっき22は、アンカー効果に加え、水素結合によって、封止樹脂5とより良好な密着性を得ることができる。この結果、密着性を高めることができ、十分な吸湿リフロー耐性を確保することができる。
第1粗化めっき22LのRMSは、上述した金属焼結材ペーストの浸出を高めるために、250nm以上であることが好ましい。RMSは、原子間力顕微鏡(AFM)で測定可能な、表面粗さを示すパラメータであり、表面の平均線から測定曲線までの偏差の二乗を平均した値の平方根である。
第2粗化めっき22SのRMSは、第2粗化めっき22Sと封止樹脂5との密着強度を高めたり、金属焼結材ペーストの不要な浸出を抑制したりするために、100nm以上かつ250nmより小さいことが好ましい。第2粗化めっき22SのRMSが100nmより小さい場合には、封止樹脂5の密着強度が不足し、リフロー実装時に剥離が発生する可能性がある。ただし、封止樹脂5が剥離したとしても、接合部12への影響が小さく、熱抵抗の増加に繋がらないなどの場合には、第2粗化めっき22SのRMSは100nmより小さくてもよい。さらには、第2粗化めっき22Sの表面粗さが、一般的な平坦めっきの表面粗さでも問題ない場合には、第2粗化めっき22Sは平坦めっきであってもよい。
次に、ヒートシンク21の表面のうち、第1粗化めっき22Lが配設される上面(接合表面及び隣接表面)について説明する。
接合表面は、半導体素子1の下面全体に対応して設けられてもよいし、溶剤及び少しの金属粒子を効率よく浸出することが可能であれば、半導体素子1の下面の四隅(4つの角部)のみ、半導体素子1の下面の長辺のみ、または、短辺のみに対応して設けられてもよい。この場合、接合表面、ひいては第1粗化めっき22Lの面積を低減することができるので、第1粗化めっき22Lを形成するコストを抑制することができる。
接合表面に隣接する隣接表面は、接合表面(平面視における半導体素子1の端)から外側の0.5mm以内の範囲に設けられることが望ましい。このような構成によれば、金属粒子の過度の浸出を抑制することができるので、焼結後の接合部12の緻密度及び厚さが極端に低下することを抑制することができる。接合部12の緻密度及び厚さよりも封止樹脂5の密着性を優先する必要がある場合は、隣接表面は、接合表面から外側の0.5mmよりも大きな範囲であってもよい。このような構成によれば、金属焼結材コーティング13の面積を大きくすることができるため、粗化めっき22と封止樹脂5との密着性を高めることができ、十分な吸湿リフロー耐性を確保することができる。
次に、本実施の形態1によって、接合部12の緻密度を高めることができること、及び、接合部12の厚さを接合に十分な厚さ(例えば30μm以上)にできることを、確かめた結果について説明する。
図8は、第1粗化めっき22Lを形成しなかったときの、半導体素子1の中央付近下の接合部12の拡大図である。図9は、第1粗化めっき22Lを形成したときの、半導体素子1の中央付近下の接合部12の拡大図であり、図5の接合部12の拡大図に相当する。
図8に示すように、第1粗化めっき22Lを形成しなかった対比半導体装置では、接合部12の半導体素子1界面付近に存在する横クラック51や、垂直方向に割れている縦クラック52が発生している。これに対して、図9に示すように、第1粗化めっき22Lを形成した本実施の形態1の半導体装置では、横クラック及び縦クラックの発生が抑制されており、良好な接合状態が得られた。また、図8の接合部12の緻密度は71.3%であったのに対し、図9の接合部12の緻密度は79.1%であり、約10%程度向上した。さらに、図8の接合部12の厚さは12μmであったのに対し、図9の接合部12の厚さは45μmであり、十分な厚さが得られた。
なお、接合部12の厚さが例えば30μm以上である場合には、温度サイクル試験に対する寿命を高めることができるが、これに限ったものではない。接合部12を厚くすれば、熱抵抗が増加してしまうため、半導体装置の熱設計を考慮して、接合部12の厚さを決定すればよい。
次に、粗化めっき22の材料の例について説明する。粗化めっき22は、例えば、Ni(ニッケル)めっき/Pd(パラジウム)めっき/Auめっきの積層を含み、この場合、再表面はAu層となる。Ni層、Pd層、Au層の厚みは、それぞれ、1~3μm、0.01~0.03μm、0.1~3μmが好ましいがこれに限ったものではなく、金属焼結材ペーストとの接合状態によって、各層の厚みを決定すればよい。
上記のような粗化めっき22によれば、下地のNi層が針状に成長し、その表面にPd層及びAu層が形成されるので、粗化めっき22の表面を針状に荒らすことができる。このため、アンカー効果を高めることができるので、封止樹脂5との密着性を高めることができる。なお、粗化めっき22の表面粗さの大小は、粗化めっき22の材料やその割合によって適宜調整することができる。また、焼結時においてNi層が実質的に変形しない、または、粗化めっき22と金属焼結材ペーストとの接合が十分であれば、Pd層は不要である。
<実施の形態1のまとめ>
以上のような本実施の形態1に係る半導体装置によれば、第2粗化めっき22Sよりも表面粗さが大きい第1粗化めっき22Lが、ヒートシンク21の表面のうち、半導体素子1と接合部12によって接合される接合表面上に配設される。このような構成によれば、初期クラックが抑制された、十分な厚さを有する接合部12を得ることができる。また、吸水率が高いプライマー樹脂を用いなくても、金属焼結材コーティング13によって、粗化めっきと封止樹脂5との密着性を高めることができる。これにより、例えば、吸湿リフロー耐性と温度サイクル試験に対する寿命などを向上させることができる。
<変形例>
実施の形態1では、ヒートシンク21はCuから構成されていたが、半導体素子1の動作による熱を逃がす機能を有するのであれば、Cuから構成されていなくてもよい。例えば、ヒートシンク21は、鉄、タングステン、モリブデン、ニッケル、コバルト、これらの合金、または、これらの複合材料から構成されてもよい。このように、高い熱伝導率(例えば200W/mk以上)を有するヒートシンク材を用いれば、半導体素子1から発生する熱を効率よく外に逃がすことができるので、接合部12に加わる歪みを低減できる。また、ヒートシンク21の形状は、四角柱に限ったものではなく、多角柱、円柱、楕円柱、これらの一部に段を設けた形状であってもよい。また、実施の形態1では基材は、ヒートシンク21であったがこれに限ったものではなく、例えば基板などであってもよい。
また実施の形態1では、半導体素子1はSiから構成されていたが、これに限ったものではない。例えば、半導体素子1は、GaAs(ヒ化ガリウム)から構成されてもよいし、SiC(炭化珪素)、GaN(窒化ガリウム)、ダイヤモンドなどのワイドバンドギャップ半導体から構成されてもよい。半導体素子1がワイドバンドギャップ半導体から構成される場合には、電子速度の向上化、ワイドバンドギャップによる絶縁破壊電圧の耐久性の向上化、動作電力の大電力化、動作帯域幅の拡大化、高温動作可能化、小型化、及び、低コスト化といった様々なメリットを得ることができる。特に半導体素子1をGaNから構成する場合には、SiやGaAsから構成する場合と比較して、高温で動作可能であり、半導体素子1のジャンクション温度を高温化(例えば約250℃)することができる。
また実施の形態1では、半導体素子1は、平面視にて長辺と短辺とを有する半導体素子であったが、これに限ったものではなく、例えば、全て辺が等しい半導体素子であってもよい。また、半導体素子1は、高周波通信用の半導体素子に限ったものではなく、例えば電力用の半導体素子などであってよい。
また実施の形態1に係る半導体装置は、半導体素子1及び回路基板2を備えた。しかしながら、回路基板2は必須ではなく、半導体装置は、少なくも半導体素子1を備えていればよい。また、回路基板2の接合部12は、金属焼結材から構成されなくてもよく、例えば、基板実装時のリフロー温度(例えば250℃前後)に耐えられる、AuSn(Snはスズ)合金やPbSn合金などのはんだ材であってもよい。
また、接合部12の金属焼結材は、Ag焼結材に限ったものではなく、例えば、Cu焼結材、Au焼結材、Pd焼結材、Pt焼結材等の貴金属に分類される純金属をベースにした焼結材であってもよいし、Ag-Pd焼結材、Au-Si焼結材、Au-Ge焼結材、Au-Cu焼結材等の合金をベースにした焼結材であってもよい。また、接合部12の金属焼結材は、100%の金属微粒子であってもよいし、金属微粒子と樹脂材(例えば10%程度のエポキシ系、シリコン系、アクリル系樹脂など)とを混合した金属焼結材であってもよい。
<実施の形態2>
図10~図13は、本発明の実施の形態2に係る粗化めっき22(第1粗化めっき22L及び第2粗化めっき22S)を示す平面図である。
実施の形態1では、図4に示したように、第1粗化めっき22Lは、平面視においてヒートシンク21の表面のうち、上記接合表面に隣接し、かつ、半導体素子1の外側において半導体素子1の外周部と隣接する隣接表面上にも配設されていた。しかしながら、金属焼結材ペーストの溶剤及び金属粒子のそれぞれの一部を効率よく浸出することが可能であれば、以下で説明するように、第1粗化めっき22Lが配設される隣接表面は、例えば、半導体素子1の四隅(4つ角部)近傍のみ、半導体素子1の長辺近傍のみ、または、短辺近傍のみに対応して設けられてもよい。この場合、第1粗化めっき22Lの面積を低減することができるので、第1粗化めっき22Lを形成するコストを抑制することができる。
図10に示す構成では、平面視における半導体素子1の形状は角部を有している。そして、第1粗化めっき22Lは、平面視においてヒートシンク21の表面のうち、接合表面に隣接し、かつ、半導体素子1の外側において上記角部と隣接する隣接表面上にも配設されている。このような構成によれば、第1粗化めっき22Lが、比較的大きな熱応力が発生する四隅のみに配設されるため、低コストで吸湿リフロー耐性と、温度サイクル試験に対する寿命とを確保できる。なお、図10では、第1粗化めっき22Lは、半導体素子1の4つの角部に隣接して配設されているが、対角に位置する一対の角部にのみ隣接して配設されてもよい。
図11に示す構成では、平面視における半導体素子1の形状は、短辺及び長辺を有している。そして、第1粗化めっき22Lは、平面視においてヒートシンク21の表面のうち、接合表面に隣接し、かつ、半導体素子1の外側において上記短辺と隣接する隣接表面上にも配設されている。このような構成によれば、金属焼結材コーティング13の面積を図10の構成よりも大きくすることができるため、第1粗化めっき22Lのコストを抑えつつ、吸湿リフロー耐性と、温度サイクル試験に対する寿命とをさらに高めることができる。
図12に示す構成では、図11に示す構成と同様に、平面視における半導体素子1の形状は、短辺及び長辺を有している。そして、第1粗化めっき22Lは、平面視においてヒートシンク21の表面のうち、接合表面に隣接し、かつ、半導体素子1の外側において上記長辺と隣接する隣接表面上にも配設されている。このような構成によれば、金属焼結材コーティング13の面積を図11の構成よりも大きくすることができるため、第1粗化めっき22Lのコストを抑えつつ、吸湿リフロー耐性と、温度サイクル試験に対する寿命とをさらに高めることができる。
図13に示す構成では、平面視における半導体素子1の形状は、一対の長辺(一対の辺)を有している。そして、第1粗化めっき22Lは、平面視においてヒートシンク21の表面のうち、接合表面に隣接し、かつ、半導体素子1の外側において上記一対の長辺とそれぞれ隣接する1組以上の隣接表面上にも配設されている。各組の隣接表面同士は、平面視において半導体素子1を介して対向している。このような構成によれば、第1粗化めっき22Lが配設される領域が、平面視での縦方向及び横方向に凹凸形状を有することにより、第1粗化めっき22Lの表面積が大きくなるため、金属焼結材ペースト11の溶剤を効率的に浸出させることができる。また、第1粗化めっき22Lによる高さ方向のアンカー効果だけでなく、平面視での縦方向及び横方向のアンカー効果も得られるため、吸湿リフロー耐性と温度サイクル試験に対する寿命とをさらに高めることができる。
<実施の形態3>
図14は、本発明の実施の形態3に係る半導体装置の製造方法を示すフローチャートである。以下、その製造方法として、実施の形態1及び実施の形態2に係る半導体装置を製造する方法について説明する。
まず、第1粗化めっき22L及び第2粗化めっき22Sが配設されたヒートシンク21を準備する。そして、ステップS1にて、粗化めっきである第1粗化めっき22L上に金属焼結材ペーストを塗布する(塗布工程)。なお、金属焼結材ペーストの塗布には、ディスペンスが用いられてもよいし、スクリーン印刷やスタンピングなどが用いられてもよい。
金属焼結材ペーストは、一般的にサブミクロンサイズ、ナノサイズ、または、その両方のサイズを有する金属粒子と、金属粒子表面を覆う保護膜と、金属粒子を分散させるための溶剤とを含む。金属粒子は、球体形状に限ったものではなく、フレーク形状、球体を針状で覆った形状など、様々な形状を有してもよい。
ステップS2にて、一定時間待機することによって、金属焼結材ペーストの溶剤及び金属粒子のそれぞれの一部を平面視にて外側に浸出させる(ウェイト工程)。図15は、ウェイト工程後の状態を示す平面図である。なお、以下では、金属粒子がぞんざいする範囲を、金属粒子14aまたは金属粒子14bと記すこともある。
図15に示すように、ウェイト工程によって、金属焼結材ペースト11のうち、多くの溶剤15(一部の溶剤)及び少しの金属粒子14a(一部の金属粒子)が外側に浸出する。浸出する溶剤15は、第1粗化めっき22Lを超えて第2粗化めっき22Sまで到達する。一方、浸出する金属粒子14aは、溶剤15の浸出に伴って拡がっていくが、溶剤15よりも拡がらず、ステップS1で金属焼結材ペースト11が塗布された部分から0.1mm程度の範囲に留まる。また、金属粒子は溶剤よりも流動性が低いので、ステップS1で金属焼結材ペースト11が塗布された部分には、多くの金属粒子14b(残部の金属粒子)が存在する。
なお、半導体素子1が載置される領域から0.5mm外側に金属粒子14aが浸出するのにかかる時間は約1分である。浸出時間と浸出距離とは概ね比例関係にあるため、金属焼結材コーティング13となる金属粒子14aの面積によって待機時間を制御すればよい。なお、このウェイト工程によって、金属焼結材ペースト11の溶剤及び金属粒子は、第1粗化めっき22Lの表面の全てに設けられてもよいし、第1粗化めっき22Lの表面の一部に設けられてもよい。
ステップS3にて、金属焼結材ペースト11における残部の金属粒子14b上に半導体素子1を載置する(素子載置工程)。この載置には例えばマウンタなどが用いられる。半導体素子1が載置された残部の金属粒子14bは、半導体素子1から押されることによりある程度拡がる。
ステップS4にて、例えば無加圧で金属焼結材ペースト11を加熱して、残部の金属粒子14bを焼結することによって、半導体素子1とヒートシンク21とを接合する接合部12を形成する(接合工程)。なお、金属焼結材ペースト11を約200℃で加熱すると、保護膜や溶剤の揮発が高められ、ネッキング焼結した金属粒子14bを含む接合部12が形成される。ネッキング焼結した接合部12は、バルクの金属と実質的に同じ熱伝導率及び耐熱性を有することが期待される。
図16は、接合工程後の状態を示す平面図である。焼結後、溶剤15は、溶剤の排出跡17となり、残部の金属粒子14bは、断面視において裾広がり形状(フィレット)を有する接合部12となり、一部の金属粒子14bは、金属焼結材コーティング13となる。なお、金属焼結材コーティング13は、第1粗化めっき22Lとほぼ同じ領域を有するため、第1粗化めっき22Lの位置及び面積を制御することで、金属焼結材コーティング13の位置及び面積を制御することが可能になる。
ステップS5にて、半導体素子1及び回路基板2の表面電極、並びに、リード4をボンディングワイヤ3にて接続することによって、これらを電気的に接続する(接続工程)。
ステップS6にて、半導体素子1及び回路基板2を覆い、かつ、ヒートシンク21及びリード4の少なくとも一部を覆う封止樹脂5を形成する(封止工程)。以上により、実施の形態1及び実施の形態2に係る半導体装置が完成する。
<実施の形態3のまとめ>
以上のような本実施の形態3に係る半導体装置の製造方法によれば、実施の形態1及び実施の形態2に係る半導体装置、つまり、初期クラックが抑制された接合部12を備える半導体装置を形成することができる。また本実施の形態3によれば、金属焼結材コーティング13を形成することができるので、製造工程の複雑化を抑制することができる。
なお、本発明は、その発明の範囲内において、各実施の形態及び各変形例を自由に組み合わせたり、各実施の形態及び各変形例を適宜、変形、省略したりすることが可能である。
1 半導体素子、4 リード、5 封止樹脂、11 金属焼結材ペースト、12 接合部、14a,14b 金属粒子、15 溶剤、21 ヒートシンク、22L 第1粗化めっき、22S 第2粗化めっき。

Claims (8)

  1. 半導体素子と、
    前記半導体素子と接合される基材と、
    前記半導体素子と前記基材とを接合する、金属焼結材を含む接合部と、
    前記半導体素子と電気的に接続されたリードと、
    前記半導体素子を覆い、かつ、前記基材と前記リードとの少なくとも一部を覆う封止樹脂と、
    前記基材の表面のうち、前記半導体素子と前記接合部によって接合される接合表面上に配設された第1粗化めっきと、
    前記基材の前記封止樹脂に沿った表面の少なくとも一部の表面上に配設された第2粗化めっきと
    を備え、
    前記第1粗化めっきは、前記第2粗化めっきよりも表面粗さが大きく、
    前記第1粗化めっきのRMSは、250nm以上であり、
    前記第2粗化めっきのRMSは、100nm以上かつ250nmより小さく、
    前記第1粗化めっきは、平面視において前記基材の表面のうち、前記接合表面と隣接する隣接表面上にも配設され、
    前記隣接表面は、前記接合表面から0.5mm以内の範囲に設けられている、半導体装置。
  2. 請求項1に記載の半導体装置であって、
    平面視における前記半導体素子の形状は角部を有し、
    前記第1粗化めっきは、平面視において前記基材の表面のうち、前記接合表面に隣接し、かつ、前記半導体素子の外側において前記角部と隣接する隣接表面上にも配設されている、半導体装置。
  3. 請求項1に記載の半導体装置であって、
    平面視における前記半導体素子の形状は、短辺及び長辺を有し、
    前記第1粗化めっきは、平面視において前記基材の表面のうち、前記接合表面に隣接し、かつ、前記半導体素子の外側において前記短辺及び前記長辺の少なくともいずれか一方の辺と隣接する隣接表面上にも配設されている、半導体装置。
  4. 請求項1に記載の半導体装置であって、
    平面視における前記半導体素子の形状は、一対の辺を有し、
    前記第1粗化めっきは、平面視において前記基材の表面のうち、前記接合表面に隣接し、かつ、前記半導体素子の外側において前記一対の辺とそれぞれ隣接する1組以上の隣接表面上にも配設されており、
    各組の前記隣接表面同士は、平面視において前記半導体素子を介して対向している、半導体装置。
  5. 請求項1から請求項のうちのいずれか1項に記載の半導体装置であって、
    前記第2粗化めっきは、前記リードの前記封止樹脂に沿った表面の少なくとも一部の表面上にも配設されている、半導体装置。
  6. 基材の表面に設けられた粗化めっき上に金属焼結材ペーストを塗布し、前記金属焼結材ペーストの溶剤及び金属粒子のそれぞれの一部を平面視にて前記金属焼結材ペーストが塗布された部分の外縁から外側に浸出させる工程と、
    前記金属焼結材ペーストにおける残部の前記金属粒子上に半導体素子を載置する工程と、
    前記金属焼結材ペーストを加熱して、前記残部の金属粒子を焼結することによって、前記半導体素子と前記基材とを接合する接合部を形成する工程と、
    前記半導体素子にリードを電気的に接続する工程と、
    前記半導体素子を覆い、かつ、前記基材と前記リードとの少なくとも一部を覆う封止樹脂を形成する工程と
    を備える、半導体装置の製造方法。
  7. 請求項に記載の半導体装置の製造方法であって、
    前記金属焼結材ペーストの前記溶剤及び前記金属粒子のぞれぞれの前記一部を浸出させる前記工程によって、当該金属焼結材ペーストの前記溶剤及び前記金属粒子を前記粗化めっきの表面の全てに設ける、半導体装置の製造方法。
  8. 請求項に記載の半導体装置の製造方法であって、
    前記金属焼結材ペーストの前記溶剤及び前記金属粒子のぞれぞれの前記一部を浸出させる前記工程によって、当該金属焼結材ペーストの前記溶剤及び前記金属粒子を前記粗化めっきの表面の一部に設ける、半導体装置の製造方法。
JP2019190084A 2019-10-17 2019-10-17 半導体装置、及び、その製造方法 Active JP7418178B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019190084A JP7418178B2 (ja) 2019-10-17 2019-10-17 半導体装置、及び、その製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019190084A JP7418178B2 (ja) 2019-10-17 2019-10-17 半導体装置、及び、その製造方法

Publications (2)

Publication Number Publication Date
JP2021064761A JP2021064761A (ja) 2021-04-22
JP7418178B2 true JP7418178B2 (ja) 2024-01-19

Family

ID=75486578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019190084A Active JP7418178B2 (ja) 2019-10-17 2019-10-17 半導体装置、及び、その製造方法

Country Status (1)

Country Link
JP (1) JP7418178B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018154635A1 (ja) 2017-02-21 2018-08-30 三菱電機株式会社 半導体装置
JP2019016724A (ja) 2017-07-10 2019-01-31 パナソニックIpマネジメント株式会社 電子機器モジュール

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018154635A1 (ja) 2017-02-21 2018-08-30 三菱電機株式会社 半導体装置
JP2019016724A (ja) 2017-07-10 2019-01-31 パナソニックIpマネジメント株式会社 電子機器モジュール

Also Published As

Publication number Publication date
JP2021064761A (ja) 2021-04-22

Similar Documents

Publication Publication Date Title
JP6632686B2 (ja) 半導体装置および半導体装置の製造方法
US8630097B2 (en) Power module using sintering die attach and manufacturing method thereof
TWI485817B (zh) 微電子封裝及其散熱方法
TW201238023A (en) Semiconductor device and method for manufacturing semiconductor device
CN107210289B (zh) 半导体器件
US8637379B2 (en) Device including a semiconductor chip and a carrier and fabrication method
US10950527B2 (en) Semiconductor device and method for manufacturing the same
JPWO2018194153A1 (ja) 電力用半導体モジュールおよび電力用半導体モジュールの製造方法
CN109168320B (zh) 半导体装置
KR20180016307A (ko) 다이 부착 방법 및 그러한 방법에 기초하여 제조된 반도체 디바이스
CN109616460B (zh) 电力用半导体装置
CN103928448A (zh) 芯片装置和用于制造芯片装置的方法
TW201921518A (zh) 半導體裝置之製造方法及半導體裝置
JP6399906B2 (ja) パワーモジュール
CN101652856A (zh) 用于改良热性能的具有焊接盖的集成电路封装
JP2017092389A (ja) 半導体装置
JP2019029662A (ja) 半導体装置および半導体装置の製造方法
US9196602B2 (en) High power dielectric carrier with accurate die attach layer
JP2012138470A (ja) 半導体素子、半導体装置および半導体装置の製造方法
JP7418178B2 (ja) 半導体装置、及び、その製造方法
CN108701671A (zh) 制造电路载体的方法、电路载体、制造半导体模块的方法和半导体模块
JP5954374B2 (ja) 絶縁基板、その製造方法、半導体モジュールおよび半導体装置
JP2003133329A (ja) 半導体装置
JP2016129254A (ja) 半導体装置
CN115312505A (zh) 一种功率器件的无引线封装结构及封装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240109

R150 Certificate of patent or registration of utility model

Ref document number: 7418178

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150