CN1905164A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1905164A
CN1905164A CNA2006101076484A CN200610107648A CN1905164A CN 1905164 A CN1905164 A CN 1905164A CN A2006101076484 A CNA2006101076484 A CN A2006101076484A CN 200610107648 A CN200610107648 A CN 200610107648A CN 1905164 A CN1905164 A CN 1905164A
Authority
CN
China
Prior art keywords
peristome
substrate
film
semiconductor device
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101076484A
Other languages
English (en)
Other versions
CN1905164B (zh
Inventor
鹤目卓也
道前芳隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1905164A publication Critical patent/CN1905164A/zh
Application granted granted Critical
Publication of CN1905164B publication Critical patent/CN1905164B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明旨在提供如下半导体装置及其制造方法：即使在层叠多个形成在衬底上的半导体元件的情况下，也可以通过衬底电连接被层叠了的半导体元件。本发明的技术方案的要点如下：在衬底的一面上选择性地形成凹部或从衬底的一面贯穿到另一面的开口部；覆盖衬底的一面及凹部或开口部地形成具有晶体管的元件群；以及，通过从另一面使衬底薄膜化来暴露形成在凹部或开口部中的元件群。作为使衬底薄膜化的方法，可以进行研磨处理、抛光处理、采用化学处理的蚀刻等而部分地除去衬底的一部分。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法，特别涉及形成在衬底一面上的半导体元件通过该衬底在衬底的另一面上可以实现电连接的半导体装置及其合适的制造方法。
背景技术
近年来，通过在玻璃等硬性衬底上形成半导体元件，作为如下用途的半导体装置的开发正在积极地进行：LCD、有机EL等显示器、光传感器、太阳能电池等光电转换元件等。此外，还通过使用Si片(wafer)形成半导体元件来进行作为便携式电话等用途的半导体装置的开发。除了上述以外，正在积极进行非接触地收发数据的半导体装置(也称为RFID(Radio Frequency Identification；射频识别)标签、ID标签、IC标签、IC芯片、RF(Radio Frequency；射频)标签、无线标签、电子标签、无线芯片)的开发。不管使用玻璃等硬性衬底或Si等半导体衬底等的哪一种制造这种半导体装置，都被要求半导体装置的薄膜化或小型化等。
作为使半导体装置薄膜化的方法，正在进行例如研磨、抛光衬底的方法或利用化学反应而蚀刻衬底的方法等(例如，参照专利文件1)。
专利文件1特开2002-87844号公报
然而，一般地说，在使用上述方法进行衬底的薄膜化的情况下，在衬底的一面上形成有半导体元件，并且，通过衬底使形成在衬底的一面上的半导体元件和衬底的另一面之间实现导通的方法还没有确定。因此，虽然可以层叠被薄膜化了的半导体元件，但是在电连接被层叠了的半导体元件的情况下需要布线配置等。因此，难以赋予更高的附加价值。
发明内容
鉴于上述问题，本发明旨在提供如下半导体装置及其制造方法：即使在层叠多个形成在衬底上的半导体元件的情况下，也可以通过衬底电连接被层叠了的半导体元件。
本发明的半导体装置的制造方法包括如下步骤：在衬底的一面上选择性地形成凹部或从衬底的一面贯穿到另一面的开口部；覆盖衬底的一面及凹部或开口部地形成具有晶体管的元件群；以及，通过从另一面使衬底薄膜化来暴露形成在凹部或开口部中的元件群。作为使衬底薄膜化的方法，可以从衬底的另一面上进行研磨处理、抛光处理、采用化学处理的蚀刻等而部分地除去衬底。注意，这些进行薄膜化的方法也可以组合采用。例如，从衬底的另一面上进行研磨处理后，接着，从衬底的另一面上进行抛光处理。
此外，本发明的半导体装置的其他制造方法包括如下步骤：在凹部选择性地形成在一面上的衬底上，覆盖一面和凹部地形成用作基底膜的绝缘膜；在绝缘膜上形成半导体膜；在半导体膜上中间夹有栅极绝缘膜地形成栅极；在半导体膜中形成用作源极区域或漏极区域的杂质区域；覆盖半导体膜和栅极地形成第一层间绝缘膜；选择性地蚀刻第一层间绝缘膜以形成达到半导体膜的杂质区域的第一开口部；除去形成在凹部上的第一层间绝缘膜而形成第二开口部；在第一开口部和第二开口部中选择性地形成导电膜；覆盖第一层间绝缘膜和导电膜地形成第二层间绝缘膜；以及，通过从另一面使衬底薄膜化来暴露形成在第二开口部中的导电膜。此外，在上述结构中，也可以使用具有从一面贯穿到另一面的开口部的衬底而不使用在衬底的一面上形成有凹部的衬底
此外，作为本发明的半导体装置的其他制造方法，在上述结构中，形成第二开口部并使它大于第一开口部。注意，开口部大意味着开口部的深度或沿垂直于深度方向的方向的开口部的宽度(面积)大。此外，在上述结构中，可以使用互不相同的方法或材料形成在第一开口部中形成的导电膜和在第二开口部中形成的导电膜。例如，也可以在第一开口部中通过CVD法或溅射法等选择性地形成导电膜之后，在第二开口部中通过丝网印刷法、液滴喷出法或分配器法等选择性地形成导电膜。
此外，本发明的半导体装置的其他制造方法包括如下步骤：在形成有从一面贯穿到另一面的第一开口部的衬底上覆盖一面和第一开口部地形成用作基底膜的绝缘膜；在绝缘膜上形成半导体膜；在半导体膜上中间夹有栅极绝缘膜地形成栅极；在半导体膜中形成用作源极区域或漏极区域的杂质区域；覆盖半导体膜和栅极地形成第一层间绝缘膜；选择性地蚀刻第一层间绝缘膜以形成达到半导体膜的杂质区域的第二开口部；除去形成在第一开口部上的第一层间绝缘膜以形成第三开口部；在第二开口部和第三开口部中选择性地形成导电膜；覆盖第一层间绝缘膜和导电膜地形成第二层间绝缘膜；以及，通过从另一面使衬底薄膜化来暴露形成在第三开口部中的导电膜。
此外，本发明的半导体装置的其他制造方法包括如下步骤：在形成有从一面贯穿到另一面的第一开口部的衬底上覆盖一面和第一开口部地形成用作基底膜的绝缘膜；在绝缘膜上形成半导体膜；在半导体膜上中间夹有栅极绝缘膜地形成栅极；在半导体膜中形成用作源极区域或漏极区域的杂质区域；覆盖半导体膜和栅极地形成第一层间绝缘膜；选择性地蚀刻第一层间绝缘膜以形成达到半导体膜的杂质区域的第二开口部；在第二开口部中选择性地形成第一导电膜；除去形成在第一开口部上的第一层间绝缘膜以形成第三开口部；在第三开口部中选择性地形成第二导电膜；覆盖第一层间绝缘膜、第一导电膜、以及第二导电膜地形成第二层间绝缘膜；以及，通过从另一面使衬底薄膜化来暴露形成在第三开口部中的第二导电膜。
本发明的半导体装置包括：具有从一面贯穿到另一面的开口部的衬底；以及，形成在衬底的一面上和开口部中的元件群，其中，在衬底的另一面上暴露着形成在开口部中的元件群的至少一部分，并且，衬底为1至100μm(包含1和100)。
此外，本发明的半导体装置的其他结构包括：具有从一面贯穿到另一面的开口部的衬底；形成在衬底的一面上的晶体管；以及，形成在开口部中的导电膜，其中，晶体管电连接于导电膜，并且，在衬底的另一面上暴露着形成在开口部中的导电膜的至少一部分，并且，衬底厚度为1至100μm(包含1和100)。
在本发明中，在与形成有半导体元件的衬底一侧相反一侧的一面上可以通过该衬底电连接于半导体元件，因此，半导体元件的配置自由度提高了。此外，通过以多层连接而层叠半导体元件，可以实现半导体装置的小型化和高性能化。
附图说明
图1A至1E是表示本发明的半导体装置的制造方法的一个例子的图；
图2A至2D是表示本发明的半导体装置的制造方法的一个例子的图；
图3A至3E是表示本发明的半导体装置的制造方法的一个例子的图；
图4A至4D是表示本发明的半导体装置的制造方法的一个例子的图；
图5A和5B是表示本发明的半导体装置的制造方法的一个例子的图；
图6A至6C是表示本发明的半导体装置所包括的薄膜晶体管的一个例子的图；
图7A至7E是表示本发明的半导体装置的制造方法的一个例子的图；
图8A至8D是表示本发明的半导体装置的制造方法的一个例子的图；
图9是表示本发明的半导体装置的使用方式的一个例子的图；
图10A至10C是表示本发明的半导体装置的使用方式的一个例子的图；
图11A至11C是表示本发明的半导体装置的使用方式的一个例子的图；
图12A至12D是表示本发明的半导体装置的使用方式的一个例子的图；
图13A至13C是表示本发明的半导体装置的使用方式的一个例子的图；
图14A至14H是表示本发明的半导体装置的使用方式的一个例子的图；
图15A和15B是表示本发明的半导体装置的使用方式的一个例子的图；
图16A和16B是表示本发明的半导体装置的使用方式的一个例子的图；
图17是表示本发明的半导体装置的使用方式的一个例子的图；
图18A至18G是表示本发明的半导体装置的使用方式的一个例子的图；
图19A至19F是表示本发明的半导体装置的使用方式的一个例子的图；
图20A至20D是表示本发明的半导体装置的使用方式的一个例子的图；
图21是表示本发明的半导体装置的使用方式的一个例子的图。
具体实施方式
下面，将参照附图说明本发明的实施方式。但是，本发明不局限于如下说明，本领域人员可以很容易地理解一个事实就是其方式和详细内容可以被变换为各种各样的形式，而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在以下实施方式所记载的内容中。注意，在以下说明的本发明的结构中有一种情况就是在不同的附图中使用相同符号来表示相同部分并省略其说明。
作为本发明的半导体装置的一个例子，可以举出如下结构：具有形成在衬底的一(第一)面(以下也记为“表面”)上的半导体元件，并且，该半导体元件可以通过衬底在衬底的另一(第二)面(以下记为“背面”)上实现电连接。具体地，在具有从表面贯穿到背面的开口部的衬底的表面上形成有晶体管等的半导体元件，并且，可以通过所述开口部电连接半导体元件和衬底的背面一侧。
下面，将参照附图(图1A至1E、图2A至2D)说明本发明的半导体装置的制造方法的一个例子。注意，图2A至2D相当于图1A至1E的透视图。
首先，准备衬底101并使用氢氟酸(HF)、碱、或纯水清洗其表面(图1A)。
作为衬底101，可以使用玻璃衬底、石英衬底、陶瓷衬底、或包含不锈钢的金属衬底等。此外，也可以使用Si等的半导体衬底。除了上述以外，还可以使用由柔性合成树脂如以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)为代表的塑料或丙烯等构成的衬底。此外，若使用上述衬底，其面积和形状就没有特别的限制，因此，例如，可以使用一边为1m或更大的矩形状衬底，使得产率极为上升。与使用圆形硅衬底的情况相比，这是很大的优点。注意，也可以预先进行抛光处理而平整衬底的表面。
其次，在衬底101的一面上形成凹部102。可以通过对衬底101进行蚀刻或激光照射等来选择性地形成凹部102(图1B、图2A)。注意，也可以形成从衬底101的一面(表面)贯穿到另一面(背面)的开口部而不在衬底101的表面上形成凹部。
凹部102的形状(在形成开口部的情况下，就是开口部的形状)可以是任何形状，例如，可以将它形成为线状、圆状、或矩形状等。例如，作为凹部102的大小(在形成开口部的情况下，就是开口部的大小)，其深度设定为1至100μm(包含1和100)，优选为2至50μm(包含2和50)，而其宽度设定为10μm至10mm(包含10)，优选为100μm至1mm(包含100和1)。注意，也可以将要形成在衬底上的凹部或开口部形成为沿着深度方向的锥形。
其次，在衬底101的表面上形成元件群103(图1C、图2B)。注意，形成元件群103并使至少其一部分填充于形成在衬底101上的凹部102中。
元件群103是由例如晶体管或二极管等的半导体元件构成的。作为晶体管，可以使用：将形成在玻璃等硬性衬底上的半导体膜用作沟道的薄膜晶体管(TFT)；形成在Si等半导体衬底上并将该衬底用作沟道的场效应晶体管(FET)、或将有机材料用作沟道的有机TFT等。此外，作为二极管，可以使用各种二极管如变容二极管、肖特基二极管、或隧道二极管等。在本发明中，可以通过使用上述晶体管和二极管等形成各种各样的集成电路如CPU、存储器、微处理器或各种传感器如温度传感器、湿度传感器或生物传感器等、等等。此外，元件群103可以采用如下形式：不仅具有晶体管等的半导体元件，而且还具有天线。元件群103形成有天线的半导体装置使用在天线中产生的交流电压而进行工作，此外，可以通过调制施加到天线中的交流电压来与外部设备(读写器)进行非接触数据收发。注意，天线可以与具有晶体管的集成电路一起形成，或者，也可以在不与集成电路一起形成天线之后电连接天线和集成电路。
在形成晶体管用作元件群103的情况下，优选地，在衬底101的表面上(除了凹部102以外的部分)形成晶体管，并且，在凹部102中形成电连接于该晶体管的导电膜。
其次，使用薄膜化单元104使衬底101薄膜化(图1D、图2C)。在此，该衬底101的薄膜化是从衬底101的背面使用薄膜化单元104而进行，直到暴露在凹部102中形成有的元件群103。
作为薄膜化单元104，可以采用研磨处理、抛光处理、或采用化学处理的蚀刻等。在研磨处理中，使用磨刀石的粒子削去被处理物的表面(在此，是衬底101的另一面)而使它平滑。在抛光处理中，使用抛光布纸或抛光粒等的抛光材料并利用塑性平滑作用或摩擦抛光作用而使被处理物的表面平滑。在化学处理中，使用药剂对被处理物进行化学蚀刻。注意，作为抛光处理，也可以使用CMP(Chemical MechanicalPolishing；化学机械抛光)。
例如，在对衬底101的另一面进行研磨处理之后，还可以对衬底101的另一面进行抛光处理，以使衬底101薄膜化。此外，在进行研磨处理和抛光处理的单方或双方之后，还可以采用化学处理来进行蚀刻，以使衬底薄膜化或者除去衬底。在使用玻璃衬底作为衬底101的情况下，可以进行使用包含氟氢酸的药液的化学蚀刻作为化学处理。注意，当使衬底101薄膜化时，将被薄膜化了之后所残留的衬底的厚度设定为100μm或更小，优选为50μm或更小，更优选为30μm或更小，以使要获得的半导体装置具有柔性。此外，被薄膜化了之后所残留的衬底用作保护膜，即，确保半导体装置的耐受性并防止来自外部的杂质元素和水分等侵入半导体元件中，因此，优选将衬底的厚度设定为1μm或更大，优选为2μm或更大，更优选为4μm或更大。
此外，当进行研磨处理、抛光处理、或采用化学处理的蚀刻而使衬底101薄膜化时，若衬底101和形成在开口部中的元件群103之间具有蚀刻选择比，元件群103就可以用作停止器(stopper)。例如，当将作为元件群103的一部分的导电膜设在形成在衬底101上的凹部102中时，通过使用具有比衬底101更高物理强度、化学强度的材料作为该导电膜的材料，当使衬底101薄膜化时可以将该导电膜用作停止器。
经过上述步骤，可以制造本发明的半导体装置(图1E、图2D)。图1E所示的半导体装置形成有使衬底101薄膜化而获得的衬底106、形成在该衬底106的一面上的元件群103。此外，衬底106形成有贯穿该衬底106的开口部105，并且，元件群103的一部分形成为暴露在衬底106的另一面(背面)上的状态，因为元件群103的一部分填充所述开口部105中。因此，本发明所示的半导体装置在衬底106的背面一侧可以通过衬底电连接于元件群103。
实施方式1
本实施方式将参照附图更具体地说明本发明的半导体装置的制造方法的一个例子。
首先，从衬底201的一表面上进行蚀刻或激光照射等而选择性地形成凹部202(图3A)。注意，也可以形成从衬底201的一面(表面)贯穿到另一面(背面)的开口部，而不在衬底201的表面上形成凹部。凹部202的形状(在形成开口部的情况下，就是开口部的形状)可以是任何形状，例如，可以形成为线状、圆状、或矩形状等。作为凹部202的大小(在形成开口部的情况下，就是开口部的大小)，其深度设定为1至100μm(包含1和100)，优选为2至50μm(包含2和50)，而其宽度设定为10μm至10mm(包含10)，优选为100μm至1mm(包含100和1)。注意，也可以将要形成在衬底上的凹部或开口部形成为沿着深度方向的锥形。
其次，在衬底201上形成绝缘膜203用作基底膜，然后，在该绝缘膜203上形成半导体膜204(图3B)。注意，绝缘膜203和半导体膜204还形成在凹部202中。
绝缘膜203是可以通过使用CVD法或溅射法等并且使用包含氧或氮的绝缘膜如氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧氮化硅(SiOxNy)(x＞y)膜、氮氧化硅(SiNxOy)(x＞y)膜等的单层结构或它们的叠层结构而形成的。例如，在绝缘膜203由两层结构构成的情况下，优选形成氮氧化硅膜作为第一层的绝缘膜，形成氧氮化硅膜作为第二层的绝缘膜。此外，在绝缘膜203由三层结构构成的情况下，优选形成氧氮化硅膜作为第一层的绝缘膜，形成氮氧化硅膜作为第二层的绝缘膜，形成氧氮化硅膜作为第三层的绝缘膜。通过如上所述那样形成用作基底膜的绝缘膜203，可以抑制来自衬底201的Na等碱金属或碱土金属扩散到半导体膜204中而影响到半导体元件的特性。
可以使用非晶(amolphous)半导体或半晶半导体(SAS；semiamolphous semiconductor)形成半导体膜204。此外，也可以使用多晶半导体膜。SAS是具有介于非晶和结晶结构(包括单晶、多晶)的中间结构和自由能方面稳定的第三状态的半导体，并且，SAS包含近程有序的晶格歪斜的晶质区域。至少在膜中的一部分区域中可以观察到0.5至20nm的结晶区域，在以硅为主成分的情况下，拉曼光谱(Raman spectrum)移动到比520cm-1更低的波数一侧。在X线衍射中，可以观察到由来于硅晶格的(111)、(220)的衍射峰。为了终结悬空键(dangling bond)，至少含有1原子％或更大的氢或卤素。SAS是对包含硅的气体进行辉光放电分解(等离子体CVD)而形成的。作为包含硅的气体，可以使用SiH4，其他还可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。此外，也可以混合有GeF4。可以将该包含硅的气体用H2、或H2和选自He、Ar、Kr、Ne中的一种或多种稀有气体元素来稀释。稀释率在2至1000倍的范围内。压力大约设定为0.1至133Pa的范围，电源频率为1至120MHz，优选为13至60MHz。衬底的加热温度只要为300℃或更小即可。作为膜中的杂质元素，理想的是氧、氮、碳等大气成分的杂质为1×1020atoms/cm3或更小。尤其是氧浓度为5×1019atoms/cm3或更小，优选为1×1019atoms/cm3或更小。在此，使用溅射法、CVD法等并使用以硅(Si)为主成分的材料(例如SixGe1-x等)形成非晶半导体膜，然后，使用结晶化法如激光结晶化法、使用RTA或退火炉的热结晶化法、使用促进结晶化的金属元素的热结晶化法等而使该非晶半导体膜结晶化。此外，也可以通过施加DC偏压而产生热等离子体来将该热等离子体影响到半导体膜，以进行半导体膜的结晶化。
其次，选择性地蚀刻半导体膜204，以形成岛状半导体膜206a至206c，然后，覆盖该岛状半导体膜206a至206c地形成栅极绝缘膜207(图3C)。
可以通过使用CVD法或溅射法等并使用包含氧或氮的绝缘膜如氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧氮化硅(SiOxNy)(x＞y)膜、氮氧化硅(SiNxOy)(x＞y)膜等的单层结构或它们的叠层结构来形成栅极绝缘膜207。此外，也可以对岛状的半导体膜206a至206c在氧气氛下(例如，在氧(O2)和稀有气体(包含He、Ne、Ar、Kr、Xe中的至少一个)的气氛下，或者在氧和氢(H2)和稀有气体的气氛下)，或者在氮气氛下(例如，在氮(N2)和稀有气体(包含He、Ne、Ar、Kr、Xe中的至少一个)的气氛下，或者在氮和氢和稀有气体的气氛下，或者在NH3和稀有气体的气氛下)进行高密度等离子体处理而对岛状半导体膜206a至206c的表面进行氧化处理或氮化处理，以形成栅极绝缘膜。由氧化处理层或氮化处理层构成的栅极绝缘膜，与使用CVD法或溅射法等形成的绝缘膜相比，膜厚等的均匀性良好，并且所述栅极绝缘膜具有细致的膜，其中，该氧化处理层或氮化处理层是通过利用高密度等离子体处理对岛状半导体膜206a至206c进行氧化处理或氮化处理而形成的。
其次，在栅极绝缘膜207上选择性地形成栅极208a至208c之后，覆盖该栅极208a至208c地形成绝缘膜210和211而形成薄膜晶体管205a至205c(图3D)。注意，在此，薄膜晶体管205a至205c使用各半导体膜206a至206c的一部分作为沟道区域，而且，侧壁209a至209c(以下也记为“绝缘膜209a至209c”)形成为分别接触栅极208a至208c的侧面的形式。此外，在N沟道型薄膜晶体管205a和205c中，在位于绝缘膜209a和209c下方的半导体膜206a和206c中形成有LDD区域。具体地，源极区域或漏极区域和沟道区域之间形成有LDD区域。
栅极208a至208c是使用CVD法或溅射法等并使用如下单层结构或叠层结构而形成的，该单层结构或叠层结构由选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)等中的元素或者以这些元素为主成分的合金材料或化合物材料构成。此外，也可以使用以掺杂了磷等的杂质元素的多晶硅为代表的半导体材料来形成栅极208a至208c。例如，可以使用氮化钽和钨的叠层结构来形成栅极。
绝缘膜209a至209c是使用CVD法或溅射法等并使用如下膜的单层结构或叠层结构而形成的：具有氧或氮的绝缘膜如氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧氮化硅(SiOxNy)(x＞y)膜、氮氧化硅(SiNxOy)(x＞y)膜等；DLC(Diamond Like Carbon；类金刚石碳)等包含碳的膜。
绝缘膜210是使用CVD法或溅射法等并使用如下膜的单层结构或叠层结构而形成的：具有氧或氮的绝缘膜如氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧氮化硅(SiOxNy)(x＞y)膜、氮氧化硅(SiNxOy)(x＞y)膜等；DLC(Diamond Like Carbon；类金刚石碳)等包含碳的膜。
绝缘膜211是使用CVD法或溅射法等并使用如下材料的单层结构或叠层结构而形成的：具有氧或氮的绝缘膜如氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧氮化硅(SiOxNy)(x＞y)膜、氮氧化硅(SiNxOy)(x＞y)膜等；DLC(Diamond Like Carbon；类金刚石碳)等包含碳的膜；有机材料如环氧、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯、丙烯酸等或硅氧烷材料如硅氧烷树脂等。注意，硅氧烷材料相当于包含Si-O-Si键的材料。硅氧烷的骨架结构由硅(Si)和氧(O)的键构成。作为取代基，使用至少包含氢的有机基(例如烷基、芳烃)。作为取代基，也可以使用氟基。此外，作为取代基，也可以使用至少包含氢的有机基以及氟基。注意，在图3A至3E中的半导体装置中，也可以覆盖栅极208a至208c地直接形成绝缘膜211，而不形成绝缘膜210。
其次，选择性地除去绝缘膜211和绝缘膜210等而形成开口部212a至212f，该开口部达到用作薄膜晶体管205a至205c的源极区域或漏极区域的半导体膜206a至206c的一部分(图3E)。
其次，选择性地除去形成在凹部202上的绝缘膜211等，以形成开口部213使得在衬底201的表面上形成凹部(图4A)。注意，只要形成开口部213使得在衬底201的表面上至少形成凹部即可，并且，可以选择性地除去绝缘膜211的一部分，或者也可以选择性地除去绝缘膜211、绝缘膜210以及绝缘膜203。此外，在此表示在形成开口部212a至212f之后形成开口部213的例子，但是，也可以在形成开口部212a至212f同时形成开口部213，或者，也可以在形成开口部213之后形成开口部212a至212f。此外，也可以在形成开口部212a至212f并将导电膜选择性地形成在该开口部212a至212f中之后形成开口部213。作为开口部212a至212f或开口部213的形成方法，可以进行使用光刻步骤的蚀刻而形成开口部，或者，也可以照射激光而形成开口部。
其次，将导电膜214选择性地形成在开口部212a至212f、开口部213中，然后，覆盖该导电膜214地形成用作保护膜的绝缘膜215(图4B)。
作为导电膜214，通过CVD法、溅射法、丝网印刷法、液滴喷出法或分配器法等可以使用如下单层结构或叠层结构，该单层结构或叠层结构由选自铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)、碳(C)中的一种元素或包含多种上述元素的合金构成。例如，作为由包含多种上述元素的合金构成的导电膜，例如可以使用含有C和Ti的Al合金、含有Ni的Al合金、含有C和Ni的Al合金、含有C和Mn的Al合金等。此外，在采用叠层结构的情况下，例如，可以通过使用Ti夹住Al而叠层(Ti、Al、Ti的叠层)来形成导电膜214。
此外，在开口部213较大的情况或在有一种忧虑就是形成在开口部213中的导电膜214断开等的连接不良的情况下，优选地，在将导电膜214形成在开口部213中之后，再一次将导电材料选择性地形成在开口部213中。例如，在使用CVD法或溅射法等将导电膜214选择性地形成在开口部212a至212f和开口部213中之后，在形成在开口部213中的导电膜214上使用丝网印刷法、液滴喷出法或分配器法等形成导电材料186。在此，图5A所示那样，使用丝网印刷法，在使用涂刷器183推押而使网眼181上的胶184移动的同时，从形成在乳剂182上的开口部185中推出胶184，以将导电材料186形成在开口部213中。除了上述以外，还可以采用如下方法：在使用CVD法或溅射法将导电膜214形成在开口部212a至212f中之后，使用丝网印刷法、液体喷出法或分配器法等将导电材料186选择性地形成在开口部213中(图5B)。像这样，通过使用丝网印刷法、液体喷出法或分配器法等将导电材料选择性地形成在开口部213中，可以防止形成在开口部213中的导电膜断开等等，并且可以将导电材料填充到开口部213的底部。
作为绝缘膜215，可以使用CVD法或溅射法等并使用如下材料的单层结构或叠层结构而形成的：具有氧或氮的绝缘膜如氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧氮化硅(SiOxNy)(x＞y)膜、氮氧化硅(SiNxOy)(x＞y)膜等；DLC(Diamond Like Carbon；类金刚石碳)等包含碳的膜；有机材料如环氧、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯、丙烯酸等或硅氧烷材料如硅氧烷树脂等。
其次，对衬底201的另一面(与形成有绝缘膜203的一面相反一侧的一面)进行研磨处理、抛光处理或采用化学处理的蚀刻等，以使衬底201薄膜化(图4C)。在此表示使用研磨部件216研磨衬底201的另一面的例子。此外，通过在进行研磨处理之后还对衬底201的表面进行抛光处理，可以使衬底201的另一面的形状均匀化。此外，也可以在进行研磨处理、抛光处理之后还采用化学处理进行蚀刻，以使衬底薄膜化。
衬底201的薄膜化进行直到形成在开口部213中的导电膜214和导电材料186的单方或双方被暴露(图4D)。因此，在开口部213中，在导电膜214下形成有绝缘膜210和绝缘膜203等的情况下，在使衬底201薄膜化的同时，进行研磨处理、抛光处理或采用化学处理的蚀刻等而除去绝缘膜210和绝缘膜203。在使用玻璃衬底作为衬底201的情况下，可以进行使用包含氟氢酸的药液的化学蚀刻作为化学处理。注意，当使衬底201薄膜化时，将衬底的厚度设定为100μm或更小，优选为50μm或更小，更优选为30μm或更小，以使要获得的半导体装置具有柔性。此外，衬底201用作保护膜，即，确保半导体装置的耐受性并防止来自外部的杂质元素或水分等侵入半导体元件中，因此，优选将衬底的厚度设定为1μm或更大，优选为2μm或更大，更优选为4μm或更大。
经过上述步骤，可以获得如下半导体装置：可以在与形成有薄膜晶体管的衬底一面相反一侧的一面上通过衬底电连接于所述薄膜晶体管。
注意，上述图3A至3E和图4A至4D表示在衬底上形成薄膜晶体管的例子，但是，除了薄膜晶体管以外，还可以使用形成在Si等半导体衬底上并将该衬底用作沟道的场效应晶体管(FET)或将有机材料用作沟道的有机TFT等。
此外，包括在本发明的半导体装置中的薄膜晶体管的结构不局限于上述结构。例如，在图3D中，半导体膜206a和206c形成有LDD区域，该半导体膜位于在N沟道型薄膜晶体管205a和205c的各个侧面形成有的绝缘膜209a和209c的下方，而P沟道型薄膜晶体管205b没设有LDD区域，但是，也可以采用如下结构：双方晶体管形成有LDD区域；双方晶体管没设有LDD区域和侧壁(图6A)。此外，薄膜晶体管的结构不局限于上述结构，而可以采用形成有一个沟道形成区域的单栅极结构，或者，可以采用多栅极结构如形成有两个沟道形成区域的双栅极结构或形成有三个沟道形成区域的三栅极结构等。此外，也可以采用底栅极结构，或者，可以采用在沟道形成区域的上下配置有两个栅极且其中间夹有栅极绝缘膜的双栅四极型结构。此外，在栅极由第一导电膜217a至217c和形成在该第一导电膜217a至217c上的第二导电膜218a至218c的叠层结构构成的情况下，也可以采用如下结构：将该第一导电膜217a至217c形成为锥形，而且，重叠于第一导电膜217a至217c而不重叠于第二导电膜218a至218c地形成LDD区域(图6B)。此外，在栅极由第一导电膜217a至217c和形成在该第一导电膜217a至217c上的第二导电膜218a至218c的叠层结构构成的情况下，也可以采用如下结构：接触第二导电膜218a至218c的侧面且在第一导电膜217a至217c上形成侧壁(图6C)。此外，在上述结构中，也可以使用Ni、Co、W、Mo等的硅化物形成用作半导体膜的源极区域或漏极区域的杂质区域。
注意，本实施方式所示的结构可以组合使用。换言之，图3A至图6C所示的材料和制造方法等可以自由地组合而实施。
实施方式2
本实施方式将参照附图说明与上述实施方式所示的半导体装置的制造方法不同的制造方法。
首先，在衬底201的一表面上形成半导体膜204，其中间夹有用作基底膜的绝缘膜203(图7A)。
其次，形成使用半导体膜204作为沟道区域的薄膜晶体管205a至205c，然后，覆盖该薄膜晶体管205a至205c地形成绝缘膜210和绝缘膜211(图7B)。
其次，选择性地除去绝缘膜211和绝缘膜210等而形成开口部212a至212f，该开口部达到用作薄膜晶体管205a至205c的源极区域或漏极区域的半导体膜206a至206c的一部分(图7C)。
其次，选择性地除去绝缘膜203、210、211和衬底201等，以形成开口部213而在衬底201的表面上形成凹部(图7D)。注意，也可以在形成开口部212a至212f之前形成开口部213。
然后，通过使用上述实施方式所示的方法而在形成导电膜214和绝缘膜215之后使衬底201薄膜化，可以获得如下半导体装置：可以在与形成有薄膜晶体管的衬底一面相反一侧的一面上电连接于所述薄膜晶体管(图7E)。
换言之，图7A至7E所示的半导体装置的制造方法中，在形成开口部212a至212f之前或之后形成开口部而在衬底201的表面上形成凹部。因此，与上述实施方式1所示的方法相比，具有诸如可以使工艺简易化之类的优点。
此外，作为本实施方式的其他结构，可以形成开口部并使它贯穿衬底201。下面，将参照图8A至8D说明在这种情况下的制造方法的一个例子。
首先，像图7C一样，在衬底201上形成薄膜晶体管205a至205c和开口部212a至212f，并且使用CVD法或溅射法等形成导电膜214(图8A)。
其次，选择性地除去绝缘膜203、210、211和衬底201等，以形成贯穿衬底201的开口部213(图8B)。可以在形成开口部212a至212f之前形成开口部213，或者，可以在将导电膜214形成在开口部212a至212f中之前形成开口部213。
其次，在开口部213中形成导电材料186(图8C)。在此，虽然表示使用丝网印刷法将导电材料186选择性地形成在开口部213中的例子，但是，如上所述那样，可以在形成导电膜214的同时形成导电材料186，或者，可以在形成导电膜214之后层叠而形成导电材料186。此外，只要使形成在开口部213中的导电膜低于绝缘膜203即可，并且，可以填充整个开口部213地形成导电膜，或者，可以填充一部分地形成导电膜。
然后，如上述实施方式所示那样，从衬底201的另一面(背面)进行研磨处理、抛光处理、采用化学处理的蚀刻等而使衬底201薄膜化，以暴露形成在开口部中的导电膜(在此，是导电材料186)。经过上述步骤，可以获得如下半导体装置：在衬底的背面一侧上，可以通过衬底电连接于形成在衬底表面上的半导体元件如薄膜晶体管等(图8D)。
注意，本实施方式可以与上述实施方式自由地组合而实施。换言之，在本实施方式中，可以组合地使用上述实施方式所示的材料和制造方法，并且，在上述实施方式中，也可以组合地使用本实施方式所示的材料和形成方法。
实施方式3
通过使用上述实施方式所示的制造方法，本发明的半导体装置的衬底的一面形成有半导体元件，并且，在该半导体元件和衬底的背面一侧之间可以实现电连接。下面，将说明本发明的半导体装置的使用方式。
首先，将参照图10A至10C说明集成有多个功能的半导体装置的使用方式。
图10A所示的半导体装置是通过将具有上述实施方式所示的任一结构的半导体装置303粘合在形成有导电膜302的衬底301上而形成的。在此，多个半导体装置303a至303d形成在衬底301上并电连接于导电膜302。使用具有粘合性的树脂312粘合衬底301和半导体装置303a至303d，并且，可以通过包含在具有粘合性的树脂312中的导电粒子311电连接半导体装置303a至303d和导电膜302。此外，还可以使用如下材料和方法电连接半导体装置303a至303d和导电膜302：导电粘合剂如银胶、铜胶或碳胶等；各向异性导电粘合剂ACP(Anisotropic Conductive Paste；各向异性导电胶)等；导电膜如ACF(Anisotropic Conductive Film；各向异性导电膜)等；焊接；等等。
半导体装置303a至303d和导电膜302的电连接是如下：图10B所示那样，暴露在衬底301的背面(与形成有半导体元件如薄膜晶体管等的一面相反一侧的一面)的导电膜214通过形成于衬底301的开口部电连接于导电膜302，并且，该导电膜214通过导电粒子311电连接于该导电膜302。各半导体装置303a至303d用作选自中央处理单元(CPU；Central Processing Unit)、存储器、网络处理电路、磁盘处理电路、图像处理电路、声音处理电路、电源电路、温度传感器、湿度传感器、红外线传感器等中的一个或多个。
此外，在本实施方式中，可以以多层形成多个半导体装置303。在这种情况下，也可以通过电连接形成在半导体装置的衬底301的背面上的导电膜214和半导体元件如薄膜晶体管等来以多层形成多个半导体装置303(图10C)。像这样，通过以多层形成多个半导体装置，即使是在形成并电连接多个半导体装置的情况下，也可以实现高集成化和小型化。
此外，本发明的半导体装置可以适用于能够进行非接触数据收发的半导体装置(也称为RFID(Radio Frequency Identification；射频识别)标签、ID标签、IC标签、IC芯片、RF(Radio Frequency；射频)标签、无线标签、电子标签、无线芯片)。
上述图4A至4D所示的制造方法中，在使衬底201薄膜化之前(图4B)，在绝缘膜215上形成用作天线的导电膜219并使它电连接于晶体管205a至205c中的至少一个。然后，覆盖所述导电膜219地形成用作保护膜的绝缘膜223，接着，使衬底201薄膜化或除去衬底201，以可以制造具有柔性的能够进行非接触数据收发的半导体装置(图11A)。
导电膜219是使用CVD法、溅射法、印刷法如丝网印刷或凹版印刷等、液滴喷出法、分配器法等并使用导电材料而形成的。导电材料是选自铝(Al)、钛(Ti)、银(Ag)、铜(Cu)、金(Au)、镍(Ni)中的元素、或以这些元素为主成分的合金材料或化合物材料，并且，使用单层结构或叠层结构形成导电膜219。
绝缘膜223是可以使用CVD法或溅射法等并由如下膜的单层或叠层结构而形成的：具有氧或氮的绝缘膜如氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧氮化硅(SiOxNy)(x＞y)膜、氮氧化硅(SiNxOy)(x＞y)膜等；DLC(Diamond Like Carbon；类金刚石碳)等包含碳的膜。此外，可以使用旋涂法、丝网印刷法、液滴喷出法等并使用由有机材料如环氧、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯、丙烯酸等或硅氧烷材料如硅氧烷树脂等构成的单层或叠层结构。
注意，作为其他方法，在形成用作天线的导电膜219而不与半导体元件一起形成之后，可以电连接导电膜219和半导体元件。例如，在图4A至4D所示的制造方法中，在使衬底201薄膜化之前(图4B)，实现电连接地贴合形成在衬底221上的用作天线的导电膜219和形成在衬底201上的半导体元件如晶体管等，接着，使衬底201薄膜化或除去衬底201，以可以制造具有柔性的能够进行非接触数据收发的半导体装置(图11B)。
作为衬底221，可以预先使用具有柔性的材料如塑料等。或者，可以在贴合衬底201和衬底221之后使双方衬底薄膜化或除去双方衬底，在这种情况下，可以使用与衬底201相同的材料。此外，使用具有粘合性的树脂312粘合由形成有用作天线的导电膜219的衬底221构成的层235a和由形成在衬底201上的半导体元件如晶体管等构成的层235b，并且，导电膜214通过包含在具有粘合性的树脂312中的导电粒子311电连接于用作天线的导电膜219。此外，还可以使用如下材料和方法电连接导电膜214和用作天线的导电膜219：导电粘合剂如银胶、铜胶或碳胶等；具有导电性的粘合剂如ACP等；具有导电性的膜如ACF等；焊接；等等。
此外，在形成用作天线的导电膜219而不与半导体元件一起形成之后电连接导电膜219和半导体元件的情况下，可以电连接导电膜219和形成在衬底201的背面上的导电膜214(图11C)。像这样，通过使用衬底201的背面一侧电连接用作天线的导电膜219和半导体元件如晶体管等，可以在半导体元件的上形成存储元件或传感器元件。在此，表示形成存储元件部230的例子，该存储元件部230由第一导电膜231、元件232和第二导电膜233的叠层结构构成。作为元件232，可以使用因电作用、光学作用或热作用等而改变其性质和状态的材料。例如，可以使用因焦耳热所引起的熔化、介质击穿等而改变其性质和状态且可以使下部电极和上部电极短路的材料。因此，将用作元件232的层的厚度设定为5至100nm，优选为10至60nm。
作为元件232，例如，可以使用有机化合物层。有机化合物层是使用液滴喷出法、旋涂法或蒸发沉积法等而形成的。作为用作有机化合物层的有机材料，可以使用如下材料：例如芳香胺类(即，具有苯环-氮键)化合物如4，4’-双[N-(1-萘基)-N-苯基-氨基]-联苯(缩写为：α-NPD)、4，4’-双[N-(3-甲基苯基)-N-苯基-氨基]-联苯(缩写为：TPD)、4，4’，4”-三(N，N-二苯基-氨基)-三苯胺(缩写为：TDATA)、4，4’，4”-三[N-(3-甲基苯基)-N-苯基-氨基]-三苯胺(缩写为：MTDATA)、4，4’-双(N-(4-(N，N-二-m-甲苯基氨基)苯基)-N-苯基氨基]联苯(缩写为：DNTPD)等；聚乙烯咔唑(缩写为：PVK)；酞菁化合物如酞菁(缩写为：H2Pc)、铜酞菁(缩写为：CuPc)、酞菁氧钒(缩写为：VOPc)等；等等。这些材料是具有高空穴传输性的物质。
此外，作为有机材料，可以使用如下材料：例如，由具有喹啉骨架或苯并喹啉骨架的金属络合物等构成的材料如三(8-喹啉酸基)铝(缩写为：Alq3)、三(4-甲基-8-喹啉酸基)铝(缩写为：Almq3)、双(10-羟基苯并[h]-喹啉(quinolinato))合铍(缩写为：BeBq2)、双(2-甲基-8-喹啉酸基)-4-苯基苯酚合(phenylphenolato)-铝(缩写为：BAlq)等；具有唑基配体、噻唑基配体的金属络合物等的材料如双[2-(2’-羟基苯基)苯并唑(benzoxazolato)]合锌(缩写为：Zn(BOX)2)、双[2-(2’-羟基苯基)苯并噻唑(benzothiazolato)]合锌(缩写为：Zn(BTZ)2)等。这些材料是具有高电子传输性的材料。
除了金属络合物之外，可以使用如下化合物等：2-(4-联苯基)-5-(4-叔丁基苯基)-1，3，4-氧二氮茂(缩写为：PBD)、1，3-双[5-(4-叔丁基苯基)-1，3，4-氧二氮茂-2-基]苯(缩写为：OXD-7)、3-(4-叔丁基苯基)-4-苯基-5-(4-联苯基)-1，2，4-三唑(缩写为：TAZ)、3-(4-叔丁基苯基)-4-(4-乙基苯基)-5-(4-联苯基)-1，2，4-三唑(缩写为：p-EtTAZ)、红菲咯啉(缩写为：BPhen)、浴铜灵(bathocuproin)(缩写为：BCP)等。
此外，有机化合物层可以由单层结构或叠层结构构成。在采用叠层结构的情况下，可以从上述材料中选出而形成叠层结构。此外，也可以层叠上述有机材料和发光材料。作为发光材料，可以举出4-(二氰基亚甲基)-2-甲基-6-[2-(1，1，7，7-四甲基久洛尼定(tetramethyljulolidin)-9-基)次乙基]-4H-吡喃(缩写为：DCJT)、4-(二氰基亚甲基)-2-t-丁基-6-[2-(1，1，7，7-四甲基久洛尼定(tetramethyljulolidin)-9-基)次乙基]-4H-吡喃、periflanthene、1，4-双[2-(10-甲氧基)-(1，1，7，7-四甲基久洛尼定(tetramethyljulolidin)-9-基)次乙基]-2，5-二氰基苯、N，N’-二甲基喹吖啶酮(缩写为：DMQd)、香豆素6、香豆素545T、三(8-喹啉酸基)铝(缩写为：Alq3)、9，9’-二蒽基(bianthryl)、9，10-二苯基蒽(缩写为：DPA)、9，10-二(2-萘基)蒽(缩写为：DNA)、2，5，8，11-四-t-丁基(butylperylene)(缩写为：TBP)等。
此外，也可以使用分散上述发光材料而形成的层。在分散发光材料而形成的层中，可以使用如下材料作为其母体的材料：蒽衍生物如9，10-二(2-萘基)-2-叔丁基蒽(缩写为：t-BuDNA)等；咔唑衍生物如4，4’-双(N-咔唑基)联苯(缩写为：CBP)等；金属络合物如双[2-(2’-羟基苯基)吡啶(pyridinato)]合锌(缩写为：Znpp2)、双[2-(2’-羟基苯基)苯并唑(benzoxazolato)]合锌(缩写为：ZnBOX)等；等等。此外，也可以使用三(8-喹啉酸基)铝(缩写为：Alq3)、9，10-二(2-萘基)蒽(缩写为：DNA)、双(2-甲基-8-喹啉酸基)-4-苯基苯酚合(phenylphenolato)-铝(缩写为：BAlq)等。
由于这些有机材料因热作用等而改变其性质，所以，可将玻璃转移温度(Tg)设为50至300℃，优选为80至120℃。
此外，也可以使用将金属氧化物混合在有机材料或发光材料中而形成的材料。注意，混合有金属氧化物的材料包括上述有机材料或发光材料和金属氧化物混合在一起的状态或两者被层叠的状态，具体地，是指通过使用多个蒸发源的共蒸发沉积法而被形成的状态。可以称这种材料为有机无机复合材料。
例如，在将空穴传输性高的材料和金属氧化物混合在一起的情况下，作为所述金属氧化物，优选使用钒氧化物、钼氧化物、铌氧化物、铼氧化物、钨氧化物、钌氧化物、钛氧化物、铬氧化物、锆氧化物、铪氧化物、钽氧化物。
此外，在将电子传输性高的材料和金属氧化物混合在一起的情况下，作为所述金属氧化物，优选使用锂氧化物、钙氧化物、钠氧化物、钾氧化物、镁氧化物。
由于可以使用因电作用、光学作用或热作用而改变其性质的材料作为有机化合物层，所以，例如，可以使用掺杂有因吸收光而产生酸的化合物(光酸产生剂)的共轭高分子。作为共轭高分子，可以使用聚乙炔类、聚亚苯基亚乙烯基类、聚噻吩类、聚苯胺类、聚亚苯基亚乙基类等。此外，作为光酸产生剂，可以使用芳基锍盐、芳基碘盐、o-硝基苄基甲苯磺酸盐、芳基磺酸p-硝基苄基酯、磺酰基苯乙酮类、Fe-芳烃络合物PF6盐等。
注意，在此，表示使用有机化合物材料作为元件232的例子，但是，本发明不局限于此。例如，可以使用相变材料如在结晶状态和非晶状态之间可逆性地变化的材料、在第一结晶状态和第二结晶状态之间可逆性地变化的材料等。此外，可以使用仅从非晶状态到结晶状态变化的材料。
作为在结晶状态和非晶状态之间可逆性地变化的材料，可以举出包含选自锗(Ge)、碲(Te)、锑(Sb)、硫(S)、氧化碲(TeOx)、Sn(锡)、金(Au)、镓(Ga)、硒(Se)、铟(In)、铊(Tl)、Co(钴)、以及银(Ag)中的多种的材料，例如，可以举出Ge-Te-Sb-S、Te-TeO2-Ge-Sn、Te-Ge-Sn-Au、Ge-Te-Sn、Sn-Se-Te、Sb-Se-Te、Sb-Se、Ga-Se-Te、Ga-Se-Te-Ge、In-Se、In-Se-Tl-Co、Ge-Sb-Te、In-Se-Te、Ag-In-Sb-Te类材料。此外，在第一结晶状态和第二结晶状态之间可逆性地变化的材料是指包含选自银(Ag)、锌(Zn)、铜(Cu)、铝(Al)、镍(Ni)、铟(In)、锑(Sb)、硒(Se)、以及碲(Te)中的多种的材料，例如，可以举出Te-TeO2、Te-TeO2-Pd、Sb2Se3/Bi2Te3。在采用这种材料的情况下，相变化是在两个不同的结晶状态之间进行的。此外，仅从非晶状态到结晶状态变化的材料是指包含选自碲(Te)、氧化碲(TeOx)、锑(Sb)、硒(Se)、以及铋(Bi)中的多种的材料，例如，可以举出Ag-Zn、Cu-Al-Ni、In-Sb、In-Sb-Se、In-Sb-Te。
作为第一导电膜231和第二导电膜233，可以使用CVD法、溅射法、丝网印刷法、液滴喷出法或分配器法等并使用如下单层结构或叠层结构，该单层结构或叠层结构由选自铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)、碳(C)中的一种元素或包含多种上述元素的合金构成。除了上述以外，还可以使用单层膜如铟锡氧化物膜(ITO膜)、包含硅的铟锡氧化物膜、氧化锌(ZnO)膜、氮化钛膜、铬膜、钨膜、Zn膜、Pt膜等；由氮化钛膜和以铝为主成分的膜构成的叠层；由氮化钛膜、以铝为主成分的膜、以及氮化钛膜构成的三层结构；等等。注意，若采用叠层结构，也可以降低作为布线的电阻。
下面，将说明用作IC卡的半导体装置的使用方式(图12A至12D)。
在衬底321上粘合而形成有半导体装置323。具体地，电连接而形成包括在半导体装置323中的半导体元件和形成在衬底321上的用作天线的导电膜322。(图12A)。
通过电连接于置于形成有半导体元件的衬底的背面(与形成有半导体元件的一面相反一侧的一面)上的导电材料186而实现半导体元件和用作天线的导电膜322之间的电连接(图12C和12D)。在此，在衬底201的背面一侧上，可以通过导电粒子311电连接：在形成于衬底201上的薄膜晶体管335上电连接的导电材料186和用作天线的导电膜322(图12C)。形成在半导体元件中的晶体管不局限于薄膜晶体管，还可以在半导体衬底331的背面一侧上，通过导电粒子311电连接：在形成于Si等半导体衬底331上的将该半导体衬底331用作沟道区域的晶体管336上电连接的导电材料186和用作天线的导电膜322(图12D)。
此外，可以使用具有柔性的衬底如塑料等作为衬底321，使得用作IC卡的半导体装置也弯曲，因此，可以提供有了附加价值的IC卡(图12B)。
下面，将参照附图说明能够以非接触交换数据的半导体装置的工作。
半导体装置80具有以非接触进行数据通信的功能，并且，包括高频电路81、电源电路82、复位电路83、时钟产生电路84、数据解调电路85、数据调制电路86、控制其它电路的控制电路87、存储电路88、以及天线89(图13A)。高频电路81是从天线89接收信号并将从数据调制电路86收到的信号从天线89输出的电路；电源电路82是从接收信号产生电源电位的电路；复位电路83是产生复位信号的电路；时钟产生电路84是基于从天线89输入到的接收信号产生各种时钟信号的电路；数据解调电路85是解调接收信号而输向控制电路87的电路；数据调制电路86是调制从控制电路87收到的信号的电路。此外，作为控制电路87，例如，形成有代码抽出电路91、代码判定电路92、CRC判定电路93、以及输出单元电路94。注意，代码抽出电路91是分别抽出包含在输到控制电路87的命令中的多个代码的电路；代码判定电路92是比较被抽出的代码和相当于参考的代码而判定命令内容的电路；CRC电路是基于被判定的代码检出有没有发送错误等的电路。
此外，存储电路不局限于一个，也可以设置多个存储电路，即，可以使用SRAM、快闪存储器、ROM或FeRAM等，或者也可以将有机化合物层用于存储元件部而形成存储电路。
其次，将说明本发明的能够以非接触进行数据通信的半导体装置的工作的一个例子。首先，由天线89接收无线信号。无线信号通过高频电路81输到电源电路82，而且，高电源电位(以下记为VDD)被产生。VDD被供给给半导体装置80具有的各电路中。此外，通过高频电路81输到数据解调电路85中的信号被解调(以下，记为解调信号)。再者，通过高频电路81经过复位电路83和时钟产生电路84的信号以及解调信号输到控制电路87。输到控制电路87中的信号被代码抽出电路91、代码判定电路92、CRC判定电路93等分析。之后，存储在存储电路88中的半导体装置的信息根据被分析了的信号而被输出。被输出了的半导体装置的信息经过输出单元电路94而被编码。再者，被编码了的半导体装置80的信息经过数据调制电路86并从天线89以无线信号被发送。注意，在构成半导体装置80的多个电路中，低电源电位(以下记为VSS)是共同的，而且，可以将VSS设为GND。
这样，通过将信号从读写器输到半导体装置80并以读写器接收从该半导体装置80被输到的信号，可以读取半导体装置的数据。
此外，半导体装置80可以采用如下两种方式：不安装电源(电池)而以电磁波将电源电压供给给各电路；安装电源(电池)并以电磁波和电源(电池)将电源电压供给给各电路。
通过采用上述实施方式所示的结构，可以制造能够弯曲的半导体装置，因此，可以将它贴合而设置在具有曲面的物体上。
其次，将说明具有柔性的能够进行非接触数据交换的半导体装置的使用方式的一个例子。将读写器3200置于包括显示部3210的便携终端的侧面，并将半导体装置3230置于商品3220的侧面(图13B)。当将读写器3200对准商品3220包括的半导体装置3230时，和商品有关的信息如商品的原材料和原产地、各生产工序的检查结果、流通过程的记录等以及商品的说明等显示在显示部3210。此外，当商品3260被传送带传输时，可以使用读写器3240和设置于商品3260中的半导体装置3250检查该商品3260(图13C)。像这样，通过将半导体装置适用于系统，可以容易地获取信息，并且实现高功能化和高附加价值化。此外，如上述实施方式所示那样，即使贴合在具有曲面的物体上，也可以防止包括在半导体装置中的晶体管等的损坏，并且，可以提供高可靠性的半导体装置。
此外，在上述能够进行非接触数据交换的半导体装置中的信号传输方式可以采用电磁耦合方式、电磁感应方式或微波方式等。实施者可以鉴于使用用途适当地选择传输方式，并且可以根据传输方式适当地设置最合适的天线。
例如，当适当地使用电磁耦合方式或电磁感应方式(例如13.56MHz频带)作为在半导体装置中的信号传输方式时，由于利用根据磁场密度的变化的电磁感应，所以用作天线的导电膜形成为环状(例如环形天线)或螺旋状(例如螺线天线)。
当适当地使用微波方式(例如UHF频带(860至960MHz频带)、2.45GHz频带等)作为在半导体装置中的信号传输方式时，可以鉴于用于传输信号的电磁波的波长适当地设定用作天线的导电层的长度等的形状，例如，可以将用作天线的导电膜形成为线状(例如偶极天线(图20A))、平整的形状(例如贴片天线(图20B))、或蝴蝶结形状(图20C和20D)等。此外，用作天线的导电膜的形状不局限于线状，鉴于电磁波的波长也可以是曲线状、蜿蜒形状，或者是组合这些的形状。
使用CVD法、溅射法、印刷法如丝网印刷或凹版印刷等、液滴喷出法、分配器法、镀法等并使用导电材料而形成用作天线的导电膜。作为导电材料，使用选自铝(Al)、钛(Ti)、银(Ag)、铜(Cu)、金(Au)、铂(Pt)、镍(Ni)、钯(Pd)、钽(Ta)和钼(Mo)中的元素、或者以这些元素为主成分的合金材料或化合物材料，并且采用单层结构或叠层结构形成用作天线的导电膜。
例如，当使用丝网印刷法形成用作天线的导电膜时，可以通过选择性地印刷如下导电胶来形成用作天线的导电膜，在该导电胶中，粒径为几nm至几十μm的导体粒子溶解或分散到有机树脂中。作为导体粒子，可以使用银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、钽(Ta)、钼(Mo)、和钛(Ti)等中的任何一个或更多的金属粒子、卤化银的微粒子、或者分散性纳米粒子。此外，作为导电胶包含的有机树脂，可以使用选自用作金属粒子的粘结剂、溶剂、分散剂和覆盖剂的有机树脂中的一个或多个。典型地，可以举出环氧树脂、硅树脂等的有机树脂。此外，当形成导电膜时，优选挤出导电胶之后进行焙烧。例如，当使用以银为主成分的微粒子(例如粒径1至100nm(包含1和100))作为导电胶的材料时，通过以150至300℃的温度范围焙烧而使其硬化，可以获得导电膜。此外，也可以使用以焊料或不包含铅的焊料为主成分的微粒子，在这种情况下优选使用粒径20μm或更小的微粒子。焊料或不包含铅的焊料具有一个优点就是低成本。
此外，除了上述材料以外，还可以将陶瓷或铁氧体等适用于天线。或者，也可以将在微波频带中介电常数和磁导率成为负的材料(超颖物质)适用于天线。
此外，当适当地使用电磁耦合方式或电磁感应方式，并且形成具有天线的半导体装置并使它接触金属时，优选在所述半导体装置和金属之间形成具有磁导率的磁性材料。当形成具有天线的半导体装置并使它接触金属时，涡电流相应磁场的变化而流过金属，并且，因所述涡电流而产生的反磁场使磁场的变化减弱而降低通信距离。因此，通过在半导体装置和金属之间形成具有磁导率的材料，可以抑制流过金属的涡电流和通信距离的降低。注意，作为磁性材料，可以使用磁导率高且高频损失小的铁氧体或金属薄膜。
此外，当形成天线时，可以在一个衬底上直接形成晶体管等的半导体元件和用作天线的导电膜，或者，可以通过在互不相同的衬底上分别形成半导体元件和用作天线的导电膜之后实现电连接地贴合而形成天线。
注意，除了上述以外，具有柔性的半导体装置的使用方式的范围很宽，只要是通过以非接触方式明确把握对象物的记录等的信息而有助于生产管理等的商品，就可以适用于任何物品。该半导体装置可以安装在如下物品而使用：例如，纸币、硬币、有价证券类、证书类、无记名债券类、包装用容器类、书籍类、记录介质、个人用品、交通工具类、食品类、衣物类、保健用品类、生活用品类、药品类、以及电子设备等。参照图14A至14H说明这些例子。
纸币和硬币是指市场上流通的金钱，其包括在特定区域作为像货币一样通用的东西(金券)、纪念币等。有价证券类是指支票、证券、期票等(图14A)。证书类是指驾驶执照、居住证等(图14B)。无记名债券类是指邮票、米券、各种赠券等(图14C)。包装用容器类是指用于盒饭等的包装纸、PET瓶等(图14D)。书籍类是指书、合订本等(图14E)。记录介质是指DVD软件、录像带等(图14F)。交通工具类是指诸如自行车等的车辆、船舶等(图14G)。个人用品是指包、眼镜等(图14H)。食品类是指食料品、饮料等。衣物类是指衣服、鞋等。保健用品类是指医疗器具、健康器具等。生活用品类是指家具、照明器具等。药品类是指医药品、农药等。电子设备是指液晶显示装置、EL显示装置、电视装置(电视接收机和薄型电视接收机)、便携式电话等。
通过对纸币、硬币、有价证券类、证书类、无记名债券类等提供半导体装置，可以防止伪造。此外，通过对包装用容器类、书籍类、记录介质等、个人用品、食品类、生活用品类、电子设备等提供半导体装置，可以改善商品检查系统、租赁店中的系统等的效率。通过对交通工具类、保健用品类、药品类等提供半导体装置，可以防止仿冒和偷窃，并且当用于药品类时，可以防止误食药物。作为半导体装置的设置方法，将半导体装置贴到物品的表面或嵌入到物品中。例如，当用于合订书时，半导体装置可以嵌入到纸中，而当用于由有机树脂构成的包装时，半导体装置可以嵌入到该有机树脂中。通过使用具有柔性的半导体装置，即使将它设置在纸等中，也可以防止损害包括在该半导体装置中的元件，等等。
像这样，通过对包装用容器类、记录介质、个人用品、食品类、衣物类、生活用品类、电子设备等提供半导体装置，可以改善商品检查系统、租赁店中的系统等的效率。此外，通过对交通工具类提供半导体装置，可以防止仿冒和偷窃。此外，通过将半导体装置嵌入到诸如动物等的生物中，以可以容易地识别各个生物，例如通过将具备传感器的半导体装置嵌入到诸如家畜等的生物中，不仅可以容易管理出生年、性别、或种类等，而且还可以容易管理现在的体温等的健康状态。
此外，除了上述以外，也可以将包括检出压力的元件的半导体装置贴在生物的心脏附近而测量心搏数。此外，通过将它适用于人，可以用于管理人体健康、预防及预测疾病。此外，通过利用网络如因特网等而获得由读写器读取的生物体信息，可以将本发明的半导体装置用于家庭医疗监视系统等。图21表示其具体例子。
使个体551携带能够检出物理量或化学量的半导体装置552。半导体装置552可以贴在人体上，或者，可以嵌入到人体中，即，个体551可以适当地选择而设置半导体装置552。此外，由于个体之间存在着血液和脉搏等的差异，所以，设置适合个体551的半导体装置552。像这样，通过使个体551携带半导体装置552，可以使用读写器553读取半导体装置552所检出的个体551的生物体信息而将它显示在装置554如电脑等的显示部555上。再者，可以通过利用网络如因特网等而将被读取了的生物体信息从家550实时发送到医疗机构560。
医疗机构560使用装置561如电脑等接收被发送来的数据而监视、管理个体551的信息。此外，个体551的担任医生·专门医生可以根据被发送来的信息进行个体551的诊断。
像这样，由于定期性检出关于个体551的健康状态的物理量或化学量的变化并将它发送到医疗机构560，所以，尽管个体551呆在家550中，医疗机构560也可以监视个体551的健康状态。因此，在发现个体551不正常的情况下，可以迅速派遣医生而进行精密的检查。
此外，在个体551始终携带着半导体装置552的情况下，通过将读写器安装在信息设备如便携式电话等，即使个体551外出而不在家，也可以经常了解个体551的健康状态。此外，在发现个体551不正常的情况下，管理个体551的生物体信息的医疗机构560与个体551附近的医疗机构570交换信息，以可以迅速派遣医生到个体551的身边并提供治疗。特别是在当个体551外出时在家以外的地方发现不正常的情况下，这是很有效的。
此外，通过如上所述那样定期性管理个体551的生物体信息，也可以补充个体551不足的东西。例如，通过使用装置554如电脑等管理、分析个体551的生物体信息，可以在具有当前的个体551不足的维他命的情况下，将其事实显示在显示部555而促使注意，而且，还可以显示应该摄取的食物等。
如上所述那样，通过使个体552始终携带本发明的半导体装置552，不仅使自己还使医疗机构等可以了解个人的健康状态，因此，可以防治疾病等于未然，并且，在发生意外的疾病或事故的情况下也可以迅速进行最佳处理。
注意，也可以对上述半导体装置进行密封处理。例如，对图11C所示的结构使用第一片材337(也称为膜、衬底)和第二片材338进行密封处理，以可以抑制从外部侵入半导体元件中的杂质元素和水分等(图9)。
作为用于密封的第一片材337和第二片材338，可以使用由聚丙烯、聚酯、乙烯、聚氟乙烯或氯乙烯等构成的膜；由纤维材料构成的纸；基材膜(聚酯、聚酰胺、无机蒸发沉积膜、纸类等)和粘合合成树脂膜(丙烯酸类合成树脂、环氧类合成树脂等)的叠层膜等。此外，对膜和被处理体进行加热处理和加压处理，并且，在进行加热处理和加压处理时，通过加热处理熔化设在膜的最外表面的粘合层或设在膜的最外层的层(不是粘合层)，然后，通过施加压力而粘合。此外，在第一片材337和第二片材338的表面上可以设有粘合层，或者也可不设有粘合层。粘合层相当于含有粘合剂如热硬化树脂、紫外线硬化树脂、环氧树脂类粘合剂、或树脂添加剂等的层。此外，在完成密封之后，优选对用于密封的片材进行硅质涂敷以防止水分等侵入内部中，例如，可以使用通过层叠粘合层和聚酯等的膜和硅质涂敷物而形成的片材。
此外，作为第一片材337和第二片材338，也可以使用进行了防止静电等的抗静电处理的膜(以下记为抗静电膜)。作为抗静电膜，可以举出在树脂中分散有抗静电材料的膜、贴有抗静电材料的膜等。作为设有抗静电材料的膜，可以采用单面上设有抗静电材料的膜，或者双面上设有抗静电材料的膜。再者，单面上设有抗静电材料的膜既可将设有抗静电材料的一面贴到层上并使该一面置于膜的内侧，又可将设有抗静电材料的一面贴到层上并使该一面置于膜的外侧。注意，可以将该抗静电材料设在膜的整个面或一部分上。在此，作为抗静电材料，可以使用金属、铟和锡的氧化物(ITO)、界面活性剂如两性界面活性剂、阳离子界面活性剂、非离子界面活性剂等。此外，除了上述以外，还可以使用包含含有羧基和季铵碱作为侧链的交联共聚物高分子的树脂材料等作为抗静电材料。可以将这些材料贴在膜上，揉入在膜中，或者涂敷在膜上而形成抗静电膜。通过使用抗静电膜进行密封，可以抑制当作为商品使用时来自外部的静电等给予半导体元件的负面影响。
此外，在密封处理中，也可以使用第一片材337和第二片材338中的任何一个选择性地进行任何一面的密封。除了上述以外，还可以使用玻璃衬底代替第一片材337进行密封，在这种情况下，玻璃衬底起着保护膜的作用，因此，可以抑制从外部侵入半导体元件中的水分或杂质元素。
注意，本实施方式可以与上述实施方式自由地组合而实施。换言之，在本实施方式中，可以组合地使用上述实施方式所示的材料和形成方法，并且，在上述实施方式中，也可以组合地使用本实施方式所示的材料和形成方法。
实施方式4
本实施方式将参照附图说明与上述实施方式不同的本发明的半导体装置的使用方式的结构。具体地，将说明具有显示装置的半导体装置。
首先，将参照图16A和16B说明在像素部中提供发光元件用作显示装置的情况。注意，图16A是表示本发明的半导体装置的一个例子的俯视图，图16B是根据a-b间和c-d间切断图16A而形成的截面图。
图16A所示那样，本实施方式所示的半导体装置具有形成在衬底501上的扫描线驱动电路502、信号线驱动电路503、以及像素部504等。此外，与衬底501一起夹住像素部504地形成有相对衬底506。扫描线驱动电路502、信号线驱动电路503、像素部504在衬底501上形成有具有上述实施方式所示的任一结构的薄膜晶体管。此外，由密封材料505贴合衬底501和相对衬底506。
扫描线驱动电路502和信号线驱动电路503从成为外部输入端子的FPC507受到视频信号、时钟信号、起始信号、复位信号等。此外，在此，虽然仅仅图示FPC(flexible printed circuit；柔性印刷电路)，但是，该FPC还可以形成有印刷布线衬底。此外，在此，作为构成信号线驱动电路503或扫描线驱动电路502的薄膜晶体管，可以采用上述实施方式所示的层叠有薄膜晶体管的结构。通过层叠而形成薄膜晶体管，可以减少信号线驱动电路503或扫描线驱动电路502所占有的面积，因此，可以增加像素部504的面积。
图16B表示根据a-b间和c-d间切断图16A而获得的截面的示意图，在此，表示在衬底501上形成有包括在信号线驱动电路503和像素部504中的薄膜晶体管的情况。信号线驱动电路503形成有具有上述实施方式所示的任一结构的n型薄膜晶体管510a和p型薄膜晶体管510b组合而成的CMOS电路。再者，在薄膜晶体管510a、510b上层叠而形成有薄膜晶体管510c并使它通过导电膜214电连接于薄膜晶体管510b。
注意，可以使用上述实施方式所示的任一方法连接薄膜晶体管510c和薄膜晶体管510b。在此，形成在衬底201的一面上的薄膜晶体管510c通过形成在该衬底201中的开口部在衬底201的另一面上电连接于薄膜晶体管510b。
此外，也可以使用公知的CMOS电路、PMOS电路或NMOS电路形成用来形成驱动电路如扫描线驱动电路502和信号线驱动电路503等的薄膜晶体管。此外，本实施方式表示驱动器一体的结构，其中，在衬底501上形成有驱动电路如扫描线驱动电路502和信号线驱动电路503等。但是，不一定必须采用上述结构，也可以在外部而不在衬底501上形成驱动电路。
此外，像素部504是由包括发光元件516和用于驱动该发光元件516的薄膜晶体管511的多个像素构成的。作为薄膜晶体管511，可以适当地使用具有上述实施方式所示的任一结构的薄膜晶体管。此外，在此，形成第一电极513并使它连接于与薄膜晶体管511的源极区域或漏极区域连接的导电膜512，并且，覆盖该第一电极513的端部地形成绝缘膜509。在多个像素中，绝缘膜509起着隔离壁的作用。
在此，使用正型感光丙烯酸树脂膜形成绝缘膜509。此外，为了使覆盖度为高，形成绝缘膜509并在该绝缘膜509的上端部或下端部形成具有曲率的曲面。例如，在使用正型感光丙烯酸作为绝缘膜509的材料的情况下，优选只使绝缘膜509的上端部具有具有曲率半径(0.2至3μm)的曲面。作为绝缘膜509，可以使用感光性的、因光而对蚀刻剂呈不溶解性的负型材料或因光而对蚀刻剂呈溶解性的正型材料。除了上述以外，可以采用由如下材料构成的单层或叠层结构形成绝缘膜509：有机材料如环氧、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯等或硅氧烷材料如硅氧烷树脂等。此外，如上述实施方式所述那样，可以对绝缘膜509进行等离子体处理而使该绝缘膜509氧化或氮化，以对绝缘膜509的表面进行改性而获得细致的膜。对绝缘膜509的表面进行改性使得该绝缘膜509的强度为高，因此，可以减少物理损伤如当形成开口部等时产生裂缝、当进行蚀刻时减少膜、等等。此外，通过对绝缘膜509的表面进行改性，可以提高与形成在该绝缘膜509上的发光层514之间的界面特性如贴紧性等。
此外，在图16A和16B所示的半导体装置中，在第一电极513上形成有发光层514，并且，在该发光层514上形成有第二电极515。发光元件516是采用所述第一电极513、发光层514、以及第二电极515的叠层结构而形成的。
第一电极513和第二电极515中的一方用作阳极，而另一方用作阴极。
在用作阳极的情况下，优选使用具有高功函数的材料。例如，不仅可以使用单层膜如ITO膜、含有硅的铟锡氧化物膜、使用将2至20wt％的氧化锌(ZnO)混合在氧化铟中而形成的靶通过溅射法而形成的透明导电膜、氧化锌(ZnO)膜、氮化钛膜、铬膜、钨膜、Zn膜、Pt膜等，而且，还可以使用氮化钛膜和以铝为主成分的膜的叠层，或者可以使用氮化钛膜、以铝作为主成分的膜和氮化钛膜的三层结构等。注意，当使用叠层结构时，布线的电阻为低，可获得良好的欧姆接触，再者，可用作阳极。
在用作阴极的情况下，优选使用具有低功函数的材料(Al、Ag、Li、Ca或其合金如MgAg、MgIn、AlLi、CaF2或氮化钙)。注意，在使作为阴极使用的电极具有透光性的情况下，优选使用使其厚度变薄了的金属薄膜和透明导电膜(ITO膜、含有硅的铟锡氧化物膜、使用将2至20wt％的氧化锌(ZnO)混合在氧化铟中而形成的靶通过溅射法而形成的透明导电膜、氧化锌(ZnO)等)的叠层作为电极。
在此，采用了如下结构：使用具有透光性的ITO形成用作阳极的第一电极513，以从衬底501一侧取出光。注意，也可以采用如下结构：使用具有透光性的材料形成第二电极515，以从相对衬底506一侧取出光；使用具有透光性的材料形成第一电极513和第二电极515，以从衬底501和相对衬底506两侧取出光(两面发射)。
此外，作为发光层514，可以通过公知方法如使用蒸发沉积掩模的蒸发沉积法、喷墨法或旋涂法等来形成由低分子类材料、中分子材料(包括低聚物、树状聚合物)或高分子(也称为聚合体)材料等构成的单层或叠层结构。
此外，在此，采用了如下结构：通过使用密封材料505贴合相对衬底506和衬底501，在被衬底501、相对衬底506、以及密封材料505所包围的空隙508中形成有本发明的发光元件516。注意，除了使用惰性气体(氮或氩等)填充空隙508的情况以外，还可以包括使用密封材料505填充空隙508的结构。
注意，优选使用环氧类树脂作为密封材料505。此外，密封材料505的材料优选是尽可能不透过水分或氧的材料。作为用于相对衬底506的材料，除了玻璃衬底或石英衬底以外，还可以使用由FRP(Fiberglass-Reinforced Plastics；纤维增强塑料)、PVF(聚氟乙烯)、麦拉、聚酯或丙烯等构成的塑料衬底。
注意，具有像素部的半导体装置不局限于如上所述的在像素部中使用发光元件的结构，而且还包括在像素部中使用液晶的结构。图17表示在像素部中使用液晶的情况下的半导体装置。
图17表示在像素部中具有液晶的半导体装置的一个例子。在覆盖导电膜512和第一电极513而形成的定向膜521和形成在相对衬底506一侧的定向膜523之间形成有液晶522。此外，第二电极524形成在相对衬底506上，并且，控制施加到形成在第一电极513和第二电极524之间的液晶的电压而控制光的透过率，以进行影像的显示。此外，液晶522中形成有间隔物525，以控制第一电极513和第二电极524之间的距离(单元间隙)。注意，作为薄膜晶体管510a、510b、510c或511，可以适当地使用上述实施方式所示的任一结构。
像这样，作为本实施方式的半导体装置的使用方式，可以使用发光元件形成像素部，或者，可以使用液晶形成像素部。
此外，上述图16A和16B以及图17虽然表示驱动器一体型结构，其中，在衬底上形成有驱动电路如扫描线驱动电路或信号线驱动电路等，但是，可以将它贴合在衬底上而形成驱动电路，而不在衬底上直接形成驱动电路。将参照图15A和15B说明在这种情况下的显示装置的一个例子。注意，图15B表示根据图15A中的A-B间切断而获得的截面的示意图。
在衬底501上粘合而形成有半导体元件531a，并且，在用作连接膜的FPC 507上粘合而形成有半导体元件531b。通过形成在衬底501上的导电膜532连接有像素部504和半导体元件531a。通过形成在衬底501上的导电膜533和形成在FPC 507上的导电膜534连接半导体元件531a和半导体元件531b。可以使用包含导电粒子311的树脂312连接这些导电膜。除了该树脂312以外，如上所述那样，还可以采用导电粘合剂如银胶、铜胶或碳胶等；具有导电性的粘合剂如ACP等；具有导电性的膜如ACF等；焊接；等等。此外，由密封材料505粘合衬底501和相对衬底506。
其次，将参照附图说明具有上述像素部的半导体装置的利用方式。
作为具有上述像素部的半导体装置的利用方式，可以举出如下电子设备：影像拍摄装置如摄像机、数码照相机等、护目镜型显示器(头戴显示器)、导航系统、声响再现装置(汽车音响、音响组件等)、电子计算机、游戏机、便携式信息终端(可移动计算机、便携式电话、便携式游戏机、电子书籍等)、提供有记录介质的图像再现装置(具体地，再现记录介质如DVD(digital versatile disc：数字通用盘)等并具有能够显示其图像的显示器的装置)等。以下示出具体例子。
图18A是电视接收机，它包括外壳2001、支架2002、显示部2003、扬声器部2004、视频输入端子2005等。通过将本实施方式或上述实施方式所示的半导体装置的结构或制造方法适用于显示部2003或驱动电路等，可以制造作为本发明的半导体装置的使用方式之一的电视接收机。
图18B是数码照相机，它包括主体2101、显示部2102、图像接收部2103、操作键2104、外部连接端口2105、快门2106等。通过将本实施方式或上述实施方式所示的半导体装置的结构或制造方法适用于显示部2102或驱动电路等，可以制造作为本发明的半导体装置的使用方式之一的数码照相机。
图18C是电子计算机，它包括主体2201、外壳2202、显示部2203、键盘2204、外部连接端口2205、鼠标2206等。通过将本实施方式或上述实施方式所示的半导体装置的结构或制造方法适用于显示部2203或驱动电路等，可以制造作为本发明的半导体装置的使用方式之一的电子计算机。
图18D是可移动计算机，它包括主体2301、显示部2302、开关2303、操作键2304、红外端口2305等。通过将本实施方式或上述实施方式所示的半导体装置的结构或制造方法适用于显示部2302或驱动电路等，可以制造作为本发明的半导体装置的使用方式之一的可移动计算机。
图18E是提供有记录介质的便携式图像再现装置(如DVD再现装置等)，它包括主体2401、外壳2402、显示部A 2403、显示部B 2404、记录介质(DVD等)读出器部2405、操作键2406、扬声器部2407等。显示部A 2403主要显示图像信息，而显示部B 2404主要显示文字信息。通过将本实施方式或上述实施方式所示的半导体装置的结构或制造方法适用于显示部A 2403、显示部B 2404或驱动电路等，可以制造作为本发明的半导体装置的使用方式之一的图像再现装置。注意，提供有记录介质的图像再现装置包括游戏机等。
图18F是摄像机，它包括主体2601、显示部2602、外壳2603、外部连接端口2604、遥控器接收部2605、图像接收部2606、电池2607、声音输入部2608、操作键2609、目镜部2610等。通过将本实施方式或上述实施方式所示的半导体装置的结构或制造方法适用于显示部2602或驱动电路等，可以制造作为本发明的半导体装置的使用方式之一的摄像机。
图18G是便携式电话，它包括主体2701、外壳2702、显示部2703、声音输入部2704、声音输出部2705、操作键2706、外部连接端口2707、天线2708等。通过将本实施方式或上述实施方式所示的半导体装置的结构或制造方法适用于显示部2703或驱动电路等，可以制造作为本发明的半导体装置的使用方式之一的便携式电话。
此外，通过使衬底薄膜化，本发明的半导体装置可以具有柔性。下面将参照附图说明具有像素部且具有柔性的半导体装置的具体例子。
图19A是显示器，它包括主体4101、支架4102、显示部4103。显示部4103是使用柔性衬底而形成的，并且，可以实现轻而薄的显示器。此外，可以使显示部4103弯曲，或者，也可以将显示部4103从支架4102上拆下而沿着弯曲的墙壁上安装显示器。像这样，不仅可以将具有柔性的显示器设置在平坦的面上，而且还可以将它设置在弯曲的部分，因此可以用于各种各样的用途。通过将本实施方式或上述实施方式所示的具有柔性的半导体装置用于显示部4103或电路等，可以制造作为本发明的半导体装置的使用方式之一的具有柔性的显示器。
图19B是可被卷绕的显示器，它包括主体4201、显示部4202。由于使用柔性衬底形成主体4201和显示部4202，因此显示器可以在被折叠或者卷绕的状态下被携带。因此，即使显示器大，也可以在被折叠或者卷绕的状态下将它放在包里被携带。通过将本实施方式或上述实施方式所示的具有柔性的半导体装置用于显示部4202或电路等，可以制造作为本发明的半导体装置的使用方式之一的轻而薄的大型显示器。
图19C是片状电子计算机，它包括主体4401和显示部4402、键盘4403、触控板4404、外部连接端口4405、电源插头4406等。显示部4402是使用柔性衬底而形成的，并且可以实现轻而薄的电子计算机。此外，若主体4401的一部分设有收纳空间，显示部4402就可以被卷绕到主体而被收纳。此外，通过还使键盘4403具有柔性，像显示部4402一样，键盘4403可以被卷绕到主体4401的收纳空间而被收纳，因此，携带时很方便。此外，在不使用的情况下，也可以折叠而收纳而不占空间。通过将本实施方式或上述实施方式所示的具有柔性的半导体装置用于显示部4402或电路等，可以制造作为本发明的半导体装置的使用方式之一的轻而薄的电子计算机。
图19D是具有20至80英寸大型显示部的显示装置，它包括主体4300、作为操作部的键盘4301、显示部4302、扬声器4303等。此外，显示部4302是使用柔性衬底而形成的，因此，可以通过拆下键盘4301而在被折叠或者卷绕的状态下携带主体4300。此外，键盘4301和显示部4302可以以无线来连接，例如，在沿着弯曲的墙壁上安装主体4300的状态下，可以使用键盘4301来进行无线操作。通过将本实施方式或上述实施方式所示的具有柔性的半导体装置用于显示部4302或电路等，可以制造作为本发明的半导体装置的使用方式之一的轻而薄的大型显示装置。
图19E是电子书，它包括主体4501、显示部4502、操作键4503等。此外，调制解调器可以内置于主体4501中。显示部4502是使用柔性衬底而形成的，并且，因此可以折叠或卷绕显示部4502。因此，可以不占空间地携带电子书。再者，显示部4502不仅可以显示文字等的静态图像，而且还可以显示动态图像。通过将本实施方式或上述实施方式所示的具有柔性的半导体装置用于显示部4502或电路等，可以制造作为本发明的半导体装置的使用方式之一的轻而薄的电子书。
图19F是IC卡，它包括主体4601、显示部4602、连接端子4603等。由于使用柔性衬底而将显示部4602形成为轻而薄的片状，因此可以贴在卡的表面上而形成IC卡。在IC卡能够进行非接触数据接收的情况下，从外部获得的信息可以被显示在显示部4602上。通过将本实施方式或上述实施方式所示的具有柔性的半导体装置用于显示部4602或电路等，可以制造作为本发明的半导体装置的使用方式之一的轻而薄的IC卡。
如上所述，本发明的应用范围极为宽以至于本发明可用于各种领域的电子设备或者信息显示装置。注意，本实施方式可以与上述实施方式自由组合而实施。
本说明书根据2005年7月29日在日本专利局受理的日本专利申请编号2005-222199而制作，所述申请内容包括在本说明书中。

Claims (43)

1.一种半导体装置的制造方法，它包括如下步骤：
在具有至少一个凹部的衬底上形成绝缘膜，其中，所述绝缘膜覆盖所述衬底的上表面和所述凹部；
在所述绝缘膜上形成至少一个薄膜晶体管，其中，所述薄膜晶体管至少包括源极区域及漏极区域；
在所述薄膜晶体管上形成层间绝缘膜，其中，所述层间绝缘膜覆盖所述衬底的所述凹部；
在所述层间绝缘膜中形成第一开口部以达到所述薄膜晶体管的所述源极区域及漏极区域中的一个；
在所述层间绝缘膜中形成第二开口部，该第二开口部形成在所述凹部上；
在所述层间绝缘膜上并在所述第一及第二开口部中形成导电膜，其中，所述导电膜通过所述第一开口部连接于所述源极区域及漏极区域中的所述一个并形成在所述凹部中；以及，
从所述衬底的背表面使所述衬底减薄，以暴露在所述第二开口部中的所述导电膜的一部分。
2.根据权利要求1所述的半导体装置的制造方法，其中，所述第二开口部大于所述第一开口部。
3.根据权利要求1所述的半导体装置的制造方法，其中，所述凹部是通过将激光照射所述衬底而形成的。
4.根据权利要求1所述的半导体装置的制造方法，其中，所述第二开口部是通过照射激光而形成的。
5.根据权利要求1所述的半导体装置的制造方法，其中，通过进行研磨处理、抛光处理、或采用化学处理的蚀刻而使所述衬底减薄。
6.一种半导体装置的制造方法，它包括如下步骤：
在具有至少一个凹部的衬底上形成绝缘膜，其中，所述绝缘膜覆盖所述衬底的上表面和所述凹部；
在所述绝缘膜上形成至少一个薄膜晶体管，其中，所述薄膜晶体管至少包括源极区域及漏极区域；
在所述薄膜晶体管上形成层间绝缘膜，其中，所述层间绝缘膜覆盖所述衬底的所述凹部；
在所述层间绝缘膜中形成第一开口部以达到所述薄膜晶体管的所述源极区域及漏极区域中的一个；
在所述层间绝缘膜上并在所述第一开口部中形成第一导电膜；
在所述层间绝缘膜中形成第二开口部，该第二开口部形成在所述凹部上；
在所述层间绝缘膜上形成第二导电膜，其中，所述第二导电膜形成在所述第二开口部中并连接于所述第一导电膜；以及，
从所述衬底的背表面使所述衬底减薄，以暴露在所述第二开口部中的所述第二导电膜的一部分。
7.根据权利要求6所述的半导体装置的制造方法，其中，所述第二开口部大于所述第一开口部。
8.根据权利要求6所述的半导体装置的制造方法，其中，所述凹部是通过将激光照射所述衬底而形成的。
9.根据权利要求6所述的半导体装置的制造方法，其中，所述第二开口部是通过照射激光而形成的。
10.根据权利要求6所述的半导体装置的制造方法，其中，所述第二导电膜是通过丝网印刷法、液滴喷出法、或分配器法而形成的。
11.根据权利要求6所述的半导体装置的制造方法，其中，通过进行研磨处理、抛光处理、或采用化学处理的蚀刻而使所述衬底减薄。
12.一种半导体装置的制造方法，它包括如下步骤：
在具有从上表面穿过背表面的第一开口部的衬底上形成绝缘膜，其中，所述绝缘膜覆盖所述衬底的上表面和所述第一开口部；
在所述绝缘膜上形成至少一个薄膜晶体管，其中，所述薄膜晶体管至少包括源极区域及漏极区域；
在所述薄膜晶体管上形成层间绝缘膜，其中，所述层间绝缘膜覆盖所述第一开口部；
在所述层间绝缘膜中形成第二开口部以达到所述薄膜晶体管的所述源极区域及漏极区域中的一个；
在所述层间绝缘膜中形成第三开口部，该第三开口部形成在所述第一开口部上；
在所述层间绝缘膜上并在所述第二及第三开口部中形成导电膜，其中，所述导电膜通过所述第二开口部连接于所述源极区域及漏极区域中的所述一个并形成在所述第三开口部中；以及，
从所述衬底的背表面使所述衬底减薄，以暴露在所述第三开口部中的所述导电膜的一部分。
13.根据权利要求12所述的半导体装置的制造方法，其中，所述第三开口部大于所述第二开口部。
14.根据权利要求12所述的半导体装置的制造方法，其中，所述第一开口部是通过将激光照射所述衬底而形成的。
15.根据权利要求12所述的半导体装置的制造方法，其中，所述第三开口部是通过照射激光而形成的。
16.根据权利要求12所述的半导体装置的制造方法，其中，通过进行研磨处理、抛光处理、或采用化学处理的蚀刻而使所述衬底减薄。
17.一种半导体装置的制造方法，它包括如下步骤：
在具有从上表面穿过背表面的第一开口部的衬底上形成绝缘膜，其中，所述绝缘膜覆盖所述衬底的上表面和所述第一开口部；
在所述绝缘膜上形成至少一个薄膜晶体管，其中，所述薄膜晶体管至少包括源极区域及漏极区域；
在所述薄膜晶体管上形成层间绝缘膜，其中，所述层间绝缘膜覆盖所述第一开口部；
在所述层间绝缘膜中形成第二开口部以达到所述薄膜晶体管的所述源极区域及漏极区域中的一个；
在所述层间绝缘膜上并在所述第二开口部中形成第一导电膜；
在所述层间绝缘膜中形成第三开口部，该第三开口部形成在所述第一开口部上；
在所述层间绝缘膜上形成第二导电膜，其中，所述第二导电膜形成在所述第三开口部中并连接于所述第一导电膜；以及，
从所述衬底的背表面使所述衬底减薄，以暴露在所述第三开口部中的所述第二导电膜的一部分。
18.根据权利要求17所述的半导体装置的制造方法，其中，所述第三开口部大于所述第二开口部。
19.根据权利要求17所述的半导体装置的制造方法，其中，所述第一开口部是通过将激光照射所述衬底而形成的。
20.根据权利要求17所述的半导体装置的制造方法，其中，所述第三开口部是通过照射激光而形成的。
21.根据权利要求17所述的半导体装置的制造方法，其中，所述第二导电膜是通过丝网印刷法、液滴喷出法、或分配器法而形成的。
22.根据权利要求17所述的半导体装置的制造方法，其中，通过进行研磨处理、抛光处理、或采用化学处理的蚀刻而使所述衬底减薄。
23.一种半导体装置的制造方法，它包括如下步骤：
在衬底的上表面上形成绝缘膜；
在所述绝缘膜上形成至少一个薄膜晶体管，其中，所述薄膜晶体管至少包括源极区域及漏极区域；
在所述薄膜晶体管上形成层间绝缘膜，其中，所述层间绝缘膜覆盖所述薄膜晶体管；
在所述层间绝缘膜中形成第一开口部以达到所述薄膜晶体管的所述源极区域及漏极区域中的一个；
形成第二开口部，以在与所述第一开口部不相同的位置的所述衬底的所述上表面中形成凹部；
在所述第一开口部和所述第二开口部中形成导电膜；以及，
从所述衬底的背表面使所述衬底减薄，以暴露在所述第二开口部中的所述导电膜的一部分。
24.根据权利要求23所述的半导体装置的制造方法，其中，所述第二开口部大于所述第一开口部。
25.根据权利要求23所述的半导体装置的制造方法，其中，所述第二开口部是通过将激光照射所述衬底而形成的。
26.根据权利要求23所述的半导体装置的制造方法，其中，通过进行研磨处理、抛光处理、或采用化学处理的蚀刻而使所述衬底减薄。
27.一种半导体装置的制造方法，它包括如下步骤：
在衬底的上表面上形成绝缘膜；
在所述绝缘膜上形成至少一个薄膜晶体管，其中，所述薄膜晶体管至少包括源极区域及漏极区域；
在所述薄膜晶体管上形成层间绝缘膜，其中，所述层间绝缘膜覆盖所述薄膜晶体管；
在所述层间绝缘膜中形成第一开口部以达到所述薄膜晶体管的所述源极区域及漏极区域中的一个；
形成第二开口部以在与所述第一开口部不相同的位置从所述衬底的所述上表面穿过背表面；
在所述第一开口部和所述第二开口部中形成导电膜；以及，
从所述衬底的背表面使所述衬底减薄，以暴露在所述第二开口部中的所述导电膜的一部分。
28.根据权利要求27所述的半导体装置的制造方法，其中，所述第二开口部大于所述第一开口部。
29.根据权利要求27所述的半导体装置的制造方法，其中，所述第二开口部是通过将激光照射所述衬底而形成的。
30.根据权利要求27所述的半导体装置的制造方法，其中，通过进行研磨处理、抛光处理、或采用化学处理的蚀刻而使所述衬底减薄。
31.一种半导体装置的制造方法，它包括如下步骤：
在衬底的上表面上形成绝缘膜；
在所述绝缘膜上形成至少一个薄膜晶体管，其中，所述薄膜晶体管至少包括源极区域及漏极区域；
在所述薄膜晶体管上形成层间绝缘膜，其中，所述层间绝缘膜覆盖所述薄膜晶体管；
在所述层间绝缘膜中形成第一开口部以达到所述薄膜晶体管的所述源极区域及漏极区域中的一个；
在所述层间绝缘膜上并在所述第一开口部中形成第一导电膜；
形成第二开口部，以在与所述第一开口部不相同的位置的所述衬底的所述上表面中形成凹部；
在所述层间绝缘膜上形成第二导电膜，其中，所述第二导电膜形成在所述第二开口部中并连接于所述第一导电膜；以及，
从所述衬底的背表面使所述衬底减薄，以暴露在所述第二开口部中的所述第二导电膜的一部分。
32.根据权利要求31所述的半导体装置的制造方法，其中，所述第二开口部大于所述第一开口部。
33.根据权利要求31所述的半导体装置的制造方法，其中，所述第二开口部是通过将激光照射所述衬底而形成的。
34.根据权利要求31所述的半导体装置的制造方法，其中，所述第二导电膜是通过丝网印刷法、液滴喷出法、或分配器法而形成的。
35.根据权利要求31所述的半导体装置的制造方法，其中，通过进行研磨处理、抛光处理、或采用化学处理的蚀刻而使所述衬底减薄。
36.一种半导体装置的制造方法，它包括如下步骤：
在衬底的上表面上形成绝缘膜；
在所述绝缘膜上形成至少一个薄膜晶体管，其中，所述薄膜晶体管至少包括源极区域及漏极区域；
在所述薄膜晶体管上形成层间绝缘膜，其中，所述层间绝缘膜覆盖所述薄膜晶体管；
在所述层间绝缘膜中形成第一开口部以达到所述薄膜晶体管的所述源极区域及漏极区域中的一个；
在所述层间绝缘膜上并在所述第一开口部中形成第一导电膜；
形成第二开口部以在与所述第一开口部不相同的位置从所述衬底的所述上表面穿过背表面；
在所述层间绝缘膜上形成第二导电膜，其中，所述第二导电膜形成在所述第二开口部中并连接于所述第一导电膜；以及，
从所述衬底的背表面使所述衬底减薄，以暴露在所述第二开口部中的所述第二导电膜的一部分。
37.据权利要求36所述的半导体装置的制造方法，其中，所述第二开口部大于所述第一开口部。
38.据权利要求36所述的半导体装置的制造方法，其中，所述第二开口部是通过将激光照射所述衬底而形成的。
39.据权利要求36所述的半导体装置的制造方法，其中，所述第二导电膜是通过丝网印刷法、液滴喷出法、或分配器法而形成的。
40.据权利要求36所述的半导体装置的制造方法，其中，通过进行研磨处理、抛光处理、或采用化学处理的蚀刻而使所述衬底减薄。
41.一种半导体装置，它包括：
具有从上表面穿过背表面的开口部的衬底；以及，
形成在所述衬底的所述上表面上并在所述开口部中的元件群，
其中，在所述衬底的所述背表面中暴露形成在所述开口部中的所述元件群的至少一部分，以及
其中，所述衬底的厚度为1至100μm。
42.一种半导体装置，它包括：
具有从上表面穿过背表面的开口部的衬底；
形成在所述衬底的所述上表面上的晶体管；以及，
形成在所述开口部中的导电膜，
其中，所述晶体管和所述导电膜电连接，
其中，在所述衬底的所述背表面中暴露形成在所述开口部中的所述导电膜的至少一部分，
其中，所述衬底的厚度为1至100μm。
43.一种半导体装置，它包括：
具有从上表面穿过背表面的开口部的第一衬底；
形成在所述第一衬底的所述上表面上的晶体管；
形成在所述开口部中的第一导电膜；以及，
第二衬底，在该第二衬底上形成有用作天线的第二导电膜，
其中，所述晶体管和所述第一导电膜电连接，
其中，在所述第一衬底的所述背表面中暴露形成在所述开口部中的所述第一导电膜的至少一部分，
其中，相互附着所述第一衬底的所述背表面和所述第二衬底，以使所述第一导电膜和所述第二导电膜电连接，
其中，所述衬底的厚度为1至100μm。
CN2006101076484A 2005-07-29 2006-07-28 半导体装置及其制造方法 Expired - Fee Related CN1905164B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005222199 2005-07-29
JP2005222199 2005-07-29
JP2005-222199 2005-07-29

Publications (2)

Publication Number Publication Date
CN1905164A true CN1905164A (zh) 2007-01-31
CN1905164B CN1905164B (zh) 2012-07-04

Family

ID=37674376

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101076484A Expired - Fee Related CN1905164B (zh) 2005-07-29 2006-07-28 半导体装置及其制造方法

Country Status (2)

Country Link
US (5) US7863188B2 (zh)
CN (1) CN1905164B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258843A (zh) * 2013-05-30 2013-08-21 中国电子科技集团公司第十三研究所 用于太赫兹肖特基二极管的多孔衬底
CN110297346A (zh) * 2019-06-28 2019-10-01 云谷（固安）科技有限公司 一种显示面板及其制作方法

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7736964B2 (en) 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
CN101950748B (zh) * 2005-01-28 2013-06-12 株式会社半导体能源研究所 半导体器件和制造它的方法
US7863188B2 (en) * 2005-07-29 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7723842B2 (en) * 2005-09-02 2010-05-25 Semiconductor Energy Laboratory Co., Ltd Integrated circuit device
CN101278398B (zh) * 2005-09-30 2010-09-29 株式会社半导体能源研究所 半导体器件的制造方法
JP5512930B2 (ja) * 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2019425A1 (en) 2007-07-27 2009-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8475374B2 (en) 2007-08-23 2013-07-02 Purdue Research Foundation Intra-occular pressure sensor
US20090051046A1 (en) * 2007-08-24 2009-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method for the same
US20090076322A1 (en) * 2007-09-13 2009-03-19 Atsushi Matsunaga Capsule endoscope
US7863180B2 (en) * 2008-05-06 2011-01-04 International Business Machines Corporation Through substrate via including variable sidewall profile
WO2009142310A1 (en) * 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8053253B2 (en) * 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5248412B2 (ja) * 2008-06-06 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5515540B2 (ja) * 2009-09-10 2014-06-11 富士通株式会社 表示装置
US8252665B2 (en) * 2009-09-14 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Protection layer for adhesive material at wafer edge
US20110077718A1 (en) * 2009-09-30 2011-03-31 Broadcom Corporation Electromagnetic power booster for bio-medical units
EP2518768B1 (en) 2009-12-26 2019-03-20 Canon Kabushiki Kaisha Solid-state imaging device and imaging system
KR101801137B1 (ko) * 2011-02-21 2017-11-24 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8822970B2 (en) * 2011-02-21 2014-09-02 Korea Advanced Institute Of Science And Technology (Kaist) Phase-change memory device and flexible phase-change memory device insulating nano-dot
US8679945B2 (en) * 2011-03-04 2014-03-25 Texas Instruments Incorporated Backgrind process for integrated circuit wafers
US8587127B2 (en) * 2011-06-15 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods of forming the same
EP2557420B1 (en) * 2011-08-12 2015-10-14 Nxp B.V. Semiconductor device having Au-Cu electrodes and method of manufacturing semiconductor device
JP6290526B2 (ja) * 2011-08-24 2018-03-07 ローム株式会社 半導体装置およびその製造方法
US9681836B2 (en) 2012-04-23 2017-06-20 Cyberonics, Inc. Methods, systems and apparatuses for detecting seizure and non-seizure states
US8940569B2 (en) 2012-10-15 2015-01-27 International Business Machines Corporation Dual-gate bio/chem sensor
US8890408B2 (en) * 2013-01-18 2014-11-18 Nokia Corporation Method and apparatus for coupling an active display portion and substrate
TWI681696B (zh) 2013-03-07 2020-01-01 日商半導體能源研究所股份有限公司 顯示裝置
JP6490901B2 (ja) * 2013-03-14 2019-03-27 株式会社半導体エネルギー研究所 発光装置の作製方法
US9224783B2 (en) * 2013-12-23 2015-12-29 Intermolecular, Inc. Plasma densification of dielectrics for improved dielectric loss tangent
US9196583B1 (en) * 2014-05-09 2015-11-24 Qualcomm Incorporated Via material selection and processing
US9620454B2 (en) * 2014-09-12 2017-04-11 Qualcomm Incorporated Middle-of-line (MOL) manufactured integrated circuits (ICs) employing local interconnects of metal lines using an elongated via, and related methods
KR102352285B1 (ko) * 2014-10-10 2022-01-18 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
KR102405257B1 (ko) * 2015-01-28 2022-06-03 삼성디스플레이 주식회사 표시 장치
FR3038425B1 (fr) * 2015-06-30 2017-08-25 Oberthur Technologies Document electronique tel qu'une carte a puce a metallisation reduite
US10978489B2 (en) 2015-07-24 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, method for manufacturing semiconductor device, method for manufacturing display panel, and information processing device
KR102439506B1 (ko) 2015-10-16 2022-09-02 삼성디스플레이 주식회사 표시 장치
WO2017103737A1 (en) 2015-12-18 2017-06-22 Semiconductor Energy Laboratory Co., Ltd. Display panel, input/output device, data processing device, and method for manufacturing display panel
WO2017182909A1 (en) * 2016-04-22 2017-10-26 Semiconductor Energy Laboratory Co., Ltd. Separation method and manufacturing method of flexible device
US10580978B2 (en) * 2017-01-08 2020-03-03 Intermolecular, Inc. Current compliance layers and memory arrays comprising thereof
TWI683801B (zh) * 2017-11-30 2020-02-01 美商羅門哈斯電子材料有限公司 兩性離子化合物及包括其之光阻
WO2019175704A1 (ja) 2018-03-16 2019-09-19 株式会社半導体エネルギー研究所 電気モジュール、表示パネル、表示装置、入出力装置、情報処理装置、電気モジュールの作製方法
CN110085706A (zh) * 2019-05-06 2019-08-02 上海神舟新能源发展有限公司 一种适用于晶体硅的减薄方法
CN112349843B (zh) * 2020-11-06 2022-09-06 中国科学技术大学 一种太阳能电池的空穴传输层材料、锑基太阳能电池及其制备方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5317436A (en) * 1990-12-31 1994-05-31 Kopin Corporation A slide assembly for projector with active matrix moveably mounted to housing
US5166556A (en) * 1991-01-22 1992-11-24 Myson Technology, Inc. Programmable antifuse structure, process, logic cell and architecture for programmable integrated circuits
JPH05152529A (ja) 1991-11-29 1993-06-18 Oki Electric Ind Co Ltd 半導体装置
US6011607A (en) 1995-02-15 2000-01-04 Semiconductor Energy Laboratory Co., Active matrix display with sealing material
JP3778964B2 (ja) 1995-02-15 2006-05-24 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置
US6022792A (en) * 1996-03-13 2000-02-08 Seiko Instruments, Inc. Semiconductor dicing and assembling method
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
US6235624B1 (en) * 1998-06-01 2001-05-22 Kabushiki Kaisha Toshiba Paste connection plug, burying method, and semiconductor device manufacturing method
JP2000040679A (ja) * 1998-07-24 2000-02-08 Hitachi Ltd 半導体集積回路装置の製造方法
US7022556B1 (en) * 1998-11-11 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Exposure device, exposure method and method of manufacturing semiconductor device
JP3713418B2 (ja) 2000-05-30 2005-11-09 光正 小柳 ３次元画像処理装置の製造方法
SG143972A1 (en) * 2000-09-14 2008-07-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2002087844A (ja) 2000-09-14 2002-03-27 Sony Corp 表示パネルの製造方法
JP4921645B2 (ja) 2001-03-01 2012-04-25 セイコーインスツル株式会社 ウエハレベルｃｓｐ
JP4408006B2 (ja) 2001-06-28 2010-02-03 富士通マイクロエレクトロニクス株式会社 半導体装置およびその製造方法
JP2003289073A (ja) * 2002-01-22 2003-10-10 Canon Inc 半導体装置および半導体装置の製造方法
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP4081666B2 (ja) * 2002-09-24 2008-04-30 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US7436050B2 (en) * 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
JP3696208B2 (ja) * 2003-01-22 2005-09-14 株式会社東芝 半導体装置
JP2004349513A (ja) 2003-05-22 2004-12-09 Seiko Epson Corp 薄膜回路装置及びその製造方法、並びに電気光学装置、電子機器
JP4741177B2 (ja) * 2003-08-29 2011-08-03 株式会社半導体エネルギー研究所 表示装置の作製方法
JP4285604B2 (ja) 2003-09-19 2009-06-24 株式会社フジクラ 貫通電極付き基板、その製造方法及び電子デバイス
EP1523043B1 (en) * 2003-10-06 2011-12-28 Semiconductor Energy Laboratory Co., Ltd. Optical sensor and method for manufacturing the same
US7893438B2 (en) * 2003-10-16 2011-02-22 Samsung Mobile Display Co., Ltd. Organic light-emitting display device including a planarization pattern and method for manufacturing the same
JP4303563B2 (ja) * 2003-11-12 2009-07-29 大日本印刷株式会社 電子装置および電子装置の製造方法
US7422935B2 (en) * 2004-09-24 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and semiconductor device and electronic device
TWI372413B (en) * 2004-09-24 2012-09-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same, and electric appliance
US7598100B2 (en) * 2004-11-18 2009-10-06 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
US7736964B2 (en) * 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
US7396732B2 (en) * 2004-12-17 2008-07-08 Interuniversitair Microelektronica Centrum Vzw (Imec) Formation of deep trench airgaps and related applications
US7485511B2 (en) * 2005-06-01 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit device and method for manufacturing integrated circuit device
US20060290001A1 (en) * 2005-06-28 2006-12-28 Micron Technology, Inc. Interconnect vias and associated methods of formation
US7863188B2 (en) * 2005-07-29 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7723842B2 (en) * 2005-09-02 2010-05-25 Semiconductor Energy Laboratory Co., Ltd Integrated circuit device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258843A (zh) * 2013-05-30 2013-08-21 中国电子科技集团公司第十三研究所 用于太赫兹肖特基二极管的多孔衬底
CN103258843B (zh) * 2013-05-30 2016-06-15 中国电子科技集团公司第十三研究所 用于太赫兹肖特基二极管的多孔衬底
CN110297346A (zh) * 2019-06-28 2019-10-01 云谷（固安）科技有限公司 一种显示面板及其制作方法
CN110297346B (zh) * 2019-06-28 2022-07-12 广州国显科技有限公司 一种显示面板及其制作方法

Also Published As

Publication number Publication date
US7863188B2 (en) 2011-01-04
US20070023758A1 (en) 2007-02-01
US20150255489A1 (en) 2015-09-10
US20110084321A1 (en) 2011-04-14
US8557699B2 (en) 2013-10-15
US20170084630A1 (en) 2017-03-23
US20140038373A1 (en) 2014-02-06
CN1905164B (zh) 2012-07-04
US9437620B2 (en) 2016-09-06
US9059098B2 (en) 2015-06-16

Similar Documents

Publication Publication Date Title
CN1905164A (zh) 半导体装置及其制造方法
TWI505443B (zh) 半導體裝置製造方法
CN1976011A (zh) 半导体装置的制造方法
CN101064348A (zh) 半导体器件及半导体器件的制造方法
CN102169850B (zh) 半导体集成电路及其制造方法、使用该电路的半导体装置
US8357567B2 (en) Manufacturing method of semiconductor device
CN1925155B (zh) 集成电路装置
CN1832179A (zh) 半导体器件及其制造方法
CN1873998A (zh) 半导体器件及其制造方法
CN1992084A (zh) 非易失性存储器及其写入方法、以及半导体装置
CN101064247A (zh) 半导体装置的制造方法
CN1815699A (zh) 具有导电层的衬底的制造方法和半导体器件的制造方法
CN1808689A (zh) 半导体器件制作方法
CN1753166A (zh) 半导体器件及其制造方法和电器
CN1925187A (zh) 半导体器件的制造方法
CN1841734A (zh) 半导体器件和其驱动方法
CN1832169A (zh) 无线芯片以及具有该无线芯片的电子设备
CN1893023A (zh) 半导体器件的制造方法
CN1992369A (zh) 半导体器件以及半导体器件的制造方法
CN1828903A (zh) 存储装置以及其制造方法
CN101034719A (zh) 半导体装置及其制造方法
CN1959962A (zh) 半导体器件的制造方法
JP5127178B2 (ja) 半導体装置の作製方法
CN1873949A (zh) 半导体器件的制造方法,半导体器件的评估方法和半导体器件
CN1892983A (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120704

Termination date: 20180728

CF01 Termination of patent right due to non-payment of annual fee