CN102169850B - 半导体集成电路及其制造方法、使用该电路的半导体装置 - Google Patents

半导体集成电路及其制造方法、使用该电路的半导体装置 Download PDF

Info

Publication number
CN102169850B
CN102169850B CN201110034786.5A CN201110034786A CN102169850B CN 102169850 B CN102169850 B CN 102169850B CN 201110034786 A CN201110034786 A CN 201110034786A CN 102169850 B CN102169850 B CN 102169850B
Authority
CN
China
Prior art keywords
layer
semiconductor
substrate
integrated circuit
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110034786.5A
Other languages
English (en)
Other versions
CN102169850A (zh
Inventor
山口真弓
泉小波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102169850A publication Critical patent/CN102169850A/zh
Application granted granted Critical
Publication of CN102169850B publication Critical patent/CN102169850B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明名称为“半导体集成电路及其制造方法、使用该电路的半导体装置”。在半导体衬底中形成通孔的工序或对半导体衬底从背面进行抛光的工序需要非常长的时间，这成为产率降低的原因。另外，由于层叠有半导体衬底，所以被层叠而形成的半导体集成电路变厚，机械柔软性低。本发明的技术要点如下：在多个衬底上形成剥离层，并在剥离层上形成半导体元件及用来形成贯穿布线的开口部。然后，从衬底剥离具有半导体元件的层并层叠它们，并通过在开口部中形成具有导电性的层形成贯穿布线，以制造半导体集成电路。

Description

半导体集成电路及其制造方法、使用该电路的半导体装置
本发明申请是本发明申请人于2007年4月28日提交的申请号为200710100943.1的发明申请的分案申请。
技术领域
本发明涉及通过层叠半导体元件而形成的半导体集成电路。
背景技术
正在对通过层叠形成有集成电路的半导体衬底谋求半导体集成电路的高集成化的技术进行研究开发。通过顺序层叠形成有集成电路的半导体衬底，制造这种通过层叠半导体而形成的半导体集成电路。在通过层叠半导体而形成的半导体集成电路中，在每个半导体衬底上形成集成电路并使所述半导体衬底薄片化等来层叠它们。(例如，参照专利文件1和2)。
专利文件1日本专利申请公开平6-61418号公报
专利文件2日本专利申请公开2001-189419号公报
但是，在以往的通过层叠半导体而形成的半导体集成电路的制造方法中，在进行蚀刻等来在半导体衬底的一部分中形成开口部之后，通过对半导体衬底从背面进行抛光形成贯穿孔(也称为通孔)。然后，在该贯穿孔中通过蒸发沉积法或镀敷法形成布线，以连接形成在各半导体衬底上的集成电路。
像这样在半导体衬底中形成通孔的工序或对半导体衬底从背面进行抛光的工序需要非常长的时间，这成为产率降低的原因。另外，在半导体衬底中形成通孔的工序或从背面进行抛光的工序中，产生灰尘，这导致集成电路的缺陷。另外，由于层叠有半导体衬底，所以通过层叠半导体而形成的半导体集成电路变厚，机械柔软性低。
发明内容
本发明的目的在于提高通过层叠半导体而形成的集成电路的产率。另外，本发明的目的还在于谋求通过层叠半导体而形成的集成电路的薄型化，并提出具有机械柔软性的半导体集成电路的制造方法。
本发明的要点如下：在多个衬底上形成剥离层，并在剥离层上形成半导体元件及用来形成贯穿布线的开口部。然后，从衬底剥离具有半导体元件的层并层叠它们，并通过使用具有导电性的材料填充开口部形成贯穿布线，以制造半导体集成电路。此外，在本说明书中，开口部是通过贯穿具有半导体元件的层而形成的。另外，开口部的侧面或位于开口部下的具有半导体元件的层的一部分具有导电性。另外，形成贯穿布线(也只称为布线)指的是如下处理：使用具有导电性的材料填充开口部来电连接形成在上层及下层中的具有半导体元件的层。
本发明是一种半导体集成电路的制造方法，其包括如下步骤：在第一衬底上形成具有半导体元件的第一元件形成层，该半导体元件由被绝缘层夹住其上下两端的半导体层构成；在第二至第n(n≥2)衬底上分别形成剥离层；在形成在第二至第n衬底上的剥离层上分别形成具有半导体元件和开口部的第二至第n元件形成层，该半导体元件由被绝缘层夹住其上下两端的半导体层构成；从第二至第n衬底剥离第二至第n元件形成层并将它们贴合在第一元件形成层上；以及通过在开口部中形成布线，电连接形成在下层中的元件形成层和贴合在上层中的元件形成层，以层叠n个元件形成层。
另外，本发明是一种半导体集成电路的制造方法，其包括如下步骤：在第一衬底上形成具有半导体元件的第一元件形成层，该半导体元件由被绝缘层夹住其上下两端的半导体层构成；在第二至第n(n≥2)衬底上分别形成剥离层；在形成在第二至第n衬底上的剥离层上分别形成具有半导体元件和开口部的第二至第n元件形成层，该半导体元件由被绝缘层夹住其上下两端的半导体层构成；从第二至第n衬底剥离第二至第n元件形成层并使开口部大致一致地将它们贴合在第一元件形成层上；以及通过在开口部中形成布线，电连接形成在下层中的元件形成层和贴合在上层中的元件形成层，以层叠n个元件形成层。
另外，本发明是一种半导体集成电路的制造方法，其包括如下步骤：在第一衬底上形成具有半导体元件的第一元件形成层，该半导体元件由被绝缘层夹住其上下两端的半导体层构成；在第二至第n(n≥2)衬底上分别形成剥离层；在形成在第二至第n衬底上的剥离层上分别形成具有半导体元件和开口部的第二至第n元件形成层，该半导体元件由被绝缘层夹住其上下两端的半导体层构成；从第二至第n衬底剥离第二至第n元件形成层；以及在通过在开口部中形成布线电连接形成在下层中的元件形成层和贴合在上层中的元件形成层的同时，将第二至第n元件形成层贴合在第一元件形成层上。
另外，本发明是一种半导体集成电路的制造方法，其包括如下步骤：在第一衬底上形成第一剥离层；在第一剥离层上形成具有半导体元件的第一元件形成层，该半导体元件由被绝缘层夹住其上下两端的半导体层构成；在第二至第n(n≥2)衬底上分别形成剥离层；在形成在第二至第n衬底上的剥离层上分别形成具有半导体元件和开口部的第二至第n元件形成层，该半导体元件由被绝缘层夹住其上下两端的半导体层构成；从第一衬底剥离第一元件形成层；从第二至第n衬底剥离第二至第n元件形成层并将它们贴合在第一元件形成层上；以及通过在开口部中形成布线，电连接形成在下层中的元件形成层和贴合在上层中的元件形成层，以层叠n个元件形成层。
另外，本发明是一种半导体集成电路的制造方法，其包括如下步骤：在第一衬底上形成第一剥离层；在第一剥离层上形成具有半导体元件的第一元件形成层，该半导体元件由被绝缘层夹住其上下两端的半导体层构成；在第二至第n(n≥2)衬底上分别形成剥离层；在形成在第二至第n衬底上的剥离层上分别形成具有半导体元件和开口部的第二至第n元件形成层，该半导体元件由被绝缘层夹住其上下两端的半导体层构成；从第一衬底剥离第一元件形成层；从第二至第n衬底剥离第二至第n元件形成层并使开口部大致一致地将它们贴合在第一元件形成层上；以及通过在开口部中形成布线，电连接形成在下层中的元件形成层和贴合在上层中的元件形成层，以层叠n个元件形成层。
本发明是一种半导体集成电路，其层叠有：具有半导体元件的第一元件形成层，该半导体元件由被绝缘层夹住其上下两端的半导体层构成；以及具有半导体元件和开口部的第二至第n(n≥2)元件形成层，该半导体元件由被绝缘层夹住其上下两端的半导体层构成，其中在开口部中分别形成有布线。
本发明是一种半导体集成电路，其层叠有：具有半导体元件的第一元件形成层，该半导体元件由被绝缘层夹住其上下两端的半导体层构成；以及具有半导体元件和开口部的第二至第n(n≥2)元件形成层，该半导体元件由被绝缘层夹住其上下两端的半导体层构成，其中第一至第n元件形成层贴合为形成在位于下层一侧的一个元件形成层和位于上层一侧的另一个元件形成层中的开口部大致一致，并且在开口部中分别形成有布线。
在本说明书中，剥离层指的是为了从衬底容易剥离多个具有半导体元件的层而形成的层。
在本发明中，在衬底上形成包括半导体元件的集成电路，该半导体元件由被绝缘层夹住的半导体层构成，并从衬底剥离所述集成电路，然后层叠它们，以谋求通过层叠半导体而形成的集成电路的薄型化。另外，通过将本发明的半导体集成电路形成在塑料等的柔性衬底上，可以形成薄而轻且具有柔软性的半导体装置。
另外，由于不用进行在几微米至几百微米厚的半导体衬底中形成通孔的工序，所以可以提高产率。换言之，不需要对半导体衬底进行抛光以在半导体衬底中形成通孔，因此可以抑制产生灰尘，并防止半导体集成电路的污染。
附图说明
图1A至1C是说明本发明的半导体集成电路的制造方法的图；
图2A至2G是说明本发明的半导体集成电路的制造方法的图；
图3A至3D是说明本发明的半导体集成电路的制造方法的图；
图4A至4D是说明本发明的半导体集成电路的制造方法的图；
图5A至5C是说明本发明的半导体集成电路的制造方法的图；
图6A和6B是说明本发明的半导体集成电路的制造方法的图；
图7A至7D是说明本发明的半导体集成电路的制造方法的图；
图8A和8B是说明本发明的半导体集成电路的制造方法的图；
图9A和9B是说明本发明的半导体集成电路的制造方法的图；
图10A和10B是说明本发明的半导体集成电路的制造方法的图；
图11A至11C是说明本发明的半导体集成电路的制造方法的图；
图12A至12C是说明本发明的半导体集成电路的制造方法的图；
图13A和13B是说明本发明的半导体集成电路的制造方法的图；
图14A和14B是说明本发明的半导体集成电路的制造方法的图；
图15A和15B是说明本发明的半导体装置的结构例子的图；
图16A和16B是说明本发明的半导体装置的结构例子的图；
图17A至17C是说明本发明的半导体集成电路的制造方法的图；
图18A至18C是说明本发明的半导体集成电路的制造方法的图；
图19A和19B是说明本发明的半导体集成电路的制造方法的图；
图20A至20C是说明本发明的半导体装置的结构例子的图；
图21是说明本发明的半导体装置的结构例子的图；
图22A和22B是说明本发明的半导体装置的使用方式的例子的图；
图23是说明本发明的半导体装置的结构例子的图；
图24A至24E是说明本发明的半导体装置的使用方式的例子的图；
图25A和25B是说明本发明的半导体装置的结构例子的图；
图26是说明本发明的半导体装置的结构例子的图；
图27A和27B是说明本发明的半导体装置的结构例子的图；
图28A至28E是说明本发明的半导体装置的结构例子的图；
图29A至29F是说明本发明的半导体装置的结构例子的图；
图30A和30B是说明本发明的半导体集成电路的结构例子的图；
图31A和31B是说明本发明的半导体集成电路的结构例子的图；
图32A和32B是说明本发明的半导体集成电路的结构例子的图；
图33A和33B是说明本发明的半导体集成电路的结构例子的图。
具体实施方式
以下，参照附图说明本发明的实施方式。注意，本发明可以是以多种不同的方式实施的。本领域技术人员可以很容易地理解一个事实就是其方式和详细内容可以被变换为各种各样的形式，而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在以下实施方式所记载的内容中。此外，在用于说明实施方式的所有附图中，使用同一标号表示同一部分或具有同样功能的部分，省略其重复说明。
实施方式1
根据本实施方式的半导体集成电路在多个衬底上分别形成有具有半导体元件的层(以下也称为元件形成层)。通过剥离所述具有半导体元件的层并将它们重叠地贴合在一个衬底上，制造根据本实施方式的半导体集成电路。为了从衬底剥离具有半导体元件的层，在衬底上形成剥离层，并在剥离层上形成具有半导体元件的层。另外，贴合为重叠的具有半导体元件的层通过贯穿布线电连接到其上层或其下层。
在本实施方式中，参照图1A至图3D说明本发明的半导体集成电路的制造方法的概要。
如图1A所示，在第一衬底601上形成具有半导体元件的第一元件形成层602。第一元件形成层602为通过层叠具有半导体元件的层而形成的半导体集成电路的最下层。在将半导体集成电路形成在第一衬底601上的情况下，可以形成第一元件形成层602而不在第一衬底601上形成剥离层。在从第一衬底601剥离第一元件形成层602并将它贴到其他衬底上来形成半导体集成电路的情况下，在第一衬底601和第一元件形成层602之间形成剥离层。在本实施方式中，表示形成第一元件形成层602而不在第一衬底601上形成剥离层的例子。
接着，如图1B所示，在第二衬底603上形成剥离层604、以及具有半导体元件的第二元件形成层605。在第二元件形成层605中形成有用来形成贯穿布线的开口部606。与此同样，在第三衬底607上形成剥离层604以及具有半导体元件的第三元件形成层608。像第二元件形成层605那样，在第三元件形成层608中形成有用来形成贯穿布线的开口部606。
像这样，形成为了形成半导体集成电路而需要的个数的元件形成层。例如，在层叠三个元件形成层的情况下，在第一衬底、第二衬底、以及第三衬底上分别形成第一元件形成层至第三元件形成层。此外，在第二元件形成层及第三元件形成层中形成有用来形成贯穿布线的开口部。
在本实施方式中，表示如下例子：在第一衬底601至第n(n≥2)衬底609上分别形成第一元件形成层602至第n元件形成层610，并层叠n个元件形成层，以制造半导体集成电路(参照图1B)。这里，在第二衬底603至第n衬底609上形成剥离层604，并在其上形成第二元件形成层605至第n元件形成层610。另外，在第二元件形成层605至第n元件形成层610中形成有用来形成贯穿布线的开口部606。
接着，如图1C所示，剥离形成在第二衬底603至第n衬底609上的第二元件形成层605至第n元件形成层610。
然后，如图2A所示，将从第二衬底603剥离的第二元件形成层605贴合在第一元件形成层602上。然后，如图2B所示，使用具有导电性的材料填充形成在第二元件形成层605中的开口部606。在本实施方式中，使用导电膏611作为具有导电性的材料，并将导电膏611滴落到开口部606中。贯穿布线612形成在被滴落了导电膏611的开口部606中(图2C)，以电连接第一元件形成层602和第二元件形成层605。
与此同样，如图2C所示，将从第三衬底607剥离的第三元件形成层608贴合在第二元件形成层605上。然后，如图2D所示，将导电膏611滴落到形成在第三元件形成层608中的开口部606来形成贯穿布线612，以电连接第二元件形成层605和第三元件形成层608。
反复进行这种工序，最后，如图2E所示，将从第n衬底609剥离的第n元件形成层610贴合在第n-1元件形成层613上。然后，如图2F所示，将导电膏611滴落到形成在第n元件形成层610中的开口部606来形成贯穿布线612，以电连接第n元件形成层610和第n-1元件形成层613。因此，可以制造多个具有半导体元件的层贴合为重叠的半导体集成电路614(参照图2G)。此外，在本说明书中，连接意味着电连接。
作为为了从第二衬底603剥离第二元件形成层605而形成边界的剥离层604，使用如下膜：在层叠时具有物理贴紧性低的叠层关系的膜；其性质因某种处理如加热或激光照射、紫外线照射等而变弱的膜；或，能够降低所层叠的膜之间的贴紧性的膜。并且，可以从贴紧性降低的膜界面剥离第二衬底603和第二元件形成层605。例如，一般说，诸如贵金属之类的不容易氧化的金属膜和氧化膜(例如，硅的氧化膜)之间的贴紧性低。因此，通过在第二衬底603上层叠金属膜和硅的氧化膜作为剥离层604并在其上形成第二元件形成层605，可以以金属膜和硅的氧化膜之间的界面从第二衬底603剥离第二元件形成层605。
作为形成在第二衬底603上的剥离层604的材料、以及从第二衬底603剥离第二元件形成层605的方法，可以举出下述例子。
(1)在第二衬底603上，形成由单层或叠层组成的金属氧化膜作为剥离层604。然后，通过加热或激光照射等使作为剥离层604的金属氧化膜变弱，以从第二衬底603剥离第二元件形成层605。这里，在使用具有透光性的衬底如玻璃衬底或石英衬底作为第二衬底603的情况下，可以从衬底背面进行激光照射。金属氧化膜因加热或激光照射而变弱的原因被认为是所述金属氧化膜被结晶化的缘故。
(2)在第二衬底603上形成包含氢的非晶硅膜作为剥离层604。然后，通过加热或激光照射使剥离层604变弱，或者，通过蚀刻去除剥离层604，以从第二衬底603剥离第二元件形成层605。
(3)在第二衬底603上(不形成有剥离层604)形成第二元件形成层605。然后，通过对第二衬底603从背面进行抛光使它变薄或去除它，或者，通过蚀刻去除衬底，以获得第二元件形成层605。例如，在使用石英衬底作为第二衬底603的情况下，通过使用HF溶液、HF蒸气、CHF3、或C4F8和H2的混合气体等进行蚀刻，可以去除衬底。另外，在使用硅衬底作为第二衬底603的情况下，通过使用NF3、BrF3、ClF3等的氟化卤素气体进行蚀刻，可以去除衬底。
(4)在第二衬底603上层叠金属膜及金属氧化膜作为剥离层604。通过加热或激光照射等使金属氧化膜变弱，然后，进行蚀刻去除剥离层604的一部分，以在变弱的金属氧化膜和金属膜之间的界面中以物理方式进行剥离。关于剥离层604的蚀刻，例如，在使用钨(W)或钼(Mo)等的金属形成剥离层604的情况下，可以使用过氧化氢氨水等的溶液、以CCl4等为典型的氯类气体、或以CF4、SF6、或NF3等为典型的氟类气体和O2的混合气体等。另外，在使用铝(Al)或钛(Ti)等的金属形成剥离层604的情况下，可以使用酸性溶液或Cl2气体进行蚀刻。此外，也可以以物理方式进行剥离，而不进行使用作剥离层604的金属氧化膜或非晶硅膜变弱的工序或蚀刻剥离层604的工序。
作为以物理方式剥离剥离层的方法，例如，可以在第二衬底603的端部中切入切口，来在第二衬底603和第二元件形成层605之间形成引起剥离的部分，以使用所述部分剥离第二元件形成层605。
这里，说明了形成在第二衬底603上的剥离层604、以及第二元件形成层605。除此以外，通过适当地使用上述方法，还可以在第二衬底603至第n衬底609上分别形成剥离层604及第二元件形成层605至第n元件形成层610，然后，剥离该第二元件形成层605至第n元件形成层610。
另外，关于将第二元件形成层605粘合到第一元件形成层602，并将第n元件形成层610粘合到第n-1元件形成层613的方法，通过在除了开口部606以外的部分中选择性地形成粘合层，可以粘合上层和下层。作为粘合层，可以使用由单层或叠层组成的具有绝缘性的无机化合物或有机化合物等。再者，也可以使用以聚酰亚胺或环氧、丙烯等的有机化合物为主要原料的材料(例如，以它们为主要原料的永久厚膜抗蚀剂等)。另外，也可以使用各向异性导电材料作为粘合层。由于不需要选择性地形成粘合层，所以优选使用各向异性导电材料。
如上所述，开口部606是为了滴落导电膏611来电连接上层和下层并形成贯穿布线612而形成的。因此，在第n元件形成层610的开口部606周边、以及位于第n元件形成层610的开口部606下的第n-1元件形成层613的最外表面上形成导电层，以实现当滴落导电膏611时能够电连接上层和下层的形状及结构。
另外，作为最容易滴落导电膏611的方法，可以举出使用旋转涂敷法对层上的整个表面进行涂敷的方法。在使用所述方法的情况下，也可以根据需要追加如下工序：在使用旋转涂敷法涂敷导电膏611之后，擦所涂敷的一面来去除不需要的导电膏611。另外，也可以使用通过以喷墨法为典型的液滴喷射法、丝网印刷法等将导电膏611选择性地滴落到开口部606的方法。
这里，导电膏611指的是将粒径为几十μm以下的导电粒子溶解或分散到有机树脂中的物质。作为导电粒子，可以使用银(Ag)、铜(Cu)、铝(Al)、金(Au)、镍(Ni)、铂(Pt)、钯(Pd)、钽(Ta)、钼(Mo)、以及钛(Ti)等的金属粒子、卤化银的微粒子、或碳黑等。另外，作为导电膏包含的有机树脂，可以使用选自用作金属粒子的粘结剂、溶剂、分散剂和覆盖剂的有机树脂中的一种或多种。典型地说，可以举出环氧树脂、酚醛树脂、硅酮树脂等的有机树脂。另外，当形成贯穿布线612时，优选在将导电膏611滴落到开口部606之后进行焙烧。例如，当使用以银为主要成分的微粒子(例如粒径1nm以上至100nm以下的粒子)作为导电膏611的材料时，通过以150至300℃的温度范围焙烧而使导电膏611固化，可以形成贯穿布线612。
另外，如上所述的工序表示反复进行贴合各层并滴落导电膏611的工序的例子，但是本发明不局限于此，也可以在层叠所有层之后只滴落导电膏611滴落了一次，以形成贯穿布线612。具体地说，如图3A所示，在第二衬底603至第n衬底609上分别形成第二元件形成层605至第n元件形成层610，然后，如图3B所示，剥离第二元件形成层605至第n元件形成层610。之后，如图3C所示，将第二元件形成层605至第n元件形成层610全部贴合到形成在第一衬底601上的第一元件形成层602上。然后，如图3D所示，将导电膏611滴落到形成在第二元件形成层605至第n元件形成层610中的开口部606来形成贯穿布线612，以电连接所层叠的所有层。
在这种情况下，如图3A至3D所示，当层叠第二元件形成层605至第n元件形成层610时，形成在各层中的开口部606大致一致。此外，在本说明书中，大致一致意味着考虑到当层叠元件形成层时的对准误差的意思。只要上下元件形成层电连接，形成在各层中的开口部就可以重叠为不一致。
如上所述，通过使用上述方法制造半导体集成电路，可以形成贯穿布线而不进行形成贯穿衬底的通孔的工序或衬底的背面抛光工序，因此可以提高产率。另外，由于不进行衬底的背面抛光，所以可以抑制产生灰尘，并防止半导体元件及半导体集成电路的污染。
再者，由于从衬底剥离具有多个半导体元件的层并层叠它们，而不形成贯穿衬底的通孔或者不进行背面抛光，所以制造具有多个半导体元件的层的衬底也可以被再利用。这是以低成本制造半导体集成电路的方法之一。
另外，由于从衬底剥离具有多个半导体元件的层并层叠它们，所以可以使半导体集成电路的厚度减薄。再者，通过在柔性衬底上制造半导体集成电路，或者，半导体集成电路不形成在衬底上，可以制造薄而轻且具有柔软性的半导体装置。
实施方式2
在本实施方式中，参照图4A至图10B说明制造构成实施方式1所示的半导体集成电路的第一至第n元件形成层的方法、以及层叠所述元件形成层来制造半导体集成电路的方法。这里，图4A至图9B是衬底的截面图，而图10A和10B是衬底的俯视图。
下面，说明实施方式1所示的第二至第n元件形成层的制造方法。首先，在衬底100的一个面上形成第一绝缘层101。然后，在第一绝缘层101上形成剥离层102。接着，在剥离层102上形成第二绝缘层103(参照图4A)。
衬底100是具有绝缘表面的衬底，例如玻璃衬底、石英衬底、树脂(塑料)衬底、蓝宝石衬底、在上面具有绝缘膜的硅片或金属板等。优选使用玻璃衬底或塑料衬底作为衬底100。在使用玻璃衬底或塑料衬底的情况下，容易获得所希望的形状如一边长为1m以上的四角形等。例如，若使用一边长为1m以上的四角形玻璃衬底或塑料衬底，则所制造的半导体集成电路具有四角形状，因此可以大幅度提高产率。与使用最大直径大致为30cm的圆形硅衬底相比，这是个很大的优点。
通过化学气相淀积法(CVD法)或溅射法等使用如下材料形成第一绝缘层101及第二绝缘层103：硅的氧化物、硅的氮化物、包含氮的硅的氧化物、包含氧的硅的氮化物等。另外，第一绝缘层101及第二绝缘层103也可以具有叠层结构。第一绝缘层101起到防止来自衬底100的杂质元素侵入到上层的作用。如果不需要，也可以不形成第一绝缘层101。
作为剥离层102，通过溅射法等形成由单层或叠层构成的包含如下材料的层：选自钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、铂(Pt)、锇(Os)、铱(Ir)、以及硅(Si)等中的元素、以所述元素为主要成分的合金材料、或还包含合金的化合物材料。此外，在包含硅的层中的硅可以是非晶、微晶、以及多晶中的任何一种。
当剥离层102具有单层结构时，优选形成包含如下材料中的任何一种的层：钨、钼、钨和钼的混合物、钨的氧化物、钨的氮化物、钨的氧氮化物、钨的氮氧化物、钼的氧化物、钼的氮化物、钼的氧氮化物、钼的氮氧化物、钨和钼的混合物的氧化物、钨和钼的混合物的氮化物、钨和钼的混合物的氧氮化物、钨和钼的混合物的氮氧化物。
当剥离层102具有叠层结构时，例如可以形成包含钨的层、包含钼的层、以及包含钨和钼的混合物的层中的任何一种作为第一层，并形成钨的氧化物、氮化物、氧氮化物或氮氧化物、钼的氧化物、氮化物、氧氮化物或氮氧化物、或钨和钼的混合物的氧化物、氮化物、氧氮化物、或氮氧化物作为第二层。通过对第一层的表面进行氧等离子体处理或N2O等离子体处理，可以形成所述氧化物或氧氮化物。
当形成由包含金属如钨等的层和包含所述金属的氧化物的层构成的叠层结构作为剥离层102时，也可以利用如下情况：通过在包含金属的层上形成包含氧化硅的层，在包含金属的层和包含氧化硅的层之间的界面形成包含所述金属的氧化物的层。
另外，也可以对包含金属如钨等的层的表面进行热氧化处理、氧等离子体处理、或使用了氧化力强的溶液如臭氧水等的处理等，以在包含金属的层上形成包含所述金属的氧化物的层，然后，在其上形成氮化硅层、氧氮化硅层、或氮氧化硅层。这一点与形成包含所述金属的氮化物、氧氮化物、以及氮氧化物的层的情况相同。此外，优选选择与在之后的工序中制造的导电层之间能够获得蚀刻选择比的材料作为剥离层102。
接着，在第二绝缘层103上形成多个半导体元件96。作为半导体元件，可以举出晶体管、二极管、电容器、双极晶体管等。这里，表示形成多个薄膜晶体管作为半导体元件的情况作为一个例子(参照图4B)。
多个半导体元件96的每一个具有半导体层90、栅极绝缘层91、第一导电层92(也称为栅电极)。半导体层90具有用作源极或漏极的杂质区域93及94、以及沟道形成区域95。在杂质区域93及94中添加有赋予N型的杂质元素(例如磷(P)、砷(As))或赋予P型的杂质元素(例如硼(B))。杂质区域94是低浓度杂质区域(LDD；Light DopedDrain区域)。通过提供低浓度杂质区域，可以抑制产生截止电流。
在本实施方式中，多个半导体元件96的每一个具有顶栅极结构，其中在半导体层90上形成有栅极绝缘层91，并在栅极绝缘层91上形成有第一导电层92。但是，多个半导体元件96的结构不局限于特定的结构而可以变换为各种方式。例如，可以采用在第一导电层92上形成有栅极绝缘层91并在栅极绝缘层91上形成有半导体层90的底栅极结构，或者，也可以采用在半导体层90上下形成有导电层并且其中间夹着栅极绝缘层的结构。像这样，若采用在半导体层90上下形成有第一导电层92的结构，则沟道区域增加，因此可以增加电流值，或者，因容易产生耗尽层而可以降低S值。另外，选自多个半导体元件96中的一个或多个半导体元件也可以是具有两个以上的栅电极及两个以上的沟道形成区域的多栅极型半导体元件。通过采用多栅极结构，可以具有如下效果：降低截止电流；改善晶体管的耐压性来改善可靠性；或者，即使当在饱和区工作时漏极和源极之间的电压变化，漏极和源极之间的电流也不太变化，因此可以获得稳定的特性；等等。再者，源电极或漏电极也可以重叠于沟道形成区域(或其一部分)。通过采用源电极或漏电极重叠于沟道形成区域(或其一部分)的结构，电荷集聚在沟道形成区域的一部分，因此可以避免工作不稳定的情况。
此外，在本实施方式中，虽然表示制造薄膜晶体管作为多个半导体元件96的例子，但是各种各样的晶体管可以适用于本发明，对可以适用于本发明的晶体管的种类没有限制。因此，可以使用如下晶体管：使用了以非晶硅或多晶硅为典型的非单晶半导体膜的薄膜晶体管(TFT)、使用半导体衬底或SOI衬底而形成的晶体管、MOS型晶体管、结晶体管、双极晶体管等。或者，也可以采用使用了ZnO、a-InGaZnO等的化合物半导体的晶体管、使用了有机半导体或碳纳米管的晶体管、等等。此外，非单晶半导体膜也可以包含氢或卤素。
另外，构成半导体集成电路的多个半导体元件96构成晶体管或二极管(PN二极管、PIN二极管、肖特基二极管、二极管连接的晶体管等)等组合而成的电路。例如，在将晶体管用作构成逻辑电路的开关的情况下，对所述晶体管的极性(导电型)没有特别的限制。但是，在截止电流优选小的情况下，优选使用截止电流小的极性的晶体管。作为截止电流小的晶体管，可以举出提供有LDD区域的晶体管或具有多栅极结构的晶体管等。
另外，当在用作开关的晶体管的源极端子的电位接近于低电位侧电源(Vss、GND、0V等)的状态下工作时，优选使用N沟道型，相反，当在源极端子的电位接近于高电位侧电源(Vdd等)的状态下工作时，优选使用P沟道型。这是因为如下缘故：由于可以增大栅极和源极之间的电压的绝对值，所以晶体管容易起到作为开关的作用。此外，也可以使用N沟道型和P沟道型两者来形成CMOS型开关。通过采用CMOS型开关，即使情况变化如将要通过开关输出的电压(即输入到开关的电压)相对于输出电压高或低等也可以实现适当的工作。
再者，形成在衬底上的多个半导体元件96不局限于晶体管，可以根据所制造的半导体装置的功能形成各种元件。例如，当形成非接触地收发信息的半导体装置(例如RFID、IC标签等)时，可以在衬底上形成电容器、电阻器、电感器、二极管等的元件。另外，当形成具有存储数据的功能的半导体装置(也称为存储器或存储装置)时，可以在衬底上形成晶体管及存储元件。这里，存储元件根据所要求的半导体装置的特性具有各种形状或功能。例如，可以形成包含有机物的层夹在两个导电层之间的存储元件、具有浮动栅极的晶体管型存储元件。
接着，在多个半导体元件96上形成第四绝缘层97(参照图4B)。通过任意成膜方法如化学气相淀积法、溅射法、SOG(旋涂玻璃)法、液滴喷射法(例如，喷墨法)等使用如下材料形成第四绝缘层97：硅的氧化物、硅的氮化物、聚酰亚胺、丙烯、硅氧烷、恶唑树脂等。硅氧烷的骨架结构例如由硅和氧的键构成，并且作为取代基，使用至少含有氢的有机基(例如烷基、芳烃)、氟基团、或至少含有氢的有机基和氟基团。恶唑树脂，例如为感光聚苯并恶唑等。与聚酰亚胺等的相对介电常数(3.2至3.4左右)相比，恶唑树脂的相对介电常数低(2.9左右)，因此可以抑制产生寄生电容，并可以进行高速工作。
在本实施方式中，表示在多个半导体元件96上形成两个绝缘层作为第四绝缘层97的例子，但是本发明不局限于这种结构。换言之，对形成在多个半导体元件96上的绝缘层的个数没有限制。在绝缘层由单层构成的情况下，可以使制造工序简化。相反，在绝缘层由叠层构成的情况下，与绝缘层由单层构成的情况相比，可以缓和在半导体元件中产生的应力。
接着，在第四绝缘层97中形成接触孔104至109(参照图4C)。对形成接触孔104至109的方法没有特别的限制。例如，可以在将由抗蚀剂等构成的掩模提供到第四绝缘层97上之后蚀刻第四绝缘层97，以形成接触孔104至109。
另外，通过蚀刻第四绝缘层97，将开口部110形成为暴露第二绝缘层103的一部分。可以在形成接触孔104至109的同时形成开口部110，或者，也可以分别形成开口部110和接触孔104至109。
当在形成接触孔104至109的同时形成开口部110时，在形成接触孔104至109的同时，蚀刻第四绝缘层97来将开口部110形成为暴露第二绝缘层103的一部分。
当分别形成开口部110和接触孔104至109时，在形成接触孔104至109之后，蚀刻第四绝缘层97来将开口部110形成为暴露第二绝缘层103的一部分。另外，当分别形成开口部110和接触孔104至109时，也可以在进行如下所述的工序在第四绝缘层97及接触孔104至109上形成第二导电层之后，蚀刻第四绝缘层97及第二绝缘层103来将开口部110形成为暴露剥离层102的一部分。
在本实施方式中，表示同时形成开口部110和接触孔104至109的例子。
对形成开口部110的方法没有特别的限制。例如，像上述接触孔104至109那样，通过在将由抗蚀剂等构成的掩模提供到第四绝缘层97上之后蚀刻第四绝缘层97，可以形成开口部110。对形成开口部110的蚀刻方法没有特别的限制，可以使用干蚀刻法、湿蚀刻法、或组合这两者的方法。
此外，若应用一般蚀刻法形成开口部110，则所述开口部形成为其侧面相对于衬底具有70°至80°左右的角度，但是在本实施方式中，优选通过适当地设定蚀刻条件将开口部110形成为其侧面相对于衬底具有10°至60°的角度，更优选具有30°至50°的角度。若将开口部形成为具有这种角度，则之后形成的第二导电层容易形成在开口部110的侧面。但是，本发明不局限于这种结构。
接着，在第四绝缘层97、接触孔104至109、以及开口部110上形成第二导电层111至116(参照图4D)。第二导电层111至115连接到多个半导体元件96的各源极(也称为源极区域、源电极)或漏极(也称为漏极区域、漏电极)，第二导电层115的一部分及第二导电层116形成在开口部110的侧面。
通过溅射法等使用如下材料形成由单层或叠层构成的第二导电层111至116：选自钛、钨、铬、铝、钽、镍、锆、铪、钒、铱、铌、铅、铂、钼、钴、或铑等中的元素、以所述元素为主要成分的合金材料、或以所述元素为主要成分的氧化物或氮化物等的化合物材料。作为第二导电层111至116的叠层例子，可以举出钛、铝、钛的三层结构、钛、氮化钛、铝、钛、氮化钛的五层结构、钛、氮化钛、添加有硅的铝、钛、氮化钛的五层结构等。通过形成由叠层组成的第二导电层111至116，可以降低与源极或漏极之间的接触电阻。再者，可以缓和在第二导电层111至116中产生的应力。
这里，参照图10A说明开口部110，该图10A是与图4D的A-B线对应的俯视图。在开口部110中，在第四绝缘层97及第二绝缘层103上形成有第二导电层160。此外，第二导电层160相当于从上面看的图4D的第二导电层115及116。另外，开口部110的底面不被第二导电层160和第四绝缘层97覆盖，暴露着第二绝缘层103。这里，在开口部的底面提供有一个孔(暴露着第二绝缘层103的部分)，但是例如，如图10B所示，也可以在底面上形成多个第二导电层160来将开口部110的底面形成为网眼形状。这里，开口部110及其底面的孔的形状为矩形，但是也可以为圆形或多角形等。此外，这里所述的矩形或多角形包括角部具有圆度的形状。
此外，只要考虑到在之后的工序中使用的具有导电性的材料所包含的导电粒子的大小、在形成开口部110时进行蚀刻工序的时间等，以决定开口部110的大小，即可。换言之，只要考虑到工序所需要的时间以选择开口部110的大小，该大小是在之后的工序中使用的具有导电性的材料所包含的导电粒子能够经过开口部110的大小，即可。具体地说，其大小优选为1μm以上。另外，考虑到形成半导体元件的空间等，开口部110优选为50μm以下。
通过进行上述工序，可以在第二衬底至第n衬底上形成第二元件形成层至第n元件形成层，该元件形成层分别具有第二绝缘层103、多个半导体元件96、第四绝缘层97、第二导电层111至116、以及开口部110。
接着，在第四绝缘层97和第二导电层111至116上选择性地形成第五绝缘层117(参照图5A)。由于第五绝缘层117不形成在开口部110上，所以暴露着第二导电层115及116的一部分。因为第五绝缘层117还用来贴合具有半导体元件的层，所以它也称为粘合层。由于第五绝缘层117用作粘合层，所以也可以在之后的工序中进行剥离之后及当与其他层贴合时形成第五绝缘层117。在本实施方式中，表示在进行剥离工序之前形成第五绝缘层117的例子。
可以通过如下所述的各种方法形成第五绝缘层117。例如，可以使用狭缝式涂布机制造感光永久抗蚀剂，并进行曝光和显影，以形成第五绝缘层117。另外，也可以在贴永久抗蚀剂的干膜之后进行曝光和显影，以形成第五绝缘层117。或者，也可以使用环氧树脂、丙烯酸树脂、以及聚酰亚胺树脂等的绝缘树脂通过丝网印刷法、液滴喷射法等形成5至200μm厚，优选为15至35μm，的第五绝缘层117。此外，通过使用丝网印刷法、液滴喷射法，可以使第五绝缘层117的厚度均匀。优选使用丝网印刷法。这是因为通过使用丝网印刷法可以缩短制造时间并且装置廉价的缘故。此外，在形成第五绝缘层117之后，根据需要进行加热处理。
接着，通过使用蚀刻剂去除在开口部110的底面暴露着的第二绝缘层103以及在其下的剥离层102的一部分，形成去除了剥离层的剥离层去除区域118(参照图5A)。这里，虽然表示进行蚀刻去除第二绝缘层103及剥离层102的例子，但是也可以只去除第二绝缘层103，而不进行去除剥离层102的工序。在能够进行之后的剥离工序的情况下，优选不进行剥离层102的蚀刻工序，以缩短时间。
另外，如上所述，在形成第二导电层之后或在形成第五绝缘层117之后形成开口部110的情况下，当形成开口部110时可以通过蚀刻去除第二绝缘层103，因此可以不进行上述第二绝缘层103的蚀刻工序。另外，在这种情况下，也可以当形成开口部110时去除剥离层102的一部分，来形成剥离层去除区域118。
接着，在第五绝缘层117上形成支撑衬底130(参照图5B)。支撑衬底130是通过层叠第六绝缘层120和粘合层119而形成的衬底。粘合层119是其粘合力因加热处理而降低的热可塑性树脂，例如使用如下材料形成粘合层119：因加热而软化的材料、混入有因加热而膨胀的微胶囊或发泡剂的材料、将热熔融性或热分解性赋予于热固性树脂的材料、因水的侵入而使界面强度下降或因水的侵入而使吸水性树脂膨胀的材料。在本说明书中，第六绝缘层120和粘合层119组合而成的支撑衬底也称为热剥离型支撑衬底。
另外，也可以使用由粘合力因加热处理而降低的膜构成的热剥离膜、粘合力因UV(紫外线)照射而降低的UV(紫外线)剥离膜等代替热剥离型支撑衬底。UV膜是通过层叠第六绝缘层120和粘合力因UV(紫外线)照射而降低的粘合层119而形成的膜。
接着，使用支撑衬底130从衬底100剥离第二元件形成层至第n元件形成层(参照图5C)。以剥离层102的内部或剥离层102和第二绝缘层103为边界从衬底100剥离第n元件形成层121。图5A至5C所示的结构表示以剥离层102和第二绝缘层103之间为边界进行了剥离的情况。像这样，通过使用支撑衬底130，可以以短时间容易进行剥离工序。
接着，通过进行加热处理，从支撑衬底130分离第n元件形成层121(参照图6A)。如上所述，由于支撑衬底130是热剥离型衬底，所以可以通过进行加热处理使支撑衬底130和第五绝缘层117之间的粘合力降低，以从支撑衬底130分离第n元件形成层121。
接着，通过层叠具有半导体元件的第一元件形成层122、以及第二元件形成层至第n元件形成层121，形成具有多个半导体元件的半导体集成电路(参照图6B)。在图6B中，表示层叠了第一元件形成层122至第n元件形成层121(n＝3)这三层的结构。但是，本发明不局限于这种结构，元件形成层可以是两层或三层以上，只要实施者根据使用目的适当地选择，即可。
关于上述工序，也可以在将第一元件形成层122和第二元件形成层121贴合为重叠之后，分离第二元件形成层121和支撑衬底130。然后，也可以层叠第三至第n元件形成层121。在这种情况下，交替地反复进行贴合元件形成层的工序及从支撑衬底130分离的工序。像这样，也可以改变如上所述的半导体集成电路的制造方法的工序顺序，以容易制造半导体集成电路。
图6A和6B表示如下例子：具有半导体元件的第一元件形成层122具有开口部，再者，如实施方式1的图3A至3D所示，当将第一元件形成层122至第n元件形成层(这里，第n元件形成层121(n＝3))贴合为重叠时，各层的开口部设置为大致一致。在这种情况下，第五绝缘层117选择性地形成在除了开口部以外的部分。
如上所述，在层叠了多个具有半导体元件的层的半导体集成电路中，作为最下层的第一元件形成层122可以是通过适当地使用与如上所述的作为上层的第二元件形成层至第n元件形成层相同的方法而形成的。另外，也可以形成第一元件形成层122，而不形成剥离层102及开口部110。
但是，像作为上层的第二元件形成层至第n元件形成层那样，也可以形成设有剥离层102及开口部110的第一元件形成层122作为最下层。例如，可以在使用玻璃衬底或半导体衬底形成第一元件形成层122之后，从衬底剥离第一元件形成层122并将它贴合到塑料衬底或膜等，以将半导体集成电路从制造衬底移动到其他衬底。像这样，通过将第一元件形成层122从制造衬底移动到其他衬底，可以形成薄而软的半导体集成电路。
在本实施方式中，参照图7A至7D说明这种作为最下层的第一元件形成层122的制造方法。关于第一元件形成层122，像图5A至5C所示的具有半导体元件的第二元件形成层至第n元件形成层那样，在衬底上形成多个半导体元件96、第四绝缘层97、接触孔、以及开口部。然后，在接触孔及开口部上形成第二导电层111至114及第二导电层140(参照图7A)。
接着，在第四绝缘层97和第二导电层111至114、第二导电层140上选择性地形成第五绝缘层141(参照图7B)。像上述第五绝缘层117那样，第五绝缘层141不形成在开口部143上，因此暴露着第二导电层140的一部分。第五绝缘层141还用作粘合被层叠的元件形成层之间的粘合层。
当形成第一元件形成层时，形成剥离用开口部78来暴露剥离层102的至少一部分(参照图7C)。由于处理时间短，所以优选通过激光束照射进行这种工序。从第五绝缘层141的表面向第一绝缘层101、剥离层102、第二绝缘层103、第四绝缘层97、以及第五绝缘层141照射激光束。因此，剥离用开口部78形成在第二绝缘层103、第四绝缘层97、以及第五绝缘层141中。在图7C所示的结构中，激光束抵达第一绝缘层101，因此剥离用开口部78形成在第一绝缘层101、剥离层102、第二绝缘层103、第四绝缘层97、以及第五绝缘层141中。此外，激光束也可以抵达衬底100。
在所述激光束照射的工序中，采用烧蚀加工。烧蚀加工是利用如下现象的加工：照射了激光束的部分，即，吸收了激光束的部分的分子结合因光分解而被切断并被汽化。换言之，通过照射激光束以光分解切断形成绝缘层的分子的分子间结合并使它汽化，形成剥离用开口部78。
关于激光束，可以使用波长为150至380nm即紫外光区域的固体激光器。优选使用波长为150至380nm的Nd:YVO4激光器。这是因为与其他高波长一侧的激光器相比，波长为150至380nm的Nd:YVO4激光器的光很容易被绝缘层吸收，并可以进行烧蚀加工的缘故。还因为它不影响到加工部的周围，加工性良好的缘故。像这样，通过形成剥离用开口部78，可以容易进行剥离工序。
此外，不需要一定形成图7C所示的剥离用开口部78，也可以进行图7D的工序而不进行这种工序。
无论形成开口部78还是不形成开口部78，在图7B所示的第五绝缘层141上形成支撑衬底130(参照图7D)。支撑衬底130是通过层叠第六绝缘层120和粘合层119而形成的衬底。在本实施方式中，使用如上所述的热剥离型支撑衬底。
接着，使用支撑衬底130从衬底100剥离第一元件形成层122。关于这种剥离工序，只要使用与上述第二元件形成层至第n元件形成层的形成方法相同的方法，即可，因此这里省略其说明。在从衬底100剥离之后，也可以将第一元件形成层122贴到其他衬底上。
然后，如上所述，在第一元件形成层122上贴合第n元件形成层121(n＝2)，并在第n元件形成层121(n＝2)上贴合第n元件形成层121(n＝3)。根据实施者的需要，将第一元件形成层至第n元件形成层这n个元件形成层贴合为重叠，以制造本发明的半导体集成电路。在本实施方式中，层叠第一元件形成层122至第n元件形成层121(n＝3)这三层，以制造半导体集成电路(参照图6B)。
接着，使用具有导电性的材料填充形成在层叠了具有半导体元件的第一元件形成层122至第n元件形成层(在附图中，第n元件形成层121(n＝3))的半导体集成电路中的开口部124。在本实施方式中，将导电膏125滴落到开口部124(参照图8A)。如上所述，使用将粒径为几μm以下的导电粒子溶解或分散到有机树脂中的物质作为导电膏125。作为导电粒子，可以使用选自Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Zr以及Ba中的任何一种以上的金属粒子、卤化银的微粒子等、或碳黑。另外，作为有机树脂，可以使用选自用作金属粒子的粘结剂、溶剂、分散剂和覆盖剂的有机树脂中的一种或多种。典型地说，可以举出环氧树脂、硅酮树脂等的有机树脂。
另外，例如，当使用包含以银为主要成分的微粒子(例如粒径1nm以上至100nm以下的粒子)的导电膏时，通过以150至300℃的温度范围焙烧而使其固化，可以获得导电层。通过进行这些工序，可以制造所层叠的多个具有半导体元件的层通过贯穿布线126电连接的半导体集成电路(参照图8B)。
图8A和8B表示如下例子：如实施方式1的图3A至3D所示，当将第一元件形成层至第n元件形成层贴合为重叠时，各层的开口部设置为大致一致，并且在层叠第一元件形成层至第n元件形成层之后，滴落导电膏125来形成贯穿布线126。但是，当将第一元件形成层至第n元件形成层贴合为重叠时，各层的开口部不需要一定重叠，例如也可以采用实施方式1的图2A至2G所示的结构。图9A和9B表示这种情况的例子。
在开口部124设置为不重叠的情况下，第二导电层127形成在位于开口部124正下的部分，即，位于第a层的开口部正下的第a-1层的最上部(这里，a是2至n)。并且，第五绝缘层不形成在第a层的开口部124及第a-1层的第二导电层127上，而形成在除了所述部分以外的区域(参照图9A)。如图9A所示，在将第二元件形成层121贴合到第一元件形成层122上之后，滴落导电膏125来形成贯穿布线126。然后，如图9B所示，在将第三元件形成层121贴合到第二元件形成层121上之后，滴落导电膏125来形成贯穿布线126。通过交替地反复进行贴合元件形成层的工序和滴落导电膏125来形成贯穿布线126的工序直到第n层，可以制造半导体集成电路。
另外，在焙烧导电膏125而使其固化来获得导电层的情况下，只要在反复进行贴合元件形成层的工序和滴落导电膏125的工序来层叠所有第一元件形成层122至第n元件形成层121之后进行焙烧，即可。像这样，可以制造所层叠的具有多个半导体元件的第一元件形成层122至第n元件形成层121通过贯穿布线126电连接的半导体集成电路。
通过采用本实施方式制造半导体集成电路，不需要进行形成通孔的工序或为了形成通孔而对衬底进行背面抛光的工序，因此可以缩短半导体集成电路的制造工序所需要的时间。另外，由于在衬底上不形成通孔或者不进行背面抛光，所以对衬底的材质没有限制，衬底也可以被再利用。因此，可以实现半导体集成电路的低成本化。再者，由于从衬底剥离具有多个半导体元件的层来层叠它们，所以可以制造小而薄且富于柔软性的半导体集成电路。
实施方式3
在本实施方式中，参照附图说明具有与上述实施方式2不同的结构的半导体集成电路的制造方法。在本实施方式中，当层叠第一元件形成层至第n元件形成层时，导电材料夹在各元件形成层之间。这一点与实施方式2所示的结构不同。
图11A至11C是用于形成半导体集成电路的第一元件形成层至第n元件形成层的截面图。这里，直到形成第二导电层111至116的工序与直到形成实施方式2的图4D的工序相同，因此省略其说明。选择性地形成第五绝缘层150并覆盖第四绝缘层97和第二导电层111至116(参照图11A)。第五绝缘层150不形成在形成于具有半导体元件的第n元件形成层153中的开口部158上。
这里，说明形成开口部158的方法。开口部158是在形成接触孔的同时去除第四绝缘层97而形成的。另外，也可以在接触孔中形成第二导电层111至116之后，去除位于开口部底面的第二绝缘层103及剥离层102。或者，也可以在第二导电层111至116及第四绝缘层97上形成第五绝缘层150之后，去除位于开口部底面的第二绝缘层103及剥离层102。
接着，将导电膏125滴落到形成在第n元件形成层153中的开口部158(参照图11B)。如上述实施方式所述，使用将粒径为几nm至几μm的导电粒子溶解或分散到有机树脂中的物质作为导电膏125。通过进行滴落导电膏125的工序，形成贯穿布线126(参照图11C)。
接着，形成暴露剥离层102的至少一部分的剥离用开口部78(参照图12A)。如上述实施方式所述，优选通过激光束照射进行这种工序。从第五绝缘层150的表面照射激光束，来将剥离用开口部78形成为暴露剥离层102的至少一部分。在附图所示的结构中，表示激光束抵达第一绝缘层101，并且第一绝缘层101、剥离层102、第二绝缘层103、第四绝缘层97、以及第五绝缘层150被切断的情况。这里表示形成暴露剥离层102的一部分的剥离用开口部78的例子，但是在能够进行之后的剥离工序而不进行这种工序的情况下，不需要形成开口部78。
接着，在第五绝缘层150上形成支撑衬底130(图12B)。如上述实施方式所述，支撑衬底130是通过层叠第六绝缘层120和粘合层119而形成的衬底，它是热剥离型衬底。此外，也可以使用热剥离膜或UV(紫外线)剥离膜代替热剥离型衬底。
接着，使用支撑衬底130从衬底100剥离第n元件形成层153(参照图12C)。如上述实施方式所述，以剥离层102的内部或剥离层102和第二绝缘层103为边界剥离第n元件形成层153。在附图所示的结构中，表示以剥离层102和第二绝缘层103之间为边界进行了剥离的情况。像这样，通过使用支撑衬底130，可以以短时间容易进行剥离工序。
接着，进行加热处理从支撑衬底130分离第n元件形成层153(参照图13A)。如上所述，支撑衬底130是热剥离型衬底，因此支撑衬底130和第五绝缘层150之间的粘合力因加热处理而降低，因而从支撑衬底130分离具有多个半导体元件的第n元件形成层153。
接着，通过中间夹着导电材料155地层叠第一元件形成层154及第二元件形成层至第n元件形成层153，形成具有多个半导体元件的半导体集成电路(参照图13B)。像这样，通过中间夹着导电材料155地贴合第一元件形成层154和层叠在其上的第n元件形成层153，可以通过贯穿布线126电连接上层和下层。在附图中，表示层叠了第一元件形成层154至第n元件形成层153(n＝3)这三层的结构。但是，本发明不局限于这种结构，元件形成层可以是两层或三层以上，只要实施者适当地选择，即可。
这里，作为用来粘合第一元件形成层154和层叠在其上的第n元件形成层153的导电材料155，例如可以使用包含导电粒子156而具有导电性的粘合剂或导电膜。尤其是，优选使用具有如下各向异性导电性的各向异性导电材料：只在垂直于层(或衬底)的方向上具有导电性而在平行方向上具有绝缘性。作为各向异性导电材料，可以使用热固化的各向异性导电膏(ACP；Anisotropic Conductive Paste)或热固化的各向异性导电膜(ACF；Anisotropic Conductive Film)。这些材料只在特定的方向(这里，垂直于衬底的方向)上具有导电性。各向异性导电膏被称作粘结剂层，并具有在其主要成分为粘合剂的层中分散有具有导电表面的粒子(以下称为导电粒子)的结构。各向异性导电膜具有在热固化或热可塑性树脂膜中分散有导电粒子的结构。此外，作为导电粒子，使用对球状树脂镀上镍(Ni)或金(Au)等的粒子。还可以混入由二氧化硅等构成的绝缘粒子，以防止在不需要的部分中发生导电粒子之间的电短路。
关于像这样使用导电材料155贴合第一元件形成层154和层叠在其上的第n元件形成层153的方法，与实施方式2所示的半导体集成电路的制造方法相比，对准精度也可以低，并可以缩短制造时间。这是因为如下缘故：只要设置在第a层中的贯穿布线126、以及设置在第a-1层中的贯穿布线126或第二导电层157中间夹着导电材料155地电连接，即可(这里，a是2至n)。
另外，可以应用上述实施方式所说明的方法制造作为半导体集成电路所具有多个元件形成层中的最下层的第一元件形成层154。例如，也可以与如上所述的具有多个半导体元件的第二元件形成层至第n元件形成层153同样地制造第一元件形成层154。另外，如图7A至7D所示，第一元件形成层154也可以形成为具有开口部并在开口部底面形成有第二导电层的形式。在图13B所示的本例子中，示出通过使用图7A至7D所示的方法而形成的第一元件形成层154。再者，如图9A和9B所示，第一元件形成层154也可以没有开口部。根据制造方法，可以任意选择第一元件形成层154的结构。
另外，可以制造半导体集成电路，而不从衬底100剥离第一元件形成层154。像这样，在不从衬底100剥离第一元件形成层154的情况下，不需要在形成第一元件形成层154的衬底100上提供剥离层102和支撑衬底130，只要在形成第五绝缘层150之后层叠第二至第n元件形成层，即可。
另外，也可以在从衬底100剥离第一元件形成层154之后将它贴合到其他衬底上，并在其上层叠第二元件形成层至第n元件形成层。此时，通过使用薄且具有柔性的衬底如塑料(或诸如膜之类的物体)作为贴合第一元件形成层154的其他衬底，可以制造薄而轻且具有柔性的半导体集成电路。另外，如本例子的图13B所示，也可以使用从衬底100剥离的第一元件形成层154，而不将它贴合到其他衬底上。
另外，在应用本实施方式所示的半导体集成电路的制造方法的情况下，也可以将各层贴合为重叠，而在第一元件形成层154和层叠在其上的第n元件形成层153上不提供第五绝缘层150(参照图14A和14B)。在这种情况下，在形成第二导电层161至166之后，使用具有导电性的材料填充开口部168来形成贯穿布线126，并使用导电材料155将第一元件形成层154和层叠在其上的第二至第n元件形成层153贴合为重叠。像这样，通过不形成第五绝缘层150，不需要形成第五绝缘层150的材料及工序。但是，第五绝缘层150起到降低第一元件形成层154和层叠在其上的第n元件形成层153之间的寄生电容的作用，因此可以根据需要决定形成第五绝缘层150或不形成第五绝缘层150。
另外，在图13B中，形成在第一元件形成层154中的开口部和分别形成在层叠在其上的第二至第n元件形成层153中的开口部158形成为重叠，并在其中形成有贯穿布线129。但是，本发明不局限于这种例子，第一元件形成层154及层叠在其上的第二至第n元件形成层153的开口部158也可以不形成在同一部分(参照图14B)。这是与实施方式2的图9A和9B所示的方法相同的方法。在开口部158不形成为重叠的情况下，第二导电层157形成在位于开口部158正下的部分，即，位于第a层的开口部158正下的第a-1层的最上部(这里，a是2至n)。并且，通过中间夹着导电材料155地贴合第一元件形成层至第n元件形成层，可以制造第一元件形成层至第n元件形成层通过贯穿布线129电连接的半导体集成电路。
另外，在本实施方式及上述实施方式中，示出在第一元件形成层至第n元件形成层中分别形成有一个开口部的例子。但是，本发明不局限于这种例子，可以在第一元件形成层至第n元件形成层中分别形成多个开口部(参照图14B)。在这种情况下，像上述例子那样，开口部或第二导电层形成在位于开口部正下的部分，例如位于第a层的开口部正下的第a-1层的最上部。并且，第一元件形成层至第n元件形成层通过导电材料155电连接。
再者，在本实施方式及上述实施方式中，图示了在开口部中填充有导电膏的例子。但是，通过任意改变导电膏的粘度或表面张力，可以电连接上下元件形成层而不填充有导电膏。因此，只要滴落需要量的导电膏，即可。
通过采用本实施方式制造半导体集成电路，不需要进行形成通孔的工序或对衬底进行背面抛光的工序，因此可以缩短制造时间。另外，由于不对衬底进行背面抛光以形成贯穿衬底的通孔，所以对衬底材质的选择没有限制，衬底可以被再利用，因此可以实现低成本化。再者，在元件形成层之间不形成有衬底，因此可以实现高集成化。
实施方式4
本发明的半导体集成电路具有多个半导体元件，多个半导体元件的每一个具有半导体层、用作栅极绝缘层的绝缘层、以及用作栅电极的导电层。在本实施方式中，说明多个半导体元件的每一个所具有的半导体层、以及用作栅极绝缘层的绝缘层的制造方法的一个例子。
关于每个半导体元件所具有的半导体层，首先，通过溅射法、LPCVD法、以及等离子体CVD法等形成非晶半导体层。接着，通过使用激光结晶化法、RTA(快速热退火)法、使用退火炉的热结晶化法、使用促进结晶化的金属元素的热结晶化法、以及组合了使用促进结晶化的金属元素的热结晶化法和激光结晶化法的结晶化法等，使非晶半导体层结晶化，以形成结晶化了的半导体层。然后，将结晶化了的半导体层加工为所希望的形状。
此外，在上述制造方法中，优选使用组合如下两个结晶化法的方法：包括热处理的结晶化法；照射连续振荡激光或以10MHz以上的频率振荡的激光束的结晶化法。通过照射连续振荡激光或以10MHz以上的频率振荡的激光束，可以平整结晶化了的半导体层的表面。通过使结晶化了的半导体层的表面平整化，可以使形成在该半导体层上的栅极绝缘层薄膜化，并可以改善所述栅极绝缘层的耐压性。
另外，在上述制造方法中，优选使用连续振荡激光或以10MHz以上的频率振荡的激光束进行结晶化处理。通过在照射连续振荡激光或以10MHz以上的频率振荡的激光束的同时在一个方向上扫描而被结晶化了的半导体层具有结晶在所述激光束的扫描方向上成长的特性。通过使该扫描方向成为沟道长度方向(当完成沟道形成区域时载流子所流过的方向)地配置半导体元件，并且，采用如下的方法作为用作栅极绝缘层的绝缘层的制造方法，可以得到特性的不均匀性小且电场效应迁移度大的半导体元件。
优选通过对如上所述那样制造的半导体层进行等离子体处理使其表面氧化或氮化，以形成多个半导体元件的每一个所包括的用作栅极绝缘层的绝缘层。例如，通过进行引入了稀有气体(如He、Ar、Kr、Xe等)和混合气体(如氧、氧化氮、氨、氮、氢等)的等离子体处理，形成栅极绝缘层。在这种情况下，若通过引入微波使等离子体激发，则可以产生等离子体的电子温度为1.5eV以下且电子密度为1×1011cm-3以上的等离子体(以下，简称为高密度等离子体)。更具体地说，优选在电子密度为1×1011cm-3以上至1×1013cm-3以下且等离子体的电子温度为0.5eV以上至1.5eV以下的状态下进行处理。通过以使用这种高密度等离子体而产生的氧自由基(有时也包含OH自由基)或氮自由基(有时也包含NH自由基)使半导体层的表面氧化或氮化，5至10nm厚的绝缘层形成在半导体层的表面上。所述5至10nm厚的绝缘层可以用作栅极绝缘层。
此外，在这种情况下，由使用了高密度等离子体的处理导致的反应为固相反应，因此可以使所述栅绝缘层和半导体层之间的界面级密度极为低。由于这种高密度等离子体处理使半导体层(结晶硅或多晶硅)直接氧化(或氮化)，所以可以使被形成的栅极绝缘层的厚度不均匀性极为低。另外，在结晶硅的晶粒界面中也不会被强烈地氧化，所以成为非常优选的状态。换言之，通过进行在此所示的高密度等离子体处理使半导体层的表面氧化或氮化，可以形成具有良好的均匀性、低界面级密度的栅极绝缘层，而不在晶粒界面中发生异常氧化反应或氮化反应。
此外，半导体元件具有的栅极绝缘层可以仅仅使用通过高密度等离子体处理而形成的绝缘层。除了通过高密度等离子体处理而形成的绝缘层以外，还可以通过利用了等离子体或热反应的CVD法层叠氧化硅、氧氮化硅、或氮化硅等的绝缘层。在任何情况下，将通过高密度等离子体而形成的绝缘层包括在其栅极绝缘层的一部分或整个栅绝缘层中的半导体元件可以降低其特性的不均匀性。
另外，也有使用等离子体处理来形成半导体元件所具有的半导体层、栅极绝缘层、以及其他绝缘层的情况。优选在电子密度为1×1011cm-3以上且等离子体的电子温度为1.5eV以下的状态下进行这种等离子体处理。更具体地说，优选在电子密度为1×1011cm-3以上至1×1013cm-3以下且等离子体的电子温度为0.5eV以上至1.5eV以下的状态下进行处理。
若等离子体的电子密度高，并且在被处理物(例如，半导体层或栅极绝缘层等)附近的电子温度低，则可以防止等离子体给被处理物带来的损伤。另外，若等离子体的电子密度高，即，1×1011cm-3以上，则进行等离子体处理使被处理物氧化或氮化而形成的氧化物或氮化物，与通过CVD法或溅射法等而形成的薄膜相比，可以形成厚度等的均匀性高且细致的膜。另外，由于等离子体的电子温度低，即，1.5eV以下，所以与常规的等离子体处理或热氧化法相比，可以在低温度下进行氧化或氮化处理。例如，即使在比玻璃衬底的应变点低100度以上的温度下进行等离子体处理，也可以通过对被处理物进行充分的氧化或氮化处理形成氧化物或氮化物。
实施方式5
参照图15A和15B说明具有上述实施方式所示的半导体集成电路的半导体装置。
图15A所示的半导体装置300是通过将具有上述实施方式所示的任一结构的半导体集成电路303粘合在形成有导电膜302的衬底301上而形成的。在此，多个半导体集成电路303a至303d形成在衬底301上并电连接于导电膜302。使用粘合树脂312粘合衬底301和半导体集成电路303a至303d，并且，可以通过包含在粘合树脂312中的导电粒子311电连接半导体集成电路303a至303d和导电膜302(参照图15B)。另外，还可以使用如下材料和方法电连接半导体集成电路303a至303d和导电膜302：导电粘合剂如银膏、铜膏或碳膏等；各向异性导电粘合剂如ACP(Anisotropic Conductive Paste；各向异性导电膏)等；导电膜如ACF(Anisotropic Conductive Film；各向异性导电膜)等；焊接；等等。
这里，构成半导体装置300的半导体集成电路303是通过适当地使用上述实施方式所说明的方法而形成的。半导体集成电路303a至303d和导电膜302的电连接是如下：图15B所示那样，暴露在半导体集成电路303的背面(与形成有半导体元件的一面相反一侧的一面)的导电膜214通过导电粒子311电连接于导电膜302。
另外，半导体集成电路303a至303d也可以通过暴露在半导体集成电路303a至303d的表面的导电层或滴落银膏等而形成的贯穿布线126连接到导电膜302。在这种情况下，可以使其上下反转地将半导体集成电路303a至303d贴合到衬底301，以使半导体集成电路303a至303d的最上层与导电膜302接触。另外，也可以通过引线键合使半导体集成电路303a至303d连接到导电膜302。
此外，虽然这里不示出，但是也可以在半导体集成电路303上形成绝缘膜等，以保护半导体集成电路303。
本实施方式所示的半导体集成电路303a至303d的每一个用作选自中央处理单元(CPU；Central Processing Unit)、存储器、网络处理电路、磁盘处理电路、图像处理电路、声音处理电路、电源电路、温度传感器、湿度传感器、红外线传感器等中的一种或多种。
如上所述，当制造构成本发明的半导体装置的半导体集成电路时，不需要进行形成通孔的工序或抛光衬底的工序，因此可以缩短制造时间。另外，由于不对衬底进行抛光以形成贯穿衬底的通孔，所以对衬底材质的选择没有限制，衬底可以被再利用，因此可以实现低成本化。再者，在多个具有半导体元件的层之间不形成有衬底，因此可以实现装置的高集成化。通过使用这种半导体集成电路，可以提供小而廉价的半导体装置。
实施方式6
在本实施方式中，参照图16A和16B表示对能够非接触地收发数据的半导体装置(也称为RFID(Radio Frequency Identification；射频识别)、ID标签、IC标签、IC芯片、RF标签(Radio Frequency；射频)、无线标签、电子标签、无线芯片)或ID膜、IC膜、RF膜的应用例子，其中使用了本发明的半导体集成电路。
在分别形成用作天线的导电膜219和半导体集成电路303之后连接导电膜219和半导体集成电路303，以制造根据本发明的半导体装置(RFID)(参照图16A和16B)。
关于这里使用的半导体集成电路303，像上述实施方式3所示的制造例子那样，通过将第一元件形成层154至第n元件形成层153(在附图中，n＝3)贴合为重叠并通过贯穿布线126电连接，形成RFI D的电路(例如电源电路、解调电路、逻辑计算电路等)。另外，用作天线的导电膜219形成在衬底221上。作为衬底221，可以使用玻璃衬底、诸如塑料之类的薄而软的衬底或膜等。此外，ID膜、IC膜、RF膜的厚度为100μm以下，优选为50μm以下，更优选为20μm以下(在一层集成电路中的半导体层的厚度为200nm以下，优选为100nm以下，更优选为70nm以下)。若膜的厚度在所述范围内，则膜具有柔性，不容易因机械冲击而破坏。
在图16A中，通过将形成在衬底221上的用作天线的导电膜219电连接到半导体集成电路303具有的贯穿布线126及半导体元件205a至205c，完成半导体装置。
作为本发明的半导体装置的制造方法的一个例子，例如，通过贴合并连接第一元件形成层至第n元件形成层而不从衬底100剥离第一元件形成层154(最下层)，在衬底100上制造半导体集成电路303。然后，通过将形成在衬底221上的用作天线的导电膜219和形成在衬底100上的半导体集成电路303贴合为彼此电连接，可以完成半导体装置。
另外，在像这样贴合之后，可以从半导体集成电路303剥离衬底100，以制造具有柔性且薄的能够非接触地收发数据的半导体装置(图16A和16B)。
再者，在剥离衬底100之后，也可以将半导体集成电路303及设有用作天线的导电膜219的衬底221贴合到薄而软的衬底或膜等。像这样，通过贴合到其他衬底上，可以避免影响到半导体集成电路303或用作天线的导电膜219的污染或冲击。
使用CVD法、溅射法、印刷法如丝网印刷或凹版印刷等、液滴喷射法、分配器法等并使用导电材料来形成提供在衬底221上的用作天线的导电膜219。作为导电材料，使用选自铝(Al)、钛(Ti)、银(Ag)、铜(Cu)、金(Au)、和镍(Ni)中的元素、或者以这些元素为主成分的合金材料或化合物材料，并且采用单层结构或叠层结构形成导电膜219。
另外，使用粘合树脂312粘合提供有用作天线的导电膜219的衬底221和半导体集成电路303(参照图16A)。优选使用上述实施方式所说明的各向异性导电材料作为粘合树脂312。在使用各向异性导电材料作为粘合树脂312的情况下，半导体集成电路303具有的贯穿布线126及半导体元件205a至205c通过包含在粘合树脂312中的导电粒子311电连接于用作天线的导电膜219。
另外，还可以使用如下材料和方法电连接半导体集成电路303具有的贯穿布线126及半导体元件205a至205c和用作天线的导电膜219：导电粘合剂如银膏、铜膏或碳膏等；焊接；等等。
另外，在分别形成用作天线的导电膜219和半导体集成电路303之后电连接它们的情况下，也可以电连接导电膜219和导电层214，该导电层214形成在第一元件形成层154的下侧一面，即第一元件形成层具有的第二绝缘层103一侧(参照图16B)。
像这样，通过电连接形成在半导体集成电路303的下侧一面(即，具有半导体元件的第一元件形成层的第二绝缘层103一侧)的导电层214和用作天线的导电膜219，可以在半导体集成电路的上侧一面(即，第n元件形成层(最上层)的第五绝缘层150一侧)形成与晶体管不同并具有特别功能的其他半导体元件如存储元件或传感元件等。
这里，表示在半导体集成电路的上侧一面形成存储元件的例子(参照图16B)。具体地说，表示如下例子：在为了形成半导体集成电路而层叠的具有半导体元件的第n元件形成层(在附图中，n＝3)上形成第三导电层380及第七绝缘层381，并在该第七绝缘层381上形成由第四导电层231、存储层232、以及第五导电层233的叠层结构构成的存储元件230。这里，第三导电层380形成在提供在第n元件形成层153中的第五绝缘层150上。并且，由于第三导电层380与形成在第n元件形成层中的第二导电层连接，所以存储元件230和构成半导体集成电路303的半导体元件电连接。
作为存储层232，可以使用因电作用、光学作用或热作用等而改变其性质或状态的材料。例如，可以使用因焦耳热所引起的熔化、绝缘击穿等而改变其性质或状态并改变第四导电层231和第五导电层233之间的电性质(例如电阻或电容)的材料。例如，可以使用通过使电流流过存储层232使第四绝缘层231和第五导电层233之间短路的材料。为了像这样改变电特性，存储层232的厚度为5nm至100nm，优选为10nm至60nm。
作为形成存储层232的材料，例如可以使用有机化合物。可以通过比较容易的成膜方法如液滴喷射法、旋转涂敷法或蒸发沉积法等形成有机化合物。作为形成存储层232的有机化合物，可以使用如下材料：例如芳香胺类(即，具有苯环和氮的键)化合物如4，4’-双[N-(1-萘基)-N-苯基-氨基]-联苯(缩写为：α-NPD)、4，4’-双[N-(3-甲基苯基)-N-苯基-氨基]-联苯(缩写为：TPD)、4，4’，4”-三(N，N-二苯基-氨基)-三苯胺(缩写为：TDATA)、4，4’，4”-三[N-(3-甲基苯基)-N-苯基-氨基]-三苯胺(缩写为：MTDATA)、4，4’-双(N-(4-(N，N-二-m-甲苯基氨基)苯基)-N-苯基氨基)联苯(缩写为：DNTPD)等；聚乙烯咔唑(缩写为：PVK)；酞菁化合物如酞菁(缩写为：H2Pc)、铜酞菁(缩写为：CuPc)、酞菁氧钒(缩写为：VOPc)等；等等。这些材料是具有高空穴传输性的物质。
另外，作为有机化合物，还可以使用如下材料：例如，由具有喹啉骨架或苯并喹啉骨架的金属络合物等构成的材料如三(8-喹啉酸基)铝(缩写为：Alq3)、三(4-甲基-8-喹啉酸基)铝(缩写为：Almq3)、双(10-羟基苯并[h]-喹啉(quinolinato))合铍(缩写为：BeBq2)、双(2-甲基-8-喹啉酸基)-4-苯基苯酚合(phenylphenolato)-铝(缩写为：BAlq)等；具有
Figure BSA00000431152200321
唑基配体、噻唑基配体的金属络合物等的材料如双[2-(2-羟基苯基)苯并
Figure BSA00000431152200322
唑(benzoxazolato)]合锌(缩写为：Zn(BOX)2)、双[2-(2-羟基苯基)苯并噻唑(benzothiazolato)]合锌(缩写为：Zn(BTZ)2)等。这些材料是具有高电子传输性的物质。
除了所述金属络合物之外，可以使用如下化合物：2-(4-联苯基)-5-(4-叔丁基苯基)-1，3，4-氧二氮茂(缩写为：PBD)、1，3-双[5-(p-叔丁基苯基)-1，3，4-氧二氮茂-2-基]苯(缩写为：OXD-7)、3-(4-叔丁基苯基)-4-苯基-5-(4-联苯基)-1，2，4-三唑(缩写为：TAZ)、3-(4-叔丁基苯基)-4-(4-乙基苯基)-5-(4-联苯基)-1，2，4-三唑(缩写为：p-EtTAZ)、红菲咯啉(缩写为：BPhen)、浴铜灵(bathocuproin)(缩写为：BCP)等。
另外，存储层232可以由有机化合物的单层结构或叠层结构构成。在采用叠层结构的情况下，可以从上述材料中选出来形成叠层结构。另外，也可以层叠上述有机化合物和用作发光材料的有机化合物。作为用作发光材料的有机化合物，可以举出4-二氰基亚甲基-2-甲基-6-[2-(1，1，7，7-四甲基久洛尼定(tetramethyljulolidine)-9-基)乙烯基]-4H-吡喃(缩写为：DCJT)、4-(二氰基亚甲基)-2-t-丁基-6-[2-(1，1，7，7-四甲基久洛尼定(tetramethyljulolidine)-9-基)乙烯基]-4H-吡喃、periflanthene、2，5-二氰基-1，4-双[2-(10-甲氧基-1，1，7，7-四甲基久洛尼定(tetramethyljulolidine)-9-基)乙烯基]-苯、N，N’-二甲基喹吖啶酮(缩写为：DMQd)、香豆素6、香豆素545T、三(8-喹啉酸基)铝(缩写为：Alq3)、9，9’-二蒽基(bianthlyl)、9，10-二苯基蒽(缩写为：DPA)、9，10-双(2-萘基)蒽(缩写为：DNA)、2，5，8，11-四-t-丁基苝(buthylperylene)(缩写为：TBP)等。
另外，也可以使用将所述发光材料分散到母体材料中的材料形成存储层232。作为分散发光材料的母体材料，可以使用如下材料：蒽衍生物如9，10-二(2-萘基)-2-叔丁基蒽(缩写为：t-BuDNA)等；咔唑衍生物如4，4’-双(N-咔唑基)联苯(缩写为：CBP)等；金属络合物如双[2-(2-羟基苯基)吡啶(pyridinato)]合锌(缩写为：Znpp2)、双[2-(2-羟基苯基)苯并
Figure BSA00000431152200323
唑(benzoxazolato)]合锌(缩写为：ZnBOX)等；等等。另外，也可以使用三(8-喹啉酸基)铝(缩写为：Alq3)、9，10-双(2-萘基)蒽(缩写为：DNA)、双(2-甲基-8-喹啉酸基)-4-苯基苯酚合(phenylphenolato)-铝(缩写为：BAlq)等。
由于这些有机化合物因热作用等而改变其性质，所以玻璃转移温度(Tg)为50℃至300℃，优选为80℃至120℃。
另外，也可以使用将金属氧化物混合在上述有机化合物中的材料。此外，混合有金属氧化物的材料包括上述有机化合物或用作发光材料的有机化合物和金属氧化物混合在一起的状态或两者被层叠的状态。具体地说，包括通过使用多个蒸发源的共蒸发沉积法而被形成的状态。可以称这种材料为有机无机复合材料。
例如，在将如上所述的空穴传输性高的有机化合物和金属氧化物混合在一起的情况下，作为所述金属氧化物，优选使用钒氧化物、钼氧化物、铌氧化物、铼氧化物、钨氧化物、钌氧化物、钛氧化物、铬氧化物、锆氧化物、铪氧化物、钽氧化物。另外，在将如上所述的电子传输性高的有机化合物和金属氧化物混合在一起的情况下，作为所述金属氧化物，优选使用锂氧化物、钙氧化物、钠氧化物、钾氧化物、或镁氧化物。
只要使用因电作用、光学作用或热作用而改变其性质的材料作为形成存储元件的存储层232，即可。例如，可以使用掺杂有因吸收光而产生酸的化合物(光酸产生剂)的共轭高分子作为存储层232。作为共轭高分子，可以使用聚乙炔类、聚亚苯基亚乙烯基类、聚噻吩类、聚苯胺类、聚亚苯基亚乙基类等。另外，作为光酸产生剂，可以使用芳基锍盐、芳基碘盐、o-硝基苄基甲苯磺酸盐、芳基磺酸p-硝基苄基酯、磺酰基苯乙酮类、Fe-芳烃络合物PF6盐等。
此外，这里，表示使用有机化合物作为形成存储层232的材料的例子，但是，本发明不局限于此。例如，可以使用因电作用、光学作用、化学作用、热作用等而在结晶状态和非晶状态之间可逆性地变化的材料、在第一结晶状态和第二结晶状态之间可逆性地变化的材料等的相变材料。另外，还可以使用仅从非晶状态到结晶状态变化的材料。
在结晶状态和非晶状态之间可逆性地变化的材料是包含选自锗(Ge)、碲(Te)、锑(Sb)、硫(S)、氧化碲(TeOx)、Sn(锡)、金(Au)、镓(Ga)、硒(Se)、铟(In)、铊(Tl)、Co(钴)、以及银(Ag)中的多种的材料，例如，可以举出Ge-Te-Sb-S、Te-TeO2-Ge-Sn、Te-Ge-Sn-Au、Ge-Te-Sn、Sn-Se-Te、Sb-Se-Te、Sb-Se、Ga-Se-Te、Ga-Se-Te-Ge、In-Se、In-Se-Tl-Co、Ge-Sb-Te、In-Se-Te、Ag-In-Sb-Te类材料。另外，在第一结晶状态和第二结晶状态之间可逆性地变化的材料是包含选自银(Ag)、锌(Zn)、铜(Cu)、铝(Al)、镍(Ni)、铟(In)、锑(Sb)、硒(Se)、以及碲(Te)中的多种的材料，例如，可以举出Ag-Zn、Cu-Al-Ni、In-Sb、In-Sb-Se、In-Sb-Te。在采用这种材料的情况下，相变化是在两个不同的结晶状态之间进行的。另外，仅从非晶状态到结晶状态变化的材料是包含选自碲(Te)、氧化碲(TeOx)、钯(Pd)、锑(Sb)、硒(Se)、以及铋(Bi)中的多种的材料，例如，可以举出Te-TeO2、Te-TeO2-Pd、Sb2Se3/Bi2Te3。此外，在所述材料的记载中，Sb2Se3/Bi2Te3意味着层叠有包含Sb2Se3的层和包含Bi2Te3的层。
形成存储元件的第四导电层231及第五导电层233可以是通过使用CVD法、溅射法、丝网印刷法、液滴喷射法或分配器法等而形成的。作为形成第四导电层231及第五导电层233的材料，可以采用由如下材料构成的单层结构或叠层结构：选自铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)、碳(C)中的一种元素、或包含多种所述元素的合金。除此以外，还可以使用单层膜如ITO膜(铟锡氧化物膜)、包含硅的铟锡氧化物膜、氧化锌(ZnO)膜、氮化钛膜、铬膜、钨膜、Zn膜、Pt膜等；由氮化钛膜和以铝为主成分的膜构成的叠层；由氮化钛膜、以铝为主成分的膜、以及氮化钛膜构成的三层结构；等等。此外，若第四导电层231或第五导电层233具有叠层结构，则还可以降低作为布线的电阻。
像上述例子那样，根据本发明的半导体装置可以在半导体集成电路303上面形成有存储元件，与此同样，还可以形成有传感元件等。像这样，在半导体集成电路303上面制造存储元件或传感元件的情况下，可以在将半导体集成电路303贴合到提供有用作天线的导电膜219的衬底221之后，在提供在第n元件形成层中的第五绝缘层215上制造存储元件或传感元件等。
实施方式7
在本实施方式中，参照图17A至19B说明与上述实施方式不同的半导体集成电路及具有该半导体集成电路的半导体装置的制造方法。具体地说，说明用来构成半导体集成电路的元件形成层的每一个具有功能不同或结构不同的半导体元件的情况。
除了上述实施方式所述的包括用作薄膜晶体管的半导体元件的层以外，而且还可以层叠包括具有其他功能的半导体元件(例如二极管、场效应晶体管、电阻元件、电容元件、存储元件、传感元件等)的层，以形成本发明的半导体集成电路。
以下，参照图17A至17C说明具有各种半导体元件的半导体集成电路的制造例子。首先，如图17A所示，在第一衬底701上形成剥离层702，并在剥离层702上形成具有半导体元件的第一元件形成层703，该半导体元件是通过半导体工艺而完成的半导体元件如二极管、场效应晶体管、电阻元件、电容元件、存储元件等。像所述例子那样，形成在第一元件形成层703中的半导体元件是通过半导体工艺而完成的半导体元件，这里，将形成在第一元件形成层703中的半导体元件称为元件群A。
与此同样，在第二衬底704至第n衬底706上形成剥离层702、以及具有元件群B的第二元件形成层705至具有元件群X的第n元件形成层707。另外，第二元件形成层705至第n元件形成层707具有用来形成贯穿布线的开口部708。这里，像所述元件群A那样，元件群B至元件群X包括如上所述的通过半导体工艺而完成的半导体元件。另外，元件群A至元件群X可以具有一种半导体元件，或者，也可以具有多种半导体元件。
接着，如图17B所示，从第一衬底701至第n衬底706剥离第一元件形成层703至第n元件形成层707。只要采用上述实施方式所说明的方法作为剥离方法，即可。
接着，将第一元件形成层703贴合到其他衬底712。然后，通过将第二元件形成层705贴合到第一元件形成层703上并滴落导电膏，形成用来连接第一元件形成层703和第二元件形成层705的贯穿布线710。与此同样，通过贴合第三元件形成层709至第n元件形成层707并形成贯穿布线710，如图17C所示，可以形成半导体集成电路711。
以下，参照图18A至18C说明像这样通过层叠具有种类不同的元件群的层制造半导体集成电路的例子。在本例子中，分别制造具有薄膜晶体管作为元件群A的第一元件形成层、以及具有实施方式6的图16B所示的存储元件作为元件群B的第二元件形成层。
首先，如图18A所示，在第一衬底701上形成剥离层702，并在剥离层702上形成具有元件群A(薄膜晶体管)的第一元件形成层703。与此同样，如图18B所示，在第二衬底704上形成剥离层702，并在剥离层702上形成具有元件群B(存储元件)的第二元件形成层705。这里，可以采用上述实施方式所说明的方法以制造具有元件群A的第一元件形成层703。
关于具有元件群B的第二元件形成层705，首先，在剥离层702上形成第二绝缘层713。接着，在第二绝缘层上形成具有导电性的层并对它进行加工，以形成第三导电层714。接着，在第三导电层上形成具有绝缘性的层并对它进行加工，以形成第三绝缘层715。然后，在第三绝缘层上形成存储层716。接着，在存储层716上形成具有导电性的第四导电层717。通过进行这种工序，完成具有由第三导电层714、存储层716、以及第四导电层717的叠层结构构成的存储元件719的第二元件形成层705。另外，第二元件形成层也可以具有开口部以与第一元件形成层连接。
作为第三导电层714及第四导电层717，可以使用由铝(Al)、钛(Ti)、钼(Mo)、钨(W)或硅(Si)的元素构成的膜或使用了这些元素的合金膜。为了形成第三导电层714，可以使用溅射法、CVD法等进行成膜，通过光刻法形成抗蚀剂掩模并通过蚀刻法进行加工。另外，虽然可以与所述第三导电层714同样地形成第四导电层717，但是也可以使用金属掩模将膜形成为任意形状来形成第四导电层717。
作为存储层716，可以使用实施方式6所述的有机化合物。另外，作为第二绝缘层713及第三绝缘层715，使用化学气相淀积法(CVD法)或溅射法等形成硅的氧化物、硅的氮化物、包含氮的硅的氧化物、包含氧的硅的氮化物等。另外，也可以通过任意成膜方法如化学气相淀积法、溅射法、SOG法(旋涂玻璃)法、液滴喷射法(例如喷墨法)等使用硅的氧化物、硅的氮化物、聚酰亚胺、丙烯、硅氧烷、恶唑树脂等形成第三绝缘层715。
通过剥离并贴合像这样形成的第一元件形成层703及第二元件形成层705，如图18C所示，可以形成半导体集成电路。为了剥离各元件形成层、贴合各元件形成层、形成贯穿布线，可以采用上述实施方式所说明的方法。此外，图18C表示如下例子：将第一元件形成层703及第二元件形成层705贴合为其上面彼此相对的形式，并使用各向异性导电材料718粘合它们。
像这样，通过使用导电层构成第一元件形成层703及第二元件形成层705的最上层，并将这些层粘合为其中间夹着各向异性导电材料718地彼此相对，可以电连接第一元件形成层703及第二元件形成层705而不形成贯穿布线。在通过层叠两个元件形成层制造半导体集成电路的情况下，可以采用这种方法。
另外，上述例子虽然表示从第一衬底701及第二衬底704剥离第一元件形成层703及第二元件形成层705来形成半导体集成电路的情况，但是也可以剥离第一元件形成层703及第二元件形成层705中的任何一个来将它贴合到另一元件形成层上。此时，也可以剥离具有薄膜晶体管的第一元件形成层703来将它贴合到第二元件形成层705上，在这种情况下，也可以在第一元件形成层中形成开口部。
相反，也可以剥离具有存储元件719的第二元件形成层705来将它贴合到第一元件形成层703上。通过使用柔软的金属如铝等形成构成存储元件719的第三导电层714及第四导电层717并使用有机化合物形成存储层716，可以使具有存储元件719的第二元件形成层705非常柔软。因此，通过剥离具有存储元件719的第二元件形成层705，可以使剥离时的损伤更小，并可以形成可靠性高的半导体集成电路。
另外，也可以在第一元件形成层703及第二元件形成层705中形成薄膜晶体管及存储元件这两种并层叠各层，以制造半导体集成电路。
再者，在图18B及18C所示的存储元件的结构中，通过使用具有压电性的材料代替形成存储层716的材料，可以形成压电元件。压电元件相应于从外部施加的压力在第三导电层714和第四导电层717之间产生电压，因此可以用作压力传感器等。
作为形成压电层的具有压电性的材料，例如，可以使用水晶(SiO2)、钛酸钡(BaTiO)、钛酸铅(PbTiO3)、钛酸锆酸铅(Pb(Zr、Ti)O3)、钛酸锆酸镧铅((Pb、La)(Zr、Ti)O3)、铌酸锂(LiNbO3)、偏铌酸铅(PbNb2O6)、聚偏二氟乙烯(PVDF)、氧化锌(ZnO)、氮化铝(AlxNy)、氧化钽(Ta2O5)。压电材料是没有结晶中心的绝缘体。若在结晶中产生应力，则在结晶表面上产生正负电荷，并引起极化。这被称为正压电效应。相反，若将电压施加到结晶，则发生歪斜。这被称为逆压电效应。因此，如果施加交流电流，就因为这种逆压电效应而使压电材料振荡。
像这样，通过使用上述例子的工艺并使用压电层代替存储层来与第一元件形成层703贴合，可以形成具有薄膜晶体管及压电元件的半导体集成电路。
在形成具有用来探测来自外界的信息的传感元件如压电元件的半导体集成电路的情况下，优选形成具有传感元件的层作为构成半导体集成电路的最上层(第n元件形成层)。这是因为通过将传感元件配置在半导体集成电路的最上层(最外表面)可以高灵敏度地探测来自外界的信息的缘故。作为传感元件，除了使用了压电元件的压力传感器之外，而且还可以制造具有各种结构的传感器如使用了热电元件的温度传感器或红外线传感器、使用了包括能够移动的部分的结构体的加速度传感器或压力传感器等。
作为制造具有用作存储元件的半导体元件的层的例子，除了上述例子所示的在两个导电层之间形成有存储层的存储元件之外，而且还可以制造具有浮栅(浮动栅极)的非易失性存储器、或具有与薄膜晶体管相同的形状的破坏型存储元件等。这里，参照图19A说明包括具有浮栅的非易失性存储器的半导体集成电路的例子。
在本例子中，使用半导体衬底作为第一衬底，并在第一衬底上形成具有浮栅的存储元件720，以形成第一元件形成层721。第一元件形成层721所具有的存储元件720具有作为电荷保持区域的浮栅。一般说，薄膜晶体管或场效应晶体管在栅极绝缘膜上形成有栅电极。但是存储元件720在栅极绝缘膜(也称为隧道氧化膜)上形成有浮栅，并在其上中间夹着绝缘膜地形成有栅电极。具有浮栅(浮动栅极)的存储元件720利用在浮栅中存储电荷或不存储电荷这两种状态实现1位的存储。
当对存储元件720进行写入时，以两个高浓度杂质区域中的任何一个(这里，源电极)为接地电压将高电压施加到栅电极及另一高浓度杂质区域(这里，漏电极)。其结果，电子从源电极向漏电极流动。但是，在施加电压十分高的情况下，流过沟道部的电子成为热电子，其一部分经过隧道氧化膜而积聚在浮栅中。然后，即使在十分多的电子积聚在浮栅中之后关闭栅极，在浮栅中的电子也因隧道氧化膜的阻碍而被保持。这种状态是晶体管的阈值电压因积聚在浮栅中的电子而高的状态。若施加低电压，则其开关不开。这种状态是在存储元件720中存储信息的状态。相反，在擦除信息的情况下，若以栅电极为接地电压将源电极保持为高电位，则从浮栅逐渐释放电子，因此信息被擦除。
接着，使用玻璃衬底作为第二衬底，在第二衬底上形成剥离层、以及包括用作薄膜晶体管的半导体元件722及开口部的第二元件形成层723。可以使用上述实施方式所说明的方法制造所述第二元件形成层723。然后，从第二衬底剥离第二元件形成层723并将贴合到形成在第一衬底上的第一元件形成层721上，其中它们贴合为其上面彼此相对的形式，因此，如图19A所示，可以形成具有存储元件及用作晶体管的半导体元件的半导体集成电路。
此外，图19A表示使用各向异性导电材料724进行粘合的例子。像这样，通过使用导电层构成第一元件形成层及第二元件形成层的最上层，并将这些层其中间夹着各向异性导电材料地粘合为彼此相对，可以电连接第一元件形成层721及第二元件形成层723而不形成贯穿布线。
此外，本发明的实施方式不局限于此，也可以在第二元件形成层723中形成开口部并在该开口部中形成贯穿布线以与第一元件形成层721连接，来形成具有存储元件及用作晶体管的半导体元件的半导体集成电路。另外，也可以在第一元件形成层721中形成开口部。
半导体元件722和非易失性存储元件720虽然具有类似的形状，但是其制造工艺不相同，因此，通过在将它们分别形成在不同元件形成层中之后使用本发明贴合它们，可以使可靠性高。
像如上所述的例子那样，也可以使用半导体衬底形成双极晶体管、PN结二极管、场效应晶体管(FET)等作为第一元件形成层721，并在第二元件形成层723至第n元件形成层中形成薄膜晶体管等的可以形成在玻璃衬底上的半导体元件，来贴合它们。例如，在采用具有传感元件的半导体集成电路的情况下，为了放大来自传感元件的输出，在很多情况下，双极晶体管是很有效的。因此，也可以贴合元件形成层，来制造CMOS电路和双极晶体管组合而成的BiCMOS电路。
图19B表示这种例子。第一元件形成层725在半导体衬底上具有用作双极晶体管的半导体元件726，在第二元件形成层727及第三元件形成层728中形成有用作薄膜晶体管的半导体元件729，并在第四元件形成层730中形成有具有能够移动的部分的传感元件731。
在本例子中，使用半导体衬底作为第一衬底，并在第一衬底上制造双极晶体管，以形成第一元件形成层725。双极晶体管是通过接合P型半导体和N型半导体而形成的，它具有发射极、基极、集电极这三个端子。可以举出P型半导体两端夹在N型半导体之间的NPN型、N型半导体两端夹在P型半导体之间的PNP型，由流过基极和发射极之间的电流控制集电极和发射极之间的电流。这里，通过提高在发射极一侧的半导体的杂质浓度，可以实现正常工作。
接着，在第二衬底或第三衬底上形成剥离层、具有用作薄膜晶体管的半导体元件729及开口部的第二元件形成层727或第三元件形成层728。可以使用上述实施方式所说明的方法制造第二元件形成层727及第三元件形成层728。
接着，在第四衬底上形成剥离层、以及具有能够移动的部分并用作传感元件731的结构体。作为结构体的制造方法，首先在衬底上顺序形成剥离层和绝缘层，并在其上形成用作固定电极的导电层732。接着，在导电层732上形成牺牲层，并在牺牲层上形成结构层733。可以使用公知的材料及成膜方法形成导电层732、牺牲层、以及结构层733。可以层叠多种层如具有导电性的层或具有绝缘性的层等形成结构层733。另外，由于牺牲层到底被去除，所以优选使用与构成其他层的材料之间能够获得蚀刻选择比的材料作为牺牲层。
接着，从第二衬底至第四衬底剥离第二元件形成层727至第四元件形成层730来将它们贴合到形成在第一衬底上的第一元件形成层725上，并形成贯穿布线。并且，通过蚀刻牺牲层来去除牺牲层以形成第四元件形成层730所具有的结构体的能够移动的部分，如图19B所示，可以形成具有用作双极晶体管的半导体元件726、以及用作传感元件731的结构体的半导体集成电路。
另外，本发明的半导体集成电路也可以分别制造通过进行不同的工序而形成的半导体元件来贴合它们。例如，可以在不同的层中分别形成具有P沟道型晶体管的层和具有N沟道型晶体管的层来贴合它们。
像这样，可以通过自由地组合如上所述的各种元件形成层制造半导体集成电路。再者，通过使用本实施方式所示的半导体集成电路，例如，可以制造诸如上述实施方式所说明的RFID之类的半导体装置。在制造用作RFID的半导体装置的情况下，只要将分别形成的天线贴合到根据本实施方式的例子而形成的半导体集成电路上，即可。另外，也可以在制造半导体集成电路的工序中，形成第一元件形成层至第n-1元件形成层、以及具有天线的第n层，并层叠第一元件形成层至第n元件形成层，以制造用作RFID的半导体装置。
实施方式8
在本实施方式中，参照图20A至20C说明用作IC卡的半导体装置的使用方式。
在图20A至20C所示的半导体装置300中，在上述实施方式中形成的半导体集成电路323粘合在衬底321上。在衬底321上形成有用作天线的导电膜322，半导体集成电路323所包括的半导体元件和形成在衬底321上的用作天线的导电膜322电连接(参照图20A)。
这里，用来形成半导体装置300的半导体集成电路323是通过使用上述实施方式所说明的方法而形成的，其中第一元件形成层至第n元件形成层(在附图中，n＝3)贴合为重叠，并且各层通过贯穿布线电连接。另外，在所述半导体集成电路323中形成有构成半导体装置的电路(例如电源电路、解调电路、逻辑计算电路、存储电路等)。
为了电连接半导体集成电路323所包括的半导体元件和用作天线的导电膜322，使位于在形成有半导体元件的一侧的上面，即，具有半导体元件的第n元件形成层153(这是构成半导体集成电路的最上层，在附图中是第三元件形成层)上面的第二导电层140或贯穿布线126连接于导电膜322(参照图20C)。这里，表示使用具有导电性的树脂连接与半导体元件335电连接的贯穿布线126和用作天线的导电膜322的例子。通过使用上述实施方式所说明的各向异性导电材料作为所述树脂，可以通过包含在粘合树脂312中的导电粒子311电连接半导体集成电路和用作天线的导电膜(参照图20C)。
另外，也可以在将半导体集成电路连接到形成有用作天线的导电膜的衬底上之后将用作保护层的膜贴合到其上，以保护半导体装置。
另外，可以使用具有柔性的衬底如塑料等作为衬底321，使得用作IC卡的半导体装置也弯曲，因此，可以提供有了附加价值的IC卡(参照图20B)。
实施方式9
在本实施方式中，参照图21说明能够非接触地交换数据的半导体装置的工作。
半导体装置80具有非接触地进行数据通信的功能，并且，包括高频电路81、电源电路82、复位电路83、时钟产生电路84、数据解调电路85、数据调制电路86、控制其它电路的控制电路87、存储电路88、以及天线89(图21)。
高频电路81是从天线89接收信号并将从数据调制电路86收到的信号从天线89输出的电路；电源电路82是以由天线89输入的接收信号产生电源电位的电路；复位电路83是产生复位信号的电路；时钟产生电路84是基于由天线89输入的接收信号产生各种时钟信号的电路；数据解调电路85是解调接收信号而输向控制电路87的电路；数据调制电路86是调制从控制电路87收到的信号的电路。
另外，作为控制电路87，例如，形成有代码抽出电路71、代码判定电路72、CRC判定电路73、以及输出单元电路74。此外，代码抽出电路71是分别抽出包含在输到控制电路87的命令中的多个代码的电路；代码判定电路72是比较被抽出的代码和相当于参考的代码而判定命令内容的电路；CRC电路是基于被判定的代码检出有没有发送错误等的电路。
另外，存储电路88不局限于一个，也可以设置多个存储电路，可以使用SRAM、快闪存储器、ROM或FeRAM等，或者也可以将有机化合物层用于存储元件部。
接着，说明本发明的能够非接触地进行数据通信的半导体装置的工作的一个例子。首先，由天线89接收无线信号。无线信号通过高频电路81输到电源电路82，而且，高电源电位(以下记为VDD)及低电源电位(以下记为VSS)被产生。VDD被提供给半导体装置80具有的各电路中。此外，在构成半导体装置80的多个电路中，VSS是共同的，而且，可以将VSS设为GND。
另外，通过高频电路81输到数据解调电路85中的信号被解调(以下，记为解调信号)。再者，通过高频电路81经过复位电路83和时钟产生电路84的信号以及解调信号输到控制电路87。输到控制电路87中的信号被代码抽出电路71、代码判定电路72、CRC判定电路73等分析。之后，存储在存储电路88中的半导体装置的信息根据被分析了的信号而被输出。被输出了的半导体装置的信息经过输出单元电路74而被编码。再者，被编码了的半导体装置80的信息经过数据调制电路86并由天线89以无线信号发送。
像这样，通过将信号从读写器输到半导体装置80并以读写器接收从该半导体装置80被输到的信号，可以读取半导体装置的数据。
另外，半导体装置80可以采用如下两种方式：不安装电源装置(例如电池)而以电磁波将电源电压供给给各电路；安装电源装置并以电磁波和电源将电源电压供给给各电路。
通过采用上述实施方式所示的结构，可以制造能够弯曲的半导体装置，因此，可以将半导体装置贴到具有曲面的物体上。
接着，说明具有柔性的能够非接触地交换数据的半导体装置的使用方式的一个例子。将读写器3230置于图22A所示的包括显示部3210的便携终端3220的侧面。另外，将本发明的半导体装置3200置于商品3240的侧面。当将读写器3230对准商品3240包括的半导体装置3200时，和商品有关的信息如商品的原材料和原产地、各生产工序的检查结果、流通过程的记录等以及商品的说明等显示在显示部3210。
此外，像图22B所示的例子那样，当商品3240被传送带传输时，可以使用读写器3230和设置于商品3240中的本发明的半导体装置3200检查该商品3240。
像这样，通过将半导体装置适用于管理物品的系统，可以容易地获取信息，并且实现高功能化和高附加价值化。另外，如上述实施方式所示那样，即使将本发明的半导体装置贴到具有曲面的物体上，也可以防止包括在半导体装置中的半导体元件的损坏，并且，可以提供高可靠性的半导体装置。
另外，在上述能够非接触地交换数据的半导体装置中的信号传输方式可以采用电磁耦合方式、电磁感应方式或微波方式等。实施者可以鉴于使用用途适当地选择传输方式，并且可以根据传输方式设置最合适的天线。
例如，当应用电磁耦合方式或电磁感应方式(例如13.56MHz频带)作为在半导体装置中的信号传输方式时，由于利用根据磁场密度的变化的电磁感应，所以用作天线的导电膜形成为环状(例如环形天线)或螺旋状(例如螺线天线)。
另外，可以应用微波方式(例如UHF频带(860至960MHz频带)、2.45GHz频带等)作为在半导体装置中的信号传输方式。在这种情况下，可以鉴于用于传输信号的电磁波的波长适当地设定用作天线的导电层的长度等的形状，例如，可以将用作天线的导电膜形成为线状(例如偶极天线)、平整的形状(例如贴片天线)、或蝴蝶结形状等。另外，用作天线的导电膜的形状不局限于线状，鉴于电磁波的波长也可以是曲线状、蜿蜒形状，或者是组合这些的形状。
使用CVD法、溅射法、印刷法如丝网印刷或凹版印刷等、液滴喷出法、分配器法、镀法等并使用导电材料而形成用作天线的导电膜。作为导电材料，使用选自铝(Al)、钛(Ti)、银(Ag)、铜(Cu)、金(Au)、铂(Pt)、镍(Ni)、钯(Pd)、钽(Ta)和钼(Mo)中的元素、或者以这些元素为主要成分的合金材料或化合物材料，并且采用单层结构或叠层结构。
例如，当使用丝网印刷法形成用作天线的导电膜时，可以通过选择性地印刷如下导电膏来形成用作天线的导电膜，在该导电膏中，粒径为几十μm以下的导电粒子溶解或分散到有机树脂中。作为导电粒子，可以使用银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、钽(Ta)、钼(Mo)、和钛(Ti)等中的任何一种以上的金属粒子、卤化银的微粒子、或者碳黑。另外，作为导电膏包含的有机树脂，可以使用选自用作金属粒子的粘结剂、溶剂、分散剂和覆盖剂的有机树脂中的一种或多种。典型地说，可以举出环氧树脂、硅酮树脂等的有机树脂。另外，当形成导电膜时，优选在印刷导电膏之后进行焙烧。例如，当使用以银为主要成分的微粒子(例如粒径1nm以上至100nm以下的粒子)作为导电膏的材料时，通过以150至300℃的温度范围焙烧而使其固化，可以获得导电膜。另外，也可以使用以焊料或不包含铅的焊料为主要成分的微粒子，在这种情况下优选使用粒径20μm以下的微粒子。焊料或不包含铅的焊料具有一个优点就是低成本。
另外，除了上述材料以外，还可以将陶瓷或铁氧体等适用于天线。或者，也可以将在微波频带中介电常数和磁导率成为负的材料(超颖物质)适用于天线。
另外，当应用电磁耦合方式或电磁感应方式并将具有天线的半导体装置设置为与金属膜接触时，优选在所述半导体装置和金属膜之间设置具有磁导率的磁性材料。当将具有天线的半导体装置设置为与金属膜接触时，涡电流相应磁场的变化而流过金属膜，并且，因所述涡电流而产生的反磁场使磁场的变化减弱而降低通信距离。因此，通过在半导体装置和金属膜之间设置具有磁导率的材料，可以抑制流过金属的涡电流和通信距离的降低。此外，作为磁性材料，可以使用磁导率高且高频损失小的金属薄膜或铁氧体。
另外，当形成天线时，可以在同一衬底上形成晶体管等的半导体元件和用作天线的导电膜，或者，可以在互不相同的衬底上分别形成半导体元件和用作天线的导电膜之后将它们贴合为电连接。
此外，也可以对如上所述的半导体装置进行密封处理。例如，如图23所示，对半导体集成电路或半导体装置使用第一片材337(也称为膜、衬底)和第二片材338进行密封处理。在图23中，被进行了密封处理的半导体装置是实施方式6的图16A所示的半导体装置。在半导体装置中，半导体集成电路和形成在衬底221上的用作天线的导电膜219贴合为彼此电连接。
通过进行这种密封处理，可以抑制从外部侵入半导体元件中的杂质元素或水分等。作为用于密封的第一片材337和第二片材338，可以使用由聚丙烯、聚酯、乙烯、聚氟乙烯、氯乙烯等构成的膜；由纤维材料构成的纸；基材膜(聚酯、聚酰胺、无机蒸发沉积膜、纸类等)和粘合合成树脂膜(丙烯酸类合成树脂、环氧类合成树脂等)的叠层膜等。
另外，通过加热处理熔化设在膜的最外表面的粘合层或设在最外层的层(不是粘合层)，然后，通过施加压力而粘合。另外，在第一片材337和第二片材338的表面上可以设有粘合层，或者也可不设有粘合层。粘合层相当于含有粘合剂如热固化树脂、紫外线固化树脂、环氧树脂类粘合剂、树脂添加剂等的层。另外，优选对用于密封的片材进行硅质涂敷以防止在进行密封之后水分等侵入内部中，例如，可以使用通过层叠粘合层、聚酯等的膜、以及硅质涂敷物而形成的片材。
另外，当进行膜的加热处理时，优选使用具有同一热膨胀系数的第一片材和第二片材。这是因为如下缘故：通过使在进行加热处理之后的片材的收缩率相同，防止半导体装置变形或者在半导体元件中产生异常的应力。
另外，作为第一片材337或第二片材338，也可以使用进行了防止静电等的带电防止处理的膜(以下记为带电防止膜)。作为带电防止膜，可以举出在树脂中分散有带电防止材料的膜、贴有带电防止材料的膜等。作为设有带电防止材料的膜，可以采用单面上设有带电防止材料的膜，或者双面上设有带电防止材料的膜。再者，可以将单面上设有带电防止材料的膜以如下两种状态贴到层上：设有带电防止材料的一面置于膜的内侧，或者，设有带电防止材料的一面置于膜的外侧。此外，可以将该带电防止材料设在膜的整个面或一部分上。这里，作为带电防止材料，可以使用金属、铟和锡的氧化物、界面活性剂如两性界面活性剂、阳离子界面活性剂、非离子界面活性剂等。另外，除了上述以外，还可以使用包含含有羧基和季铵作为侧链的交联共聚物高分子的树脂材料等作为带电防止材料。可以将这些材料贴在膜上，揉入在膜中，或者涂敷在表面上而形成带电防止膜。通过使用带电防止膜进行密封，可以抑制当作为商品使用时来自外部的静电等给予半导体元件的负面影响。
另外，在密封处理中，也可以使用第一片材337和第二片材338中的任何一个选择性地进行任何一面的密封。除了上述以外，还可以使用玻璃衬底代替第一片材337或第二片材338进行密封，在这种情况下，玻璃衬底起着保护膜的作用，因此，可以抑制从外部侵入半导体元件中的水分或杂质元素。
实施方式10
本发明的半导体装置通过利用其能够非接触地发送及接收数据的功能，可以适用于图24A至24E所示的各种物品和各种系统。
所述物品例如是钥匙(参照图24A)、纸币、硬币、有价证券类、无记名债券类、证书类(驾驶执照、居民证等)、书籍类、容器类(培养皿等，参照图24B)、身边带的东西(包、眼镜等，参照图24C)、包装容器类(包装纸、瓶子等，参照图24D)、记录媒体(磁盘、录像带等)、交通工具类(自行车等)、食品类、衣服、生活用品类、以及电子设备(液晶显示装置、EL显示装置、电视机、便携式终端等)等。
本发明的半导体装置1120通过贴附或嵌入在如上所述的各种形状的物品的表面上而被固定于物品上。
另外，使用本发明的半导体装置的系统指的是物资调运和库存管理系统、认证系统、流通系统、生产履历系统、书籍管理系统等。通过使用本发明的半导体装置1120，可以谋求实现系统的高功能化、多功能化、以及高附加价值化。
例如，将本发明的半导体装置1120提供在身份证的内部，并且将读写器1121设置在建筑物的进口等(参照图24E)。读写器1121读取各人所带的身份证中的识别号码，然后将与所读取的识别号码有关的信息提供给计算机1122。计算机1122根据由读写器1121提供的信息来判断允许或不许进入房间或退出房间。像这样，通过使用本发明的半导体装置，可以提供一种便利性被提高了的进入/退出房间管理系统。此外，在本说明书中，读写器不仅包括具有读取功能及写入功能的装置，而且还包括具有读取功能或写入功能的通信装置。
此外，本实施方式的结构可以与其他实施方式的结构组合地使用。
实施方式11
在本实施方式中，参照图25A至27B说明与上述实施方式不同的本发明的半导体装置的使用方式的结构。具体地说，说明具有显示单元的半导体装置。
首先，参照图25A和25B说明在像素部中提供发光元件作为显示装置的情况。此外，图25A是表示本发明的具有显示单元的半导体装置的一个例子的俯视图，图25B是根据点划线a-b间及c-d间切断图25A而形成的截面图。
如图25A所示，本实施方式所示的具有显示单元的半导体装置具有形成在衬底501上的扫描线驱动电路502、信号线驱动电路503、以及像素部504等。另外，与衬底501一起夹住像素部504地形成有相对衬底506，并且衬底501和相对衬底506被密封材料505贴合。扫描线驱动电路502、信号线驱动电路503、像素部504在衬底501上形成有具有上述实施方式所示的任一结构的半导体元件。
扫描线驱动电路502和信号线驱动电路503从成为外部输入端子的柔性印刷线路板507(flexible printed circuit；FPC)接受视频信号、时钟信号、起始信号、复位信号等。虽然仅仅图示柔性印刷线路板507，但是，该柔性印刷线路板507还可以安装有印刷线路板。
这里，作为信号线驱动电路503或扫描线驱动电路502，可以采用如上述实施方式所示那样层叠有元件形成层的半导体集成电路。像这样，通过提供通过层叠元件形成层而形成的半导体集成电路，可以减少信号线驱动电路503或扫描线驱动电路502所占有的面积，因此，可以增加像素部504的面积。
图25B表示根据点划线a-b间和c-d间切断图25A而获得的截面的示意图，这里，表示形成在衬底501上的信号线驱动电路503和像素部504的结构。在信号线驱动电路503中形成有包括具有上述实施方式所示的任一结构的n型半导体元件511a和p型半导体元件511b组合而成的CMOS电路的半导体集成电路510。为了制造半导体集成电路510，使用上述实施方式所示的任一方法来层叠第一元件形成层至第n元件形成层(在附图中，第二元件形成层)。并且，通过将导电膏滴落到形成在第一元件形成层至第n元件形成层中的开口部来形成贯穿布线126，电连接形成在第一元件形成层至第n元件形成层中的多个n型半导体元件511a或p型半导体元件511b，以构成扫描线驱动电路502及信号线驱动电路503等。
另外，也可以使用CMOS电路、PMOS电路或NMOS电路形成驱动电路如扫描线驱动电路502或信号线驱动电路503等，或者，也可以使用上述实施方式所示的本发明的半导体集成电路。另外，本实施方式表示驱动器一体的结构，其中在衬底501上形成有驱动电路如扫描线驱动电路502和信号线驱动电路503等。但是，不需要一定采用这种结构，也可以在外部而不在衬底501上形成驱动电路。
另外，像素部504由包括发光元件516和用来驱动该发光元件516的半导体元件511c的多个像素构成。对半导体元件511c的结构没有特别的限制。这里，第一电极513形成为与连接于半导体元件511c的源极区域或漏极区域的导电层512连接。绝缘层509形成为覆盖所述第一电极513的端部。在多个像素中，绝缘层509起着隔离墙的作用。发光层514形成在第一电极513上，第二电极515形成在所述发光层514上。发光元件516由第一电极513、发光层514、以及第二电极515构成。
这里，使用正型感光丙烯酸树脂膜形成绝缘层509。另外，为了使绝缘层509的覆盖度为高，绝缘层509形成为其上端部或下端部形成有具有曲率的曲面。例如，在使用正型感光丙烯作为绝缘层509的材料的情况下，优选只使绝缘层509的上端部形成有具有曲率半径(0.2μm至3μm)的曲面。作为绝缘层509，可以使用感光性的、因光而对蚀刻剂呈不溶解性的负型材料或因光而对蚀刻剂呈溶解性的正型材料。除了上述以外，可以采用由如下材料构成的单层或叠层结构形成绝缘层509：有机材料如环氧、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯等或硅氧烷材料如硅氧烷树脂等。
另外，如上述实施方式所述那样，可以对绝缘层509进行等离子体处理而使该绝缘层509氧化或氮化，以对绝缘层509的表面进行改性而获得细致的膜。对绝缘层509的表面进行改性使得该绝缘层509的强度提高，因此，可以减少物理损伤如当形成开口部等时产生裂缝、当进行蚀刻时减少膜、等等。再者，通过对绝缘层509的表面进行改性，可以提高与形成在该绝缘层509上的发光层514之间的界面特性如贴紧性等。
第一电极513和第二电极515中的一方用作阳极，而另一方用作阴极。
在用作阳极的情况下，优选使用具有高功函数的材料。例如，不仅可以使用单层膜如铟锡氧化物膜、含有硅的铟锡氧化物膜、使用将2至20wt％的氧化锌(ZnO)混合在氧化铟中而形成的靶通过溅射法而形成的透明导电膜、氧化锌(ZnO)膜、氮化钛膜、铬膜、钨膜、Zn膜、Pt膜等，而且，还可以使用氮化钛膜和以铝为主要成分的膜的叠层，或者可以使用氮化钛膜、以铝作为主要成分的膜和氮化钛膜的三层结构等。此外，当使用叠层结构形成阳极时，作为布线的电阻也低，可获得良好的欧姆接触。
在用作阴极的情况下，优选使用具有低功函数的材料(Al、Ag、Li、Ca或其合金如MgAg、MgIn、AlLi、CaF2或氮化钙)。此外，在使用作阴极的电极具有透光性的情况下，优选使用使其厚度变薄了的金属薄膜和透明导电膜(铟锡氧化物膜、含有硅的铟锡氧化物膜、使用将2至20wt％的氧化锌(ZnO)混合在氧化铟中而形成的靶通过溅射法而形成的透明导电膜、氧化锌(ZnO)膜等)的叠层作为电极。
这里，采用了如下结构：使用具有透光性的铟锡氧化物形成用作阳极的第一电极513，以从衬底501一侧取出光。此外，也可以采用如下结构：使用具有透光性的材料形成第二电极515，以从相对衬底506一侧取出光；使用具有透光性的材料形成第一电极513和第二电极515，以从衬底501和相对衬底506两侧取出光(两面发射)。
另外，作为发光层514，可以通过使用了蒸发沉积掩模的蒸发沉积法、喷墨法或旋涂法等形成由低分子类材料、中分子材料(包括低聚物、树状聚合物)或高分子(也称为聚合体)材料等构成的单层或叠层结构。
另外，这里采用了如下结构：通过使用密封材料505贴合相对衬底506和衬底501，在被衬底501、相对衬底506、以及密封材料505所包围的空隙508中形成有发光元件516。此外，除了使用惰性气体(氮或氩等)填充空隙508的情况以外，而且还包括使用密封材料505填充空隙508的结构。
此外，优选使用环氧类树脂作为密封材料505。另外，优选使用尽可能不透过水分或氧的材料作为密封材料505。作为用于相对衬底506的材料，除了玻璃衬底或石英衬底以外，还可以使用由FRP(Fiberglass-Reinforced Plastics；纤维增强塑料)、PVF(聚氟乙烯)、聚酯膜、聚酯或丙烯等构成的塑料衬底。
此外，本发明的具有显示单元的半导体装置不局限于如上所述的在像素部中使用发光元件的结构，而且还包括在像素部中使用液晶的半导体装置。图26表示在像素部中使用液晶的情况下的半导体装置。
图26所示的半导体装置具有与图25A相同的上面结构，并且它是根据点划线a-b间和c-d间切断图25A而获得的截面图。像上述例子那样，图26所示的半导体装置具有形成在衬底501上的扫描线驱动电路502、信号线驱动电路503、以及像素部504等。另外，与衬底501一起夹住像素部504地形成有相对衬底506，并且衬底501和相对衬底506被密封材料505贴合。扫描线驱动电路502和信号线驱动电路503从成为外部输入端子的柔性印刷线路板507接受视频信号、时钟信号、起始信号、复位信号等。
这里，使用通过如上述实施方式所示那样层叠元件形成层而形成的半导体集成电路作为信号线驱动电路503或扫描线驱动电路502。
在图26中，在信号线驱动电路503中形成有包括具有上述实施方式所示的任一结构的n型半导体元件511a和p型半导体元件511b组合而成的CMOS电路的半导体集成电路510。为了制造半导体集成电路510，使用上述实施方式所示的任一方法来层叠第一元件形成层至第n元件形成层(在附图中，第二元件形成层)。并且，通过将导电膏滴落到形成在第一元件形成层至第n元件形成层中的开口部来形成贯穿布线126，电连接形成在第一元件形成层至第n元件形成层中的多个n型半导体元件511a、p型半导体元件511b，以构成扫描线驱动电路502及信号线驱动电路503等。
另外，如图26所示，在半导体装置的像素部504中，在形成为覆盖导电层512及第一电极513的定向膜521和形成在相对衬底506一侧的定向膜523之间提供有液晶522。并且，在液晶522中形成有间隔物525，以控制第一电极513和第二电极524之间的距离(单元间隙)。另外，第二电极524形成在相对衬底506上，并且通过控制施加到形成在第一电极513和第二电极524之间的液晶的电压，可以控制光的透过率并进行影像的显示。
在本实施方式所示的半导体装置中，可以在形成构成半导体集成电路的第一元件形成层的同时形成像素部的半导体元件511c。然后，通过只在形成半导体集成电路510的部分中层叠第二元件形成层至第n元件形成层，可以形成扫描线驱动电路502或信号线驱动电路503等。像这样，作为本实施方式所示的具有显示单元的半导体装置的方式，可以在像素部中形成发光元件或液晶作为显示单元。
另外，图25A和25B以及图26虽然表示驱动器一体型结构，其中在衬底上形成有驱动电路如扫描线驱动电路或信号线驱动电路等，但是也可以将驱动电路贴合到衬底上，而不在衬底上直接形成驱动电路。下面，参照图27A和27B说明在这种情况下的显示装置的一个例子。图27A是在外部形成有驱动电路的半导体装置的立体图，而图27B是根据图27A中的A-B间切断而获得的截面的示意图。
如图27A所示，本例子的半导体装置像上述例子那样包括形成在衬底501上的像素部504、以及由半导体集成电路构成的扫描线驱动电路、信号线驱动电路等。另外，与衬底501一起夹住像素部504地形成有相对衬底506，并且衬底501和相对衬底506被密封材料505贴合。
另外，如图27B所示，在半导体装置中，半导体集成电路531a粘合在衬底501上，半导体集成电路531b粘合在用作连接膜的柔性印刷线路板507上。像素部504和半导体集成电路531a通过在衬底501上的第一导电层532连接。半导体集成电路531a和半导体集成电路531b通过在衬底501上的第二导电层533和在柔性印刷线路板507上的第三导电层534连接。
像上述实施方式那样，可以使用由包含导电粒子311的粘合树脂312构成的各向异性导电材料连接半导体集成电路531a和第一导电层532或者连接半导体集成电路531b和第三导电层534。除了各向异性导电材料之外，而且还可以采用银膏、铜膏或碳膏等的导电粘合剂、ACP等的具有导电性的粘合剂、ACF等的具有导电性的膜、焊接等来实现所述连接。
通过使用本发明的半导体集成电路，可以实现半导体装置的高集成化，并可以缩短制造工序所需要的时间。
实施方式12
下面，参照图28A至28E说明根据本发明而形成的电子设备。
图28A所示的电视8001包括显示部8002或驱动电路等。通过将上述实施方式所示的半导体装置的结构或制造方法适用于显示部8002或驱动电路等，可以制造作为本发明的半导体装置的使用方式之一的电视。
图28B所示的信息终端设备8101包括显示部8102、电子控制电路、输入输出接口等。通过将上述实施方式所示的半导体装置的结构或制造方法适用于显示部8102或电子控制电路等，可以制造作为本发明的半导体装置的使用方式之一的信息终端设备。
图28C所示的摄像机8201包括显示部8202或图像处理电路等。通过将上述实施方式所示的半导体装置的结构或制造方法适用于显示部8202或图像处理电路等，可以制造作为本发明的半导体装置的使用方式之一的摄像机。
图28D所示的电话机8301包括显示部8302或无线通信电路等。通过将上述实施方式所示的半导体装置的结构或制造方法适用于显示部8302或无线通信电路等，可以制造作为本发明的半导体装置的使用方式之一的电话机。
图28E所示的便携式电视8401包括显示部8402、驱动电路、无线通信电路等。通过将上述实施方式所示的半导体装置的结构或制造方法适用于显示部8402、驱动电路、无线通信电路等，可以制造作为本发明的半导体装置的使用方式之一的便携式电视。另外，本发明可以广泛用于各种电视如安装到手机等的便携式终端中的小型电视、能够携带的中型电视、大型电视(例如，尺寸为40英寸以上)。
此外，根据本发明的电子设备不局限于图28A至28E，其包括在显示部或驱动电路部等中形成有多个半导体元件的电子设备。
像这样，本发明的适用范围极宽，可以适用于所有领域的电子设备的制造方法。另外，通过使用本发明的半导体集成电路，可以实现半导体装置的高集成化，并可以缩短制造工序所需要的时间。通过将本发明的半导体集成电路适用于电子设备，可以提供高性能且廉价的电子设备。
实施方式13
若从衬底剥离本发明的半导体集成电路，则该半导体集成电路可以具有柔性。下面，参照图29A至29F说明包括具有柔性的半导体集成电路的半导体装置的具体例子。
图29A是显示器4101，它包括支架4102、显示部4103。显示部4103是使用柔性衬底而形成的，因此可以实现轻而薄的显示器。另外，可以使显示部4103弯曲，并可以将显示部4103从支架4102上拆下来沿着弯曲的墙壁上安装显示器。通过将上述实施方式所示的半导体集成电路或半导体装置适用于显示部4103或在其周边的驱动电路等的集成电路，可以制造作为本发明的半导体装置的使用方式之一的具有柔性的显示器。像这样，不仅可以将具有柔性的显示器设置在平坦的面上，而且还可以将它设置在弯曲的部分，因此可以用于各种各样的用途。
图29B是可被卷绕的显示器4201，它包括显示部4202。通过将上述实施方式所示的半导体集成电路或半导体装置适用于显示部4202或驱动电路等的集成电路，可以制造作为本发明的半导体装置的使用方式之一的可被卷绕且薄的大型显示器。由于使用柔性衬底形成可被卷绕的显示器4201，因此可以与显示部4202一起在被折叠或者卷绕的状态下被携带。因此，即使可被卷绕的显示器4201大，也可以在被折叠或者卷绕的状态下将它放在包里被携带。
图29C是片状计算机4401，它包括显示部4402、键盘4403、触控板4404、外部连接端口4405、电源插头4406等。通过将上述实施方式所示的半导体集成电路或半导体装置适用于显示部4402、驱动电路、信息处理电路等的集成电路，可以制造作为本发明的半导体装置的使用方式之一的薄型或片状计算机。显示部4402是使用柔性衬底而形成的，因此可以实现轻而薄的计算机。另外，若片状计算机4401的主体部分设有收纳空间，显示部4402就可以被卷绕到主体而被收纳。另外，通过还使键盘4403具有柔性，像显示部4402一样，键盘4403可以被卷绕到片状计算机4401的收纳空间而被收纳，因此，携带时很方便。另外，在不使用的情况下，也可以折叠而收纳而不占空间。
图29D是具有20至80英寸大型显示部的显示装置4300，它包括作为操作部的键盘4302、显示部4301、扬声器4303等。另外，显示部4301是使用柔性衬底而形成的，因此可以通过拆下键盘4302来在被折叠或者卷绕的状态下携带显示装置4300。另外，键盘4302和显示部4301可以以无线来连接，例如，在沿着弯曲的墙壁上安装显示装置4300的状态下，可以使用键盘4302来进行无线操作。
在图29D所示的例子中，将上述实施方式所示的半导体集成电路或半导体装置适用于显示部4301、显示部的驱动电路、控制显示部和键盘之间的通信的无线通信电路等的集成电路。因此，可以制造作为本发明的半导体装置的使用方式之一的大型且薄型显示装置。
图29E是电子书4501，它包括显示部4502、操作键4503等。另外，调制解调器可以内置于电子书4501中。显示部4502是使用柔性衬底而形成的，因而可以折叠或卷绕显示部4502。因此，可以不占空间地携带电子书。再者，显示部4502不仅可以显示文字等的静态图像，而且还可以显示动态图像。
在图29E所示的例子中，将上述实施方式所示的半导体集成电路或半导体装置适用于显示部4502、驱动电路、控制电路等的集成电路。因此，可以制造作为本发明的半导体装置的使用方式之一的薄型电子书。
图29F是IC卡4601，它包括显示部4602、连接端子4603等。由于使用柔性衬底而将显示部4602形成为轻而薄的片状，因此显示部4602可以被贴在卡的表面上。另外，在IC卡能够非接触地接收数据的情况下，从外部获得的信息可以被显示在显示部4602上。
在图29F所示的例子中，将上述实施方式所示的半导体集成电路或半导体装置适用于显示部4602或无线通信电路等的集成电路。因此，可以制造作为本发明的半导体装置的使用方式之一的薄型IC卡。
如上所述，本发明的适用范围极宽，可以适用于所有领域的电子设备或信息显示单元。
实施方式14
在本实施方式中，说明通过应用如上述实施方式所说明那样层叠元件形成层并通过贯穿布线连接各层的方法制造半导体集成电路的具体例子。详细地说，在本实施方式中，以作为易失性存储器的SRAM的存储单元为例子来表示制造半导体集成电路的例子。
图30A是SRAM的框图。SRAM820具有在行列中配置有存储单元的存储单元阵列821、译码所指定的地址的行译码器822及列译码器823、以列译码器的输出选择存储单元阵列的地址的选择器824、以及控制数据读写的R/W电路825。
图30B以晶体管表示构成存储单元阵列的一个存储单元。SRAM的存储单元由用来选择存储单元的两个选择晶体管801及802(N型晶体管)、以及存储信息的两个反相器，即，两组N型晶体管804、806及P型晶体管803、805构成。因此，SRAM的一个存储单元具有四个N型晶体管和两个P型晶体管这六个晶体管。
在选择晶体管801中的一方高浓度杂质区域(源电极或漏电极)连接到位线808，而在选择晶体管802中的一方高浓度杂质区域(源电极或漏电极)连接到位b线809。另外，两个选择晶体管801及802的栅电极连接到字线807。
另外，在选择晶体管801中，不连接到位线808的高浓度杂质区域连接到由P型晶体管805及N型晶体管806构成的反相器的输入部、以及由P型晶体管803及N型晶体管804构成的反相器的输出部。另外，在选择晶体管802中，不连接到位b线809的高浓度杂质区域连接到由P型晶体管805及N型晶体管806构成的反相器的输出部、以及由P型晶体管803及N型晶体管804构成的反相器的输入部。
接着，参照图31A和31B说明通过使用本发明制造具有上述结构的存储单元的方法。可以将图30B所示的存储单元的电路图改换为图31A的形式，其中在具有连接关系的状态下只有N型晶体管配置在下段中而只有P型晶体管配置在上段中。
图31B表示通过使用本发明制造图31A所示的电路的例子。在图31A的电路图中的下段部分由具有N型晶体管的第一元件形成层810构成，而在图31A的电路图中的上段部分由具有P型晶体管的第二元件形成层811构成。在第二元件形成层811中形成开口部。通过将第一元件形成层810和第二元件形成层811贴合为重叠并将贯穿布线813形成在第二元件形成层811的开口部中，可以电连接第一元件形成层810和第二元件形成层811。
在图31B中，选择晶体管801及N型晶体管804的高浓度杂质区域842及843通过贯穿布线连接到P型晶体管803的高浓度杂质区域844。与此同样，选择晶体管802及N型晶体管806的高浓度杂质区域846及847通过贯穿布线连接到P型晶体管805的高浓度杂质区域848。
在图31B中，只示出构成各晶体管的源电极或漏电极的高浓度杂质区域的连接关系，不示出栅电极的连接关系。通过引绕由第二导电层或第三导电层构成的布线，可以获得图31A所示的连接关系。
通过应用上述实施方式所说明的方法，可以制造构成这种SRAM的半导体集成电路。
另外，在存储单元中，构成反相器的N型晶体管804及806和选择晶体管801及802分别具有不同的与其他电路之间的连接关系或功能。例如，选择晶体管通过位线808及位b线809连接到选择器，当对存储在存储单元中的数据进行读出或者进行写入时工作。另一方面，构成反相器的N型晶体管804及806连接到同样构成反相器的P型晶体管803及805、选择晶体管、以及提供接地电压的布线，并起到数据存储保持的作用。像这样，参照图32A和32B及图33A和33B说明根据各晶体管的功能决定构成半导体集成电路的层的结构的例子。
图32A和32B是所述半导体集成电路的等效电路图，而图33A和33B是具有其电路结构的半导体集成电路的截面图。下面，参照这些附图进行说明。
在通过位线808或位b线809连接有选择晶体管的选择器是图32A及33A所示的由N型晶体管816及818和P型晶体管817及819构成的模拟开关的情况下，将构成模拟开关的P型晶体管817及819形成在第一元件形成层828中，并将构成模拟开关的N型晶体管816及818形成在第二元件形成层829中。再者，将位线808或位b线809形成在第一元件形成层828中。可以通过贯穿布线813连接第二元件形成层829的N型晶体管816及818和第一元件形成层828的位线808及位b线809。
再者，如图32B及图33B所示，可以将选择晶体管801及802(N型晶体管)形成在第一元件形成层828中，将构成反相器的P型晶体管803及805形成在第二元件形成层829中，并将构成反相器的N型晶体管804及806形成在第三元件形成层830中。通过贯穿布线813连接第一元件形成层828、第二元件形成层829、以及第三元件形成层830。
像这样，通过以叠层结构制造构成电路的晶体管，可以减少电路面积。另外，通过只使用第一元件形成层828形成连接选择器和选择晶体管的位线808及位b线809，可以减少布线长度。与此同样，通过将与选择晶体管连接的列译码器形成在第一元件形成层828中，可以减少连接各电路和存储单元的布线长度。像这样，通过减少布线长度，可以减少耗电量，并可以提高工作速度。
另外，接地电压(也称为基准电压、接地、0V、VSS)被提供给构成反相器的N型晶体管的一方高浓度杂质区域，而电源电压被提供给构成反相器的P型晶体管的一方高浓度杂质区域。因此，被提供电源电压的布线形成在第二元件形成层中，而被提供接地电压的布线形成在第三元件形成层中。这些布线形成在不同的元件形成层中。优选地是，通过将元件形成层贴合为上下布线不重叠，降低在布线之间产生的寄生电容，并可以提高工作速度。
像这样，可以鉴于电路的工作形成构成半导体集成电路的各元件形成层。
本说明书根据2006年4月28日在日本专利局受理的日本专利申请编号2006-126329而制作，所述申请内容包括在本说明书中。

Claims (11)

1. 一种用于制造半导体装置的方法，包括：
在第一衬底上形成第一剥离层；
在所述第一剥离层上形成晶体管；
在所述晶体管上形成第四绝缘层；
在所述第四绝缘层中形成第一开口，以通过所述第一开口来暴露所述第一剥离层；
在所述第一开口中和所述第四绝缘层上形成导电层，以在所述第一开口的底部上提供所述导电层并将所述导电层连接到所述晶体管；
分离所述第一衬底和所述第一剥离层，以暴露所述导电层的后表面；
在第二衬底上形成第二剥离层；
在所述第二剥离层上形成包括第二开口和第二半导体元件的第二元件形成层，所述第二半导体元件包括第二半导体层和夹住所述第二半导体层的两层绝缘层；
从所述第二衬底分离所述第二元件形成层，所分离的第二开口是通孔；
在所述第四绝缘层和所述导电层上布置所述第二元件形成层，使得所述第一开口和所分离的第二开口彼此重叠；以及
通过在所述第一开口和所述第二开口中以及在所述导电层上滴落导电材料来形成布线，所述布线电连接所述晶体管和所述第二元件形成层。
2. 根据权利要求1所述的用于制造半导体装置的方法，其中所述第一衬底选自包括具有其表面上形成的绝缘膜的金属板和硅片、蓝宝石衬底、塑料衬底、石英衬底、玻璃衬底的组。
3. 根据权利要求1所述的用于制造半导体装置的方法，其中所述第二衬底选自包括具有其表面上形成的绝缘膜的金属板和硅片、蓝宝石衬底、塑料衬底、石英衬底、玻璃衬底的组。
4. 根据权利要求1所述的用于制造半导体装置的方法，其中所述第一剥离层包括含有金属的层和含有所述金属的氧化物的层。
5. 根据权利要求1所述的用于制造半导体装置的方法，其中所述第二剥离层包括含有金属的层和含有所述金属的氧化物的层。
6. 根据权利要求1所述的用于制造半导体装置的方法，其中所述第二半导体元件选自包括晶体管、二极管和电容器的组。
7. 根据权利要求1所述的用于制造半导体装置的方法，其中所述第四绝缘层包括选自包括硅的氧化物、硅的氮化物、聚酰亚胺、丙烯酸、硅氧烷、恶唑树脂的组的材料。
8. 根据权利要求1所述的用于制造半导体装置的方法，其中所述第一开口的侧表面在相对于所述第一衬底的10°到60°的角度来形成。
9. 根据权利要求1所述的用于制造半导体装置的方法，其中所述第二开口的侧表面在相对于所述第二衬底的10°到60°的角度来形成。
10. 根据权利要求1所述的用于制造半导体装置的方法，其中第五绝缘层在所述第二元件形成层和所述第四绝缘层之间以及在所述第二元件形成层和所述导电层之间形成。
11. 根据权利要求1所述的用于制造半导体装置的方法，其中第五绝缘层是用于接合所述第二元件形成层和所述第四绝缘层以及用于接合所述第二元件形成层和所述导电层的粘合层。
CN201110034786.5A 2006-04-28 2007-04-28 半导体集成电路及其制造方法、使用该电路的半导体装置 Expired - Fee Related CN102169850B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006126329 2006-04-28
JP2006-126329 2006-04-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200710100943.1A Division CN101064287B (zh) 2006-04-28 2007-04-28 半导体集成电路及其制造方法、使用该电路的半导体装置

Publications (2)

Publication Number Publication Date
CN102169850A CN102169850A (zh) 2011-08-31
CN102169850B true CN102169850B (zh) 2014-02-05

Family

ID=38648835

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201110034786.5A Expired - Fee Related CN102169850B (zh) 2006-04-28 2007-04-28 半导体集成电路及其制造方法、使用该电路的半导体装置
CN200710100943.1A Expired - Fee Related CN101064287B (zh) 2006-04-28 2007-04-28 半导体集成电路及其制造方法、使用该电路的半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN200710100943.1A Expired - Fee Related CN101064287B (zh) 2006-04-28 2007-04-28 半导体集成电路及其制造方法、使用该电路的半导体装置

Country Status (2)

Country Link
US (3) US7785938B2 (zh)
CN (2) CN102169850B (zh)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7960776B2 (en) * 2006-09-27 2011-06-14 Cornell Research Foundation, Inc. Transistor with floating gate and electret
US20090004764A1 (en) * 2007-06-29 2009-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
EP2009687B1 (en) * 2007-06-29 2016-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an SOI substrate and method of manufacturing a semiconductor device
KR101143837B1 (ko) * 2007-10-15 2012-07-12 삼성테크윈 주식회사 전자 소자를 내장하는 회로기판 및 회로기판의 제조 방법
US20100237362A1 (en) * 2007-10-23 2010-09-23 Sharp Kabushiki Kaisha Display device and production method thereof
US9053950B2 (en) * 2007-11-26 2015-06-09 Keio University Electronic circuit
TWI367598B (en) * 2008-06-23 2012-07-01 Ind Tech Res Inst Antenna radome
JP2010114431A (ja) 2008-10-10 2010-05-20 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
KR101659703B1 (ko) 2008-11-07 2016-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5581106B2 (ja) * 2009-04-27 2014-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5489859B2 (ja) * 2009-05-21 2014-05-14 株式会社半導体エネルギー研究所 導電膜及び導電膜の作製方法
JP2011014884A (ja) * 2009-06-05 2011-01-20 Semiconductor Energy Lab Co Ltd 光電変換装置
KR102009813B1 (ko) * 2009-09-16 2019-08-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
US8742561B2 (en) * 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US9161448B2 (en) 2010-03-29 2015-10-13 Semprius, Inc. Laser assisted transfer welding process
DE112011101135B4 (de) * 2010-03-29 2021-02-11 X-Celeprint Limited Elektrisch verbundene Felder von aktiven Bauteilen in Überführungsdrucktechnik
KR101048918B1 (ko) * 2010-04-28 2011-07-12 삼성모바일디스플레이주식회사 터치 스크린 패널 및 이를 구비한 영상표시장치
WO2012002186A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20120010513A (ko) * 2010-07-26 2012-02-03 삼성전자주식회사 바이오 물질 수용소자와 그 제조 및 동작방법
JP2012146861A (ja) * 2011-01-13 2012-08-02 Toshiba Corp 半導体記憶装置
JP2012227328A (ja) * 2011-04-19 2012-11-15 Sony Corp 半導体装置、半導体装置の製造方法、固体撮像装置及び電子機器
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
JP5741274B2 (ja) * 2011-07-22 2015-07-01 セイコーエプソン株式会社 有機ｅｌ装置及び電子機器
US9412727B2 (en) 2011-09-20 2016-08-09 Semprius, Inc. Printing transferable components using microstructured elastomeric surfaces with pressure modulated reversible adhesion
JP2013161878A (ja) * 2012-02-02 2013-08-19 Renesas Electronics Corp 半導体装置、および半導体装置の製造方法
US20140023430A1 (en) * 2012-07-19 2014-01-23 Apple Inc. Attachment Techniques
WO2014020479A2 (en) * 2012-08-03 2014-02-06 Ecole Polytechnique Federale De Lausanne (Epfl) Post-CMOS Processing and 3D Integration Based on Dry-Film Lithography
KR101276487B1 (ko) * 2012-10-05 2013-06-18 주식회사 이녹스 웨이퍼 적층체 및 디바이스 웨이퍼 및 캐리어 웨이퍼의 본딩 및 디본딩 처리 방법
US9489607B2 (en) 2013-05-17 2016-11-08 Infineon Technologies Ag Semiconductor device and an identification tag
FR3009428B1 (fr) * 2013-08-05 2015-08-07 Commissariat Energie Atomique Procede de fabrication d'une structure semi-conductrice avec collage temporaire via des couches metalliques
CN104637852B (zh) * 2013-11-08 2018-10-19 昆山工研院新型平板显示技术中心有限公司 一种柔性基板的剥离方法
KR102107456B1 (ko) * 2013-12-10 2020-05-08 삼성디스플레이 주식회사 플렉시블 표시 장치 및 이의 제조 방법
US9443872B2 (en) 2014-03-07 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6152816B2 (ja) * 2014-03-26 2017-06-28 ソニー株式会社 半導体デバイス、表示パネル、表示装置、電子装置、および、半導体デバイスの製造方法
KR102373263B1 (ko) * 2014-05-30 2022-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 제조하기 위한 방법
US9434150B2 (en) 2014-07-20 2016-09-06 X-Celeprint Limited Apparatus and methods for micro-transfer-printing
KR102241248B1 (ko) * 2014-09-23 2021-04-16 삼성디스플레이 주식회사 곡면형 표시 장치
US9922956B2 (en) * 2014-09-26 2018-03-20 Qualcomm Incorporated Microelectromechanical system (MEMS) bond release structure and method of wafer transfer for three-dimensional integrated circuit (3D IC) integration
US9704821B2 (en) 2015-08-11 2017-07-11 X-Celeprint Limited Stamp with structured posts
JP6917700B2 (ja) 2015-12-02 2021-08-11 株式会社半導体エネルギー研究所 半導体装置
KR101855846B1 (ko) * 2015-12-29 2018-05-09 포항공과대학교 산학협력단 수직적층구조의 3차원 정적램 코어 셀 및 그를 포함하는 정적램 코어 셀 어셈블리
US20170271380A1 (en) * 2016-03-16 2017-09-21 Semiconductor Energy Laboratory Co., Ltd. Peeling method
KR102340066B1 (ko) 2016-04-07 2021-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
US10181424B2 (en) * 2016-04-12 2019-01-15 Semiconductor Energy Laboratory Co., Ltd. Peeling method and manufacturing method of flexible device
JP6761322B2 (ja) * 2016-10-21 2020-09-23 株式会社サイオクス Ｉｉｉ族窒化物基板の製造方法およびｉｉｉ族窒化物基板
US10580978B2 (en) * 2017-01-08 2020-03-03 Intermolecular, Inc. Current compliance layers and memory arrays comprising thereof
KR102361436B1 (ko) * 2017-06-13 2022-02-11 삼성디스플레이 주식회사 표시 장치
CN108172543A (zh) * 2018-01-12 2018-06-15 武汉华星光电半导体显示技术有限公司 一种柔性基底的剥离方法以及衬底基板
WO2019187249A1 (ja) * 2018-03-30 2019-10-03 リンテック株式会社 硬化封止体の反り防止用積層体、及び、硬化封止体の製造方法
US10388646B1 (en) * 2018-06-04 2019-08-20 Sandisk Technologies Llc Electrostatic discharge protection devices including a field-induced switching element
CN109021267B (zh) * 2018-08-29 2021-07-02 西安科技大学 一种高介电陶瓷与pvdf的复合材料及制备方法
US10748793B1 (en) 2019-02-13 2020-08-18 X Display Company Technology Limited Printing component arrays with different orientations
CN110234056B (zh) 2019-06-21 2021-01-12 京东方科技集团股份有限公司 换能器及其制备方法、换能装置
CN110299070B (zh) * 2019-06-24 2021-12-14 昆山国显光电有限公司 一种显示面板和显示装置
CN110376250B (zh) * 2019-07-02 2022-03-18 伊犁师范大学 一种金属纳米粒配体修饰的集成电路和制备方法
JP7414597B2 (ja) 2020-03-12 2024-01-16 キオクシア株式会社 配線形成方法
CN111430299B (zh) * 2020-03-30 2023-05-30 深圳市华星光电半导体显示技术有限公司 微胶囊剥离剂组合物及其用于制备柔性基板的方法
CN113113294B (zh) * 2021-04-07 2022-06-07 厦门市三安集成电路有限公司 一种复合衬底及制备方法、射频集成芯片制备方法
CN113921709A (zh) * 2021-09-30 2022-01-11 华中科技大学 一种相变存储器单元
CN115397103A (zh) * 2021-05-24 2022-11-25 庆鼎精密电子（淮安）有限公司 具散热功能的线路板的制备方法
CN115513653B (zh) * 2022-10-24 2023-05-12 北京星英联微波科技有限责任公司 基于二维电调材料的可编码四波束天线、超表面模块及复合天线结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1231065A (zh) * 1997-07-03 1999-10-06 精工爱普生株式会社 薄膜器件的转移方法、薄膜器件、薄膜集成电路装置、有源矩阵衬底、液晶显示装置及电子设备
JP3194612B2 (ja) * 1992-01-31 2001-07-30 キヤノン株式会社 半導体素子の作製方法及び貼り合わせ基板
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661418A (ja) 1992-08-07 1994-03-04 Sharp Corp 積層型半導体集積回路
US5940732A (en) * 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
US5998291A (en) * 1997-04-07 1999-12-07 Raytheon Company Attachment method for assembly of high density multiple interconnect structures
JP3809733B2 (ja) 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP4137328B2 (ja) 1999-12-28 2008-08-20 光正 小柳 ３次元半導体集積回路装置の製造方法
US6525415B2 (en) 1999-12-28 2003-02-25 Fuji Xerox Co., Ltd. Three-dimensional semiconductor integrated circuit apparatus and manufacturing method therefor
JP2003273111A (ja) * 2002-03-14 2003-09-26 Seiko Epson Corp 成膜方法及びその方法を用いて製造したデバイス、並びにデバイスの製造方法
JP4554152B2 (ja) 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
EP1434264A3 (en) 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using the transfer technique

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3194612B2 (ja) * 1992-01-31 2001-07-30 キヤノン株式会社 半導体素子の作製方法及び貼り合わせ基板
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN1231065A (zh) * 1997-07-03 1999-10-06 精工爱普生株式会社 薄膜器件的转移方法、薄膜器件、薄膜集成电路装置、有源矩阵衬底、液晶显示装置及电子设备

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特许第3194612号B2 2001.07.30
JP特许第3364081号B2 2003.01.08

Also Published As

Publication number Publication date
US7785938B2 (en) 2010-08-31
US20100244250A1 (en) 2010-09-30
US20070254455A1 (en) 2007-11-01
CN102169850A (zh) 2011-08-31
CN101064287B (zh) 2011-04-06
CN101064287A (zh) 2007-10-31
US8120159B2 (en) 2012-02-21
US20120061841A1 (en) 2012-03-15
US8288856B2 (en) 2012-10-16

Similar Documents

Publication Publication Date Title
CN102169850B (zh) 半导体集成电路及其制造方法、使用该电路的半导体装置
JP5227536B2 (ja) 半導体集積回路の作製方法
CN1905164B (zh) 半导体装置及其制造方法
CN101305465B (zh) 半导体器件及其制造方法
KR101150994B1 (ko) 반도체장치
CN1925140B (zh) 半导体器件及其制造方法
CN104638009B (zh) 半导体器件及其制造方法
CN101097935B (zh) 半导体器件及其制造方法
CN101916763B (zh) 半导体器件的制造方法
CN102142443B (zh) 半导体装置以及其制造方法
KR101371264B1 (ko) 기억 소자 및 반도체 장치
US7989811B2 (en) Manufacturing method of semiconductor device
CN1992369B (zh) 半导体器件以及半导体器件的制造方法
KR20080048423A (ko) 기억장치 및 반도체 장치
JP2006165535A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140205