DE112011101135B4 - Elektrisch verbundene Felder von aktiven Bauteilen in Überführungsdrucktechnik - Google Patents

Elektrisch verbundene Felder von aktiven Bauteilen in Überführungsdrucktechnik Download PDF

Info

Publication number
DE112011101135B4
DE112011101135B4 DE112011101135.0T DE112011101135T DE112011101135B4 DE 112011101135 B4 DE112011101135 B4 DE 112011101135B4 DE 112011101135 T DE112011101135 T DE 112011101135T DE 112011101135 B4 DE112011101135 B4 DE 112011101135B4
Authority
DE
Germany
Prior art keywords
active
layer
substrate
target substrate
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112011101135.0T
Other languages
English (en)
Other versions
DE112011101135T5 (de
DE112011101135T8 (de
Inventor
Etienne Menard
Christopher Bower
Matthew Meitl
Philip GARROU
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Celeprint Ltd
Original Assignee
X Celeprint Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Celeprint Ltd filed Critical X Celeprint Ltd
Publication of DE112011101135T5 publication Critical patent/DE112011101135T5/de
Publication of DE112011101135T8 publication Critical patent/DE112011101135T8/de
Application granted granted Critical
Publication of DE112011101135B4 publication Critical patent/DE112011101135B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02315—Support members, e.g. bases or carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08238—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32146—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/8022—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/80224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82106—Forming a build-up interconnect by subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83091—Under pressure
    • H01L2224/83093—Transient conditions, e.g. gas-flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83859—Localised curing of parts of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83868—Infrared [IR] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83871—Visible light curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92143—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Abstract

Aktives Bauteilfeld, welches enthält:zumindest ein druckbares elektronisches Bauteil (20), welches eine aktive Schicht (24) enthält, welche zumindest ein aktives Element (22) auf einer ersten Fläche davon und ein leitfähiges Element auf einer zweiten Fläche davon, gegenüberliegend zur ersten Fläche, enthält, wobei das leitfähige Element auf der zweiten Fläche dazu ausgelegt ist, eine elektrische Kopplung mit dem zumindest einen aktiven Element (22) auf der ersten Fläche bereitzustellen; wobei das mindestens eine druckbare elektronische Bauteil einen gebrochenen Abschnitt eines Anbindeelements (62) angrenzend zu einem Umfang davon umfasst, undein Ziel-Substrat (10), welches sich von der aktiven Schicht (24) unterscheidet und einen oder mehrere elektrische Kontakte (12) auf einer Fläche davon enthält, wobei das zumindest eine elektronische Bauteil (20) derart auf das Ziel-Substrat (10) gedruckt ist, dass das leitfähige Element auf der zweiten Fläche davon mit einem jeweiligen der elektrischen Kontakte (12) auf der Fläche des Substrats in Kontakt steht.

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft eine Anordnung und ein Verfahren zum Bereitstellen eines Ziel-Substrats mit elektrisch aktiven Bauteilen (engl.: active components), welche darauf verteilt sind.
  • HINTERGRUND DER ERFINDUNG
  • Große Substrate mit elektronisch aktiven Bauteilen, welche über den Umfang des Substrats verteilt sind, können in einer Vielzahl von elektronischen Systemen verwendet werden, beispielsweise bei Bildgebungsvorrichtungen, wie beispielsweise Flüssigkristall-Flachbildschirm- oder OLED-Anzeigevorrichtungen, und/oder bei digitalen radiographischen Platten. Große Substrate mit elektrisch aktiven Bauteilen sind ebenso bei Flachfeld-Solarzellen zu finden.
  • Die elektronisch aktiven Bauteile auf Flachfeld-Substraten sind typischerweise durch Sputtern einer Schicht eines anorganischen Halbleitermaterials oder durch Rotationsbeschichtung eines organischen Materials über das gesamte Substrat, und ein Verarbeiten der Schicht, um elektronische Bauteile auszubilden, ausgebildet. Solche Beschichtungen haben jedoch doch typischerweise relativ schlechte elektronische Eigenschaften. Es können anorganische Halbleitermaterialien verarbeitet werden, um ihre elektronischen Eigenschaften zu verbessern, beispielsweise kann amorphes Silizium behandelt werden, um ein Niedrigtemperatur- oder Hochtemperatur-Polykristallin-Silizium auszubilden. Bei weiteren Verarbeitungsverfahren können mikrokristalline Halbleiterschichten unter Verwendung einer unterliegenden Impfschicht (engl.: seeding layer) ausgebildet werden. Diese Verfahren verbessern typischerweise die Elektronenbeweglichkeit des Halbleiters, jedoch kann die Leistung der resultierenden Schicht immer noch schlechter als oftmals gewünscht sein. Das Substrat und die Schicht des Halbleitermaterials sind typischerweise photolithographisch verarbeitet, um elektronisch aktive Bauteile zu bestimmen, wie beispielsweise Transistoren. Solche Transistoren sind als Dünnfilm-Transistoren (TFTs) bekannt, da sie in einer Dünnschicht aus einem Halbleitermaterial, typischerweise Silizium, ausgebildet sind. In diesen Vorrichtungen ist das Substrat oftmals aus Glas erstellt, beispielsweise Corning® Eagle® oder Jade™ Glas, welches dazu entworfen ist, um Anwendungen anzuzeigen. Es sind photolithographische Verfahren, welche zur Ausbildung der aktiven Bauteile verwendet werden, im Stand der Technik bekannt.
  • Diese herkömmlichen Techniken haben einige wesentliche Beschränkungen. Abgesehen von Verarbeitungsverfahren, welche zur Verbesserung der Leistung von Dünnfilm-Transistoren verwendet werden, haben solche Transistoren eine Leistung, welche geringer ist als die Leistung von herkömmlichen integrierten Schaltungen, welche in einem monokristallinen Halbleitermaterial ausgebildet sind. Ein Halbleitermaterial und aktive Bauteile können lediglich auf Abschnitten des Substrats gewünscht sein, welches zu einer Materialverschwendung und zu erhöhten Material- und Verarbeitungskosten führt. Die Substratmaterialien können durch Verarbeitungsschritte, welche zur Verarbeitung des Halbleitermaterials notwendig sein können, und die photolithographischen Schritte, welche zur Musterung der aktiven Bauteile verwendet werden können, beschränkt sein. Beispielsweise haben Kunststoff-Substrate eine relativ beschränkte chemische und wärmebedingte Toleranz, und überleben typischerweise keine photolithographische Verarbeitung. Ferner ist das Herstellungs-Equipment, welches zur Verarbeitung von großen Substraten mit einer Dünnfilm-Schaltung notwendig ist, relativ teuer.
  • Bei einer alternativen Herstellungstechnik wird ein monokristalliner Halbleiter-Wafer als das Substrat verwendet. Obwohl dieser Ansatz Substrate mit einer ähnlichen Leistung wie bei integrierten Schaltungen bereitstellen kann, ist die Größe solcher Substrate typischerweise auf beispielsweise einen Kreis mit einem Durchmesser bis zu 12 Inch beschränkt, und sind die Wafer, verglichen mit weiteren Substratmaterialien, wie beispielsweise Glas oder Polymer, relativ teuer.
  • In einem weiteren Ansatz werden dünne Halbleiterschichten mit einem Substrat verbunden und dann verarbeitet. Ein solches Verfahren ist als Halbleiter-auf-Glas oder Silizium-auf-Glas (SOG) bekannt und beispielsweise in US 2008 / 0 224 254 A1 , eingereicht am 18. September 2004, beschrieben. Wenn das Halbleitermaterial kristallin ist, können Dünnfilm-Schaltungen mit einer hohen Leistung erlangt werden. Jedoch kann die Verbindungstechnik teuer sein, und verbleibt das Verarbeitungs-Equipment für die Substrate zur Ausbildung der aktiven Bauteile mit dünnem Film auf großen Substraten relativ teuer.
  • Ebenso können relativ große integrierte Schaltungen in einer auf einer Oberfläche befestigbaren Baugruppe bereitgestellt werden, welche direkt an einem Substrat angeklebt wird. Jedoch sind diese integrierten Schaltungen relativ groß, und können zusätzliche Schichten nicht einfach über den integrierten Schaltungen ausgebildet werden.
  • JP H 11 - 142 878 A mit dem Titel „Formation of Display Transistor Array Panel“ beschreibt das Ätzen eines Substrats, um es von einem Dünnfilm-Transistorfeld zu entfernen, auf welchem das TFT-Feld ausgebildet wurde. Es können TFT-Schaltungen, welche auf einem ersten Substrat ausgebildet sind, auf ein zweites Substrat überführt werden, indem das erste Substrat und die TFTs an der Oberfläche des zweiten Substrats angeklebt werden und das erste Substrat dann weggeätzt wird, wobei die TFTs, welche auf dem zweiten Substrat angebunden sind, zurückbleiben. Dieses Verfahren erfordert jedoch das Ätzen einer wesentlichen Materialmenge und Risiken, dass das freigesetzte TFT-Feld beschädigt wird.
  • Ein alternatives Verfahren zum Positionieren von Material auf einem Substrat ist in US 7 127 810 B2 beschrieben. Bei diesem Verfahren trägt ein erstes Substrat ein Dünnfilm-Objekt, welches auf ein zweites Substrat zu überführen ist. Es wird ein Klebemittel auf das zu überführende Objekt oder auf das zweite Substrat in der gewünschten Position des Objekts angelegt. Die Substrate werden ausgerichtet und in Kontakt gebracht. Ein Laserstrahl bestrahlt das Objekt, um den Überführungs-Dünnfilm anzurauen (engl.: to abrade), so dass der Überführungs-Dünnfilm am zweiten Substrat anklebt. Das erste und zweite Substrat werden getrennt, der Film in den angerauten Bereichen wird vom ersten Substrat abgeschält und auf das zweite Substrat überführen. In einer Ausführungsform wird eine Mehrzahl von Objekten selektiv überführen, indem eine Mehrzahl von Laserstrahlen zum Anrauen von ausgewählten Bereichen verwendet wird. Zu überführende Objekte können Dünnfilm-Schaltungen enthalten.
  • US 6 969 624 B2 beschreibt ein Verfahren zum Überführen einer Vorrichtung von einem ersten Substrat auf ein Halte-Substrat durch ein selektives Bestrahlen von einer Schnittstelle mit einem Energiestrahl. Die Schnittstelle befindet sich zwischen einer Vorrichtung zur Überführung und dem ersten Substrat und enthält ein Material, welches beim Bestrahlen eine Ablösung erzeugt, wodurch die Vorrichtung vom Substrat freigegeben wird. Beispielsweise ist eine lichtemittierende Vorrichtung (LED) aus einem Nitrid-Halbleiter auf einem Saphir-Substrat erstellt. Der Energiestrahl wird auf die Schnittstelle zwischen dem Saphir-Substrat und dem LED-Nitrid-Halbleiter gerichtet, wodurch die LED freigegeben wird und es ermöglicht wird, dass die LED an einem Halte-Substrat anklebt, welches mit einem Klebemittel beschichtet ist. Das Klebemittel wird dann ausgehärtet. Diese Verfahren erfordern jedoch die gemusterte Ablagerung von Klebemittel auf dem Objekt bzw. den Objekten oder auf dem zweiten Substrat. Darüber hinaus ist der Laserstrahl, welcher das Objekt bestrahlt, typischerweise derart geformt, dass er mit der Form des Objekts übereinstimmt, und kann die Laser-Anrauung das zu überführende Objekt beschädigen. Ferner erfordert die Klebemittel-Aushärtung einer Zeit, welche den Durchsatz des Herstellungssystems reduzieren kann.
  • In einem weiteren Verfahren zur Überführung von aktiven Bauteilen von einem Substrat auf ein weiteres, beschrieben in „AMOLED Displays using Transfer-Printed Integrated Circuits‟, veröffentlicht in Proceedings of the 2009 Society for Information Display International Symposium June 2-5, 2009 in San Antonio Texas, US, vol. 40, Book 2, ISSN 0009-0966X, paper 63.2, p. 947, werden kleine integrierte Schaltungen in einem Wafer ausgebildet und durch ein Ätzen unterhalb der Schaltungen vom Wafer freigegeben. Ein PDMS Stempel wird gegen den Wafer und die Schaltungen, welche an dem Stempel ankleben, gedrückt. Die Schaltungen werden dann gegen ein Substrat, welches mit einem Klebemittel beschichtet ist, gedrückt, an dem Substrat angeklebt, und das Klebemittel wird nachfolgend ausgehärtet. Dieses Verfahren erfordert jedoch den Aufbau von leitfähigen Metallführungen (engl.: metal traces) oberhalb von sowohl den integrierten Schaltungen als auch dem Substrat. Da die integrierten Schaltungen ein relativ großes Reliefprofil haben, beispielsweise 10 µm, kann das Ausbilden solcher Verbindungen schwierig sein. Ferner beansprucht die Ausbildung der leitfähigen Metallführungen, nachdem die integrierten Schaltungen am Substrat angeklebt sind, typischerweise die integrierten Schaltungen und das Substrat bei photolithographischen Verarbeitungsschritten und kann zusätzliche Materialschichten erfordern.
  • US 2007 / 0 254 455 A1 beschreibt eine integrierte Halbleiterschaltung, die durch Stapeln von Halbleiterelementen gebildet wird.
  • WO 2007 / 037 106 A1 bezieht sich auf ein Verfahren zur Herstellung einer integrierten Schaltungsvorrichtung mit einer dreidimensionalen Stapelstruktur, bei der eine Vielzahl von Halbleiterschaltungsschichten auf einem Trägersubstrat gestapelt werden.
  • US 2004 / 0 227 886 A1 offenbart eine Aktivmatrix-Anzeigevorrichtung, bei der aktive Elemente auf einem ersten Substrat gebildet werden, Verdrahtungsleitungen auf einem zweiten Substrat gebildet werden, elektrooptische Elemente auf einem dritten Substrat gebildet werden, ein Elementchip mit mindestens einem aktiven Element von dem ersten Substrat abgezogen und auf das zweite oder dritte Substrat übertragen wird und das zweite Substrat an dem dritten Substrat befestigt wird.
  • UMRISS DER ERFINDUNG
  • Es sollte erwähnt werden, dass dieser Umriss dazu bereitgestellt ist, um eine Auswahl von Konzepten auf eine vereinfachte Form einzuführen, wobei die Konzepte in der folgenden detaillierten Beschreibung weiter beschrieben werden. Dieser Umriss ist nicht dazu beabsichtigt, um Schlüsselmerkmale oder wesentliche Merkmale dieser Offenbarung zu identifizieren, noch ist er dazu beabsichtigt, um den Umfang der Offenbarung zu beschränken.
  • Die Ausführungsformen, die in den Anwendungsbereich der Ansprüche fallen, gelten als Ausführungsformen der Erfindung. Alle anderen Ausführungsformen werden lediglich als Beispiele betrachtet, die für das Verständnis der Erfindung nützlich sind.
  • Gemäß einiger Ausführungsformen der vorliegenden Erfindung enthält ein aktives Bauteilfeld (engl.: active component array) eine Mehrzahl von bedruckbaren elektronischen Bauteilen, wobei jedes der elektronischen Bauteile eine aktive Schicht, welche zumindest ein aktives Element auf einer ersten Fläche davon und ein leitfähiges Element auf einer zweiten Fläche davon, gegenüberliegend zur ersten Fläche, hat, und wobei das leitfähige Element auf der zweiten Fläche dazu ausgelegt ist, eine elektrische Kopplung zu dem zumindest einem aktiven Element auf der ersten Fläche bereitzustellen, wobei das mindestens eine druckbare elektronische Bauteil einen gebrochenen Abschnitt eines Anbindeelements angrenzend zu einem Umfang davon umfasst. Die Mehrzahl von elektronischen Bauteilen ist auf einem Substrat gedruckt, welches sich von der aktiven Schicht unterscheidet, wobei das Substrat elektrische Kontakte auf einer Fläche davon enthält. Das leitfähige Element auf der zweiten Fläche von jedem der elektronischen Bauteile steht mit einem jeweiligen der elektrischen Kontakte in Kontakt.
  • In einigen Ausführungsformen ist das Anbindeelement (engl.: tether) dazu ausgelegt, das jeweilige elektronische Bauteil lösbar an einen Ankerabschnitt (engl.: anchor portion) der aktiven Schicht auf einem Quellen-Substrat anzukleben.
  • In einigen Ausführungsformen enthält das Substrat ein Ziel-Substrat, und ist die erste Fläche, bei jedem der elektronischen Bauteile, dazu ausgelegt, an einen Stempel angeklebt zu werden, um das jeweilige elektronische Bauteil vom Quellen-Substrat zum Ziel-Substrat zu überführen.
  • In einigen Ausführungsformen enthält das Feld ferner eine Klebeschicht zwischen der zweiten Fläche von jedem der elektronischen Bauteile und der Fläche des Substrats.
  • In einigen Ausführungsformen enthält die Klebeschicht eine leitfähige Schicht zwischen dem leitfähigen Element von jedem der elektronischen Bauteile und dem jeweiligen der elektrischen Kontakte.
  • In einigen Ausführungsformen enthält die Klebeschicht ein Material, welches zum Übergang zwischen einem nicht leitfähigen Zustand und einem leitfähigen Zustand in Ansprechen auf dessen Aushärtung ausgelegt ist.
  • In einigen Ausführungsformen enthält die Klebeschicht eine eutektische Schicht, einen leitfähigen Film und/oder leitfähige Nano-Partikel.
  • In einigen Ausführungsformen enthält jedes der elektronischen Bauteile einen Durchgang, welcher sich von der ersten Fläche zur zweiten Fläche hindurch erstreckt, und erstreckt sich das leitfähige Element durch den Durchgang von dem zumindest einen aktiven Bauteil auf der ersten Fläche zur zweiten Fläche.
  • In einigen Ausführungsformen ragt das leitfähige Element bei jedem der elektronischen Bauteile von der zweiten Fläche vor.
  • In einigen Ausführungsformen erstreckt sich das leitfähige Element bei jedem der elektronischen Bauteile von dem zumindest einen aktiven Bauteil auf der ersten Fläche zur zweiten Fläche um einen Umfang von der aktiven Schicht.
  • In einigen Ausführungsformen ist das leitfähige Element bei jedem der elektronischen Bauteile eine Diode, welche eine erste dotierte Schicht und eine zweite dotierte Schicht, welche einen Leitfähigkeitstyp hat, welcher zu jenem von der ersten dotierten Schicht entgegengesetzt ist, enthält.
  • In einigen Ausführungsformen enthält das Substrat ein Ziel-Substrat, welches leitfähige Führungen darauf enthält, und sind jeweilige der leitfähigen Führungen mit jeweiligen der elektrischen Kontakte gekoppelt.
  • In einigen Ausführungsformen enthält das Substrat ein flexibles und/oder polymeres Substrat.
  • In einigen Ausführungsformen enthält die aktive Schicht eine kristalline, mikrokristalline, polykristalline oder amorphe Halbleiterschicht.
  • In einigen Ausführungsformen bestimmt das Substrat, welches die Mehrzahl von darauf bedruckten elektronischen Bauteilen enthält, eine oberflächenbefestigte Baugruppe für eine Chip-Level-Vorrichtung.
  • Gemäß weiterer Ausführungsformen der vorliegenden Erfindung enthält ein Verfahren zum Herstellen eines aktiven Bauteilfeldes ein Bereitstellen von einer Mehrzahl von bedruckbaren elektronischen Bauteilen, wobei jedes der elektronischen Bauteile eine aktive Schicht enthält, welche zumindest ein aktives Element auf einer ersten Fläche davon und ein leitfähiges Element auf einer zweiten Fläche davon, gegenüberliegend zur ersten Fläche, hat, und wobei das leitfähige Element auf der zweiten Fläche dazu ausgelegt ist, eine elektrische Kopplung zu dem zumindest einen aktiven Element auf der ersten Fläche bereitzustellen, wobei das mindestens eine druckbare elektronische Bauteil einen gebrochenen Abschnitt eines Anbindeelements angrenzend zu einem Umfang davon umfasst; und ein Bedrucken der Mehrzahl von elektronischen Bauteilen auf ein Substrat, welches sich von der aktiven Schicht unterscheidet und elektrische Kontakte auf einer Fläche davon enthält, so dass das leitfähige Element auf der zweiten Fläche von jedem der elektronischen Bauteile mit einem jeweiligen der elektrischen Kontakte in Kontakt steht.
  • In einigen Ausführungsformen ist das Anbindeelement dazu ausgelegt, das jeweilige elektronische Bauteil entnehmbar an einen Ankerabschnitt der aktiven Schicht auf einem Quellen-Substrat anzukleben.
  • In einigen Ausführungsformen enthält das Substrat ein Ziel-Substrat, und enthält das Bedrucken der Mehrzahl von elektronischen Bauteilen auf das Ziel-Substrat: ein Bereitstellen der Mehrzahl von elektronischen Bauteilen, durch jeweilige Anbindeelemente am Quellen-Substrat lösbar angeheftet; ein Drücken eines Stempels auf das Quellen-Substrat, um die jeweiligen Anbindeelemente zu zerbrechen und die erste Fläche von jedem der elektronischen Bauteile an den Stempel anzukleben; ein Ausrichten des Stempels, welcher die Mehrzahl von elektronischen Bauteilen darauf enthält, zu den elektrischen Kontakten auf der Fläche des Ziel-Substrats; ein Drücken des Stempels auf das Ziel-Substrat, derart, dass das leitfähige Element auf der zweiten Fläche von jedem der elektronischen Bauteile mit einem jeweiligen der elektrischen Kontakte auf der Fläche des Ziel-Substrats in Kontakt tritt; und ein Trennen des Stempels vom Ziel-Substrat, um die Mehrzahl von elektrischen Bauteilen darauf zu bedrucken.
  • In einigen Ausführungsformen enthält das Bereitstellen der Mehrzahl von elektronischen Bauteilen: ein Bereitstellen des Quellen-Substrats, welches eine Opfer-Schicht (engl.: sacrificial layer) darauf und die aktive Schicht auf der Opfer-Schicht enthält; ein Verarbeiten der aktiven Schicht, um die Mehrzahl von elektronischen Bauteilen, welche jeweils das zumindest eine aktive Element enthalten, auf der ersten Fläche davon zu bestimmen, wobei sich jeweilige Einschnitte (engl.: trenches) um jedes der elektronischen Bauteile erstrecken, und wobei die jeweiligen Anbindeelemente jedes der elektronischen Bauteile mit jeweiligen Ankerabschnitten der aktiven Schicht verbinden; und ein Entfernen von Abschnitten der Opfer-Schicht zwischen der Mehrzahl von elektronischen Bauteilen und dem Quellen-Substrat, so dass die Mehrzahl von elektronischen Bauteilen durch die jeweiligen Anbindeelemente entnehmbar an dem Quellen-Substrat angeklebt werden.
  • In einigen Ausführungsformen ist das Drücken des Stempels auf das Ziel-Substrat gefolgt durch ein Bereitstellen von einer Klebeschicht zwischen der zweiten Fläche von jedem der elektronischen Bauteile und der Fläche des Ziel-Substrats.
  • In einigen Ausführungsformen enthält die Klebeschicht eine leitfähige Schicht, welche zwischen dem leitfähigen Element von jedem der elektronischen Bauteile und den jeweiligen der elektrischen Kontakte auf dem Ziel-Substrat bereitgestellt wird.
  • In einigen Ausführungsformen ist das Trennen des Stempels vom Ziel-Substrat gefolgt durch ein Aushärten der Klebeschicht, um die Mehrzahl von elektronischen Bauteilen am Ziel-Substrat anzukleben, wobei eine Klebestärke der Klebeschicht größer ist als jene, welche dazu verwendet wird, um die erste Fläche von jedem der elektronischen Bauteile am Stempel anzukleben.
  • In einigen Ausführungsformen enthält die Klebeschicht ein Material, welches zum Übergang zwischen einem nicht leitfähigen Zustand und einem leitfähigen Zustand in Ansprechen auf dessen Aushärtung ausgelegt ist.
  • In einigen Ausführungsformen enthält das Aushärten ein selektives Bestrahlen von Abschnitten der Klebeschicht durch das Ziel-Substrat, den Stempel und/oder die elektronischen Bauteile, unter Verwendung von Licht, Wärme und/oder elektromagnetischer Energie.
  • In einigen Ausführungsformen enthält die Klebeschicht eine eutektische Schicht, einen anisotropen leitfähigen Film und/oder leitfähige Nano-Partikel.
  • In einigen Ausführungsformen sind die leitfähigen Nano-Partikel in einem Kolloid bereitgestellt, und wird das Kolloid unter Verwendung von einem Tintenstrahl-Zerstäuber oder einem Mikro-Zerstäuber auf der Fläche des Ziel-Substrats abgelagert, um die Klebeschicht zu bestimmen.
  • In einigen Ausführungsformen enthält jedes der elektrischen Kontakte eine eutektische Schicht, und wird die eutektische Schicht nach dem Drücken des Stempels auf das Ziel-Substrat wiederaufgeschmolzen, so dass das leitfähige Element auf der zweiten Fläche von jedem der elektronischen Bauteile mit den jeweiligen der elektrischen Kontakte in Kontakt steht.
  • Gemäß weiterer Ausführungsformen der vorliegenden Erfindung enthält ein aktives Bauteilfeld: ein Ziel-Substrat, welches einen oder mehrere Kontakte hat, welche auf einer Seite des Ziel-Substrats ausgebildet sind; und ein oder mehrere aktive Bauteile, welche über dem Ziel-Substrat verteilt sind, wobei jedes aktive Bauteil eine aktive Schicht, welche eine Oberseite und eine gegenüberliegende Unterseite hat, und ein oder mehrere aktive Elemente, welche auf oder in der Oberseite der aktiven Schicht ausgebildet sind, enthält, wobei das aktive Element bzw. die aktiven Elemente elektrisch mit dem Kontakt bzw. den Kontakten verbunden ist bzw. sind, und wobei die Unterseite am Ziel-Substrat angeklebt ist.
  • In einigen Ausführungsformen enthält das Feld ferner: einen Durchgang, welcher durch die aktive Schicht ausgebildet ist und über zumindest einem Kontakt positioniert ist und dazu ausgerichtet ist; und eine Metallschicht, welche auf zumindest einem Abschnitt des Durchgangs, welcher sich über zumindest einen Abschnitt der Oberseite des aktiven Bauteils erstreckt, ausgebildet ist, wobei die Metallschicht mit zumindest einem aktiven Element und zumindest einem Kontakt in elektrischer Verbindung steht.
  • In einigen Ausführungsformen enthält das Feld ferner eine Metallschicht, welche auf zumindest einem Abschnitt der Oberseite des aktiven Bauteils, der Seite des aktiven Bauteils und der Unterseite des aktiven Bauteils ausgebildet ist, wobei die Metallschicht mit zumindest einem aktiven Element und mit zumindest einem Kontakt in elektrischer Verbindung steht.
  • In einigen Ausführungsformen enthält die aktive Schicht eine erste dotierte Halbleiterschicht, welche auf der Unterseite des aktiven Bauteils ausgebildet ist, eine Halbleiterschicht, welche zwischen dem ersten dotierten Halbleiter und dem aktiven Element bzw. den aktiven Elementen ausgebildet ist, und eine zweite dotierte Halbleiterschicht, welche zwischen dem Halbleiter und dem aktiven Element bzw. den aktiven Elementen ausgebildet ist, wobei die zweite dotierte Halbleiterschicht mit einer Ladung dotiert ist, welche entgegengesetzt ist zur dotierten Ladung der ersten dotierten Halbleiterschicht.
  • In einigen Ausführungsformen enthält das Feld ferner eine gemusterte Schicht, welche über zumindest einem Abschnitt des aktiven Bauteils und über zumindest einem Abschnitt des Ziel-Substrats ausgebildet ist, wobei die gemusterte Schicht mit dem aktiven Element bzw. den aktiven Elementen in elektrischer Verbindung steht. In einigen Ausführungsformen bildet die gemusterte Schicht leitfähige Führungen, welche mit einem aktiven Element im elektrischen Kontakt stehen.
  • In einigen Ausführungsformen enthält das Feld ferner ein Klebemittel, welches über zumindest einem Abschnitt des aktiven Bauteils und zumindest einem Abschnitt des Ziel-Substrats, welches vom aktiven Bauteil getrennt ist, ausgebildet ist.
  • In einigen Ausführungsformen enthält das Feld ferner ein elektrisch leitfähiges Material, welches zwischen der Metallschicht und einem Kontakt positioniert ist und hiermit in elektrischer Verbindung steht.
  • In einigen Ausführungsformen klebt das elektrisch leitfähige Material das aktive Bauteil an das Ziel-Substrat.
  • In einigen Ausführungsformen ist das elektrisch leitfähige Material ein eutektisches Material.
  • In einigen Ausführungsformen ist das elektrisch leitfähige Material ein ungemusterter, anisotrop leitfähiger Film.
  • In einigen Ausführungsformen enthält das aktive Element bzw. enthalten die aktiven Elemente eine elektronische Schaltung.
  • In einigen Ausführungsformen ist die aktive Schicht ein kristalliner Halbleiter.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung enthält ein Verfahren zum Herstellen eines aktiven Bauteilfelds: ein Bereitstellen eines Ziel-Substrats, welches ein oder mehrere Kontakte hat, welche auf einer Seite des Substrats ausgebildet sind; ein Bereitstellen von einem oder mehreren aktiven Bauteilen, wobei jedes aktive Bauteil eine aktive Schicht, welche eine Oberseite und eine gegenüberliegende Unterseite hat, und ein oder mehrere aktive Elemente, welche auf oder in der Oberseite der aktiven Schicht ausgebildet sind, enthält, wobei das aktive Substrat eine elektrische Verbindung zwischen einem oder mehreren aktiven Elementen und einem Anschlussfeld (engl.: pad) auf der Rückseite der Aktiven hat; ein Verteilen des einen oder der mehreren aktiven Bauteile über dem Ziel-Substrat, wobei das Anschlussfeld über zumindest einem Kontakt positioniert ist und hierzu ausgerichtet ist; und ein Kleben der Unterseite an das Ziel-Substrat.
  • In einigen Ausführungsformen enthält das Verfahren ferner ein Ausbilden eines Durchgangs von der Oberseite zur Unterseite durch die aktive Schicht, ein Ausbilden des Anschlussfeldes mit einer Metallschicht über zumindest einem Abschnitt des Durchgangs im elektrischen Kontakt mit zumindest einem aktiven Element.
  • In einigen Ausführungsformen ist die aktive Schicht aus einem Halbleitermaterial ausgebildet, und enthält das Verfahren ferner ein Ausbilden einer ersten dotierten Halbleiterschicht auf der Unterseite des aktiven Bauteils, ein Ausbilden einer Halbleiterschicht zwischen dem ersten dotierten Halbleiter und dem aktiven Element bzw. den aktiven Elementen, und ein Ausbilden einer zweiten dotierten Halbleiterschicht zwischen dem Halbleiter und dem aktiven Element bzw. den aktiven Elementen, wobei die zweite dotierte Halbleiterschicht mit einer Ladung dotiert ist, welche entgegengesetzt ist zur dotierten Ladung der ersten dotierten Halbleiterschicht.
  • In einigen Ausführungsformen enthalten das Bereitstellen und Verteilen des einen oder der mehreren aktiven Bauteile über das Ziel-Substrat ferner ein Bereitstellen eines aktiven Substrats, welches eine Opfer-Schicht, welche über dem aktiven Substrat ausgebildet ist, und eine aktive Schicht, welche auf der Opfer-Schicht ausgebildet ist, hat; ein Verarbeiten des aktiven Substrats, um ein oder mehrere aktive Bauteile, welche ein aktives Element bzw. aktive Elemente haben, in oder auf der aktiven Schicht, eine elektrische Verbindung in elektrischer Verbindung mit einem oder mehreren aktiven Elementen und einem Anschlussfeld, welches auf der Unterseite der aktiven Schicht positioniert ist, und einen Einschnitt um jedes der aktiven Bauteile auszubilden, wobei sich der Einschnitt durch die aktive Schicht zur Opfer-Schicht erstreckt, wodurch getrennte aktive Bauteile ausgebildet werden; ein Entfernen der Opfer-Schicht mit Ausnahme von brechbaren Anbindeelementen, um die aktiven Bauteile von einem Rest des aktiven Substrats freizugeben; ein Drücken eines Stempels gegen die Oberseite von einem aktiven Bauteil bzw. aktiven Bauteilen, um somit die Anbindeelemente zu zerbrechen und die aktiven Bauteile an den Stempel anzukleben; und ein Drücken der aktiven Bauteile gegen das Ziel-Substrat in Ausrichtung zu den Kontakten, um die aktiven Bauteile an das Ziel-Substrat anzukleben.
  • In einigen Ausführungsformen enthält das Verfahren ferner ein Bereitstellen eines elektrisch leitfähigen Klebemittels über dem Ziel-Substrat oder aktiven Bauteilen, bevor die aktiven Bauteile gegen das Ziel-Substrat gedrückt werden.
  • In einigen Ausführungsformen wird das elektrisch leitfähige Klebemittel ausgehärtet, um das aktive Bauteil bzw. die aktiven Bauteile an das Ziel-Substrat anzukleben.
  • In einigen Ausführungsformen ist das elektrisch leitfähige Klebemittel ein eutektisches Material, ein anisotrop leitfähiger Film oder ein Kolloid, welches metallische Nano-Partikel enthält.
  • In einigen Ausführungsformen enthält das Verfahren ferner ein Ablagern des Kolloids in einem Muster mit einem Tintenstrahl-Zerstäuber oder Mikro-Zerstäuber.
  • In einigen Ausführungsformen enthält das Verfahren ferner ein Aushärten der metallischen Nano-Partikel mit einem Laser, um einen elektrischen Leiter auszubilden.
  • In einigen Ausführungsformen wird die Aushärtung durch einen Laser durch das Ziel-Substrat, durch die aktive Schicht, einen Durchgang in der aktiven Schicht oder durch einen Stempel, welcher dazu verwendet wird, um die aktiven Bauteile an das Ziel-Substrat anzulegen, vorgenommen.
  • In einigen Ausführungsformen wird zumindest eine Metallschicht an zumindest einen Kontakt gelötet.
  • In einigen Ausführungsformen enthält zumindest ein Kontakt ein eutektisches Material oder ist mit einem eutektischen Material beschichtet, und enthält das Verfahren ferner ein Wiederaufschmelzen des eutektischen Materials.
  • In einigen Ausführungsformen sind die aktiven Bauteile Aktiv-Matrix-Pixel-Steuerungen, lichtemittierende Dioden, Photo-Dioden, Kantenlaser oder photovoltaische Elemente.
  • In einigen Ausführungsformen enthalten die Kontakte ein eutektisches Material oder haben eine eutektische Materialbeschichtung.
  • Ausführungsformen der vorliegenden Erfindung stellen aktive Bauteile mit hoher Leistung über große Substrate bei reduzierten Kosten hinsichtlich Materialien und beim Herstellungs-Equipment, mit geringeren Verarbeitungsschritten und Materialschichten, bereit.
  • Weitere Verfahren und/oder Vorrichtungen gemäß einigen Ausführungsformen werden dem Fachmann bei der Durchsicht der folgenden Zeichnung und detaillierten Beschreibung offensichtlich. Es ist beabsichtigt, dass alle solche zusätzlichen Ausführungsformen, zusätzlich zu einer jeglichen und allen Kombinationen der zuvor genannten Ausführungsformen, innerhalb dieser Beschreibung enthalten sind, innerhalb des Umfangs der Erfindung sind und durch die begleitenden Ansprüche geschützt sind.
  • Figurenliste
    • 1A ist eine Schnittansicht, welche eine Ausführungsform der vorliegenden Erfindung darstellt, welche einen Durchgang hat;
    • 1B ist eine Schnittansicht, welche eine Ausführungsform der vorliegenden Erfindung darstellt, welche dotierte Halbleiterschichten hat;
    • 1C ist eine Schnittansicht, welche eine Ausführungsform der vorliegenden Erfindung darstellt, welche einen metallischen Leiter hat;
    • 2 ist eine Perspektivansicht der Vorrichtungselemente, dargestellt in der Schnittansicht von 1A;
    • 3 ist eine Schnittansicht, welche die Verwendung einer Isolierschicht auf einem Halbleiter gemäß einer Ausführungsform der vorliegenden Erfindung darstellt;
    • 4A und 4B sind Schnittansichten, welche eine gemusterte Schicht enthalten, welche eine weitere Ausführungsform der vorliegenden Erfindung darstellen;
    • 5 ist eine Draufsicht, welche den Aufbau von 4A und 4B darstellt;
    • 6A ist eine Schnittansicht, welche ein gemustertes, elektrisch leitfähiges Material gemäß einer Ausführungsform der vorliegenden Erfindung enthält;
    • 6B ist eine Schnittansicht, welches ein ungemustertes, elektrisch leitfähiges Material gemäß einer weiteren Ausführungsform der vorliegenden Erfindung enthält;
    • 6C ist eine Schnittansicht, welche gemusterte, gesinterte Nano-Partikel gemäß einer weiteren Ausführungsform der vorliegenden Erfindung enthält;
    • 6D ist eine Schnittansicht, welche die Belichtung eines ungemusterten, elektrisch leitfähigen Materials durch eine Maske gemäß einer Ausführungsform der vorliegenden Erfindung darstellt;
    • 6E ist eine Schnittansicht, welche die gemusterte Belichtung eines ungemusterten, elektrisch leitfähigen Materials gemäß einer Ausführungsform der vorliegenden Erfindung darstellt;
    • 6F ist eine Schnittansicht, welche eine Ausführungsform der vorliegenden Erfindung, welche ein eutektisches Material enthält, vor einem Wiederaufschmelzen darstellt;
    • 6G ist eine Schnittansicht, welche eine Ausführungsform der vorliegenden Erfindung, welche ein eutektisches Material enthält, nach einem Wiederaufschmelzen darstellt;
    • 7 ist ein Flussdiagramm, welches eine Ausführungsform des Verfahrens der vorliegenden Erfindung darstellt;
    • 8A - 8D sind Flussdiagramme, welche Abschnitte von verschiedenen Verfahren der vorliegenden Erfindung darstellen;
    • 9 ist ein Flussdiagramm, welches eine alternative Ausführungsform des Verfahrens gemäß der vorliegenden Erfindung darstellt;
    • 10 ist ein Flussdiagramm, welches die Verwendung eines elektrisch leitfähigen Klebemittels in einer alternativen Ausführungsform des Verfahrens der vorliegenden Erfindung darstellt;
    • 11A - 11G sind Schnittansichten der Elemente von aktiven Bauteilen bei unterschiedlichen Aufbaustufen gemäß einer Ausführungsform des Verfahrens der vorliegenden Erfindung;
    • 12 ist eine Draufsicht, welche den Aufbau von 11G darstellt;
    • 13A - 13C sind Schnittansichten der Metallschicht in einem Durchgang bei unterschiedlichen Aufbaustufen gemäß einer Ausführungsform des Verfahrens der vorliegenden Erfindung;
    • 14 ist eine Schnittansicht, welche dotierte Halbleiterschichten gemäß einer Ausführungsform der vorliegenden Erfindung darstellt;
    • 15 ist ein Flussdiagramm, welches ein experimentelles Verfahren gemäß einer alternativen Ausführungsform des Verfahrens der vorliegenden Erfindung darstellt;
    • 16 ist eine Schnittansicht, welche eine experimentelle Vorrichtung darstellt, welche gemäß einer Ausführungsform der vorliegenden Erfindung erstellt ist;
    • 17 ist eine Fotografie einer experimentellen Vorrichtung, welche gemäß einer Ausführungsform der vorliegenden Erfindung erstellt ist; und
    • 18 ist eine Fotografie der experimentellen Vorrichtung von 17, welche ein Licht emittiert.
  • Die Figuren sind nicht skaliert gezeichnet, da die einzelnen Elemente der Zeichnung eine zu große Größenschwankung haben, um eine skalierte Anzeige zuzulassen.
  • GENAUE BESCHREIBUNG VON AUSFÜHRUNGSFORMEN DER ERFINDUNG
  • Die vorliegende Erfindung wird nun im Folgenden vollständiger mit Bezug auf die begleitende Zeichnung beschrieben, in welcher Ausführungsformen der Erfindung gezeigt sind. Diese Erfindung sollte jedoch nicht als auf die hier im Folgenden dargelegten Ausführungsformen beschränkt angesehen werden. Vielmehr sind diese Ausführungsformen derart bereitgestellt, dass diese Offenbarung umfassend und vollständig sein wird und dem Fachmann den Umfang der Erfindung vollständig vermitteln wird. In der Zeichnung ist die Dicke der Schichten und Bereiche aus Gründen der Klarheit überhöht. Gleiche Bezugszeichen beziehen sich durchweg auf gleiche Elemente.
  • Es ist zu verstehen, dass, wenn ein Element, wie beispielsweise eine Schicht, ein Bereich oder ein Substrat, als „auf“ oder erstreckend „über“ einem weiteren Element bezeichnet ist, dieses direkt auf oder direkt über dem weiteren Element erstreckend sein kann, oder dass ebenso Zwischenelemente vorliegen können. Im Gegensatz dazu, wenn ein Element als „direkt auf“ oder sich „direkt über“ einem weiteren Element erstreckend bezeichnet ist, liegen keine Zwischenelemente vor. Es wird ebenso verständlich sein, dass, wenn ein Element als „in Kontakt mit“ oder „verbunden mit“ oder „gekoppelt mit“ einem weiteren Element bezeichnet ist, dieses direkt in Kontakt oder verbunden mit oder gekoppelt mit dem weiteren Element sein kann, oder dass Zwischenelemente vorliegen können. Im Gegensatz dazu, wenn ein Element als „im direkten Kontakt mit“ oder „direkt verbunden mit“ oder „direkt gekoppelt mit“ einem weiteren Element bezeichnet ist, liegen keine Zwischenelemente vor.
  • Es wird ebenso verständlich sein, dass, obwohl die Ausdrücke erstes, zweites, usw., hier verwendet werden können, um verschiedene Elemente zu beschreiben, diese Elemente nicht durch diese Ausdrücke beschränkt werden sollten. Diese Ausdrücke werden lediglich dazu verwendet, um ein Element von einem anderen zu unterscheiden. Beispielsweise kann ein erstes Element als ein zweites Element ausgedrückt werden, und kann ähnlich ein zweites Element als ein erstes Element ausgedrückt werden, ohne vom Umfang der vorliegenden Erfindung abzuweichen.
  • Ferner können relative Ausdrücke, wie beispielsweise „untere“ oder „Unterseite“ und „obere“ oder „Oberseite“, hier verwendet werden, um eine Beziehung eines Elements zu einem weiteren Element, wie in den Figuren dargestellt, zu beschreiben. Es wird verständlich sein, dass relative Ausdrücke dazu beabsichtigt sind, um unterschiedliche Ausrichtungen der Vorrichtung, zusätzlich zu der in den Figuren angezeigten Ausrichtung, einzuschließen. Wenn beispielsweise die Vorrichtung in einer der Figuren umgedreht wird, werden Elemente, welche als auf der „unteren“ Seite von weiteren Elementen beschrieben sind, dann auf „oberen“ Seiten von den weiteren Elementen ausgerichtet sein. Der beispielhafte Ausdruck „untere“ kann daher sowohl eine Ausrichtung von „untere“ also auch „obere“, in Abhängigkeit von der bestimmten Ausrichtung von der Figur, umfassen. Ähnlich gilt, dass, wenn die Vorrichtung in einer der Figuren umgedreht wird, jene Elemente, welche als „unter“ oder „unterhalb“ von weiteren Elementen beschrieben sind, dann „oberhalb“ der weiteren Elemente ausgerichtet sein werden. Der beispielhafte Ausdruck „unter“ oder „unterhalb“ kann daher sowohl eine Ausrichtung von über als auch unter umfassen.
  • Die hier in der Beschreibung von der Erfindung verwendete Terminologie dient lediglich zum Zwecke der Beschreibung von bestimmten Ausführungsformen, und ist nicht als die Erfindung beschränkend beabsichtigt. Wie in der Beschreibung von der Erfindung und den anliegenden Ansprüchen verwendet, sind die Singularformen „ein“, „eine“ und „der/die/das“ dazu beabsichtigt, ebenso die Pluralformen zu enthalten, es sei denn, dass der Kontext klar das Gegenteil anzeigt. Es wird ebenso verständlich sein, dass der Ausdruck „und/oder“, wie hier verwendet, sich auf Kombinationen von einem oder mehreren der zugehörig aufgelisteten Elemente bezieht und eine jegliche und alle möglichen Kombinationen hiervon einschliesst. Es wird ferner verständlich sein, dass die Ausdrücke „enthält“ und/oder „enthaltend“, wenn in diesen Anmeldeunterlagen verwendet, das Vorliegen von angegebenen Merkmalen, Ganzzahlen, Schritten, Betrieben, Elementen und/oder Bauteilen spezifizieren, jedoch nicht das Vorliegen oder die Hinzufügung von einem oder mehreren weiteren Merkmalen, Ganzzahlen, Schritten, Betrieben, Elementen, Bauteilen und/oder Gruppen davon ausschließen.
  • Es sind hier Ausführungsformen der Erfindung mit Bezug auf QuerschnittsDarstellungen beschrieben, welche schematische Darstellungen von idealisierten Ausführungsformen (und Zwischenaufbauten) der Erfindung sind. Somit sind Abweichungen von den Formen der Darstellungen, resultierend beispielsweise aus Herstellungstechniken und/oder Toleranzen, zu erwarten. Somit sollten Ausführungsformen der Erfindung nicht als auf die bestimmten Formen von Bereichen, wie hier dargestellt, beschränkt angesehen werden, sondern enthalten sie Abweichungen von Formen, welche beispielsweise aus der Herstellung resultieren. Mit anderen Worten, sind die in den Figuren dargestellten Bereiche in der Natur schematisch, und dienen ihre Formen nicht dazu, die aktuelle Form eines Bereiches von einer Vorrichtung darzustellen, und dienen sie nicht dazu den Umfang der Erfindung zu beschränken.
  • Falls nicht anders definiert, haben alle Ausdrücke, welche bei der Offenbarung von Ausführungsformen der Erfindung verwendet werden, einschließlich technischer und wissenschaftlicher Ausdrücke, die gleiche Bedeutung wie allgemein durch den Fachmann verständlich, an welchen diese Erfindung gerichtet ist, und sind nicht notwendigerweise auf die spezifischen Definitionen beschränkt, welche zum Zeitpunkt der beschriebenen vorliegenden Erfindung bekannt sind. Demgemäß können diese Ausdrücke äquivalente Ausdrücke einschließen, welche nach einer solchen Zeit geschaffen werden. Es wird ferner verständlich sein, dass Ausdrücke, wie jene, welche in den allgemein verwendeten Wörterbüchern definiert sind, derart interpretiert werden sollten, dass sie eine Bedeutung haben, welche mit ihrer Bedeutung in den vorliegenden Anmeldeunterlagen und im Kontext des Standes der Technik konsistent ist, und nicht in einem idealisierten oder übermäßig formalen Sinne interpretiert werden wird, es sei denn, dass dies hier ausdrücklich so definiert ist. Alle Veröffentlichungen, Patentanmeldungen, Patente und weitere Referenzen, wie hier erwähnt, sind in ihrer Gänze durch Inbezugnahme einbezogen.
  • Unter Bezugnahme auf 1A - 1C und auf 7, enthält ein aktives Bauteilfeld ein Ziel-Substrat 10, welches ein oder mehrere Kontaktfelder oder Kontakte 12 hat, welche auf einer Seite des Ziel-Substrats 10 ausgebildet sind und in Schritt 100 bereitgestellt werden. Es werden ein oder mehrere aktive Bauteile 20 in Schritt 105 bereitgestellt und in Schritt 110 über das Ziel-Substrat 10 verteilt, wobei jedes aktive Bauteil 20 eine aktive Schicht 24, welche eine Oberseite 70 und eine gegenüberliegende Unterseite 72 hat, und ein oder mehrere aktive Elemente 22, welche auf oder in der Oberseite 70 der aktiven Schicht 24 ausgebildet sind, enthält. Das aktive Element bzw. die aktiven Elemente 22 sind elektrisch mit dem Kontakt bzw. den Kontakten 12 verbunden, und die Unterseite 72 wird in Schritt 115 an das Ziel-Substrat 10 geklebt.
  • Wie hier verwendet, ist ein aktives Bauteilfeld (hier ebenso als ein aktives Bauteil bezeichnet) ein jegliches Substrat, welches darauf positionierte aktive Bauteile hat. Die aktiven Bauteile können elektronische Schaltungen, Berechnungsschaltungen oder optische Elemente, welche Licht entweder emittieren oder absorbieren, enthalten. Die Schaltungen können entweder analog oder digital sein und können Transistoren, Kondensatoren, Widerstände oder weitere elektronische Elemente enthalten. Das aktive Bauteilfeld kann verschiedenartige Bauteile enthalten, welche entweder regelmäßig oder unregelmäßig über das Ziel verteilt sind. Substrate können Glas, Polymer, Metall oder einen Halbleiter, beispielsweise Silizium, GaAs oder weitere III-V Materialien umfassen.
  • Bezugnehmend auf 1A, sind in einer Ausführungsform des aktiven Bauteilfeldes der vorliegenden Erfindung ein oder mehrere Durchgänge 30 durch die aktive Schicht 24 ausgebildet und über zumindest einem Kontakt 12 positioniert und hierzu ausgerichtet. Die Unterseite 72 ist am Ziel-Substrat 10 angeklebt. Die aktiven Elemente 22 können eine elektronische Schaltung, beispielsweise Transistoren 23, enthalten. Es ist eine Metallschicht 32 auf zumindest einem Abschnitt des Durchgangs 30, sich über zumindest einem Abschnitt der Oberseite 70 des aktiven Bauteils 20 erstreckend, ausgebildet, wobei die Metallschicht 32 mit zumindest einem aktiven Element 22 und zumindest einem Kontakt 12 im elektrischen Kontakt steht. Auf diese Art und Weise können die aktiven Elemente 22 über die Metallschicht 32 im Durchgang 30 über den Kontakt 12 in elektrischer Verbindung stehen, um mit weiteren Elementen, welche auf dem Ziel-Substrat 10 positioniert sind oder hiermit elektrisch verbunden sind, beispielsweise externe Steuerungen (nicht gezeigt), welche die verteilten aktiven Bauteile 20 steuern, zu interagieren.
  • Bezugnehmend auf 2, ist eine Perspektivansicht eines aktiven Bauteils 20 mit aktiven Elementen 22 und einem Durchgang 30, welcher von der Oberseite der aktiven Schicht 24 zur Unterseite durch das aktive Bauteil 20 durchläuft, in Ausrichtung zu einem Kontakt 12, welcher auf einem Ziel-Substrat 10 ausgebildet ist, angezeigt.
  • Bezugnehmend auf 3, kann eine Isolierschicht 25, beispielsweise eine Oxidschicht oder eine dielektrische Schicht, dazu verwendet werden, um jegliche Metallschichten (beispielsweise 32) von der unterliegenden aktiven Schicht 24 zu isolieren. Da in einigen Ausführungsformen der vorliegenden Erfindung die aktive Schicht 24 ein Halbleiter (beispielsweise kristallines Silizium) ist, ist es hilfreich, den Halbleiter von stromführenden Drähten zu isolieren, um ungewünschte elektrische Ansprechverhalten in den Materialien zu reduzieren und/oder aufzuzeigen. Diese Isolierschicht 25 ist (mit Ausnahme von 16) in den verbleibenden Figuren nicht gezeigt, ist jedoch in jeglichen Ausführungsformen, welche metallische, stromführende Drähte verwenden, als hilfreich zu verstehen. In einer weiteren Ausführungsform der vorliegenden Erfindung kann die Schicht 25 eine Halbleiterschicht enthalten, welche mit einer Ladung dotiert ist, welche entgegengesetzt ist zur dotierten Ladung der unterliegenden aktiven Schicht 24, um zumindest eine teilweise elektrische Isolation bereitzustellen, wenn eine negative Vorspannung zwischen den p- und n-dotierten Halbleiterschichten beibehalten ist.
  • Abermals Bezug nehmend auf 1B und auf 14, enthält die aktive Schicht 24 in einer weiteren Ausführungsform des aktiven Bauteilfeldes der vorliegenden Erfindung ferner eine erste dotierte Halbleiterschicht 90, welche auf der Unterseite 72 des aktiven Bauteils 20 ausgebildet ist, eine Halbleiterschicht 92, welche zwischen dem ersten dotierten Halbleiter 90 und der Oberseite 70 ausgebildet ist, und eine zweite dotierte Halbleiterschicht 94, welche zwischen dem Halbleiter 92 und der Oberseite 70 ausgebildet ist, wobei die zweite dotierte Halbleiterschicht 94 mit einer Ladung dotiert ist, welche entgegengesetzt ist zur dotierten Ladung der ersten dotierten Halbleiterschicht 90. Die Halbleiterschichten 90, 92, 94 stehen in Kontakt. Beispielsweise kann die Halbleiterschicht 92 kristallines Silizium sein, kann die erste dotierte Halbleiterschicht 90 kristallines Silizium mit einer p++ Dotierung sein, und kann die zweite Halbleiterschicht 94 kristallines Silizium mit einer n++ Dotierung sein. Dieser geschichtete Aufbau kann unter Verwendung von beispielsweise bereits etablierten Implantations-, Epitaxialwachstums- oder Wafer-Bonding-Prozessen oder einer Kombination solcher Prozesse, wie im Stand der Technik bekannt, ausgebildet werden. Die drei Schichten bilden dann eine Diode 27 aus, durch welche ein Strom von einem aktiven Element 22 auf der Oberseite 70 von der aktiven Schicht 24 zur Unterseite 72, und somit zum Kontakt 12, durchlaufen kann. In einer alternativen Ausführungsform der vorliegenden Erfindung, können die Halbleiterschichten 90, 94 umgekehrt dotiert sein, um einen Stromfluss in die andere Richtung zu unterstützen. Der Stromfluss an und von den aktiven Elementen 22 und den Kontakten 12 wird durch Zwischenverbindungen 29 innerhalb der aktiven Schicht 24 unterstützt, welche als elektrische Verbindungen zwischen den aktiven Elementen 22 und zwischen den aktiven Elementen 22 und den Kontakten 12 verwendet werden können. Elemente zum Aufbauen von aktiven Elementen in einem kristallinen Halbleiter, elektrische Verbindungen (beispielsweise metallische Drahtschichten), und ein Dotieren von kristallinen Schichten sind im Stand der Technik in Bezug auf die Photolithographie einer integrierten Schaltung bekannt.
  • In einer in 1C dargestellten weiteren Ausführungsform der vorliegenden Erfindung ist eine Metallschicht 32 auf zumindest einem Abschnitt der Oberseite 70 des aktiven Bauteils 20, der Seite des aktiven Bauteils 20 und der Unterseite 72 des aktiven Bauteils 20 ausgebildet, wobei die Metallschicht 32 mit zumindest einem aktiven Element 22 und mit zumindest einem Kontakt 12 in elektrischer Verbindung steht.
  • Wie hier beschrieben, sind die aktiven Elemente, welche auf oder in der Oberseite von der aktiven Schicht ausgebildet sind, im Durchschnitt näher an der Oberseite als an der Unterseite. Die aktiven Elemente können sich nahe der Unterseite von der aktiven Schicht in die aktive Schicht erstrecken. Die aktive Schicht kann eine Halbleiterschicht sein, beispielsweise ein kristalliner Halbleiter, wie beispielsweise kristallines Silizium. Abschnitte der aktiven Elemente können auf der Oberseite von der aktiven Schicht ausgebildet sein, und können in Schichten innerhalb der aktiven Schicht ausgebildet sein, beispielsweise unter Verwendung von photolithographischen Prozessen, welche im Stand der Technik bezogen auf eine integrierte Schaltung bekannt sind. Im Allgemeinen ist, wie hier beschrieben, die Oberseite der aktiven Schicht gleich die Prozessseite der aktiven Schicht 24 für photolithographische Prozesse. Es ist jedoch zu erwähnen, dass Schichten (beispielsweise Metallschichte oder Drähte) auf der Unterseite von der aktiven Schicht über weiteren Schichten ausgebildet sein können, wie im Folgenden beschrieben. Die aktive Schicht 24 wird dann abgelagert und über den Metallschichten oder Drähten ausgebildet.
  • In verschiedenen Ausführungsformen der vorliegenden Erfindung kann das aktive Bauteilfeld der vorliegenden Erfindung beispielsweise zur Ausbildung von einer Aktiv-Matrix verwendet werden, bei welcher die aktiven Bauteile in einem Feld organisiert sind, welches ein entsprechendes Feld von Elementen steuert, beispielsweise Pixel in einer Anzeige oder einer digitalen radiographischen Platte. In einem weiteren Beispiel können die aktiven Bauteile Licht-Emissionsquellen, beispielsweise lichtemittierende Dioden oder LEDs, oder ein Vertikal-Hohlraum Seitenemissionslaser (engl.: vertical cavity side-emission laser) (beispielsweise ein Kanten-Laser) sein. In einem weiteren Beispiel können die aktiven Bauteile dazu dienen, einfallendes Licht in Elektrizität umzuwandeln, wobei eine photovoltaische Vorrichtung, beispielsweise mit Photo-Dioden, ausgebildet wird.
  • In Fällen, bei welchen es gewünscht ist, Licht wirksam einzusammeln oder zu emittieren, können die Kontakte oder jegliche Metallschichten, welche unterhalb von der aktiven Schicht ausgebildet sind, einfallendes Licht, welches durch das aktive Bauteil durchläuft, durch das aktive Bauteil zurückreflektieren. In dem Fall, bei welchem ein aktives Bauteil dazu dient, Licht in elektrischen Strom umzuwandeln, stellt diese Reflexion eine verbesserte Absorption von Licht durch das aktive Bauteil bereit. In dem Fall, bei welchem das aktive Bauteil Licht emittiert oder die Emission von Licht durch weitere Schichten steuert, stellt die Reflexion eine verbesserte Emission von Licht bereit.
  • Ferner Bezugnehmend auf 4A und 4B, kann eine gemusterte Schicht 42 über einer Klebeschicht 40, beispielsweise ein Klebe-Kunstharz, welche einen Abschnitt des aktiven Bauteils 20 bedecken kann, ausgebildet werden. Die gemusterte Schicht 42 kann sich ebenso über zumindest einen Abschnitt des aktiven Bauteils 20 und über zumindest einen Abschnitt des Ziel-Substrats 10, vom aktiven Bauteil 20 getrennt, erstrecken, und kann mit dem aktiven Element 22 in elektrischer Verbindung stehen, wodurch ein alternatives Element einer elektrischen Verbindung mit den aktiven Elementen 22 bereitgestellt ist. Die Klebeschicht 40 kann lediglich einen relativ kleinen Abschnitt des Ziel-Substrats 10 bedecken, so dass die gemusterte Schicht 42 größtenteils auf dem Ziel-Substrat 10 ausgebildet ist (wie in 4A gezeigt), oder die Klebeschicht 40 kann sich über einen Großteil des Ziel-Substrats 10 erstrecken, so dass die gemusterte Schicht 42 größtenteils auf der Klebeschicht 40 ausgebildet ist (wie in 4B gezeigt). Die gemusterte Schicht 42 kann mit der Metallschicht 32 oder dem Kontakt 12 im elektrischen Kontakt stehen (nicht gezeigt). In einigen Ausführungsformen der vorliegenden Erfindung bildet die gemusterte Schicht 42 leitfähige Führungen, welche mit einem aktiven Element 22 im elektrischen Kontakt stehen. Die leitfähigen Führungen können metallische Leitungen sein, welche unter Verwendung von photolithographischen Verfahren ausgebildet sind, und können elektrische Signale an und von den aktiven Elementen 22 übertragen. 5 ist eine Draufsicht eines Ziel-Substrats 10, welches ein Feld von aktiven Bauteilen 20 hat, welche mit leitfähigen Führungen elektrisch verbunden sind. Eine leitfähige Führung 42A ist mit den Kontakten 12 und dann mit aktiven Elementen (nicht gezeigt) elektrisch verbunden, während eine leitfähige Führung 42B über der Oberseite der aktiven Bauteile 20 mit aktiven Elementen (nicht gezeigt) elektrisch verbunden ist.
  • In einer Ausführungsform der vorliegenden Erfindung kann eine Metallschicht 32 (wie beispielsweise in 1A, 1B und 1C dargestellt) in direkter elektrischer Verbindung mit einem Kontakt 12 stehen. Wenn geeignete Materialien (beispielsweise ein Metall, wie beispielsweise Gold) für die Metallschicht und den Kontakt verwendet werden, können die Metalle verlötet werden, wenn sie im direkten Kontakt platziert sind, insbesondere wenn sie unter Druck oder Wärme im direkten Kontakt platziert sind. Die Lötwirkung kann durch das Anlegen von Wärme oder Bestrahlung, beispielsweise unter Verwendung eines Lasers zur Bestrahlung des Kontaktes 12, verbessert werden. Somit kann eine starke elektrische und mechanische Verbindung zwischen dem Kontakt 12 und einer Metallschicht 32 auf der Unterseite der aktiven Schicht 24 ausgebildet werden.
  • Gemäß einer alternativen Ausführungsform der vorliegenden Erfindung kann eine elektrische Verbindung zwischen einem aktiven Element und dem Kontakt auf dem Ziel-Substrat erhöht werden, indem die elektrische Verbindung zwischen den Metallschichten und den Kontakten verbessert wird, indem ein elektrisch leitfähiges Material zwischen jeder Metallschicht und jedem Kontakt bereitgestellt wird.
  • Bezugnehmend auf 6A, hat ein aktives Bauteil 20 eine aktive Schicht 24 mit einem Durchgang 30, welcher durch die aktive Schicht 24 ausgebildet ist, welcher mit einer Metallschicht 32 beschichtet ist. Die Metallschicht 32 ist über dem Durchgang ausgebildet, und ein Abschnitt der Metallschicht 32 verbindet elektrisch mit einem aktiven Element 22. Die Metallschichten 32 und der Durchgang 30 sind zu den Kontakten 12 ausgerichtet. Ebenso Bezugnehmend auf 10, wird in Schritt 143 ein elektrisch leitfähiges Material 50 zwischen der Metallschicht 32 und dem Kontakt 12 positioniert. Das elektrisch leitfähige Material 50 kann beispielsweise ein Klebemittel sein, welches auf dem Ziel-Substrat 10 oder auf den aktiven Bauteilen 20 beschichtet wird. Die aktiven Bauteile 20 werden dann in Schritt 145 in Ausrichtung zu den Kontakten 12 gegen das Ziel-Substrat gedrückt. Die aktiven Bauteile 20 werden in Schritt 150 an das Ziel-Substrat 10 mit dem elektrisch leitfähigen Klebematerial 50 angeklebt, und das Material 50 wird in Schritt 160 ausgehärtet, wobei eine elektrische Verbindung zwischen der Metallschicht 32 und dem Kontakt 12 ausgebildet wird. Das elektrisch leitfähige Klebematerial 50 kann das aktive Bauteil 20 permanent am Ziel-Substrat 10 ankleben, nachdem das elektrisch leitfähige Klebematerial 50 ausgehärtet ist. Das elektrisch leitfähige Klebematerial 50 kann ein aushärtbares Material sein, welches, wenn es an dem Ziel-Substrat 10 oder den Metallschichten 32 angelegt ist, nicht elektrisch leitfähig ist, jedoch nachfolgend ausgehärtet wird, und somit elektrisch leitfähig wird. Das elektrisch leitfähige Material 50 kann ein eutektisches Material sein, wie beispielsweise ein Lötmittel.
  • Alternativ kann, wie in 6B dargestellt, das elektrisch leitfähige Material 50 ein anisotrop leitfähiger Film sein. In einer weiteren Ausführungsform (6C) enthält das elektrisch leitfähige Material 50 gesinterte metallische Nano-Partikel. In einigen Ausführungsformen kann das elektrisch leitfähige Material 50 beispielsweise lediglich auf den Kontakten oder Metallschichten gemustert und positioniert werden (wie in 6A gezeigt). Eine solche Anordnung kann beispielsweise bei Lötmitteln oder leitfähigen Tinten nützlich sein, um elektrische Kurzschlüsse zwischen getrennten Kontakten zu verhindern. In weiteren Ausführungsformen, wie in 6B gezeigt, ist das elektrisch leitfähige Material 50 beispielsweise überall unter einem aktiven Bauteil ungemustert und positioniert. Durch den Ausdruck ungemustert ist gemeint, dass das elektrisch leitfähige Material 50 im Bereich zwischen dem aktiven Bauteil 20 und dem Ziel-Substrat 10 nicht gemustert ist. Eine solche Anordnung kann beispielsweise mit anisotrop leitfähigen Filmen verwendet werden, welche, wenn ausgehärtet (beispielsweise durch Druck), elektrische Kurzschlüsse zwischen getrennten Kontakten verhindern können, indem lediglich elektrischer Strom durch den Film zwischen den Kontakten 12 und der Metallschicht 32 geleitet wird.
  • Alternativ, wie in 6F dargestellt, sind die aktiven Bauteile 20 unter Verwendung einer gemusterten Klebeschicht 40 am Ziel-Substrat 10 angeklebt.
  • Der gemusterte elektrisch leitfähige Kontakt kann ein eutektisches Material 51 sein oder eine eutektische Materialbeschichtung (beispielsweise Kontakt 12 vom eutektischen Material 51, nicht separat angezeigt) haben, beispielsweise ein Lötmittel, mit einer Dicke, welche kleiner oder gleich der Dicke der gemusterten Klebeschicht 40 ist. Thermische und elektrische Kontakte zwischen dem eutektischen Material 51 und den Metallschichten 32 können durch Wiederaufschmelzen des eutektischen Materials 51 geschaffen werden, wie in 6G dargestellt. Bezugnehmend auf 6G wurde das eutektische Material 51 wieder aufgeschmolzen, um eine gekrümmte Oberfläche auszubilden, welche mit den Metallschichten 32 in Kontakt tritt, um eine elektrische Verbindung mit der Metallschicht 32 zu schaffen. Ein Wiederaufschmelz-Löten ist ein Prozess, welcher im Stand der Technik bekannt ist, bei welchem eine Lötmittelpaste (eine klebrige Mischung aus pulverisiertem Lötmittel und einem Flussmittel) dazu verwendet wird, um ein oder mehrere elektrische Bauteile vorübergehend an ihren Kontaktfeldern anzubinden, wonach die gesamte Anordnung einer geregelten Wärme unterworfen wird, welche das Lötmittel aufschmilzt, wodurch die Verbindungsstelle permanent verbunden wird. In einer weiteren Ausführungsform der vorliegenden Erfindung kann eine eutektische Schicht auf der Metallschicht 32 einbezogen werden, um eine elektrische Verbindung zwischen der Metallschicht 32 und einem unterliegenden Kontakt zu schaffen.
  • Es kann eine Vielzahl von Elementen dazu verwendet werden, um das elektrisch leitfähige Material 50 auszuhärten. Beispielsweise kann, unter Bezugnahme auf 6D, eine Quelle einer elektromagnetischen Strahlung eine ungemusterte elektromagnetische Strahlung 80 (beispielsweise Licht, ultraviolette Strahlung oder Infrarotstrahlung) durch eine Maske 82 emittieren, welche die Belichtung der elektromagnetischen Strahlung auf das Ziel-Substrat 10 mustert. Bezugnehmend auf 6E kann, bei einem alternativen Verfahren, eine Lichtquelle 84, welche einen beschränkten Bereich belichtet, beispielsweise ein Laser, einen gewünschten Bereich direkt belichten, wie beispielsweise der Kontakt, um den beschränkten Bereich zu erwärmen oder diesen einer Strahlung auszusetzen, welche das elektrisch leitfähige Material 50, ohne die Notwenigkeit einer Maske, aushärtet. Zusätzlich können lichtabsorbierende Materialien in den Kontakten 12 oder dem elektrisch leitfähigen Material 50 integriert werden, um die Größe von absorbierter Wärme oder Strahlung zu erhöhen. Eine elektromagnetische Strahlung kann ebenso durch den Durchgang 30 und die Metallschicht 32 gerichtet werden, um das elektrisch leitfähige Material 50 zu erwärmen oder zu belichten.
  • Das elektrisch leitfähige Material kann eine Vielzahl von Materialien enthalten. Insbesondere können eutektische Materialien, welche mehrere unterschiedliche Metalle zusammenfassen, verwendet werden, beispielsweise Mischungen aus Zinn und Blei, Mischungen aus Indium, Gold und Kupfer, Mischungen aus Gallium und Indium oder Mischungen aus Zinn, Silber und Kupfer. Die elektrisch leitfähigen Materialien können durch Siebdruck oder weitere Musterverfahren, welche photolithographische Verfahren oder Mikro-Zerstäuber-Verfahren enthalten, gemustert werden. In einer Ausführungsform der vorliegenden Erfindung können Nano-Metalle, beispielsweise Metallpartikel im Nanometerbereich aus beispielsweise Edelmetallen, Silber oder Gold, über beispielsweise einen Tintendrucker oder eine weitere Mikro-Zerstäuber-Muster-Applikation-Vorrichtung in einem Flüssigträger zerstäubt werden. Diese Materialien können durch Wärme, welche beispielsweise durch Heizen (engl.: baking) oder durch das gemusterte Anlegen von Energie, beispielsweise ein Laser, durch das Ziel-Substrat oder durch das aktive Bauteil zugeführt ist, ausgehärtet werden, um einen elektrisch leitfähigen, gesinterten, partikelförmigen Leiter auszubilden. In einer weiteren Ausführungsform der vorliegenden Erfindung kann eine Oxidschicht auf einem Metallkontakt ausgebildet werden. Sobald die Metallschicht zum Metallkontakt ausgerichtet ist und hierzu angrenzt, kann das gemusterte Anlegen von Energie auf den Metallkontakt ein Metall durch die Oxidschicht treiben, um eine elektrische Verbindung zwischen der Metallschicht und dem Metallkontakt auszubilden. Wie zuvor erwähnt, können die Metallschicht und der Kontakt gelötet werden.
  • Die Schritte zum Ausbilden der verschiedenen Elemente der vorliegenden Erfindung können, in Abhängigkeit von den Notwendigkeiten des Herstellungsprozesses und verschiedener Ausführungsformen der vorliegenden Erfindung, in unterschiedlichen Reihenfolgen durchgeführt werden. Bezug nehmend auf 8A, kann der Schritt 105 des Bereitstellens der aktiven Bauteile ferner die Schritte eines Bereitstellens eines aktiven Substrats in Schritt 106, eines Ausbildens von aktiven Elementen 22 auf dem aktiven Substrat 28, beispielsweise unter Verwendung von photolithographischen Prozessen, welche im Stand der Technik bekannt sind, in Schritt 107, enthalten. In Schritt 108 wird ein Durchgang durch das aktive Substrat ausgebildet, um das aktive Bauteil zu vollenden.
  • In einer alternativen Ausführungsform der vorliegenden Erfindung kann, unter Bezugnahme auf 8B, der Durchgang vor den aktiven Elementen ausgebildet werden. Beispielsweise kann Schritt 105 des Bereitstellens der aktiven Bauteile ferner die Schritte eines Bereitstellens eines aktiven Substrats in Schritt 106, eines Ausbildens eines Durchgangs durch das aktive Substrat in Schritt 108, und eines Ausbildens von aktiven Elementen auf dem aktiven Substrat, beispielsweise unter Verwendung bekannter photolithographischer Prozesse, in Schritt 107, enthalten.
  • In einer weiteren alternativen Ausführungsform der vorliegenden Erfindung kann, unter Bezugnahme auf 8C, der Durchgang ausgebildet werden, nachdem die aktiven Bauteile über dem Ziel-Substrat verteilt sind. Beispielsweise kann ein aktives Substrat in Schritt 106 bereitgestellt werden, werden die aktiven Elemente in Schritt 107 ausgebildet, werden die aktiven Bauteile in Schritt 110 über dem Ziel-Substrat verteilt, und wird ein Durchgang in Schritt 108 durch das aktive Substrat ausgebildet.
  • In einem weiteren Verfahren der vorliegenden Erfindung, wie in 8D dargestellt, enthält der Schritt 106 des Bereitstellens eines aktiven Substrats ferner den optionalen Schritt eines Ablagerns einer Metallschicht als ein leitfähiges Feld im optionalen Schritt 170, gefolgt durch den Schritt eines Ausbildens einer ersten dotierten Halbleiterschicht auf der Unterseite des aktiven Bauteils in Schritt 175. In Schritt 180 wird eine Halbleiterschicht ausgebildet, gefolgt durch ein Ausbilden einer zweiten dotierten Halbleiterschicht in Schritt 185, wobei die zweite dotierte Halbleiterschicht mit einer Ladung dotiert ist, welche entgegengesetzt ist zur dotierten Ladung der ersten dotierten Halbleiterschicht. Der Rest der aktiven Schicht und der aktiven Elemente kann über der zweiten dotierten Halbleiterschicht ausgebildet werden und kann metallische Zwischenverbindungen, dotierte Elemente und dergleichen, um eine integrierte Schaltung auszubilden, unter Verwendung bekannter Verfahren, enthalten.
  • In einem weiteren Verfahren der vorliegenden Erfindung, wie in 8E dargestellt, wird in Schritt 170 ein Metallfeld ausgebildet, gefolgt durch die Ausbildung von der aktiven Schicht und aktiven Elementen in der aktiven Schicht. Es werden dann in Schritt 190 metallische Führungen ausgebildet, um die aktiven Elemente elektrisch mit dem Metallfeld zu verbinden. Dies kann nach der Positionierung der aktiven Bauteile über den Kontakten vorgenommen werden, so dass die Kontakte in Ausrichtung zum Metallfeld und hierzu in elektrischer Verbindung positioniert sind.
  • Bezug nehmend auf 9 und auf 11A - 11G, kann ein Druckprozess unter Verwendung eines Stempels zum Überführen von aktiven Bauteilen von einem Wafer auf ein Ziel-Substrat in einigen Ausführungsformen der vorliegenden Erfindung angewendet werden. Bezugnehmend auf 9 und 11A, wird ein aktives Substrat 28 in Schritt 106 bereitgestellt und eine Opfer-Schicht 26 auf dem aktiven Substrat in Schritt 120 ausgebildet. Es wird dann in Schritt 125 eine aktive Schicht 24 auf der Opfer-Schicht 26 ausgebildet. Das aktive Substrat 28 kann ein Halbleiter, beispielsweise kristallines Silizium, sein, die Opfer-Schicht 26 kann eine Oxidschicht enthalten, und die aktive Schicht 24 kann ein Halbleiter sein, beispielsweise kristallines Silizium. Diese Materialien und Schichten können unter Verwendung bekannter photolithographischer Verfahren abgelagert und verarbeitet werden.
  • Nachdem die Opfer-Schicht und die aktive Schicht auf dem aktiven Substrat abgelagert sind, kann das aktive Substrat verarbeitet werden, um aktive Bauteile in oder auf der aktiven Schicht auszubilden, beispielsweise unter Verwendung von Silizium-Gießfabrikation-Prozessen. Es können zusätzliche Materialschichten als auch weitere Materialien, wie beispielsweise Metalle, Oxide, Nitride und weitere Materialien, welche im Stand der Technik in Bezug auf eine integrierte Schaltung bekannt sind, hinzugefügt werden. Jedes aktive Bauteil kann eine vollständige integrierte Schaltung aus Halbleiter sein und enthält beispielsweise Transistoren. Die aktiven Bauteile können unterschiedliche Größen haben, beispielsweise 1.000 µm2 oder 10.0000 µm2, 100.000 µm2 oder 1 mm2 oder größer, und können variable Längenverhältnisse haben, beispielsweise 2:1, 5:1 oder 10:1. Die aktiven Bauteile können eine Dicke von 5 - 20 µm, 20 - 50 µm oder 50 bis 100 µm haben. Substrate dieser Größe können typischerweise nicht unter Verwendung von herkömmlichen Techniken, wie beispielsweise Oberflächen-BefestigungsTechniken, gehandhabt werden.
  • Bezugnehmend auf 11B, werden aktive Bauteile 20 in Schritt 107 auf oder in der Oberseite der aktiven Schicht unter Verwendung von beispielsweise herkömmlichen Verfahren zum Herstellen integrierter Schaltungen, und im Stand der Technik in Bezug auf Photolithographie bekannt, ausgebildet. Aktive Elemente 22 (11C) können in den aktiven Bauteilen 20 ausgebildet werden. Die aktiven Elemente können elektronische Schaltungen sein. Wie in 11D gezeigt, wird ein Durchgang 30 durch das aktive Bauteil 20 und die aktive Schicht 24 in Schritt 108 ausgebildet. Sobald die Durchgänge 30 ausgebildet sind und mit einer Metallschicht 32 beschichtet sind, wird ein Einschnitt 60 um die aktiven Bauteile 20 in Schritt 130 ausgebildet (11E), mit Ausnahme von brechbaren Anbindeelementen 62, welche die aktiven Bauteile 20 an einen Ankerbereich 66 der aktiven Schicht 24 verbinden (in der Draufsicht von 12 gezeigt). Die Einschnitte isolieren die aktiven Bauteile strukturell voneinander und vom Rest der aktiven Schicht. Der Einschnitt erstreckt sich durch die aktive Schicht zur Opfer-Schicht. Die Einschnitte können ausgebildet werden, bevor die aktiven Bauteile verarbeitet werden oder können als ein Teil des Ausbildungsprozesses für das aktive Bauteil ausgebildet werden.
  • In einer alternativen Ausbildungsform können die Durchgänge in dem gleichen Schritt wie bei den Einschnitten ausgebildet werden, und werden die Metallschichten nachfolgend beschichtet. Die Opfer-Schicht 26 wird, mit Ausnahme der Anbindeelemente 62, in Schritt 135 entfernt, so dass die aktiven Bauteile 20 vom aktiven Substrat 28, mit Ausnahme der verbindenden Anbindeelemente 62 zum Ankerbereich 66 der aktiven Schicht 24, freigegeben werden (11G).
  • In einer anderen Ausführungsform der vorliegenden Erfindung können die Durchgänge vollständig mit Metall befüllt werden, um eine zusätzliche Leitfähigkeit und eine mechanische und umgebungsbedingte Robustheit bereitzustellen. Alternativ, unter Verwendung des Aufbaus von 1B, kann Schritt 125 zum Ausbilden der aktiven Schicht die Schritte eines Ausbildens einer Opfer-Schicht 26 auf einem aktiven Substrat 28, und dann eines nachfolgenden Ausbildens der dotierten und undotierten Halbleiterschichten von 14, unter Verwendung von Halbleiter-Verarbeitungsverfahren, welche im Stand der Technik bekannt sind, enthalten. Wenn eine Metallschicht an der Unterseite der aktiven Schicht gewünscht ist, kann diese zuerst über der Opfer-Schicht, unter Verwendung von beispielsweise Halbleiter-Verarbeitungsverfahren, welche im Stand der Technik bekannt sind, ausgebildet werden, und werden die nachfolgenden aktiven Schichten über der Metall- und Opfer-Schicht ausgebildet.
  • Die Opfer-Schicht 26 wird dann unter Verwendung von beispielsweise einem Ätzen mit Fluorwasserstoffsäure entfernt, um die aktiven Bauteile 20 vom aktiven Substrat 28 freizugeben. Die aktiven Bauteile 20 werden vollständig vom aktiven Substrat 28 abgetrennt, mit Ausnahme von Anbindeelementen 62, welche die aktiven Bauteile 20 an einem Ankerbereich 66 der aktiven Schicht 24 verbinden, welche an dem aktiven Substrat 28 und der Opfer-Schicht 26 angebracht verbleibt. Die relative Breite des Raumes zwischen den aktiven Bauteilen in der aktiven Schicht und die relative Größe und das Seitenverhältnis der aktiven Bauteile sind zusammen mit der Ätzrate und Bedingungen zum korrekten Trennen der aktiven Bauteile vom Quellen-Substrat ohne ein Entfernen der Ankerbereiche ausgewählt. Die Anbindeelemente können gegen den Ätzschritt durch ein Beschichten der Anbindeelemente mit einem ätzfesten Material oder durch ein Ausbilden der Anbindeelemente aus unterschiedlichen ätzfesten Materialien (unter Verwendung von photolithographischen Prozessen) geschützt werden.
  • Die Metallschicht 32 kann, wenn innerhalb eines Durchgangs verwendet, derart ausgebildet werden, dass sie vorragt oder sich etwas unterhalb der unteren Fläche der aktiven Schicht 24 erstreckt, wie in 13A - 13C dargestellt. Bezugnehmend auf 13A, hat ein aktives Bauteil 20, welches über einer Opfer-Schicht 26 und einem aktiven Substrat 28 ausgebildet ist, einen Durchgang 30, welcher zwischen zwei aktiven Elementen 22 positioniert ist. Der Ätzprozess für den Durchgang 30 kann die Opfer-Schicht 26 an den Seiten des Durchgangs 30 und unterhalb des Durchgangs 30 untergraben. Bezugnehmend auf 13B, erstreckt sich die Metallschicht 32, welche im Durchgang 30 abgelagert ist, dann herab zum verbleibenden Material der Opfer-Schicht 26 unterhalb der aktiven Schicht 24. Die nachfolgende Entnahme der Opfer-Schicht 26 hinterlässt, wie in 12C gezeigt, die Metallschicht, welche sich leicht unterhalb der aktiven Schicht 24 erstreckt. Durch ein Erstrecken der Metallschicht 32 unterhalb der aktiven Schicht 24 hat die Metallschicht 32 eine verbesserte elektrische Verbindung mit den Kontakten, welche auf dem Ziel-Substrat ausgebildet sind.
  • Abermals Bezugnehmend auf 9, wird ein Stempel, beispielsweise aus PDMS erstellt, und welcher Vorsprünge hat, welche mit der Position, Größe und Form von jedem aktiven Bauteil übereinstimmen, bereitgestellt, und wird dann in Schritt 140 in Ausrichtung gegen die Oberseite der freigegebenen aktiven Bauteile gedrückt, um die Anbindeelemente zu zerbrechen und die aktiven Bauteile an die Stempel-Vorsprünge anzukleben. Somit enthalten einige oder alle der aktiven Bauteile zumindest ein Kontaktelement, wobei jedes Kontaktelement einen zerbrochenen Abschnitt des Anbindeelementes enthält, welches dazu verwendet wird, um das aktive Bauteil an den Ankerbereich der aktiven Schicht zu verbinden. Die aktiven Bauteile werden dann zum Ziel-Substrat ausgerichtet und an das Ziel-Substrat angeklebt, indem der Stempel, welcher die aktiven Bauteile enthält, in Schritt 145 gegen das Ziel-Substrat gedrückt wird. Ein aushärtbares elektrisch leitfähiges Klebemittel kann zwischen den Ziel-Substrat-Kontakten und den Metallschichten in den Durchgängen der aktiven Bauteile positioniert werden, um beim Ankleben der aktiven Bauteile an das Ziel-Substrat zu unterstützen. Das aushärtbare elektrisch leitfähige Klebemittel kann dann in Schritt 150 ausgehärtet werden, um die aktiven Bauteile an das Ziel-Substrat anzukleben.
  • Ein Verfahren zum Aushärten des elektrisch leitfähigen Klebemittels liegt im Aussetzen des Klebemittels in den gewünschten Positionen zwischen der Metallschicht und den Kontakten, hinsichtlich eines gemusterten elektromagnetischen Lichts, welches beispielsweise durch einen Laser bereitgestellt wird (wie in 6E gezeigt). In einer Ausführungsform wird das Laserlicht durch das Ziel-Substrat gerichtet, in einer weiteren Ausführungsform wird das Licht durch den Durchgang und die aktive Schicht gerichtet. In einer weiteren Ausführungsform kann das Laserlicht durch den Stempel gerichtet werden.
  • In verschiedenen Ausführungsformen der vorliegenden Erfindung kann der Durchgang ausgebildet werden, bevor das eine oder die mehreren aktiven Bauteile über dem Ziel-Substrat verteilt werden oder nachdem das eine oder die mehreren aktiven Bauteile über dem Ziel-Substrat verteilt sind.
  • Einige Ausführungsformen der vorliegenden Erfindung stellen ein aktives Substrat mit hoher Leistung mit einer reduzierten Anzahl von Schichten und Verarbeitungsschritten bereit, und welches robustere elektrische Zwischenverbindungen bereitstellt. In einigen Ausführungsformen der vorliegenden Erfindung sind die aktiven Bauteile kleine integrierte Schaltungen, welche in einem Halbleiter-Wafer-Substrat ausgebildet sind, beispielsweise Gallium-Arsenid oder Silizium, welches einen kristallinen Aufbau haben kann. Verarbeitungstechnologien für diese Materialien wenden typischerweise hohe Wärme und reaktive chemische Mittel an. Durch die Anwendung von Überführungs-Technologien, welche das aktive Bauteil oder Substratmaterialien nicht belasten, können jedoch, verglichen mit Dünnfilm-Transistor-Herstellungsprozessen, unkritischere Umgebungsbedingungen verwendet werden. Somit hat die vorliegende Erfindung einen Vorteil dahingehend, dass flexible Substrate (beispielsweise Polymer-Substrate), welche eine geringere Toleranz hinsichtlich von extremen Verarbeitungsbedingungen (beispielsweise Wärme, chemische Mittel oder mechanische Prozesse) haben, entweder für das aktive Substrat oder das Ziel-Substrat oder für beide verwendet werden können. Ferner wurde demonstriert, dass kristalline Silizium-Substrate starke mechanische Eigenschaften haben, und bei kleinen Größen relativ flexibel und tolerant in Bezug auf eine mechanische Belastung sein können, insbesondere bei Substraten mit Dicken von 5 µm, 10 µm, 20 µm, 50 µm oder sogar 100 µm. Alternativ kann die aktive Schicht eine mikrokristalline, polykristalline oder amorphe Halbleiterschicht sein.
  • Sobald alle der aktiven Bauteile, welche in einem Prozess zu verwenden sind, überführt sind, kann das aktive Substrat von den verbleibenden Materialien der aktiven Schicht und der Opfer-Schicht abgelöst werden und gereinigt werden. Es kann eine zweite Opfer-Schicht über dem aktiven Substrat ausgebildet werden und eine zweite aktive Schicht über der zweiten Opfer-Schicht ausgebildet werden. Der Prozess zum Aufbauen von neuen aktiven Bauteilen kann dann wiederholt werden, wodurch das aktive Substrat wiederverwendet wird.
  • Bei verschiedenen Verfahren der vorliegenden Erfindung werden Laserstrahlen dazu verwendet, um die elektrisch leitfähigen Klebebereiche zwischen den Kontakten und den Metallschichten selektiv auszuhärten. In einer Ausführungsform können die Klebebereiche sequenziell belichtet werden. In einer weiteren Ausführungsform können mehrere Bereiche gleichzeitig belichtet werden, wodurch die Anzahl von aktiven Bauteilen erhöht wird, welche gleichzeitig angeklebt werden. Ein alternatives Verfahren, welches eine Maske verwendet, kann ebenso mehrere aktive Bauteile auf einmal ankleben, wodurch die Rate erhöht wird, mit welcher Ziel-Substrate bestückt werden können. Es können Elemente, welche im Stand der Technik bekannt sind, zum Abtasten und Steuern von Lasern verwendet werden, als auch Lichtquellen, welche in Verbindung mit ausgerichteten Masken verwendet werden, insbesondere wie im Stand der Technik in Bezug auf Photolithographie bekannt.
  • Im Vergleich zu Dünnfilm-Herstellungsverfahren, wird unter Verwendung von dicht bestücken aktiven Substraten und einem Überführen von aktiven Bauteilen auf ein Ziel-Substrat, welches lediglich ein kleines Feld von aktiven Bauteilen, welche darauf positioniert sind, erfordert, kein Material einer aktiven Schicht auf einem Ziel-Substrat verschwendet oder erfordert. Die vorliegende Erfindung ist ebenso nützlich beim Überführen von aktiven Bauteilen, welche aus kristallinen Halbleitermaterialien erstellt sind, welche eine viel höhere Leistung als dünnfilmige aktive Bauteile haben. Ferner werden die Anforderungen hinsichtlich Flachheit, Glattheit, chemischer Stabilität und Wärmestabilität für ein Ziel-Substrat, welches in der vorliegenden Erfindung nützlich ist, größtenteils reduziert, da der Anklebe- und Überführungs-Prozess durch die Materialeigenschaften des Ziel-Substrats nicht wesentlich beschränkt wird. Herstellungs- und Materialkosten werden aufgrund von hohen Verwendungsraten von teuren Materialien (beispielsweise das aktive Substrat) und reduzierten Material- und Verarbeitungsanforderungen für das Ziel-Substrat reduziert.
  • In einer experimentellen Demonstration wurde der in 1C dargestellte Aufbau hergestellt und an ein Ziel-Substrat mit einem elektrisch leitfähigen Material angeklebt. Bezugnehmend auf 15 wurde ein Ziel-Substrat in Schritt 200 durch ein Mustern von geeigneten metallischen Führungen, Metallkontakten und Bezugsmarkierungen auf der Oberfläche des Ziel-Substrats vorbereitet. Optional wurden photofeste Gräben in einem optionalen Schritt 205 hergestellt, um einen flüssigen Träger (Tinte) mit metallischen Nano-Partikeln zu enthalten. Die photofesten Gräben dienten zur Ausbildung von Sperren, welche verhindern, dass sich die Flüssigträger-Tinte über das Ziel-Substrat in ungewünschte Stellen verteilt. In Schritt 210 wurde eine Nano-Partikulär-Tinte, welche Edelmetall-Nano-Partikel (in diesem Falle Au Nano-Partikel) und einen sanften, anfügsamen Materialträger enthält, durch einen Tintenstrahldrucker auf das Ziel-Substrat verteilt. Der sanfte, anfügsame Materialträger „Tinte“ war ein Polymer, welches zur rheologischen Steuerung und partikulären Stabilisation nützlich ist. Es ist insbesondere nützlich, eine Nano-Partikulär-Ansammlung zu verhindern, indem die Tinte emulgiert wird oder Beschichtungen auf den Nano-Partikeln bereitgestellt werden. Durch den Fachmann können weitere Träger, beispielsweise Lösemittel, und Partikel-Kombinationen verwendet werden, und die vorliegende Erfindung ist nicht auf dieses bestimmte Beispiel beschränkt.
  • Sobald das Ziel-Substrat vorbereitet war, wurden aktive Bauteile vorbereitet, indem eine aktive Schicht über einer Opfer-Schicht auf einem aktiven, kristallinen GaAs Substrat ausgebildet wurde. Die aktiven Bauteile wurden vom aktiven Substrat freigegeben, indem die Opfer-Schicht, mit Ausnahme von Anbindeelementen, weggeätzt wurde, wie zuvor beschrieben. Ein PDMS Stempel wurde dazu verwendet, um die aktiven Bauteile vom aktiven Substrat zu trennen, wobei die Anbindeelemente zerbrochen wurden und die aktiven Bauteile in Schritt 215 auf das Ziel-Substrat, in Ausrichtung zu den Kontakten und der verteilten Tinte, aufgedruckt wurden. Es wurde in Schritt 220 ein optionaler Aushärteschritt angewendet, um die Tinte zu behandeln und die elektrischen Eigenschaften der Schnittstelle zwischen dem aktiven Bauteil und dem Kontakt zu verbessern. Es kann eine Vielzahl von Aushärteverfahren verwendet werden, beispielsweise ein Heizen oder eine Freisetzung hinsichtlich elektromagnetischer Strahlung, gemustert oder ungemustert, von einer Vielzahl von Quellen, beispielsweise ein Laser. Es können, sobald vorliegend, Lösemittel von der Tinte ausgetrieben werden, und die Nano-Partikel können in Kontakt mit dem aktiven Bauteil und dem Ziel-Substrat-Kontakt gesintert oder ausgeglüht werden. Beispielsweise können Gold-Partikel dazu verwendet werden, um ein GaAs-Au Eutektikum-Material auszubilden, welches eine gute elektrische Verbindung mit dem Ziel-Substrat bereitstellen kann. Sobald das aktive Bauteil am Ziel-Substrat angeklebt und hiermit elektrisch verbunden war, wurde in Schritt 225 eine weitere Ziel-Substrat-Verarbeitung angewendet, um eine vollständige Vorrichtung zu erstellen, beispielsweise einschließlich der Herstellung von dielektrischen Zwischenverbindung-Schichten und einer Film-Zwischenverbindung-Metallisierung.
  • Die vervollständigte experimentelle Vorrichtung wird in 16 dargestellt. Unter Bezugnahme auf 16, ist das aktive Bauteil 20 eine gedruckte, optoelektronische Vorrichtung (beispielsweise eine Solarzelle, Photodiode, LED oder VCSEL), mit einer elektrischen Verbindung auf der Unterseite, wie zuvor beschrieben. Die elektrisch leitfähige Schicht 50 war eine kolloidale, tintenstrahlfähige Tinte, welche Edelmetall-Partikel enthält, welche eine elektrische Verbindung zwischen dem Metallkontakt 12 und der Unterseite 72 des aktiven Bauteils 20 ausbildet. Das Ziel-Substrat 10 ist ein Träger-Chip oder ein Einfüge-Substrat, beispielsweise ein keramisches Substrat, eine Platte einer bedruckten Schaltung oder ein Wafer. Die Metallschicht 32 ist ein ohmscher Metallkontakt zum Halbleitermaterial des aktiven Bauteils und kann Au-Ge-Ni Metalle enthalten. Eine dielektrische Isolierschicht 25 verhindert ungewünschte elektrische Wirkungen mit dem aktiven Substrat und dient ebenso dazu, ferner das aktive Bauteil 20 am Ziel-Substrat anzukleben (gleich dem Klebemittel 40 in 4A). Eine gemusterte Schicht 42 bildet elektrische Zwischenverbindungen zwischen der Metallschicht 32 und der Rückseite des Ziel-Substrats 10, und elektrische Zwischenverbindungen zwischen dem Kontakt 12 und der Rückseite des Ziel-Substrats 10. Die gemusterte Schicht kann beispielsweise plattiertes Cu-Ni-Au enthalten, und die zwei Zwischenverbindungen können eine Anode und eine Katode für das aktive Bauteil 20 ausbilden.
  • Die gesamte Baugruppe, welche das Ziel-Substrat 10, das aktive Bauteil 20 und die elektrischen Zwischenverbindungen 42 enthält, enthält eine Oberflächen-Befestigungs-Baugruppe für eine anorganische, optoelektronische Chip-Level-Vorrichtung. 17 ist eine Fotografie der experimentellen Vorrichtung, welche ein keramisches Ziel-Substrat 10 mit einem Metallkontakt 12, welcher unterhalb einem aktiven Bauteil 20 einer InGaP/GaAs Solarzelle/LED liegt, mit einem elektrisch leitfähigen Tinten-Material 50 aus Au Nano-Partikeln, welche durch einen Tintenstrahl zerstäubt und ausgeglüht sind, welches eine elektrische Verbindung zwischen dem Metallkontakt 12 und dem aktiven Bauteil 20 ausbildet. Die Metallschicht 32 bildet einen ohmschen Kontakt mit dem aktiven Bauteil 20 und dient als ein Sonden-Punkt, welcher zusammen mit dem Metallkontakt 12 dazu verwendet werden kann, um das aktive Bauteil 20 mit Energie zu versorgen. 18 ist eine Fotografie der mit Energie versorgten optoelektronischen Vorrichtung, welche Licht emittiert.

Claims (32)

  1. Aktives Bauteilfeld, welches enthält: zumindest ein druckbares elektronisches Bauteil (20), welches eine aktive Schicht (24) enthält, welche zumindest ein aktives Element (22) auf einer ersten Fläche davon und ein leitfähiges Element auf einer zweiten Fläche davon, gegenüberliegend zur ersten Fläche, enthält, wobei das leitfähige Element auf der zweiten Fläche dazu ausgelegt ist, eine elektrische Kopplung mit dem zumindest einen aktiven Element (22) auf der ersten Fläche bereitzustellen; wobei das mindestens eine druckbare elektronische Bauteil einen gebrochenen Abschnitt eines Anbindeelements (62) angrenzend zu einem Umfang davon umfasst, und ein Ziel-Substrat (10), welches sich von der aktiven Schicht (24) unterscheidet und einen oder mehrere elektrische Kontakte (12) auf einer Fläche davon enthält, wobei das zumindest eine elektronische Bauteil (20) derart auf das Ziel-Substrat (10) gedruckt ist, dass das leitfähige Element auf der zweiten Fläche davon mit einem jeweiligen der elektrischen Kontakte (12) auf der Fläche des Substrats in Kontakt steht.
  2. Feld nach Anspruch 1, wobei das das Anbindeelement (62) dazu ausgelegt ist, das zumindest eine elektronische Bauteil (20), lösbar an einem Ankerabschnitt (66) der aktiven Schicht (24), auf einem Quellen-Substrat anzukleben.
  3. Feld nach Anspruch 2, bei welchem das zumindest eine elektronische Bauteil eine Mehrzahl von elektronischen Bauteilen enthält, welche auf dem Ziel-Substrat (10) gedruckt sind, und wobei bei jedem der elektronischen Bauteile die erste Fläche dazu ausgelegt ist, an einen Stempel zur Überführung des jeweiligen elektronischen Bauteils vom Quellen-Substrat zum Ziel-Substrat (10) angeklebt zu werden.
  4. Feld nach Anspruch 1, welches ferner enthält: eine Klebeschicht (40) zwischen der zweiten Fläche von dem zumindest einen elektronischen Bauteil und der Fläche des Ziel-Substrats.
  5. Feld nach Anspruch 4, bei welchem die Klebeschicht (40) eine leitfähige Schicht (50) zwischen dem leitfähigen Element von dem zumindest einen elektronischen Bauteil und dem jeweiligen der elektrischen Kontakte (12) enthält.
  6. Feld nach Anspruch 5, bei welchem die Klebeschicht (40) ein Material enthält, welches zu einem Übergang zwischen einem nicht leitfähigen Zustand und einem leitfähigen Zustand in Ansprechen auf dessen Aushärtung ausgelegt ist.
  7. Feld nach Anspruch 5, bei welchem die Klebeschicht (40) eine eutektische Schicht, einen leitfähigen Film und/oder leitfähige Nano-Partikel enthält.
  8. Feld nach Anspruch 1, bei welchem das zumindest eine elektronische Bauteil einen Durchgang (30) enthält, welcher sich von der ersten Fläche zur zweiten Fläche hindurch erstreckt, und bei welchem sich das leitfähige Element durch den Durchgang (30) von dem zumindest einen aktiven Bauteil auf der ersten Fläche zur zweiten Fläche erstreckt.
  9. Feld nach Anspruch 8, bei welchem das leitfähige Element von der zweiten Fläche vorragt.
  10. Feld nach Anspruch 1, bei welchem sich das leitfähige Element von dem zumindest einen aktiven Bauteil auf der ersten Fläche zur zweiten Fläche um einen Umfang der aktiven Schicht (24) erstreckt.
  11. Feld nach Anspruch 1, bei welchem das leitfähige Element eine Diode ist, welche eine erste dotierte Schicht und eine zweite dotierte Schicht, welche einen Leitfähigkeitstyp hat, welcher zu jenem von der ersten dotierten Schicht entgegengesetzt ist, enthält.
  12. Feld nach Anspruch 1, bei welchem das Ziel-Substrat (10) leitfähige Führungen darauf enthält, und bei welchem jeweilige der leitfähigen Führungen an jeweiligen der elektrischen Kontakte (12) gekoppelt sind.
  13. Feld nach Anspruch 1, bei welchem das Ziel-Substrat (10) ein flexibles und/oder ein polymeres Substrat enthält.
  14. Feld nach Anspruch 12, bei welchem die aktive Schicht (24) eine kristalline, mikrokristalline, polykristalline oder amorphe Halbleiterschicht (90) enthält.
  15. Feld nach Anspruch 1, bei welchem das Ziel-Substrat, welches das zumindest eine darauf gedruckte elektronische Bauteil enthält, eine Oberflächen-Befestigungs-Baugruppe für eine Chip-Level-Vorrichtung bestimmt.
  16. Verfahren zum Herstellen eines aktiven Bauteilfeldes, wobei das Verfahren enthält: Bereitstellen von zumindest einem druckbaren elektronischen Bauteil (20), welches eine aktive Schicht (24) enthält, welche zumindest ein aktives Element (22) auf einer ersten Fläche davon und ein leitfähiges Element auf einer zweiten Fläche davon, gegenüberliegend zur ersten Fläche, enthält, wobei das leitfähige Element auf der zweiten Fläche dazu ausgelegt ist, eine elektrische Kopplung mit dem zumindest einen aktiven Element (22) auf der ersten Fläche bereitzustellen; wobei das mindestens eine druckbare elektronische Bauteil einen gebrochenen Abschnitt eines Anbindeelements (62) angrenzend zu einem Umfang davon umfasst, und Drucken des zumindest einen elektronischen Bauteils auf ein Ziel-Substrat, welches sich von der aktiven Schicht (24) unterscheidet und einen oder mehrere elektrische Kontakte (12) auf einer Fläche davon enthält, derart, dass das leitfähige Element auf der zweiten Fläche von dem zumindest einen elektronischen Bauteil mit einem jeweiligen der elektrischen Kontakte (12) in Kontakt steht.
  17. Verfahren nach Anspruch 16, wobei das Anbindeelement (62) zum lösbaren Ankleben des zumindest einen elektronischen Bauteils an einem Ankerabschnitt (66) von der aktiven Schicht (24) auf einem Quellen-Substrat ausgelegt ist.
  18. Verfahren nach Anspruch 17, bei welchem das zumindest eine elektronische Bauteil eine Mehrzahl von elektronischen Bauteilen enthält, und wobei das Drucken enthält: Bereitstellen der Mehrzahl von elektronischen Bauteilen lösbar angeklebt am Quellen-Substrat durch jeweilige Anbindeelemente (62); Drücken eines Stempels auf das Quellen-Substrat, um die jeweiligen Anbindeelemente (62) zu brechen und die erste Fläche von jedem der elektronischen Bauteile an dem Stempel anzukleben; Ausrichten des Stempels, welcher die Mehrzahl von elektronischen Bauteilen daran enthält, zu den elektrischen Kontakten auf der Fläche des Ziel-Substrats; Drücken des Stempels auf das Ziel-Substrat (10), derart, dass das leitfähige Element auf der zweiten Fläche von jedem der elektronischen Bauteile mit einem jeweiligen der elektrischen Kontakte auf der Fläche des Ziel-Substrats in Kontakt tritt; und Trennen des Stempels vom Ziel-Substrat (10), um die Mehrzahl von elektrischen Bauteilen darauf zu drucken.
  19. Verfahren nach Anspruch 18, bei welchem das Bereitstellen der Mehrzahl von elektronischen Bauteilen enthält: Bereitstellen des Quellen-Substrats, welches eine Opfer-Schicht (26) darauf und die aktive Schicht (24) auf der Opfer-Schicht (26) enthält; Verarbeiten der aktiven Schicht (24), um die Mehrzahl von elektronischen Bauteilen zu bestimmen, welche jeweils das zumindest eine aktive Element (22) auf der ersten Fläche davon enthalten, wobei sich jeweilige Einschnitte um jedes der elektronischen Bauteile erstrecken, und wobei die jeweiligen Anbindeelemente (62) jedes der elektronischen Bauteile mit jeweiligen Ankerabschnitten (66) von der aktiven Schicht (24) verbinden; und Entfernen von Abschnitten der Opfer-Schicht (26) zwischen der Mehrzahl von elektronischen Bauteilen und dem Quellen-Substrat, derart, dass die Mehrzahl der elektronischen Bauteile, durch die jeweiligen Anbindeelemente (62) lösbar, am Quellen-Substrat angeklebt wird.
  20. Verfahren nach Anspruch 18, bei welchem das Drücken des Stempels auf das Ziel-Substrat gefolgt ist durch: Bereitstellen von einer Klebeschicht (40) zwischen der zweiten Fläche von jedem der elektronischen Bauteile und der Fläche des Ziel-Substrats.
  21. Verfahren nach Anspruch 20, bei welchem die Klebeschicht eine leitfähige Schicht enthält, welche zwischen dem leitfähigen Element von jedem der elektronischen Bauteile und dem jeweiligen der elektrischen Kontakte (12) auf dem Ziel-Substrat (10) bereitgestellt wird.
  22. Verfahren nach Anspruch 21, bei welchem das Trennen des Stempels vom Ziel-Substrat gefolgt ist durch: Aushärten der Klebeschicht (40), um die Mehrzahl der elektronischen Bauteile am Ziel-Substrat (10) anzukleben, wobei eine Klebestärke der Klebeschicht (40) größer ist als jene, welche dazu verwendet wird, um die erste Fläche von jedem der elektronischen Bauteile an dem Stempel anzukleben.
  23. Verfahren nach Anspruch 22, bei welchem die Klebeschicht ein Material enthält, welches zu einem Übergang zwischen einem nicht leitfähigen Zustand und einem leitfähigen Zustand in Ansprechen auf dessen Aushärtung ausgelegt ist.
  24. Verfahren nach Anspruch 23, bei welchem das Aushärten ein selektives Bestrahlen von Abschnitten der Klebeschicht (40) durch das Ziel-Substrat (10), den Stempel und/oder den elektronischen Bauteilen unter Verwendung von Licht, Wärme und/oder elektromagnetischer Energie enthält.
  25. Verfahren nach Anspruch 22, bei welchem die Klebeschicht (40) eine eutektische Schicht, einen anisotropen leitfähigen Film und/oder leitfähige Nano-Partikel enthält.
  26. Verfahren nach Anspruch 25, bei welchem die leitfähigen Nano-Partikel in einem Kolloid bereitgestellt werden, und welches ferner enthält: Ablagern des Kolloids auf der Fläche des Ziel-Substrats (10) unter Verwendung eines Tintenstrahl-Zerstäubers oder eines Mikro-Zerstäubers, um die Klebeschicht (40) zu bestimmen.
  27. Verfahren nach Anspruch 18, bei welchem jeder der elektrischen Kontakte eine eutektische Schicht enthält, und welches ferner enthält: Wiederaufschmelzen der eutektischen Schicht, so dass das leitfähige Element auf der zweiten Fläche von jedem der elektronischen Bauteile mit dem jeweiligen der elektrischen Kontakte (12) in Kontakt steht.
  28. Verfahren nach Anspruch 16, bei welchem das zumindest eine elektronische Bauteil einen Durchgang (30) enthält, welcher sich von der ersten Fläche zur zweiten Fläche hindurch erstreckt, und wobei sich das leitfähige Element durch den Durchgang von dem zumindest einen aktiven Bauteil auf der ersten Fläche zur zweiten Fläche erstreckt.
  29. Verfahren nach Anspruch 16, bei welchem sich das leitfähige Element von dem zumindest einen aktiven Bauteil auf der ersten Fläche zur zweiten Fläche um einen Umfang von der aktiven Schicht (24) erstreckt.
  30. Verfahren nach Anspruch 16, bei welchem das leitfähige Element eine Diode ist, welche eine erste dotierte Schicht und eine zweite dotierte Schicht, welche einen Leitfähigkeitstyp hat, welcher entgegengesetzt ist zu jenem von der ersten dotierten Schicht, enthält.
  31. Verfahren nach Anspruch 16, bei welchem das Ziel-Substrat (10) ein flexibles und/oder ein polymeres Substrat enthält, und wobei die aktive Schicht (24) eine kristalline, mikrokristalline, polykristalline oder amorphe Halbleiterschicht (90) enthält.
  32. Verfahren nach Anspruch 16, bei welchem das zumindest eine elektronische Bauteil zumindest eine Aktiv-Matrix-Pixel-Steuerung, eine lichtemittierende Diode, eine Photodiode, einen Kanten-Laser oder ein photovoltaisches Element enthält.
DE112011101135.0T 2010-03-29 2011-03-22 Elektrisch verbundene Felder von aktiven Bauteilen in Überführungsdrucktechnik Active DE112011101135B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US31852210P 2010-03-29 2010-03-29
US61/318,522 2010-03-29
PCT/US2011/029365 WO2011126726A1 (en) 2010-03-29 2011-03-22 Electrically bonded arrays of transfer printed active components

Publications (3)

Publication Number Publication Date
DE112011101135T5 DE112011101135T5 (de) 2013-03-14
DE112011101135T8 DE112011101135T8 (de) 2013-05-29
DE112011101135B4 true DE112011101135B4 (de) 2021-02-11

Family

ID=44120924

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011101135.0T Active DE112011101135B4 (de) 2010-03-29 2011-03-22 Elektrisch verbundene Felder von aktiven Bauteilen in Überführungsdrucktechnik

Country Status (3)

Country Link
US (2) US9049797B2 (de)
DE (1) DE112011101135B4 (de)
WO (1) WO2011126726A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11829074B2 (en) 2017-04-13 2023-11-28 X-Fab Semiconductor Foundries Gmbh Geometrically shaped components in an assembly for a transfer print and associated methods

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8877648B2 (en) 2009-03-26 2014-11-04 Semprius, Inc. Methods of forming printable integrated circuit devices by selective etching to suspend the devices from a handling substrate and devices formed thereby
US9161448B2 (en) * 2010-03-29 2015-10-13 Semprius, Inc. Laser assisted transfer welding process
US9412727B2 (en) 2011-09-20 2016-08-09 Semprius, Inc. Printing transferable components using microstructured elastomeric surfaces with pressure modulated reversible adhesion
CN102403419B (zh) * 2011-11-09 2013-08-21 东莞勤上光电股份有限公司 一种大功率led散热结构的制作工艺
EP2704540B1 (de) * 2012-09-04 2020-05-13 Airbus Operations GmbH Verfahren zur Installation eines elektrischen Systems in einen Flugzeugrumpf
US9249014B2 (en) * 2012-11-06 2016-02-02 Infineon Technologies Austria Ag Packaged nano-structured component and method of making a packaged nano-structured component
CN103698952B (zh) * 2013-12-18 2016-05-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法
KR102179953B1 (ko) 2014-06-18 2020-11-18 엑스-셀레프린트 리미티드 마이크로 조립된 led 디스플레이들
US9358775B2 (en) 2014-07-20 2016-06-07 X-Celeprint Limited Apparatus and methods for micro-transfer-printing
US9799719B2 (en) 2014-09-25 2017-10-24 X-Celeprint Limited Active-matrix touchscreen
US9991163B2 (en) 2014-09-25 2018-06-05 X-Celeprint Limited Small-aperture-ratio display with electrical component
US10700120B2 (en) 2015-01-23 2020-06-30 Vuereal Inc. Micro device integration into system substrate
CN107851586B (zh) * 2015-01-23 2021-07-06 维耶尔公司 到受体衬底的选择性微型器件转移
US9467190B1 (en) 2015-04-23 2016-10-11 Connor Sport Court International, Llc Mobile electronic device covering
US9871345B2 (en) 2015-06-09 2018-01-16 X-Celeprint Limited Crystalline color-conversion device
US11061276B2 (en) 2015-06-18 2021-07-13 X Display Company Technology Limited Laser array display
US10133426B2 (en) 2015-06-18 2018-11-20 X-Celeprint Limited Display with micro-LED front light
US9704821B2 (en) 2015-08-11 2017-07-11 X-Celeprint Limited Stamp with structured posts
US9640108B2 (en) 2015-08-25 2017-05-02 X-Celeprint Limited Bit-plane pulse width modulated digital display system
US10380930B2 (en) 2015-08-24 2019-08-13 X-Celeprint Limited Heterogeneous light emitter display system
US10230048B2 (en) 2015-09-29 2019-03-12 X-Celeprint Limited OLEDs for micro transfer printing
FR3044165B1 (fr) 2015-11-23 2018-03-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Realisation d'interconnexions par recourbement d'elements conducteurs sous un dispositif microelectronique tel qu'une puce
US10066819B2 (en) 2015-12-09 2018-09-04 X-Celeprint Limited Micro-light-emitting diode backlight system
US10091446B2 (en) 2015-12-23 2018-10-02 X-Celeprint Limited Active-matrix displays with common pixel control
US9930277B2 (en) 2015-12-23 2018-03-27 X-Celeprint Limited Serial row-select matrix-addressed system
US9928771B2 (en) 2015-12-24 2018-03-27 X-Celeprint Limited Distributed pulse width modulation control
US10193025B2 (en) 2016-02-29 2019-01-29 X-Celeprint Limited Inorganic LED pixel structure
US10153257B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-printed display
US10153256B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-transfer printable electronic component
US10199546B2 (en) 2016-04-05 2019-02-05 X-Celeprint Limited Color-filter device
US10008483B2 (en) 2016-04-05 2018-06-26 X-Celeprint Limited Micro-transfer printed LED and color filter structure
US10360846B2 (en) 2016-05-10 2019-07-23 X-Celeprint Limited Distributed pulse-width modulation system with multi-bit digital storage and output device
US10622700B2 (en) 2016-05-18 2020-04-14 X-Celeprint Limited Antenna with micro-transfer-printed circuit element
DE102016109459B4 (de) 2016-05-23 2019-06-13 X-Fab Semiconductor Foundries Ag Optimierter Transfer Print (Überführungsdruck) zwischen Trägersubstraten als Verfahren, Trägersubstrat und mikro-technisches Bauelement
DE102016109950B3 (de) 2016-05-30 2017-09-28 X-Fab Semiconductor Foundries Ag Integrierte Schaltung mit einem - durch einen Überführungsdruck aufgebrachten - Bauelement und Verfahren zur Herstellung der integrierten Schaltung
US9997501B2 (en) 2016-06-01 2018-06-12 X-Celeprint Limited Micro-transfer-printed light-emitting diode device
US10453826B2 (en) 2016-06-03 2019-10-22 X-Celeprint Limited Voltage-balanced serial iLED pixel and display
US11137641B2 (en) 2016-06-10 2021-10-05 X Display Company Technology Limited LED structure with polarized light emission
DE102016117030B4 (de) 2016-07-17 2018-07-05 X-Fab Semiconductor Foundries Ag Herstellung von Halbleiterstrukturen auf einem Trägersubstrat, die durch Überführungsdruck (Transfer Print) übertragbar sind.
US9980341B2 (en) 2016-09-22 2018-05-22 X-Celeprint Limited Multi-LED components
US11220066B2 (en) * 2016-10-03 2022-01-11 Altec Industries, Inc. Spacer for use in precision bonding applications that provides enhanced shear strength
US10782002B2 (en) 2016-10-28 2020-09-22 X Display Company Technology Limited LED optical components
US10347168B2 (en) 2016-11-10 2019-07-09 X-Celeprint Limited Spatially dithered high-resolution
US10998352B2 (en) 2016-11-25 2021-05-04 Vuereal Inc. Integration of microdevices into system substrate
CN106783878A (zh) * 2016-12-19 2017-05-31 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板和压接设备
US10832609B2 (en) * 2017-01-10 2020-11-10 X Display Company Technology Limited Digital-drive pulse-width-modulated output system
US10332868B2 (en) 2017-01-26 2019-06-25 X-Celeprint Limited Stacked pixel structures
US10468391B2 (en) 2017-02-08 2019-11-05 X-Celeprint Limited Inorganic light-emitting-diode displays with multi-ILED pixels
EP3593425B1 (de) * 2017-04-12 2023-11-22 Sense Photonics, Inc. Vorrichtungen mit emittern für ultrakleine oberflächenemittierende laser mit vertikalem resonator mit integrierter strahlsteuerung
US10468397B2 (en) 2017-05-05 2019-11-05 X-Celeprint Limited Matrix addressed tiles and arrays
US10804880B2 (en) 2018-12-03 2020-10-13 X-Celeprint Limited Device structures with acoustic wave transducers and connection posts
US10943946B2 (en) 2017-07-21 2021-03-09 X Display Company Technology Limited iLED displays with substrate holes
US10836200B2 (en) 2017-11-13 2020-11-17 X Display Company Technology Limited Rigid micro-modules with ILED and light conductor
US10446729B1 (en) * 2018-03-22 2019-10-15 Innolux Corporation Display device having an electronic device disposed on a first pad and a second pad
US10714001B2 (en) 2018-07-11 2020-07-14 X Display Company Technology Limited Micro-light-emitting-diode displays
US10573544B1 (en) 2018-10-17 2020-02-25 X-Celeprint Limited Micro-transfer printing with selective component removal
US10796938B2 (en) * 2018-10-17 2020-10-06 X Display Company Technology Limited Micro-transfer printing with selective component removal
US10790173B2 (en) 2018-12-03 2020-09-29 X Display Company Technology Limited Printed components on substrate posts
US11274035B2 (en) 2019-04-24 2022-03-15 X-Celeprint Limited Overhanging device structures and related methods of manufacture
US11482979B2 (en) 2018-12-03 2022-10-25 X Display Company Technology Limited Printing components over substrate post edges
US11528808B2 (en) 2018-12-03 2022-12-13 X Display Company Technology Limited Printing components to substrate posts
US20210002128A1 (en) 2018-12-03 2021-01-07 X-Celeprint Limited Enclosed cavity structures
US11282786B2 (en) 2018-12-12 2022-03-22 X Display Company Technology Limited Laser-formed interconnects for redundant devices
US11483937B2 (en) * 2018-12-28 2022-10-25 X Display Company Technology Limited Methods of making printed structures
US11322460B2 (en) 2019-01-22 2022-05-03 X-Celeprint Limited Secure integrated-circuit systems
US11251139B2 (en) 2019-01-22 2022-02-15 X-Celeprint Limited Secure integrated-circuit systems
US10748793B1 (en) 2019-02-13 2020-08-18 X Display Company Technology Limited Printing component arrays with different orientations
US11088121B2 (en) 2019-02-13 2021-08-10 X Display Company Technology Limited Printed LED arrays with large-scale uniformity
US11552163B2 (en) 2019-02-22 2023-01-10 Vuereal Inc. Staggered and tile stacked microdevice integration and driving
TW202105671A (zh) * 2019-02-22 2021-02-01 加拿大商弗瑞爾公司 微裝置匣結構
WO2020170222A1 (en) * 2019-02-22 2020-08-27 Vuereal Inc. Staggered and tile stacked microdevice integration and driving
US11094870B2 (en) 2019-03-12 2021-08-17 X Display Company Technology Limited Surface-mountable pixel packages and pixel engines
US11164934B2 (en) 2019-03-12 2021-11-02 X Display Company Technology Limited Tiled displays with black-matrix support screens
US10714374B1 (en) 2019-05-09 2020-07-14 X Display Company Technology Limited High-precision printed structures
US11488943B2 (en) 2019-06-14 2022-11-01 X Display Company Technology Limited Modules with integrated circuits and devices
US10944027B2 (en) 2019-06-14 2021-03-09 X Display Company Technology Limited Pixel modules with controllers and light emitters
DE102019118270B4 (de) 2019-07-05 2021-10-07 X-Fab Semiconductor Foundries Gmbh Verfahren zur Herstellung von Halbleiterbauelementen zur Ausbeutesteigerung beim Mikrotransferdruck
US11101417B2 (en) 2019-08-06 2021-08-24 X Display Company Technology Limited Structures and methods for electrically connecting printed components
US11127889B2 (en) 2019-10-30 2021-09-21 X Display Company Technology Limited Displays with unpatterned layers of light-absorbing material
US11626856B2 (en) 2019-10-30 2023-04-11 X-Celeprint Limited Non-linear tethers for suspended devices
US11637540B2 (en) 2019-10-30 2023-04-25 X-Celeprint Limited Non-linear tethers for suspended devices
DE102020107288A1 (de) * 2019-12-10 2021-06-10 X-Fab Semiconductor Foundries Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
US11062936B1 (en) 2019-12-19 2021-07-13 X Display Company Technology Limited Transfer stamps with multiple separate pedestals
US11315909B2 (en) 2019-12-20 2022-04-26 X Display Company Technology Limited Displays with embedded light emitters
US11037912B1 (en) 2020-01-31 2021-06-15 X Display Company Technology Limited LED color displays with multiple LEDs connected in series and parallel in different sub-pixels of a pixel
GB2593260A (en) * 2020-03-17 2021-09-22 Rockley Photonics Ltd Coupon wafer and method of preparation thereof
US11538849B2 (en) 2020-05-28 2022-12-27 X Display Company Technology Limited Multi-LED structures with reduced circuitry
US20220173066A1 (en) * 2020-12-02 2022-06-02 Flex Ltd. Flexible hybrid electronics manufacturing method
US11906133B2 (en) 2022-03-31 2024-02-20 Alliance Sports Group, L.P. Outdoor lighting apparatus

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040227886A1 (en) * 2003-01-28 2004-11-18 Seiko Epson Corporation Active matrix display device and thin film transistor display device
WO2005088704A1 (en) * 2004-03-12 2005-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2007037106A1 (ja) * 2005-09-07 2007-04-05 Mitsumasa Koyanagi 三次元積層構造を持つ集積回路装置の製造方法
US20070254455A1 (en) * 2006-04-28 2007-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit, manufacturing method thereof, and semiconductor device using semiconductor integrated circuit
US20100072495A1 (en) * 1999-07-22 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Contact structure and semiconductor device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5882532A (en) * 1996-05-31 1999-03-16 Hewlett-Packard Company Fabrication of single-crystal silicon structures using sacrificial-layer wafer bonding
JP3406207B2 (ja) 1997-11-12 2003-05-12 シャープ株式会社 表示用トランジスタアレイパネルの形成方法
US6387778B1 (en) * 2000-02-11 2002-05-14 Seagate Technology Llc Breakable tethers for microelectromechanical system devices utilizing reactive ion etching lag
JP4461616B2 (ja) 2000-12-14 2010-05-12 ソニー株式会社 素子の転写方法、素子保持基板の形成方法、及び素子保持基板
JP4801278B2 (ja) * 2001-04-23 2011-10-26 株式会社半導体エネルギー研究所 発光装置及びその作製方法
US6608370B1 (en) * 2002-01-28 2003-08-19 Motorola, Inc. Semiconductor wafer having a thin die and tethers and methods of making the same
JP2003273111A (ja) * 2002-03-14 2003-09-26 Seiko Epson Corp 成膜方法及びその方法を用いて製造したデバイス、並びにデバイスの製造方法
JP4411575B2 (ja) 2002-04-25 2010-02-10 セイコーエプソン株式会社 電子装置の製造装置
EP2096704B1 (de) * 2002-12-13 2017-06-21 Wispry, Inc. Varaktorvorrichtungen und -verfahren
EP1434264A3 (de) * 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Halbleiteranordnung und Herstellungsverfahren unter Verwendung der Transfertechnik
JP3915985B2 (ja) * 2003-08-22 2007-05-16 セイコーエプソン株式会社 画素素子基板、表示装置、電子機器、及び画素素子基板の製造方法
US7799699B2 (en) * 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
KR101610885B1 (ko) * 2007-01-17 2016-04-08 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 프린팅­기반 어셈블리에 의해 제조되는 광학 시스템
US8934259B2 (en) * 2011-06-08 2015-01-13 Semprius, Inc. Substrates with transferable chiplets

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100072495A1 (en) * 1999-07-22 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Contact structure and semiconductor device
US20040227886A1 (en) * 2003-01-28 2004-11-18 Seiko Epson Corporation Active matrix display device and thin film transistor display device
WO2005088704A1 (en) * 2004-03-12 2005-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2007037106A1 (ja) * 2005-09-07 2007-04-05 Mitsumasa Koyanagi 三次元積層構造を持つ集積回路装置の製造方法
US20070254455A1 (en) * 2006-04-28 2007-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit, manufacturing method thereof, and semiconductor device using semiconductor integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11829074B2 (en) 2017-04-13 2023-11-28 X-Fab Semiconductor Foundries Gmbh Geometrically shaped components in an assembly for a transfer print and associated methods

Also Published As

Publication number Publication date
DE112011101135T5 (de) 2013-03-14
US20130153277A1 (en) 2013-06-20
WO2011126726A1 (en) 2011-10-13
DE112011101135T8 (de) 2013-05-29
US20150327388A1 (en) 2015-11-12
US9049797B2 (en) 2015-06-02

Similar Documents

Publication Publication Date Title
DE112011101135B4 (de) Elektrisch verbundene Felder von aktiven Bauteilen in Überführungsdrucktechnik
DE60313268T2 (de) Elektrooptische Anzeigevorrichtung und Methode zu deren Herstellung, die den Transfer eines Chips beinhaltet
DE102010042567B3 (de) Verfahren zum Herstellen eines Chip-Package und Chip-Package
DE602004010297T2 (de) Organisches elektro-optisches bauelement und sein herstellungsverfahren
DE102010032834B4 (de) Optoelektronische Vorrichtung und Verfahren zu deren Herstellung
DE112017001828T5 (de) Elektrische verbindungsbrücke
WO2007134581A1 (de) Elektrisch leitende verbindung mit isolierendem verbindungsmedium
WO2008014750A2 (de) Dünnfilm-halbleiterbauelement und bauelement-verbund
EP2223354B1 (de) Optoelektronisches bauelement
DE102005029267A1 (de) Leuchtdiode mit Kleberschicht sowie zugehöriges Herstellverfahren
DE102018126936A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen
EP3026702B1 (de) Verfahren zum herstellen eines halbleiterelements mit substratadapter und halbleiterelement mit substratadapter
DE102012216738A1 (de) Optoelektronisches bauelement
EP2120269A2 (de) Punktkontakt-Solarzelle
EP2572380B1 (de) Verfahren zur herstellung von chipstapeln sowie ein träger für die durchführung des verfahrens
WO2015063034A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
WO2016180732A1 (de) Verfahren zur herstellung optoelektronischer bauelemente und oberflächenmontierbares optoelektronisches bauelement
DE112020006322T5 (de) Verfahren zur herstellung einer lichtemittierenden vorrichtung undlichtemittierende vorrichtung
DE102014208960A1 (de) Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zum Herstellen eines oberflächenmontierbaren optoelektronischen Bauelements
EP2982226B1 (de) Verfahren zum herstellen eines leiterplattenelements
WO2020074654A1 (de) Verfahren zum herstellen einer lichtemittierenden vorrichtung
DE102016105868A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102009040176B4 (de) Halbleiter-Bauelement und Verfahren zum Herstellen eines Halbleiterbauelements
DE102016202548B3 (de) Verfahren zur Herstellung eines elektronischen Bauelements und elektronisches Bauelement
DE102015107591B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R081 Change of applicant/patentee

Owner name: X-CELEPRINT LIMITED, IE

Free format text: FORMER OWNER: SEMPRIUS INC., DURHAM, N.C., US

R082 Change of representative

Representative=s name: MEISSNER BOLTE PATENTANWAELTE RECHTSANWAELTE P, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final