CN1841734A - 半导体器件和其驱动方法 - Google Patents

半导体器件和其驱动方法 Download PDF

Info

Publication number
CN1841734A
CN1841734A CNA2006100719871A CN200610071987A CN1841734A CN 1841734 A CN1841734 A CN 1841734A CN A2006100719871 A CNA2006100719871 A CN A2006100719871A CN 200610071987 A CN200610071987 A CN 200610071987A CN 1841734 A CN1841734 A CN 1841734A
Authority
CN
China
Prior art keywords
conductive layer
bubble
semiconductor device
memory element
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100719871A
Other languages
English (en)
Other versions
CN100543988C (zh
Inventor
汤川干央
浅见良信
野村亮二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1841734A publication Critical patent/CN1841734A/zh
Application granted granted Critical
Publication of CN100543988C publication Critical patent/CN100543988C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H10B99/10—Memory cells having a cross-point geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/202—Integrated devices comprising a common active layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/928—Active solid-state devices, e.g. transistors, solid-state diodes with shorted PN or schottky junction other than emitter junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Memories (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

本发明提供了包括具有简单结构的存储器的半导体器件、便宜的半导体器件、其制备方法和驱动方法。一个特征在于，在具有包括有机化合物作为电介质的层的存储器中，通过施加电压到一对电极上，在所述电极对之间产生了由于体积突变(比如气泡形成)导致的状态变化。通过基于此状态变化的作用力，促进了在电极对之间的短路。具体而言，在所述存储元件中提供气泡形成区以在所述第一导电层和第二导电层之间形成气泡。

Description

半导体器件和其驱动方法
技术领域
本发明涉及可以储存数据或者发射和接收数据的半导体器件，和制备所述半导体器件的方法。
请注意在本说明书中的术语“半导体器件”是指可以采用半导体特征行使功能的一般器件，而且认为电-光器件、半导体线路和电子器件是半导体器件。
背景技术
近年来，在通过电磁波或者无线电波无接触发射和接收数据的半导体器件上的研究非常活跃。这种半导体器件被称作RF(射频)标签、无线标签、电子标签、转发器等。目前实际使用的大多数半导体器件都有电路，而每一所述电路都采用半导体衬底(也称作IC(集成电路)芯片)和天线。所述IC芯片和存储器或者控制电路结合。
发明内容
可以无接触发射和接收数据的半导体器件已经被用于作为火车票或一些货币卡的卡片中，而且为了拓宽这种半导体器件的应用范围，极其需要提供便宜的半导体器件。基于这种需要，本发明的目标是提供具有简单结构存储器的半导体器件、便宜的半导体器件及其制备方法。
根据本发明的教导，存储器采用包括有机化合物作为电介质的层，并且通过在一对电极上施加电压，在该电极对之间产生了由体积突变(比如生成气泡)导致的状态变化。本发明的一个特征是通过采用基于所述状态变化的作用力促进电极对之间的短路。
本说明书中公开的本发明的结构是半导体器件，包括多条沿第一方向延伸的位线；多条沿和所述第一方向垂直的第二方向延伸的字线；和存储元件，其中所述存储元件具有形成位线的第一导电层、包括有机化合物的层、形成字线的第二导电层的叠层结构，而且其中所述存储元件包括气泡形成区，气泡在所述第一导电层和第二导电层之间形成。
请注意，气泡形成区可以是各自构成所述存储元件的一部分的第一导电薄膜、包括有机化合物的层、或者第二导电层的一部分。例如，可以采用容易由热生成气泡的导电材料作为包括在有机存储器中的所述第一导电层的材料。另外，所述第一导电层可以掺杂有惰性元素，比如氮或氩。在通过溅射方法形成所述第一导电层中，所述第一导电层可以在包括惰性元素比如氩或氮的气氛中形成，使其包括所述惰性元素。
当包括有机化合物的层的一部分用作气泡形成区时，那种容易由通过在电极对上施加电压而产生的焦耳热等产生气泡的材料可以用作有机存储器的电介质。例如，可以采用通过溶解而施予电子以产生气体的有机材料，通常是羧酸盐(苯甲酸铵、四丁基乙酸铵等)。在通过涂覆方法形成包括有机化合物的层的情况下，由于在涂覆步骤中溶剂容易挥发，所以很容易由于在电极对上施加电压而生成的焦耳热等生成气泡。
另外，当所述包括有机化合物的层在熔融过程中的流动性增加时，容易生成气泡。因此，所述包括有机化合物的层优选采用低玻璃转变温度的材料，使得所述包括有机化合物的层容易在施加电压的过程中熔融。本发明的另一种结构是半导体器件，其包括多条沿着第一方向延伸的位线；沿着和所述第一方向垂直的第二方向延伸的字线；和存储元件，其中所述存储元件具有形成所述位线的第一导电层、包括有机化合物的层、和形成所述字线的第二导电层的叠层结构，而且其中所述包括有机化合物的层包括玻璃转变温度为50℃-200℃，优选50℃-100℃的有机化合物。在其中所述有机化合物的玻璃转变温度小于50℃的情况下，有机存储器的初始特性容易变得不稳定，而且会担心它受到外部形成的热量(来自集成电路、IC、面板或在所述存储器周围提供的电池)的影响。相反，在所述有机化合物的玻璃转变温度高于200℃的情况下，由于除非施加了高电压值的电压或者施加了长时间的电压，否则所述包括有机化合物的层难以熔融，流动性差，因此难以生成气泡。
在通过蒸镀方法形成包括有机化合物的层的过程中，所述包括有机化合物的层可以在包括惰性元素比如氮或氩的气氛中形成，使得所述包括有机化合物的层包括所述惰性元素比如氮或氩。具体而言，由于通过蒸镀方法形成的所述包括有机化合物的层具有低的玻璃转变温度，200℃或以下，所以在100℃-300℃的加热温度下它可以变成液体或气体。
另外，可以采用容易由热量产生气泡的导电材料作为所述有机存储器的第二导电层的材料。在通过蒸镀方法形成第二导电层的过程中，所述第二导电层可以在包括惰性元素比如氮或氩的气氛中形成，使其包含所述惰性元素。
在每一上述结构中，半导体器件具有一个特征，即，当在第一导电层和第二导电层之间施加电压以从所述气泡形成区形成气泡时，并且由所述气泡形成导致的压力，所述第一导电层和第二导电层发生短路，从而在存储器器件中写入日期。由于基于生成的气泡的压力，部分导致了在所述第一导电层和第二导电层之间的间距发生变化，电压集中在间距比其它部分窄的部分，从而很容易产生短路。当通过施加电压产生气泡时，电压难以施加到气泡富集区，这就是促进短路的原因。
在上述每一结构中，半导体器件具有一个特征，即，由在第一导电层和第二导电层之间生成的热从所述气泡形成区生成气泡，并且由基于形成的气泡的压力，在所述第一导电层和第二导电层之间的间距变化部分导致促进在所述存储元件中写入日期。
由于施加电压等过程中的体积收缩，形成了微气泡(1μm-10μm)。在所述包括有机化合物的层上方和下方的金属布线可以穿过气泡发生短路。
另外，气泡可以在施加电压之前形成，在所述包括有机化合物的层上方和下方的金属布线可以穿过气泡发生短路。本发明的另一结构是半导体器件，它包括至少多条沿着第一方向延伸的位线；多条沿着和所述第一方向垂直的第二方向延伸的字线；和存储元件，其中所述存储元件具有形成所述位线的第一导电层、包括有机化合物的层、和形成所述位线的第二导电层的叠层结构，和其中所述存储元件在所述第一导电层和第二导电层之间具有气泡。
当在施加电压之前形成气泡时，通过所述第一导电层和第二导电层之间生成的热产生了更多气泡，并且由基于生成的气泡的压力，在第一导电层和第二导电层之间的间距部分改变以促进在存储元件中写入数据。
在上述结构中，气泡和所述第一导电层的一部分以及所述第二导电层的一部分相重叠，而且第一导电层的所述部分和第二导电层的所述部分的间距比其它部分的大。
本发明的一个特征是半导体器件的驱动方法，包括以下步骤：在存储器器件上施加电压，所述存储器器件中有第一导电层、包括有机化合物的层、和第二导电层；在所述第一导电层和第二导电层之间形成气泡；和通过基于生成的气泡的压力，在所述第一导电层和第二导电层之间短路，以在所述存储元件中写入数据。
本发明的一个特征是半导体器件的驱动方法，包括以下步骤：在存储器器件上施加电压以在所述存储元件中产生热，所述存储器器件中有第一导电层、包括有机化合物的层、和第二导电层；通过在所述存储元件中产生的热，在所述第一导电层和第二导电层之间形成气泡；和通过基于生成的气泡的压力，部分改变所述第一导电层和第二导电层之间的间距，以在所述存储元件中写入数据。
在上述每一特征中，所述包括有机化合物的层包括玻璃转变温度为50℃-200℃的有机化合物。
根据本发明的教导，可以提供包括具有简单结构的存储器的半导体器件以及可以提供便宜的半导体器件。而且，根据本发明可以在较低功耗下在存储单元(memory cell)中写入数据。
附图说明
在附图中：
图1A和1B给出了存储元件在施加电压前后的模式的横截面图；
图2A-2C给出了如何形成气泡的横截面图；
图3是其中形成了气泡的部分的TEM照片；
图4A和4B分别是无源矩阵型存储器器件和读电路的图；
图5A和5B是有源矩阵型存储器器件的图；
图6是有源矩阵型存储器器件的横截面图；
图7A和7B分别是电流-电压特性图和读电路图；
图8是根据本发明一个方面的半导体器件的横截面图；
图9A和9B给出了根据本发明的一个方面的半导体器件的结构实例，和具有所述半导体器件的电子器件的图；
图10A-10F给出了根据本发明一个方面的半导体器件的使用模式；
图11是TEM照片，给出了其中形成气泡的部分的部分放大图和进行EDX能谱测量的位置；和
图12给出了EDX能谱测量的结果。
具体实施方式
下面，将参考附图描述本发明的实施模式。本发明可以以多种不同模式实施，本领域技术人员很容易理解，本文公开的模式和细节可以以各种方式修改，而不会偏离本发明的精神和范围。应该注意的是，不应认为本发明受限于下面给出的实施模式的描述。请注意，在附图中，相同的附图标记用于表示同一部分或具有相同功能的部分，不对其进行重复描述。
实施模式1
图1A和1B是具有包括有机化合物的层的存储元件(下面称作有机存储器)的具体横截面图，其作为本发明的半导体器件的一个实施例。
图1A给出了在具有绝缘表面的衬底10上提供的两个存储元件的横截面。图1A给出了在写入前的状态。
在具有绝缘表面的衬底10上，提供了构成第一存储元件的位线的第一导电层11a，和构成第二存储元件的位线的第一导电层11b。可以采用很容易通过热产生气泡的导电材料作为第一导电层11a和11b。
另外，提供了绝缘体12以覆盖第一导电层的周边部分。绝缘体12设置在相邻存储元件的边界处，并且覆盖着所述第一导电层11a和11b的周边部分。可以采用具有氧或氮的无机材料的单层或堆叠层作为绝缘体12，所述无机材料比如硅氧化物(SiOx)、硅氮化物(SiNx)、硅氧氮化物(SiOxNy)(x＞y)和硅氮氧化物(SiNxOy)(x＞y)。而且，可以采用有机材料的单层或堆叠层形成绝缘体12，所述有机材料比如聚酰亚胺、聚酰胺、聚乙烯基苯酚、苯并环丁烯、丙烯酰基(acryl)或环氧树脂。另外，无机材料和有机材料可以堆叠。
另外，第二导电层14可以由单一层或堆叠层形成，所述单一层或堆叠层由选自金(Au)、银(Ag)、铂(Pt)、镍(Ni)、钨(W)、铬(Cr)、钼(Mo)、铁(Fe)、钴(Co)、铜(Cu)、钯(Pd)、碳(C)、铝(Al)、锰(Mn)、钛(Ti)、或钽(Ta)等的元素形成；或者由包含部分这些元素的合金形成。应该注意的是，所述第二导电层14优选是在电极对上施加电压产生的气泡不会通过的材料。
另外，在所述第一导电层11a、11b和第二导电层14之间提供了包括有机化合物的层(所述层包括其中包括所述第一存储元件的有机化合物13a的层和其中包括所述第二存储元件的有机化合物13b的层)。所述包括有机化合物13a、13b的层由导电有机化合物材料的单层或堆叠层形成。作为所述导电有机化合物材料的具体例子，可以采用具有可运输载流子的能力的材料。所述包括有机化合物13a、13b的层可以由容易通过热产生气泡的材料形成。
图1B给出了在所述两个存储元件之一，即第一存储元件，上施加了电压以写入数据后的状态的横截面图。
在所述第一存储元件的第一导电层11a和第二导电层14上施加了比一定电压值更高的电压，因此，所述包括有机化合物13a的层被焦耳热等熔融，从而很容易变成流体。由于施加电压导致的焦耳热产生了气泡16，或者由于施加电压后的冲击而在层界面附近部分导致了剥离。由于基于形成气泡16的压力或部分剥离，第一导电层11a和第二导电层14的间距部分变化。由于电压集中在间距比其它部分更窄的部分上，形成了短路部分15。另外，由于施加电压导致的冲击，第一导电层发生变形，而且在有些情况下部分形成了膨胀部分。有种情况是在所述膨胀部分的周边产生了气泡或部分剥离。
通过这种方式，改变了所述第一存储元件的电导率，所以使其可以存储两个值，分别对应于初始状态和电导率变化后的状态。
另外，下面给出了一些实施例，其中在所述存储元件中提供了气泡形成区。
当形成存储元件时，在包括惰性气体的气氛中通过蒸镀方法沉积包括所述存储元件的有机化合物23a的层。图2A描绘了一种状态，其中通过向第一导电层21a和第二导电层24a施加电压，来自包括有机化合物23a的所述层的各种气体组分富集起来，从而形成气泡26。此时，可以说所述存储元件的气泡形成区是包括有机化合物层23a的层。应该注意到，第一导电层21a形成在具有绝缘表面的衬底20上，而且所述第一导电层21a的周边覆盖有隔板22。
另外，作为另一实施例，当形成所述存储元件时，所述存储元件的第一导电层21b在包括惰性气体等的气氛中通过溅射方法形成。图2B描绘了一种状态，其中通过在第一导电层21b和第二导电层24b上施加电压，主要来自所述第一导电层11b的各种气体组分富集在一起，从而形成气泡26。此时，可以说，所述存储元件的气泡形成区是第一导电层21b。
另外，作为另一实施例，当形成存储元件时，存储元件的第一导电层21c在包括惰性气体等的气氛中通过溅射方法形成，而所述存储元件的第二导电层24c在包括惰性气体等的气氛中通过蒸镀方法形成。图2c给出了一种状态，其中通过在第一导电层21c和第二导电层24c上施加电压，主要来自第一导电层21c和第二导电层24c的各种气体组分集中在一起，由此形成气泡26。此时，可以说存储元件的气泡形成区是第一导电层21c和第二导电层24c。
本发明不限于上述三个实施例，而且在所述存储元件中可以提供气泡形成区。
图3示出了其中通过在有机存储器的电极对上施加电压而在电极对之间形成气泡的部分的横截面TEM照片(大小为2mm×2mm)。在图3中，可以观察到形成了直径为7μm-8μm的气泡，和存在着其中第二导电层被上推的部分以及其中包括有机化合物的所述层变薄的部分。尽管包括有机化合物的层在施加电压之前厚度均匀，但在施加电压后厚度发生了明显变化。因此，电极对的间距部分改变。应该注意到所述有机存储器具有短路部分，虽然所述短路部分在图3中没有示出。
图3所示的有机存储器的叠层结构采用厚度为110nm的透明导电层作为第一导电层，其中所述透明导电层采用溅射方法形成。采用ITO(氧化铟锌)或ITSO(含有氧化硅的氧化铟锡，采用含2wt％-10wt％氧化硅的ITO钯通过溅射方法制备)作为所述有机存储器的所述透明导电层。除了ITSO以外，可以采用透明导电薄膜，比如含有氧化硅的透光导电氧化物薄膜(IZO)，在所述IZO中铟氧化物混合了2％-20％的锌氧化物。本文中，含有微量Si的ITO(ITSO)用作所述透明导电层。另外，采用通过蒸镀方法制备的厚度为270nm的铝膜作为第二导电层。另外，采用通过蒸镀法制备的厚度为35nm的TPD(4，4’-二[N-(3-甲基苯基)-N-苯基-氨基)]-联苯)作为在所述第一导电层和第二导电层之间形成的包括有机化合物的层。应该注意的是TPD的玻璃转变温度是60℃。
另外，对其中形成气泡的部分及其周边采用X射线显微分析仪(EDX)进行了光谱测量。在图11所示的TEM照片中示出了在其中形成气泡的部分及其周边进行EDX测量的位置。图12给出了在图11中所示位置的EDX光谱测量结果。
在通过EDX进行的光谱测量中，测量了通过用电子束(200keV)辐射所述测量位置得到的二次X射线。在每条光谱中观察到了Cu峰。这是因为在其中形成胶棉膜的网格是Cu制成的。可以理解，这并不是因为所述网格部分被电子束辐射，而是因为当辐射的电子束和试样接触时部分被散射，并且被散射的电子束和所述网格部分接触，由此观察到了Cu的特征X射线。由于在其中采用胶棉膜作为参比样的第七条光谱中也观察到了Cu，所以可以理解Cu峰无关紧要。另外，虽然有光谱显示有C或Ga，但这可能是因为杂质或FIB入射离子而导致观察到C或Ga的谱线。
第一条光谱是玻璃衬底的测量结果；第二条光谱是含有微量Si的ITO的测量结果(第一导电层)；第三条光谱是TPD的测量结果；第五条光谱是铝的测量结果(第二导电层)；第六条光谱是随后在FIB工艺中沉积的碳涂层的测量结果；和第七条光谱是用作参比样的胶棉膜的测量结果。
第四条光谱给出了气泡部分的测量结果，所观察到的谱线部分是Cu和C。观察到Cu是因为上述网格。作为第四条光谱的谱线部分的检测到的C远小于TPD光谱中的C峰，而且基本和用作参比样的胶棉膜的光谱中的相同。
所以，根据TEM观测结果和EDX测量结果，可以确认在气泡部分没有物质存在。
实施模式2
图4A示出了根据本发明教导的存储器器件的一个结构实施例。该存储器器件包括其中存储单元421以矩阵形式提供的存储单元阵列422、具有列解码器426a的位线驱动电路426、读电路426b和写电路426c、包括行解码器424a和电平移动电路424b的字线驱动电路424，和具有布线电路等并与外面部分发射和接收信号的接口423。请注意，此处所述存储器器件416的构造仅仅是一个例子，所述存储器器件可以具有另一电路，比如感应放大器、输出电路或缓冲器，以及在所述位线驱动电路中可以提供写电路。
所述存储单元421具有形成字线Wy(1≤y≤n)的第一导电层、形成位线Bx(1≤x≤m)的第二导电层、和包括有机化合物的层。所述包括有机化合物的层在所述第一导电层和第二导电层之间以单层或堆叠层的形式提供。沿着X方向延伸的字线Wy和沿着Y方向延伸的位线Bx互相交叉，在所述交叉部分形成一个存储元件。在本说明书中，所述交叉部分被当作存储元件，而由所述字线和位线包围的区域(所述区域包括存储元件)称作存储单元。另外，在相邻存储元件之间提供了由绝缘材料形成的隔板，以覆盖每个第一导电层的周边。
应该注意到，采用高导电性的元素或化合物等作为第一和第二导电层的材料。优选，可以采用容易通过热产生气泡的导电材料。例如，可以采用含有17wt％-18wt％氧的ITO靶在含有氧的气氛中通过溅射方法形成，从而使得所述第一导电层可以包括18wt％或更多的氧。代替包括氧的气氛，所述第一导电层可以在包括惰性元素，比如氮或氩，的气氛中形成，使得所述第一导电层可以包括所速惰性元素。
另外，在所述第一导电层和第二导电层之间提供的包括有机化合物的层是无机绝缘体和有机化合物的混合层，或者有机化合物和无机化合物的混合层，每种情况都通过电作用而改变。
在这种实施模式中，通过电作用在存储单元中写入数据。具有上述结构的存储单元的电导率在施加电压前后发生改变，使得可以存储两个数值，所述两个数值分别对应于初始状态和电导率改变后的状态。
在第一导电层和第二导电层之间提供的包括有机化合物的层可以以单层或者包括多层的堆叠层形式提供。可以采用具有高空穴传输性质的有机化合物材料或者具有高电子传输性质的有机化合物材料作为在第一导电层和第二导电层之间提供的有机化合物。包括有机化合物的层可以通过蒸镀方法、电子束蒸镀方法、溅射方法、或CVD方法等形成。另外，包括有机化合物和无机化合物的混合层可以通过同时沉积所述材料的每一种来形成。可以通过将同种方法或不同种类的方法组合起来形成，比如通过电阻加热蒸镀的共-蒸镀、通过电子束蒸镀的共-蒸镀、通过电阻加热蒸镀和电子束蒸镀的共-蒸镀、通过电阻加热蒸镀和溅射的成膜、或者通过电子束蒸镀和溅射的成膜。
芳族胺化合物(换而言之，具有苯环-氮键的化合物)，比如4，4’-二[N-(1-萘基)-N-苯基-氨基]-联苯(缩写成α-NPD)、4，4’-二[N-(3-甲基苯基)-N-苯基-氨基]-联苯(缩写成TPD)、4，4’，4”-三(N，N-二苯基-氨基)-三苯基胺(缩写成TDATA)、4，4’，4”-三[N-(3-甲基苯基)-N-苯基-氨基]-三苯基胺(缩写成MTDATA)、4，4’-二(N-(4-(N，N-二-间甲苯基氨基)苯基)-N-苯基氨基)联苯(缩写成DNTPD)，或者酞菁化合物，比如酞菁(缩写成H2Pc)、酞菁铜(缩写成CuPc)、酞菁氧钒(缩写成VOPc)，可以用作具有高空穴输送性质的有机化合物材料。此处提到的物质主要是空穴迁移率为10-6cm2/Vs或以上的物质。
由具有喹啉骨架或者苯并喹啉骨架的金属络合物制成的材料，比如三(8-喹啉醇合)铝(缩写成Alq3)、三(4-甲基-8-喹啉醇合)铝(缩写成Almq3)、二(10-羟基苯并[h]-喹啉酸合)铍(缩写成BeBq2)、和二(2-甲基-8-喹啉醇合)-4-苯基苯酚合铝(缩写成BAlq)可以用作具有高电子传输性质的有机化合物材料。同样，可以采用比如具有噁唑基或噻唑基配体的金属络合物的材料，比如二[2-(2-羟苯基)苯并噁唑]锌(缩写成Zn(BOX)2)和二[2-(2-羟苯基)苯并噻唑]锌(缩写成Zn(BTZ)2)。另外，除了金属络合物以外，可以采用2-(4-联苯基)-5-(4-叔-丁基苯基)-1，3，4-噁二唑(缩写成PBD)、1，3-二[5-(对-叔-丁基苯基)-1，3，4-噁二唑-2-基]苯(缩写成OXD-7)、3-(4-叔-丁基苯基)-4-苯基-5-(4-联苯基)-1，2，4-三唑(缩写成TAZ)、3-(4-叔-丁基苯基)-4-(4-乙基苯基)-5-(4-联苯基)-1，2，4-三唑(缩写成p-EtTAZ)、红菲绕啉(缩写成Bphen)、浴铜灵(缩写成BCP)等。此处提到的物质主要是电子迁移率为10-6cm2/Vs或以上的物质。
下面，描述了所述存储元件在施加电压前后的电导率变化。
当在第一导电层和第二导电层之间施加电压时，电流流动生热。在第一导电层和第二导电层之间提供的包含有机化合物的层，当温度上升到形成所述包括有机化合物的层的材料的玻璃转变温度时，具有流动性。当所述材料的流动性变高时，第一导电层和第二导电层之间的间距很容易变化。
施加电压时，通过在第一导电层中形成或者来自所述包括有机化合物的层的气泡，在电极对之间发生伴随体积突变的状态变化。通过利用基于所述状态变化的作用力，促进了在电极对之间的短路。另外，在有些情况下，通过施加电压导致的冲击，在所述层之间的界面附近发生部分剥离。所以，存储元件的电导率在电压施加前后改变。
由此，可以在低功耗下在所述存储单元中写入数据。
随后，将描述从存储元件中读取数据的操作(参见图4B)。此处，读电路426b包括电阻元件446和感应放大器447。但是，读电路426b并不限于上述结构，而且读电路可以具有任何结构。
通过在第一导电层和第二导电层上施加电压以读取所述存储元件的电阻值，进行读数据操作。例如，在通过如上所述施加电动作来写数据的情况下，没有电动作的电阻值Ra1和在加入电动作使得在所述两个导电层之间产生短路的情况下的电阻值Rb1满足Ra1＞Rb1。通过电读取电阻值的这个差值进行读数据操作。
例如，从包括多个存储单元的存储单元阵列422中，读取位于第x列和第y行的一个存储单元421的数据。在此情况下，通过行解码器424a、列解码器426a和选择器426c，选择第x列的位线Bx和第y行的字线Wy。随后，包括在存储器421中的绝缘层和电阻元件446处于串联连接状态。因此，电压施加在这两个串联连接的电阻元件的相对端，结点α的电势变为根据绝缘层452的电阻值Ra或Rb的电阻分压电势。结点α的电势供给感应放大器447。在所述感应放大器447中进行含有“0”和“1”中的哪一个的判断。随后，含有所述感应放大器447判断的“0”或“1”的信息的信号被提供给外部。
根据上述方法，由利用了电阻值差值和电阻分压的电压值读取存储元件中的电阻状态。但是，可以采用比较电流值的方法。该方法例如利用了满足Ia1＜Ib1的值Ia1和Ib1，其中Ia1是电动作没有加到所述第一导电层和第二导电层情况下的电流值，Ib1是电动作加到所述第一导电层和第二导电层使得在所述两个导电层之间产生短路情况下的电阻值。
由于具有上述结构的存储元件和具有上述存储元件的半导体器件是永久存储器，所以不需要并入用于存储数据的电池。可以提供小尺寸的、薄的、轻质半导体器件。
应该注意到，在本实施模式中采用存储器电路简单的无源矩阵型存储元件和具有该存储元件的半导体器件作为例子。但是，即使在采用有源矩阵型存储器电路的情况下，也可以按照相似方式写入或读出数据。
另外，本实施模式可以和实施模式1自由结合。
实施模式3
在实施模式3中，描述了和实施模式2结构不同的存储器器件。具体而言，将给出其中存储器器件具有有源矩阵结构的情况。
图5A给出了本实施模式所示的存储器器件的结构实施例。所述存储器器件包括其中存储单元521以矩阵形式提供的存储单元阵列522、具有列解码器526a、读电路526b和选择器526c的位线驱动电路526、具有低解码器524a和电平转移电路524b的字线驱动电路524、和具有写电路等并与外部通讯的接口523。应该注意到，此处所示的存储器器件516的结构仅仅是一个例子。存储器器件516可以包括其它电路，比如感应放大器、输出电路和缓冲器。所述写电路可以在所述位线驱动电路中提供。
所述存储单元阵列521包括形成字线Wy(1≤y≤n)的第一布线、形成位线Bx(1≤x≤m)的第二布线、晶体管540、存储元件541和存储单元521。存储元件541具有其中绝缘层(包括有机化合物的层)设置在一对导电层之间的结构。
图5B示出了存储单元阵列522的顶试图，和图5A的方块图对应。
在存储单元阵列522中，在矩阵中提供了沿着第一方向延伸的第一布线505a和第一布线505b，以及沿着和第一方向垂直的第二方向延伸的第二布线502。第一布线的每一条与晶体管540a和晶体管540b的源电极或漏电极相连。第二布线与晶体管540a和晶体管540b的栅电极相连。而且，第一导电层506a和第一导电层506b的每一层与晶体管540a和540b的源电极或漏电极相连，但不和第一布线相连。随后，绝缘层512和第二导电层513堆叠在第一导电层506a和第一导电层506b的每一层上，以提供存储元件541a和存储元件541b。在相邻的每一存储单元521之间提供了隔板(绝缘层)507，所述包括有机化合物的层512和第一导电层513堆叠在所述第一导电层和隔板507上。
在第二导电层513上提供了保护层514。另外，采用薄膜晶体管(TFT)作为晶体管540a和540b。图6示出了沿着图5B的线A-B截取的横截面。应该注意到，对图6中与图5A或5B相同的部分采用了同样的附图标记。
图6中给出的存储器器件提供在具有绝缘表面的衬底500上，以及提供了第一基底绝缘层501a、第二基底绝缘层501b、栅绝缘层508、第一层间绝缘层509和第二层间绝缘层511。另外，在衬底500上，提供了形成晶体管540a的半导体层504a、栅电极层502a以及还充当源电极层或漏电极层的布线505a。
尽管此处描述的是顶栅TFT的例子，但是本发明的应用可以和TFT结构无关，而且本发明可以应用到底栅TFT(逆交错式TFT)或者交错(staggered)式TFT上。另外，不限于单栅晶体管，可以采用具有多沟道形成区的多栅晶体管，例如，双栅晶体管。
本发明不限于图6所示的TFT结构，需要时可以采用在沟道形成区和漏区(或者源区)之间具有LDD区的微掺杂的漏(LDD)结构。这种结构具有在沟道形成区与通过添加高浓度杂质元素形成的源区或漏区之间掺杂低浓度杂质元素的区域。这个区域称作LDD区。可替换地，可以采用GOLD结构(栅-漏重叠的LDD)，其中LDD区与在栅绝缘膜之间的栅电极重叠。
尽管将在玻璃衬底上形成的薄膜晶体管作为晶体管540a、540b的例子，但是并没有具体限制。可以采用在半导体衬底比如Si上形成的场效应晶体管(FET)作为晶体管540a和540b。另外，可将SOI衬底用作所述衬底，而且在其上可以提供元素形成层。所述SOI衬底可以通过SIMOX方法形成，由此方法通过附着晶片或者通过注入氧离子到Si衬底中而在里面形成绝缘层。
在本实施模式中可以按照与实施模式2相同的方式写或读数据。
图7A和7B给出了在有源矩阵型器件中通过电动作读取存储元件部分的数据的情况的具体例子。
描述了具有图7B所示结构的例子。此处，读电路526b包括晶体管元件和感应放大器547。但是，所述读电路526b不限于上述结构，而且所述读电路可以具有任何结构。
通过施加电压到第一导电层和第二导电层上并读取存储元件的电阻值来执行读数据的操作。例如，在如上所述通过上述电动作写入数据的情况下，没有加入电动作的电阻值Ra1和在加入了电动作以产生短路的情况下的电阻值Rb1满足Ra1＞Rb1。通过电读取这种电阻值的差值，进行读数据操作。
例如，从包括多个存储单元的存储单元阵列522中读取位于第x列和第y行的一个存储单元521的数据。在这种情况下，首先，通过行解码器524a、列解码器526a和选择器526c选择在第x列的位线Bx和在第y行的字线Wy。随后，在存储单元521中包括的绝缘层与电阻元件处于串联连接状态。因此，当在这两个串联连接的电阻元件的相对端施加电压时，结点α的电势根据存储元件(包括有机化合物的层)的电阻值Ra或Rb变为电阻分压电势。结点α的电势施加到感应放大器547上。在所述感应放大器547中，对所含的是“0”和“1”信息中的哪一个进行判断。此后，由所述感应放大器547判断的含有信息“0”或“1”的信号被提供给外部。
图7A给出了其中写入数据“0”的存储元件部分的电流-电压特征曲线551、其中写入数据“1”的存储元件部分的电流-电压特征曲线552、和电阻元件的电流-电压特征曲线553。此处，给出了采用晶体管546作为电阻元件的情况。另外，将描述在读取数据中在第一导电层506a和第二导电层513之间施加3V作为操作电压的情况。
在图7A中，对于具有其中写入数据“0”的存储元件部分的存储单元而言，所述存储元件部分的电流-电压特征曲线551和所述晶体管的电流-电压特征曲线553的交点是动作点，在此时结点α的电势是V1(V)。结点α的电势施加到感应放大器547上。在所述存储单元中存储的数据在感应放大器547中识别成“0”。
同时，对于具有其中写入数据“1”的存储元件部分的存储单元而言，所述存储元件部分的电流-电压特征曲线552和所述晶体管的电流-电压特征曲线555的交点是动作点，在此时结点α的电势是V2(V)(V1＞V2)。结点α的电势施加到感应放大器547上。在所述存储单元中存储的数据在感应放大器547中识别成“1”。
因此，可以通过读取根据所述存储元件部分541电阻值的所述电阻分压电势，识别在所述存储单元中存储的数据。
本实施模式可以与实施模式1或实施模式2自由组合。
实施模式4
实施模式4描述了具有上述实施模式所示的存储器器件的半导体器件的例子，请参考附图。
在实施模式4中示出的半导体器件的一个特征在于所述半导体器件可以无接触读写数据。数据传输系统在广义上分成三种：通过相对设置的一对线圈相互感应通讯的电磁耦合方法、通过感应电磁波通讯的电磁感应方法、以及通过采用电波通讯的电波方法，可以采用这些方法中的任一种。用于发送数据的天线可以以两种方式提供。一种方式是在具有多个元件和存储元件的衬底上提供天线，另一种方法是在具有多个元件和存储元件的衬底上提供接线部分并且将在另一衬底上提供的天线和所述接线部分连接。
首先，参考图8，对在具有多个元件和存储元件的衬底上提供天线的情况下，半导体器件结构的结构实施例进行了描述。
图8示出了包括存储器器件的半导体器件，所述存储器器件具有有源矩阵结构。在衬底300上，提供了包括晶体管310a和310b的晶体管部分330、包括晶体管320a和320b的晶体管部分340、和包括绝缘层310a、301b、308、309、311、316和314的元件形成层335。在所述元件形成层335的上侧，提供存储元件部分325以及充当天线的导电层343。
应该注意到，在此给出了其中存储元件部分325或者充当天线的导电层343提供在所述元件形成层335上侧的情况；但是，本发明并不限于此结构，可以在元件形成层335的下侧或者其同一层里，提供所述存储元件部分325或者充当天线的导电层343。
所述存储元件部分325包括存储元件315a和315b。存储元件315a通过在第一导电层306a上堆叠隔板(绝缘层)307a、隔板(绝缘层)307b、绝缘层312和第二导电层313形成。存储元件315b通过在第一导电层306b上堆叠隔板(绝缘层)307b、隔板(绝缘层)307c、绝缘层312和第二导电层313提供。而且，形成了充当保护膜的绝缘层314来覆盖第二导电层313。
在存储元件315a中，提供了第一导电层306a，而且第一导电层306a连接到晶体管310a的源电极层或漏电极层。在存储元件315b，提供了第一导电层306b，而且第一导电层306b连接到晶体管310b的源电极层或漏电极层。换句话说，每一存储元件连接到一个晶体管上。提供绝缘层312整个覆盖第一导电层306a、306b和隔板(绝缘层)307a、307b、307c；但是，它可以在每个存储单元中选择形成。请注意，可以采用上述实施模式描述的材料和制备方法形成存储元件315a和315b。
在存储元件315a中，可以在第一导电层306a和绝缘层312之间，或者绝缘层312和第二导电层313之间，提供整流元件。所述整流元件也可以采用上述任一材料提供。另外，这对存储元件315b同样适用。
此处，在由和第二导电层313相同的层形成的导电层341上，提供了导电层342和343，作为天线。充当天线的导电层可以由和第二导电层313相同的层形成。
选自金(Au)、铂(Pt)、镍(Ni)、钨(W)、钼(Mo)、钴(Co)、铜(Cu)、铝(Al)、锰(Mn)或钛(Ti)或含有部分这些元素的合金，可以用作充当天线的导电层343的材料。而且，蒸镀方法、溅射、CVD方法、任何印刷方法比如凹版印刷或者丝网印刷、液滴喷射法(droplet discharging)等，可以用来形成充当天线的导电层343。
包括在元件形成层335中的晶体管310a、310b、310c和310d中的每一个可以通过p沟道TFT或者n沟道TFT或者结合p沟道TFT和n沟道TFT的CMOS电路提供。而且，对于在晶体管310a、310b、310c和310d中包括的半导体层，可以采用任何结构。例如，可以形成杂质区(包括源区、漏区或者LDD区)，而且可以采用p沟道型或者n沟道型。可以形成绝缘层(侧壁)以和栅电极的侧面相接触，或者针对源和漏区和栅电极之一或全部来形成硅化物层。镍、钨、钼、钴或铂等可以用作所述硅化物层的材料。
包括在元件形成层335中的晶体管310a、310b、310c和310d中的每一个可以采用有机晶体管提供，在所述晶体管中形成晶体管的半导体层由有机化合物形成。在这种情况下，包括所述有机晶体管的元件形成层335可以采用印刷方法或液滴喷射法等形成在衬底300上，所述衬底是柔性衬底，比如塑料衬底。采用印刷方法或液滴喷射法等，可以以低成本制备半导体器件。
而且，元件形成层335、存储元件315a和315b以及充当天线的导电层343可以通过上述蒸镀方法、溅射、CVD方法、印刷方法或液滴喷射法等形成。应该注意到，可以采用不同方法形成不同部件。例如，为了获得要求高速操作的晶体管，在衬底上提供由Si或类似物形成的半导体层，并通过热处理结晶，然后，可以采用印刷方法或者液滴喷射法，在元件形成层的上侧以有机晶体管形式提供充当开关元件的晶体管。
应该注意到，可以提供和所述晶体管连接的传感器。就所述传感器而言，可以采用通过物理方法或化学方法检测性质，比如温度、湿度、亮度、气体、重力、压力、声响(振动)和加速度，的元件。所述传感器可以由半导体元件，比如电阻元件、电容耦合元件、感应耦合元件、光电元件、光电转换元件、热电元件、晶体管、热敏电阻或二极管，形成。
可以通过剥离技术实现向柔性衬底的转移。在这种情况下，在第一衬底，比如玻璃衬底上提供了剥离层或分离层后，形成了TFT和存储器。使剥离发生在所述剥离层内部或其界面处，或者去除所述分离层以从所述第一衬底上剥离TFT和存储器。所剥离的TFT和存储器可以转移到柔性的第二衬底上。
另外，这种实施模式可以和实施方案1、2或3自由结合。
实施模式5
根据本实施模式的半导体器件的结构可以参考图9A进行描述。如图9A所示，本发明的半导体器件620具有无接触数据通讯的功能，包括电源供应电路611、时钟生成电路612、数据解调/调制电路613、用于控制其它电路的控制电路614、接口电路615、存储器电路616、数据总线617、天线(天线线圈)618、传感器621和传感器电路622。
根据由天线618输入的交流信号，通过所述电源供应电路611生成了供给半导体器件620中的每个电路的各种电源供应。根据由天线618输入的交流信号，通过时钟生成电路612生成了供给半导体器件620中的每个电路的各种时钟信号。数据解调/调制电路613具有对和读/写器619通讯的数据进行解调/调制的功能。控制电路614具有控制存储器电路616的功能。天线618具有发射/接收电磁场或电波的功能。读/写器619和半导体器件通讯并对其进行控制，并且控制和所述半导体器件的数据相关的过程。应该注意到，半导体器件的结构不限于上述结构，例如可以另外提供其它元件，比如电源供应电压的限制电路以及有关加密的硬件。
存储器电路616具有存储元件，在所述存储元件中，在一对导电层之间设置了由外部电动作或光照射改变的绝缘层。应该注意到，存储器电路616可以仅仅具有其中绝缘层设置在一对导电层之间的存储元件，或者可以具有结构不同的另一储存器电路。所述具有不同结构的存储器电路对应于，例如，选自DRAM、SRAM、掩模ROM、PROM、EPROM、EEPROM或闪存的一种或多种。
采用半导体元件比如电阻元件、电容耦合元件、感应耦合元件、光电元件、光电转换元件、热电元件、晶体管、热敏电阻或二极管，形成传感器623a。传感电路623a检测阻抗、电抗、感抗、电压或电流的变化，并进行模拟/数字(A/D)转换以输出信号到控制电路614。
接下来，参考附图描述安装了本发明半导体器件的电子器件的模式。此处所示电子器件是蜂窝式电话，包括框架体700和706、面板701、外壳702、印刷线路板703、操作开关704和电池705(参见图9B)。面板701被可拆卸地结合到外壳702中。外壳702装配到印刷线路板703中。外壳702的形状和尺寸根据其中将结合面板701的电子器件适当变化。在印刷线路板703上，安装了多个封装的半导体器件，而且本发明的半导体器件可以用作所述多个封装的半导体器件之一。在印刷线路板703上安装的多个半导体器件具有控制器、中央处理单元(CPU)、存储器、电源电路、音频处理电路和发射/接收电路等的功能之一。
面板701通过连接膜708固定连接到印刷线路板703上。上述面板701、外壳702以及印刷线路板703，和操作开关704以及电池705一起放置在框架体700和705中。提供了包括在面板701中的像素区709，以通过在框架体700中提供的开放窗口进行观察。
如上所述，根据本发明的半导体器件小、薄而且轻，所以该电子器件的框架体700和706中的有限空间可以有效利用。
另外，由于本发明的半导体器件包括具有简单结构的存储元件，所以可以提供采用便宜半导体器件的电子器件，其中在所述简单结构中，绝缘层(即，包括置于一对电极之间的有机化合物的层)由外部电动作改变并设置在一对导电层之间。而且，由于本发明的半导体器件容易高度集成，所以可以提供采用包括高容量存储电路的半导体器件的电子器件。
应该注意到，所示框架体700和706是蜂窝式电话外部的例子，根据本实施模式的电子器件可以根据其功能或目的用途而进行各种修改。
本实施模式可以和实施模式1、2、3或4自由结合。
实施模式6
根据本发明，可以形成用作无线芯片的半导体器件。无线芯片可以广泛应用，而且可用于安装到在比如钞票、硬币、证券、无记名债券、证书(驾驶证、居民卡等，参见图10A)、包装物体的容器(包装纸、瓶子等，参见图10C)、记录介质(DVD、录像带等，参见图10B)、车辆(自行车等，参见图10D)、个人物品(包、眼镜等)、食物、植物、动物、人体、衣服、生活器具、和比如电子器件或包裹运输标签的制品(参见图10E和10F)，的物体上。所述电子器件表示液晶显示器、EL显示器、电视单元(也简单记为TV、TV机或者TV接收器)或蜂窝电话等。
根据本发明的半导体器件910安装在印刷衬底上、附着到表面上、或者结合以固定到物体里。例如，半导体器件结合在书本的纸张里，或者结合在包装的有机树脂里以在每个物体中固定。就根据本发明的半导体器件910而言，实现了尺寸小、形状薄以及重量轻，而且即使在固定到所述物体中以后也不会破坏所述物体本身的有吸引力的设计。另外，通过在钞票、硬币、证券、无记名债券和证书等中提供根据本发明的半导体器件910，可以获得认证功能，而且通过采用所述认证功能可以防止对其的伪造。另外，通过在包装物体的容器、记录介质、个人物品、食物、衣服、生物器具和电子器件等中提供根据本发明的半导体器件910，比如检测系统的系统可以高效运行。
本实施模式可以和实施模式1、2、3、4或5自由结合。
本申请基于2005年3月31日在日本专利局提交的专利申请系列No.2005-103559，其全部内容在此引入作为参考。

Claims (27)

1.半导体器件，包括：
多个存储元件，
其中所述存储元件的每一个都具有第一导电层、包括有机化合物的层、和第二导电层的叠层结构，和
其中所述存储元件的每一个都具有气泡形成区。
2.权利要求1的半导体器件，其中通过在所述第一导电层和第二导电层上施加电压，从所述气泡形成区在所述第一导电层和第二导电层之间形成了气泡，而且通过由所述形成的气泡导致的压力使得在所述第一导电层和第二导电层之间短路，以在所述存储元件中写入数据。
3.权利要求1的半导体器件，其中通过在所述第一导电层和第二导电层之间产生的热，从所述气泡形成区在所述第一导电层和第二导电层之间形成了气泡，而且通过由所述形成的气泡导致的压力使得在所述第一导电层和第二导电层之间的间距部分改变，以在所述存储元件中写入数据。
4.权利要求1的半导体器件，其中所述包括有机化合物的层包括玻璃转变温度为50℃-200℃的有机化合物。
5.权利要求1的半导体器件，还包括多条沿着第一方向延伸的位线和多条沿着和所述第一方向垂直的第二方向延伸的字线，
其中所述第一导电层电连接到所述位线上，而且所述第二导电层电连接到所述字线上。
6.半导体器件，包括：
多个存储元件，
其中所述存储元件每个都具有第一导电层、包括有机化合物的层、和第二导电层的叠层结构，和
其中所述存储元件每个都具有气泡形成区，而且所述气泡形成区包括所示第一导电层的一部分。
7.权利要求6的半导体器件，其中通过在所述第一导电层和第二导电层上施加电压，从所述气泡形成区在所述第一导电层和第二导电层之间形成了气泡，而且通过由所述形成的气泡导致的压力使得在所述第一导电层和第二导电层之间短路，以在所述存储元件中写入数据。
8.权利要求6的半导体器件，其中通过在所述第一导电层和第二导电层之间产生的热，从所述气泡形成区在所述第一导电层和第二导电层之间形成了气泡，而且通过由所述形成的气泡导致的压力使得在所述第一导电层和第二导电层之间的间距部分改变，以在所述存储元件中写入数据。
9.权利要求6的半导体器件，其中所述包括有机化合物的层包括玻璃转变温度为50℃-200℃的有机化合物。
10.权利要求6的半导体器件，还包括多条沿着第一方向延伸的位线和多条沿着和所述第一方向垂直的第二方向延伸的字线，
其中所述第一导电层电连接到所述位线上，而且所述第二导电层电连接到所述字线上。
11.半导体器件，包括：
多个存储元件，
其中所述存储元件每个都具有第一导电层、包括有机化合物的层、和第二导电层的叠层结构，和
其中所述存储元件每个都具有气泡形成区，而且所述气泡形成区包括所述包括有机化合物的层的一部分。
12.权利要求11的半导体器件，其中通过在所述第一导电层和第二导电层上施加电压，从所述气泡形成区在所述第一导电层和第二导电层之间形成了气泡，而且通过由所述形成的气泡导致的压力使得在所述第一导电层和第二导电层之间短路，以在所述存储元件中写入数据。
13.权利要求11的半导体器件，其中通过在所述第一导电层和第二导电层之间产生的热，从所述气泡形成区在所述第一导电层和第二导电层之间形成了气泡，而且通过由所述形成的气泡导致的压力使得在所述第一导电层和第二导电层之间的间距部分改变，以在所述存储元件中写入数据。
14.权利要求11的半导体器件，其中所述包括有机化合物的层包括玻璃转变温度为50℃-200℃的有机化合物。
15.权利要求11的半导体器件，还包括多条沿着第一方向延伸的位线和多条沿着和所述第一方向垂直的第二方向延伸的字线，
其中所述第一导电层电连接到所述位线上，而且所述第二导电层电连接到所述字线上。
16.半导体器件，包括：
多个存储元件，
其中所述存储元件每个都具有第一导电层、包括有机化合物的层、和第二导电层的叠层结构，和
其中所述存储元件每个都具有气泡形成区，而且所述气泡形成区包括所述第二导电层的一部分。
17.权利要求16的半导体器件，其中通过在所述第一导电层和第二导电层上施加电压，从所述气泡形成区在所述第一导电层和第二导电层之间形成了气泡，而且通过由所述形成的气泡导致的压力使得在所述第一导电层和第二导电层之间短路，以在所述存储元件中写入数据。
18.权利要求16的半导体器件，其中通过在所述第一导电层和第二导电层之间产生的热，从所述气泡形成区在所述第一导电层和第二导电层之间形成了气泡，而且通过由所述形成的气泡导致的压力使得在所述第一导电层和第二导电层之间的间距部分改变，以在所述存储元件中写入数据。
19.权利要求16的半导体器件，其中所述包括有机化合物的层包括玻璃转变温度为50℃-200℃的有机化合物。
20.权利要求16的半导体器件，还包括多条沿着第一方向延伸的位线和多条沿着和所述第一方向垂直的第二方向延伸的字线，
其中所述第一导电层电连接到所述位线上，而且所述第二导电层电连接到所述字线上。
21.半导体器件，包括：
多条沿着第一方向延伸的位线；
多条沿着和所述第一方向垂直的第二方向延伸的字线；和
存储元件，
其中所述存储元件具有形成所述位线的第一导电层、包括有机化合物的层、和形成所述字线的第二导电层的叠层结构，和
其中所述包括有机化合物的层包括玻璃转变温度为50℃-200℃的有机化合物。
22.半导体器件，包括：
多条沿着第一方向延伸的位线；
多条沿着和所述第一方向垂直的第二方向延伸的字线；和
存储元件，
其中所述存储元件具有形成所述位线的第一导电层、包括有机化合物的层、和形成所述字线的第二导电层的叠层结构，和
其中所述存储元件在所述第一导电层和第二导电层之间具有气泡。
23.权利要求22的半导体器件，其中所述气泡和所述第一导电层的一部分以及所述第二导电层的一部分重叠，和
其中所述第一导电层的所述部分和所述第二导电层的所述部分的间距大于其它部分。
24.驱动半导体器件的方法，包括下列步骤：
在具有第一导电层、包括有机化合物的层、和第二导电层的存储元件上施加电压；
在所述第一导电层和第二导电层之间形成气泡；和
通过由所述形成的气泡导致的压力使得所述第一导电层和第二导电层短路，以在所述存储元件中写入数据。
25.权利要求12的半导体器件驱动方法，其中所述包括有机化合物的层包括玻璃转变温度为50℃-200℃的有机化合物。
26.驱动半导体器件的方法，包括下列步骤：
在具有第一导电层、包括有机化合物的层、和第二导电层的存储元件上施加电压，以在所述存储元件中产生热；
由所述存储元件中产生的热在所述第一导电层和第二导电层之间形成气泡；和
通过基于所述形成的气泡的压力部分改变所述第一导电层和第二导电层的间距，以在所述存储元件中写入数据。
27.权利要求26的半导体器件驱动方法，其中所述包括有机化合物的层包括玻璃转变温度为50℃-200℃的有机化合物。
CNB2006100719871A 2005-03-31 2006-03-31 半导体器件和其驱动方法 Expired - Fee Related CN100543988C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005103559 2005-03-31
JP2005103559 2005-03-31

Publications (2)

Publication Number Publication Date
CN1841734A true CN1841734A (zh) 2006-10-04
CN100543988C CN100543988C (zh) 2009-09-23

Family

ID=36592906

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100719871A Expired - Fee Related CN100543988C (zh) 2005-03-31 2006-03-31 半导体器件和其驱动方法

Country Status (5)

Country Link
US (1) US7358590B2 (zh)
EP (1) EP1708272A3 (zh)
KR (1) KR101280295B1 (zh)
CN (1) CN100543988C (zh)
TW (1) TWI395321B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI467702B (zh) * 2005-03-28 2015-01-01 Semiconductor Energy Lab 記憶裝置和其製造方法
US7679107B2 (en) * 2005-04-28 2010-03-16 Semiconductor Energy Laboratory Co., Ltd. Memory device that utilizes organic layer with a compound that can photoisomerize between conductive layers; at least one of which is light transmitting
US7700984B2 (en) * 2005-05-20 2010-04-20 Semiconductor Energy Laboratory Co., Ltd Semiconductor device including memory cell
EP1886261B1 (en) 2005-05-31 2011-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8212238B2 (en) * 2005-12-27 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7719872B2 (en) * 2005-12-28 2010-05-18 Semiconductor Energy Laboratory Co., Ltd. Write-once nonvolatile memory with redundancy capability
TWI411964B (zh) 2006-02-10 2013-10-11 Semiconductor Energy Lab 半導體裝置
US7605410B2 (en) * 2006-02-23 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101337319B1 (ko) * 2006-10-04 2013-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 이의 제작 방법
EP2076923B1 (en) * 2006-10-24 2012-08-15 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device including storage device and method for driving the same
KR101416876B1 (ko) * 2006-11-17 2014-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조방법
KR101485926B1 (ko) * 2007-02-02 2015-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억장치
US7994607B2 (en) * 2007-02-02 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5525694B2 (ja) * 2007-03-14 2014-06-18 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
WO2008123119A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device provided with the photoelectric conversion device
KR101401528B1 (ko) * 2007-06-29 2014-06-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전변환장치 및 그 광전변환장치를 구비하는 전자기기
WO2009014155A1 (en) 2007-07-25 2009-01-29 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device having the same
EP2453475A4 (en) * 2009-07-09 2016-05-11 Murata Manufacturing Co ANTI MELTING ELEMENT
KR101787734B1 (ko) * 2010-01-20 2017-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
FR2966268B1 (fr) * 2010-10-18 2013-08-16 St Microelectronics Rousset Procédé comprenant une détection d'une remise en boitier d'un circuit intégré après une mise en boitier initiale, et circuit intégré correspondant.

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206665A (en) 1989-08-10 1993-04-27 Canon Kabushiki Kaisha Recording medium, method for preparing the same, recording and reproducing device, and recording, reproducing and erasing method by use of such recording medium
US5989943A (en) * 1989-09-07 1999-11-23 Quicklogic Corporation Method for fabrication of programmable interconnect structure
JP2794348B2 (ja) 1991-06-21 1998-09-03 キヤノン株式会社 記録媒体、その製造方法、情報処理装置
JP3170101B2 (ja) * 1993-04-15 2001-05-28 株式会社東芝 半導体装置及びその製造方法
EP0821826B1 (en) 1996-02-16 2003-07-23 Koninklijke Philips Electronics N.V. Write-once read-many electrical memory element of a conjugated polymer or oligomer
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6288437B1 (en) * 1999-02-26 2001-09-11 Micron Technology, Inc. Antifuse structures methods and applications
DE10045192A1 (de) * 2000-09-13 2002-04-04 Siemens Ag Organischer Datenspeicher, RFID-Tag mit organischem Datenspeicher, Verwendung eines organischen Datenspeichers
US6498056B1 (en) * 2000-10-31 2002-12-24 International Business Machines Corporation Apparatus and method for antifuse with electrostatic assist
EP1344223A4 (en) 2000-10-31 2005-05-25 Univ California BISTABLE ORGANIC DEVICE AND ORGANIC MEMORY CELLS
US7087975B2 (en) * 2000-12-28 2006-08-08 Infineon Technologies Ag Area efficient stacking of antifuses in semiconductor device
US6646912B2 (en) * 2001-06-05 2003-11-11 Hewlett-Packard Development Company, Lp. Non-volatile memory
US6465282B1 (en) * 2001-09-28 2002-10-15 Infineon Technologies Ag Method of forming a self-aligned antifuse link
US7196422B2 (en) * 2001-12-14 2007-03-27 Intel Corporation Low-dielectric constant structure with a multilayer stack of thin films with pores
JP2003243631A (ja) 2002-02-18 2003-08-29 Mitsubishi Electric Corp 薄膜磁性体記憶装置ならびにそれを用いた無線チップ、流通管理システムおよび製造工程管理システム
US6683322B2 (en) 2002-03-01 2004-01-27 Hewlett-Packard Development Company, L.P. Flexible hybrid memory element
US6943065B2 (en) * 2002-03-25 2005-09-13 Micron Technology Inc. Scalable high performance antifuse structure and process
JP3940014B2 (ja) 2002-03-29 2007-07-04 富士通株式会社 半導体集積回路、無線タグ、および非接触型ｉｃカード
US6813182B2 (en) * 2002-05-31 2004-11-02 Hewlett-Packard Development Company, L.P. Diode-and-fuse memory elements for a write-once memory comprising an anisotropic semiconductor sheet
US6828685B2 (en) 2002-06-14 2004-12-07 Hewlett-Packard Development Company, L.P. Memory device having a semiconducting polymer film
JP2004128471A (ja) 2002-08-07 2004-04-22 Canon Inc 不揮発メモリ装置
US7973313B2 (en) 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
JP5110414B2 (ja) 2003-03-19 2012-12-26 大日本印刷株式会社 有機双安定性素子、これを用いた有機双安定性メモリ装置、およびそれらの駆動方法
US6750530B1 (en) * 2003-06-03 2004-06-15 International Business Machines Corporation Semiconductor antifuse with heating element
US20050006640A1 (en) * 2003-06-26 2005-01-13 Jackson Warren B. Polymer-based memory element
US7630233B2 (en) 2004-04-02 2009-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
US7795617B2 (en) * 2004-10-29 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, IC card, IC tag, RFID, transponder, paper money, valuable securities, passport, electronic device, bag, and clothes
US7768014B2 (en) * 2005-01-31 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method thereof
US7791066B2 (en) * 2005-05-20 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof and method for writing memory element

Also Published As

Publication number Publication date
TWI395321B (zh) 2013-05-01
EP1708272A2 (en) 2006-10-04
KR101280295B1 (ko) 2013-07-01
US20060220252A1 (en) 2006-10-05
TW200701438A (en) 2007-01-01
KR20060105643A (ko) 2006-10-11
EP1708272A3 (en) 2012-03-21
CN100543988C (zh) 2009-09-23
US7358590B2 (en) 2008-04-15

Similar Documents

Publication Publication Date Title
CN1841734A (zh) 半导体器件和其驱动方法
US9437620B2 (en) Semiconductor device and manufacturing method thereof
TWI493692B (zh) 記憶元件及半導體裝置
TWI434411B (zh) 半導體裝置
TWI430433B (zh) 半導體裝置和其製造方法
US8649201B2 (en) Memory device, semiconductor device, and driving method therof
CN102222765B (zh) 存储元件以及半导体器件
CN1925187A (zh) 半导体器件的制造方法
CN1866568A (zh) 半导体装置
JP5121183B2 (ja) 半導体装置及びその作製方法
JP2016027572A (ja) 半導体装置及び電子機器
WO2007043285A1 (en) Manufacturing method of semiconductor device
CN101069285A (zh) 半导体器件及其制造方法
US20090140231A1 (en) Semiconductor device and method of manufacturing the same
CN1992369A (zh) 半导体器件以及半导体器件的制造方法
US8865511B2 (en) Semiconductor device and method for manufacturing the same
JP5177976B2 (ja) 半導体装置の作製方法
JP5127178B2 (ja) 半導体装置の作製方法
CN101064361A (zh) 存储元件以及半导体装置
JP4712592B2 (ja) 記憶素子、半導体装置およびその駆動方法
JP5377839B2 (ja) 半導体装置
JP5201853B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090923

Termination date: 20180331

CF01 Termination of patent right due to non-payment of annual fee