CN1808689A - 半导体器件制作方法 - Google Patents

半导体器件制作方法 Download PDF

Info

Publication number
CN1808689A
CN1808689A CNA2005101289518A CN200510128951A CN1808689A CN 1808689 A CN1808689 A CN 1808689A CN A2005101289518 A CNA2005101289518 A CN A2005101289518A CN 200510128951 A CN200510128951 A CN 200510128951A CN 1808689 A CN1808689 A CN 1808689A
Authority
CN
China
Prior art keywords
film
semiconductor device
manufacturing
metal
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101289518A
Other languages
English (en)
Other versions
CN1808689B (zh
Inventor
田村友子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1808689A publication Critical patent/CN1808689A/zh
Application granted granted Critical
Publication of CN1808689B publication Critical patent/CN1808689B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)

Abstract

提出了一种低成本、高可靠性的半导体器件制作方法，其中通过从衬底剥离具有设于衬底上的薄膜晶体管等的元件形成层而制作半导体器件。在衬底上形成金属薄膜，对其进行等离子体处理以在该金属薄膜上形成金属氧化物薄膜，该金属氧化物薄膜上形成元件形成层，形成绝缘薄膜以覆盖该元件形成层，在该绝缘薄膜和元件形成层内形成开口，通过该开口注入腐蚀剂以除去该绝缘薄膜和元件形成层，从该衬底上剥离该元件形成层。可以通过部分地除去该金属薄膜和金属氧化物薄膜并随后采用物理方法而进行该剥离。

Description

半导体器件制作方法
技术领域
本发明涉及半导体器件的制作方法，特别涉及其中使用在支撑衬底和元件形成层之间提供的剥离层而将元件形成层从支撑衬底剥离的半导体器件制作方法。
背景技术
近年来，在诸如管理贵重证券和商品的需要自动识别的任何领域中，对于能够无接触地发送和接收数据的安装RFID(射频识别)的卡片或安装RFID的标签的需求不断增长。安装RFID的卡片通过卡片内的环路天线无接触地从外部器件读取/向外部器件写入数据。和使用磁记录方法记录数据的磁卡相比，安装RFID的卡片具有更大的存储容量和更高的安全性。因此，最近已经提出了能够应用于各种领域的安装RFID的卡片的模式。
通常，RFID由天线和IC芯片组成，该IC芯片是由设于硅晶片上的包括晶体管等的元件形成层制成的。然而近年来，为了降低成本，使用设于玻璃衬底等上的元件形成层的RFID技术研发已经有了进展。根据这种技术，在制作结束之后，要求将设于玻璃衬底上的元件形成层和该玻璃衬底(支撑衬底)分离。已经开发出各种分离设于该支撑衬底上的元件形成层的方法。
例如这些方法为，通过研磨或抛光使支撑衬底减薄而取出元件形成层的方法，通过化学反应等除去支撑衬底的方法，剥离支撑衬底和元件形成层的方法等。对于剥离设在支撑衬底上的元件形成层的方法，已知的方法为，提供由非晶硅(或多晶硅)制成的分离层，通过穿过衬底的激光光线辐射释放非晶硅中包括的氢，由此产生间隙以分离该支撑衬底(见专利文件1)。此外，一种技术为，在元件形成层和支撑衬底之间提供含有硅的剥离层，使用含有卤素氟化物的气体除去该剥离层从而将元件形成层和支撑衬底分离(见专利文件2)。如前所述，设于支撑衬底上的元件形成层的分离方法有许多种。
[专利文件1]日本专利待审查号Hei 10-125929
[专利文件2]日本专利待审查号Hei 8-254686
然而，通过研磨、抛光、或溶解除去支撑衬底的方法会导致诸如由例如应力的物理力量引起的损伤以及沾污。此外，根据这些方法，要重复使用衬底相当困难，并且提高了成本。
对于使用设于支撑衬底和元件形成层之间的剥离层而分离设在支撑衬底上的元件形成层的情形，该剥离层的质量变得重要。也就是说，对于通过除去剥离层而使支撑衬底和元件形成层相互分离的情形，除去该剥离层所需时间受剥离层使用的材料以及除去剥离层使用的腐蚀剂的影响。此外，对于使用物理力量通过剥离层使支撑衬底和元件形成层互相分离的情形，支撑衬底和元件形成层(该剥离层夹在这两者之间)之间的粘附力受剥离层使用的材料的影响。另外，对于在剥离层上提供包括薄膜晶体管等的元件形成层的情况，受该剥离层的材料或薄膜质量的影响，该晶体管的性质可能受影响并且半导体器件的可靠性可能降低。
发明内容
鉴于前述问题，本发明提供了低成本、高可靠性的半导体器件的制作方法。
为了解决前述问题，本发明中使用了下述方法。
根据本发明的半导体器件制作方法，在衬底上形成金属薄膜，对该金属薄膜进行等离子体处理以在该金属薄膜的表面上形成金属氧化物薄膜，在该金属氧化物薄膜上形成元件形成层，形成绝缘薄膜以覆盖该元件形成层，在该绝缘薄膜和元件形成层内形成开口，在该开口中注入腐蚀剂以除金属薄膜和金属氧化物薄膜，从该衬底上剥离该元件形成层。注意，本发明中的元件形成层至少包括薄膜晶体管(TFT)。通过使用该薄膜晶体管，可以提供诸如CPU(中央处理器)、存储器、或微处理器的各种集成电路。此外，该元件形成层可具有这样的模式：除了该薄膜晶体管之外还有天线。例如，由该薄膜晶体管组成的元件形成层可以通过使用在天线处产生的交流电压而执行操作，通过调制施加于该天线的交流电压可将数据传输到读出器/写入器。注意，可以和该薄膜晶体管一起形成该天线，或者可以和该薄膜晶体管分开形成该天线并将其设成电连接到该薄膜晶体管。
根据本发明另一个半导体器件制作方法，在衬底上形成金属薄膜，对该金属薄膜进行等离子体处理以在该金属薄膜的表面上形成金属氧化物薄膜，在该金属氧化物薄膜上形成元件形成层，形成绝缘薄膜以覆盖该元件形成层，在该绝缘薄膜和元件形成层内形成开口，通过该开口注入腐蚀剂以除去该金属薄膜和金属氧化物薄膜的至少一部分，以及使用物理方法(物理力量)从该衬底上剥离该元件形成层。注意，该物理方法为通过物理而非化学实现的方法，该方法特别地指具有满足动态定律(law of dynamic)的动力方法或机械方法，或者是改变某种类型的动态能(机械能)的方法。也就是说，使用物理方法的剥离是指通过外部使用人手的打击(应力)、从喷嘴发射的气体的压力、超声波、或使用楔形部件的负载等进行剥离。此外，如果衬底和元件形成层(在其间形成剥离层，此处为金属薄膜和金属氧化物薄膜)之间的粘附力弱，可以不除去该剥离层而将该元件形成层和衬底剥离。
根据本发明另一个半导体器件制作方法，在上面的结构中，对衬底上形成的该金属薄膜进行热处理以在该金属薄膜上形成金属氧化物薄膜。
根据本发明另一个半导体器件制作方法，通过在氧气气氛中进行溅射而在衬底上形成金属氧化物薄膜，在该金属氧化物薄膜上形成元件形成层，形成绝缘薄膜以覆盖该元件形成层，在该绝缘薄膜和元件形成层内形成开口，通过该开口注入腐蚀剂以除去该金属氧化物薄膜，并且从衬底剥离元件形成层。这种情况下不一定要求彻底除去该金属氧化物薄膜，可在部分地除去该金属氧化物薄膜之后采用物理方法从衬底上剥离该元件形成层。此外，除了溅射之外还可使用诸如CVD的方法形成该金属氧化物薄膜。注意，该金属氧化物薄膜可以形成于玻璃等衬底上，或者可以形成在金属薄膜上。
根据本发明，可以低成本地提供设于柔性衬底上的半导体器件。此外，根据本发明的半导体器件制作方法，可以获得具有高可靠性的半导体器件。
附图说明
图1(A-E)为示出本发明的半导体器件制作方法的视图；
图2(A-D)为示出本发明的半导体器件制作方法的视图；
图3(A-B)为分别示出连续的薄膜制备设备的视图；
图4(A-B)为示出本发明的半导体器件制作方法的视图；
图5(A-E)为示出本发明的半导体器件制作方法的视图；
图6(A-C)为示出本发明的半导体器件制作方法的视图；
图7(A-B)为示出本发明的半导体器件制作方法的视图；
图8(A-B)为示出本发明的半导体器件制作方法的视图；
图9(A-B)为示出本发明的半导体器件制作方法的视图；
图10(A-B)为示出本发明的半导体器件制作方法的视图；
图11(A-C)为分别阐述本发明的半导体器件使用模式的视图；
图12为阐述本发明的半导体器件使用模式的视图；
图13(A-H)为分别阐述本发明的半导体器件使用模式的视图；
图14为示出本发明的半导体器件的组成的视图；
图15(A-C)为示出计算结果的视图。
具体实施方式
尽管将参考附图以实施例模式和实施例的方式完整地描述本发明，但将会了解到的是，各种改变和变型对于本领域技术人员而言是显而易见的。因此，除非这些改变和变型背离本发明的范围，否则应认为本发明包括这些改变和变型。在附图中，用相同的附图标记表示相同的部分。
(实施例模式1)
在本实施例模式中，参考附图解释本发明的半导体器件制作方法的一个示例。
首先在衬底10表面上形成金属薄膜11(见图1A)。金属薄膜11可由单层或多层堆叠形成。例如，使用溅射形成钨(W)薄膜。注意，可在形成金属薄膜11之前在衬底10上提供绝缘薄膜。特别地，当可能出现来自衬底的沾污时，优选在衬底10和金属薄膜11之间提供绝缘薄膜。
接着，在氧气的气氛中对金属薄膜11施加等离子体处理，从而在金属薄膜11表面上形成金属氧化物薄膜12(图1B)。通过使用金属薄膜11所用金属的金属氧化物而形成金属氧化物薄膜12。例如，当钨薄膜用作金属薄膜11时，则通过等离子体处理而在该钨薄膜的表面上形成钨的氧化物薄膜作为金属氧化物薄膜12。注意，在本实施例模式中，由金属薄膜11和金属氧化物薄膜12构成的层称为剥离层19。
接着，在金属氧化物薄膜12上形成绝缘薄膜13(图1C)。绝缘薄膜13可由单层或多层堆叠制成。
随后，在绝缘薄膜13上形成由薄膜晶体管等组成的层14(下文中称为TFT层14)。注意，在本实施例模式中，由绝缘薄膜13和TFT层14构成的层称为元件形成层30。随后形成绝缘薄膜15作为保护膜以覆盖元件形成层30(图1D)。绝缘薄膜15优选覆盖元件形成层30的侧表面。此外，尽管在本实施例模式中在整个表面上提供绝缘薄膜15以覆盖元件形成层30，但不一定需要在整个表面上提供该绝缘薄膜，可以选择性地提供该绝缘薄膜。
接着，在绝缘薄膜15和元件形成层30中形成开口16以暴露剥离层19(图1E)。优选在未设有组成元件形成层30的薄膜晶体管等的区域内，或者在衬底10的端面内提供开口16。注意，可通过激光光线辐射、研磨、或切割样品的端面而形成开口16。
接着，通过开口16注入腐蚀剂以选择性地除去剥离层19(图2A)。可以完全除去剥离层19或者除去该剥离层以留下其一部分。通过残留部分剥离层19，在除去该剥离层之后元件形成层30可保留在衬底10上。此外，当执行该处理并残留部分元件形成层19时，可以减少腐蚀剂的消耗并缩短处理时间，从而降低成本并提高效率。
接着，在绝缘薄膜15上提供第一平板材料17(图2B)。第一平板材料17的至少一个表面含有粘接剂，第一平板材料17粘接到形成于元件形成层30上的绝缘薄膜15。
随后，从衬底10上剥离元件形成层30(图2C)。对于在衬底10和元件形成层30之间部分残留剥离层19的情形，通过物理方法从衬底10上剥离元件形成层30。在这种情况下，通过使用由前述方法提供的剥离层19，即使通过物理方法也可容易地将元件形成层30从衬底10上剥离，这是因为衬底10和元件形成层30(其间形成了剥离层19)之间的粘附力减小。注意，对于衬底10和元件形成层30(其间形成了剥离层19)之间的粘附力小的情形，在形成开口16以暴露剥离层19之后，可以通过物理力量将元件形成层30和衬底10分割开，而无需使用腐蚀剂除去该剥离层。
这里要注意，当衬底10和元件形成层30相互剥离时，在金属氧化物薄膜12和元件形成层30中包括的绝缘薄膜13之间的界面处执行该剥离；然而根据诸如元件形成层30的结构以及剥离时施加的应力，可在金属薄膜11和金属氧化物薄膜12之间的界面、衬底10和金属薄膜11之间的界面、金属氧化物薄膜12内、金属薄膜11内等执行该剥离。
随后，在从衬底10上剥离的元件形成层30的表面上提供第二平板材料18(图2D)。在粘附到元件形成层30之后通过执行热处理或者加压处理之一或同时进行这两种处理，由此提供第二平板材料18。通过提供该第二平板材料，元件形成层30的强度得到增强，并可防止水分、污染物等进入。注意，可在和设有元件形成层的第二平板材料的一侧相对的一侧上提供和该第二平板材料相似的平板材料，从而达到密封的目的。这种情况下，当制作更薄的半导体器件时，优选在除去该第一平板材料之后通过提供一平板材料而执行该密封。
上述步骤的结果为，可以制作出柔性半导体器件。在下文中详细描述各个步骤中的材料等。
衬底10可使用玻璃衬底、石英衬底、金属衬底、在表面上形成绝缘薄膜的不锈钢衬底、可承受该步骤的处理温度的耐热塑料衬底等。对于使用上述衬底的情形，其面积和形状没有过多限制；因此使用例如边长不短于1m的矩形衬底，可以极大提高生产率。与使用圆形硅衬底的情形相比，该优点有着巨大优势。此外，由于在本实施例模式可以重新使用剥离衬底10，所以可以制作成本更低的半导体器件。即使对于使用成本高的石英衬底的情形，也具有这样的优点，通过重复使用石英衬底可以制作成本更低的半导体器件。
金属薄膜11被制成由使用从元素钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、铅(Pb)、锇(Os)、和铱(Ir)组成的组中选择的元素，或者包括该元素作为主要成分的化合物材料或合金材料形成的薄膜的单层或多层结构。此外，可以采用已知方法(溅射或诸如等离子体CVD的各种CVD方法)形成这些材料。
设于衬底10和金属薄膜11之间的该绝缘薄膜可采用含有氧或氮的绝缘薄膜的单层或者多层结构，该含有氧或氮的绝缘薄膜为例如氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x＞y)、以及氮氧化硅(SiNxOy)(x＞y)。可以采用已知方法(溅射或诸如等离子体CVD的各种CVD方法)形成这些绝缘薄膜。
通过在氧气气氛中对金属薄膜11的表面进行等离子体处理，在金属薄膜11的表面上形成金属氧化物薄膜12。例如，使用溅射将钨薄膜制成金属薄膜11时，可以通过对该钨薄膜进行等离子体处理而在该钨薄膜表面上形成由钨的氧化物制成的金属氧化物薄膜。这种情况下，钨的氧化物用WOx表示，其中x变化范围为2至3。x为2时为WO2，x为2.5时为W2O5，x为2.75时为W4O11，x为3时为WO3，等。x值并不限于上述各值，可以依据腐蚀速率等确定所形成的钨的氧化物。此外，除了金属氧化物薄膜之外，还可使用金属氮化物或金属氧氮化物。这种情况下，可在氮气气氛或氮气和氧气的气氛中对上述金属薄膜进行等离子体处理。
绝缘薄膜13可采用含有氧或氮的绝缘薄膜的单层或者多层结构，该含有氧或氮的绝缘薄膜为采用已知方法(溅射、等离子体CVD等)形成的例如氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x＞y)、以及氮氧化硅(SiNxOy)(x＞y)。对于绝缘薄膜13采用双层结构的情形，例如分别用氮氧化硅薄膜和氧氮化硅薄膜形成第一层和第二层。对于绝缘薄膜13采用三层结构的情形，例如分别用氧氮化硅薄膜、氮氧化硅薄膜、和氧氮化硅薄膜形成第一层、第二层、和第三层。
TFT层14至少包括薄膜晶体管(TFT)等。通过使用该薄膜晶体管，TFT层14可以提供诸如CPU、存储器、和微处理器的任意类型集成电路。此外，TFT层14可具有这样的模式：除了薄膜晶体管还具有天线。例如，由该薄膜晶体管组成的集成电路可以通过使用在天线处产生的交流电压而执行操作，通过调制施加于该天线的交流电压可将数据传输到读出器/写入器。注意，可以和该薄膜晶体管一起形成该天线，或者可以和该薄膜晶体管分开形成该天线并将其设成电连接到该薄膜晶体管。
注意，该薄膜晶体管可以使用非晶半导体和结晶半导体之一；然而，如果使用更高性能的薄膜晶体管，优选使用结晶半导体形成该薄膜晶体管。这种情况下，采用已知方法(溅射、LPCVD、等离子体CVD等)在该绝缘薄膜13上形成非晶半导体薄膜，使用已知的结晶方法(激光晶化方法、使用RTA或退火炉的热晶化方法、使用促进结晶的金属元素的热晶化方法，使用促进结晶的金属元素的热晶化方法和激光晶化方法组合的方法等)使该非晶半导体薄膜结晶化以形成结晶半导体薄膜。
此外，配置该薄膜晶体管的半导体薄膜可具有任意结构，例如可以形成杂质区域(包括源区、漏区、和LDD区)。该薄膜晶体管可以为p沟道类型、n沟道类型、或CMOS电路。此外，可以形成绝缘薄膜(侧壁)以接触设在该半导体薄膜上的栅电极的侧表面，由镍、钼、钴等形成的硅化物层可制成源区、漏区、和栅电极。
绝缘薄膜15由下述薄膜制成：诸如DLC(类金刚石碳)的含有碳的薄膜、含有氮化硅的薄膜、含有氮氧化硅的薄膜、由诸如环氧树脂或其它有机材料的树脂材料制成的薄膜等。注意，可以使用已知方法(溅射、诸如等离子体CVD的各种CVD、旋转涂敷、小滴释放方法、或印刷方法)将这种薄膜制成绝缘薄膜15。
腐蚀剂可以使用含有卤素氟化物或者诸如三氟化氯气体的卤间化合物的气体或者液体。此外，可以使用CF4、SF6、NF3、F2等。
作为第一平板材料17，可以使用柔性薄膜且其至少一个表面设有粘附表面。例如，可以使用在用作基底材料的基膜(例如聚酯)上提供粘接剂而得到的平板材料。作为粘接剂，可以使用包括丙烯酸树脂等的树脂材料或由合成橡胶材料制成的材料。
作为第二平板材料18，可以使用如下柔性薄膜：例如由聚丙烯、聚酯、乙烯基、聚氟乙烯、氯乙烯等制成的薄膜，由纤维材料制成的纸，由基底材料薄膜(聚酯、聚酰胺、无机沉积薄膜、纸等)和粘接合成树脂薄膜(丙烯酸合成树脂、环氧合成树脂等)构成的叠层等。注意，通过热压缩键合按下述方式对上述薄膜进行热处理和加压处理：通过热处理熔化设于该薄膜的最外表面内的粘附层或设在该薄膜的最外层内的层(非粘附层)，随后施加压力，由此粘附该薄膜。注意，可以使用上述材料作为第一平板材料，用第一平板材料17和第二平板材料18密封该元件形成层。
根据本实施例模式，在该方式中，在诸如玻璃的刚性衬底上提供元件形成层，随后从衬底剥离该元件形成层，由此可制作柔性半导体器件。此外，通过采用本实施例模式中所描述的方法，形成剥离层并执行剥离使得可以以低成本制作具有高可靠性的半导体器件。
(实施例模式2)
在本实施例模式中，将参考附图描述不同于上面实施例模式的半导体器件制作方法。
首先在衬底10表面上形成金属薄膜11(见图4A)。金属薄膜11可由单层或多层堆叠形成。例如，通过溅射形成钨(W)薄膜。注意，可在形成金属薄膜11之前在衬底10上提供绝缘薄膜。特别地，当可能出现来自衬底的沾污时，优选在衬底10和金属薄膜11之间提供绝缘薄膜。
接着，在本实施例模式中，执行使用RTA或退火炉的热处理以氧化金属薄膜11，使得在金属薄膜11表面上形成金属氧化物薄膜22。这里所描述的情形是使用RTA执行的热处理(图4B)。图4B示出了用于加热样品的设备，该设备具有腔70、支持底座71、热源72、绝热材料73等。热源72可以使用诸如镍铬导线(镍铬合金导线)和铁铬导线的加热导线，或者可以使用诸如红外灯和卤素灯的灯。
首先，将设有金属薄膜11的衬底10置于腔70内的支持底座71上。接着，使用热源72加热以对金属薄膜11进行热处理，使得在金属薄膜11的表面上形成金属氧化物薄膜22。通过控制热处理的温度和时间，可以控制金属氧化物薄膜22的厚度。注意，可以在氮化物气氛中或者在氧气和氮化物的气氛中执行该热处理以形成金属氮化物薄膜或金属氧氮化物薄膜。
注意，图4B只示出了一个示例，可以采用任何设备，只要对形成于衬底表面上的金属薄膜进行热处理以在该金属薄膜上形成金属氧化物薄膜即可。也就是说，在本实施例模式中重要的是，通过对形成于衬底上的金属薄膜执行热处理而在金属薄膜表面上形成金属氧化物薄膜。此外，可以逐一处理该衬底，或者可以同时处理多个衬底。特别地，对于一次处理许多衬底的情形，可以采用分批退火炉。
之后，执行和图1C至2D所示上述实施例模式中所描述的步骤相类似的步骤，由此制作半导体器件。
注意，可以自由地结合上述实施例模式来实施本实施例模式。也就是说，可以自由地和本实施例模式相结合地使用上述实施例模式中所描述的材料和形成方法。
(实施例模式3)
在本实施例模式中，参考附图描述不同于上述实施例模式的半导体器件制作方法。
首先，采用在氧气气氛中的溅射在衬底10的表面上形成金属氧化物薄膜31(图5A)。例如，以钨为靶在氩气和氧气气氛中进行溅射而在衬底10上形成钨的氧化物薄膜(WOx)。除了钨之外，金属氧化物薄膜31可由使用从元素钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、铅(Pb)、锇(Os)、铱(Ir)、和硅(Si)中选择的元素，或者包括上述元素作为主要成分的化合物材料或合金材料形成的薄膜的单层或多层结构来制成。
接着，在金属氧化物薄膜31上形成绝缘薄膜13(图5B)。可由单层或多层的叠层形成绝缘薄膜13。
随后，在绝缘薄膜13上形成由薄膜晶体管等组成的层14(TFT层14)。注意，在本实施例模式中，为方便起见，由绝缘薄膜13和TFT层14构成的层称为元件形成层30。随后形成绝缘薄膜15作为保护膜以覆盖元件形成层30(图5C)。绝缘薄膜15优选覆盖元件形成层30的侧表面。此外，尽管在本实施例模式中在整个表面上提供绝缘薄膜15以覆盖元件形成层30，但不一定需要在整个表面上提供该绝缘薄膜，可以选择性地提供该绝缘薄膜。
接着，在绝缘薄膜15和元件形成层30中形成开口16以暴露金属氧化物薄膜31(图5D)。优选在未设有组成元件形成层30的薄膜晶体管等的区域内，或者在衬底10的端面内提供开口16。注意，可通过激光光线辐射、研磨或切割样品的端面而形成开口16。
接着，通过开口16注入例如诸如三氟化氯气体的卤素氟化物的腐蚀剂以选择性地除去金属氧化物薄膜31(图5E)。可以完全除去金属氧化物薄膜31或者除去金属氧化物薄膜31以留下其一部分。通过残留部分金属氧化物薄膜31，在除去金属氧化物薄膜31之后元件形成层30可保留在衬底10上。此外，当执行该处理并残留部分金属氧化物薄膜31时，可以减少腐蚀剂的消耗并缩短处理所需要时间，从而降低成本并提高效率。
接着，在元件形成层30上提供第一平板材料，从而如上面的实施例模式所描述地将元件形成层30和衬底10分割开。在本实施例模式中，金属氧化物薄膜31起着剥离层的作用。
注意，在本实施例模式中，通过在氧气气氛中进行溅射而将金属氧化物薄膜31直接形成于衬底10上；然而，可以提前在衬底10上形成金属薄膜，随后在该金属薄膜上提供金属氧化物薄膜31。这种情况下，该金属薄膜和该金属氧化物薄膜中包括的各个金属元件可以不相同。
注意，可以自由地结合上述实施例模式执行本实施例模式。也就是说，可以自由地和本实施例模式相结合地使用上述实施例模式中所描述的材料和形成方法。
(实施例模式4)
在上面的实施例模式中，描述了通过依次形成金属薄膜、金属氧化物薄膜、绝缘薄膜、以及组成元件形成层的薄膜晶体管的非晶半导体薄膜而制作半导体器件的示例。本实施例模式参考附图描述了连续形成导电薄膜、绝缘薄膜、半导体薄膜等的情形。
图3A中示出了提供了多个腔的设备的示例。注意，图3A为本实施例模式中所描述的设备(连续的薄膜制备系统)的结构示例的俯视图。
图3A所示设备具有第一腔体111、第二腔体112、第三腔体113、和第四腔体114(该四个腔体均具有气密性)、装载闭锁(load lock)腔110和115、以及公共腔120。每个腔体设有真空抽气泵和惰性气体感应系统并具有气密性。
装载闭锁腔110和115是用于将样品(待处理的衬底)传送至系统的腔体。第一至第四腔体是用于在衬底10上形成导电薄膜、绝缘薄膜、或半导体薄膜，或者用于执行刻蚀、等离子体处理等的腔体。装载闭锁腔110和115以及第一至第四腔体所共用的样品提供给公共腔120。此外，分别在公共腔120和装载闭锁腔110、115之间以及公共腔120和第一至第四腔体111至114之间提供闸门阀122至127。注意，在公共腔120内提供了机械手121，该机械手将待处理的衬底传递至各个腔体。
作为特殊的示例，下面描述了这样的情形：在第一腔体111内在衬底10上形成金属薄膜11，在第二腔体112内形成金属氧化物薄膜12，在第三腔体113内形成绝缘薄膜13，在第四腔体114内形成非晶半导体薄膜。
首先，将含有多个衬底10的盒128传递至装载闭锁腔110。在盒128传递至该腔内之后，关闭装载闭锁腔110的门。在这种状态下，打开闸门阀122以从盒128取出一个待处理衬底，随后用机械手121将该衬底置于公共腔120内。此时在公共腔120内执行衬底10的对准。
接着，关闭闸门阀122，打开闸门阀124以将衬底10传递至第一腔体111。在第一腔体111内执行薄膜制备工艺，使得在衬底10上形成金属薄膜11；例如在第一腔体111内以W为靶进行等离子体CVD或溅射而形成钨(W)薄膜。
形成金属薄膜11之后，由机械手121将衬底10取出到公共腔120并传递到第二腔体112。在第二腔体112内，在氧气气氛中对金属薄膜11施加等离子体处理，由此在金属薄膜11的表面上形成金属氧化物薄膜12；例如，在第二腔体112内对该钨薄膜执行等离子体处理以形成钨的氧化物(WOx)。
形成金属氧化物薄膜12之后，由机械手121将衬底10取出到公共腔120并传递到第三腔体113。在第三腔体113内，在150至300℃下执行薄膜制备工艺，由此形成绝缘薄膜13。绝缘薄膜13可由含有氧或氮的绝缘薄膜的单层或者多层薄膜形成，含有氧或氮的绝缘薄膜为例如氧化硅、氮化硅、氧氮化硅、以及氮氧化硅。例如，在第三腔体113中，可使用等离子体CVD将氧氮化硅薄膜制成第一层绝缘薄膜，氮氧化硅薄膜制成第二层绝缘薄膜，氧氮化硅薄膜制成第三层绝缘薄膜。注意，除了等离子体CVD之外还可以采用使用靶的溅射。
形成绝缘薄膜13之后，由机械手121将衬底10取出到公共腔120并传递到第四腔体114。在第四腔体114内，在150至300℃下执行薄膜制备工艺，并通过等离子体CVD形成非晶半导体薄膜。注意，该非晶半导体薄膜可以为微晶半导体薄膜、非晶锗薄膜、非晶锗硅薄膜、或这些薄膜的叠层。此外，通过将形成该非晶半导体薄膜的温度设定为350至500℃，可以省略用于降低氢浓度的热处理。注意，尽管此处使用了等离子体CVD，还可以采用使用靶的溅射。
以这种方式形成该非晶半导体薄膜之后，由机械手121将衬底10传递至装载闭锁腔115以存储于盒129内。
注意，图3A仅仅阐述了一个示例。例如，通过提高腔体的数目，在形成该非晶半导体薄膜之后可连续地制备导电薄膜或绝缘薄膜。此外，可以如实施例模式2所描述地在第二腔体112内通过热处理而形成金属氧化物薄膜22。另外可替换的方案是，可以如实施例模式3所描述地在第一腔体111内在氧气气氛中通过溅射而在衬底10上形成金属氧化物薄膜31。也就是说，可以通过使用在上述实施例模式中所描述的步骤和材料并自由地结合图3A所示设备而实施本发明。此外，尽管是基于图3A中第一至第四腔体111至114采用单种类型的腔体进行描述，但可以采取通过使用分批腔体而同时处理多个衬底的结构。
接着，参考图3B描述与图3A所示结构不相同的结构。特别地，使用图3A中的多个腔体连续地堆叠多层薄膜，而在图3B中在保持真空的同时在一个腔体内连续地制备多个薄膜。
图3B所示设备具有装载闭锁腔144和146、腔体145、和公共腔150。每个腔体设有真空抽气泵和惰性气体感应系统。为装载闭锁腔144和146以及腔体145所共用的样品提供了公共腔150。此外，分别在公共腔150和装载闭锁腔144、146之间以及公共腔150和腔体145之间提供闸门阀147至149。注意，在公共腔150内提供了机械手151，该机械手将待处理的衬底传递至各个腔体。
作为特殊的示例，下面描述了在衬底10上形成金属薄膜11、金属氧化物薄膜12、绝缘薄膜13、及非晶半导体薄膜的情形。
首先，将含有多个衬底10的盒142传递至装载闭锁腔144。在盒142传递至该腔体内之后，关闭装载闭锁腔144的门。在这种状态下，打开闸门阀147以从盒142取出一个待处理衬底，随后用机械手151将该衬底置于公共腔150内。此时在公共腔150内执行衬底10的对准。
接着，关闭闸门阀147，打开闸门阀149以通过机械手151将衬底10传递至腔体145。在腔体145内提供多个靶，依次改变反应气体使得在衬底10上连续地堆叠金属薄膜11、金属氧化物薄膜12、绝缘薄膜13、及非晶半导体薄膜。
此后，机械手151将衬底10传递至装载闭锁腔146以存储于盒143内。
注意，图3B仅仅阐述了一个示例。例如，在形成该非晶半导体薄膜之后可连续地制备导电薄膜或绝缘薄膜。此外，可以如实施例模式2所描述地通过热处理而形成金属氧化物薄膜22。另外可替换的方案是，可以如实施例模式3所描述地在氧气气氛中通过溅射而在衬底10上形成金属氧化物薄膜31。也就是说，可以通过使用在上述实施例模式中所描述的步骤和材料并自由地结合图3B所示设备而实施本发明。此外，尽管是基于图3B中腔体145采用单种类型的腔体进行描述，但可以采取通过使用分批腔体而同时处理多个衬底的结构。
通过采用图3B所示设备，可以在同一腔体内连续地制备多个薄膜，由此可以防止由于衬底传递引起的污染。
通过采用本实施例模式中所描述的设备，可以连续地制备导电薄膜、绝缘薄膜、半导体薄膜等而不将其暴露于空气。因此，可以防止混杂污染物并改善制作效率。
(实施例模式5)
在本实施例模式中，参考附图描述包括薄膜晶体管、存储器元件、和天线的本发明的半导体器件制作方法。
首先在衬底701的一个表面上形成剥离层702(图6A)。
作为衬底701，可采用玻璃衬底、石英衬底、金属衬底、在一个表面上形成绝缘薄膜的不锈钢衬底、可承受该步骤的处理温度的耐热塑料衬底等。对于使用上述衬底的情形，其面积和形状没有特别限制；因此使用例如边长不短于1m的矩形衬底，可以极大提高生产率。与使用圆形硅衬底的情形相比，该优点有着巨大优势。此外，在这个步骤中在衬底701的整个表面上形成剥离层702；然而，可以在衬底701的整个表面上形成该剥离层之后使用光刻方法进行图形化而在需要时选择性地提供剥离层702。注意，剥离层702制成与衬底701接触；然而，可按照需要将绝缘薄膜制成与衬底701接触的基膜，并可将剥离层702制成与该绝缘薄膜接触。
由金属薄膜及其金属薄膜氧化物制成剥离层702。使用已知方法(溅射、等离子体CVD等)将该金属薄膜制成由使用从元素钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、铅(Pb)、锇(Os)、和铱(Ir)中选择的元素，或者包括上述元素作为其主要成分的化合物材料或合金材料形成的薄膜的单层或多层结构。在氧气气氛中对该金属薄膜进行等离子体处理或者在氧气气氛中对该金属薄膜进行热处理而在该金属薄膜的表面上形成该金属氧化物薄膜。注意可以使用金属氧氮化硅薄膜而不使用金属氧化物薄膜。
对于该金属层采用单层结构的情形，例如形成钨层、钼层、或者含有钨和钼的混合物的层。随后在该金属薄膜上形成含有钨的氧化物或者氧氮化物的层、含有钼的氧化物或者氧氮化物的层、或者含有钨和钼混合物的氧化物或者氧氮化物的层。注意，钨和钼的混合物对应于钨和钼的合金。
备选地，可通过在衬底701上形成金属薄膜而形成剥离层702，并随后使用金属薄膜的上述材料作为靶在氧气气氛中进行溅射而形成金属氧化物薄膜。这种情况下，还可以使用互不相同的金属元素形成该金属薄膜和该金属氧化物薄膜。另外备选地，可将直接形成于衬底701上的金属氧化物薄膜用作剥离层702。
接着，形成基底绝缘薄膜703以覆盖剥离层702。
使用已知方法(溅射、等离子体CVD等)将绝缘薄膜703制成为由含有硅的氧化物或者硅的氮化物的薄膜形成的单层或多层结构。对于基底绝缘薄膜采用两层结构的情形，例如形成氮氧化硅薄膜作为第一层，氧氮化硅薄膜作为第二层。对于基底绝缘薄膜采用三层结构的情形，可分别形成氧化硅薄膜、氮氧化硅薄膜、及氧氮化硅薄膜作为第一层、第二层、和第三层。备选地，可分别形成氧氮化硅薄膜、氮氧化硅薄膜、和氧氮化硅薄膜作为第一层、第二层、和第三层。该基底绝缘薄膜起着防止杂质进入衬底701的阻挡膜的作用。
随后，在绝缘薄膜703上形成非晶半导体薄膜704(例如，含有非晶硅的薄膜)。使用已知方法(溅射、LPCVD、等离子体CVD等)将非晶半导体薄膜704制成厚度为25至200nm(优选为30至150nm)。使用已知的结晶方法(激光晶化方法、使用RTA或退火炉的热晶化方法、使用用于促进结晶的金属元素的热晶化方法，使用用于促进结晶的金属元素的热晶化方法和激光晶化方法组合的方法等)使非晶半导体薄膜704结晶化以形成结晶半导体薄膜。此后，得到的结晶半导体薄膜被图形化成所需图形，由此形成结晶半导体薄膜706至710(图6B)。注意，可以如图3A和3B所示连续地形成剥离层702、绝缘薄膜703、及非晶半导体薄膜704。
下面简要描述结晶半导体薄膜706至710的制作步骤的示例。首先，使用等离子体CVD形成厚66nm的非晶半导体薄膜。接着，将含有用于促进结晶的金属元素镍的溶液作用于该非晶半导体薄膜，并对该非晶半导体薄膜执行脱氢处理(500℃，1小时)和热晶化处理(550℃，4小时)，由此形成结晶半导体薄膜。此后，按照需要使用激光束辐射该结晶半导体薄膜，并且使用光刻方法进行图形化处理，从而形成结晶半导体薄膜706至710。
对于采用激光晶化方法形成结晶半导体薄膜的情形，使用连续振荡或脉冲振荡的气体激光器或固体激光器。作为气体激光器，可使用受激准分子激光器、YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器或Ti：蓝宝石激光器等。作为固体激光器，可采用使用掺Cr、Nd、Er、Ho、Ce、Co，Ti、或Tm的诸如YAG、YVO4、YLF、和YAlO3晶体的激光器。特别地，通过辐射连续振荡激光器的基波或该基波的二次谐波至四次谐波的谐波，可以获得大晶粒的晶体。例如，可以使用Nd：YVO4激光器(基波为1064nm)的二次谐波(532nm)或三次谐波(355nm)。注意，可以辐射连续波激光器基波的激光光线和连续波激光器谐波的激光光线，或者可以辐射连续波激光器基波的激光光线和脉冲激光器谐波的激光光线。通过辐射多种类型的激光光线，能量可以得到补偿。此外，如果脉冲振荡激光器的激光束的振荡重复率为：已经被先前的激光光线熔化的半导体薄膜固化时才辐射下一个脉冲激光光线，则可以形成沿扫描方向连续生长的晶体晶粒。也就是说，这里所使用的脉冲振荡激光器存在重复率下限，该下限设成使脉冲重复周期短于已熔化半导体薄膜的完全固化周期。对于这种激光器，可以使用重复率不低于10MHz的脉冲振荡激光光线。
此外，使用用于促进结晶的金属元素使非晶半导体薄膜晶化的优点为，可在低温下并在短时间内进行结晶，且晶体的方向变得一致，但其问题在于性能不稳定，这是因为该金属元素在结晶半导体薄膜内存在残留而使截止电流增大。因此，优选在结晶半导体薄膜上形成充当吸杂位置(gettering site)的非晶半导体薄膜。为了形成吸杂位置，要求该非晶半导体薄膜含有诸如磷和氩的杂质元素，因此优选采用能够获得高浓度氩的溅射方法制作该非晶半导体薄膜。此后，进行热处理(RTA方法、使用退火炉的热退火等)以将金属元素扩散到该非晶半导体薄膜内，并除去含有该金属元素的该非晶半导体薄膜。这样，可以降低结晶半导体薄膜内该金属元素的含量或者除去该金属元素。
之后，制作栅绝缘薄膜705以覆盖结晶半导体薄膜706至710。使用已知方法(等离子体CVD或溅射)将栅绝缘薄膜705制成为含有硅的氧化物或者硅的氮化物的薄膜的单层或叠层。具体地，将含有氧化硅的薄膜、含有氧氮化硅的薄膜、或含有氮氧化硅的薄膜制成单层或叠层结构。
接着，在栅绝缘薄膜705上堆叠第一导电薄膜和第二导电薄膜。使用已知方法(等离子体CVD或溅射)将该第一导电薄膜制成厚度为20至100nm。使用已知方法将该第二导电薄膜制成厚度为100至400nm。可由使用从元素钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)等中选择的元素，或者包括上述元素作为主要成分的化合物材料或合金材料制成。备选地，可以使用一般掺杂了诸如磷杂质元素的多晶硅的半导体材料。可使用的该第一导电薄膜和第二导电薄膜的组合为：氮化钽(TaN)薄膜和钨(W)薄膜、氮化钨(WN)薄膜和钨薄膜、氮化钼(MoN)薄膜和钼(Mo)薄膜等。由于氮化钨、氮化钛等具有高的热阻，可以在形成第一导电薄膜和第二导电薄膜之后进行目的为热激活的热处理。备选地，对于采用三层结构而非两层结构的情形，可采用钼薄膜、铝薄膜、和钼薄膜的叠层结构。
随后，使用光刻方法形成抗蚀剂掩模，并进行用于形成栅电极和栅线的蚀刻处理，由此形成分别用作栅电极的导电薄膜(也称为栅电极)716至725。
接着，通过光刻方法重新形成一抗蚀剂掩模。随后，采用离子掺杂方法或者离子注入方法将提供n型导电性的杂质元素低浓度地加入到结晶半导体薄膜706及708至710内，以形成n型杂质区域711和713至715和沟道形成区域780和782至784。使用属于元素周期表的15族元素作为提供n型导电性的杂质元素，例如使用磷(P)或砷(As)
随后，通过光刻方法重新形成一抗蚀剂掩模。接着，将提供p型导电性的杂质元素加入到结晶半导体薄膜707以形成p型杂质区域712和沟道形成区域781。例如，使用硼(B)作为提供p型导电性的杂质元素。
随后，形成一绝缘薄膜以覆盖栅绝缘薄膜705和导电薄膜716至725。使用已知方法(等离子体CVD方法或溅射)将该绝缘薄膜形成为含有诸如硅、硅的氧化物、或者硅的氮化物的无机材料的层，或者含有诸如有机树脂的有机材料的层的单层或叠层。接着，通过使用主要沿垂直方向的各向异性腐蚀而选择性刻蚀该绝缘薄膜，由此形成与导电薄膜716至725的侧表面接触的绝缘薄膜(也称为侧壁)739至743(见图6C)。与绝缘薄膜739至743同时形成的是，通过刻蚀绝缘薄膜705形成绝缘薄膜734至738。绝缘薄膜739至743被用作用于掺杂以随后形成LDD(轻掺杂漏极)区域的掩模。
接着，使用光刻方法形成一抗蚀剂掩模。以该抗蚀剂掩模和绝缘薄膜739至743为掩模，将提供n型导电性的杂质元素添加到结晶半导体薄膜706及708至710内，以便形成第一n型杂质区域(也称为LDD区域)727、729、731及733和第二n型杂质区域726、728、730及732。第一n型杂质区域727、729、731及733中杂质元素的浓度低于第二n型杂质区域726、728、730及732中杂质元素的浓度。上述步骤的结果为，完成了n型薄膜晶体管744和746至748和p型薄膜晶体管745。
注意，形成该LDD区域有下述两种方法。在一个方法中，将栅电极制成含有两个或多个层的叠层结构，对该栅电极执行锥形刻蚀或各向异性刻蚀，并使用包含在该栅电极中下层的导电薄膜作为掩模。在另一个方法中，将侧壁绝缘薄膜作为掩模。通过前一种方法形成的薄膜晶体管具有这样的结构：LDD区域和栅电极交叠且栅绝缘薄膜夹在其间；然而，使用栅电极的锥形刻蚀或各向异性刻蚀的结构难以控制LDD区域的宽度，且如果不优选地执行该刻蚀步骤，则可能不会形成该LDD区域。另一方面，和前一种方法相比，使用侧壁绝缘层作为掩模的后一种方法容易控制LDD区域的宽度，因此肯定可形成LDD区域。
接着，将绝缘薄膜制成单层或叠层结构以覆盖薄膜晶体管744至748(见图7A)。使用已知的方法(SOG方法、小滴释放方法等)将覆盖薄膜晶体管744至748的该绝缘薄膜形成为使用诸如硅的氧化物或者硅的氮化物的无机材料，诸如聚酰亚胺、聚酰胺、苯并环丁烯、丙烯酸、环氧树脂、或硅氧烷的有机材料等制成的单层或叠层。例如，对于覆盖薄膜晶体管744至748的该绝缘薄膜采用三层结构的情形，可将含有氧化硅的薄膜制成第一层绝缘薄膜749，将含有树脂的薄膜制成第二层绝缘薄膜750，可将含有氮化硅的薄膜制成第三层绝缘薄膜751。硅氧烷材料含有Si-O-Si键。硅氧烷包括由硅(Si)和氧(O)键形成的骨架结构，其中可以使用至少包括氢的有机基团(例如烷基、芳(族)烃)作为替代。另外可替换的方案是，可使用至少包括氢的有机基团和氟代基团作为替代。
注意，在形成绝缘薄膜749至751之前或在形成绝缘薄膜749至751中的一个或者多个薄膜之后，优选进行热处理，其目的为恢复该半导体薄膜的结晶度，激活添加到该半导体薄膜中的杂质元素，或者氢化该半导体薄膜。优选地该热处理采用热退火方法、激光退火方法、RTA方法等。
接着，使用光刻方法刻蚀绝缘薄膜749至751，由此形成接触孔以暴露n型杂质区域726和728至732和p型杂质区域785。随后，形成导电薄膜以填充该接触孔，并通过图形化以形成分别用作源极导线或漏极导线的导电薄膜752至761。
使用已知的方法(等离子体CVD或溅射)将导电薄膜752至761形成为由从钛(Ti)、铝(Al)和钕(Nd)中选择的元素，或者含有上述元素作为主要成分的化合物材料或者合金材料的单层或叠层。含有铝作为主要成分的合金材料对应于，例如，主要成分为铝的含有镍的合金材料，或者主要成分为铝的含有镍以及碳和硅两者之一或二者的合金材料。对于各导电薄膜752至761优选采用例如阻挡层、铝硅(A1-Si)薄膜、和阻挡层的叠层结构；或者采用阻挡层、铝硅(A1-Si)薄膜、氮化钛(TiN)薄膜、和阻挡层的叠层结构。注意，阻挡层对应于由使用钛、钛的氮化物、钼、或钼的氮化物形成的薄膜。铝和铝硅电阻值低并且便宜，是形成导电薄膜752至761的最佳材料。此外，当提供上、下阻挡层时，可以防止产生铝或铝硅的小丘。而且，当使用具有强的还原特性的元素钛来形成阻挡层时，即使在该结晶半导体薄膜上形成薄的天然氧化物薄膜，但仍可还原该天然氧化物薄膜而获得与结晶半导体薄膜的更好接触。
接着，形成绝缘薄膜762以覆盖导电薄膜752至761(图7B)。绝缘薄膜762是通过已知方法(SOG方法、小滴释放方法等)使用无机材料或有机材料形成的单层或叠层。优选将绝缘薄膜762制成厚度为0.75至3μm。
接着，使用光刻方法刻蚀绝缘薄膜762，由此形成接触孔以暴露导电薄膜757、759、及761。随后，形成导电薄膜以填充该接触孔。使用导电材料通过已知方法(等离子体CVD或溅射)形成该导电薄膜。图形化该导电薄膜以形成导电薄膜763至765。注意，导电薄膜763至765对应于包含在存储器元件内的一对导电薄膜中的一个导电薄膜。因此，优选将导电薄膜763至765制成由使用钛、含有钛作为主要成分的化合物材料或合金材料形成的单层或多层。钛的阻抗低，可减小存储器器件的尺寸，由此可实现高度集成。此外，在形成导电薄膜763至765的光刻步骤中，优选执行湿法刻蚀以防止对薄膜晶体管744至748(下层)的损伤；优选使用氟化氢(HF)或氢氧化铵-过氧化氢-水混合液作为刻蚀剂。
接着，形成绝缘薄膜766以覆盖导电薄膜763至765。使用已知的方法(SOG方法、小滴释放方法等)将绝缘薄膜766形成为使用无机材料或有机材料制成的单层或叠层。此外，优选将绝缘薄膜766制成厚度为0.75至3μm。随后使用光刻方法刻蚀绝缘薄膜766，由此形成接触孔767至769以分别暴露导电薄膜763至765。
随后，形成用作天线并接触导电薄膜765的导电薄膜786(见图8A)。使用导电材料通过已知方法(等离子体CVD、溅射、印刷、或小滴释放方法)形成导电薄膜786。优选将导电薄膜786形成为由从铝(Al)、钛(Ti)、银(Ag)、或铜(Cu)中选择的元素，或者含有上述元素作为主要成分的化合物材料或者合金材料的单层或叠层。具体地，使用含有银的浆执行丝网印刷并随后执行50至350℃的热处理以形成导电薄膜786。备选地，通过溅射形成铝膜，对其图形化以形成导电薄膜786。优选地通过湿法刻蚀执行该铝膜的图形化，优选在该湿法刻蚀之后执行200至300℃的热处理。
接着，形成有机化合物层787以接触导电薄膜763和764(图8B)。使用已知方法(小滴释放方法、气相沉积方法等)形成有机化合物层787。随后，采用已知方法(溅射或气相沉积方法)形成与有机化合物层787接触的导电薄膜771。
上述步骤的结果为，完成了由导电薄膜763、有机化合物层787、及导电薄膜771构成的存储器元件部分789以及由导电薄膜764、有机化合物层787、及导电薄膜771构成的存储器元件部分790。
注意，根据上述的制作步骤，在形成用作天线的导电薄膜786的步骤之后执行形成有机化合物层787的步骤，其原因为有机化合物层787的热阻不高。
随后，为了覆盖存储器元件部分789和790以及用作天线的导电薄膜786，使用已知方法(SOG方法、小滴释放方法等)形成用作保护膜的绝缘薄膜772。绝缘薄膜772由诸如DLC(类金刚石碳)的含碳薄膜、含有氮化硅的薄膜、含有氮氧化硅的薄膜或有机材料制成，优选由环氧树脂制成。
接着通过光刻方法或激光光线辐射来刻蚀该绝缘薄膜以暴露剥离层702，由此形成开口773和774(图9A)。
随后，通过在开口773和774内注入刻蚀剂可除去剥离层702(图9B)。腐蚀剂可以使用含有卤素氟化物或卤间化合物的气体或者液体，例如使用含有卤素氟化物的三氟化氯(ClF3)气体。相应地，从衬底701上剥离元件形成层791。此处注意，元件形成层791包括含有薄膜晶体管744至748和存储器元件部分789与790的元件组以及用作天线的导电薄膜786。可以部分地留下剥离层702而无需全部除去。通过残留部分剥离层702，可以减少腐蚀剂的消耗并缩短除去该剥离层所需时间。此外，即使在已除去剥离层702之后仍将元件形成层791保留在衬底701上。
优选在剥离元件形成层791之后重复使用衬底701以降低成本。此外，形成绝缘薄膜722以防止元件形成层791在除去剥离层702之后散落。元件形成层791小、薄、且轻，容易在除去剥离层702之后散落，这是因为其未牢固地粘附到衬底701。然而，通过在元件形成层791上形成绝缘薄膜772，元件形成层791重量增大并可防止衬底701上散落。此外，通过形成绝缘薄膜772，在剥离衬底701之后，不会由于应力等使本身既薄又轻的元件形成层791发生卷绕，且在一定程度上可以保证其强度。
随后，元件形成层791的一个表面粘附到第一平板材料775，元件形成层791完全从衬底701上剥离(图10A)。当部分地留下剥离层702时，通过物理途径将该元件形成层从衬底701上剥离。接着，在元件形成层791的另一个表面上提供第二平板材料776，执行热处理和加压处理之一或两者以粘附第二平板材料776。在提供第二平板材料776的同时或之后，剥离第一平板材料775而提供第三平板材料777。接着执行热处理和加压处理之一或两者以粘附第三平板材料777。相应地，完成了用第二平板材料776和第三平板材料777密封的半导体器件(图10B)。
注意，可使用第一平板材料775和第二平板材料776进行密封；然而，对于用于从衬底701上剥离元件形成层791所使用的平板材料不同于用于密封元件形成层791的平板材料的情形，如前所述地采用第二平板材料776和第三平板材料777密封元件形成层791。这对于需要使用粘附力差的平板材料的情形是有效的，例如当元件形成层791从衬底701上剥离时，第一平板材料775除了粘附到元件形成层791之外还可粘附到衬底701。
作为用于密封的第二平板材料776和第三平板材料777，可以使用下述薄膜：聚丙烯、聚酯、乙烯基、聚氟乙烯、氯乙烯等制成的薄膜，由纤维材料制成的纸，由基底薄膜(聚酯、聚酰胺、无机气相沉积薄膜、纸等)和粘接合成树脂薄膜(丙烯酸基合成树脂、环氧基合成树脂等)构成的叠层等。注意，通过热压缩键合按下述方式对上述薄膜进行热处理和加压处理：通过热处理熔化设于该薄膜的最外表面内的粘附层或设在该薄膜的最外层内的层(非粘附层)，随后施加压力，由此粘附该薄膜。注意，可在第二平板材料776或第三平板材料777的表面上提供粘附层，或者可以不提供粘附层。该粘附层对应于含有诸如热固化树脂、紫外固化树脂、环氧树脂基粘附剂、或树脂添加剂的粘附剂的层。此外，优选对用于密封的平板材料执行硅涂覆，从而在密封完成之后防止水分等进入内部；例如可以使用其中堆叠了粘附剂层、聚酯等薄膜、及硅涂层的平板材料。
此外，第二平板材料776和第三平板材料777还可以使用进行抗静电处理以防止静电等的薄膜(下文描述成“抗静电薄膜”)。抗静电薄膜包括在树脂内分散抗静电材料的薄膜，粘附到抗静电材料的薄膜等。可在设有抗静电材料的薄膜的一个或两个表面上提供抗静电材料。此外，在一个表面设有抗静电材料的薄膜可粘附到该层，使得设有该抗静电材料的表面在该薄膜的内部或外部。注意，可在该薄膜的整个表面或部分表面上提供该抗静电材料。这里的抗静电材料可以使用金属、氧化铟锡(ITO)、或诸如两性表面活性剂、阳离子表面活性剂、非离子表面活性剂的表面活性剂。此外，该抗静电材料可备选地使用包括含有羧基基团和季铵基侧链的交联共聚物大分子的树脂材料。这些材料被粘附、揉弄、或涂敷至该薄膜，由此形成抗静电薄膜。通过使用抗静电薄膜进行密封，在将其当商品处理的情形中可以防止由于外部静电等引起的对半导体元件的负面效应。
注意，可以自由地结合上述实施例模式执行本实施例模式。也就是说，可以在本实施例模式中使用上述实施例模式中所描述的材料和形成方法，同时可以在上述实施例模式中使用本实施例模式中所描述的材料和形成方法。
(实施例模式6)
在本实施例模式中，参考图11A至11C描述使用上述实施例模式中所描述方法制作的半导体器件被用作RFID的情形的一个实施例模式，其中该RFID能够无接触地传输和接收数据。
RFID 220具有无接触地交换数据的功能，其包括电源线路211、时钟发生电路212、数据解调/调制电路213、用于控制其它电路的控制电路214、接口电路215、存储器216、数据总线217、以及天线(天线线圈)218(图11A)。
电源电路211起着产生电源的作用，该电源基于来自天线218的交流信号输入而被供应至半导体器件中的各个电路。时钟发生电路212起着产生时钟信号的作用，该信号基于来自天线218的交流信号输入而被供应至该半导体器件中的各个电路。数据解调/调制电路213起着解调和调制用于和读出器/写入器219通信的数据的作用。控制电路214起着控制存储器216的作用。天线218起着传输和接收电磁场及无线电波的作用。读出器/写入器219控制该半导体器件、和该半导体器件进行通信、并处理其数据。注意，RFID不限于这种结构，例如可以附加地提供诸如电源电压限制器电路和密码分析专用硬件的其它元件。
此外，该RFID可以为如下类型：不安装电源(电池)而是通过无线电波将电源电压供应至各个电路的类型、通过安装电源(电池)而不通过天线将电源电压供应至各个电路的类型、或者是通过无线电波和电源供应电源电压的类型。
对于将本发明的半导体器件应用于RFID等的情形，其优点为：无接触通信成为可能、多路读取变得可能、数据写入成为可能、可以转变为各种形状、根据所选择频率提供了宽的方向性和大的识别范围等。RFID可以应用于：能通过无接触射频通信而识别人或对象的个体信息的IC标签、通过标签处理可粘附到对象的粘附标签、用于特定事件或娱乐的腕带等。此外，可以使用树脂材料处理RFID，其可以直接固定到金属阻断无线射频通信。此外，RFID可用于操作诸如入口管理系统和校验系统的系统。
下面描述采用本发明半导体器件的RFID的实际使用的一个模式。将读出器/写入器320置于包括显示部分321的便携终端的一侧上，并将RFID 323置于商品322的一侧上(图11B)。当读出器/写入器320被保持对准商品322的RFID 323时，和该商品有关的信息，例如该商品的原材料和原产地、各生产过程的测试结果、销售过程的记录以及该商品的描述等显示在显示部分321。此外，当商品326沿传送带传输时，可以使用置于商品326内的读出器/写入器324和RFID 325检查该商品326(图11C)。这样，可以容易地获取信息，通过对系统使用RFID可实现高水平的功能及高的附加值。
注意，可以自由结合上述实施例模式而执行本实施例模式。
(实施例模式7)
本发明的半导体器件具有宽的应用领域。例如，其可以应用于电子设备。可以应用本发明半导体器件的电子设备包括：TV接收机、计算机、诸如移动电话的便携信息终端、诸如数码相机和摄像机的相机、导航系统等。参考图12描述本发明的半导体器件应用于移动电话的情形。
移动电话包括框架2700和2706、面板2701、框架2702、印刷电路板2703、操作按钮2704、和电池2705。含有面板2701从而是可分离的框架2702被设置在印刷电路板2703上。根据包括面板2701的电子设备而适当地改变框架2702的外形和尺寸。在印刷电路板2703上安装多个已封装半导体器件，本发明的半导体器件可以用作其中一个半导体器件。安装在印刷电路板2703上的多个半导体器件中的每个半导体器件具有控制器、中央处理器(CPU)、存储器、电源电路、音频处理电路、传输/接收电路等的任意功能。
面板2701通过连接薄膜2708连接到印刷电路板2703。上述面板2701、框架2702、以及印刷电路板2703和操作按钮2704及电池2705一起被包括在框架2700和2706内。布置面板2701中包括的像素区域2709，使得可以从设于框架2700内的窗口看到该像素区域。
本发明的半导体器件是紧凑的、且又薄又轻。因此，该半导体器件可以有效地利用电子设备的框架2700和2706内的有限空间。
此外，本发明的半导体器件可以用作RFID，例如纸币、硬币、有价证券、证书、无记名债券、包装容器、书籍、记录介质、个人用品、车辆、食物用品、衣服、保健用品、生活用品、医药、电子设备等。参考图13A至13H描述其示例。
纸币和硬币是指市场上的货币，其包括是特定区域货币的票据(现金凭据)、纪念币等。有价证券是指支票、股票、本票等(图13A)。证书指驾驶执照、居住证等(见图13B)。无记名债券指邮票、饭券、各种赠券等(见图13C)。包装容器指用于饭盒等的包装纸、塑料瓶等(见图13D)。书籍是指书、合订本等(见图13E)。记录介质指DVD软件、录像带等(见图13F)。车辆指诸如自行车的有车轮的车辆、船舶等(见图13G)。个人物品指袋子、眼镜等(见图13H)。食物用品指蔬菜、饮料等。衣物指衣服、鞋等。保健用品指医疗仪器、保健用具等。生活用品指家具、照明设备等。医药指药品、农业化肥等。电子设备指液晶显示装置、电致发光显示装置、电视装置(电视机和薄电视接收机)、移动电话等。
通过为纸币、硬币、有价证券、证书、无记名债券等提供RFID，可以防止对其的仿冒。此外，通过对包装容器、书籍、记录介质、个人用品、食物用品、生活用品、电子设备等提供RFID，可以改善检查系统、租赁系统等的效率。通过为车辆、保健用品、医药等提供RFID，可以防止对其的仿冒和偷窃并防止误食药物。RFID可粘附到对象的表面或嵌入到对象中。例如，RFID可嵌入到书籍的纸中或嵌入到包装的有机树脂中。
这样，通过为包装容器、记录介质、个人用品、食物用品、衣物、生活用品、电子设备等提供RFID，可以改善检查系统和租赁系统的效率。通过为车辆提供RFID，可以防止仿冒和偷窃。此外，通过将RFID嵌入到诸如动物的生物中，可以容易地识别各个生物；例如通过将RFID嵌入到诸如家畜的生物中，可以容易地识别其第一年的生活、性别、繁殖等情况。
如前所述，本发明的该半导体器件可以用于任意对象。注意，可以自由地结合上述实施例模式而实施本实施例模式。
(实施例1)
在本实施例中，参考图14至15C描述上述实施例模式中所描述的半导体器件中包含的电源电路和延迟电路的配置以及这些电路工作的计算结果。
本发明的该半导体器件至少包括电源电路430和延迟电路443(图14)。
电源电路430包括通过整流和平滑已接收的载波(图15A)而产生信号(图15B)的整流电路，以及用于保持由该整流电路产生的信号的电容器。该整流电路产生的信号被供应至延迟电路443。
延迟电路443包括交变电源431、电容器432、n型晶体管433和434、电容器435、反相器436和437、电阻器438、电容器439、反相器440和441、以及电容器442。电容器432、435、439、和442以及电阻器438由导电薄膜、半导体薄膜、掺杂了诸如磷和硼杂质的半导体薄膜等制成。
延迟电路443通过使用从电源电路430输入的信号(图15B)而产生重置信号(图15C)，此外还将所产生的重置信号供应至各个电路。延迟电路443所产生的重置信号在写操作或读操作期间供应至电路444。此外，被提供有重置信号的电路444是包含在半导体器件中的各种电路，即时钟信号发生电路、校正电路、判决电路、控制器电路、以及编码电路等。
如果延迟电路443太早产生重置信号，则每个电路的电压供应变得不稳定，并且每个电路可能不执行该重置操作。另一方面，如果延迟电路443太晚产生重置信号，则每个电路可能开始下一个操作而不执行该重置操作。如前所述，当延迟电路443未以需要的定时产生重置信号时，各个电路可能工作不正常。因此，要求延迟电路443以需要的定时产生重置信号。
延迟电路443产生重置信号的定时取决于延迟电路443的电阻和电容；特别地，取决于电阻器438的电阻和电容器439的电容。鉴于此，根据本发明，通过优化电阻器438的电阻和电容器439的电容，以需要的定时产生重置信号。
更为特别地，由于太早产生重置信号的定时存在问题，电阻器438的电阻被优化为100至400kΩ。因此，产生重置信号之前需要将载波输入该半导体器件的时间可延迟n秒(n＞0，见图15C中点线所示波形)，常规为m秒(m＞0，见图15C中链线所示波形)。按照这个方式，通过延迟产生重置信号的定时，以需要的定时将重置信号供应至各个电路，使得半导体器件可以正常地工作。
注意，可以自由地结合上述实施例模式而实施本实施例。
本发明是基于2004年12月3日在日本专利局提交的日本专利申请序列号2004-351263的申请，该专利申请的内容在此引用作为参考。

Claims (52)

1.一种半导体器件的制作方法，包括：
在衬底上形成金属薄膜；
对该金属薄膜执行等离子体处理从而在该金属薄膜上形成金属氧化物薄膜；
在该金属氧化物薄膜上形成元件形成层；
形成绝缘薄膜以覆盖该元件形成层；
在该绝缘薄膜和元件形成层内形成开口；
通过该开口引入腐蚀剂以除去该金属薄膜和金属氧化物薄膜；以及
将该元件形成层和该衬底分离。
2.根据权利要求1的半导体器件制作方法，其中在氧气气氛中进行该等离子体处理步骤。
3.根据权利要求1的半导体器件制作方法，其中该金属薄膜包括从元素钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、铅(Pb)、锇(Os)、和铱(Ir)组成的组中选择的元素，或者包括该元素作为主要成分的化合物材料或合金材料。
4.根据权利要求1的半导体器件制作方法，其中该元件形成层包括至少一个薄膜晶体管。
5.根据权利要求1的半导体器件制作方法，其中该腐蚀剂为含有卤素氟化物或卤间化合物例如三氟化氯气体、CF4、SF6、NF3、或F2的气体或者液体。
6.根据权利要求1的半导体器件制作方法，其中该半导体器件包含在从TV接收机、计算机、诸如移动电话的便携信息终端、诸如数码相机和摄像机的相机、以及导航系统组成的组中选择的电子设备中。
7.一种半导体器件的制作方法，包括：
在衬底上形成金属薄膜；
对该金属薄膜执行等离子体处理从而在该金属薄膜上形成金属氧化物薄膜；
在该金属氧化物薄膜上形成元件形成层；
形成绝缘薄膜以覆盖该元件形成层；
在该绝缘薄膜和元件形成层内形成开口；
通过该开口引入腐蚀剂以除去该金属薄膜和金属氧化物薄膜，从而留下至少部分该金属薄膜和金属氧化物薄膜；以及
使用物理力量将该元件形成层和该衬底分离。
8.根据权利要求7的半导体器件制作方法，其中在氧气气氛中进行该等离子体处理步骤。
9.根据权利要求7的半导体器件制作方法，其中该金属薄膜包括从元素钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、铅(Pb)、锇(Os)、和铱(Ir)组成的组中选择的元素，或者包括该元素作为主要成分的化合物材料或合金材料。
10.根据权利要求7的半导体器件制作方法，其中该元件形成层包括至少一个薄膜晶体管。
11.根据权利要求7的半导体器件制作方法，其中该腐蚀剂为含有卤素氟化物或卤间化合物例如三氟化氯气体、CF4、SF6、NF3、或F2的气体或者液体。
12.根据权利要求7的半导体器件制作方法，其中该半导体器件包含在从TV接收机、计算机、诸如移动电话的便携信息终端、诸如数码相机和摄像机的相机、以及导航系统组成的组中选择的电子设备中。
13.根据权利要求7的半导体器件制作方法，其中该物理力量包括外部使用人手的打击(应力)、从喷嘴发射的气体的压力、超声波、或使用楔形部件的负载。
14.一种半导体器件的制作方法，包括：
在衬底上形成金属薄膜；
对该金属薄膜执行热处理从而在该金属薄膜上形成金属氧化物薄膜；
在该金属氧化物薄膜上形成元件形成层；
形成绝缘薄膜以覆盖该元件形成层；
在该绝缘薄膜和元件形成层内形成开口；
通过该开口引入腐蚀剂以除去该金属薄膜和金属氧化物薄膜；以及
将该元件形成层和该衬底分离。
15.根据权利要求14的半导体器件制作方法，其中在氧气气氛中进行该热处理步骤。
16.根据权利要求14的半导体器件制作方法，其中该金属薄膜包括从元素钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、铅(Pb)、锇(Os)、和铱(Ir)组成的组中选择的元素，或者包括该元素作为主要成分的化合物材料或合金材料。
17.根据权利要求14的半导体器件制作方法，其中该元件形成层包括至少一个薄膜晶体管。
18.根据权利要求14的半导体器件制作方法，其中该腐蚀剂为含有卤素氟化物或卤间化合物例如三氟化氯气体、CF4、SF6、NF3、或F2的气体或者液体。
19.根据权利要求14的半导体器件制作方法，其中该半导体器件包含在从TV接收机、计算机、诸如移动电话的便携信息终端、诸如数码相机和摄像机的相机、以及导航系统组成的组中选择的电子设备中。
20.一种半导体器件的制作方法，包括：
在衬底上形成金属薄膜；
对该金属薄膜执行热处理从而在该金属薄膜上形成金属氧化物薄膜；
在该金属氧化物薄膜上形成元件形成层；
形成绝缘薄膜以覆盖该元件形成层；
在该绝缘薄膜和元件形成层内形成开口；
通过该开口引入腐蚀剂以除去该金属薄膜和金属氧化物薄膜，从而留下至少部分该金属薄膜和金属氧化物薄膜；以及
使用物理力量将该元件形成层和该衬底分离。
21.根据权利要求20的半导体器件制作方法，其中在氧气气氛中进行该热处理步骤。
22.根据权利要求20的半导体器件制作方法，其中该金属薄膜包括从元素钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、铅(Pb)、锇(Os)、和铱(Ir)组成的组中选择的元素，或者包括该元素作为主要成分的化合物材料或合金材料。
23.根据权利要求20的半导体器件制作方法，其中该元件形成层包括至少一个薄膜晶体管。
24.根据权利要求20的半导体器件制作方法，其中该腐蚀剂为含有卤素氟化物或卤间化合物例如三氟化氯气体、CF4、SF6、NF3、或F2的气体或者液体。
25.根据权利要求20的半导体器件制作方法，其中该半导体器件包含在从TV接收机、计算机、诸如移动电话的便携信息终端、诸如数码相机和摄像机的相机、以及导航系统组成的组中选择的电子设备中。
26.根据权利要求20的半导体器件制作方法，其中该物理力量包括外部使用人手的打击(应力)、从喷嘴发射的气体的压力、超声波、或使用楔形部件的负载。
27.一种半导体器件制作方法，包括：
在衬底上通过溅射形成金属氧化物薄膜；
在该金属氧化物薄膜上形成元件形成层；
形成绝缘薄膜以覆盖该元件形成层；
在该绝缘薄膜和该元件形成层中形成开口；
通过该开口引入腐蚀剂以除去该金属氧化物薄膜；以及
将该元件形成层和衬底分离。
28.根据权利要求27的半导体器件制作方法，其中在氧气气氛中形成该金属氧化物薄膜。
29.根据权利要求27的半导体器件制作方法，其中该元件形成层包括至少一个薄膜晶体管。
30.根据权利要求27的半导体器件制作方法，其中该腐蚀剂为含有卤素氟化物或卤间化合物例如三氟化氯气体、CF4、SF6、NF3、或F2的气体或者液体。
31.根据权利要求27的半导体器件制作方法，其中该半导体器件包含在从TV接收机、计算机、诸如移动电话的便携信息终端、诸如数码相机和摄像机的相机、以及导航系统组成的组中选择的电子设备中。
32.一种半导体器件制作方法，包括：
在衬底上通过溅射形成金属氧化物薄膜；
在该金属氧化物薄膜上形成元件形成层；
形成绝缘薄膜以覆盖该元件形成层；
在该绝缘薄膜和该元件形成层中形成开口；
通过该开口引入腐蚀剂以除去该金属氧化物薄膜，从而留下该金属氧化物薄膜的至少一部分；以及
使用物理力量将该元件形成层和衬底分离。
33.根据权利要求32的半导体器件制作方法，其中在氧气气氛中形成该金属氧化物薄膜。
34.根据权利要求32的半导体器件制作方法，其中该元件形成层包括至少一个薄膜晶体管。
35.根据权利要求32的半导体器件制作方法，其中该腐蚀剂为含有卤素氟化物或卤间化合物例如三氟化氯气体、CF4、SF6、NF3、或F2的气体或者液体。
36.根据权利要求32的半导体器件制作方法，其中该半导体器件包含在从TV接收机、计算机、诸如移动电话的便携信息终端、诸如数码相机和摄像机的相机、以及导航系统组成的组中选择的电子设备中。
37.根据权利要求32的半导体器件制作方法，其中该物理力量包括外部使用人手的打击(应力)、从喷嘴发射的气体的压力、超声波、或使用楔形部件的负载。
38.一种半导体器件制作方法，包括：
在衬底上形成金属薄膜；
在该金属薄膜上形成金属氧化物薄膜；
在该金属氧化物薄膜上形成绝缘薄膜；
在该绝缘薄膜上形成具有结晶半导体薄膜的薄膜晶体管；
在该薄膜晶体管上形成天线；
形成开口以暴露该金属氧化物薄膜；
通过该开口引入腐蚀剂以除去该金属薄膜和金属氧化物薄膜；以及
将该薄膜晶体管和衬底分离。
39.根据权利要求38的半导体器件制作方法，其中在氧气气氛中通过对该金属薄膜进行等离子体处理而形成该金属氧化物薄膜。
40.根据权利要求38的半导体器件制作方法，其中在氧气气氛中通过对该金属薄膜进行热处理而形成该金属氧化物薄膜。
41.根据权利要求38的半导体器件制作方法，其中在氧气气氛中进行溅射而形成该金属氧化物薄膜。
42.根据权利要求38的半导体器件制作方法，其中通过辐射激光光线使半导体薄膜晶化而形成结晶半导体薄膜。
43.根据权利要求38的半导体器件制作方法，其中该腐蚀剂为含有卤素氟化物或卤间化合物例如三氟化氯气体、CF4、SF6、NF3、或F2的气体或者液体。
44.根据权利要求38的半导体器件制作方法，其中该半导体器件包含在从TV接收机、计算机、诸如移动电话的便携信息终端、诸如数码相机和摄像机的相机、以及导航系统组成的组中选择的电子设备中。
45.一种半导体器件制作方法，包括：
在衬底上形成金属薄膜；
在该金属薄膜上形成金属氧化物薄膜；
在该金属氧化物薄膜上形成绝缘薄膜；
在该绝缘薄膜上形成具有结晶半导体薄膜的薄膜晶体管；
在该薄膜晶体管上形成天线；
形成开口以暴露该金属氧化物薄膜；
通过该开口引入腐蚀剂以除去该金属薄膜和金属氧化物薄膜，从而留下至少部分该金属薄膜和该金属氧化物薄膜；以及
使用物理力量将该薄膜晶体管和衬底分离。
46.根据权利要求45的半导体器件制作方法，其中在氧气气氛中通过对该金属薄膜进行等离子体处理而形成该金属氧化物薄膜。
47.根据权利要求45的半导体器件制作方法，其中在氧气气氛中通过对该金属薄膜进行热处理而形成该金属氧化物薄膜。
48.根据权利要求45的半导体器件制作方法，其中在氧气气氛中进行溅射而形成该金属氧化物薄膜。
49.根据权利要求45的半导体器件制作方法，其中通过辐射激光光线使半导体薄膜晶化而形成该结晶半导体薄膜。
50.根据权利要求45的半导体器件制作方法，其中该腐蚀剂为含有卤素氟化物或卤间化合物例如三氟化氯气体、CF4、SF6、NF3、或F2的气体或者液体。
51.根据权利要求45的半导体器件制作方法，其中该半导体器件包含在从TV接收机、计算机、诸如移动电话的便携信息终端、诸如数码相机和摄像机的相机、以及导航系统组成的组中选择的电子设备中。
52.根据权利要求45的半导体器件制作方法，其中该物理力量包括外部使用人手的打击(应力)、从喷嘴发射的气体的压力、超声波、或使用楔形部件的负载。
CN2005101289518A 2004-12-03 2005-12-02 半导体器件制作方法 Expired - Fee Related CN1808689B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004351263 2004-12-03
JP2004-351263 2004-12-03
JP2004351263 2004-12-03

Publications (2)

Publication Number Publication Date
CN1808689A true CN1808689A (zh) 2006-07-26
CN1808689B CN1808689B (zh) 2010-11-03

Family

ID=36574868

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005101289518A Expired - Fee Related CN1808689B (zh) 2004-12-03 2005-12-02 半导体器件制作方法

Country Status (2)

Country Link
US (1) US7482248B2 (zh)
CN (1) CN1808689B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101946335B (zh) * 2008-02-21 2012-11-21 夏普株式会社 太阳能电池及太阳能电池的制造方法
CN103274608A (zh) * 2007-05-07 2013-09-04 出光兴产株式会社 半导体薄膜、半导体薄膜的制备方法和半导体元件
CN105206566A (zh) * 2006-09-29 2015-12-30 株式会社半导体能源研究所 半导体装置的制造方法
CN109417229A (zh) * 2016-05-20 2019-03-01 集美塔公司 自由空间部分测试器

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7245018B1 (en) * 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US6661096B1 (en) * 1999-06-29 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Wiring material semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US7534702B2 (en) * 2004-06-29 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
EP1829102A4 (en) * 2004-12-24 2014-08-13 Semiconductor Energy Lab SEMICONDUCTOR DEVICE
JP2006295878A (ja) * 2005-01-25 2006-10-26 Ricoh Co Ltd 画像形成装置
US8749063B2 (en) * 2005-01-28 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20060270066A1 (en) * 2005-04-25 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
KR101293589B1 (ko) 2005-04-27 2013-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US7785947B2 (en) * 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
US8318554B2 (en) * 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
US7364954B2 (en) * 2005-04-28 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI408734B (zh) * 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
WO2006123825A1 (en) * 2005-05-20 2006-11-23 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8030132B2 (en) * 2005-05-31 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling step
EP1930486A4 (en) * 2005-08-25 2014-01-01 Tohoku Techno Arch Co Ltd METHOD FOR PRODUCING A SEMICONDUCTOR SUBSTRATE
EP1835050A1 (fr) * 2006-03-15 2007-09-19 Doniar S.A. Procédé de fabrication par LIGA-UV d'une structure métallique multicouche à couches adjacentes non entièrement superposées, et structure obtenue
JP5204959B2 (ja) * 2006-06-26 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101350207B1 (ko) * 2006-06-26 2014-01-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 포함하는 용지 및 그 제조 방법
US9022293B2 (en) * 2006-08-31 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and power receiving device
US8137417B2 (en) 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
SG175569A1 (en) * 2006-10-04 2011-11-28 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP5322408B2 (ja) 2007-07-17 2013-10-23 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP5188167B2 (ja) 2007-12-20 2013-04-24 株式会社ユニバーサルエンターテインメント 紙葉類処理装置
JP5586920B2 (ja) * 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
WO2010111601A2 (en) * 2009-03-26 2010-09-30 Semprius, Inc. Methods of forming printable integrated circuit devices and devices formed thereby
JP2011227369A (ja) 2010-04-22 2011-11-10 Hitachi Displays Ltd 画像表示装置及びその製造方法
TWI539414B (zh) 2011-09-21 2016-06-21 友達光電股份有限公司 可撓式顯示器的製作方法
KR20150120376A (ko) 2013-02-20 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 반도체 장치, 및 박리 장치
WO2015019971A1 (en) 2013-08-06 2015-02-12 Semiconductor Energy Laboratory Co., Ltd. Peeling method
TWI663722B (zh) 2013-09-06 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 發光裝置以及發光裝置的製造方法
JP6513929B2 (ja) 2013-11-06 2019-05-15 株式会社半導体エネルギー研究所 剥離方法
WO2015087192A1 (en) 2013-12-12 2015-06-18 Semiconductor Energy Laboratory Co., Ltd. Peeling method and peeling apparatus
US9397149B2 (en) 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6603486B2 (ja) 2014-06-27 2019-11-06 株式会社半導体エネルギー研究所 発光装置の作製方法
TWI695525B (zh) 2014-07-25 2020-06-01 日商半導體能源研究所股份有限公司 剝離方法、發光裝置、模組以及電子裝置
US10259207B2 (en) 2016-01-26 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming separation starting point and separation method
CN108962918B (zh) * 2018-06-20 2021-05-28 中国电子科技集团公司第二十四研究所 一种基于soi cmos的电子器件、制备方法以及剥离方法
KR102543854B1 (ko) * 2021-01-21 2023-06-14 신에츠 엔지니어링 가부시키가이샤 워크 분리 장치 및 워크 분리 방법

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2889226A (en) * 1957-10-02 1959-06-02 Morris Solotorovksy Self-dissolving instant coffee tablets
US3620759A (en) * 1969-04-01 1971-11-16 Parke Davis & Co Food capsule
US4851394A (en) * 1986-12-30 1989-07-25 Uni Colloid Kabushiki Kaisha Glucomannan/polyhydric alcohol composition and film prepared therefrom
US4925683A (en) * 1987-12-10 1990-05-15 Nestec S.A. Beverage capsules
US5089307A (en) * 1989-05-23 1992-02-18 Mitsubishi Rayon Co., Ltd. Edible film and method of making same
US5328868A (en) * 1992-01-14 1994-07-12 International Business Machines Corporation Method of forming metal connections
GB9302720D0 (en) * 1993-02-11 1993-03-24 Scherer Ltd R P Products in capsule form for use in aqueous solution
JP3360919B2 (ja) 1993-06-11 2003-01-07 三菱電機株式会社 薄膜太陽電池の製造方法，及び薄膜太陽電池
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JP3579492B2 (ja) 1995-03-16 2004-10-20 株式会社半導体エネルギー研究所 表示装置の作製方法
JP3809681B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
CN1143394C (zh) 1996-08-27 2004-03-24 精工爱普生株式会社 剥离方法、溥膜器件的转移方法和薄膜器件
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
DE69728022T2 (de) * 1996-12-18 2004-08-12 Canon K.K. Vefahren zum Herstellen eines Halbleiterartikels unter Verwendung eines Substrates mit einer porösen Halbleiterschicht
DE60036496T2 (de) 1999-02-24 2008-06-19 Hitachi Maxell, Ltd., Ibaraki Verfahren zum Herstellen eines IC-Elements mit Spule
JP4748859B2 (ja) 2000-01-17 2011-08-17 株式会社半導体エネルギー研究所 発光装置の作製方法
US7060153B2 (en) 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
US20010053559A1 (en) 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
JP4495295B2 (ja) 2000-03-15 2010-06-30 株式会社日立製作所 有価証券類の不正利用防止方法および有価証券類の不正利用防止システム
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
WO2003010825A1 (en) 2001-07-24 2003-02-06 Seiko Epson Corporation Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen
JP3956697B2 (ja) 2001-12-28 2007-08-08 セイコーエプソン株式会社 半導体集積回路の製造方法
TWI272641B (en) 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
TWI328837B (en) 2003-02-28 2010-08-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
KR101207442B1 (ko) 2003-12-15 2012-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로장치의 제조방법, 비접촉형 박막 집적회로장치 및 그 제조 방법, 비접촉형 박막 집적회로 장치를 가지는 아이디 태그 및 동전
US7271076B2 (en) 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
US7534702B2 (en) * 2004-06-29 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105206566A (zh) * 2006-09-29 2015-12-30 株式会社半导体能源研究所 半导体装置的制造方法
CN105261593A (zh) * 2006-09-29 2016-01-20 株式会社半导体能源研究所 半导体装置的制造方法
CN105206566B (zh) * 2006-09-29 2019-07-30 株式会社半导体能源研究所 半导体装置的制造方法
CN103274608A (zh) * 2007-05-07 2013-09-04 出光兴产株式会社 半导体薄膜、半导体薄膜的制备方法和半导体元件
US9249032B2 (en) 2007-05-07 2016-02-02 Idemitsu Kosan Co., Ltd. Semiconductor thin film, semiconductor thin film manufacturing method and semiconductor element
CN101946335B (zh) * 2008-02-21 2012-11-21 夏普株式会社 太阳能电池及太阳能电池的制造方法
CN109417229A (zh) * 2016-05-20 2019-03-01 集美塔公司 自由空间部分测试器

Also Published As

Publication number Publication date
US20060121694A1 (en) 2006-06-08
CN1808689B (zh) 2010-11-03
US7482248B2 (en) 2009-01-27

Similar Documents

Publication Publication Date Title
CN1808689A (zh) 半导体器件制作方法
CN1893023A (zh) 半导体器件的制造方法
CN1881569A (zh) 集成电路器件及制造集成电路器件的方法
CN1832179A (zh) 半导体器件及其制造方法
CN1893003A (zh) 布线衬底以及半导体装置的制造方法
KR101272097B1 (ko) 집적회로 장치 및 그의 제조방법
JP4027740B2 (ja) 半導体装置の作製方法
CN101064348A (zh) 半导体器件及半导体器件的制造方法
CN1822351A (zh) 半导体器件及其制造方法
CN1753166A (zh) 半导体器件及其制造方法和电器
CN1905164A (zh) 半导体装置及其制造方法
CN1708853A (zh) 半导体装置以及半导体装置的制作方法
CN1873915A (zh) 半导体器件的制造方法
US20080020555A1 (en) Method for manufacturing semiconductor device
CN1870233A (zh) 半导体器件及其制造方法
CN1638030A (zh) 半导体器件的制造方法
CN101034719A (zh) 半导体装置及其制造方法
TW200420955A (en) Separating method
CN1941288A (zh) 半导体器件、半导体器件的制造方法、液晶显示器件、rfid标签、发光器件以及电子器具
CN101393919A (zh) 半导体装置
JP2003163338A (ja) 剥離方法および半導体装置の作製方法
CN1894796A (zh) 薄膜集成电路器件的制造方法,非接触薄膜集成电路器件及其制造方法,以及包含非接触薄膜集成电路器件的id标签和硬币
CN1815699A (zh) 具有导电层的衬底的制造方法和半导体器件的制造方法
CN1976011A (zh) 半导体装置的制造方法
CN1430192A (zh) 交通工具、显示器和半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101103

Termination date: 20171202