CN1959962A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1959962A
CN1959962A CNA200610143292XA CN200610143292A CN1959962A CN 1959962 A CN1959962 A CN 1959962A CN A200610143292X A CNA200610143292X A CN A200610143292XA CN 200610143292 A CN200610143292 A CN 200610143292A CN 1959962 A CN1959962 A CN 1959962A
Authority
CN
China
Prior art keywords
film
semiconductor device
substrate
manufacture method
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200610143292XA
Other languages
English (en)
Other versions
CN1959962B (zh
Inventor
鹤目卓也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1959962A publication Critical patent/CN1959962A/zh
Application granted granted Critical
Publication of CN1959962B publication Critical patent/CN1959962B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Details Of Aerials (AREA)

Abstract

本发明提供一种具有柔软性的薄型半导体器件。本发明的半导体器件的制造方法之一包括如下步骤：在衬底的一方表面中形成槽；形成包括元件的元件层，元件被配置在所述槽内；从所述衬底的另一方表面使所述衬底变薄一直到所述元件层的一方表面露出，以形成具有所述元件的被转置层；将所述被转置层转置到所述薄膜上。

Description

半导体器件的制造方法
技术领域
本发明涉及一种半导体器件的制造方法。本发明特别涉及一种可以通过无线通讯来通信数据的半导体器件的制造方法。
背景技术
近年来，对于可以通过无线通讯来通信数据的半导体器件的开发在积极地展开。这种半导体器件被称作IC标签、ID标签、RF(射频：Radio Frequency)标签、RFID(射频识别：Radio FrequencyIdentification)标签、无线标签、电子标签、无线处理器、无线存储器、或无线芯片等。
现在被实用化了的无线芯片主要使用硅衬底(片)。此外，最近对于通过使用磨削和抛光硅衬底的表面(背面)的技术(被称作背面研磨(back grind)技术)来制作被薄型化了的无线芯片正在进行研究开发。因此人们已知使用背面研磨技术会导致产生裂缝或抛光痕(例如，参照专利文献1)。
[专利文献1]日本专利申请特开2004-282050号公报
为了使无线芯片变薄至极限，需要尽可能地磨削和抛光衬底。然而，若在衬底的厚度成为比一定厚度薄了的状态下对该衬底进行抛光，则衬底不能保持其强度，从而有可能衬底本身，甚至形成在衬底上的元件被破坏。
发明内容
鉴于上述问题，本发明的目的在于提供一种具有柔软性的薄型半导体器件。
本发明的半导体器件的制造方法之一包括如下各个步骤：在衬底的一方表面中形成槽；形成包括元件的元件层，所述元件被配置在槽内；从衬底的另一方表面使衬底变薄(磨削和抛光)一直到元件层的表面露出，以形成具有元件的被转置层；以及通过将被转置层的一方表面粘接在薄膜上以将被转置层转置在薄膜上。
此外，本发明的半导体器件的制造方法之一包括如下各个步骤：在衬底的一方表面中形成槽；形成包括元件的元件层，所述元件被配置在槽内；从衬底的另一方表面使衬底变薄(磨削和抛光)一直到元件层的表面露出，以形成具有元件的被转置层；通过将第一薄膜粘接在被转置层的一方表面上，以将被转置层转置在第一薄膜上；将第二薄膜粘接在被转置层的另一方表面上(即，将第二薄膜层叠在第一薄膜上，以使元件夹在第一薄膜和第二薄膜之间)；以及切断第一薄膜和第二薄膜，以形成具有元件的半导体器件。
此外，本发明的半导体器件的制造方法之一包括如下各个步骤：在衬底的一方表面中形成槽；形成包括元件的元件层，所述元件被配置在槽内；将第一薄膜贴合到元件层；从衬底的另一方表面使衬底变薄(磨削和抛光)一直到元件层的表面露出，以形成具有元件的被转置层；选择性地降低在第一薄膜和被转置层之间的粘接力，并且将第二薄膜粘接在被转置层的一方表面上，以将被转置层转置在第二薄膜上；将第三薄膜粘接到被转置层的另一方表面(即，将第三薄膜层叠在第二薄膜上，以使元件夹在第三薄膜和第二薄膜之间)；以及切断第二薄膜和第三薄膜，以形成具有元件的半导体器件。
此外，本发明的半导体器件之一包括如下各个步骤：在衬底的一方表面中形成槽；形成包括元件的元件层，所述元件被配置在槽内；将薄膜贴合到元件层；从衬底的另一方表面使衬底变薄(磨削和抛光)一直到元件层的表面露出，以形成具有元件的被转置层；以及切断薄膜，以形成具有元件的半导体器件。
此外，在上述结构中，所述被转置层具有天线。
此外，本发明的半导体器件的制造方法之一包括如下各个步骤：在衬底的一方表面上形成多个槽；形成包括多个元件的元件层，所述多个元件被配置在多个槽内；从衬底的另一方表面使衬底变薄(磨削和抛光)一直到所述元件层的一方表面露出，以形成多个被转置层，每个多个被转置层具有多个所述元件中的至少一个；将薄膜粘接在所述多个被转置层的一方表面，以将所述多个被转置层转置在所述薄膜上；将所述多个被转置层分离地切断所述薄膜；将所述多个被切断的被转置层与提供有天线的多个基材贴合在一起，以使被转置层内部所包含的每个所述多个元件与每个天线彼此电连接。
此外，在上述结构中，所述槽的深度在2μm至100μm的范围内，该范围包含端点。
此外，在上述结构中，所述槽的开口部分的形状为正方形。
此外，在上述结构中，所述正方形的一边长度在0.5mm至25mm的范围内，该范围包含端点。
此外，在上述结构中，使用玻璃衬底或硅衬底作为所述衬底。
此外，在上述结构中，所述抛光为物理抛光。
在本发明中，在衬底的一方表面上形成预定尺寸的槽，并且在提供有该槽的区域内配置元件地形成元件层。即，元件被配置在槽的部分，并且与元件的侧面相邻地存在有衬底的一部分。像这样，由于与元件的侧面相邻地存在有衬底的一部分，所以即使磨削和抛光衬底的另一方表面一直到元件层的一方表面(槽的底面)露出而使衬底变薄至极限，也可以抑制元件被破坏。通过使用本发明，可以提供比现有的半导体器件薄的半导体器件。
附图说明
图1为示出本发明的半导体器件的制造方法的图(实施方式1)；
图2A至2C为示出本发明的半导体器件的制造方法的图(实施方式1)；
图3A和3B为示出本发明的半导体器件的制造方法的图(实施方式1)；
图4A至4D为示出本发明的半导体器件的制造方法的图(实施方式1)；
图5A和5B为示出本发明的半导体器件的制造方法的图(实施方式2)；
图6A和6B为示出本发明的半导体器件的制造方法的图(实施方式2)；
图7A和7B为示出本发明的半导体器件的制造方法的图(实施方式2)；
图8A和8B为示出本发明的半导体器件的制造方法的图(实施方式2)；
图9A和9B为示出本发明的半导体器件的制造方法的图(实施方式2)；
图10A和10B为示出本发明的半导体器件的制造方法的图(实施方式3)；
图11为示出本发明的半导体器件的制造方法的图(实施方式3)；
图12为示出本发明的半导体器件的制造方法的图(实施方式3)；
图13A和13B为示出本发明的半导体器件的图(实施方式4)；
图14A和14B为示出本发明的半导体器件的图(实施方式4)；
图15A和15B为示出本发明的半导体器件的图(实施方式4)；
图16A至16C为示出本发明的半导体器件和其利用方法的图(实施方式5)；
图17A至17H为示出本发明的半导体器件的利用方法的图(实施方式6)。
具体实施方式
下面，关于本发明的实施方式将参照附图给予说明。但是，本发明不局限于以下说明，所属技术领域的技术人员可以很容易地理解一个事实就是其方式和详细内容在不脱离本发明的宗旨及其范围下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。注意，在以下说明的本发明的结构中，表示相同对象的附图标记在不同的附图中共同使用。
此外，在本说明书中，尽管在下文中描述各种材料或各种数值的条件等，然而这些仅仅是想要形成的理想材料或理想数值的条件。因此，所属技术领域的普通人员可以很容易地理解如下情况：实际形成了的元素组成或物性值与上述理想材料或理想数值条件之间多少产生误差；通过各种分析方法测定出来的结果本身也一般具有误差。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中，与本说明书中所记载的内容之间多少具有误差的材料或数值等也被包括在本发明的范围内。
实施方式1
在本实施方式中，将参照附图对本发明的半导体器件的制造方法的一个结构进行说明。
首先，在衬底11的一方表面中形成具有预定尺寸的槽12。图1表示形成有槽12的衬底11的俯视图，而图2A表示沿图1中的虚线A-B切断的剖面图。注意，在图1表示形成有二十五个槽12的衬底11的俯视图，然而槽12的数量不局限于此。即，形成在衬底11上的槽12的数量不局限于二十五个，既可以形成一个，又可以形成多个。
在本实施方式中，使用激光形成槽12。此外，可以使用激光以外的其他方法来形成槽12。将当从衬底11的上面来看时的槽12的形状可以通过考虑之后形成的元件的形状而适当地决定，例如，将槽12形成为长方形、正方形或圆形即可。此外，槽12的侧面部分可以垂直于衬底11，也可以形成为锥形，然而优选形成为反锥形(深度越深槽12的宽度以圆锥形越宽的形状)。若形成为反锥形，则在之后步骤中形成的基底膜和作为元件层的一部分的绝缘膜在槽12的侧面部分不容易形成。由此，容易将在之后步骤中形成在槽12内部的被转置层选择性地转置。
此外，至少可以将之后形成的元件形成在槽12内部地适当地决定槽12的尺寸即可。例如，槽12的深度设为2μm或更大至100μm或更小，并且在槽12的形状为正方形的情况下，一边长度设为0.5mm或更大至25mm或更小即可。不言而喻，槽12的深度必须要比衬底11的厚度小。在本说明书中，“衬底11的一方表面”就是提供有槽12一侧的表面。
作为衬底11，可以使用玻璃衬底、石英衬底、硅衬底、金属衬底(例如，不锈钢衬底)、陶瓷衬底或塑料衬底(例如，丙烯衬底)等，其中优选使用玻璃衬底。玻璃衬底对其面积和形状没有很大的限制。因此，当使用玻璃衬底作为衬底11时，可以容易使用例如一边长度有1m或更大且具有矩形状的玻璃衬底，从而可以大幅度地提高生产率。与使用圆形的硅衬底的情况相比，这是很大的优点。此外，从衬底本身的成本的角度来看，也优选使用玻璃衬底而不使用石英衬底、硅衬底、金属衬底(例如，不锈钢衬底)或陶瓷衬底等。特别在需要实现衬底的大型化的情况下，玻璃衬底的低成本的优势就更加明显，并且考虑到大量生产，也优选使用玻璃衬底。在本实施方式中，使用玻璃衬底作为衬底11。
此外，当使用硅衬底作为衬底11时，对元件的微细化，即高集成化有效。例如，可以形成栅极长度为0.5μm或更小的晶体管，并使该晶体管在低电压下驱动。
此外，对衬底11的厚度没有特别的限制，例如使用0.3mm或更厚至1mm或更薄(更具体为0.5mm)的衬底即可。
接下来，在形成有槽12的衬底11的一方表面上形成基底膜13(图2B)。在使用玻璃衬底作为衬底11的情况下，通过提供基底膜13，可以防止包含在玻璃衬底中的钠等可动离子侵入到之后被形成的元件层中。另外，如使用底栅型薄膜晶体管作为提供在之后形成的元件层内部的元件的情况那样，基底膜13不是必须提供的。此外，在使用硅衬底作为衬底11的情况下，基底膜13也不是必须提供的。
此外，作为之后抛光衬底11的另一个表面时的停止层，优选在衬底11和基底膜13之间提供保护膜。通过提供保护膜，可以防止错误地抛光基底膜13和之后被形成的元件层。作为保护膜，可以使用通过CVD法或溅射法等来形成的DLC(类金刚石碳)等含有碳的膜。此外，还可以通过在含有氮的环境下对衬底11的一方表面进行高密度等离子体处理，来在衬底11的表面上形成保护膜。
在本说明书中的“高密度等离子体处理”的特征在于等离子体的电子密度为1×1011cm-3或更大至1×1013cm-3或更小，并且等离子体的电子温度为0.5eV或更高至1.5eV或更低。下面，当在本说明书中只记载为“高密度等离子体处理”时，该“高密度等离子体处理”意味着在上述条件下进行等离子体处理。由于等离子体的电子密度虽然较高，但在衬底11附近的电子温度较低，所以可以防止产生对衬底11的等离子体损伤。此外，等离子体的电位为低电位的5V或更低，所以可以抑制原料分子的过量分解。注意，使用微波(2.45GHz)作为用于产生等离子体的电源频率。
作为含有氮的环境，可以使用如下混合气体：混合有氮(N2)或氨(NH3)以及稀有气体的混合气体；或者混合有氮(N2)或氨(NH3)、稀有气体、以及氢(H2)的混合气体。衬底11的另一方表面可以由高密度等离子体所生成的氮基(有时包括NH基)氮化。
基底膜13可以具有单层结构，也可以具有叠层结构。此外，通过溅射法或等离子体CVD法等，可以使用氧化硅膜、氮化硅膜、包含氮的氧化硅膜(SiOxNy膜)(x＞y，x和y为正数)、或包含氧的氮化硅膜(SiNxOy膜)(x＞y，x和y为正数)等而作为基底膜的材料。例如，在基底膜具有二层结构的情况下，可以使用包含氧的氮化硅膜作为第一层的绝缘膜，并且使用包含氮的氧化硅膜作为第二层的绝缘膜。
接下来，在形成有槽12的衬底11的一方表面上形成具有薄膜晶体管等的元件的层14(以下称作“元件层14”)(图2C)。此时，元件被配置在形成有槽12的区域内地形成元件层14。即，元件被配置在形成有槽12的区域内，并且与元件的侧面相邻地存在有衬底的一部分。当之后磨削和抛光衬底11时，该衬底11的一部分起到确保强度且防止元件被破坏的作用。
元件层14至少具有以薄膜晶体管(TFT)、二极管、以及电阻等为代表的元件，通过使用该元件可以形成所有集成电路如CPU、存储器、以及微型处理器等。此外，除了元件之外还具有天线的模式也可以应用于元件层14。例如，由薄膜晶体管构成的集成电路通过使用发生在天线的交流电压来动作，并且通过调制施加给天线的交流电压，可以向读取/写入器进行发送。另外，天线如上所述那样可以具有提供在元件层内部的结构，也可以具有如下结构：将提供有元件层的衬底以及与该衬底不同的具有天线的衬底贴合在一起，并且使形成在元件层内部的元件和天线电连接。
接下来，覆盖元件层14地提供薄膜31，并且将薄膜31连接到衬底固定工具32(框架)(图3A)。薄膜31当磨削和抛光衬底时在固定衬底的同时，起到保护元件层14的一方表面的作用。
薄膜31优选具有以下性质，即在通常状态下具有大的粘接力，但当照射光时其粘接力变小。例如，优选使用当照射紫外光时其粘接力变小的UV胶带。此外，还可以使用具有当加热时其粘接力变小的性质的薄膜(热剥离性胶带)。此外，还可以使用层叠了保护元件层14的薄膜以及UV胶带或热剥离性胶带的薄膜。在此情况下，元件层14与UV胶带或热剥离性胶带相接。
接着，将由薄膜31贴合的衬底11的衬底固定工具32(框架)提供到吸附装置33上。此时，使衬底11的一方表面(提供有薄膜31一侧的表面)低于衬底固定工具32的一方表面地设置薄膜31，以便不使衬底固定工具32本身被磨削和抛光。吸附装置33例如由多孔吸盘34和载物台35构成。此外，多孔吸盘34由多孔构成，并且具有真空吸盘机构。
接着，由磨削单元41磨削衬底11的另一方表面，以便将衬底11弄薄。此时，衬底11的厚度成为200μm或更薄地进行磨削。一般来说，在此磨削步骤中，通过旋转固定有衬底11的吸附装置33和磨削单元41的一方或双方，对衬底11的另一方表面进行磨削。磨削单元41例如相当于磨刀石。另外，在本说明书中“衬底11的另一方表面”就是与提供有元件层14一侧相反一侧的表面，即被磨削单元41磨削的一侧的表面。另外，根据需要还可以进行清洗，以便去除通过磨削步骤发生的碎屑。在此情况下，使通过清洗产生的水滴自然干燥，或使用干燥方法使它干燥。作为干燥方法，具体有旋转衬底11的方法、使用鼓风机对衬底11喷射空气(大气)等气体的方法等。
接着，使用抛光单元42将衬底11的磨削了的表面进一步抛光(图3B)。此时，进行抛光一直到槽12的底面(即，基底膜13的底面)露出。即，与元件的侧面相邻地存在有衬底的一部分，而在元件的下面没有衬底11，所述元件配置在形成有槽12的区域内。通过在元件的下面不留残衬底11地进行抛光，可以将具有元件的半导体器件的厚度弄薄。另外，在使用硅衬底作为衬底11的情况下，元件形成区域(槽12的底部)的厚度成为0.1至30μm，优选成为1至5μm地进行抛光即可。
与上述磨削步骤同样，抛光步骤也通过旋转固定有衬底11的吸附装置33和抛光单元42的一方或双方，对衬底11的另一方表面进行抛光。抛光单元42例如相当于涂敷抛光粉的抛光垫料。注意，根据需要还可以进行清洗，以便除去通过抛光步骤发生的碎屑。在此情况下，使通过清洗产生的水滴自然干燥，或使用干燥方法使它干燥。作为干燥方法，具体有旋转衬底11的方法、使用鼓风机对衬底11喷射空气(大气)等气体的方法等。
接下来，使在薄膜31中的与区域15接触的区域选择性地降低粘接力，所述区域15形成有通过抛光衬底11而被露出的基底膜13和元件层14(图4A)。通过抛光衬底11而被露出的基底膜13和元件层14的区域(图4A中的由虚线围绕的区域)在之后步骤中被转置，从而以后在本说明书中将该区域称作“被转置层15”。作为选择性地降低薄膜31的粘接力的具体方法的一例，在使用UV胶带作为薄膜31的情况下，对于与被转置层15接触的区域选择性地照射紫外光。此外，在使用热剥离性胶带作为薄膜31的情况下，对于与被转置层15接触的区域选择性地加热。
接着，通过将第一叠层膜61(也称作“层压薄膜”)粘接到被转置层15的一方表面(即，通过抛光衬底11而被露出的基底膜13)上，被转置层15从薄膜31被转置(图4B)。通过进行该转置，可以由第一叠层膜61保护被转置层15的一方表面。该转置步骤是使用贴合装置(以下称作“层压装置”)来进行的，并且该层压装置具有第一滚筒和第二滚筒，所述第一滚筒具有加热单元和加压单元的一方或双方，所述第二滚筒卷有第一叠层膜61并且将该第一叠层膜61供给给第一滚筒。
当进行上述转置步骤时的重点在于将被转置层15选择性地转置到叠层膜61上，而不转置被转置层15以外的区域。作为将被转置层15选择性地转置到第一叠层膜61上的方法，以下示出两个方法。第一个方法如下：对被转置层15的另一方表面选择地进行加热和加压的一方或双方，来选择性地与第一叠层膜61粘接。此外，第二个方法为使用如下第一叠层膜61的方法，即仅仅与被转置层15接触的部分具有粘接性，并且与被转置层15以外的区域接触的部分没有粘接性。
接着，根据需要将第二叠层膜62粘接到被转置层15的另一方表面上，以密封被转置层15(图4C)。该步骤也可以使用上述层压装置来进行。
当转置或密封时使用的第一叠层膜61和第二叠层膜62分别至少具有基材和粘接剂层。可以有多个基材，在此情况下，可以具有在基材和基材之间进一步具有粘接剂层的结构。
作为基材，可以使用进行了抗静电处理的薄膜(抗静电膜)；具有耐透湿性(水蒸气势垒)的薄膜；由聚酰胺、聚丙烯、聚酯、乙烯、聚氟乙烯、氯乙烯、以及无机蒸发薄膜中的任何一种构成的薄膜；或由纤维材料构成的纸等。此外，作为粘接剂层，可以使用包含热固化树脂、紫外线固化树脂、丙烯树脂系列粘接剂、环氧树脂系列粘接剂、树脂添加剂等粘接剂的层。
作为进行了抗静电处理的薄膜可以举出在树脂中分散有抗静电材料的薄膜、形成有抗静电材料的薄膜等。作为贴有抗静电材料的薄膜，可以采用单面上贴有抗静电材料的薄膜，或者双面上贴有抗静电材料的薄膜。此外，单面上贴有抗静电材料的薄膜既可以在该薄膜的内侧贴有该抗静电材料，又可以在该薄膜的外侧贴有该抗静电材料。此外，将该抗静电材料贴附到该薄膜的整个面或一部分上也可。注意，作为抗静电材料，可以举出铝等的金属、含有铟和锡的氧化物(ITO)、两性界面活性剂的金属盐、咪唑啉型两性界面活性剂、以及包含含有羧基和季铵碱作为侧链的交联共聚物高分子的树脂材料等。通过使用抗静电膜作为第一叠层膜61和第二叠层膜62的一部分，可以防止来自外部的静电给予集成电路的负面影响。
第一叠层膜61和第二叠层膜62通过加热处理和加压处理(热压)被粘接到被转置层15。当进行加热处理和加压处理时，通过加热处理使提供在叠层膜的最外表面的粘接剂层熔化，并加压来粘接它们。另外，当使用通过加热处理熔化基材的方法(热焊接)时，还可以使用由基材构成的单层膜而代替第一叠层膜61和第二叠层膜62。
此外，为了防止水分等侵入到进行了密封处理后的被转置层15的内部，优选对第一叠层膜61和第二叠层膜62的表面进行镀硅土。另外，在本说明书中，“镀硅土”就是对被处理物的表面涂覆二氧化硅(硅土)的粉末。然而，如果使用包含氧的氮化硅或包含氮的氧化硅的粉末而代替二氧化硅的粉末，也可以获得上述效果。
接下来，使用切断单元43来切断第一叠层膜61和第二叠层膜62(图4D)。切断单元43相当于切割器(dicer)、激光、钢丝锯或切割工具等。在第一叠层膜61和第二叠层膜62分别由基材和粘接剂层构成的情况下，优选使用激光作为切断单元43。这是因为通过适当地设定激光的条件，可以形成在切断的同时粘接剂层由第一基材和第二基材密封的结构的缘故。通过以上步骤，完成具有被转置层的半导体器件16(无线芯片)。
另外，在本实施方式中考虑到半导体器件的长期可靠性，说明了具有由第一叠层膜61和第二叠层膜62保护被转置层15的双面的结构的半导体器件，然而并不需要将第一叠层膜61和第二叠层膜62粘接在被转置层15上。即，还可以在上述抛光步骤结束之后(图3B)，将薄膜31从吸附装置33拆卸，沿被转置层15的侧面切断薄膜31来制造半导体器件。另外，使用切割器、激光、钢丝锯、切割工具等进行上述切断即可。
如上所说明，本发明通过在形成在衬底11中的槽12中形成被转置层15，磨削和抛光衬底一直到槽12的底面(即，基底膜13的底面)露出，并且转置被转置层15来形成半导体器件。像这样，通过使用本发明，可以提供比现有的半导体器件薄的半导体器件。
实施方式2
在本实施方式中，将说明在被转置层的内部提供有天线的半导体器件的制造方法。另外，形成在多个槽中的元件都具有相同的结构，所以在本实施方式中，着眼于形成在一个槽中的集成电路(元件)的结构来说明。
首先，在衬底11的一方表面上形成具有预定尺寸的槽12(图1)。在图1中示出了形成有二十五个槽12的衬底11的俯视图，然而本发明不局限于此数量。即，形成在衬底11上的槽12的数量不局限于此数量，既可以仅仅形成一个，又可以形成多个。
图5A和5B示出沿图1中的虚线C-D切断的剖面图。在本实施方式中，使用激光来形成槽12。另外，槽12可以使用激光以外的其他方法来形成。可以考虑到之后被形成的元件的形状等来适当地决定槽12的形状，例如，将槽12形成为长方形、正方形或圆形即可。此外，槽12的侧面部分可以垂直于衬底11，也可以形成为锥形，然而优选形成为反锥形(深度越深槽12的宽度以圆锥形越宽的形状)。若形成为反锥形，则在之后步骤中形成的基底膜和作为元件层的一部分的绝缘膜在槽12的侧面部分不容易形成。由此，容易选择性地转置在之后步骤中被形成在槽12内部的被转置层。
此外，至少可以将之后被形成的元件形成在槽12内部地适当地决定槽12的尺寸即可。例如，槽12的深度为2μm或更大至100μm或更小，并且在槽12的形状为正方形的情况下，一边长度为0.5mm或更大至25mm或更小即可。然而，不言而喻，槽12的深度必须要比衬底11的厚度小。此外，在本说明书中，“衬底11的一方表面”就是提供有槽12一侧的表面。
接着，在形成有槽12的衬底11的一方表面上形成基底膜13(图5A)。对于基底膜13的材料或形成方法可以使用在实施方式1所说明的材料或方法，从而在此省略其说明。以下，将说明在基底膜13上形成元件层的步骤。
首先，在基底膜13上形成非晶半导体膜(例如，以非晶硅为主要成分的膜)。非晶半导体膜通过溅射法或等离子体CVD法等的各种CVD法以25至200nm(优选以30至150nm)的厚度形成。接着，使非晶半导体膜结晶化来形成晶体半导体膜。作为结晶化的方法，可以使用激光晶化法、使用RTA或退火炉的热晶化法、使用促进结晶化的金属元素的热晶化法、组合使用促进结晶化的金属元素的热晶化法和激光晶化法的方法等。之后，通过将得到的晶体半导体膜蚀刻成所希望的形状，以形成晶体半导体膜705和706(图5B)。另外，该晶体半导体膜705和706作为用作元件的薄膜晶体管的活性层而被使用，从而提供在槽12的底面地形成它们。另外，还可以不暴露于大气而连续形成基底膜13和非晶半导体膜。
下面，说明晶体半导体膜705和706的制造步骤的一例。作为使非晶半导体膜结晶化的方法，可以举出激光晶化法、使用RTA或退火炉的热晶化法、使用促进结晶化的金属元素的热晶化法、以及组合使用促进结晶化的金属元素的热晶化法和激光晶化法的方法等。此外，作为其他结晶化的方法，也可以施加DC偏压而产生热等离子体并使该热等离子体作用于半导体膜，以进行结晶化。
在本实施方式中，在通过等离子体CVD法形成膜厚度为40至300nm的非晶半导体膜之后，通过加热处理使非晶半导体膜结晶化，以形成晶体半导体膜705和706。作为加热处理，可以使用激光加热炉、激光照射或者可以代替激光束而使用从灯中发射的光进行照射(以下称作“灯退火”)。或者，可以组合上述方法而使用。
在使用激光照射的情况下，可以使用连续振荡型的激光束(CW激光束)或脉冲振荡型的激光束(脉冲激光束)。作为激光束，可以使用从选自如下激光器的一种或多种中振荡出来的激光束：气体激光器如Ar激光器、Kr激光器、受激准分子激光器等；以将Nd、Yb、Cr、Ti、Ho、Er、Tm和Ta中的一种或多种作为掺杂剂添加的单晶YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3、GdVO4、或者多晶(陶瓷)YAG、Y2O3、YVO4、YAlO3、GdVO4作为介质的激光器；玻璃激光器；红宝石激光器；变石激光器；Ti:蓝宝石激光器；铜蒸汽激光器；以及金蒸汽激光器。通过照射上述激光束的基波以及该基波的第二至第四高次谐波的激光束，可以获得粒径大的结晶。例如，可以使用Nd:YVO4激光器(基波为1064nm)的第二高次谐波(532nm)或第三高次谐波(355nm)。此时，激光的功率密度必需大约为0.01至100MW/cm2(优选为0.1至10MW/cm2)。并且，以扫描速度大约为10至2000cm/sec来进行照射。
以将Nd、Yb、Cr、Ti、Ho、Er、Tm和Ta中的一种或多种作为掺杂剂添加的单晶YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3、GdVO4、或者多晶(陶瓷)YAG、Y2O3、YVO4、YAlO3、GdVO4作为介质的激光器；Ar离子激光器；以及Ti:蓝宝石激光器都可以使激光连续振荡，也可以通过进行Q开关工作和模式同步等来以10MHz或更大的振荡频率使激光脉冲振荡。当以10MHz或更大的振荡频率使激光振荡时，在半导体膜被激光器熔化直到固化的期间中，下一个脉冲被照射到半导体膜。因此，与使用低振荡频率的脉冲激光器的情况不同，可以在半导体膜中连续移动固体和液体的界面，因此，可以获得向扫描方向连续成长的结晶粒。
当使用所述连续振荡激光器或以10MHz或更大的频率振荡的激光束进行结晶化时，可以使被结晶化了的半导体膜的表面为平坦。结果，也可以使之后形成的栅极绝缘膜薄膜化，此外，有助于提高栅极绝缘膜的抗压。
此外，当使用陶瓷(多晶)作为介质时，可以以短时间且低成本将介质形成为任意形状。当使用单晶时，通常使用直径为几mm且长度为几十mm的圆柱状的介质。但是，当使用陶瓷时，可以形成更大的介质。
不管在单晶中或在多晶中都不容易大大改变直接有助于发光的介质中的掺杂剂如Nd和Yb等的浓度，因此，对通过增加掺杂剂的浓度来提高激光器的输出就有一定的限制。但是，当使用陶瓷时，比起单晶来，可以明显增加介质的尺寸，因此，可以大幅度提高输出。
再者，当使用陶瓷时，可以容易形成平行六面体形状或长方体形状的介质。通过使用上述形状的介质，在介质内部使振荡光以锯齿形地传播，而可以使振荡光路变长。因此，增幅变大，可以以高输出使激光振荡。此外，由于从上述形状的介质发射的激光束在发射时的剖面形状为四角形状，所以，比起圆状光束来，有利于整形为线状光束。通过使用光学系统对如上所述那样发射的激光束进行整形，可以容易获得短边长度为1mm或更小、长边长度为几mm至几m的线状光束。此外，通过对介质均匀照射激发光，使得线状光束的能量分布沿着长边方向均匀。
通过将上述线状光束照射到半导体膜，可以对半导体膜更均匀地进行退火。当必须对直到线状光束的两端均匀地进行退火时，只要在其两端配置狭缝并遮挡能量的衰弱部等即可。
通过使用如上所述那样获得的强度均匀的线状光束对半导体膜进行退火，并且使用该半导体膜制造半导体器件，可以使该半导体器件的特性为良好且均匀。
接着，形成覆盖晶体半导体膜705和706的绝缘膜707(图6A)。通过溅射法或等离子体CVD法等的各种CVD法形成栅极绝缘膜707即可，该绝缘膜707在之后步骤中被蚀刻而用作栅极绝缘膜。具体而言，以单层结构形成氧化硅膜、氮化硅膜、包含氮的氧化硅膜(SiOxNy膜)(x＞y，x和y为正数)、包含氧的氮化硅膜(SiNxOy膜)(x＞y，x和y为正数)，或者适当地层叠所述这些膜来形成栅极绝缘膜。
此外，也可以通过在含有氧、氮、或氧和氮的环境中对于晶体半导体膜705和706进行高密度等离子体处理，使晶体半导体膜705和706的表面氧化或氮化，以形成绝缘膜。与通过CVD法或溅射法等形成的膜相比，通过高密度等离子体处理形成的栅极绝缘膜具有更均匀的膜厚度和膜质量等，并且可以形成更致密的膜。此外，由于等离子体的电子密度虽然很高，但在形成在衬底上的被处理物(金属膜)附近的电子温度很低，所以可以防止产生对衬底的等离子体损伤。此外，等离子体的电子密度为高密度的1×1011cm-3或更高，因此，使用通过氧化处理而形成的氧化物，可以形成膜厚均匀性高且致密的膜，所述氧化处理是使用所述高密度等离子体处理来进行的。此外，等离子体的电子温度为低温度的1.5eV或更低，因此，比起等离子体处理或热氧化法来，可以以更低温度进行氧化处理。例如，即使以比玻璃衬底的应变点温度低100℃的温度或低于该温度(典型为250至550℃)进行等离子体处理，也可以充分地进行等离子体氧化处理。另外，使用微波(2.45GHz)作为用于产生等离子体的电源频率。此外，等离子体的电位为低电位的5V或更低，所以可以抑制原料分子的过量分解。
作为含有氧的环境，可以使用以下混合气体：混合有氧(O2)、二氧化氮(NO2)或一氧化二氮(N2O)以及稀有气体的混合气体；或者混合有氧(O2)、二氧化氮(NO2)或一氧化二氮(N2O)、稀有气体、以及氢(H2)的混合气体。此外，作为含有氮的环境，可以使用以下混合气体：混合有氮(N2)或氨(NH3)以及稀有气体的混合气体；或者混合有氮(N2)或氨(NH3)、稀有气体、以及氢(H2)的混合气体。通过使用因高密度等离子体生成的氧基(有时包含OH基)和氮基(有时包含NH基)，可以使晶体半导体膜705和706的表面氧化或氮化。
在进行高密度等离子体处理来形成绝缘膜707的情况下，1至20nm，典型的为5至10nm的绝缘膜被形成在晶体半导体膜705和706上。由于在这种情况下的反应就是固相反应，所以可以使所述绝缘膜和晶体半导体膜705和706之间的界面态密度极为低。此外，由于将晶体半导体膜705和706直接氧化或氮化，所以可以使被形成的绝缘膜707膜厚的不均匀性极为小。再者，由于在晶体硅的晶粒界面也不发生强的氧化，所以可以成为非常理想的状态。换言之，通过进行在此描述的高密度等离子体处理使半导体膜的表面固相氧化，可以形成均匀性好且界面态密度低的绝缘膜，而不在晶粒界面中引起过度的氧化反应。
另外，可以仅仅使用通过高密度等离子体处理形成的绝缘膜作为绝缘膜707，或者可以再加上通过利用等离子体或热反应的CVD法淀积而层叠氧化硅、含有氧的氮化硅、包含氮的氧化硅等绝缘膜。在任何情况下，包括使用高密度等离子体而形成的绝缘膜作为栅极绝缘膜的一部分或整个部分来形成的晶体管可以减少特性的不均匀性。
此外，对于非晶半导体膜照射连续振荡激光或以10MHz或更大的频率振荡的激光束，同时沿着一个方向扫描而实现结晶化了的晶体半导体膜705和706具有结晶沿着其光束的扫描方向成长的特性。因此，通过按照沟道长度方向(当形成沟道形成区域时载流子流过的方向)设定扫描方向而配置晶体管，并且组合进行高密度等离子体处理而形成的绝缘膜707，可以获得其特性不均匀性更小而且具有高场效应迁移率的晶体管。
接下来，在绝缘膜707上层叠而形成第一导电膜和第二导电膜。通过溅射法或等离子体CVD法等的各种CVD法分别形成第一导电膜和第二导电膜即可。在本实施方式中，将第一导电膜形成为20至100nm的厚度，将第二导电膜形成为100至400nm的厚度。此外，第一导电膜和第二导电膜是可以使用选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)等中的元素或者以所述元素为主要成分的合金材料或化合物材料来形成的。此外，也可以使用以掺杂了磷等杂质元素的多晶硅为代表的半导体材料来形成第一导电膜和第二导电膜。作为第一导电膜和第二导电膜的组合例子，可以举出氮化钽膜和钨(W)膜；氮化钨膜和钨膜；氮化钼膜和钼(Mo)膜，等等。由于钨或氮化钽具有高耐热性，所以在形成第一导电膜和第二导电膜之后可以进行以热活化为目的的加热处理。此外，可以代替第一导电膜和第二导电膜的两层结构而采用单层结构，或者也可以采用三层结构。在采用单层结构或三层结构的情况下，作为导电膜的材料，可以自由地选择与上述第一导电膜和第二导电膜相同的材料。
接下来，在使用光刻法来形成由抗蚀剂构成的掩膜之后，对第一导电膜和第二导电膜进行蚀刻，以形成栅极708和709。
接下来，在使用光刻法形成由抗蚀剂构成的掩膜之后，使用离子掺杂法或离子注入法将赋予N型的杂质元素低浓度地添加到晶体半导体膜706中，以形成低浓度的N型杂质区域710和711以及沟道形成区域712(图6B)。作为赋予N型的杂质元素，可以使用属于元素周期表中第15族的元素，例如使用磷(P)或砷(As)。
接下来，在使用光刻法形成由抗蚀剂构成的掩膜之后，使用离子掺杂法或离子注入法将赋予P型的杂质元素高浓度地添加到晶体半导体膜705中，以形成高浓度P型杂质区域713和714以及沟道形成区域715。作为赋予P型的杂质元素，可以使用属于元素周期表中第13族的元素，例如使用硼(B)。另外，关于形成低浓度的N型杂质区域710和711以及高浓度的P型杂质区域713和714的顺序，像本实施方式那样，既可以在形成低浓度的N型杂质区域710和711之后形成高浓度的P型杂质区域713和714，又可以在形成高浓度的P型杂质区域713和714之后形成低浓度的N型杂质区域710和711。
接下来，覆盖绝缘膜707、栅极708和709地形成绝缘膜。该绝缘膜是通过使用溅射法或等离子体CVD法等的各种CVD法以单层或叠层形成如下膜的：由无机材料如硅、硅的氧化物、或硅的氮化物等构成的膜；或由有机材料如有机树脂等构成的膜。接着，通过使用以垂直方向为主体的各向异性蚀刻而选择性地蚀刻绝缘膜，形成与栅极708和709的侧面接触的绝缘膜721和722(也称作侧壁)(图7A)。此外，在制造绝缘膜721和722的同时绝缘膜707被蚀刻，以形成栅极绝缘膜723和724。绝缘膜721和722用作当之后形成N型薄膜晶体管的LDD(轻掺杂漏极：Lightly Doped drain)区域时的掺杂用掩膜。
接下来，以通过光刻法形成的由抗蚀剂构成的掩膜、以及绝缘膜721和722为掩膜，将赋予N型的杂质元素添加到晶体半导体膜706中，以形成第一N型杂质区域(也称作LDD区域)727和728以及第二N型杂质区域725和726(图7B)。第一N型杂质区域727和728所包含的杂质元素的浓度低于第二N型杂质区域725和726所包含的杂质元素的浓度。通过上述步骤，完成了P型薄膜晶体管729以及N型薄膜晶体管730。
另外，形成LDD区域有如下两种方法：栅极由两层或更多的叠层结构形成，进行使该栅极具有锥角度的蚀刻或各向异性蚀刻，并使用构成该栅极的下层的导电膜作为掩膜的方法；如本实施方式那样将侧壁的绝缘膜用作掩膜的方法。采用前一种方法形成的薄膜晶体管具有这样的结构，即中间夹着栅极绝缘膜重叠于栅极地配置LDD区域的结构。然而，这种结构由于利用使栅极具有锥角度的蚀刻或各向异性蚀刻，从而难以控制LDD区域的宽度，并且，如果不进行良好的蚀刻步骤，则有时不能形成该LDD区域。另一方面，与前一种方法相比，使用侧壁的绝缘膜作为掩膜的后一种方法容易控制LDD区域的宽度，并且可以确实形成LDD区域。
另外，除去形成在被露出的N型杂质区域725和726以及P型杂质区域713和714的表面上的自然氧化膜之后，还可以使用金属膜适当地分别形成硅化物区域。作为金属膜，可以使用镍膜、钛膜、钴膜、铂膜、或者由至少包含所述元素中的两种元素的合金构成的膜等。更具体地，例如使用镍膜作为金属膜，在室温下以成膜电力为500W至1kW通过溅射法形成镍膜之后，进行加热处理来形成硅化物区域。作为加热处理，可以使用RTA或退火炉等。此时，通过控制金属膜的膜厚度、加热温度、加热时间，可以仅仅在N型杂质区域725和726以及P型杂质区域713和714的表面上形成硅化物区域，或者也可以使各个区域的整个表面成为硅化物区域。最后，除去未反应的镍。例如，使用由HCl∶HNO3∶H2O＝3∶2∶1构成的蚀刻溶液除去未反应的镍。
另外，在本实施方式中虽然说明了薄膜晶体管729和730为顶栅型的例子，但不言而喻，薄膜晶体管729和730可以分别为底栅型的薄膜晶体管。此外，在本实施例中虽然说明了薄膜晶体管729和730各具有一个沟道形成区域的单栅极结构，但是，也可以采用具有两个沟道形成区域的双栅极结构或具有三个沟道形成区域的三栅极结构。或者，可以采用中间夹着栅极绝缘膜在沟道形成区域的上下配置有两个栅极的双栅四极型(dual gate)或其他结构。
此外，在本实施方式中，作为薄膜晶体管729和730形成N型薄膜晶体管和P型薄膜晶体管，然而还可以仅仅形成N型薄膜晶体管或P型薄膜晶体管。
此外，在经过上述步骤完成P型薄膜晶体管729和N型薄膜晶体管730之后，可以进行目的于恢复半导体膜的结晶性或激活掺杂到半导体膜中的杂质元素的加热处理。此外，优选在进行加热处理之后，还可以在含有氢的环境中对被露出的绝缘膜707进行高密度等离子体处理，使得该绝缘膜707的表面包含氢。这是因为当之后进行半导体膜的氢化步骤时可以利用上述氢的缘故。或者，可以通过在对衬底进行350至450℃的加热，同时在含有氢的环境中进行高密度等离子体处理，来进行半导体膜的氢化处理。注意，作为含有氢的环境，可以使用混合有氢(H2)或氨(NH3)和稀有气体(例如氩(Ar))的气体。当使用混合有氨(NH3)和稀有气体(例如氩(Ar))的混合气体作为含有氢的环境时，可以在将绝缘膜707的表面氢化的同时将表面氮化。
接下来，覆盖薄膜晶体管729和730地由单层或叠层形成绝缘膜(图8A)。覆盖薄膜晶体管729和730的绝缘膜是通过SOG法或液滴喷射法等由无机材料如硅的氧化物或硅的氮化物等、有机材料如聚酰亚胺、聚酰胺、苯并环丁烯、丙烯、环氧、硅氧烷等，并且由单层或叠层形成的。在本说明书中的“硅氧烷”是指，其骨架结构由硅(Si)-氧(O)键构成，并且使用至少含有氢的有机基(例如烷基、芳香烃)作为取代基的。此外，作为取代基，既可以使用氟基，又可以使用至少含有氢的有机基以及氟基。在本实施方式中，覆盖薄膜晶体管729和730的绝缘膜具有三层结构，其中形成含有氮的氧化硅膜作为第一层绝缘膜731，形成氮化硅膜作为第二层绝缘膜732，以及形成包含氮的氧化硅膜作为第三层绝缘膜733。
此外，在使覆盖薄膜晶体管729和730的绝缘膜具有单层结构的情况下，优选形成氮化硅膜或包含氧的氮化硅膜。此时，优选在含有氢的环境中对氮化硅膜或包含氧的氮化硅膜进行高密度等离子体处理，使得所述氮化硅膜或所述包含氧的氮化硅膜的表面包含氢。这是因为当之后进行半导体膜的氢化步骤时可以利用上述氢的缘故。或者，可以通过在对衬底进行350至450℃的加热，同时在含有氢的环境中进行高密度等离子体处理来进行半导体膜的氢化处理。作为含有氢的环境，可以使用混合有氢(H2)或氨(NH3)以及稀有气体(例如氩(Ar))的气体。此外，当使用混合有氨(NH3)以及稀有气体(例如氩(Ar))的混合气体作为含有氢的环境时，可以在将绝缘膜707表面氢化的同时将表面氮化。
此外，优选在形成绝缘膜731至733之前或在形成绝缘膜731至733中的一个或者多个薄膜之后，进行加热处理，其目的在于恢复半导体膜的结晶性、激活添加到半导体膜中的杂质元素、以及氢化半导体膜。作为加热处理，优选采用热退火、激光退火法、或RTA法等。例如，当以激活杂质元素为目的时，只要进行500℃或更高温度的热退火即可。此外，当以氢化半导体膜为目的时，只要进行350至450℃的热退火即可。
接下来，在使用光刻法蚀刻绝缘膜731至733之后，将N型杂质区域725和726以及P型杂质区域713和714露出地形成接触孔。接着，填充接触孔地形成导电膜，并将该导电膜蚀刻成所希望的形状，以形成用作源极布线或漏极布线的导电膜734至737(图8B)。
导电膜734至737是通过溅射法或等离子体CVD法等的各种CVD法使用以铝(Al)为主要成分的导电膜来形成的。作为以铝为主要成分的导电膜，例如相当于以铝为主要成分并包含镍的材料，或者以铝为主要成分并包含镍以及碳和硅中的单方或双方的合金材料。由于以铝为主要成分的导电膜一般在耐热性上有劣势，所以优选采用阻挡膜夹住以铝为主要成分的导电膜的上下的结构。另外，阻挡膜是指具有抑制以铝为主要成分的导电膜的小丘(hillock)或改善其耐热性的功能的膜。作为具有这种功能的材料，可以举出由铬、钽、钨、钼、钛、硅、镍或这些的氮化物构成的材料。
例如，作为导电膜734至737的结构的一例，可以举出将钛膜、铝膜、钛膜从衬底一侧以此顺序层叠而形成的结构。由于钛是还原性高的元素，所以即使在晶体半导体膜上产生了较薄的自然氧化膜，也可以还原该自然氧化膜并获得与晶体半导体膜之间的良好接触。此外，对形成在晶体半导体膜和铝膜之间的钛膜，优选在含有氮的环境中进行高密度等离子体处理，以使表面氮化。作为含有氮的环境，使用混合有N2或NH3以及稀有气体的混合气体，或者混合有N2或NH3、稀有气体、以及H2的混合气体，即可。通过氮化钛膜的表面，可以防止在之后进行的加热处理步骤等中使钛和铝合金化，并且可以防止使铝经过钛膜扩散到晶体半导体膜中。注意，这里虽然说明了使用钛膜来夹住铝膜的例子，但是代替钛膜使用铬膜、钨膜等的情况也与上述相同。更优选地，使用多室装置不暴露于大气地连续进行如下步骤：形成钛膜的步骤、进行钛膜表面的氮化处理、形成铝膜的步骤、以及形成钛膜的步骤。
接下来，覆盖导电膜734至737地以0.75至3μm的厚度形成绝缘膜738。绝缘膜738使用CVD法、SOG法或液滴喷射法等由无机材料或有机材料单独或层叠形成。具体而言，可以使用作为绝缘膜731至733的材料举出的材料，然而优选使用以感光性聚苯并唑为代表的唑树脂(一种有机材料)。感光性聚苯并唑是低介电常数(在常温并1MHz下，介电常数为2.9)、高耐热性(在热重分析仪(TGA：thermalgravity analysis)升温5℃/min下，热分解温度为550℃)、并且低吸水率(在常温下24个小时，为0.3％)的材料。例如，感光性聚苯并唑的介电常数比聚酰亚胺低，从而优选将感光性聚苯并唑用作层间绝缘膜。
接下来，通过光刻法蚀刻绝缘膜738，形成使导电膜737露出的接触孔(图9A)。接着，填充绝缘膜738的上面和接触孔地形成用作天线的导电膜739(图9B)。导电膜739不局限于单层结构，还可以为叠层结构。
下面将说明用作天线的导电膜739的形状。在具有天线并能够进行非接触数据收发的半导体器件(无线芯片)中的信号传输方式可以由实施者考虑到使用用途而适当地选择，并且按照传输方式适当地设置具有最优选的形状的天线即可。注意，作为传输方式，可以采用电磁结合方式、电磁感应方式或微波方式等。
例如，当采用电磁耦合方式或电磁感应方式(例如13.56MHz带)作为在半导体器件中的信号传输方式时，由于利用根据磁场密度的变化的电磁感应，所以将用作天线的导电膜形成为环状(例如环形天线)或螺旋状。
当采用微波方式(例如UHF带(860至960MHz带)、2.45GHz带等)作为在半导体器件中的信号传输方式时，只要考虑到用于传输信号的电磁波的波长来适当地设定用作天线的导电层的长度等的形状即可。例如，可以将导电膜739形成为线状(例如偶极天线)或者形成为平整的形状(例如贴片天线)。此外，导电膜739的形状不局限于直线状，考虑到电磁波的波长而可以形成为曲线形状、蜿蜒形状，或者组合这些的形状。
接下来，将说明用作天线的导电膜739的形成方法及其材料。作为导电膜739的形成方法，可以使用CVD法、溅射法、印刷法如丝网印刷或凹版印刷等、液滴喷射法、点滴法、镀法等。此外，作为导电膜739的材料，可以使用选自铝(Al)、钛(Ti)、银(Ag)、铜(Cu)、金(Au)、铂(Pt)、镍(Ni)、钯(Pd)、钽(Ta)和钼(Mo)中的元素、或者以这些元素为主要成分的合金材料或化合物材料。此外，也可以使用以焊料(优选为不包含铅的焊料)为主要成分的微粒子，在这种情况下优选使用粒径为20μm或更小的微粒子。焊料具有一个优点就是低成本。此外，也可以将陶瓷或铁氧体等适用于天线。
例如，当使用丝网印刷法形成导电膜739时，可以通过选择性地印刷导电胶来形成导电膜739，该导电胶是将粒径为几nm至几十μm的导体粒子溶解或分散到有机树脂中而形成的。作为导体粒子，可以使用银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、钽(Ta)、钼(Mo)、和钛(Ti)中的任何一个或更多的金属粒子、卤化银的微粒子、或者分散性纳米粒子。此外，作为导电胶所包含的有机树脂，可以使用选自用作金属粒子的粘合剂、溶剂、分散剂、以及覆盖剂的有机树脂中的一个或多个。典型地，可以举出环氧树脂、硅树脂等的有机树脂。此外，当形成导电膜739时，优选在挤出导电胶之后进行焙烧。例如，当使用以银为主要成分的微粒子(例如粒径为1nm或更大至100nm或更小)作为导电胶的材料时，通过以150至300℃的温度范围焙烧并使其固化，可以形成导电膜739。
此外，当适当地采用电磁耦合方式或电磁感应方式，并且与金属接触地形成具有天线的半导体器件(RFID)时，优选在该半导体器件和金属之间形成具有磁导率的磁性材料。当与金属接触地形成具有天线的半导体器件时，涡电流相应磁场的变化而流过金属，并且由于所述涡电流使磁场的变化减弱而降低通信距离。因此，通过在半导体器件和金属之间形成具有磁导率的材料，可以抑制金属的涡电流并且抑制通信距离的降低。另外，作为磁性材料，可以使用磁导率高且高频率损失小的铁氧体或金属薄膜。
经过以上步骤而形成元件层，其中在形成有槽12的区域内配置有元件。此时，元件被配置在形成有槽12的区域内，同时在元件侧面存在有衬底11的一部分。该衬底11的一部分当之后磨削和抛光衬底11时确保强度并且起到防止元件破坏的作用。因为可以应用实施方式1所说明的方法来形成半导体器件，所以在此省略说明。
如上所说明，本发明通过在形成在衬底11上的槽12中形成被转置层853，磨削和抛光衬底一直到槽12的底面(即，基底膜13的底面)露出，然后转置被转置层853，来形成半导体器件。像这样，通过使用本发明，可以提供比现有的半导体器件薄的半导体器件。
本实施方式可以与上述实施方式自由地组合来实施。即，上述实施方式所示的材料和形成方法可以应用于本实施方式，并且本实施方式所示的材料和形成方法也可以应用于上述实施方式。
实施方式3
在本实施方式中，将参照附图说明与实施方式2所说明的半导体器件不同的半导体器件的制造方法。
在实施方式2中说明了作为元件层的一部分形成有天线(导电膜739)的结构，然而在本实施方式中说明如下结构：另外准备提供有天线的基材，该提供有天线的基材与形成在叠层膜上的被转置层贴合在一起的结构。
首先，根据实施方式2所说明的步骤，覆盖导电膜734至737地形成绝缘膜738(图10A)。另外，图10A所示的导电膜734具有与实施方式1(图8B)所示的导电膜734不同的形状，然而由于可以使用相同材料，从而这里使用相同的符号。
接着，在露出导电膜734和737地形成接触孔之后，填充绝缘膜738的上面和接触孔地形成导电膜851和852(也可以称作“垫料”)(图10B)。作为导电膜851和852，可以适当地使用与实施方式2的导电膜739相同的材料。此外，导电膜851和852不局限于单层结构，也可以为叠层结构。通过以上步骤，形成元件层。
接着，根据实施方式1所说明的步骤，通过对衬底11进行磨削和抛光来形成多个被转置层853(相当于图4B的被转置层15)，然后将第一叠层膜61粘接在所述多个被转置层853的一方表面上，以将多个被转置层853转置到第一叠层膜61上(图4B)。
接下来，通过切断第一叠层膜61，分别将多个被转置层853彼此分离(图11)。接着，将提供有天线862和863的基材861与提供有一个被转置层853的叠层膜贴合在一起(图12)。
在图12中，作为贴合方法，采用了各向异性导电材料。各向异性导电材料包含导电粒子865和流动体，该流动体通过焙烧且固化而成为粘接剂层864。因导电粒子865的压合，天线862和863可以与导电膜851和852(垫料)导通。此外，导电膜851和852起到布线的作用，该布线用于将形成在天线862、863与被转置层853内部的元件(例如，薄膜晶体管)电连接。在天线862、863与导电膜851、852的连接部分以外的区域中，由于导电粒子865保持充分的间隔，所以不会出现电连接。另外，除了使用各向异性导电材料贴合的方法之外，还可以采用如下方法：用超声波接合金属和金属的方法(称作“超声波接合”)、用紫外线固化树脂或双面胶带等贴合的方法。
经过以上步骤，完成了半导体器件(芯片)。另外，即使在将提供在基材上的天线和形成在叠层膜上的被转置层贴合在一起的阶段也已起到半导体器件的作用，然而优选考虑到半导体器件的长期可靠性，而密封薄膜。
如上所说明那样，本发明在形成在衬底的槽中形成被转置层，磨削和抛光衬底一直到槽的底面露出，所以可以提供比现有的半导体器件薄的半导体器件。
本实施方式可以与上述实施方式自由地组合来实施。即，上述实施方式所示的材料和形成方法可以应用于本实施方式，而本实施方式所示的材料和形成方法也可以应用于上述实施方式。
实施方式4
在本实施方式中，说明一种半导体器件的结构，其中形成在根据实施方式3所说明的步骤来制造的叠层膜上的被转置层与提供有各种各样的形状的天线的基材贴合在一起。
参照图13A和13B说明作为天线的形状之一使用偶极天线的半导体器件的结构。图13A为半导体器件的俯视图，图13B为沿图13A中的虚线A-B切断时的剖面图。
形成在被转置层871的内部的元件与提供在基材873上的偶极天线872电连接，所述被转置层871形成在叠层膜上。将形成在被转置层871内部的元件和偶极天线872电连接的方法不局限于使用各向异性导电材料的方法，也可以采用使用导电粘接剂的方法或TAB(带式自动接合：Tape Automated Bonding)方法等。另外，优选的是，偶极天线872中的与元件导通的地方以外的区域的表面被进行电镀处理，所述元件形成在被转置层871内部。通过对偶极天线872的表面进行电镀处理，而可以抑制天线的恶化。
此外，根据需要优选使用两张叠层膜密封被转置层871和基材873。通过密封可以提高半导体器件的长期可靠性。
参照图14A和14B说明作为天线的形状之一使用环状天线的半导体器件的结构。图14A为半导体器件的俯视图，图14B为沿图14A中的虚线A-B切断时的剖面图。
形成在被转置层881内部的元件与提供在基材883上的偶极天线882电连接，所述被转置层881形成在叠层膜上。另外，偶极天线882的宽度优选一样。此外，若将偶极天线882形成为如图14A那样在弯曲部分具有三角形的删除部分的形状，则电流容易流过，从而是优选。此外，若将它形成为在弯曲部分具有曲率(有圆度)的形状，也可以得到相同的效果。而且，根据需要优选使用两张叠层膜密封形成在被转置层881内部的元件和基材883。
参照图15A和15B说明作为天线的形状之一使用贴片天线的半导体器件的结构。图15A为半导体器件的俯视图，图15B为沿图15A中的虚线A-B切断时的剖面图。
形成在被转置层891内部的元件与提供在基材893上的贴片天线892电连接，所述被转置层891形成在叠层膜上。此外，根据需要优选使用两张叠层膜密封形成在被转置层891内部的元件和基材893。
如上所说明，本发明在形成在衬底上的槽中形成被转置层，磨削和抛光衬底一直到槽的底面露出，从而可以提供比现有的半导体器件薄的半导体器件。
本实施方式可以与上述实施方式自由地组合来实施。即，作为本实施方式中使用的天线的材料和被转置层的结构等，可以自由地采用上述实施方式所说明的材料和结构。
实施方式5
在本实施方式中，将参照图16A至16C说明将使用本发明制造的比现有的半导体器件薄的半导体器件作为能够无接触地收发数据的RFID标签加以利用的实施方式。
RFID标签2020具有无接触地通信数据的功能，并且包括电源电路2011、时钟发生电路2012、数据解调/调制电路2013、控制其它电路的控制电路2014、接口电路2015、存储器2016、数据总线2017、以及天线(天线线圈)2018(图16A)。
电源电路2011基于从天线2018输入的交流信号产生各种电源，该电源供应到半导体器件内部的各个电路。时钟发生电路2012基于从天线2018输入的交流信号产生各种时钟信号，该时钟信号供应到半导体器件内部的各个电路。数据解调/调制电路2013具有解调/调制与读取/写入器2019进行通信的数据的功能。控制电路2014具有控制存储器2016的功能。天线2018具有发送/接收电磁波的功能。读取/写入器2019与半导体器件进行数据的通信、以及控制与该数据有关的处理。另外，RFID标签不局限于上述结构，例如可以采用附加了电源电压的限制器电路或密码处理专用硬件等其他元件的结构。
此外，RFID标签可以为如下模式：不使用电源(电池)而通过电波将电源电压供应到各个电路的模式；使用电源(电池)而不通过电波将电源电压供应到各个电路的模式；或通过电波和电源将电源电压供应到各个电路的模式。
在将本发明的半导体器件应用于RFID标签等的情况下，具有如下优点：无接触地进行通讯；可以复数读取；可以写入数据；可以加工成各种形状；以及根据所选择的频率提供宽广的方向性和识别范围等。RFID标签可以应用于如下物品：通过无接触的无线通讯而可以识别人或东西的个体信息的IC标签、通过进行标记加工而可以贴合到对象物的标记、用于特定的集会或娱乐的腕带等。此外，可以使用树脂材料对RFID标签进行成型加工，也可以将RFID标签直接固定到阻断无线通讯的金属中。此外，RFID标签可以应用于系统的操作，例如出入室管理系统和结账系统；CD(激光唱片：Compact Disc)、DVD(数字多功能光盘：Digital Versatile Disc)、HD DVD(高解析光盘：HighDefinition DVD)或蓝光光盘(Blu-ray Disc)的租赁系统等。
下面，说明在实际使用本发明的半导体器件作为RFID标签时的一个方式。在包括显示部分2031的便携式终端的侧面设置有读取/写入器2030，在商品2032的侧面设置有RFID标签2033(图16B)。根据本发明制造的RFID标签2033可以抑制水分和导致污染的物质的侵入，并且具有优良的化学强度、物理强度和耐环境性。当将读取/写入器2030对准设置于商品2032的RFID标签2033时，显示部分2031显示关于该商品的信息，例如原材料、原产地、每个生产步骤的检查结果、流通过程中的记录等、以及对于该商品的说明等。此外，当商品2036由传送带传输时，可以使用读取/写入器2034和设置于商品2036的RFID标签2035来检查该商品2036(图16C)。像这样，通过将根据本发明制造的RFID标签适用于系统，可以容易地获得信息，从而可以以低成本实现高功能化和高附加价值化。
本实施方式可以与上述实施方式自由地组合来实施。
实施方式6
本发明的半导体器件可以用作RFID标签。可以将它设置到如下物品上而使用，例如纸币、硬币、有价证券、证书、无记名债券、包装容器、书籍、记录媒体、身边带的用品、交通工具、食品、衣物、保健用品、生活用品、药品、以及电子器具等。参照图17A至17H描述这些的具体例子。注意，在图17A至17H中将RFID标签表示为2720。根据本发明制造的RFID标签具有柔软性并且比现有的薄，所以可以贴合(嵌入)在上述具有各种形状的物品上而不损失美观。
纸币和硬币就是在市场上流通的货币，并且包括在特定区域中与货币同样通用的票据(现金凭据)、以及纪念币等。有价证券是指支票、证券、以及期票等(图17A)。证书是指驾驶执照、居民证等(图17B)。无记名债券是指邮票、米券、以及各种赠券等(图17C)。包装容器是指用于盒饭等的包装纸、塑料瓶等(图17D)。书籍是指书、合订本等(图17E)。记录媒体是指DVD(数字多功能光盘：DigitalVersatile Disc)、HD DVD(高解析光盘：High Definition DVD)、蓝光光盘(Blu-ray Disc)、以及录像带等(图17F)。交通工具是指自行车等的车辆、船舶等(图17G)。身边带的东西是指提包、眼镜等(图17H)。食品是指食物用品、饮料等。衣物是指衣服、鞋等。保健用具是指医疗仪器、保健仪器等。生活用品是指家具、照明设备等。药品是指医药品、农药等。电子器具是指液晶显示器件、EL显示器件、电视装置(电视接收机、薄型电视接收机)、以及携带电话机等。
通过将RFID标签提供到纸币、硬币、有价证券、证书、无记名债券等，可以防止对其的伪造。此外，通过将RFID标签提供到包装容器、书籍、记录媒体、身边带的东西、食品、生活用品、电子器具等，可以实现检查系统或租赁店的系统等的效率化。通过将RFID标签提供到交通工具、保健用具、药品等，可以防止对其的伪造、或偷窃，并且防止误食药品。RFID标签可以贴附到物品的表面上，或嵌入到物品中。例如，RFID标签可以嵌入到书籍的纸中，或嵌入到由有机树脂构成的包装的该有机树脂中。
像这样，通过将RFID标签提供到包装容器、记录媒体、身边带的东西、食品、衣物、生活用品、电子器具等，可以实现检查系统或租赁店的系统等的效率化。通过将RFID标签提供到交通工具，可以防止对其的伪造或偷窃。此外，通过将RFID标签嵌入到动物等的生物中，可以简单地识别各个生物。例如，通过将RFID标签嵌入到家畜等的生物中，可以简单地识别生年、性别或种类等。
如上所述，本发明的半导体器件可以提供到任何物品中而使用。本实施方式可以与上述实施方式自由地组合来实施。
本说明书根据2005年11月4日在日本专利局受理的日本专利申请编号2005-321525作出，所述申请内容包括在本说明书中。

Claims (31)

1.一种半导体器件的制造方法，包括如下步骤：
在衬底的一方表面中形成槽；
形成包括元件的元件层，所述元件被配置在所述槽内；
从所述衬底的另一方表面使所述衬底变薄一直到所述元件层的表面露出，以形成包括所述元件的被转置层；以及
将所述被转置层转置到所述薄膜上。
2.根据权利要求1的半导体器件的制造方法，其中所述被转置层包括天线。
3.根据权利要求1的半导体器件的制造方法，其中所述槽的深度在2μm至100μm的范围内，该范围包含端点。
4.根据权利要求1的半导体器件的制造方法，其中所述槽的开口部分的形状为矩形。
5.根据权利要求1的半导体器件的制造方法，其中所述槽的开口部分的形状为正方形，并且所述正方形的每边长度在0.5mm至25mm的范围内，该范围包含端点。
6.根据权利要求1的半导体器件的制造方法，其中使用玻璃衬底或硅衬底作为所述衬底。
7.根据权利要求1的半导体器件的制造方法，其中所述变薄步骤通过磨削和抛光而进行。
8.根据权利要求7的半导体器件的制造方法，其中所述抛光为物理抛光。
9.一种半导体器件的制造方法，包括如下步骤：
在衬底的一方表面中形成槽；
形成包括元件的元件层，所述元件被配置在所述槽内；
从所述衬底的另一方表面使所述衬底变薄一直到所述元件层的表面露出，以形成包括所述元件的被转置层；
将所述被转置层转置到第一薄膜上；
将第二薄膜层叠在所述第一薄膜上，以使所述元件夹在所述第一薄膜和所述第二薄膜之间；以及
切断所述第一薄膜和所述第二薄膜，以形成包括所述元件的半导体器件。
10.根据权利要求9的半导体器件的制造方法，其中所述被转置层包括天线。
11.根据权利要求9的半导体器件的制造方法，其中所述槽的深度在2μm至100μm的范围内，该范围包含端点。
12.根据权利要求9的半导体器件的制造方法，其中所述槽的开口部分的形状为矩形。
13.根据权利要求9的半导体器件的制造方法，其中所述槽的开口部分的形状为正方形，并且该正方形的每边长度在0.5mm至25mm的范围内，该范围包含端点。
14.根据权利要求9的半导体器件的制造方法，其中使用玻璃衬底或硅衬底作为所述衬底。
15.一种半导体器件的制造方法，包括如下步骤：
在衬底的一方表面中形成槽；
形成包括元件的元件层，所述元件被配置在所述槽内；
将第一薄膜贴合到所述元件层；
从所述衬底的另一方表面使所述衬底变薄一直到所述元件层的表面露出，以形成包括所述元件的被转置层；
选择性地降低在所述第一薄膜和所述被转置层之间的粘接力；
将所述被转置层转置在第二薄膜上；
将第三薄膜层叠在所述第二薄膜上，以使所述元件夹在所述第二薄膜和所述第三薄膜之间；以及
切断所述第二薄膜和所述第三薄膜，以形成包括所述元件的半导体器件。
16.根据权利要求15的半导体器件的制造方法，其中所述被转置层具有天线。
17.根据权利要求15的半导体器件的制造方法，其中所述槽的深度在2μm至100μm的范围内，该范围包含端点。
18.根据权利要求15的半导体器件的制造方法，其中所述槽的开口部分的形状为矩形。
19.根据权利要求15的半导体器件的制造方法，其中所述槽的开口部分的形状为正方形，并且该正方形的每边长度在0.5mm至25mm的范围内，该范围包含端点。
20.根据权利要求15的半导体器件的制造方法，其中使用玻璃衬底或硅衬底作为所述衬底。
21.一种半导体器件的制造方法，包括如下步骤：
在衬底的一方表面中形成槽；
形成包括元件的元件层，所述元件被配置在所述槽内；
将薄膜贴合到所述元件层；
使所述衬底的另一方表面变薄一直到所述元件层的表面露出，以形成包括所述元件的被转置层；以及
切断所述薄膜，以形成包括所述元件的半导体器件。
22.根据权利要求21的半导体器件的制造方法，其中所述被转置层包括天线。
23.根据权利要求21的半导体器件的制造方法，其中所述槽的深度在2μm至100μm的范围内，该范围包含端点。
24.根据权利要求21的半导体器件的制造方法，其中所述槽的开口部分的形状为矩形。
25.根据权利要求21的半导体器件的制造方法，其中所述槽的开口部分的形状为正方形，并且该正方形的每边长度在0.5mm至25mm的范围内，该范围包含端点。
26.根据权利要求21的半导体器件的制造方法，其中使用玻璃衬底或硅衬底作为所述衬底。
27.一种半导体器件的制造方法，包括如下步骤：
在衬底的一方表面中形成多个槽；
形成包括多个元件的元件层，所述多个元件被配置在所述多个槽内；
从所述衬底的另一方表面使所述衬底变薄一直到所述元件层的表面露出，以形成多个被转置层，每个被转置层包括多个元件中的至少一个；
将所述多个被转置层转置在薄膜上；
切断所述薄膜以使所述多个被转置层彼此分离；以及
将所述多个切断的被转置层的每个与提供有天线的多个基材的每个贴合在一起，以使所述多个元件的每个与所述多个天线的每个彼此电连接。
28.根据权利要求27的半导体器件的制造方法，其中所述槽的深度在2μm至100μm的范围内，该范围包含端点。
29.根据权利要求27的半导体器件的制造方法，其中所述槽的开口部分的形状为矩形。
30.根据权利要求27的半导体器件的制造方法，其中所述槽的开口部分的形状为正方形，并且该正方形的每边长度在0.5mm至25mm的范围内，该范围包含端点。
31.根据权利要求27的半导体器件的制造方法，其中使用玻璃衬底或硅衬底作为所述衬底。
CN200610143292XA 2005-11-04 2006-11-03 半导体器件的制造方法 Expired - Fee Related CN1959962B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005-321525 2005-11-04
JP2005321525A JP5089033B2 (ja) 2005-11-04 2005-11-04 半導体装置の作製方法
JP2005321525 2005-11-04

Publications (2)

Publication Number Publication Date
CN1959962A true CN1959962A (zh) 2007-05-09
CN1959962B CN1959962B (zh) 2011-08-10

Family

ID=38004270

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610143292XA Expired - Fee Related CN1959962B (zh) 2005-11-04 2006-11-03 半导体器件的制造方法

Country Status (3)

Country Link
US (2) US7727857B2 (zh)
JP (1) JP5089033B2 (zh)
CN (1) CN1959962B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102227009A (zh) * 2011-05-27 2011-10-26 协鑫光电科技（张家港）有限公司 高功率发光二极管移除衬底的方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005061346A1 (de) * 2005-09-30 2007-04-05 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP5089033B2 (ja) * 2005-11-04 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010032602A1 (en) * 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI416642B (zh) * 2009-01-22 2013-11-21 Chroma Ate Inc With double-sided electrode semiconductor grain detection method and testing machine
CN104540341A (zh) * 2014-10-23 2015-04-22 深圳富泰宏精密工业有限公司 壳体、应用该壳体的电子装置及其制作方法
TWI632607B (zh) * 2015-01-26 2018-08-11 東京威力科創股份有限公司 基板之高精度蝕刻用方法及系統
FR3073083B1 (fr) * 2017-10-31 2019-10-11 Soitec Procede de fabrication d'un film sur un feuillet flexible
US11543511B2 (en) * 2019-03-11 2023-01-03 Panasonic Intellectual Property Management Co., Ltd. Radar apparatus and vehicle
JP7289070B2 (ja) * 2019-03-11 2023-06-09 パナソニックＩｐマネジメント株式会社 レーダー装置および車両

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5016153B1 (zh) 1967-03-31 1975-06-11
JPS5372567A (en) * 1976-12-10 1978-06-28 Mitsubishi Electric Corp Semiconductor device
JPH0498825A (ja) * 1990-08-16 1992-03-31 Fujitsu Ltd 半導体装置の製造方法
US5317436A (en) * 1990-12-31 1994-05-31 Kopin Corporation A slide assembly for projector with active matrix moveably mounted to housing
US5166556A (en) * 1991-01-22 1992-11-24 Myson Technology, Inc. Programmable antifuse structure, process, logic cell and architecture for programmable integrated circuits
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US6268237B1 (en) * 1995-04-03 2001-07-31 Aptek Industries, Inc. Stress-free silicon wafer and a die or chip made therefrom and method
US6022792A (en) * 1996-03-13 2000-02-08 Seiko Instruments, Inc. Semiconductor dicing and assembling method
JP2002087844A (ja) * 2000-09-14 2002-03-27 Sony Corp 表示パネルの製造方法
SG143972A1 (en) * 2000-09-14 2008-07-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
KR100944886B1 (ko) * 2001-10-30 2010-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
JP4211256B2 (ja) 2001-12-28 2009-01-21 セイコーエプソン株式会社 半導体集積回路、半導体集積回路の製造方法、電気光学装置、電子機器
JP2003297786A (ja) * 2002-04-03 2003-10-17 Hitachi Ltd 半導体装置の製造方法
JP4748986B2 (ja) * 2002-11-01 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2004186522A (ja) * 2002-12-05 2004-07-02 Renesas Technology Corp 半導体装置の製造方法
US7056810B2 (en) 2002-12-18 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor apparatus, and semiconductor apparatus and electric appliance
JP4283656B2 (ja) * 2002-12-18 2009-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法、半導体装置及び電子機器
US7436050B2 (en) * 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
JP4566578B2 (ja) * 2003-02-24 2010-10-20 株式会社半導体エネルギー研究所 薄膜集積回路の作製方法
US7973313B2 (en) 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
US7105448B2 (en) * 2003-02-28 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Method for peeling off semiconductor element and method for manufacturing semiconductor device
JP2004281551A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体基板及びその製造方法、半導体装置及びその製造方法、半導体パッケージ
JP2004311955A (ja) 2003-03-25 2004-11-04 Sony Corp 超薄型電気光学表示装置の製造方法
US7084045B2 (en) * 2003-12-12 2006-08-01 Seminconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7768405B2 (en) * 2003-12-12 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
CN100499022C (zh) 2004-07-09 2009-06-10 株式会社半导体能源研究所 Ic芯片及其制造方法
US7591863B2 (en) * 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
TWI372413B (en) * 2004-09-24 2012-09-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same, and electric appliance
US7422935B2 (en) * 2004-09-24 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and semiconductor device and electronic device
US7736964B2 (en) * 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
US7307006B2 (en) * 2005-02-28 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP5089033B2 (ja) * 2005-11-04 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5117698B2 (ja) * 2006-09-27 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102227009A (zh) * 2011-05-27 2011-10-26 协鑫光电科技（张家港）有限公司 高功率发光二极管移除衬底的方法

Also Published As

Publication number Publication date
US8168512B2 (en) 2012-05-01
US7727857B2 (en) 2010-06-01
US20100197113A1 (en) 2010-08-05
JP2007129110A (ja) 2007-05-24
CN1959962B (zh) 2011-08-10
JP5089033B2 (ja) 2012-12-05
US20070105264A1 (en) 2007-05-10

Similar Documents

Publication Publication Date Title
CN1959962A (zh) 半导体器件的制造方法
CN1893023A (zh) 半导体器件的制造方法
CN101064348A (zh) 半导体器件及半导体器件的制造方法
CN1874060A (zh) 天线制造方法和半导体装置制造方法
CN1905146A (zh) 半导体器件的制造方法
US7727859B2 (en) Semiconductor device and manufacturing method thereof
US7972910B2 (en) Manufacturing method of integrated circuit device including thin film transistor
CN1873950A (zh) 半导体装置及其制造方法
KR101241066B1 (ko) 반도체 장치 제조 방법
JP5973597B2 (ja) 半導体装置の作製方法
EP2001047A1 (en) Semiconductor device
CN1808689A (zh) 半导体器件制作方法
CN101064333A (zh) 存储器件以及半导体器件
CN1930678A (zh) 半导体器件
CN1905164A (zh) 半导体装置及其制造方法
CN1881569A (zh) 集成电路器件及制造集成电路器件的方法
CN1822351A (zh) 半导体器件及其制造方法
CN1894803A (zh) 半导体器件及其制造方法
CN1815699A (zh) 具有导电层的衬底的制造方法和半导体器件的制造方法
CN1976011A (zh) 半导体装置的制造方法
CN1922727A (zh) 半导体器件及ic卡、ic标签、rfid、转发器、票据、证券、护照、电子装置、包和外衣的制造方法
CN1870261A (zh) 半导体器件及其制造方法
CN101034719A (zh) 半导体装置及其制造方法
CN1892983A (zh) 半导体装置的制造方法
CN1941288A (zh) 半导体器件、半导体器件的制造方法、液晶显示器件、rfid标签、发光器件以及电子器具

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110810

Termination date: 20211103

CF01 Termination of patent right due to non-payment of annual fee