JPH0498825A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0498825A
JPH0498825A JP21631290A JP21631290A JPH0498825A JP H0498825 A JPH0498825 A JP H0498825A JP 21631290 A JP21631290 A JP 21631290A JP 21631290 A JP21631290 A JP 21631290A JP H0498825 A JPH0498825 A JP H0498825A
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor layer
trench
recrystallized
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21631290A
Other languages
English (en)
Inventor
Shinichi Kawai
川合 眞一
Yasutaka Ban
伴 保隆
Seiichiro Kawamura
河村 誠一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21631290A priority Critical patent/JPH0498825A/ja
Publication of JPH0498825A publication Critical patent/JPH0498825A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 し 結晶性が良好で、膜厚が均一な単結晶半導体層を薄膜と
して得ることを目的とし。
半導体基板に溝を形成する工程と、前記基板全面に絶縁
膜を形成する工程と9選択的なエンチングを行い、前記
溝の底面のみに前記絶縁膜を残して他の部分の絶縁膜を
除去する工程と、前記基板全面に多結晶ないし非晶質半
導体層を堆積する工程と、該多結晶ないし非晶質半導体
層をエネルギービームを用いて、溶融再結晶化する工程
とを含むように構成する。
[産業上の利用分野〕 本発明は、半導体装置の製造方法、特に絶縁膜上への単
結晶半導体層の形成方法に関する。
絶縁股上に形成した半導体層を用いて形成した集積回路
装置は、各回路素子間の完全絶縁分離を容易に行うこと
ができる。このため、超微細化や超高集積化などに好適
である。
特に、絶縁膜上に形成した半導体層を薄膜化すると、超
高速MO5型集積回路装置を実現するための理想的な基
板となる。
〔従来の技術〕
絶縁膜上に単結晶半導体層を形成するための技術は、こ
れまでに数多く提案されている。その中でも、エネルギ
ービームを用いた溶融再結晶化法は、下地絶縁膜と再結
晶化半導体層との界面の状態が良好であること、3次元
回路素子の形成に適していることなどの点から、特に有
力視されてきた。
以下に従来のエネルギービームを用いた溶融再結晶化法
の例を示す。
(第1従来例) 第6図は、第1従来例を示す図である。
本従来例は、シードなしエネルギービーム再結晶化法の
1例を示すものである。
以下、工程順に説明する。
1)半導体基板21上に下地絶縁膜22を堆積す2)下
地絶縁膜22上に多結晶あるいは非晶質半導体層23を
成長させる。
3)多結晶あるいは非晶質半導体層23にエネルギービ
ーム24を照射して溶融し、エネルギービーム24を走
査することによって熔融部分を移動させながら再結晶化
を行う。
4)下地絶縁膜22上に再結晶化半導体層25が形成さ
れる。
(第2従来例) 第7図は、第2従来例を示す図である。
本従来例は、シードありエネルギービーム再結晶化法の
1例を示すものである。
以下、工程順に説明する。
1)半導体基板31上に選択熱酸化法により、開口部3
3a、33b、33cを有するような下地絶縁膜32a
、32bを形成する。
2)全面に多結晶あるいは非晶質半導体層34を成長さ
せる。
3)多結晶あるいは非晶質半導体層34にエネルギービ
ーム35を照射して溶融し、エネルギービーム35を走
査することによって溶融部分を移動させながら再結晶化
を行う。
この再結晶化は、下地絶縁膜32に設けた開口部33a
、33b、33cに露出した半導体基板31をシードと
するラテラルエビタキンーによって行われる。
4)半導体基板31の開口部33a、33b、33cお
よび下地絶縁膜32a、32b上に再結晶化半導体層3
6が形成される。
〔発明が解決しようとする課題〕
(1)第1従来例(第6図)の問題点 通常、下地絶縁膜22は非晶質である。このため、再結
晶化半導体層25中に大きな単結晶領域を形成すること
が困難である。
(2)第2従来例(第7図)の問題点 下地絶縁膜32a、32bのエンジ部37a37b、3
7cにおいて、溶融再結晶化時に再結晶化半導体層36
に剥がれが生しやすい、したがって、製造歩留りが悪い
本発明は、これらの問題点を解決して、結晶性が良好で
、膜厚が均一な単結晶半導体層を薄膜として得ることの
できる半導体装置の製造方法、特に絶縁膜上べの単結晶
半導体層の形成方法を提供することを目的とする。
〔課題を解決するための手段〕
上記の目的を達成するために2本発明に係る半導体装置
の製造方法、特に絶縁膜上への単結晶半導体層の形成方
法は、半導体基板に溝を形成する工程と、前記基板全面
に絶縁膜を形成する工程と選択的なエンチングを行い、
前記溝の底面のみに前記絶縁膜を残して他の部分の絶縁
膜を除去する工程と、前記基板全面に多結晶ないし非晶
質半導体層を堆積する工程と、該多結晶ないし非晶質半
導体層をエネルギービームを用いて、溶融再結晶化する
工程とを含むように構成する。
〔作 用〕 本発明は、絶縁膜上に単結晶半導体層を、結晶性が良好
で、均一な膜厚の薄膜として形成することを、その骨子
とする。
(1)膜厚について 本発明では、絶縁膜上に多結晶あるいは非晶質半導体層
を成長させ、これを溶融再結晶化しているので、多結晶
あるいは非晶質半導体の堆積膜厚を受は継いだ膜厚の均
一性に優れた再結晶化半導体層を得ることができる。
(2)結晶性について 結晶性の良好な再結晶化半導体層を得るためには9種結
晶からのシーディングエピタキシーを用いるのが良い。
その際、第2従来例(第7図)のように、下方の種結晶
からシーディングエピタキシーを行うよりも、単結晶化
しようとする多結晶あるいは非晶質半導体層と横方向に
接した種結晶からシーディングエピタキシーを行う方が
良い。というのは。
前者の場合1種結晶開口部のエツジから再結晶化半導体
層の剥がれが生しるおそれがあるからである。また、後
者による方が広い単結晶面が得られる。
本発明では、半導体基板に溝を設け、この溝の底面のみ
に絶縁膜を形成した後、全面に多結晶あるいは非晶質半
導体層を堆積している。したがって、多結晶あるいは非
晶質半導体層は溝の側壁において半導体基板と横方向に
接している。この結果、上記した単結晶化しようとする
多結晶あるいは非晶質半導体層と横方向に接した種結晶
からシーディングエピタキシーを実現することができる
この後、多結晶あるいは非晶質半導体層にエネルギービ
ームを照射して溶融再結晶化を行う、このとき、エネル
ギービームのパワーを適切にJ訳することによって、多
結晶あるいは非晶質半導体層は、溝の外および溝の側壁
の半導体基板が露出している場所からシーディングエピ
タキシーによって単結晶化する。
半導体基板に設けた溝の側壁からのシーディングエピタ
キシーは、単結晶化の最も重要なポイントである。また
、溝の外におけるシーディングエピタキシーも補助的効
果として重要である。特に溝のエツジ部において、単結
晶化の連続性を確保するのに重要な役割を演じている。
〔実 施 例] 第1図〜第5図は9本発明の一実施例の各工程を示す図
である。
以下、工程順に説明する。
(工程1.第1図参照) シリコンから成る半導体基板1に、RIEなどの異方性
エツチングによって深さ2μmの溝2を掘った。
なお、溝の深さは2μmに限らず、4μm程度以下の範
囲で適宜選択することができる。
(工程2.第2図参照) 熱酸化することによって、全面に厚さ6000人のS 
i O*から成る絶縁膜3を形成した。
ついで、全面に、エツチング防止剤4として粘度の低い
レジスト、例えば希釈したレジスト、または低分子量の
レジストをスピンコードして溝2の底面のみに被着させ
た。
(工程3.第2.3図参照) 炉中においてベータした後、フン酸溶液中で全面エツチ
ングを行った。この結果、溝2の底面のみに下地絶縁膜
3が形成された状態となった。
その後、エツチング防止剤4を除去した。
(工程4.第4図参照) 全面に、減圧CVD法によって、多結晶シリコン層5を
1000人の厚さに堆積した。
(工程5.第5図参照) 500℃で基板加熱を行いながら、エネルギービーム6
としてパワー1.2WのCW −A rレーザを50m
m/secの条件で走査することによって、ウェーハ全
面にわたり、多結晶シリコン層5を溶融再結晶化して、
再結晶化シリコン層7を形成した。
この際、溝2の外のシリコン基板1が露出した場所8か
ら上方にシーディングエピタキシーが起こり再結晶化シ
リコン層7が形成され始める0次いで、溝2のエツジ部
から側壁9に到り、この側壁9からのンーディングエピ
タキンーによって溝2の底面に設けられた下地絶縁膜3
上の多結晶ノリコン層5が溶融再結晶化されて再結晶化
シリコン層7が形成された。
以上の各工程を経て、溝2の底面に設けた下地絶縁膜3
上に形成された再結晶化シリコン層7を素子形成可能領
域とする基板構造を形成することができた。
である。
第1図〜第5図において ■=半導体基板 2:溝 3:絶縁膜 4:エンチング防止剤 5:多結晶あるいは非晶質半導体層 6:エネルギービーム 7:再結晶化半導体層 (発明の効果〕 本発明によれば、絶縁膜上へ、結晶性が良好で膜厚が均
一な単結晶半導体層を薄膜として形成することが可能に
なる。

Claims (1)

  1. 【特許請求の範囲】 半導体基板に溝を形成する工程と、 前記基板全面に絶縁膜を形成する工程と、 選択的なエッチングを行い、前記溝の底面のみに前記絶
    縁膜を残して他の部分の絶縁膜を除去する工程と、 前記基板全面に多結晶ないし非晶質半導体層を堆積する
    工程と、 該多結晶ないし非晶質半導体層をエネルギービームを用
    いて、溶融再結晶化する工程 とを含むことを特徴とする半導体装置の製造方法。
JP21631290A 1990-08-16 1990-08-16 半導体装置の製造方法 Pending JPH0498825A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21631290A JPH0498825A (ja) 1990-08-16 1990-08-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21631290A JPH0498825A (ja) 1990-08-16 1990-08-16 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0498825A true JPH0498825A (ja) 1992-03-31

Family

ID=16686548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21631290A Pending JPH0498825A (ja) 1990-08-16 1990-08-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0498825A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007129110A (ja) * 2005-11-04 2007-05-24 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2008016655A (ja) * 2006-07-06 2008-01-24 Sumitomo Heavy Ind Ltd 結晶化半導体膜の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007129110A (ja) * 2005-11-04 2007-05-24 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8168512B2 (en) 2005-11-04 2012-05-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2008016655A (ja) * 2006-07-06 2008-01-24 Sumitomo Heavy Ind Ltd 結晶化半導体膜の製造方法

Similar Documents

Publication Publication Date Title
JP3112126B2 (ja) 半導体物品の製造方法
JP2608351B2 (ja) 半導体部材及び半導体部材の製造方法
US5310446A (en) Method for producing semiconductor film
US4725561A (en) Process for the production of mutually electrically insulated monocrystalline silicon islands using laser recrystallization
Jastrzebski Silicon on insulators: Different approaches-A review
JP2002134411A (ja) 横方向ソリッドオーバーグロース法を用いる光導電性又は陰極伝導性デバイスの製作
JPH02191320A (ja) 結晶物品及びその形成方法
JPH0498825A (ja) 半導体装置の製造方法
JPS60152018A (ja) 半導体薄膜結晶層の製造方法
JPS6047239B2 (ja) 単結晶シリコン薄膜の製造方法
JPS5825220A (ja) 半導体基体の製作方法
JPH0810669B2 (ja) Soi膜の形成方法
JP2745055B2 (ja) 単結晶半導体薄膜の製造方法
JPH0793259B2 (ja) 半導体薄膜結晶層の製造方法
JPS5893215A (ja) 半導体単結晶薄膜の製造方法
JPS61117821A (ja) 半導体装置の製造方法
JPS604208A (ja) 半導体装置の製造方法
JPS62193128A (ja) 半導体装置の製造方法
JPH09121039A (ja) 半導体部材
JPS63265464A (ja) 半導体装置の製造方法
JPH0152908B2 (ja)
JPH0529214A (ja) 半導体基板の製造方法
JPH06151789A (ja) 半導体基体の形成方法
JPS5831515A (ja) 半導体薄膜の製造方法
JPH02105517A (ja) 半導体装置の製造方法