JP2008016655A - 結晶化半導体膜の製造方法 - Google Patents
結晶化半導体膜の製造方法 Download PDFInfo
- Publication number
- JP2008016655A JP2008016655A JP2006186610A JP2006186610A JP2008016655A JP 2008016655 A JP2008016655 A JP 2008016655A JP 2006186610 A JP2006186610 A JP 2006186610A JP 2006186610 A JP2006186610 A JP 2006186610A JP 2008016655 A JP2008016655 A JP 2008016655A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- axis direction
- recess
- unit
- unit pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
【解決手段】 下地基板の表面に、各々が少なくとも1つの凹部を含む複数の単位パターンを形成する。下地基板の表面にxy直交座標系を定義し、x軸に平行な複数の仮想直線をy軸方向にある間隔を隔てて配置して縞模様を構成したとき、この単位パターンは、複数の仮想直線の各々の上に、相互に隣り合う2本の仮想直線上の単位パターンのy軸方向の最短距離よりも短い第1の間隔で配列するように配置されている。単位パターンの凹部の内面及び下地基板の表面上に、凹部が完全には埋め尽くされない条件で、非晶質または多結晶の半導体膜を堆積させる。半導体膜にレーザビームを照射して、レーザビームに照射された領域の半導体膜を一時的に溶融させて、結晶化させる。
【選択図】 図2
Description
(a)下地基板の表面に、各々が少なくとも1つの凹部を含む複数の単位パターンを形成する工程であって、該下地基板の表面にxy直交座標系を定義し、x軸に平行な複数の仮想直線をy軸方向にある間隔を隔てて配置して縞模様を構成したとき、該単位パターンが、該複数の仮想直線の各々の上に、相互に隣り合う2本の仮想直線上の単位パターンのy軸方向の最短距離よりも短い第1の間隔で配列するように該単位パターンを形成する工程と、
(b)前記単位パターンの凹部の内面及び前記下地基板の表面上に、該凹部が完全には埋め尽くされない条件で、非晶質または多結晶の半導体膜を堆積させる工程と、
(c)前記半導体膜にレーザビームを照射して、該レーザビームに照射された領域の半導体膜を一時的に溶融させて、結晶化させる工程と
を有する結晶化半導体膜の製造方法が提供される。
(a)下地基板の表面に、各々が少なくとも1つの凹部を含む複数の単位パターンを形成する工程であって、該単位パターンは、該下地基板の表面上の点から放射状に延びる複数の仮想直線に沿い、該単位パターンの各々は、該仮想直線の長さ方向に長い平面形状を有する該単位パターンを形成する工程と、
(b)前記単位パターンの凹部の内面及び前記下地基板の表面上に、該凹部が完全には埋め尽くされない条件で、非晶質または多結晶の半導体膜を堆積させる工程と、
(c)前記半導体膜にレーザビームを照射して、該レーザビームに照射された領域の半導体膜を一時的に溶融させて、結晶化させる工程と
を有する結晶化半導体膜の製造方法が提供される。
2、4 酸化シリコン膜
3、20a 凹部
5 半導体膜
10 パルスレーザビーム
15、25、45 大きな結晶粒
16、26、42、43 小さな結晶粒
20、40 単位パターン
30 溝
41 中心点
50 ガラス基板
Claims (13)
- (a)下地基板の表面に、各々が少なくとも1つの凹部を含む複数の単位パターンを形成する工程であって、該下地基板の表面にxy直交座標系を定義し、x軸に平行な複数の仮想直線をy軸方向にある間隔を隔てて配置して縞模様を構成したとき、該単位パターンが、該複数の仮想直線の各々の上に、相互に隣り合う2本の仮想直線上の単位パターンのy軸方向の最短距離よりも短い第1の間隔で配列するように該単位パターンを形成する工程と、
(b)前記単位パターンの凹部の内面及び前記下地基板の表面上に、該凹部が完全には埋め尽くされない条件で、非晶質または多結晶の半導体膜を堆積させる工程と、
(c)前記半導体膜にレーザビームを照射して、該レーザビームに照射された領域の半導体膜を一時的に溶融させて、結晶化させる工程と
を有する結晶化半導体膜の製造方法。 - 前記工程cにおいて、前記単位パターンを構成する凹部の開口部の縁に発生した成長核を起点として、前記下地基板の面内方向に結晶を成長させる請求項1に記載の結晶化半導体膜の製造方法。
- 前記単位パターンの各々が1つの凹部で構成され、該凹部は、y軸方向に長い平面形状を有する請求項1または2に記載の結晶化半導体膜の製造方法。
- 前記単位パターンの各々が、y軸方向に配列した複数の凹部で構成され、1つの単位パターンを構成する複数の凹部のy軸方向の間隔は、前記第1の間隔よりも狭い請求項1または2に記載の結晶化半導体膜の製造方法。
- 前記単位パターンの各々は、y軸方向に配列した少なくとも3個の凹部を含む請求項4に記載の結晶化半導体膜の製造方法。
- y軸方向に隣り合う2つの単位パターンの間隔は、一方の単位パターンから他方の単位パターンに向かって成長した結晶粒が、他方の単位パターンから一方の単位パターンに向かって成長した結晶粒と衝突する長さである請求項1〜5のいずれかに記載の結晶化半導体膜の製造方法。
- y軸方向に隣り合う2つの単位パターンの間隔の最小値は、前記第1の間隔の3倍以上である請求項1〜6のいずれかに記載の結晶化半導体膜の製造方法。
- 前記第1の間隔は、相互にx軸方向に隣り合う2つの単位パターンから、x軸方向に広がりながらy軸方向に向かって成長した結晶粒同士が接触する大きさである請求項1〜7のいずれかに記載の結晶化半導体膜の製造方法。
- (a)下地基板の表面に、各々が少なくとも1つの凹部を含む複数の単位パターンを形成する工程であって、該単位パターンは、該下地基板の表面上の点から放射状に延びる複数の仮想直線に沿い、該単位パターンの各々は、該仮想直線の長さ方向に長い平面形状を有する該単位パターンを形成する工程と、
(b)前記単位パターンの凹部の内面及び前記下地基板の表面上に、該凹部が完全には埋め尽くされない条件で、非晶質または多結晶の半導体膜を堆積させる工程と、
(c)前記半導体膜にレーザビームを照射して、該レーザビームに照射された領域の半導体膜を一時的に溶融させて、結晶化させる工程と
を有する結晶化半導体膜の製造方法。 - 前記工程cにおいて、前記単位パターンを構成する凹部の開口部の縁に発生した成長核を起点として、前記下地基板の面内方向に結晶を成長させる請求項9に記載の結晶化半導体膜の製造方法。
- 前記単位パターンの各々が1つの凹部で構成され、該凹部は、該仮想直線の長さ方向に長い平面形状を有する請求項9または10に記載の結晶化半導体膜の製造方法。
- 前記単位パターンの各々が、前記仮想直線上に配列した複数の凹部で構成されている請求項9または10に記載の結晶化半導体膜の製造方法。
- 前記単位パターンの各々は、前記仮想直線上に配列した少なくとも3個の凹部を含む請求項12に記載の結晶化半導体膜の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006186610A JP5100048B2 (ja) | 2006-07-06 | 2006-07-06 | 結晶化半導体膜の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006186610A JP5100048B2 (ja) | 2006-07-06 | 2006-07-06 | 結晶化半導体膜の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008016655A true JP2008016655A (ja) | 2008-01-24 |
JP5100048B2 JP5100048B2 (ja) | 2012-12-19 |
Family
ID=39073390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006186610A Expired - Fee Related JP5100048B2 (ja) | 2006-07-06 | 2006-07-06 | 結晶化半導体膜の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5100048B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020088106A (ja) * | 2018-11-21 | 2020-06-04 | 東京エレクトロン株式会社 | 凹部の埋め込み方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63174309A (ja) * | 1987-01-14 | 1988-07-18 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
JPS63175415A (ja) * | 1987-01-14 | 1988-07-19 | Sony Corp | 単結晶薄膜の形成方法 |
JPH0498825A (ja) * | 1990-08-16 | 1992-03-31 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2000183357A (ja) * | 1998-12-21 | 2000-06-30 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ及びその製造方法 |
-
2006
- 2006-07-06 JP JP2006186610A patent/JP5100048B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63174309A (ja) * | 1987-01-14 | 1988-07-18 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
JPS63175415A (ja) * | 1987-01-14 | 1988-07-19 | Sony Corp | 単結晶薄膜の形成方法 |
JPH0498825A (ja) * | 1990-08-16 | 1992-03-31 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2000183357A (ja) * | 1998-12-21 | 2000-06-30 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ及びその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020088106A (ja) * | 2018-11-21 | 2020-06-04 | 東京エレクトロン株式会社 | 凹部の埋め込み方法 |
JP7262210B2 (ja) | 2018-11-21 | 2023-04-21 | 東京エレクトロン株式会社 | 凹部の埋め込み方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5100048B2 (ja) | 2012-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4864596B2 (ja) | 多結晶シリコーン薄膜の製造方法及びこの方法を利用した薄膜トランジスタの製造方法 | |
CA2385119C (en) | Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidification | |
JP5084185B2 (ja) | 半導体薄膜の製造方法 | |
KR20070097442A (ko) | 결정학적 방위 제어형 폴리실리콘막을 생성하기 위한시스템 및 방법 | |
KR100818285B1 (ko) | 단결정 실리콘 로드 제조방법 | |
JP2009081433A (ja) | 結晶化方法および活性半導体膜構造体 | |
JP5100048B2 (ja) | 結晶化半導体膜の製造方法 | |
JP4211939B2 (ja) | レーザを用いた多結晶膜の製造方法 | |
JP2000260709A5 (ja) | ||
JPH10289876A (ja) | レーザ結晶化方法及びそれを用いた半導体装置並びに応用機器 | |
KR100708365B1 (ko) | 결정화 반도체 박막의 제조 방법 및 그 제조 장치 | |
JP5235462B2 (ja) | レーザ加工方法及び半導体装置 | |
JPS5886717A (ja) | 単結晶シリコン膜形成法 | |
JP3955959B2 (ja) | レーザ照射装置およびレーザ照射方法 | |
JPS6236809A (ja) | 単結晶成長方法 | |
JP2007207896A (ja) | レーザビーム投影マスクおよびそれを用いたレーザ加工方法、レーザ加工装置 | |
JP2005123262A (ja) | 半導体デバイスおよびその製造方法 | |
KR100599966B1 (ko) | 다결정실리콘 박막트랜지스터 제조방법 | |
KR101032347B1 (ko) | 단결정 실리콘 로드 구조체 | |
JPS58180019A (ja) | 半導体基体およびその製造方法 | |
JPS59154016A (ja) | 薄膜結晶形成法 | |
JPH0693428B2 (ja) | 多層半導体基板の製造方法 | |
JP4467276B2 (ja) | 半導体薄膜を製造する方法と装置 | |
JP2005150438A (ja) | 半導体デバイスの製造方法 | |
JPS60260124A (ja) | 半導体基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090612 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120501 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120925 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |