JPS60260124A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPS60260124A JPS60260124A JP11607884A JP11607884A JPS60260124A JP S60260124 A JPS60260124 A JP S60260124A JP 11607884 A JP11607884 A JP 11607884A JP 11607884 A JP11607884 A JP 11607884A JP S60260124 A JPS60260124 A JP S60260124A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- single crystal
- layer
- silicon
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000013078 crystal Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 238000002844 melting Methods 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 22
- 229910052710 silicon Inorganic materials 0.000 abstract description 21
- 239000010703 silicon Substances 0.000 abstract description 21
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 6
- 238000001953 recrystallisation Methods 0.000 abstract description 3
- 238000001312 dry etching Methods 0.000 abstract description 2
- 229910003818 SiH2Cl2 Inorganic materials 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- QTBSBXVTEAMEQO-UHFFFAOYSA-M Acetate Chemical compound CC([O-])=O QTBSBXVTEAMEQO-UHFFFAOYSA-M 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 241000718541 Tetragastris balsamifera Species 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は８０ Ｉ （８ｉ１１ｃｏｎ ｏｎ Ｉｎ５ｕ
ｌａｔｏｒ ）構造を形成するための半導体基板の製造
方法に関するものである。
ｌａｔｏｒ ）構造を形成するための半導体基板の製造
方法に関するものである。
（従来技術とその問題点）
非晶質絶縁体基板上にシリコン単結晶膜を形成する技術
はデバイスの高速化やＬ８Ｉの三次元化などから注目さ
れている。このようなシリコン単結晶膜を形成するには
、レーザー光や電子ビームを非晶質絶縁体基板上の非晶
質シリコンあるいは多結晶シリコンに照射し、単結晶グ
レインを大きく成長させる方法が用いられている。
はデバイスの高速化やＬ８Ｉの三次元化などから注目さ
れている。このようなシリコン単結晶膜を形成するには
、レーザー光や電子ビームを非晶質絶縁体基板上の非晶
質シリコンあるいは多結晶シリコンに照射し、単結晶グ
レインを大きく成長させる方法が用いられている。
基板面ｎの結晶方位をそろえるためにいくつかの方法が
あるが、１つはグラフオエピタキシーと呼ばれる成長方
法で、この技術はＨ，Ｗ、 ＬａｍらによってＩＥＤＭ
Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ、２１３頁から２１
６頁（１９７９年）に記載されておル、非晶質絶縁体基
板表面に通常ミクロンオーダーの微細で、複数個の溝を
形成しておき、この溝の幾何学的形状を利用してグレイ
ンの結晶方位を制御するものである０しかしながら、非
常に微細な溝を非晶質絶縁膜上に十分制御して形成する
ことが困難であるために、実際上、照射後のシリコン膜
には多くのグレイン境界が現われるという欠点があった
。
あるが、１つはグラフオエピタキシーと呼ばれる成長方
法で、この技術はＨ，Ｗ、 ＬａｍらによってＩＥＤＭ
Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ、２１３頁から２１
６頁（１９７９年）に記載されておル、非晶質絶縁体基
板表面に通常ミクロンオーダーの微細で、複数個の溝を
形成しておき、この溝の幾何学的形状を利用してグレイ
ンの結晶方位を制御するものである０しかしながら、非
常に微細な溝を非晶質絶縁膜上に十分制御して形成する
ことが困難であるために、実際上、照射後のシリコン膜
には多くのグレイン境界が現われるという欠点があった
。
これを改善する方法として単結晶シリコン基板上に厚い
非晶質絶縁膜を設け、部分的に非晶質絶縁膜を除去し、
その上に非晶質シリコンあるいは多結晶シリコン膜を堆
積し、基板単結晶シリコンを種結晶として方位を決める
方法が、 Ｍａｓａ。
非晶質絶縁膜を設け、部分的に非晶質絶縁膜を除去し、
その上に非晶質シリコンあるいは多結晶シリコン膜を堆
積し、基板単結晶シリコンを種結晶として方位を決める
方法が、 Ｍａｓａ。
Ｔａｍｕ ｒ ａ等によってジャパニーズ・ジャーナル
・オプ・アプライド・フィシイック２，１９８１年、サ
プリメン） ２０−１巻、４３頁から５４頁に提案され
ているが、非晶質絶縁膜の段差部分で結晶方位が乱れて
、一様な単結晶が得ることが困難であった。第１図（ａ
ｔ、 （ｂｌはこの従来方法にょる８０Ｉ結晶の形成方
法を模式的に示した断面図で、第１図（ａｔで示される
ように１１はシリコン単結晶基板、１２は非晶質絶縁膜
、例えば８１０．．１３社非晶質絶縁膜の穿口部で基板
表面が露出している状態、Ｘ４は多結晶シリコンという
構成が多用される◎連続発振ＹＡＧレーザーで例えば基
板表面を走査すると、非晶質絶縁膜の穿口部上の多結晶
シリコンが溶融し、基板単結晶シリコンから再結晶化さ
れていくが、第１図（ｂ）で示されるように非晶質絶縁
膜と穿口部との段差部分で他の核成長が起）、成長した
８０Ｉ層１５に多くのグレイン境界が発生する。（ｂ）
図の８ＯＩ層１５中に示した曲線はこれを表わしている
。また非晶質絶縁膜上の溶融シリコンが移動して穿口部
へたまるという現象も見られる。
・オプ・アプライド・フィシイック２，１９８１年、サ
プリメン） ２０−１巻、４３頁から５４頁に提案され
ているが、非晶質絶縁膜の段差部分で結晶方位が乱れて
、一様な単結晶が得ることが困難であった。第１図（ａ
ｔ、 （ｂｌはこの従来方法にょる８０Ｉ結晶の形成方
法を模式的に示した断面図で、第１図（ａｔで示される
ように１１はシリコン単結晶基板、１２は非晶質絶縁膜
、例えば８１０．．１３社非晶質絶縁膜の穿口部で基板
表面が露出している状態、Ｘ４は多結晶シリコンという
構成が多用される◎連続発振ＹＡＧレーザーで例えば基
板表面を走査すると、非晶質絶縁膜の穿口部上の多結晶
シリコンが溶融し、基板単結晶シリコンから再結晶化さ
れていくが、第１図（ｂ）で示されるように非晶質絶縁
膜と穿口部との段差部分で他の核成長が起）、成長した
８０Ｉ層１５に多くのグレイン境界が発生する。（ｂ）
図の８ＯＩ層１５中に示した曲線はこれを表わしている
。また非晶質絶縁膜上の溶融シリコンが移動して穿口部
へたまるという現象も見られる。
（発明の目的）
本発明の目的は、非晶質絶縁膜上に単結晶層を形成する
場合、前記のような段差を生じさせず平坦に形成するこ
とのできる方法を提供することに −ある。
場合、前記のような段差を生じさせず平坦に形成するこ
とのできる方法を提供することに −ある。
（発明の構成）
本発明は、半導体単結晶基板上に矩形で垂直状の側壁含
有する非晶質絶縁層のパターンを形成する工程と、前記
絶縁層領域間の溝内に前記単結晶基板を種結晶として半
導体膜を選択的にエピタキシャル成長し前記絶縁層表面
と平坦にする工程と、その後前記基板全面に非晶質ある
いは多結晶半導体膜を堆積し、前記エピタキシャル層を
シードとして、溶融させながら結晶粒を増大させる工程
を含み、かつ前記半導体基板は［１００］面方位のシリ
コン単結晶で、前記矩形絶縁層の四つの壁面がシリコン
の［：１００）面に一致するように構成されていること
を特徴とする。
有する非晶質絶縁層のパターンを形成する工程と、前記
絶縁層領域間の溝内に前記単結晶基板を種結晶として半
導体膜を選択的にエピタキシャル成長し前記絶縁層表面
と平坦にする工程と、その後前記基板全面に非晶質ある
いは多結晶半導体膜を堆積し、前記エピタキシャル層を
シードとして、溶融させながら結晶粒を増大させる工程
を含み、かつ前記半導体基板は［１００］面方位のシリ
コン単結晶で、前記矩形絶縁層の四つの壁面がシリコン
の［：１００）面に一致するように構成されていること
を特徴とする。
（構成の詳細な説明）
第２図は第１図に対比して示された本発明の方法におい
て形成された構造を模式的に示した断面図で、２１はシ
リコン単結晶基板、２２は非晶質絶縁膜、２３は垂直状
側壁を有する非晶質絶縁膜の穿口部、２４は穿口部内に
平坦に埋込まれた選択エピタキシャル層、２５は多結晶
シリコン層を示す０非晶質絶縁膜の表面と種結晶となる
エピタキシャル層表面が平坦であるので、レーザービー
ム照射による溶融再結晶化の妨げは伺もなく、非常に大
きなグレインの成長を実現することができるＯ 第３図（ａ）、 （ｂ）は素子活性領域の穿口部の各辺
がおのおの（１１０）方位をもっている場合におけるＡ
Ａ’切断によるエピタキシャル膜２４の断面を示した
ものである。シリコン基板の溝部の壁面が垂直状に形成
されていると、その壁面がすべてシリコンの（１１０）
面に近い面を有する。このため溝内に選択的なシリコン
のエピタキシャル成長を施すと、絶縁膜と接するシリコ
ン単結晶領域に（１１０３面から２０〜２４°程度傾い
た［３１１］あるいは［４１１）の面方位をもつ４回対
称の傾斜面、いわゆるファセットが形成される。このフ
ァセットの生成は絶縁膜界面に核成長した時、成長速度
の遅い表面が伸びてくることによると考えられる。
て形成された構造を模式的に示した断面図で、２１はシ
リコン単結晶基板、２２は非晶質絶縁膜、２３は垂直状
側壁を有する非晶質絶縁膜の穿口部、２４は穿口部内に
平坦に埋込まれた選択エピタキシャル層、２５は多結晶
シリコン層を示す０非晶質絶縁膜の表面と種結晶となる
エピタキシャル層表面が平坦であるので、レーザービー
ム照射による溶融再結晶化の妨げは伺もなく、非常に大
きなグレインの成長を実現することができるＯ 第３図（ａ）、 （ｂ）は素子活性領域の穿口部の各辺
がおのおの（１１０）方位をもっている場合におけるＡ
Ａ’切断によるエピタキシャル膜２４の断面を示した
ものである。シリコン基板の溝部の壁面が垂直状に形成
されていると、その壁面がすべてシリコンの（１１０）
面に近い面を有する。このため溝内に選択的なシリコン
のエピタキシャル成長を施すと、絶縁膜と接するシリコ
ン単結晶領域に（１１０３面から２０〜２４°程度傾い
た［３１１］あるいは［４１１）の面方位をもつ４回対
称の傾斜面、いわゆるファセットが形成される。このフ
ァセットの生成は絶縁膜界面に核成長した時、成長速度
の遅い表面が伸びてくることによると考えられる。
°しかしこのファセットは絶縁膜の幾何学的形状によっ
て異なる形状をもつ０すなわちエピタキシャル成長層か
ら見て９０°の角度管なす２つの絶縁膜壁面の領域Ｂで
は、それぞれの壁面によって規制された２つの７アセツ
ト面が認められ、１つの絶縁膜壁面の領域Ｃでは、１つ
のファセットが形成される。また、２７０°の角度をな
す２つの絶縁膜壁面の領域りでは７アセツトが形成され
にくい。
て異なる形状をもつ０すなわちエピタキシャル成長層か
ら見て９０°の角度管なす２つの絶縁膜壁面の領域Ｂで
は、それぞれの壁面によって規制された２つの７アセツ
ト面が認められ、１つの絶縁膜壁面の領域Ｃでは、１つ
のファセットが形成される。また、２７０°の角度をな
す２つの絶縁膜壁面の領域りでは７アセツトが形成され
にくい。
これらは成長するシリコン原子が移動する自由度がＢ、
Ｃ，Ｄの順で大きくなることによると推定できる。
Ｃ，Ｄの順で大きくなることによると推定できる。
第４図（ａｌ、（ｂ）はそれぞれ第３図（ａｌｅ （ｂ
）に対応して示した本発明の方法を示したものであるが
、穿口部の各辺がおのおの（ｉｏｏ）方位に一致してい
ることが相異点である。穿口部壁面Ｃはほぼシリコンの
（１００）に対応しているので、原理的に［ｘｔｘ）、
（ａｘｘ〕、［１１１〕など成長速度の遅い面方位によ
って形成されるファセットは生成されない。Ｂ領域では
２壁面の交点が実際的には直角ではなく、（１１０）が
存在すると見なされるので、多少ファセットが生成され
るが、Ｄ領域では８ｉ原子が移動する自由度が大きいた
めにファセットが生成されない。したがってＡＡ切断面
を見ると（ｂ）に示したように非晶質絶縁膜と全く平坦
にエピタキシャル膜が形成される。
）に対応して示した本発明の方法を示したものであるが
、穿口部の各辺がおのおの（ｉｏｏ）方位に一致してい
ることが相異点である。穿口部壁面Ｃはほぼシリコンの
（１００）に対応しているので、原理的に［ｘｔｘ）、
（ａｘｘ〕、［１１１〕など成長速度の遅い面方位によ
って形成されるファセットは生成されない。Ｂ領域では
２壁面の交点が実際的には直角ではなく、（１１０）が
存在すると見なされるので、多少ファセットが生成され
るが、Ｄ領域では８ｉ原子が移動する自由度が大きいた
めにファセットが生成されない。したがってＡＡ切断面
を見ると（ｂ）に示したように非晶質絶縁膜と全く平坦
にエピタキシャル膜が形成される。
（実施例）
次に本発明の実施例を図を用いて説明する。第５図（ａ
）ｔ （ｂｌｔ Ｉｃ）ｓ （ｃ＋）は実施例を説明す
るだめの模式図で、（１００）面を有し、（１００）方
位にオリエンテーション・フラットをもつ単結晶シリコ
ン基板３１上に約１μｍの厚さの熱酸化膜３２を形成し
、写真蝕刻技術を用いて８０Ｉ領域と々すべき領域をレ
ジストで覆い、反応性イオンエツチング法によって穿口
部３３の壁面を垂直状にエツチング除去すると、第５図
（ａ）の斜視図および断面図（ｂ）が得られる。次にド
ライエツチング損傷層を例えば熱アニール法などで回復
した後、８ ｉＨ２Ｃ１２ガス、 ＨＣノガスの混合ガ
スをＨ２を輸送ガスとして系に導入し、選択的にエピタ
キシャル成長すると、穿口部３３のみにエピタキシャル
層３４が約１μｍの膜厚で堆積させると第５図（ａｌ内
で示された十字状穿口部を含み平坦な表面が得られる。
）ｔ （ｂｌｔ Ｉｃ）ｓ （ｃ＋）は実施例を説明す
るだめの模式図で、（１００）面を有し、（１００）方
位にオリエンテーション・フラットをもつ単結晶シリコ
ン基板３１上に約１μｍの厚さの熱酸化膜３２を形成し
、写真蝕刻技術を用いて８０Ｉ領域と々すべき領域をレ
ジストで覆い、反応性イオンエツチング法によって穿口
部３３の壁面を垂直状にエツチング除去すると、第５図
（ａ）の斜視図および断面図（ｂ）が得られる。次にド
ライエツチング損傷層を例えば熱アニール法などで回復
した後、８ ｉＨ２Ｃ１２ガス、 ＨＣノガスの混合ガ
スをＨ２を輸送ガスとして系に導入し、選択的にエピタ
キシャル成長すると、穿口部３３のみにエピタキシャル
層３４が約１μｍの膜厚で堆積させると第５図（ａｌ内
で示された十字状穿口部を含み平坦な表面が得られる。
続いて多結晶シリコン層３５を約０．５μｍだけ通常の
気相成長法によって基板全面に堆積させると第５図（ｅ
）が得られる。
気相成長法によって基板全面に堆積させると第５図（ｅ
）が得られる。
そして例えば連続発振ネオジウム・ヤグ（Ｎｄ：Ｙ Ａ
、Ｇ ）レーザーを照射して再結晶化を行うと２ｍｍ以
上の長さをもつ単結晶グレイン３５を成長させることが
でき、第５図（ｄ）で示される。
、Ｇ ）レーザーを照射して再結晶化を行うと２ｍｍ以
上の長さをもつ単結晶グレイン３５を成長させることが
でき、第５図（ｄ）で示される。
本実施例において非晶質絶縁層としてシリコンの熱酸化
膜を用いたがシリコン窒化膜表どの他の絶縁膜やそれら
の２層、３層の組合せでもよく、制限されるものではな
い０ また実施例では多結晶シリコン′ｔｓＯＩ材料として用
いたが非晶質シリコンを用いてもその効果は変らない。
膜を用いたがシリコン窒化膜表どの他の絶縁膜やそれら
の２層、３層の組合せでもよく、制限されるものではな
い０ また実施例では多結晶シリコン′ｔｓＯＩ材料として用
いたが非晶質シリコンを用いてもその効果は変らない。
さらにそれらの上に絶縁膜でキャップすることも実用的
には用いられるが本発明によって特に制限されるもので
はない０さらに照射源として連続発振Ｎｄ Ｓ ＹＡＧ
レーザーの他にＡｒ レーザやパルス発振レーザや電子
ビーム力どを使っても同様な効果全発揮する。
には用いられるが本発明によって特に制限されるもので
はない０さらに照射源として連続発振Ｎｄ Ｓ ＹＡＧ
レーザーの他にＡｒ レーザやパルス発振レーザや電子
ビーム力どを使っても同様な効果全発揮する。
（発明の効果）
本発明の方法によれば良好な結晶性を有する単結晶半導
体暎が広い面積にわたって形成できしかもシード部分を
含めてきわめて平坦である。
体暎が広い面積にわたって形成できしかもシード部分を
含めてきわめて平坦である。
第１図（ａ）、（ｂｌは従来のＳＯＩ基板の製造方法を
模式的に示しだ断面図で、第２図は第１図（ｂ）に対比
して示した本発明の方法で形成される構造の模式的断面
図である。 第３図（１）ｓ （ｂ）は穿口部各辺がおのおの（ＩＩ
ＯＪ方位を有するように配した場合の選択エピタキシャ
ル成長後の表面および断面を示した模式図で（ａ）が平
面図、（ｂ）が断面図、第４図（ａ）ｔ （ｂ）は穿口
部の各辺がののおの（ｘｏＯ）方位を有するように配し
た場合の第３図に対応する模式図で、（ａ）が平面図、
（ｂ）が断面図である口 第５図（ａ）ｔ （ｂ）ｌ （ｃ）ｅ （ｄ）は本発明
の一実施例を示した８０Ｉ基板の製造方法を模式的に表
わした断面図である０図中の番号および記号Ｌ、１１．
２１．３１・・・（ｘｏＯ）シリコン単結晶シリコン基
板、１２，２２，３２・・・非晶質絶縁膜、１３．２３
．３３・・・穿口部、１４，２５，３５・・・多結晶シ
リコン、２４，３４・・−選択エピタキシャルシリコン
［，１５，３６・・・ビーム照射によって再結晶したシ
リコン膜、 Ｂ・・・２つの絶縁膜壁面が９０°會なすエピタキシャ
ルシリコン領域、Ｃ・・・１つの絶縁膜壁面近傍のエピ
タキシャルシリコン領域、Ｄ・・・２つの絶縁膜壁面が
２７ｏ？ｖなすエピタキシャルシリコン領域、をそれぞ
れ示す０ （０） （ｂ） 第５図
模式的に示しだ断面図で、第２図は第１図（ｂ）に対比
して示した本発明の方法で形成される構造の模式的断面
図である。 第３図（１）ｓ （ｂ）は穿口部各辺がおのおの（ＩＩ
ＯＪ方位を有するように配した場合の選択エピタキシャ
ル成長後の表面および断面を示した模式図で（ａ）が平
面図、（ｂ）が断面図、第４図（ａ）ｔ （ｂ）は穿口
部の各辺がののおの（ｘｏＯ）方位を有するように配し
た場合の第３図に対応する模式図で、（ａ）が平面図、
（ｂ）が断面図である口 第５図（ａ）ｔ （ｂ）ｌ （ｃ）ｅ （ｄ）は本発明
の一実施例を示した８０Ｉ基板の製造方法を模式的に表
わした断面図である０図中の番号および記号Ｌ、１１．
２１．３１・・・（ｘｏＯ）シリコン単結晶シリコン基
板、１２，２２，３２・・・非晶質絶縁膜、１３．２３
．３３・・・穿口部、１４，２５，３５・・・多結晶シ
リコン、２４，３４・・−選択エピタキシャルシリコン
［，１５，３６・・・ビーム照射によって再結晶したシ
リコン膜、 Ｂ・・・２つの絶縁膜壁面が９０°會なすエピタキシャ
ルシリコン領域、Ｃ・・・１つの絶縁膜壁面近傍のエピ
タキシャルシリコン領域、Ｄ・・・２つの絶縁膜壁面が
２７ｏ？ｖなすエピタキシャルシリコン領域、をそれぞ
れ示す０ （０） （ｂ） 第５図
Claims (1)
- 【特許請求の範囲】 ［１００］面方位を有する半導体単結晶基板上に、前記
基板に対して垂直でかつ壁面が〔１００〕面と一致する
側壁を有する非晶質絶縁層のパターンを形成する工程と
、前記絶縁層領域間の溝内に前記単結晶基板を種結晶と
して半導体膜を選択的にエピタキシャル成長させ前記非
晶質絶縁層表面とはぼ平坦にする工程と、その後基板全
面に非晶質あるいは多結晶半導体膜を堆積し、この半導
体膜を前記エピタキシャル層をシードとして、溶融させ
ながら結晶粒を増大させる工程を含むことを特徴とする
半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11607884A JPS60260124A (ja) | 1984-06-06 | 1984-06-06 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11607884A JPS60260124A (ja) | 1984-06-06 | 1984-06-06 | 半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60260124A true JPS60260124A (ja) | 1985-12-23 |
Family
ID=14678163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11607884A Pending JPS60260124A (ja) | 1984-06-06 | 1984-06-06 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60260124A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6450411A (en) * | 1987-08-21 | 1989-02-27 | Agency Ind Science Techn | Manufacture of semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5893220A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | 半導体単結晶膜の製造方法 |
-
1984
- 1984-06-06 JP JP11607884A patent/JPS60260124A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5893220A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | 半導体単結晶膜の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6450411A (en) * | 1987-08-21 | 1989-02-27 | Agency Ind Science Techn | Manufacture of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0235819B1 (en) | Process for producing single crystal semiconductor layer | |
| EP0071471B1 (en) | Method of forming a single-crystal semiconductor film on an amorphous insulator | |
| JPS59161014A (ja) | 半導体薄膜結晶化方法 | |
| US4861418A (en) | Method of manufacturing semiconductor crystalline layer | |
| JPS60260124A (ja) | 半導体基板の製造方法 | |
| JPS5886717A (ja) | 単結晶シリコン膜形成法 | |
| JPS6147627A (ja) | 半導体装置の製造方法 | |
| JPS5880831A (ja) | 半導体装置用基板の製造方法 | |
| JPH0442358B2 (ja) | ||
| JPS58180019A (ja) | 半導体基体およびその製造方法 | |
| JPS59184517A (ja) | 積層型半導体装置の製造方法 | |
| JPS6362893B2 (ja) | ||
| JPH0775223B2 (ja) | 半導体単結晶層の製造方法 | |
| JPS5893218A (ja) | 半導体薄膜構造の製造方法 | |
| JPS62130509A (ja) | 半導体基体の製造方法 | |
| JPS6362088B2 (ja) | ||
| JPS5886716A (ja) | 単結晶半導体膜形成法 | |
| JPH0779078B2 (ja) | 半導体層の単結晶化方法 | |
| JPS59119823A (ja) | 半導体装置の製造方法 | |
| JPH0652711B2 (ja) | 半導体装置 | |
| JPS62206812A (ja) | 半導体装置の製造方法 | |
| JPH0479993B2 (ja) | ||
| JPH0519976B2 (ja) | ||
| JPH0777195B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPS627114A (ja) | ビ−ムアニ−ル方法 |