KR100708365B1 - 결정화 반도체 박막의 제조 방법 및 그 제조 장치 - Google Patents

결정화 반도체 박막의 제조 방법 및 그 제조 장치 Download PDF

Info

Publication number
KR100708365B1
KR100708365B1 KR1020057013073A KR20057013073A KR100708365B1 KR 100708365 B1 KR100708365 B1 KR 100708365B1 KR 1020057013073 A KR1020057013073 A KR 1020057013073A KR 20057013073 A KR20057013073 A KR 20057013073A KR 100708365 B1 KR100708365 B1 KR 100708365B1
Authority
KR
South Korea
Prior art keywords
thin film
semiconductor thin
energy beam
main
energy
Prior art date
Application number
KR1020057013073A
Other languages
English (en)
Other versions
KR20050086962A (ko
Inventor
요시히로 다니구찌
히로시 쯔나자와
신야 오까자끼
데쯔야 이누이
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20050086962A publication Critical patent/KR20050086962A/ko
Application granted granted Critical
Publication of KR100708365B1 publication Critical patent/KR100708365B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/04—Automatically aligning, aiming or focusing the laser beam, e.g. using the back-scattered light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

결정화 반도체 박막의 제조 방법은, 펄스 방사하는 미세 폭의 슬릿 형상의 에너지 빔을 반도체 박막(5)에 조사하여, 해당 에너지 빔의 조사 영역에서의 상기 반도체 박막(5)을 두께 방향 전역에 걸쳐 용융, 응고시켜 결정화를 행하는 결정화 반도체 박막의 제조 방법으로서, 상기 반도체 박막(5)에는, 주 빔(6)과, 주 빔(6)보다도 작은 에너지 밀도를 가지고, 또한 상기 주 빔(6)과 인접하도록 부 빔(7)을 조사한다.
결정화 반도체 박막, 에너지 빔, 아몰퍼스, 래터럴 성장, CVD법

Description

결정화 반도체 박막의 제조 방법 및 그 제조 장치{CRYSTALLIZED SEMICONDUCTOR THIN FILM MANUFACTURING METHOD AND ITS MANUFACTURING APPARATUS}
본 발명은, 에너지 빔, 특히 레이저광을 이용하여 결정화 반도체 박막을 제조하는 결정화 반도체 박막의 제조 방법, 및, 제조 장치에 관한 것이다.
액정이나 일렉트로루미네센스(EL) 등을 응용한 표시 장치에 이용되고 있는 박막 트랜지스터는, 비정질 혹은 다결정의 실리콘을 활성층으로서 이용하고 있다. 이 중, 다결정 실리콘을 활성층으로 한 박막 트랜지스터(결정화 반도체 박막)는, 비정질 실리콘을 활성층으로 한 박막 트랜지스터와 비교하여, 전자의 이동도가 높기 때문에, 비정질 실리콘의 박막 트랜지스터에 비교하여, 많은 장점이 있다.
구체적으로는, 예를 들면, 다결정 실리콘을 활성층으로 한 박막 트랜지스터는, 화소 부분에 스위칭 소자를 형성할 뿐만 아니라, 화소 주변 부분에 구동 회로나, 일부의 주변 회로를 한 장의 기판 위에 형성할 수 있다. 이 때문에, 별도 드라이버 IC나 구동 회로 기판을 표시 장치에 실장할 필요가 없기 때문에, 표시 장치를 저가격으로 제공하는 것이 가능하게 된다.
또한, 그 밖의 장점으로서는, 트랜지스터의 치수를 미세화할 수 있기 때문에, 화소 부분에 형성하는 스위칭 소자가 작아져서, 고개구율화를 도모할 수 있다. 이 때문에, 고휘도, 고정밀한 표시 장치를 제공하는 것이 가능하게 된다.
그런데, 상기한 바와 같은 다결정 실리콘을 활성층으로 한 박막 트랜지스터, 즉, 다결정 실리콘 박막(결정화 반도체 박막)의 제조 방법에는, 글래스 기판에 CVD법 등으로 비정질 실리콘 박막을 형성한 후, 별도, 비정질 실리콘을 다결정화하는 공정이 필요하게 된다.
그리고, 비정질 실리콘을 다결정화(결정화)하는 공정으로서는, 예를 들면, 600℃ 이상의 고온에서 어닐링하는 고온 어닐링법 등이 있다. 그러나 상기 방법에 의해 다결정 실리콘을 제조하는 경우, 비정질 실리콘을 적층하고 있는 기판으로서, 상기한 바와 같은 고온에 견딜 만큼의 고가의 글래스 기판을 사용할 필요가 있어, 표시 장치의 저가격화의 저해 요인으로 되었다.
그런데, 최근에는, 레이저광을 이용하여 600℃ 이하의 저온에서 비정질 실리콘의 결정화를 행하는 기술이 일반화되어 있고, 저가격의 글래스 기판에 다결정 실리콘 트랜지스터를 형성한 표시 장치를 저가격으로 제공할 수 있게 되었다.
레이저광을 이용한 결정화 기술로서는, 예를 들면, 비정질(아몰퍼스) 실리콘 박막을 형성한 글래스 기판을 400℃ 정도로 가열하여, 상기 글래스 기판을 일정 속도로 주사시키면서, 길이 200∼400㎜, 폭 0.2∼1.0㎜ 정도의 선 형상 레이저 빔을 상기 글래스 기판 위에 연속적으로 조사하는 방법이 일반적이다. 이 방법을 이용하면, 아몰퍼스 실리콘 박막의 두께와 같은 정도의 평균 입경을 갖는 다결정 실리콘 박막을 형성할 수 있다. 이때, 레이저 빔이 조사된 부분의 비정질 실리콘은, 두께 방향의 전역에 걸쳐 용융하는 것이 아니라, 일부의 비정질 영역을 남기고 용 융하게 된다. 이것에 의해, 레이저 조사 영역의 전면에 걸쳐, 곳곳에 결정핵이 발생하고, 실리콘 박막 최표층을 향해 결정이 성장하여, 랜덤한 방위의 결정립이 형성되게 된다.
그런데, 더욱 고성능의 표시 장치를 얻기 위해서는, 다결정 실리콘의 결정 입경을 크게 하는 것, 성장하는 결정의 방향을 제어하는 것이 필요하며, 단결정 실리콘에 가까운 성능을 얻는 것을 목적으로 하여 수많은 연구 개발이 이루어지고 있다.
구체적으로는 예를 들면, 특허 문헌1에 결정을 보다 크게 하기 위한 기술이 개시되어 있다.
그 중에서도 특히, 특허 문헌1에는 수퍼 래터럴 성장이라는 기술이 개시되어 있다. 해당 특허 문헌1에 개시된 방법은, 미세 폭의 펄스 레이저를 실리콘 박막에 조사하고, 실리콘 박막을 레이저 조사 영역의 두께 방향의 전역에 걸쳐 용융·응고시켜 결정화를 행하는 것이다.
도 9a 내지 도 9c는, 수퍼 래터럴 성장에 의한 결정화의 프로세스를 설명하는 도면이다. 도 9a에서, 예를 들면, 2∼3㎛의 미세 폭의 레이저를 반도체 박막에 조사하고, 영역(71)의 반도체 박막을 두께 방향 전역에 걸쳐 용융시키면, 미용융 영역의 경계로부터 가로 방향(72), 즉, 수평 방향으로 바늘 형상의 결정이 성장하고, 용융 영역 중앙부에서 양측으로부터 성장한 결정이 충돌하여 성장이 종료한다. 도 9a와 같이 수평 방향으로 결정 성장하는 것을 래터럴 성장이라고 한다. 또한, 도 9b, 도 9c에 도시하는 바와 같이, 1회 전의 레이저 조사로 형성된 바늘 형상 결 정의 일부에 중복하도록 순차적으로 레이저 펄스를 조사해 가면, 이미 성장한 결정을 이어받아, 더욱 긴 바늘 형상의 결정이 성장하고, 결정이 성장하는 방향이 가지런한 장결정이 얻어진다고 기재되어 있다. 도 9b, 도 9c와 같이 래터럴 성장한 결정을 이어받아 더욱 큰 결정을 성장시키는 것을 수퍼 래터럴 성장이라고 한다.
또한, 특허 문헌2에는, 제1 펄스 빔에 포함되도록 제2 펄스 빔을 반도체 박막에 조사하는 구성이 개시되어 있다.
또한, 수퍼 래터럴 성장과는 서로 다른 결정화의 프로세스로서는, 예를 들면, 특허 문헌3에 개시된 기술이 있다.
〔특허 문헌1〕
특허3204986호 공보(등록일; 2001년 6월 29일)
〔특허 문헌2〕
특공평3-79861호 공보(공고일; 1991년 12월 20일)
〔특허 문헌3〕
특공평4-20254호 공보(공고일; 1992년 4월 2일)
〔비특허 문헌1〕
응용 물리학회 결정 공학 분과회 제112회 연구회 텍스트 p.19∼25
그러나, 상기 종래의 기술에서는, 결정의 래터럴 성장 방향의 거리를 보다 길게 늘이는 것이 곤란하거나, 또는, 래터럴 성장 방향의 거리를 보다 길게 늘일 수 있어도 매우 효율이 낮다는 문제점이 있다. 이하에, 상기 특허 문헌1의 문제점에 대해 상술한다.
상기 특허 문헌1에 개시된 방법에서, 1회의 펄스 조사로 성장하는 결정의 길이는, 각종의 프로세스 조건과 반도체 박막의 두께에 따라 서로 다르고, 기판 온도 300℃로 하여, 파장 308㎚의 엑시머 레이저를 조사한 경우에는, 최장 1∼1.2㎛ 정도로 되는 것이 알려져 있다(예를 들면, 비특허 문헌1 참조).
그러나, 상기 특허 문헌1에 개시된 방법에서는, 도 9c에 도시하는 바와 같은 바늘 형상의 장결정을 형성하기 위해서는, 1 펄스의 레이저 조사로 성장하는 결정 길이(이하, "래터럴 성장 거리"라고 함)의 1/2∼1/3 정도의 피딩 피치, 즉, 0.3∼0.6㎛ 정도의 매우 미소한 피딩 피치로 펄스 레이저 조사를 반복해서 행하는 것이 필요하다. 이 때문에, 표시 장치 등에 이용하는 기판의 전면에 걸쳐 결정화하기 위해서는 매우 긴 시간이 필요하고, 제조 효율이 매우 나쁘다는 문제점이 있다.
또한, 상기 특허 문헌2에 개시된 방법에서는, 제1 펄스 빔은 제2 펄스 빔을 포함하도록 조사하고 있다. 제1 펄스 빔은, 기판과 반도체 박막의 스트레스로 되는 히터 가열을 제거하는 것을 목적으로 하여, 기판을 예비 가열하기 위해 조사하는 것이고, 특허 문헌2에 기재된 방법을 실시하는 위해서는 모두 2개의 빔 조사 수단을 구비하는 복잡한 장치가 필요하게 된다.
또한, 박막 트랜지스터의 채널 길이는, 현 상태에서, 수 ㎛ 이상이기 때문에, 캐리어의 이동 방향으로 입계가 없는 결정을 얻기 위해서는, 수회 이상의 연속적 성장을 행할 필요가 있었다. 그러나, 1 펄스의 레이저 조사로 수 ㎛ 이상의 바늘형상 결정이 성장하고, 거기에 채널을 형성할 수 있으면, 캐리어의 이동도가 높고, 특성이 뛰어난 박막 트랜지스터를 형성하는 것이 가능하게 된다.
이상 설명한 이유에 의해, 수퍼 래터럴 성장 기술에서는, 결정의 래터럴 성장 방향의 거리를 더욱 한층 늘리는 것이 요구되고 있다.
본 발명은 상기 종래의 과제를 감안하여 이루어진 것으로, 그 목적은, 래터럴 성장 방향의 거리를 보다 길게 하여, 양질의 다결정화 반도체 박막을 효율적으로 제조하는 결정화 반도체 박막의 제조 방법 및 제조 장치를 제공하는 데 있다.
본 발명에 따른 결정화 반도체 박막의 제조 방법은, 상기 과제를 해결하기 위해, 주 에너지 빔과, 단위 면적당 에너지가 해당 주 에너지 빔보다도 작고 또한 반도체 박막이 용융하는 에너지의 임계치보다 낮은 부 에너지 빔을, 기판 위에 형성된 반도체 박막에, 펄스 조사함으로써 상기 반도체 박막을 두께 방향의 전역에 걸쳐 용융시키고, 그 후 결정화시킴으로써 결정화 반도체 박막을 제조하는 결정화 반도체 박막의 제조 방법으로서, 상기 주 에너지 빔과 인접하도록 부 에너지 빔을 조사하는 것을 특징으로 하고 있다.
상기의 구성에 따르면, 주 에너지 빔과 인접하도록, 부 에너지 빔을 조사하게 되어 있다. 일반적으로, 주 에너지 빔의 펄스 조사에 의해, 융해된 반도체 박막은, 주위로부터 결정화하게 된다. 이때, 본 발명에서는, 이 융해된 반도체 박막의 주위에, 상기 주 에너지 빔보다도, 단위 면적당 에너지가 작은 부 에너지 빔을, 상기 주 에너지 빔과 인접하도록 조사하게 되어 있다. 그리고, 상기 부 에너지 빔의 단위 면적당 에너지는, 반도체 박막이 용융하는 에너지의 임계치보다도 낮게 설정되어 있다. 즉, 주 에너지 빔의 조사에 의해 융해된 영역의 주위는, 부 에너지 빔의 조사에 의해 보온되어 있는 상태로 된다. 이것에 의해, 융해된 반도체 박막은, 종래와 비교하여, 느린 냉각 속도로 냉각되게 된다. 즉, 용융된 반도체 박막이, 결정화할 때, 서서히 결정화하게 된다. 이것에 의해, 결정화 반도체 박막의 결정의 크기를 종래와 비교하여, 크게 할 수 있다. 또한, 상기 주 에너지 빔은, 반도체 박막을 용융시킬 수 있다. 즉, 주 에너지 빔의 단위 면적당 에너지는, 반도체 박막이 용융하는 에너지의 임계치보다도 높게 설정되어 있다. 즉, 상기의 구성으로 함으로써, 반도체 박막에서의 용융 영역을 정밀하게 제어하는 것 외에, 용융한 반도체 박막의 결정화의 속도(응고)의 제어도 행할 수 있다.
따라서, 반도체 박막에 부여하는 에너지의 공간적 온도 분포를 변화시킬 수 있고, 응고(결정화)시의 시간적, 공간적 온도 변화를 완만하게 하고 있기 때문에, 그 결과, 래터럴 성장법에 의해 형성되는 바늘 형상 결정(반도체 박막을 구성하는 재료로 이루어지는 결정)의 길이(래터럴 성장 거리)를 신장하는 것이 가능하게 된다.
또한, 주 빔과 인접하도록 부 빔을 조사함으로써, 예를 들면, 복수의 에너지가 서로 다른 펄스 레이저를 동일 개소에 복수 조사하여, 반도체 박막을 결정화시키는 구성 등과 비교하여, 단시간에 결정화 반도체 박막을 제조할 수 있다. 이것에 의해, 종래와 비교하여, 결정화 반도체 박막의 제조 효율이 좋다.
본 발명에 따른 결정화 반도체 박막의 제조 장치는, 상기 과제를 해결하기 위해, 주 에너지 빔과, 단위 면적당 에너지가 해당 주 에너지 빔보다도 작고 또한 반도체 박막이 용융하는 에너지의 임계치보다 낮은 부 에너지 빔을, 기판 위에 형성된 반도체 박막에 대하여 펄스 조사하는 에너지 빔 조사 수단을 구비한, 결정화 반도체 박막의 제조 장치로서, 상기 에너지 빔 조사 수단은, 상기 부 에너지 빔을, 주 에너지 빔과 인접하도록 조사하게 되어 있는 것을 특징으로 한다.
상기의 구성에 따르면, 상기 에너지 빔 조사 수단은, 상기 부 에너지 빔을, 주 에너지 빔과 인접하도록 조사하게 되어 있다. 이것에 의해, 주 빔에 대하여, 부 빔을 인접하도록, 반도체 박막에 조사할 수 있기 때문에, 래터럴 성장 거리가 큰 결정을 갖는 결정화 반도체 박막을 제조하는 제조 장치를 제공할 수 있다.
본 발명에 따른 결정화 반도체 박막의 제조 장치는, 상기의 과제를 해결하기 위해, 주 에너지 빔을 펄스 조사하는 제1 빔 조사부와, 상기 제1 빔 조사부로부터 조사되는 주 에너지 빔의 패턴을 형성하는 제1 마스크와, 단위 면적당 에너지가 상기 주 에너지 빔보다도 작고 또한 반도체 박막이 용융하는 에너지의 임계치보다 낮은 부 에너지 빔을 조사하는 제2 빔 조사부와, 상기 제2 빔 조사부로부터 조사되는 부 에너지 빔의 패턴을 형성하는 제2 마스크와, 상기 제1 마스크와 제2 마스크에 의해 각각 형성된 패턴을, 반도체 박막 위에 결상하는 결상 렌즈를 구비하고, 상기 제1 마스크와 제2 마스크는, 부 에너지 빔이, 주 에너지 빔과 인접하도록 반도체 박막 위에 조사되는 패턴을 형성하도록 되어 있는 것을 특징으로 한다.
상기의 구성에 따르면, 2개의 에너지 빔 조사 수단을 이용하여, 상기 부 에너지 빔을, 주 에너지 빔과 인접하도록 조사하게 되어 있다. 이것에 의해, 주 빔에 대하여, 부 빔을 인접하도록, 반도체 박막에 조사할 수 있기 때문에, 래터럴 성장 거리가 큰 결정을 갖는 결정화 반도체 박막을 제조하는 제조 장치를 제공할 수 있다. 또한, 2개의 에너지 빔 조사 수단을 이용함으로써, 예를 들면, 서로 파장이 상이한 에너지 빔 등을 간단히 만들어낼 수 있다.
본 발명의 또 다른 목적, 특징, 및 뛰어난 점은, 이하에 설명하는 기재에 의해 충분히 알 수 있을 것이다. 또한, 본 발명의 이점은, 첨부 도면을 참조한 다음의 설명으로 명백하게 될 것이다.
도 1은, 본 발명의 결정화 반도체 박막을 제조할 때의 에너지 빔의 조사 방법을 설명하는 측면도.
도 2는, 본 발명의 실시예에 기초하는 결정화 반도체 박막의 제조 장치의 개략의 구성을 도시하는 정면도.
도 3은, 본 발명의 실시예에 따른 결정화 반도체 박막의 제조 장치에 이용하는 마스크에 형성되는 패턴의 형상을 도시하는 정면도.
도 4는, 본 발명에 따른 결정화 반도체 박막의 제조 장치에 이용하는 결상 렌즈의 MTF를 설명하는 그래프.
도 5는 본 발명의 실시예에서의 반도체 박막의 온도 프로파일을 나타내는 그래프로서, 도 5a는 레이저광을 조사 개시하여 25㎱ 후의 그래프, 도 5b는 60㎱ 후의 그래프, 도 5c는 70㎱ 후의 그래프, 도 5d는 100㎱ 후의 그래프.
도 6은, 본 발명의 다른 실시예에 따른 결정화 반도체 박막의 제조 장치의 구성을 도시하는 정면도.
도 7은 본 발명의 다른 실시예에 따른 결정화 반도체 박막의 제조 장치에 이 용하는 마스크에 형성되는 패턴의 형상을 도시하는 정면도로서, 도 7a는 주 빔 형성용 패턴을 도시하는 도면, 도 7b는 부 빔 형성용 패턴을 도시하는 도면.
도 8은, 본 발명의 다른 실시예에서의 펄스 레이저의 출력의 시간 변화를 설명하는 그래프.
도 9a 내지 도 9c는, 일반적인 수퍼 래터럴 성장에 의한 결정의 성장을 도시하는 정면도.
〔제1 실시예〕
본 발명의 제1 실시예에 대해 도 1 내지 도 5에 기초하여 설명하면, 이하와 같다. 먼저, 본 실시예의 결정화 반도체 박막의 제조 방법에 이용하는 반도체 박막을 갖는 기판에 대해 설명한다.
본 실시예에 사용하는 반도체 박막을 갖는 기판은, 도 1에 도시하는 바와 같이, 절연성 기판(1) 위에, 내열성 박막(2), 고열전도성 절연막(열전도성 절연막)(3), 버퍼막(4), 반도체 박막(5)을 순서대로 적층한 것이다.
절연성 기판(1)은, 글래스나 석영 등을 이용할 수 있지만, 저렴한 점 및 대면적 기판을 용이하게 제조할 수 있는 점에서 글래스를 이용하는 것이 바람직하다. 본 실시예에서는 0.7㎜의 두께의 글래스 기판을 이용하고 있다.
내열성 박막(2)은, 주로 결정화 시에 용융한 반도체 박막(5)의 열 영향이 절연성 기판(1)에 미치지 않도록 하기 위해 형성한다. 본 실시예에서는, CVD(Chemical Vapor Deposition)법에 의해 형성된 100㎚의 두께의 산화 실리콘을 이용하고 있다.
고열전도성 절연막(3)은, 수평 방향으로 열을 배출함으로써 수평 방향(72)(도 9a 내지 도 9c 참조)으로의 결정 성장(래터럴 성장)을 촉진하기 위해 이용된다. 즉, 결정화하는 방향을 유도함으로써, 결정을 보다 크게 성장시키기 위해 이용된다. 또한, 고열전도성 절연막(3)의 막 두께로서는, 10∼50㎚의 범위 내가 보다 바람직하다. 고열전도성 절연막(3)의 제조 방법으로서는, 예를 들면, 증착, 이온플레이팅, 또는 스퍼터링 등에 의해 적층하면 된다. 본 실시예에서는, 스퍼터링에 의해 형성된 20㎚ 두께의 질화 알루미늄으로 했다. 이 고열전도성 절연막(3)은, 필요에 따라 마련하면 된다.
상기 고열전도성 절연막(3)을 구성하는 재료로서는, 구체적으로는, 예를 들면, 질화 알루미늄, 질화 실리콘, 산화 알루미늄, 산화 마그네슘 및 산화 세륨으로부터 선택되는 적어도 1종류의 재료를 적합하게 사용할 수 있다.
상기 고열전도성 박막(3)을 형성함으로써, 에너지 빔의 조사단으로부터 미조사부로의 열 유입이 촉진됨으로써, 종래와 비교하여, 래터럴 성장 거리가 큰 결정을 얻을 수 있다.
버퍼층(4)은, 반도체 박막(5)으로의, 예를 들면, 고열전도성 절연막(3)이나, 내열성 박막(2) 등의 하층막으로부터의 불순물 확산 방지, 및, 결정화시에 반도체 박막(5)과 고열전도성 박막(3)과의 반응(예를 들면, 합금화)을 방지하기 위해 필요에 따라 형성하면 된다. 본 실시예에서는, CVD법에 의해 형성된 20㎚ 두께의 산화 실리콘을 이용하고 있다.
반도체 박막(5)은, 비정질 혹은 결정성의 반도체 재료를 막 두께가 30∼200㎚의 범위 내로 되도록 형성하면 된다. 본 실시예에서는, CVD법에 의해 형성된 50㎚의 두께의 아몰퍼스 실리콘을 이용하고 있다. 그리고, 상기 반도체 박막(5)을 다결정화시킴으로써, 최종적으로 제품으로서 사용되는 결정화 반도체 박막을 얻을 수 있다.
이하에, 상기 설명한 반도체 박막(5)을 갖는 기판에 레이저를 조사하여 상기 반도체 박막(5)을 다결정화하는 방법, 즉, 본 실시예에 따른 결정화 반도체 박막의 제조 방법에 대해 설명한다. 본 실시예에 따른 결정화 반도체 박막의 제조 방법은, 주 에너지 빔(이하, 주 빔이라고 함)과, 단위 면적당 에너지가 해당 주 에너지 빔보다도 작고 또한 반도체 박막이 용융하는 에너지의 임계치보다 낮은 부 에너지 빔(이하, 부 빔이라고 함)을, 기판 위에 형성된 반도체 박막에, 펄스 조사함으로써 상기 반도체 박막을 두께 방향의 전역에 걸쳐 용융시키고, 그 후 결정화시킴으로써 결정화 반도체 박막을 제조하는 결정화 반도체 박막의 제조 방법으로서, 상기 주 빔과 인접하도록 부 빔을 조사하는 방법이다.
도 1에 도시하는 바와 같이, 본 실시예에서는, 반도체 박막(5)을 용융·응고시켜 재결정화를 행하기 위한 주 빔(6)과, 반도체 박막(5)의 온도를 상승시킬 목적으로 상기 주 빔(6)에 근접하는 부 빔(7)을, 상기 반도체 박막(5)에 조사함으로써, 종래보다도 결정(결정 입경)이 큰 결정화 반도체 박막을 제조하도록 되어 있다. 먼저, 상기한 바와 같은 빔(주 빔(6) 및 부 빔(7))을 형성(조사)하기 위한 장치, 즉, 본 실시예에 따른 결정화 반도체 박막의 제조 장치에 대해 설명한다.
본 실시예에 따른 결정화 반도체 박막의 제조 장치는, 주 빔(6)과, 단위 면적당 에너지가 해당 주 빔(6)보다도 작고 또한 반도체 박막이 용융하는 에너지의 임계치보다 낮은 부 빔(7)을, 기판 위에 형성된 반도체 박막에 대하여 펄스 조사하는 에너지 빔 조사 수단을 구비한 결정화 반도체 박막의 제조 장치로서, 상기 에너지 빔 조사 수단은, 상기 부 빔(7)을, 주 빔(6)과 인접하도록 조사하게 되어 있는 구성이다.
더욱 상세하게는, 주 빔(6)과, 단위 면적당 에너지가 해당 주 빔(6)보다도 작고 또한 반도체 박막이 용융하는 에너지의 임계치보다 낮은 부 빔(7)을, 기판 위에 형성된 반도체 박막에 대하여 펄스 조사하는 에너지 빔 조사 수단과, 반도체 박막에 조사되는 상기 주 빔(6)과 부 빔(7)의 패턴을 형성하는 마스크와, 상기 마스크를 투과한 상기 주 빔(6)과 부 빔(7)을 반도체 박막 위에 결상하는 결상 렌즈를 구비하고, 상기 마스크는, 주 빔(6)의 패턴과 인접하도록, 부 빔(7)의 패턴이 형성되어 있는 구성이다. 또한, 상기 펄스 조사한다는 것은, 펄스 에너지 빔(예를 들면, 펄스 레이저)을 조사하는 것을 나타내고 있다.
본 실시예에 따른 결정화 반도체 박막의 제조 장치는, 도 2에 도시하는 바와 같이, 레이저 발진기(61), 가변 감쇠기(63), 빔 정형 소자(64), 마스크면 균일 조명 소자(65), 필드 렌즈(66), 마스크(67), 결상 렌즈(68)를 구비하고 있다. 또한, 이하의 설명에서는, 에너지 빔이 레이저광인 구성에 대해 설명한다. 또한, 본 실시예에서는, 상기 레이저 발진기(61), 가변 감쇠기(63), 빔 정형 소자(64), 마스크면 균일 조명 소자(65), 필드 렌즈(66), 마스크(67), 및, 결상 렌즈(68) 등에 의해 에너지 조사 수단이 구성되어 있다.
레이저 발진기(61)는, 펄스 형상의 레이저광(에너지 빔)을 조사하는 것이다. 상기 레이저 발진기(61)로부터 조사되는 레이저광의 단위 면적당 에너지로서는, 반도체 박막(5)(예를 들면, 아몰퍼스 실리콘)을 용융하는 것이 가능하면, 특별히 한정되는 것이 아니다. 또한, 상기한 바와 같은 에너지를 갖는 레이저광을 조사할 수 있는 레이저 발진기(61)로서는, 예를 들면, 엑시머 레이저, YAG 레이저로 대표되는 각종 고체 레이저 등, 자외역의 파장을 갖는 광원이 바람직하다. 본 실시예에서는 파장 308㎚의 엑시머 레이저를 이용하고 있다.
가변 감쇠기(63)는, 기판 면에 도달하는 레이저광의 에너지 밀도(단위 면적당 에너지)를 조정하는 기능이 있다.
빔 정형 소자(64) 및 마스크면 균일 조명 소자(65)는, 레이저 발진기(61)로부터 출사한 레이저광을 적당한 치수로 정형한 후, 마스크면에 균일하게 조명하는 기능이 있다. 이것은, 예를 들면, 레이저 발진기(61)로부터 조사된 가우스형의 강도 분포(에너지 분포)의 레이저광을, 실린더리컬 렌즈 어레이와 컨덴서 렌즈를 이용함으로써, 분할하여 마스크면에 겹쳐 조명함으로써, 균일한 강도 분포의 마스크 조명으로 하는 것이다.
필드 렌즈(66)는, 마스크(67)를 투과하는 주 빔(6) 및 부 빔(7)을 결상 렌즈(68)의 결상면에 수직으로 입사시키는 기능을 갖는다.
마스크(67)는, 해당 마스크(67)에 조사되어 온 레이저광을, 주 빔(6)과 부 빔(7)으로 나누어 투과시키도록 되어 있다. 즉, 해당 마스크(67)에 형성된 패턴에 의해, 주 빔(6)과 부 빔(7)을 만들어내도록 되어 있다. 해당 마스크(67)에 형성되는 패턴에 대해서는 후술한다.
그리고, 마스크(67)를 투과한 주 빔(6)과 부 빔(7)은, 결상 렌즈(68)에 의해, 반도체 박막(5)을 갖는 기판(69)(반도체 박막) 위에 소정 배율로 결상된다. 상기 소정 배율은, 결상 렌즈(68)의 배율에 따라 변화한다. 본 실시예에서, 결상 렌즈의 배율은 1/4로 하고 있다.
또한, 미러(62)는 레이저광을 반사하기 위해 이용하는데, 배치 개소, 수량에 제한은 없으며, 장치의 광학 설계, 기구 설계에 따라 적절하게 배치하는 것이 가능하다.
도 3은, 본 실시예에 따른 결정화 반도체 박막의 제조 장치의 마스크(67)에 형성하는 패턴을 설명하는 정면도이다. 본 실시예에서는, 마스크(67)에, 주 빔 형성용 패턴(21)의 양측에 근접하여 부 빔 형성용 패턴(22)이 형성되어 있다. 구체적으로는, 주 빔 형성용 패턴(21)과 인접하도록, 부 빔 형성용 패턴(22)이 형성되어 있다. 이것에 의해, 레이저 발진기(61)로부터 출사한 레이저광은, 반도체 박막(5)에 대하여, 상기 부 에너지 빔을, 주 에너지 빔과 인접하도록 조사할 수 있다. 또한, 본 실시예에서는, 주 빔(6) 형성 패턴(21)과 2개의 부 빔 형성용 패턴(22)을 1조로 하여, 복수의 패턴군을 형성하는 것이 가능하다. 도 3에서는, 3조의 패턴군을 형성하고 있다.
여기서, 주 빔 형성용 패턴(21)과 부 빔 형성용 패턴(22)의 치수 관계에 대해 설명한다.
주 빔 형성용 패턴(21)의 폭은, (래터럴 성장 거리의 2배/결상 렌즈의 배율) 정도로 하면 된다. 상기 폭으로서는, 구체적으로는, 예를 들면, 12㎛ 내지 60㎛ 정도 사이에서 설정하는 것이 가능하다. 본 실시예에서는, 주 빔 형성용 패턴(21)의 폭을 24㎛로 하고 있다.
부 빔 형성용 패턴(22)의 폭은, 결상 렌즈의 해상도에 따라 설정한다. 부 빔 형성용 패턴(22)의 폭(결상 렌즈의 해상도/결상 렌즈의 배율)과 같은 정도 이하로 하면, 상기 부 빔 형성용 패턴(22)을 투과한 빔의 에너지 밀도는, 주 빔(6)의 단위 면적당 에너지(이하, 에너지 밀도라고 함)보다도 충분히 작게 할 수 있다. 이것을 이용하여, 본 실시예에서는, 주 빔(6)의 에너지 밀도를 반도체 박막의 두께 방향 전체를 용융할 수 있도록 하고, 또한 부 빔(7)의 에너지 밀도를 반도체 박막(5)이 용융(융해)하지 않는 에너지 밀도로 하도록 부 빔 형성용 패턴(22)의 폭을 설정하고 있다. 즉, 주 빔(6)을 반도체 박막(5)에 조사함으로써, 상기 반도체 박막(5)을 두께 방향(기판 위에 적층되어 있는 적층 방향)의 전체를 융해하는 에너지 밀도로 설정한다. 한편, 부 빔(7)은 그것 자체로는, 반도체 박막(5)에 조사한 경우라도 상기 반도체 박막을 융해시키지 않는다. 즉, 부 빔(7)의 에너지 밀도는, 주 빔(6)보다도 작고 또한 반도체 박막(5)이 용융하는 에너지의 임계치보다 낮아지도록 설정하고 있다. 환언하면, 부 빔(7)은, 반도체 박막(5)을 결정화하지 않을 정도, 또한, 반도체 박막(5)을 데울 수 있을 정도의 에너지 밀도가 있으면 된다.
구체적으로는, 예를 들면, 결상 렌즈의 개구수(=NA)를 0.15로 하고, 사용하는 광의 파장을 λ(=0.308㎛)로 하면, 해상도 R은 근사적으로 R=λ/NA= 0.308/0.15=2.1㎛로 된다. 또한, 결상 렌즈의 배율은 1/4이므로, 부 빔 형성용 패턴(22)의 폭(해상도 R/결상 렌즈의 배율)과 같은 정도 이하인 4.0㎛로 하고 있다.
도 4는, 본 실시예에 따른 결정화 반도체 박막의 제조 장치에 이용하는 결상 렌즈(68)의 MTF(Modulus Transfer Function)를 설명하는 그래프이다. 상기의 설명과 같이, 결상 렌즈의 배율은 1/4이므로, 결상 렌즈(68)를 통과하여, 반도체 박막(5)에 조사되는 주 빔(6)의 폭이 6㎛로 된다. 따라서, 이때의, 공간 주파수는 1/(0.006×2)=83(개/㎜)로 되고, 도 4에 도시하는 바와 같은 공간 주파수와 MTF의 관계로부터, MTF=0.89로 된다. 또한, 상기와 마찬가지로, 반도체 박막(5)에 조사되는 부 빔(7)의 폭이 1㎛이기 때문에, 공간 주파수는 1/(0.001×2)=500(개/㎜)으로 되고, 이때의 MTF=0.37로 된다. MTF는 상의 콘트라스트를 나타내고 있으므로, 이와 같이 마스크 패턴의 슬릿 폭을 조정하면, 반도체 박막 위에 조사되는 에너지 밀도도 동시에 조정되게 되어, 주 빔(6)으로 반도체 박막(5)의 두께 방향 전체를 용융하고, 부 빔(7)으로 반도체 박막(5)을 용융시키지 않을 정도로 데우는 것이 가능하다.
주 빔(6)과 부 빔(7)의 간격은, 부 빔(7)의 폭을 결정한 이유와 마찬가지이고, 본 실시예에서는 1.0㎛로 했다.
마스크 패턴(주 또는 부 빔 형성용 패턴의 폭)은, 상기 반도체 박막 위에서의 빔 사이즈와 결상 렌즈의 배율로부터 결정한다. 본 실시예에서는, 배율 1/4의 결상 렌즈를 이용했기 때문에, 마스크 패턴은 상기 반도체 박막(5) 위에 조사되는 빔 사이즈와 비교하여 4배의 치수로 되어 있다.
이상과 같은 구성의 제조 장치를 이용하여, 결정화 반도체 박막을 제조한다. 구체적으로는, 본 실시예에서는, 레이저광을 상기 반도체 박막(5)에 조사할 때, 상기 주 빔(6)과 인접하도록 부 빔(7)을 조사함으로써, 결정화 반도체 박막을 제조하고 있다.
여기서, 상기한 바와 같이, 레이저광을 반도체 박막(5)에 조사한 경우의 온도 분포에 대해 설명한다.
도 5는, 유한 요소법에 의한 비정상 열전도의 계산 결과를 설명하는 그래프이다. 도 5a∼도 5d는, 시계열의 온도 프로파일이다. 각 그래프의 횡축은 레이저 조사 영역 중심부로부터의 위치(거리)를 나타내고 있고, 종축은 반도체 박막의 하면의 온도를 나타내고 있다. 도 5a∼도 5d에서, 융점이란, 본 실시예에서 이용한 반도체 박막(5)을 형성하는 재료인, 아몰퍼스 실리콘의 융점을 나타내고 있다. 도 5a는 반도체 박막 전체의 온도가 가장 상승하는 시각인 조사 개시 시각으로부터 25㎱ 후에서의 온도 프로파일을 나타내는 그래프이다. 이때, 종래의 결정화 방법(종래예)에서는, 레이저 조사 영역 중심부로부터 2.2㎛의 위치까지 반도체 박막이 용융하고 있고, 한편, 본 발명에 따른 결정화 방법에서는, 레이저 조사 영역 중심부로부터 2.4㎛의 위치까지 반도체 박막이 용융하고 있음을 알 수 있다. 즉, 종래예에서는, 반도체 박막이 전 두께 방향에 걸쳐 완전 용융하고 있는 영역은 4.4㎛ 폭의 영역인 데 반해, 본 발명에 따른 방법에서는, 4.8㎛로 된다. 또한, 여기서 설명하고 있는 종래예란, 주 빔(6)만을 반도체 박막에 조사하는 구성을 나타내고 있고, 구체적으로는, 주 빔(6)의 에너지 밀도와, 본 실시예에 따른 주 빔(6)의 에너 지 밀도를 동일한 상태에서, 해당 주 빔(6)만을 조사하는 구성이다.
도 5b∼도 5d는 반도체 박막이 결정화하는(응고하는) 과정의 온도 프로파일을 나타내고 있는 그래프이고, 각각, 조사 개시 시각으로부터 60㎱, 70㎱, 100㎱ 후의 온도 프로파일을 나타내는 그래프이다.
본 실시예에 따른 결정화 반도체 박막의 제조 방법은, 소위 래터럴 성장법이라고 하는 것이다. 이 래터럴 성장법에 대해, 이하에 설명한다. 반도체 박막에 레이저 사광을 조사하면, 해당 반도체 박막이 융해되어, 반도체 박막이 두께 방향의 전체에 걸쳐 완전하게 융해하고 있는 영역과 미용융(미융해) 영역의 경계 부분에 무수한 결정핵이 형성되고, 레이저 조사 영역 중심부를 향해 결정이 성장하게 된다. 또한, 레이저 조사 영역 중심부에서는, 기판 방향으로 열의 이동이 일어나기 때문에, 미세한 결정이 형성된다. 그리고, 도 5a∼도 5d에 도시하는 바와 같이, 온도 프로파일의 그래프로부터 반도체 박막의 결정화의 진행 상태를 판정할 수 있기 때문에, 이와 같은 래터럴 성장의 상태를 판정할 수 있다. 또한, 본 실시예의 설명에서, 두께 방향이란, 기판 위에 적층된 반도체 박막의 두께의 방향을 나타내고 있고, 래터럴 성장 방향이란, 기판의 면내 방향을 나타내고 있다.
먼저, 도 5a∼도 5d에 도시하는 바와 같은 온도 프로파일의 그래프에 기초하여, 종래예의 결정화에 대해 설명한다. 예를 들면, 종래예에서는, 도 5b에 도시하는 온도 프로파일의 그래프, 즉, 시각 60㎱에서는, 레이저 조사 영역 중심부의 위치 0으로부터 1.8㎛까지의 사이는, 반도체 박막의 온도가, 해당 반도체 박막을 구성하고 있는 재료의 융점 이상으로 되어 있다. 즉, 레이저 조사 영역 중심부의 위 치 0으로부터 1.8㎛까지의 사이는, 반도체 박막이 용융하고 있는 상태로 되어 있다. 또한, 도 5a에 도시하는 시각 25㎱에서는, 상기 위치 0으로부터 2.2㎛까지 용융하고 있는 것으로 되어 있다. 따라서, 반도체 박막에 레이저광을 조사한 시점 25㎱로부터 60㎱까지 사이에서, 레이저 조사 영역 중심부의 위치 0으로부터 2.2㎛ 떨어진 위치로부터, 상기 위치 0으로부터 1.8㎛ 떨어진 위치까지의 2.2-1.8=0.4㎛의 영역에서는, 융해하고 있던 반도체 박막이 결정화하게 된다. 즉 상기 0.4㎛의 영역에서는 결정이 형성되어 있는 것으로 된다. 그런데, 도 5b∼도 5c에 도시하는 바와 같이, 반도체 박막에 레이저광의 조사를 개시하고 나서, 60㎱∼70㎱ 사이에 이르는 10㎱라는 매우 짧은 시간에, 레이저광을 조사한 영역의 전 영역이 융점 이하로 된다.
이때, 상기한 바와 같이, 레이저 조사 영역 중심부에서는, 래터럴 성장 방향이 아닌, 기판 법선 방향으로 열의 이동이 일어나기 때문에, 래터럴 성장으로는 되지 않고, 미세한 결정으로 된다. 즉, 상기 10㎱ 동안에, 융해하고 있는 반도체 박막은, 급격히 냉각되게 되어, 융점 이하로 된다. 따라서, 융해하고 있는 반도체 박막의 영역에서는, 상기 0.4㎛의 영역에서 생성한 결정이 성장하기 전에, 융해하고 있는 반도체 박막의 전 영역에 걸쳐, 미세한 결정이 다수 생성하게 된다. 이것에 의해, 종래예에서는, 결정이 큰 결정화 반도체 박막을 얻을 수 없다.
구체적으로는, 종래예에서는, 도 5b∼도 5c에 도시하는 바와 같은, 온도 프로파일의 그래프로부터 알 수 있듯이, 래터럴 성장하는 범위는 융해한 끝(본 종래예에서는, 조사 중심으로부터 2.2㎛의 위치)으로부터 중앙 방향으로 0.4㎛ 내지 0.6㎛의 길이의 래터럴 성장이 일어나고, 레이저 조사 영역 중심부로부터 1.6 내지 1.8㎛의 범위는 미결정으로 된다. 또한, 슬릿의 폭을 이 이상 넓게 하더라도, 그만큼, 레이저 조사 영역 중심부 부근의 미결정의 영역이 커질 뿐, 래터럴 성장의 길이는 거의 변하지 않는다.
본 실시예의 경우에 대해 상세히 설명한다. 본 실시예에 따른 결정화 반도체 박막의 제조 방법에서는, 반도체 박막에 레이저광을 조사한 시점 25㎱로부터 60㎱까지 사이에서, 반도체 박막이 융해하고 있는 영역의 추이는, 상기 설명의 종래예와 마찬가지이다. 따라서, 상기 레이저광을 조사한 시점 25㎱로부터 60㎱까지 사이에서는, 2.4-1.8=0.6㎛ 정도의 결정이 생성되게 된다. 다음으로, 상기 레이저광을 조사한 시점으로부터 60㎱ 후부터, 70㎱ 후까지의 10㎱ 사이에서 융해하고 있는 반도체 박막의 영역은, 도 5b, 도 5c에 도시하는 바와 같이, 레이저 조사 영역 중심부로부터 1.8㎛ 떨어진 위치로부터, 해당 중심부로부터 1.6㎛ 떨어진 위치까지 추이(이동)하게 된다. 즉, 상기 10㎱ 사이에서는, 1.8-1.6= 0.2㎛의 영역만이 새로 반도체 박막의 융점 이하로 되는 부분으로 된다. 따라서, 이 부분에서는, 반도체 박막의 결정화가 일어나는 것으로 된다. 이 경우, 상기 0.2㎛의 영역에서는, 새로 미결정이 생성하는 것보다도, 레이저 조사 영역 중심부로부터 18㎛ 떨어진 위치에 이미 생성하고 있는 결정을 종결정으로 하여 결정의 성장이 일어난다. 이것은, 종래예의 경우와 달리, 새로 결정화되는 영역에 종결정이 존재하고 있는 위치가 가깝기 때문에, 새로 미결정이 생성하는 것보다도, 이미 존재하고 있는 종결정을 중심으로 하여 해당 종결정이 성장하게 된다.
또한, 상기 레이저광을 조사한 시점으로부터 70㎱ 후부터, 100㎱ 후까지의 30㎱ 사이에서, 융해하고 있는 반도체 박막의 영역은, 도 5c, 도 5d에 도시하는 바와 같이, 레이저 조사 영역 중심부로부터 1.6㎛ 떨어진 위치로부터, 해당 중심부로부터 1.5㎛ 떨어진 위치까지 추이(이동)하게 된다. 그리고, 이 30㎱ 사이에 융점 이하로 되었다. 1.6-1.5=0.1㎛의 영역에서도, 상기 설명한 이유에 의해, 이미 생성하고 있는 결정을 성장시키는 것으로 된다.
따라서, 도 5d에 도시하는 레이저광 조사 개시 시점으로부터 100㎱ 후에서, 레이저 조사 영역 중심부로부터 1.5㎛ 떨어진 장소가 융점 이하로 되고, 이 부분의 결정화가 시작된다. 이때, 결정의 래터럴 성장의 길이는, 도 5a 및 도 5d로부터, 2.4-1.5=0.9㎛로 된다. 따라서, 본 실시예에 따른 결정화 반도체 박막의 제조 방법에서는, 종래예와 비교하여, 성장하는 결정의 래터럴 성장 방향의 길이가, 종래예보다도 50∼125% 증가한다. 환언하면, 본 실시예에 따른 결정화 반도체 박막의 제조 방법은, 종래예와 비교하여, 결정의 래터럴 성장 방향의 길이를 1.5∼2.25배로 할 수 있다.
이상과 같이, 유한 요소법에 의한 비정상 열전도의 계산 결과에 의하면, 본 실시예에 따른 결정화 반도체 박막의 제조 방법을 이용하면, 종래보다도, 결정의 래터럴 성장 방향의 길이를 늘일 수 있음을 알 수 있다.
그리고, 상기 설명한 작용·효과를 실증하기 위해, 실제로 반도체 박막에 레이저를 조사하여 결정화 실험을 행하면, 상기 설명과 거의 동등한 효과를 얻을 수 있었다. 즉, 본 실시예에 따른 결정화 반도체 박막의 제조 방법을 이용함으로써, 부 빔(7)을 주 빔(6)과 인접하도록 조사함으로써, 반도체 박막의 온도 변화를 완만하게 할 수 있기 때문에, 결정화 반도체 박막에서의 결정의 래터럴 성장 거리를 확대할 수 있다.
이상과 같이, 본 실시예에 따른 결정화 반도체 박막의 제조 방법은, 융해된 반도체 박막(5)의 온도 분포에서, 융해하고 있는 반도체 박막(5)의 융점 부근으로 되는 위치가 시간과 함께 이동하는 것에 주목하여, 상기 반도체 박막(5)의 융점 부근으로 되는 위치의 외측(본 실시예에서는, 주 빔 중심으로부터 4∼5㎛의 거리)을 부 빔(7)으로 가열함으로써, 해당 융점으로 되는 반도체 박막(5)의 위치의 이동을 느리게 하는 것이다. 융해하고 있는 반도체 박막(5)은, 그 온도가 융점 이하로 되면 결정화하게 된다. 이때, 결정화의 속도를 느리게 함(결정화의 영역을 좁게 함)으로써, 생성하는 결정, 구체적으로는, 결정의 래터럴 성장 방향의 거리를 크게 할 수 있다. 본 실시예에 따른 결정화 반도체 박막의 제조 방법에서는, 주 빔(6)으로 융해시킨 반도체 박막(5)의, 결정화가 시작되는 부분(영역)의 외측을 부 빔(7)에 의해 가열함으로써, 한번에 결정화하는 영역을 좁게 하고 있다. 이것에 의해, 미결정이 생성하는 비율보다도, 이미 존재하고 있는 종결정을 중심으로 하여 결정 성장하는 비율을, 종래와 비교하여 높게 하고 있다. 따라서, 종래보다도 결정이 큰 결정화 반도체 박막을 제조할 수 있다.
또한, 상기 설명에서는, 주 빔(6)과 부 빔(7)을 어느 일정한 거리를 두고 인접하도록, 반도체 박막(5)에 조사하는 구성에 대해 설명했다. 그러나, 본 실시예에 따른 결정화 반도체 박막의 제조 방법에서는, 예를 들면, 레이저 발진기로부터 기판 위에 이르는 광로를 분기시킨 경우나, 2개의 레이저 조사 수단을 이용한 경우에는, 주 빔(6)과 부 빔(7)의 일부가 중첩되는 상태로 인접하도록, 반도체 박막(5)에 상기 2개의 빔을 조사하도록 되어 있어도 된다. 단, 주 빔(6)과 부 빔(7)이 완전하게 중첩되지는 않는다. 또한, 상기 반도체 박막(5)에 조사하는 주 빔(6)과 부 빔(7)의 간격으로서는, 상기 반도체 박막(5)에 조사되는 주 빔(6)의 폭이 3∼15㎛의 범위 내인 경우에는, 예를 들면, 1∼8㎛의 범위 내가 보다 바람직하고, 2∼6㎛의 범위 내가 더욱 바람직하다. 상기 간격을 상기 범위 내로 함으로써, 더욱 한층, 생성하는 결정의 크기(결정의 입경)를 크게 할 수 있다.
또한, 상기의 설명에서는, 에너지 빔으로서, 레이저광을 이용하는 구성에 대해 설명했지만, 본 발명의 에너지 빔은, 상기에 한정되는 것이 아니며, 예를 들면, 전자 빔 등을 이용해도 된다.
〔제2 실시예〕
본 발명의 다른 실시예에 대해 도 6 내지 도 8에 기초하여 설명하면, 이하와 같다.
본 실시예에서는, 2대의 레이저 조사 장치를 이용하여, 주 빔(6)과 부 빔(7)의 조사 타이밍을 조정함으로써, 더욱 래터럴 성장 거리를 늘리는 것이 가능하다.
구체적으로는, 본 실시예에 따른 결정화 반도체 박막의 제조 장치는, 주 에너지 빔(6)을 펄스 조사하는 제1 빔 조사부와, 상기 제1 빔 조사부로부터 조사되는 주 에너지 빔(6)의 패턴을 형성하는 제1 마스크와, 단위 면적당 에너지가 상기 주 에너지 빔(6)보다도 작고 또한 반도체 박막이 용융하는 에너지의 임계치보다 낮은 부 에너지 빔(7)을 조사하는 제2 빔 조사부와, 상기 제2 빔 조사부로부터 조사되는 부 에너지 빔(7)의 패턴을 형성하는 제2 마스크와, 상기 제1 마스크와 제2 마스크에 의해 각각 형성된 패턴을, 반도체 박막 위에 결상하는 결상 렌즈를 구비하고, 상기 제1 마스크와 제2 마스크는, 부 에너지 빔(7)이, 주 에너지 빔(6)과 인접하도록 반도체 박막 위에 조사되는 패턴을 형성하도록 되어 있는 구성이다. 또한, 설명의 편의상, 상기 제1 실시예에서 설명한 각 부재와 동일한 기능을 갖는 부재에는, 동일한 부호를 부기하고, 그 설명을 생략한다. 구체적으로는, 본 실시예에서는, 상기의 제1 실시예와 마찬가지의 반도체 박막을 사용하고 있다. 그리고, 기타 각 층(기판 등)의 구성도 제1 실시예와 동일하게 하고 있다.
본 실시예에 따른 결정화 반도체 박막의 제조 장치에서, 도 6에 도시하는 바와 같이, 제1 레이저 발진기(제1 빔 조사부)(31)로부터 반도체 박막(5)을 갖는 기판(44) 위에 이르는 제1 레이저 광로, 및, 제2 레이저 발진기(제2 빔 조사부)(32)로부터 상기 기판(44) 위에 이르는 제2 레이저 광로를 구성하는 광학 부품, 즉, 가변 감쇠기(33, 34), 빔 정형 소자(35, 36), 마스크면 균일 조명 소자(38, 39), 마스크(40, 41; 조절 수단)의 구성은, 각각, 도 2에 도시하는, 제1 실시예에 따른 제조 장치의 가변 감쇠기(63), 빔 정형 소자(64), 마스크면 균일 조명 소자(65), 필드 렌즈(66), 마스크(67)와 마찬가지이다. 또한, 본 실시예에 따른 제조 장치는, 상기 외에, 빔 스플리터(42) 및 펄스 제너레이터(제어 수단)(45)를 구비하고 있다. 또한, 상기 제1 레이저 광로 및 제2 레이저 광로를 구성하는 광학 부품(빔 스플리터(42) 및 결상 렌즈(43)를 포함함) 등에 의해 에너지 조사 수단이 구성되어 있다.
상기 제1 레이저 광로에서는 주 빔(6)이 형성되고, 제2 레이저 광로에서는 부 빔(7)이 형성된다. 그리고, 빔 스플리터(42)에 의해, 상기 제1 레이저 광로와, 상기 제2 레이저 광로가 결합된다. 그리고, 결상 렌즈(43)에서, 제1 레이저 광로와 제2 레이저 광로로부터 조사된 레이저광을 합쳐서, 반도체 박막(5)에 조사하도록 되어 있다.
펄스 제너레이터(45)는, 레이저 발진기의 발진 타이밍을 제어하기 위해 이용된다. 어느 레이저 발진기(31, 32)도 펄스 제너레이터(45)로부터 제어 펄스가 입력되면, 지연 없이 펄스 레이저가 조사되도록 구성하고 있다. 그리고, 상기 펄스 제너레이터(45)는, 제1 레이저 발진기(31)와 제2 레이저 발진기(32)로부터 조사되는 펄스 레이저의 조사 타이밍을 제어할 수 있다.
또한, 본 실시예에서는, 각각의 레이저 발진기(31, 32)로부터 조사되는 레이저광의 에너지(에너지 밀도)의 조정은 개개의 레이저광으로 독립해서 행할 수 있도록 구성하고 있다. 구체적으로는, 제1 가변 감쇠기(33), 제2 가변 감쇠기(34) 또는, 제1 마스크(40), 제2 마스크(41)에 형성하는 패턴 형상 등에 의해, 각각 개별적으로 레이저광의 에너지 밀도를 조정할 수 있다.
레이저 발진기(31, 32)로부터 조사되는 레이저광(펄스 레이저)의 파장은, 어느 레이저광도 308㎚로 설정하고 있다.
제1 마스크(40)와 제2 마스크(41)는, 순서대로 주 빔(6), 부 빔(7)을 형성하기 위해 이용된다. 도 7은 본 실시예에 따른 결정화 반도체 박막의 제조 장치에 이용하는 마스크, 구체적으로는, 마스크에 형성된 패턴의 구성을 도시하는 정면도 이다. 주 빔(6)을 형성하는 제1 마스크(40)는, 도 7a에 도시하는 바와 같이, 소정의 폭을 갖는 슬릿이 3개 형성되어 있다. 또한, 부 빔(7)을 형성하는 제2 마스크(41)는, 도 7b에 도시하는 바와 같이, 상기 주 빔(6)보다도 폭이 작은 슬릿이 6개 형성되어 있다. 또한, 이 도면에서는, 주 빔(6)과 부 빔(7)의 마스크 패턴군이 3조 마련되어 있다. 따라서, 1개의 주 빔(6)과 부 빔(7)(1조)에 대응하는 마스크 패턴은, 1개의 주 빔 형성용 패턴(51)과 해당 패턴과 일정한 거리를 두고 인접하고 있는 2개의 부 빔 형성용 패턴(52)이다. 본 실시예에서는, 각 마스크(40, 41)에 형성된 패턴의 치수는 제1 실시예와 동일하게 설정하고 있다.
반도체 박막(5) 위에 조사되는 레이저광의 에너지 밀도는, 제1 실시예와 마찬가지로 마스크 패턴의 치수에 따라 조정되는데, 개개의 레이저 발진기(31, 32)나 개개의 가변 감쇠기(33, 34)에서 더욱 상세하게 조정하는 것도 가능하다. 레이저광(펄스 빔)을 조사하는 타이밍은, 부 빔(7)에 의한 보온적인 효과가 발현되도록 설정한다. 즉, 부 빔(7)에 의해 반도체 박막(5)이 보온되고 있는 동안에 주 빔(6)을 조사한다. 구체적으로는, 도 8에 도시하는 바와 같이, 부 빔(7)의 시간 변화 곡선에서, 부 빔(7)의 출력이 최대로 되는 시간 t2에 박막의 온도도 거의 최대로 되기 때문에, 이때에 주 빔(6)을 조사하도록 구성하고 있다.
본 실시예의 구성으로 하는 것에 의해서도, 제1 실시예와 마찬가지의 시뮬레이션 결과가 얻어짐을 알 수 있다. 그리고, 실제로 반도체 박막(5)에 레이저를 조사하여 결정화 실험을 행하면, 상기 시뮬레이션 결과와 거의 동등한 효과를 얻을 수 있다.
본 실시예에서는, 부 빔(7)을 주 빔(6)과 인접하도록 조사하게 되어 있다. 이것에 대해서는, 예를 들면, ① 주 빔(6)과 부 빔(7)을 완전하게 동기시켜 조사한다, ② 미리 부 빔(7)을 조사해 놓고, 해당 부 빔(7)이 조사되고 있는 동안 에, 주 빔(6)을 해당 부 빔(7)과 인접하도록 조사한다, ③ 미리 주 빔(6)을 조사해 놓고, 해당 주 빔(6)이 조사되고 있는 동안에, 부 빔(7)을 해당 주 빔(6)과 인접하도록 조사하는 등의 방법에 의해 조사하면 된다. 상기 예시의 조사 방법 중, 반도체 박막(5)을 미리 융해하지 않을 정도로 가열할 수 있는 점에서, 상기 ②의 방법이 보다 바람직하다. 그리고, 특히, 부 빔(7)의 반도체 박막(5)의 면에서의 에너지 밀도가 최대 부근으로 되는 타이밍, 가장 바람직하게는 최대로 되는 타이밍에서, 주 빔(6)의 조사를 개시하는 것이 바람직하다.
상기 반도체 박막(5)을 미리 상기 반도체 박막(5)이 융해하지 않을 정도로 가열해 둠으로써, 반도체 박막(5)을 빨리 융해시킬 수 있을 뿐 아니라, 융해시킨 반도체 박막(5)의 영역의 주위를 데워놓을 수 있기 때문에, 해당 융해한 반도체 박막(5)을 천천히 결정화시킬 수 있다. 이것에 의해, 생성하는 결정화 반도체 박막의 결정의 크기(바늘 형상 결정의 길이)를, 종래와 비교하여 더욱 크게 할 수 있다.
〔제3 실시예〕
본 발명의 다른 실시예에 대해 설명하면, 이하와 같다. 또한, 설명의 편의상, 상기 제1 실시예 및 제2 실시예에서 설명한 각 부재와 동일한 기능을 갖는 부재에는, 동일한 부호를 부기하여, 그 설명을 생략한다.
본 실시예는, 파장이 서로 다른 2대의 레이저광을 이용하여, 주 빔(6)과 부 빔(7)의 조사 타이밍을 조정함으로써, 더욱 래터럴 성장 거리를 늘리는 구성이다. 본 실시예에서는, 상기 제1 실시예와 마찬가지의 기판을 사용하고 있다.
또한, 본 실시예에 따른 결정화 반도체 박막의 제조 장치는, 기본적으로 상기 제2 실시예와 마찬가지이지만, 부 빔(7)을 형성하기 위한 제2 레이저 발진기(32)에는, 파장 532㎚의 YAG 레이저를 이용하고 있다.
그리고, 주 빔(6)과 부 빔(7)의 치수 관계는, 제2 실시예와 마찬가지로 설정하고 있다. 또한, 레이저광(펄스 레이저)을 조사하는 타이밍, 각 레이저광의 에너지 밀도의 조정 등도 상기 제2 실시예와 마찬가지로 설정하고 있다.
본 실시예에서는, 부 빔(7)을 형성하는 레이저의 파장을 532㎚로 설정하고 있다. 그 이유에 대해, 이하에 설명한다. 주 빔(6)을 형성하는 레이저광으로서는, 본 실시예에 따른 반도체 박막(5)을 형성하고 있는 아몰퍼스 실리콘에 대하여, 광 투과율이 낮고, 또한, 침투 깊이가 얕은 것이 바람직하다. 한편, 부 빔(7)을 형성하는 레이저광은 침투 깊이가 큰 것이 바람직하다. 그런데, 강도 I0의 광이 물질에 입사했을 때, 입사 표면으로부터 거리 d의 위치에서의 강도 I는, I=I0exp(-αd)로 표현된다. 단, α는 흡수 계수이다. 구체적으로는, 아몰퍼스 실리콘에 대하여, 파장 308㎚의 광의 흡수 계수를 1.2×106㎝-1, 파장 532㎚의 광의 흡수 계수를 2.0×105 m-1로 한다. 상기 식에 의해, 예를 들면, I/Io<0.01로 되는 d의 값을 구 하면, 파장 308㎚의 광인 경우 40㎚, 파장 532㎚의 광인 경우 235㎚로 된다. 본 실시예에서, 아몰퍼스 실리콘으로 이루어지는 반도체 박막(5)의 두께는 50㎚로 설정하고 있기 때문에, 파장 308㎚의 광은 거의 반도체 박막(5)에서 흡수되지만, 파장 532㎚의 광은, 대부분이 반도체 박막(5)을 투과하여, 그 하층, 예를 들면, 버퍼층(4)이나, 고열전도성 절연막(3) 등에 도달하게 된다. 따라서, 부 빔(7)에 의한 보온적인 효과는, 반도체 박막(5)에서의 흡수 계수가 작고, 또한，침투 깊이가 깊은 532㎚의 레이저광으로 행하는 쪽이, 더욱 깊은 장소까지 똑같이 온도를 상승시킬 수 있다. 부 빔(7)은, 융해한 반도체 박막(5)의 융점 부근에서의 급격한 온도 변화를 방지하는 위해 조사하기 때문에, 해당 부 빔(7)으로서 파장 532㎚의 레이저광을 조사하는 것은 상기 목적을 달성하기 위해서는 더욱 바람직하다. 또한, 주 빔(6)을 형성하는 레이저광으로서, 532㎚의 것을 이용하는 것도 가능하지만, 해당 주 빔(6)은 에너지 밀도가 높기 때문에, 침투 깊이가 깊어지도록 조사하는 경우에는, 글래스 기판을 포함하는 반도체 박막(5)의 하층막에 손상을 주지 않도록 주의가 필요하다.
본 실시예의 구성으로 하는 것에 의해서도, 제1 실시예와 마찬가지의 시뮬레이션 결과가 얻어짐을 알 수 있다. 그리고, 실제로 반도체 박막에 레이저를 조사하여 결정화 실험을 행하면, 상기 시뮬레이션 결과와 거의 동등한 효과를 얻을 수 있다. 즉, 래터럴 성장 방향의 거리가 종래보다도 긴 결정화 반도체 박막을 제조할 수 있다.
또한, 어느 실시예에서도, 마스크의 광 투과부(마스크의 패턴)의 형상을 직 사각형의 슬릿으로서 설명했지만, 패턴의 형상은 이것에 한정되지 않고, 예를 들면, 메쉬 형상, 톱니 형상, 파도 형상 등 여러가지의 슬릿 형상의 형상을 채용할 수 있다.
또한, 2개의 광로를 합성하는 경우, 일반적으로 빔 스플리터를 이용하는데, 동일 파장의 레이저광에서는, 광 이용 효율이 50%로 된다. 그러나, 본 실시예에서는, 파장이 서로 다른 레이저광을 이용하고 있기 때문에, 빔 스플리터를 최적 설계함으로써, 광 이용 효율을 50% 이상으로 할 수 있다.
또한, 본 발명에 따른 결정화 반도체 박막의 제조 방법은, 펄스 방사하는 미세 폭의 슬릿 형상의 에너지 빔을 반도체 박막(5)에 조사하여, 해당 에너지 빔의 조사 영역에서의 상기 반도체 박막(5)을 두께 방향 전역에 걸쳐 용융, 응고시켜 결정화를 행하는 결정화 반도체 박막의 제조 방법으로서, 상기 반도체 박막(5)에는, 주 빔(6)과, 주 빔(6)보다도 작은 에너지 밀도를 가지고, 또한 상기 주 빔(6)과 인접하도록 부 빔(7)을 조사하는 방법이어도 된다.
또한, 본 발명에 따른 결정화 반도체 박막의 제조 방법은, 상기 반도체 박막(5)에 상기 부 빔(7)을 조사를 개시한 후, 상기 부 빔(7) 이상의 에너지 밀도를 갖는 주 빔(6)을, 상기 부 빔(7)의 반도체 박막(5)의 표면에서의 에너지 밀도가 최대로 되는 타이밍에서 조사를 개시하는 방법이어도 된다.
또한, 본 발명에 따른 결정화 반도체 박막의 제조 방법은, 상기 주 빔(6)과 상기 부 빔(7)의 파장이 서로 다르도록 에너지 빔 조사하는 방법이어도 된다.
또한, 본 발명에 따른 결정화 반도체 박막의 제조 방법은, 상기 반도체 박막(5)의 하층에, 질화 알루미늄, 질화 실리콘, 산화 알루미늄, 산화 마그네슘 및 산화 세륨으로 이루어지는 군으로부터 선택된 적어도 1 종류의 화합물을 포함하는 고열전도성 절연막(3)이 형성되어 있는 구성이어도 된다.
또한, 본 발명에 따른 결정화 반도체 박막의 제조 장치는, 적어도 레이저광(61)과, 마스크(67)와, 결상 렌즈(68)를 구비하고, 마스크 상을 반도체 박막(5) 위에 결상하여, 상기 반도체 박막(5)을 용융, 응고시키도록 구성한 결정화 반도체 박막의 제조 장치로서, 상기 마스크(67)에는, 주 빔(6)을 구성하는 패턴에 인접하도록 부 빔(7)을 형성하는 패턴이 형성된 구성이어도 된다.
또한, 본 발명에 따른 결정화 반도체 박막의 제조 장치는, 펄스 방사하는 제1 레이저 발진기(31)와, 제1 마스크(40)와, 제2 레이저 발진기(32)와, 제2 마스크(41)와, 결상 렌즈(43)를 구비하고, 상기 제1 마스크(40)에 의한 상이 상기 주 빔(6)을 형성하고, 상기 제2 마스크(41)에 의한 상이 상기 부 빔(7)을 형성하도록 구성되어 있어도 된다.
또한, 본 발명에 따른 결정화 반도체 박막의 제조 장치는, 상기 제2 레이저 발진기(32)로부터의 방사한 광과, 상기 제1 레이저 발진기(31)의 광을, 타이밍을 어긋나게 하여 조사할 수 있는 제어 장치와, 제1 레이저 발진기(31)로부터의 에너지 밀도와, 상기 제2 레이저 발진기(32)로부터의 에너지 밀도를 개별적으로 조정 가능한 제어 장치를 구비한 구성으로 해도 된다.
또한, 본 발명에 따른 결정화 반도체 박막의 제조 장치는, 상기 제1 레이저 발진기(31)와 상기 제2 레이저 발진기(32)는 서로 다른 파장의 광을 출사하는 구성 으로 되어 있어도 된다.
본 발명에 따른 결정화 반도체 박막의 제조 방법은, 이상과 같이, 주 에너지 빔과, 단위 면적당 에너지가 해당 주 에너지 빔보다도 작고 또한 반도체 박막이 용융하는 에너지의 임계치보다 낮은 부 에너지 빔을, 기판 위에 형성된 반도체 박막에, 펄스 조사함으로써 상기 반도체 박막을 두께 방향의 전역에 걸쳐 용융시키고, 그 후 결정화시킴으로써 결정화 반도체 박막을 제조하는 결정화 반도체 박막의 제조 방법으로서, 상기 주 에너지 빔과 인접하도록 부 에너지 빔을 조사하는 구성이다.
상기의 구성에 따르면, 주 에너지 빔과 인접하도록, 부 에너지 빔을 조사하게 되어 있다. 일반적으로, 주 에너지 빔의 펄스 조사에 의해, 융해된 반도체 박막은, 주위로부터 결정화하게 된다. 이때, 본 발명에서는, 이 융해된 반도체 박막의 주위에, 상기 주 에너지 빔보다도, 단위 면적당 에너지가 작은 부 에너지 빔을, 상기 주 에너지 빔과 인접하도록 조사하게 되어 있다. 그리고, 상기 부 에너지 빔의 단위 면적당 에너지는, 반도체 박막이 용융하는 에너지의 임계치보다도 낮게 설정되어 있다. 이것에 의해, 융해된 반도체 박막은, 종래와 비교하여, 느린 냉각 속도로 냉각되게 된다. 즉, 용융된 반도체 박막이, 결정화할 때, 서서히 결정화하게 된다. 이것에 의해, 결정화 반도체 박막의 결정의 크기를 종래와 비교하여, 크게 할 수 있다. 또한, 상기 주 에너지 빔은, 반도체 박막을 용융시킬 수 있다. 즉, 주 에너지 빔의 단위 면적당 에너지는, 반도체 박막이 용융하는 에너지의 임계치보다도 높게 설정되어 있다. 즉, 상기의 구성으로 함으로써, 반도체 박막에서의 용융 영역을 정밀하게 제어하는 것 외에, 용융한 반도체 박막의 결정화의 속도(응고)의 제어도 행할 수 있다.
따라서, 반도체 박막에 부여하는 에너지의 공간적 온도 분포를 변화시킬 수 있고, 응고(결정화)시의 시간적, 공간적 온도 변화를 완만하게 하고 있기 때문에, 그 결과, 래터럴 성장법에 의해 형성되는 바늘 형상 결정(반도체 박막을 구성하는 재료로 이루어지는 결정)의 길이(래터럴 성장 거리)를 신장하는 것이 가능하게 된다.
또한, 주 빔과 인접하도록 부 빔을 조사함으로써, 예를 들면, 복수의 에너지의 서로 다른 펄스 레이저를 동일 개소에 복수 조사하여, 반도체 박막을 결정화시키는 구성 등과 비교하여, 단시간에 결정화 반도체 박막을 제조할 수 있다. 이것에 의해, 종래와 비교하여, 결정화 반도체 박막의 제조 효율이 좋다.
본 발명에 따른 결정화 반도체 박막의 제조 방법은, 상기 주 에너지 빔의 조사를, 반도체 박막면에서의 부 에너지 빔의 조사에 의한, 단위 면적당 에너지가 최대로 된 시점에서 개시하는 구성으로 하는 것이 보다 바람직하다.
상기의 구성에 따르면, 주 에너지 빔을, 부 에너지 빔의 조사를 개시하여, 반도체 박막면에서의 단위 면적당 에너지가 최대로 된 시점에서 조사하도록 되어 있다.
이것에 의해, 반도체 박막의 공간적 온도 분포를 최적화할 수 있고, 반도체 박막의 결정화시(응고 시간)의 시간적, 공간적 온도 변화도 최적화할 수 있기 때문에, 그 결과, 래터럴 성장법에 의해 형성되는 바늘 형상 결정의 길이를 더욱 신장 하는 것이 가능하게 된다.
본 발명에 따른 결정화 반도체 박막의 제조 방법은, 상기 주 에너지 빔과 부 에너지 빔의 파장을 서로 다르게 하는 구성으로 하는 것이 보다 바람직하다.
상기의 구성에 따르면, 주 에너지 빔과 부 에너지 빔의 파장을 서로 다르게 하여 반도체 박막에 조사하도록 되어 있다. 즉, 서로 다른 2개의 에너지 빔의 경로(광로)를 이용하여, 반도체 박막에 에너지 빔을 조사하도록 되어 있다. 이것에 의해, 2개의 광로를 합성하여 반도체 박막에 조사할 때에, 에너지 빔의 이용 효율을 향상시킬 수 있기 때문에, 보다 효율적으로 반도체 박막을 융해시킨 후, 재결정화하는 것이 가능하게 된다.
본 발명에 따른 결정화 반도체 박막의 제조 방법은, 상기 기판은, 해당 기판과 반도체 박막 사이에, 열전도성 절연막이 형성되어 있을 뿐 아니라, 상기 열전도성 절연막은, 질화 알루미늄, 질화 실리콘, 산화 알루미늄, 산화 마그네슘 및 산화 세륨으로부터 선택되는 적어도 1 종류의 재료에 의해 형성되어 있는 구성으로 하는 것이 보다 바람직하다.
상기의 구성에 따르면, 기판과 반도체 박막 사이에, 열전도성 절연막을 마련함으로써, 기판에 대하여 조사된 에너지 빔에 의한 열을 반도체 박막의 수평 방향으로 빠르게 전달할 수 있기 때문에, 수평 방향으로의 결정 성장(래터럴 성장)을 촉진할 수 있다. 즉, 결정화하는 방향을 수평 방향으로 유도할 수 있기 때문에, 보다 큰 결정으로 구성된 결정화 반도체 박막을 제조할 수 있다.
본 발명에 따른 결정화 반도체 박막의 제조 장치는, 이상과 같이, 주 에너지 빔과, 단위 면적당 에너지가 해당 주 에너지 빔보다도 작고 또한 반도체 박막이 용융하는 에너지의 임계치보다 낮은 부 에너지 빔을, 기판 위에 형성된 반도체 박막에 대하여 펄스 조사하는 에너지 빔 조사 수단을 구비한, 결정화 반도체 박막의 제조 장치로서, 상기 에너지 빔 조사 수단은, 상기 부 에너지 빔을, 주 에너지 빔과 인접하도록 조사하게 되어 있는 구성이다.
상기의 구성에 의하면, 상기 에너지 빔 조사 수단은, 상기 부 에너지 빔을, 주 에너지 빔과 인접하도록 조사하게 되어 있다. 이것에 의해, 주 빔에 대하여, 부 빔을 인접하도록, 반도체 박막에 조사할 수 있기 때문에, 래터럴 성장 거리가 큰 결정을 갖는 결정화 반도체 박막을 제조하는 제조 장치를 제공할 수 있다.
본 발명에 따른 결정화 반도체 박막의 제조 장치는, 상기 에너지 빔 조사 수단은, 반도체 박막에 조사되는 상기 주 에너지 빔과 부 에너지 빔의 패턴을 형성하는 마스크와, 상기 마스크를 투과한 상기 주 에너지 빔과 부 에너지 빔을 반도체 박막 위에 결상하는 결상 렌즈를 구비하고, 상기 마스크는, 주 에너지 빔의 패턴과 인접하도록, 부 에너지 빔의 패턴이 형성되어 있는 구성이 보다 바람직하다.
상기의 구성에 따르면, 마스크의 패턴 형상에 의해, 상기 부 에너지 빔을, 주 에너지 빔과 인접하도록 조사하게 되어 있다. 따라서, 예를 들면, 마스크의 패턴 형상을 바꿈으로써, 주 에너지 빔과 부 에너지 빔의 형상을 간단히 바꿀 수 있기 때문에, 에너지 빔의 최적화를 더욱 간단히 행할 수 있다.
본 발명에 따른 결정화 반도체 박막의 제조 장치는, 이상과 같이, 주 에너지 빔을 펄스 조사하는 제1 빔 조사부와, 상기 제1 빔 조사부로부터 조사되는 주 에너 지 빔의 패턴을 형성하는 제1 마스크와, 단위 면적당 에너지가 상기 주 에너지 빔보다도 작고 또한 반도체 박막이 용융하는 에너지의 임계치보다 낮은 부 에너지 빔을 조사하는 제2 빔 조사부와, 상기 제2 빔 조사부로부터 조사되는 부 에너지 빔의 패턴을 형성하는 제2 마스크와, 상기 제1 마스크와 제2 마스크에 의해 각각 형성된 패턴을, 반도체 박막 위에 결상하는 결상 렌즈를 구비하고, 상기 제1 마스크와 제2 마스크는, 부 에너지 빔이, 주 에너지 빔과 인접하도록 반도체 박막 위에 조사되는 패턴을 형성하도록 되어 있는 구성이다.
상기의 구성에 따르면, 2개의 에너지 빔 조사 수단을 이용하여, 상기 부 에너지 빔을, 주 에너지 빔과 인접하도록 조사하게 되어 있다. 이것에 의해, 주 빔에 대하여, 부 빔을 인접하도록, 반도체 박막에 조사할 수 있기 때문에, 래터럴 성장 거리가 큰 결정을 갖는 결정화 반도체 박막을 제조하는 제조 장치를 제공할 수 있다. 또한, 2개의 에너지 빔 조사 수단을 이용함으로써, 예를 들면, 서로 파장이 상이한 에너지 빔 등을 간단히 만들어낼 수 있다.
본 발명에 따른 결정화 반도체 박막의 제조 장치는, 상기 제1 빔 조사부로부터의 주 에너지 빔의 조사와, 제2 빔 조사부로부터의 부 에너지 빔의 조사의 조사 타이밍을 제어하는 제어 수단과, 상기 제1 빔 조사부로부터의 주 에너지 빔의 단위 면적당 에너지와, 상기 제2 빔 조사부로부터의 부 에너지 빔의 단위 면적당 에너지를 개별적으로 조절 가능한 조절 수단을 구비하는 구성이 보다 바람직하다.
상기의 구성에 따르면, 에너지 빔의 조사 타이밍과 에너지를 별도로 조정하도록 되어 있기 때문에, 에너지 빔의 이용 효율을 높일 수 있다.
본 발명에 따른 결정화 반도체 박막의 제조 장치는, 상기 제1 빔 조사부 및 제2 빔 조사부는, 서로 파장이 상이한 에너지 빔을 조사하도록 되어 있는 구성이 더욱 바람직하다.
상기의 구성에 따르면, 파장이 서로 다른 에너지 빔을 이용하여, 결정화 반도체를 제조하도록 되어 있다. 이것에 의해, 예를 들면, 레이저광 등의 에너지 빔의 이용 효율을 향상시킬 수 있기 때문에, 재결정화의 효율을 더욱 높이는 것이 가능하게 된다.
또한, 상기의 설명에서는, 에너지 빔(레이저광)을 펄스 조사하는 예에 대해 설명하고 있지만, 예를 들면, 상기 에너지 빔을 연속적으로 상기 기판에 대하여 조사해도 된다.
또한, 실시예의 항에서 이루어진 구체적인 실시 양태 또는 실시예는, 어디까지나, 본 발명의 기술 내용을 분명히 하는 것으로, 그와 같은 구체예에만 한정하여 협의로 해석되어야 하는 것은 아니며, 본 발명의 정신과 다음에 기재하는 특허 청구의 범위 내에서, 여러 가지로 변경하여 실시할 수 있는 것이다.
본 발명에 따른 결정화 반도체 박막의 제조 방법 및 제조 장치는, 에너지 빔, 특히 레이저광을 이용하여 결정화 반도체 박막을 제조하는 결정화 반도체 박막의 제조 방법, 및, 제조 장치로서 적합하게 사용된다.

Claims (14)

  1. 에너지 빔을, 기판 상에 형성된 반도체 박막에 펄스 조사함으로써 상기 반도체 박막을 두께 방향의 전역에 걸쳐서 용융시키고, 그 후 결정화시킴으로써 결정화 반도체 박막을 제조하는 결정화 반도체 박막의 제조 방법으로서,
    상기 에너지 빔은
    주 에너지 빔과,
    상기 주 에너지 빔과 동일한 파장으로서, 단위 면적 당 에너지가 상기 주 에너지 빔보다도 작고 또한 반도체 박막이 용융하는 에너지의 임계치보다 작은 부 에너지 빔으로 구성되고,
    상기 주 에너지 빔과 상기 부 에너지 빔을 인접하도록, 또한 동시에 조사하는 것을 특징으로 하는 결정화 반도체 박막의 제조 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 기판은, 상기 기판과 반도체 박막 사이에, 열전도성 절연막이 형성되어 있음과 함께,
    상기 열전도성 절연막은, 질화 알루미늄, 질화 실리콘, 산화 알루미늄, 산화마그네슘 및 산화 세륨으로부터 선택되는 적어도 1 종류의 재료에 의해 형성되어 있는 것을 특징으로 하는 결정화 반도체 박막의 제조 방법.
  7. 주 에너지 빔과, 단위 면적당 에너지가 상기 주 에너지 빔보다도 작고 또한 반도체 박막이 용융하는 에너지의 임계치보다 낮은 부 에너지 빔을, 기판 상에 형성된 반도체 박막에 대하여 펄스 조사하는 에너지 빔 조사 수단을 포함한, 결정화 반도체 박막의 제조 장치로서,
    상기 에너지 빔 조사 수단은, 상기 주 에너지 빔과 상기 부 에너지 빔을 1개의 빔원으로부터 방사하도록 구성되어 있고, 또한 상기 부 에너지 빔을, 주 에너지 빔과 인접하도록 조사하는 것을 특징으로 하는 결정화 반도체 박막의 제조 장치.
  8. 제7항에 있어서,
    상기 에너지 빔 조사 수단은,
    반도체 박막에 조사되는 상기 주 에너지 빔과 부 에너지 빔의 패턴을 형성하는 마스크와,
    상기 마스크 패턴을 반도체 박막 상에 결상하는 결상 렌즈를 포함하고,
    상기 마스크에는, 주 에너지 빔의 구형 패턴과, 상기 주 에너지 빔의 구형 패턴과 인접하도록 부 에너지 빔의 패턴이 형성되어 있고,
    상기 구형 패턴은, 상기 반도체 박막에 대해 상기 결상 렌즈의 해상(解像)한계 이상의 치수를 가지고,
    상기 부 에너지 빔의 패턴은, 상기 반도체 박막에 대해 상기 결상 렌즈의 해상한계 이하의 치수를 갖는 것을 특징으로 하는 결정화 반도체 박막의 제조 장치.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020057013073A 2003-01-15 2004-01-13 결정화 반도체 박막의 제조 방법 및 그 제조 장치 KR100708365B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00007631 2003-01-15
JP2003007631A JP2004349269A (ja) 2003-01-15 2003-01-15 結晶化半導体薄膜の製造方法ならびにその製造装置

Publications (2)

Publication Number Publication Date
KR20050086962A KR20050086962A (ko) 2005-08-30
KR100708365B1 true KR100708365B1 (ko) 2007-04-18

Family

ID=32709124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057013073A KR100708365B1 (ko) 2003-01-15 2004-01-13 결정화 반도체 박막의 제조 방법 및 그 제조 장치

Country Status (5)

Country Link
US (1) US20060154456A1 (ko)
JP (1) JP2004349269A (ko)
KR (1) KR100708365B1 (ko)
TW (1) TWI236704B (ko)
WO (1) WO2004064133A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100531416B1 (ko) * 2003-09-17 2005-11-29 엘지.필립스 엘시디 주식회사 Ｓｌｓ 장비 및 이를 이용한 실리콘 결정화 방법
GB0413749D0 (en) * 2004-06-19 2004-07-21 Koninkl Philips Electronics Nv Active matrix electronic array device
JP2007059431A (ja) * 2005-08-22 2007-03-08 Mitsubishi Electric Corp 半導体装置の製造方法及びレーザ加工装置
JP5073260B2 (ja) * 2006-09-29 2012-11-14 日立コンピュータ機器株式会社 レーザアニール装置及びレーザアニール方法
JP5435590B2 (ja) * 2011-04-20 2014-03-05 株式会社日本製鋼所 アモルファス膜結晶化装置およびその方法
US9691619B2 (en) 2013-03-07 2017-06-27 Mitsubishi Electric Corporation Laser annealing device with multiple lasers
JP2018137302A (ja) * 2017-02-21 2018-08-30 株式会社ブイ・テクノロジー レーザ照射装置、薄膜トランジスタの製造方法およびプログラム
JP2019129231A (ja) * 2018-01-24 2019-08-01 株式会社ブイ・テクノロジー レーザ照射装置、投影マスク及びレーザ照射方法
KR102298085B1 (ko) * 2019-08-14 2021-09-03 세메스 주식회사 반도체 기판 및 기판 열처리 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176797A (ja) * 1999-12-15 2001-06-29 Sony Corp 薄膜半導体装置の製造方法および装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5308651A (en) * 1986-12-25 1994-05-03 Kawasaki Steel Corp. Photochemical vapor deposition process
JP3204307B2 (ja) * 1998-03-20 2001-09-04 日本電気株式会社 レーザ照射方法およびレーザ照射装置
JP3586558B2 (ja) * 1998-04-17 2004-11-10 日本電気株式会社 薄膜の改質方法及びその実施に使用する装置
JP4403599B2 (ja) * 1999-04-19 2010-01-27 ソニー株式会社 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法
JP3422290B2 (ja) * 1999-07-22 2003-06-30 日本電気株式会社 半導体薄膜の製造方法
JP3448685B2 (ja) * 2000-07-24 2003-09-22 松下電器産業株式会社 半導体装置、液晶表示装置およびｅｌ表示装置
US6645454B2 (en) * 2001-06-28 2003-11-11 Sharp Laboratories Of America, Inc. System and method for regulating lateral growth in laser irradiated silicon films

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176797A (ja) * 1999-12-15 2001-06-29 Sony Corp 薄膜半導体装置の製造方法および装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
13176797 *

Also Published As

Publication number Publication date
WO2004064133A1 (ja) 2004-07-29
TWI236704B (en) 2005-07-21
KR20050086962A (ko) 2005-08-30
TW200423230A (en) 2004-11-01
US20060154456A1 (en) 2006-07-13
JP2004349269A (ja) 2004-12-09

Similar Documents

Publication Publication Date Title
US8748326B2 (en) Device and method for forming low-temperature polysilicon film
WO2005029543A2 (en) Laser-irradiated thin films having variable thickness
KR20060048219A (ko) 반도체 박막의 제조 방법 및 반도체 박막 제조 장치
US7651931B2 (en) Laser beam projection mask, and laser beam machining method and laser beam machine using same
KR100708365B1 (ko) 결정화 반도체 박막의 제조 방법 및 그 제조 장치
JP4931102B2 (ja) ラテラル結晶化のための方法
JP4353352B2 (ja) 半導体装置及びその製造方法
KR100685141B1 (ko) 레이저를 이용한 결정막의 제조방법 및 결정막
JP2006196539A (ja) 多結晶半導体薄膜の製造方法および製造装置
JP2006156676A (ja) レーザアニール方法
KR100611040B1 (ko) 레이저 열처리 장치
KR100713895B1 (ko) 다결정막의 형성방법
KR100278128B1 (ko) 다결정반도체막의제조방법
JP2004265897A (ja) 結晶化半導体素子およびその製造方法ならびに結晶化装置
KR100619197B1 (ko) 반도체 박막의 결정 성장 장치 및 결정 성장 방법
JP2007207896A (ja) レーザビーム投影マスクおよびそれを用いたレーザ加工方法、レーザ加工装置
JP4467276B2 (ja) 半導体薄膜を製造する方法と装置
JP2004281771A (ja) 半導体薄膜の結晶成長方法および結晶成長装置ならびに薄膜トランジスタの製造方法
KR100498635B1 (ko) 레이저 어닐링 방법을 적용한 다결정 실리콘 막 제조 방법
KR100620942B1 (ko) 결정성장방법, 결정성장장치, 빔분기장치 및 표시장치
JP2005347380A (ja) 半導体薄膜の製造方法および製造装置
JP2005150438A (ja) 半導体デバイスの製造方法
JP2005158943A (ja) 半導体膜の製造方法
JP2005123262A (ja) 半導体デバイスおよびその製造方法
KR20050069027A (ko) 레이저 광학계 및 이를 이용한 결정화 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120322

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee