KR100278128B1 - 다결정반도체막의제조방법 - Google Patents

Abstract

본 발명은 다결정 반도체 막의 제조 방법에 관한 발명으로서, 이 방법은, 기판의 표면상에 있는 아몰퍼스 또는 다결정 반도체로 구성된 반도체막의 표면에 높은 에너지 빔을 인가하여 그 반도체 막만을 녹이는 단계, 및 큰 입자 지름을 가진 다결정 반도체로 구성된 반도체 막을 형성하기 위해 고체와 액체가 공존하는 상태를 경유하여 상기 막을 수정하는 단계를 구비하고, 오직 앞서 언급한 액체 부분만이 상기 액체와 고체가 공존하는 상태내의 전기적 저항차이를 사용하여 가열되고, 상기 수정 시간은 상기 융해된 액체 결정 막의 수정이 완료될 때까지 지속된다. 또한, 앞서 언급한 반도체 막의 기저막(基底膜)으로서 1600℃의 녹는점 및 0.01cal/cm·s·℃의 열 전도도를 가진 물질을 사용하여 상기 반도체의 융해된 액체로부터 기판 쪽까지의 열 확산을 억압함으로서 상기 수정시간이 늘어날 수 있게 한다. 더욱이, 상기 반도체의 표면의 미리 결정된 위치에서 정상파를 형성하기 위해 앞서 언급한 빔을 인가하여 상기 정상파와 같은 주기를 갖는 열 밀도 분포를 발생하고 상기 반도체 막을 녹여서 상기 기저막 및 기판의 경계면에서 결정 코어의 분포를 제어하는 것으로 결정 입자 분포를 제어하여 균일한 결정 입자를 구비한 다결정 반도체 막을 형성하는 것을 특징으로 한다.

Description

다결정 반도체막의 제조방법{METHOD FOR MANUFACTURING POLYCRYSTAL SEMICONDUCTOR FILM}

본 발명은 액정표시장치 등에서 사용되는 다결정 반도체막의 제조방법에 관한 것으로서, 특히 지름이 크고 균일한 결정입자를 갖는 다결정 반도체막의 제조방법에 관한 것이다.

박막 트랜지스터(이하 'TFT'라 함)는 보통 석영기판, 유리기판 또는 그와 유사한 기판상에 형성된 다결정 반도체막에 통상 형성된다.

다결정 반도체 막 또는 이와 유사한 막의 이동도 등의 반도체 특성은 결정입자의 크기가 증가함에 따라 향상된다. 따라서, 우수한 내열특성을 가지는 석영유리가 기판으로 사용되는 경우 및 태양전지와 같이 기판의 손상이 사용상 문제가 되지 않는 경우에는 아몰퍼스 실리콘막(이하 'a-Si 막'으로 언급함)의 기판을 가열하여 반도체막을 융해하고 이 막을 가열된 상태에서 장기간 유지하여 어닐링하고 다결정화를 수행하는 방법이 사용된다.

그러나, 반도체막이 액정표시장치의 TFT 소자로 사용되는 경우에는 석영이 매우 비싸기 때문에 TFT 가격이 높게 되는 문제점이 있다. 따라서, TFT 소자는 일반적으로 값이 싼 유리기판에서 형성된다.

액정표시장치의 TFT 소자로 다결정 Si를 사용할 경우에는 오랜 시간동안 높은 온도의 어닐링이 필요하다(예를들어, 600℃이상에서 고온 질소 분위기하에서 8 내지 56시간 동안 열처리). 그러나, 유리기판의 경우에는 변형 또는 뒤틀림이 발생한다.

그러므로, 통상은 펄스 레이저 조사방법이 사용되는데, 이 방법에서는 유리 기판에 아몰퍼스 반도체막 또는 미세한 결정의 다결정을 포함하는 반도체막에 엑시머 레이저를 인가하여 짧은시간 안에 반도체 막만을 가열하여 융해함으로써 큰 입자를 가진 다결정 막을 얻을 수 있게 된다.

다시 말하면, 엑시머 레이저를 사용하는 다결정화 방법에서는 수 10ns 이상의 펄스 레이저를 반도체막의 표면, 예를 들어 기판의 표면에 침적된 a-Si 막(아몰퍼스 실리콘막)에 조사하여 아몰퍼스 실리콘막만을 융해시키고, 고체상 및 액체상의 혼합상태를 거쳐 고체상태를 제공함으로써 다결정 막을 형성한다.

그러나, 앞서 설명한 바와 같이 엑시머 레이저 어닐링은 수 10ns 이상의 레이저 펄스를 상기 막 표면에 인가하여 a-Si 막 또는 다결정 Si 막 등의 반도체 막만을 융해시킬 수 있다. 그러나, 이 방법은 기판으로의 열의 확산이 매우 빨라 고체화의 완료 시간이 짧아져서 결정입자가 큰 크기로 성장할 수 없는 문제점이 있다. 상기 고체화의 완료 시간을 가능한 길게 하여 크기가 크고 균일한 결정입자를 성장시킬 필요가 있다.

그러나, 상기 레이저의 펄스 길이를 연장하는 것 및 복수의 레이저를 사용하는 다중 펄스에 의해 열입력 시간을 연장하는 것으로 상기 고체화에 필요한 시간을 연장할 수 있다. 그럼에도 불구하고 단일펄스 길이는 단지 몇배만 연장될 수 있어서 상기 고체화의 완료시간이 크게 늘어날 수 없다. 더욱이, 복수의 레이저를 사용하는 다중펄스 방법은 원칙적으로는 효과적인 방법이지만, 안정적이지 않은 복수의 레이저를 동시에 제어하는 것이 사실상 불가능하다.

또한, 유리에 영향을 주지 않는 정도로 상기 기판을 가열한 상태에서(300 내지 500℃), 레이저를 인가하여 간단한 방법으로 상기 고체화 시간을 어느 정도 연장할 수 있다. 그러나, 이 방법은 기판이 반도체의 녹는점에 가까운 온도로 가열되지 않는다면 큰 효과를 얻을 수는 없다. 유리기판 사용시 내열 온도인 300 내지 500℃의 온도에서 대폭적으로 고체화 시간을 연장하는 것은 불가능하다.

이러한 방법으로 종래의 펄스 레이저를 사용하여 다결정 반도체 막을 형성하는 것은 상기 고체화 완료까지의 시간이 매우 짧고 상기 결정입자가 큰 크기로 성장할 수 없는 문제점이 있다.

또 다른 문제는 엑시머 레이저로 a-Si막 또는 다결정 Si막 또는 이와 유사한 막을 융해할 때 상기 막이 기판 또는 기저막을 가진 경계면까지 완전히 융해하면, 결정화의 씨드(seed)를 구성하는 상기 경계면에서의 결정핵이 사라지고, 융해된 액체가 냉각시 과냉각되어 대다수의 결정핵이 상기 경계면 및 융해된 액체에서 갑자기 생성되고 입자가 큰 결정입자가 생성되지 않으며, 다수의 미세한 결정을 포함하는 다결정 반도체막이 제공되어 요구되는 이동도 또는 그와 유사한 반도체 특성은 얻을 수 없다는 것이다.

반대로 상기 반도체 막이 불충분하게 융해되면, 수많은 결정핵이 상기 기판 또는 기저막(基底膜)을 가진 경계면에 남아있게 되어 상기 잔류 결정핵을 씨드 및 미세 결정입자로하여 결정성장 절차를 진행하는데, 미세결정입자의 입경(d)은 상기 잔류 핵의 밀도(N)에 반비례하게 된다.

상기 레이저 빔의 강도와 상기 잔류 핵간의 관계를 설명하면, 상기 잔류 핵의 밀도는 상기 레이저 빔의 강도가 증가함에 따라 감소하는데, 상기 결정의 크기는 상기 레이저 빔의 강도가 증가하고 상기 반도체 막이 완전히 융해되어 상기 잔류 핵이 완전히 사라지게 될 때까지 증가하게 된다.

그러나, 상기 레이저 빔의 강도가 최대 제한값에 이르게 되면 상기 잔류 핵은 사라지고, 냉각 과정에서 과냉각이 발생하여 미세 결정화가 발생하게 된다.

그러므로, 일정한 방식으로 큰 결정 입자를 생성하게 하기 위해서는 상기 잔류 핵의 밀도와 상기 핵의 생성 위치를 제어하는 것이 중요하다. 그러나, 종래의 엑시머 레이저 어닐링 방법으로 다결정 반도체막을 제조하는 방법에서는 결정 입자의 크기가 최대값 근방에서의 레이저 빔 강도의 미세한 변화로 크게 변화하여 안정적이고 균일한 큰 결정 입자를 갖는 다결정 반도체가 제공될 수 없었다.

본 발명은 위에서 언급한 문제들을 해결하기 위한 것이다.

본 발명의 첫번째 목적은 레이저를 조사한 후 융해 상태로부터 고체화가 완료되고 상기 고체화 시간은 결정화가 될 때까지 연장되어 레이저 어닐링에 의한 다결정 반도체막 제조시 균일하고 큰 결정입자를 갖는 다결정 반도체 막이 형성되는 다결정 반도체막 제조방법을 제공하는 것이다.

본 발명의 두번째 목적은 수 ㎛의 주기로 기저막과 아몰퍼스 또는 다결정 반도체막 사이의 경계면에서의 잔류핵을 제어하기 위하여, 펄스레이저에 의한 다결정 반도체 막의 제조시 아몰퍼스 또는 다결정 반도체막의 표면상에 수 ㎛의 주기로 빛의 강도분포를 실현하여 수 ㎛의 크기를 갖는 균일하고 큰 결정입자를 포함하는 다결정 반도체막의 제조방법을 제공하는 것이다.

도 1a 내지 도 1c는 비전기장하에서 레이저로 반도체막을 융해시키고 고체화하는 처리과정을 일반적으로 설명하는 도면으로서, 도 1a는 레이저 출력과 시간과의 관계를, 도 1b는 상기 반도체막 온도와 시간과의 관계를, 그리고 도 1c는 열확산 속도와 시간과의 관계를 보여주는 도면;

도 2는 반도체 막 재료인 Si의 전기 저항률의 온도에 따른 변화를 보여주는 도면;

도 3은 Si 내의 불순물 농도와 상기 전기 저항률과의 관계(실온)를 보여주는 도면;

도 4a 내지 도 4c는 일정한 전기장하에서 레이저에 의해 상기 반도체 막을 융해시키고 경화시키는 과정을 일반적으로 설명하는 도면으로서, 도 4a는 전압과 시간과의 관계를, 도 4b는 열확산 속도, 가열 속도와 시간과의 관계를, 그리고 도 4c는 반도체 막 온도와 시간과의 관계를 보여주는 도면;

도 5a 내지 도 5c는 상기 전기장의 제어하에서(일정한 열 발생) 레이저에 의해 상기 반도체 막을 융해시키고 고체화하는 과정을 일반적으로 설명하는 도면으로서, 도 5a는 전압과 시간과의 관계를, 도 5b는 열 확산 속도와 가열 속도와의 관계를, 그리고 도 5c는 반도체 막 온도와 시간과의 관계를 보여주는 도면;

도 6a 및 도 6b는 본 발명의 제 1 측면에 따른 다결정 반도체 막의 제조방법을 설명하는 레이저 적용 장치의 구성 및 유도 가열 장치를 보여주는 도면으로서, 도 6a는 사시도, 도 6b는 단면도;

도 7a 및 도 7b는 본 발명의 제 1 측면에 따른 다결정 반도체 막의 제조방법을 설명하는 다른 레이저 적용 장치의 구성 및 전기적 가열 장치를 보여주는 도면으로서, 도 7a는 사시도, 도 7b는 단면도;

도 8은 다결정 반도체 막의 제조 방법에서 기판상에 형성된 기저막 및 반도체 막을 에너지 빔의 조사에 의해 가열한 후 즉시 열 방사에 의한 열 스트림을 설명하는 단면도;

도 9는 본 발명의 제2 측면에 따른 상기 다결정 반도체 막의 제조 방법에서 ZrO₂를 기저막으로 사용한 기판의 단면 구조를 설명하는 도면;

도 10a는 레이저 빛 및 반도체 기판의 위치 관계의 한 예(광학적 배열)를 설명하는 도면;

도 10b는 도 10a에 도시된 A 부분의 확대도;

도 11은 두 레이저 빔과 반도체 막 사이에 형성된 입사각과 상기 반도체 막의 표면상에 형성된 정상파의 주기간의 관계를 보여주는 도면;

도 12는 본 발명의 제3 측면에 따른 상기 다결정 반도체 막의 제조 방법에서 다른 레이저 빛과 반도체 기판간의 위치 관계를 보여주는 정면도;

도 13은 본 발명의 제3 측면에 따른 상기 다결정 반도체 막의 제조 방법에서 다른 레이저 빔과 반도체 막간의 위치 관계(광학적 배열)를 보여주는 정면도;

도 14는 레이저 빔과 반도체 기판사이에 형성된 입사각과 상기 반도체 막의 표면상에 형성된 정상파간의 관계를 보여주는 도면;

도 15a 및 도 15b는 본 발명의 제3 측면에 따른 상기 다결정 반도체 막의 제조 방법에서 위치 관계(광학적 배열)를 보여주는 도면으로서, 도 15a는 정면도, 도 15b는 평면도;

도 16은 종래의 다결정 반도체 막의 제조 방법을 보여주는 개략도;

도 17은 본 발명의 제2 측면에 따른 제조 방법을 보여주는 개략도;

도 18은 본 발명의 제1 측면에 따른 제조 방법과 제2 측면에 따른 제조 방법의 조합을 보여주는 개략도이고,

도 19는 본 발명의 제1, 제2 및 제3 측면에 따른 상기 다결정 반도체 막의 제조 방법의 조합을 보여주는 개략도이다.

*도면의 주요 부분에 대한 부호의 설명

1 : 에너지 빔 2,7 : 유리 기판

3 : 반도체 막 4 : 유도 가열 코일

5 : 고주파 전원 6 : 융해되는 부분

9 : 반도체 막

본 발명의 제1 측면에 따른 상기 다결정 반도체막의 제조 방법은 기판상에 형성된 아몰퍼스 또는 제1 다결정 반도체를 포함하는 반도체막의 표면에 높은 에너지 펄스빔을 조사하여 상기 반도체 막만을 융해시키는 단계, 및 고체-액체가 공존하는 상태를 거쳐 큰 결정입자를 가지는 다결정을 포함하는 반도체막을 고체화 및 형성하는 단계를 구비하고 있으며, 상기 반도체막을 융해시켜 생성된 액체 부분만이 상기 고체-액체가 공존하는 상태에서 고체 부분과 액체 부분간의 전기적 저항의 차이를 이용하여 가열되어 상기 반도체 막의 융해된 부분의 고체화가 완료될 때까지 고체화 시간이 연장될 수 있는 것을 특징으로 한다.

또한, 본 발명의 제1 측면에 따른 상기 다결정 반도체막의 제조방법은 전자유도 가열방법 또는 전기적 가열 방법에 의해 상기 반도체막의 액체 부분이 가열되는 것을 특징으로 한다.

또한, 앞서 언급한 전자 유도가열 방법은 기판의 이면에 제공되어 있는 유도 가열 코일에 고주파 전류를 인가하여 전자 유도로 상기 반도체막에 교류 자장이 발생되는 것을 특징으로 한다.

상기 전자 유도에 의해 발생한 교류 자장 영역은 상기 고에너지 펄스 빔이 조사되는 영역보다 광범위하여 융해되고 액화된 저저항 부분만이 전자 유도로 가열된다.

더욱이, 전자 유도 가열에 의한 열 발생 속도는 상기 융해된 반도체막으로부터 상기 기판으로의 열확산 속도보다 느리다.

또한, 상기 방법은 높은 에너지 빔 조사와 동기되는 전자 유도로 상기 반도체 막을 가열시키기 위해 전기장 또는 주파수가 제어되며, 앞서 언급한 전자 유도 가열의 가열은 상기 고체화 과정에 따른 고체 및 액체 비율의 변화에 의해 상기 반도체막의 저항 증가에 따라 수정되며, 일정한 가열 상태가 유지되는 것을 특징으로 한다.

본 발명의 제 1 측면에 따른 상기 다결정 반도체막의 다른 제조방법은, 앞서 언급한 반도체막 근처에 제공된 도체에 전압을 인가하여 융해된 저저항 액체부분을 가열시키는 것이다.

또한, 앞서 언급한 다결정 반도체막을 제조하는 방법은, 상기 반도체막 만이 통전되고 가열되며 앞서 언급한 가열을 위한 통전영역 및 높은 에너지 빔 적용영역이 겹치는 특징을 갖는다.

더욱이, 앞서 언급한 다결정 반도체막의 제조방법은, 상기 아몰퍼스 또는 다결정 반도체막의 표면에 조사되는 높은 에너지 빔과 동기하여 전압이 상기 반도체막의 통전 및 가열을 위해 제어되며, 상기 고체화 과정에 따라 고체 및 액체 비율의 변화로 발생하는 저항의 증가에 기인한 가열 효율의 저하는 수정되어 일정한 가열상태가 제공되는 것을 특징으로 한다.

본 발명의 제 2 측면에 따른 다결정 반도체 막의 제조 방법은 아몰퍼스 또는 제 1 다결정 반도체 막의 표면에 높은 에너지 빔을 조사하여 앞서 언급한 반도체 막을 융해시키는 단계를 구비하고 있고, 상기 반도체 막을 경화시켜 다결정막을 형성하는 단계를 더 구비하고 있으며, 상기 융해된 액체에서부터 상기 기판까지 열 확산을 억제하여 상기 고체화 완료시간을 연장하기 위해 1600℃ 이상의 녹는점 및 0.01cal/cm·℃의 열전도율을 갖고 있는 금속을 앞서 언급한 아몰퍼스 또는 제 1 다결정 반도체막의 기저막으로 사용하는 것을 특징으로 한다.

본 발명의 제 3 측면에 따른 상기 다결정 반도체 막의 제조방법은 아몰퍼스 또는 제 1 다결정 반도체 막의 표면의 미리 결정한 위치에 높은 에너지 빔을 조사하여 앞서 언급한 반도체막을 융해시키는 단계, 및 상기 반도체막을 고체화하여 다결정을 형성하는 단계를 구비하고 있고, 상기 빔은 정상파를 형성하도록 상기 반도체막의 표면에 주사되고, 상기 정상파와 같은 주기를 가지는 열밀도 분포를 상기 미리 결정한 위치에서 발생시켜 반도체막을 융해시키는 것을 특징으로 한다.

본 발명의 제 3 측면에 따른 상기 다결정 반도체막의 제조방법은, 상기 정상파가 형성될 수 있게 하는 입사각으로 적어도 두 개의 레이저 빔을 조사하여 상기 정상파를 형성하거나 미리 결정된 각 및 편광 상태의 적어도 하나의 정상파를 방출하여 정상파를 형성하는 것을 특징으로 한다.

또한, 본 발명의 제 3 측면에 따른 상기 다결정 반도체 막의 제조 방법은, 열밀도 분포 주기가 1 내지 10㎛로 설정되도록 입사각을 설정하는 것을 특징으로 한다.

다음으로, 본 발명의 제 1 측면에 따른 상기 다결정 반도체 막의 제조 방법을 설명하도록 하겠다.

높은 에너지 빔이 조사되는 반도체 막을 고체화하는 과정이 도 1a 내지 도 1c에 도시되어 있다.

도 1a는 레이저 출력과 경과 시간 사이의 관계를 보여주고 있는데, 상기 레이저 출력이 급속히 증가하고 있음을 볼 수 있다. 그리고, 이 펄스 폭은 약 10ns 이상이다.

도 1b는 앞서 언급한 펄스 빔을 적용하여 시간이 경과된 상기 반도체막의 온도 변화를 보여주고 있다. 그리고, 상기 반도체막의 온도는 상기 펄스 빔의 조사에 의해 증가하여 반도체 막이 시간(T1)에서 녹는점을 갖게 되고, 상기 막은 액체상태가 된다. 시간(T2)에서, 상기 반도체막은 T1 과 T2 사이의 고체와 액체가 공존하는 상태를 거쳐 완전히 고체상태가 된다. 본 발명에 따른 상기 고체화 시간은 T2 - T1이다.

도 1c는 상기 열확산과 경과시간 사이의 관계를 개략적으로 보여주고 있다.

다시 말하면, 열확산에 의한 열확산 속도(D)는 상기 빔이 인가되기 시작한 후 바로 증가하고, 상기 열확산 속도(D)는 상기 막이 융해됨(T1)에 따라 피크에 도달한다. 상기 열확산 속도(D)는 유지되어, 고체상태 막의 잠복열 양(M)이 고체 및 액체가 공존하는 상태를 거친 열확산의 총량과 같아질 때까지(D·T=M, T는 상기 고체화가 완결될 때까지의 시간을 의미함) 일정한 열확산 속도를 유지하고, 상기 열확산 속도는 상기 고체화의 완결 시간에서 다시 감소한다.

고체 및 액체 상태의 변화에 의해 실리콘 반도체 막의 전기 저항률의 변화가 도 2에 도시되어 있다. 가로축은 실리콘 온도를 가리키고 세로축은 상기 실리콘의 저항률을 가리킨다. 이 실리콘은 1420℃ 근방에서 고체에서 액체로 변화하고 상기 저항률은 5x10^-2Ω·cm 에서 1x10^-4Ω·cm 로 낮아진다.

또한, 도 3은 상기 실리콘내의 불순물 농도와 저항률간의 관계를 보여주고 있다. 실온에서 고체인 경우 10¹⁶cm^-3의 불순물 농도를 가지는 n-타입 실리콘의 저항률은 약 1Ω·cm 이다. 다시 말하면, 실리콘의 융해된 부분의 저항률과 높은 에너지 빔이 조사되지 않은 부분의 실리콘 고체 부분의 저항률(실온)의 비는 약 1x10^-4Ω·cm:1Ω·cm , 즉 1/10000 이다.

그런데, 정격 전압(E(V))가 인가되는 저항(R(Ω))내의 단위 시간당 발생하는 열량은 Q=IxE=E²/R(I(Amp)는 상기 저항을 지나가는 전류를 나타낸다)로 설정된다. 따라서, 상기 정격 전압이 액체 및 고체의 상기 반도체 막에 인가되면, 상기 액체 및 고체의 반도체의 저항 값의 비가 s(액체/고체)로 표시될 때, 발생된 열량의 비(r)는 r=s 로 설정된다. 실리콘의 경우에, 상기 전기적 저항이 실온에서의 상기 고체의 저항값에 비해 녹는점에서 액체내에 약 4 자리수만큼 낮아지므로, 상기 액체의 열량은 상기 고체의 열량의 10000배가 된다.

다시 말하면, 상기 반도체 막이 적절한 전기장에 놓이게 되고 높은 에너지 빔이 그곳에 조사되는 경우에, 상기 빔의 조사로 융해된 반도체막 만이 상기 고체 부분에 비해 효과적으로 가열된다.

발생된 열량이 전기장(E) 열량의 2승(제곱)에 비례하기 때문에, 적절한 전기장을 선택함으로써 상기 액체 및 고체에 발생된 열량을 제어하는 것이 가능하다. 따라서, 상기 액체 상태의 실리콘은 융해된 액체에서 발생한 열량을 열확산 양보다 약간 적은 레벨로 설정함으로써 점진적으로 고체화될 수 있다. 따라서, 고체화 즉, 상기 실리콘이 완전히 고체화될 때까지의 시간은 융해된 상태의 지속에 따라 연장될 수 있다.

다음으로, 고체화가 완결될 때까지의 고체화 시간(T')은 전기장의 적용으로 연장되는데, 이 전기장은 (1) 정격 전기장의 경우 및 (2) 일정한 열발생의 경우에 대해 계산된다.

(1) 일정한 전기장의 경우

일정한 전기장의 경우에 대해, 고체화 과정시 반도체 막의 열발생 및 온도의 변화가 도 4에 도시되어 있다.

융해된 액체의 전기 저항 및 반도체 막의 고체의 전기 저항은 각각 R1 및 R2로 표시되어 있으며, 열확산 속도는 D로, 그리고 고체화까지의 시간은 T'로 표시되어 있다. 고체화 시작을 위해, 가열 속도(E²/R1)가 열확산 속도(D)보다 작을 필요가 있다. 따라서, 가열을 위한 상기 전기장 세기의 상위 제한은 E²<(DR1) 으로 설정된다. 상기 반도체 막의 저항이 식 {(R2-R1)X + R1} [ x:고체화 율(0≤x≤1) ]에 해당하는 (R1→R2)로 증가하고, 열량(Q)이 상기 고체화 율의 증가에 따라 급격히 낮아지기 때문에, 상기 고체화가 완료되기까지 상위제한 시간(T')은 식 M=DT'-Q를 만족하고, 앞서 언급한 가열 수단이 없는 경우의 고체화 시간(T)의 두배가 된다. 다시 말하면, 일정한 전기장의 적용시 고체화가 완료되기까지의 시간은 최소한 두배 늘어날 수 있다.

이 경우 상기 반도체 막의 냉각 속도가 식 [ D-E²/ {(R2-R1)x + R1} ]로 결정되기 때문에, 상기 냉각 속도는 고체화의 진행에 따라 증가하게 된다.

(2) 전기장의 제어로 일정한 열이 발생하는 경우

인가된 전기장의 세기가 제어되어 고체화 시간내에서 일정한 열이 발생하는 경우를 도 5a 내지 도 5c를 사용하여 설명하도록 하겠다.

녹는점에서 열 확산속도가 일정하다면, 고체화가 진행되는 동안의 반도체막의 냉각속도는 열 발생이 일정한 경우 항상 일정하다. 일정한 열 발생이라는 조건을 만족할 때, 레이저 빔의 조사로부터 시간(t)의 흐름에 따른 전기장 세기의 변화 및 반도체막의 잔류 열량(M)은 식 E²= ( D-M/T' ){ (R2-R1)X + R1 }으로 계산된다. 전기장, 열 확산 및 발생속도와 온도 변화간의 관계가 도 5a 내지 도 5c에 도시되어 있다. 다시 말하면, 전기장의 세기가 레이저 빔의 조사와 동기되어 2차함수로 제어되면, 임의의 고체화 시간이 얻어질 수 있으며, 임의의 냉각속도가 얻어질 수 있다. 반도체막 내에서 전기장을 발생시키기 위한 방법으로서, 전기적 가열 방법 또는 전자 유도 방법도 사용가능하다. 전자의 경우, 전기적 영역은 높은 에너지 빔이 조사된 부분 내부에 형성되어야 한다. 후자의 경우에는, 표본만이 상기 고주파 전기장 내에 놓이게 된다. 더욱이, 유리기판은 절연체이고 자기 투자율이 높기 때문에, 레이저 빔의 조사는 반도체막이 부착되지 않은 이면의 유도코일로 인해 방해받지 않는다.

또한, 두 경우 모두 높은 에너지 펄스 빔에 동기하여 상기 전기장의 세기를 바꾸는 것으로 고체화 시간 및 냉각 속도를 임의로 설정하여 융해된 액체 내에 발생되는 열량을 제어하는 것이 가능하다.

다음으로 본 발명의 제 2 측면에 따른 다결정 반도체막의 제조 방법을 설명하도록 하겠다.

상기 다결정 반도체막의 제조 방법은 아몰퍼스 또는 제1 다결정 물질로 구성된 반도체막의 표면으로 높은 에너지 빔을 조사하는 단계, 이 반도체막을 융해시키는 단계, 및 상기 막을 고체화하여 다결정 막을 형성하는 단계를 구비하고 있는데, 열의 입력측을 억제하는 방법에 관하여 열확산면 상의 열확산을 억제하는 방법도 고려될 수 있다.

일반적으로, 실리콘 반도체막, SiO₂막, 및 SiN 막의 기저막(언더코우트 막)은 내열특성 및 불순물 장벽의 관점에서 사용된다. 두 막의 내열특성은 Si을 녹이는데 충분하지만, 열전도도는 1000℃ 이상의 온도에서 0.01cal/cm·s·℃ 또는 그 이상이 되어 기판으로의 열확산이 상대적으로 높은 레벨로 충분히 억제되지 못한다.

깊은 연구를 한 결과, 본 발명의 발명자는 앞서 언급한 세라믹 물질의 1/2 내지 1/3으로 열전도도를 줄이는 것으로 열 흐름 속도가 1/2 내지 1/3으로 설정될 수 있고, 고체화 시간이 2배 또는 3배로 연장될 수 있음을 알아냈다.

상기 기저막으로 적용가능한 막을 내열 특성 및 열전도 특성의 관점에서 연구하였다. ZrO₂, TiO₂, Y₂O₃, HfO₂, MgO, Ta₂O₃, Nd₂O₃또는 이와 유사한 물질을 사용하였다. 습기 흡수 및 LCD 패널의 투명도 부족 등의 부적절한 특성을 고려한 결과, ZrO₂, TiO₂, Y₂O₃, 및 HfO₂가 적합한 기저막으로 확인되었다.

이 물질들을 반도체막의 기저막으로 사용한 경우, 에너지 빔의 조사로 융해된 부분에서 기판으로의 열확산을 억제할 수 있었다. 레이저 빔의 조사 후의 융해된 상태는 오랜 시간동안 유지되며, 고체화 및 다결정화의 고체화 시간이 연장되어 그 결과 큰 결정입자를 가진 다결정 반도체막을 만들 수 있었다.

다음으로 본 발명의 제 3 측면에 따른 다결정 막의 제조 방법을 설명하도록 하겠다.

본 발명의 제 3 측면에 따른 다결정 반도체막의 제조 방법은, 아몰퍼스 또는 제 1 다결정 반도체막의 표면의 미리 결정된 위치에 높은 에너지 빔을 조사하여 그 반도체막을 융해시키는 단계, 및 상기 반도체막을 고체화하여 다결정을 형성함으로써 균일하고 큰 지름을 갖는 다결정 입자를 포함하는 다결정 막을 형성하는 단계를 구비하고, 상기 높은 에너지 빔은 정상파를 형성하도록 상기 반도체 막의 표면에 조사되고, 이 정상파와 같은 주기를 갖는 열밀도 분포가 미리 결정된 위치에 발생하여 상기 반도체막을 융해시키는 것을 특징으로 한다.

앞서 설명한 바와 같이, 다결정 반도체막내에 큰 결정입자를 생성시키기 위해서, 잔류 핵의 밀도 및 핵의 생성 위치를 제어하는 것이 중요하다. 그러나, 종래의 액시머 레이저 어닐링 방법에 의한 다결정 반도체막의 제조 방법에서는, 레이저 빔 강도의 제한값 근방에서의 레이저 빔 강도의 작은 변화에도 결정입자의 크기가 크게 변화하여 균일한 결정입자를 가진 다결정 반도체막을 안정적인 방법으로 얻을 수 없다.

이러한 문제를 해결하기 위해, 다음과 같은 방법이 고려되어 왔다;

(1) 기저막과 반도체막 사이의 경계면에서 미리 결정핵을 형성하는 방법, (2) 상기 기저막의 경계면 형태 및 재료의 질을 비균일하게 하여 상기 경계면에서 결정입자를 안정화하는 방법, (3) 상기 기저막과의 경계면에 다른 종류의 원소 또는 화합물을 첨가하여 결정핵의 발생을 촉진시키는 방법, 그리고 (4) 강도가 낮은 부분에 잔류핵을 형성하도록 레이저 빔내의 강도 분포를 형성하는 방법. 이러한 방법들 가운데 깊은 연구를 한 결과 방법(4)가 TFF 소자의 특성 및 비용에 관해 가장 탁월한 것으로 나타났다.

레이저 빔의 강도 분포를 형성하는 상기 방법(4)에서, 여러 방법이 고려되었다. 다시 말하면, 다음과 같은 방법들이 고려되었다;

(a) 상기 빔의 단절된 부분을 사용하는 방법, (b) 여러 빔의 위치를 약간 시프트하여 그 위치들이 겹치게 하는 방법, 그리고 (c) 슬릿 같은 회절소자로 간섭을 일으키는 방법. 이 방법들 모두 상기 결정 핵을 제어하는 방법으로는 불충분 하였다.

다결정 반도체막에 관하여 사용된 엑시머 레이저 같은 10ns 이상의 펄스 레이저로 융해된 반도체막의 냉각 및 고체화의 완료시간(고체화 시간)은 매우 짧으며(약 100ns), 이 기간동안 성장할 수 있는 최대 입자의 지름은 단지 수 ㎛로 제한된다. 따라서, 수 ㎛ 또는 그 이하로 잔류 입자의 분포를 형성할 필요가 있다.

따라서, 레이저 빔 강도분포의 주기 특성은 빛의 파장(100nm)의 수천배 이상(10㎛ 이상)이 되어 전술한 조건이 만족될 수 없다.

추가적인 연구를 통해, 본 발명의 발명자는 빔을 조사하여 수 ㎛의 주기를 갖는 빛 강도 분포의 실현에 성공하여, 상기 아몰퍼스 또는 제 1 다결정 막의 표면상에 정상파를 형성하고, 수 ㎛의 주기내에서 상기 기저막과의 경계면에 위치한 잔류핵을 제어하여 수 ㎛의 차수로 균일하고 큰 결정 입자를 포함하는 다결정 막을 형성하였다.

본 발명의 제 3 측면에 따른 다결정 반도체막의 제조방법에서 정상파를 형성하는 첫번째 방법은, 상기 정상파의 형성을 허용하는 입사각에서 아몰퍼스 또는 제1 다결정 반도체 막의 표면의 미리 결정된 위치로 두 개의 레이저 빔을 조사하여 상기 정상파와 같은 주기를 갖는 열 밀도 분포가 상기 언급한 미리 결정된 위치에서 발생되어 상기 막을 융해시키는 것을 특징으로 한다.

다시 말하면, 두 개의 레이저 빔이 반도체막의 표면상에 서로 간섭하여 정상파가 형성되는 것이다. 그러면, 상기 정상파의 주기는 λ/(2sinθ)로 나타낼 수 있는데, 여기서 λ는 레이저 빔의 파장을 나타내는 것이고, θ는 입사각을 나타내는 것이다.

따라서, 입사각을 조정하여 상기 반도체막 상에 형성된 열 밀도 분포의 주기 및 높은 정밀도의 정상파 주기의 조정이 가능하게 된다.

여기서, TFT-LCD 폴리실리콘에서는 상기 폴리실리콘의 입자 지름은 1 내지 10㎛로 설정하는 것이 바람직하다. 그러나, 이런 크기의 입자 지름을 갖는 폴리실리콘 막을 형성하기 위해서는 레이저 빔의 파장이 230 내지 280nm로 설정될 때는 입사각은 0.7도 이상 및 8.2도 이하가 바람직하고, 레이저 빔의 파장이 280 내지 400nm로 설정될 때는 0.9도 이상 및 8.9도 이하, 400 내지 800nm로 설정될 때는 1.5도 이상 및 15도 이하, 800 내지 1200nm로 설정될 때는 2.9도 이상 및 30도 이하가 바람직하다.

본 발명의 제3 측면에 따른 다결정 반도체막의 제조방법에서 정상파를 만드는 두번째 방법은, 아몰퍼스 및 다결정 반도체의 표면의 미리 결정된 위치로 미리 결정된 각으로 편광상태에서 적어도 하나의 레이저 빔을 인가하여 정상파를 형성하는 단계, 및 상기 정상파와 같은 주기에서 열 밀도 분포를 발생하여 상기 반도체막을 융해시키는 단계를 구비하고 있다. 이 방법에서, 상기 정상파는 거친 표면으로 제2 레이저 빔을 다시 조사하여 앞서 언급한 반도체막의 표면상에 형성되는데, 상기 거친 표면은 상기 레이저 빔의 조사로 반도체막이 융해되고 재결정화된 후 형성되며, 상기 거친 표면상에서 발생되는 산란된 빔은 서로 간섭하게 된다.

여기서, 레이저 빔의 편광상태가 반사면에 대해 45도와 다른 각을 형성하는 것이 바람직하고, 상기 편광 상태가 평행 상태(P 편광) 또는 수직 상태(S 편광)로 유지되는 것이 바람직하다. 그러면, 상기 정상파의 주기에 대해 평행 상태 또는 수직 상태 중 하나가 제공되고, λ/(1-sinθ) 및 λ/(1+sinθ)의 주기를 갖는 정상파가 편광 방향과 수직인 방향으로 발생하고, λ/cosθ의 주기를 갖는 정상파가 상기 편광방향과 나란한 방향으로 발생된다.

특히, λ/(1+sinθ)의 주기를 갖는 정상파는 35도 이하의 수직 방향에 가까운 상태에서 강하다. 다시 말하면, λ/cosθ의 주기를 갖는 정상파가 35도 이상의 각으로 비스듬한 방법으로 입사되면, 상기 정상파는 반사면과 평행한, 즉 P 편광인 편광상태에서 강하다.

따라서, 정상파의 주기 또는 반도체막의 표면에 형성되는 열 밀도 분포의 주기를 제어하는 것이 가능하다.

말하자면, 이 경우에, 1 내지 10㎛의 지름을 갖는 다결정 막을 형성하기 위해서는, 상기 입사각은 레이저 빔의 파장이 230 내지 280nm로 설정되는 경우, 76도 이상 및 88.6도 이하로 설정되며, 레이저 빔의 파장이 280 내지 400nm로 설정되는 경우에는 상기 입사각은 72도 이상 및 88.2도 이하로 설정되는 것이 바람직하고, 레이저 빔의 파장이 400 내지 800nm로 설정되는 경우에는 상기 입사각은 59도 이상 및 87.1도 이하가 바람직하며, 그리고 레이저 빔의 파장이 800 내지 1200nm로 설정되는 경우에는 상기 입사각은 0도 이상 및 84.3도 이하로 설정되는 것이 바람직하다.

지금까지 본 발명의 요약은 본 발명의 제1, 제2 및 제3 측면에 따른 다결정 반도체막의 제조 방법에 관하여 설명하였는데, 본 발명의 장점은 이 방법들의 조합으로 더욱 증대될 수 있다.

다시 말하면, 본 발명의 제1 및 제2 측면에 따른 방법에서는, 반도체막의 고체화 시간이 높은 에너지 펄스 레이저의 조사에 의해 연장될 수 있다. 즉, 이 방법은 상기 고체화 시간의 연장에 기여한다.

또한, 본 발명의 제3 측면에 따른 반도체막의 제조 방법에서는, 결정 입자의 크기의 균일성이 레이저 빔의 간섭을 사용하여 경계면 결정핵을 제어함으로써 상당히 개선될 수 있다.

지금부터 본 발명의 실시예를 자세히 설명하도록 하겠다.

(실시예 1)

먼저, 본 발명의 제1 측면에 따른 다결정 반도체막의 제조 방법의 실시예를 설명하도록 하겠다.

도 6은 본 발명의 제1 측면에 따른 다결정 반도체막의 제조 방법의 실시를 위한 전자 유도 가열 장치 및 레이저 적용 장치의 구성을 보여주는 개략도이다. 하나의 광원에서 나온 높은 에너지 빔(1)(이 실시예에서는 엑시머 레이저가 사용됨)이 유리 기판(2)상의 반도체막(3)으로 수직으로 인가된다. 유도 가열 코일(4)이 상기 높은 에너지 빔 적용 부분의 유리 기판의 이면에 배열되어 있다. 고주파 전류가 고주파 전원(5)로부터 코일을 흐르게 되어, 결국에는 기판자체가 높은 에너지 펄스 빔과 동기되어 이동됨으로써 높은 에너지 빔이 기판 자체로 조사될 수 있고 기판은 유도 가열될 수 있다.

상기 높은 에너지 빔의 조사로 인해 발생된 반도체막의 융해된 부분(6)의 저항값이 낮아져 와전류(eddy current)는 반도체막내에 발생된 교류장으로 반도체막을 통과하고, 오직 융해된 부분만이 유도가열되어 고체화 시간이 연장된다.

상기 유도 가열로부터의 열 발생 속도는 융해되는 부분의 온도를 상승시키지 않는 것이 바람직한데, 즉 상기 열발생 속도가 액체 상태의 실리콘의 점진적인 고체화를 위한 열확산 속도보다 느린 것이 바람직하다. 상기 고주파 전기장 및 높은 주파수는 이 시점에서의 열량이 상기 열확산 속도를 초과하지 않도록 설정되는 것이 좋은데, 이는 저항값이 상기 적용 부분이 완전히 녹게 되는 상태에서 가장 낮기 때문이다.

상기 고체화 시간은 일정한 전압의 일정한 출력의 고주파 유도 가열에 의해 최소한 두 배 연장될 수 있어서 이 고체화 시간에서 성장할 수 있는 결정 입자의 지름은 약 두 배 늘어날 수 있고 이동도 등의 TFT 소자 특성이 향상될 수 있다.

또한, 상기 고주파 유도의 전압 및 주파수는 상기 높은 에너지 빔의 조사에 동기되어 제어되며, 상기 가열 효율의 저하는 반도체막의 고체화 과정에 수반되는 저항 값의 증가로 보상되고, 상기 고체화 시간동안 일정한 가열 상태가 유지될 수 있어서 임의의 고체화 시간을 선택할 수 있고 더 큰 결정 입자가 성장할 수 있다.

그리고, 본 발명에서 사용될 수 있는 높은 주파수 대역은 1㎑ 내지 1㎓의 범위에서 사용될 수 있다. 전기장 제어의 경우, 응답이 약 100ns의 고체화 시간과 비교해 충분히 빠른 것이 가능한 100㎒ 또는 그 이상의 주파수 대역(한 주기가 10ns)이 사용되는 것이 바람직하다.

더욱이, 도파관 경로를 사용하여 1㎓ 이상의 마이크로파가 높은 에너지 빔으로 적용되는데, 유도 가열(마이크로파 가열)과 비슷한 장점을 얻을 수 있다.

(실시예 2)

본 발명의 제 1 측면에 따른 다결정 반도체막의 제조 방법의 다른 실시예를 설명하도록 하겠다.

도 7은 본 발명에 따른 다결정 반도체막을 실현하기 위한 레이저 적용 장치 및 전기 가열 메카니즘을 보여주는 개략도이다. 높은 에너지 빔(본 발명에서는 엑시머 펄스 레이저 빔을 사용함)이 하나의 광원으로부터 수직으로 반도체막(3)으로 조사된다. 상기 높은 에너지 빔 조사 부분의 긴변의 양쪽 끝에 위치한 반도체막의 위 또는 아래에서 Al 같은 금속 배선(17,18)이 기판을 횡단하는 방법으로 형성되며, 전압이 전원(9)으로부터 상기 배선에 인가된다.

전극들을 포함하는 전극들 사이의 상기 반도체막으로 높은 에너지 빔을 조사하는 것으로, 상기 반도체막은 융해되고 상기 반도체막의 저항값은 낮아져서 전류가 상기 반도체막의 융해된 부분(6)을 흘러서 융해된 반도체막 자체가 저항가열된다.

이 열량은 제어가능한 제2 전원의 인가전압에 비례한다. 전압이 일정한 경우, 상기 가열 속도는 녹는점하에서 열확산 속도보다 느린 것이 바람직하다. 다시 말하면, D≥(E²/R_L)에 따라 전압이 설정되는 것이 바람직하다. 또한, 상기 높은 에너지 펄스 빔에 동기하여 전압을 제어하여, 상기 반도체막의 고체화 과정에 수반되는 저항값의 증가로 인해 야기되는 열량의 저하를 보상함으로써 상기 고체화 시간을 임의의 길이로 연장하는 것이 가능하다.

앞서 설명한 바와 같이, 본 발명에 따르면 반도체막을 융해시키고 결정화하여 다결정 반도체막을 만드는 과정에서, 고체화 시간이 펄스 레이저의 펄스 길이에 상관없이 임의로 연장될 수 있어서 큰 입자 지름을 갖는 다결정을 안정적으로 만들 수 있고, 다결정 반도체막 및 TFT의 특성이 향상될 수 있다는 장점이 있다.

(실시예 3)

첨부된 도 8을 참고하여 본 발명의 제 2 측면에 따른 다결정 반도체막의 제조 방법을 설명하도록 하겠다.

다결정 Si 막 형성 실례에서, 도 8에 도시된 바와 같이, 반도체막(2), 기저막(5) 및 유리 기판(4)의 3층 구조로 구성되어 있으며, ZrO₂스퍼터링 막이 상기 기저막으로 사용되었다. 또한, 비교를 위해 종래의 SiO₂막이 기저막으로 사용된 실례를 제조하였다. 도 6에 도시된 장치는 전자 유도 가열 장치를 제외하고 사용된다. XeCL 엑시머 레이저를 300mJ/cm²의 최적흐름에서 10번 조사한 후, 다결정 실리콘 막의 평균 입자 지름 및 최소 입자 지름을 비교하였다. 그 결과를 표 1에 나타내었다.

다결정 실리콘막의 입자 지름

기저막의 종류	다결정 실리콘막의 평균 입자 지름	최소 입자 지름
SiO₂	500 nm	50 nm
ZrO₂	1000 nm	65 nm

표 1에 나타난 바와 같이, 같은 조건의 레이저가 사용되는 경우에 ZrO₂를 사용함으로써 평균 입자지름이 두 배 더 커진다는 것을 알게 되었다. 다시 말하면, 고체화 시간이 연장되면 입자지름이 커진다는 것으로 판단된다.

앞서 설명한 바와 같이, 높은 에너지 펄스 레이저로 반도체막을 융해하고 결정화함으로써 다결정 반도체막을 제조하는 공정에서, 고체화까지의 시간은 연장될 수 있고, 큰 입자 지름을 가지고 있는 다결정 반도체막을 안정적으로 제조할 수 있어서 상기 다결정 반도체막의 결정 특성 및 TFT 특성이 개선될 수 있다.

(실시예 4)

본 실시예를 통해, 본 발명의 제3 측면에 따른 다결정 반도체막을 제조하는 방법을 도 10a 및 도 10b를 참고하여 설명하도록 하겠다.

도 10a는 레이저 빔과 반도체막 사이의 위치관계를 나타내는 도면이다. 도 10b는 도 10a에 나타난 A부분의 확대도이다. 도 10a 및 도 10b에서, 참조 번호 "7"은 유리기판을 표시하고, "9"는 아몰퍼스 반도체막 또는 제 1 다결정 막을 표시한다. 도 10a에 나타난 바와 같이, 상기 레이저빔(1)은 빔 스플리터(3a)를 통해 두 개 빔으로 나뉘어진다. 그러면 상기 두 개의 나누어진 빔은 파장 차수(㎛의 차수)의 주기를 갖는 정상파가 상기 반도체막(9)의 표면에서 형성되도록 교차되고 간섭되는 것이 허용된다.

예를 들면, 상기 레이저빔(1)의 파장이 λ인 경우에서, 도 10b에 나타난 바와 같이 상기 반도체막(9)의 표면상에서 형성된 정상파의 주기는 λ/(2 sinθ)로 설정된다(예를들어,1990년 Appl.Phys.Lett.57,132 참조). 그러면, 세기 분포에서, 앞서 말한 정상파와 동일한 주기를 갖는 열 발생 밀도 분포는 상기 반도체막(9)의 표면상에서 형성된다. 정상파의 골(마디 부분)에 대응하는 상기 열 발생 밀도 분포의 낮은 부분에서, 잔류 핵은 상기 파장의 차수로(㎛ 차수로) 제어될 수 있다. 결과적으로, 균일한 큰 결정을 갖는 다결정 반도체막이 제조될 수 있다.

도 11은 도 10b에 나타나 있는 반도체막(9)에 대한 두개의 빔의 입사각(θ)과 상기 반도체막(9)의 표면상에서 형성되는 정상파의 주기간의 관계를 나타내는 도면이다. 상기 입사각(θ)이 30도 이하인 경우 상기 레이저빔의 파장(λ) 또는 그 이상의 주기를 갖는 정상파가 형성될 수 있음에 반해, 상기 입사각(θ)이 30도 이상인 경우, 상기 레이저빔의 파장(λ) 또는 그 이하의 주기를 갖는 정상파가 형성될 수 있다.

이러한 방법에서, 실시예 4에 따르면 정상파의 주기는 입사각(θ)에 의해 제어될 수 있다. 따라서, 상기 입사각(θ)은 간섭 프린지(fringe) 패턴 주기를 상기 레이저빔(1)의 파장(λ)의 약 몇배로 설정하기 위해 도 11에 나타난 바와 같이 5도에서 20도까지의 범위로 설정될 수 있다.

예를 들면, TFT-LCD의 폴리실리콘에서, 입자 지름이 1 내지 10㎛로 설정되는 것이 요구된다. 다결정 반도체막을 제조하는 방법에서 이러한 지름을 갖는 폴리실리콘을 제조하기 위해, 상기 레이저빔(1)의 파장(λ)과 상기 입사각(θ)간의 관계가 표 2에 나타나 있다.

레이저빔(1)의 파장(λ)과 입사각(θ)간의 관계

레이저빔(1)의 파장(λ)	입사각(θ)
KrF 레이저(248㎚)	0.7°≤θ≤8.2°
XeCl 레이저(308㎚)	0.9°≤θ≤8.9°
Ar+레이저(514.5㎚)	1.5°≤θ≤15°
YAG 레이저(1060㎚)	2.9°≤θ≤30°

말하자면, 전술한 정상파로 상기 반도체막(9)의 표면상에서 발생되는 열 발생 밀도 분포가 잔류 핵을 형성하기 위해, 정상파(Q_BOTTOM)의 골 부분(마디 부분)에서의 열 발생 밀도는 0 또는 그 이상이되, 상기 반도체막(9)의 완전한 융해에 필요한 열량(Q_L)보다 작아야 한다. 다른 한편으로는, 정상파의 피크 부분에서의 열 발생 밀도(Q_TOP)는 "Q_L"보다 작지 않고, 상기 반도체막(9)이 제거되는 열 밀도량(Q_AB)보다 크지 않아야 한다(반도체막의 온도가 열을 흡수함으로써 녹는점을 초과하면 증발된다).

다시 말하면, 다음의 수학식 1은 상기 잔류 핵이 정상파의 골 부분(마디 부분)상에서 안정하게 형성되기 위해 만족되어야 한다.

0 ≤ Q_{B O T T O M}≤ Q_L≤ Q_TOP≤ Q_AB

여기서, 평균 출력 (Q_TOP+ Q_BOTTOM)/2이 Q_L로 설정되는 경우, 다음의 수학식 2는 ±δ가 레이저빔 출력(1)의 변화율을 나타내고, Q_P-P(= Q_TOP- Q_BOTTOM)가 골 부분에서의 열 발생 밀도와 피크 부분에서의 열 발생 밀도간의 차이를 표시한다면, 수학식 1에서 계산될 수 있다.

Q_P-P≥ 2δQ_L

수학식 2에서 정상파의 열 발생 밀도 분포(Q_P-P)의 차이, 즉 진폭은 상기 레이저빔의 출력에서의 변화보다 작지 않도록 설정되어야 한다는 것을 알 수 있다.

그러나, 상기 잔류 핵의 존재에 영향을 주는 요인으로서, 앞서 말한 레이저빔의 출력변화는 주 요인이 된다. 다른 요인으로서, 반도체막의 두께변화 및 기저막의 열전도율 변화가 제시될 수 있다. 따라서, 상기 진폭은 전체 변동 이상의 레벨로 설정되어야 한다.

말하자면, 상기 실시예에서 하나의 레이저빔이 나눠지지만, 본 발명은 그것으로 제한받지 않는다. 그 파장 및 위상이 서로 일치하는 한, 둘 또는 그 이상의 레이저빔이 사용되기 위해 조합될 수 있다.

본 발명의 실시예를 추가로 설명하도록 하겠다.

(실시예 5)

실시예 5는 본 발명의 제 3 측면에 따른 다결정 반도체막을 제조하는 방법에 관한 것이지만, 실시예 5는 실시예 4와 다른 광 배치를 가지고 있다.

도 12는 실시예 4와 다른 광 배치를 나타내고 있다.

실시예 4에 따른 장치에서, 엑시머 레이저 빔(11)은 유리기판(7)상에서 실리콘막의 표면에 수직으로 조사된다. 다른 한편으로, 엑시머 레이저 빔(11)보다 더 긴 파장(λ)을 갖는 제 2 레이저 빔(13)은 빔 스플리터(3b)를 사용하여 두 개 빔으로 나눠져, 두 개 빔이 서로 간섭되도록 각각의 빔은 반사 거울(5c,5d,5e)을 사용하여 반사각(θ)으로 실리콘 막(9)의 엑시머 레이저 적용 부분으로 조사되고, 정상파가 상기 실리콘 막(9)상에서 형성되도록 한다.

그런 다음, 엑시머 레이저 빔(11)에 의한 가열 및 상기 제 2 레이저 빔(13)에 의해 형성되는 정상파에 의한 가열은 λ/(2 sinθ)의 주기를 갖는 온도 분포를 형성한다.

이때, 이러한 온도 분포의 낮은 온도부가 녹는점(1415℃)보다 높지 않게 되고 온도 분포부의 높은 온도부분이 실리콘의 녹는점보다 낮지 않게 되도록 엑시머 레이저 빔(11) 및 상기 제 2 레이저 빔(13)의 출력이 설정되는 경우, 잔류 핵은 정상파의 낮은 온도부에서만 선택적으로 형성될 수 있다.

그러면, 그 후에 결정입자의 씨드로서 잔류 핵을 사용하여, 큰 결정 지름을 갖는 결정이 형성될 수 있다.

레이저 빔 적용 시점마다 상기 유리기판이 전체적으로 레이저 빔의 폭보다 작은 폭으로 이동되는 경우, 상기 실리콘 막은 전체적으로 재결정화될 수 있다.

(실시예 6)

실시예 6은 본 발명의 제 3 측면에 따른 다결정 반도체막을 제조하는 방법에 관한 것이지만, 실시예 6은 실시예 4 및 실시예 5와 다른 광 배치를 가지고 있다.

도 13은 실시예 6에 따른 레이저 빔 적용 장치의 광 배치를 나타내고 있다.

이 장치에서, 엑시머 레이저 빔(11)은 상기 유리기판(7)상에서 상기 실리콘막(9)의 표면에 수직으로 조사된다. 다른 한편으로, 엑시머 레이저 빔(11)보다 더 긴 파장(λ)을 갖는 제2 레이저 빔(13)은 빔 스플리터(3c)를 사용하여 두 개 빔으로 나눠져서, 상기 두 개 빔이 서로 간섭되고 정상파가 상기 실리콘막(9)상에서 형성되도록, 각각의 빔은 반사 거울(5f,5g)을 사용하여 입사각(θ)으로 유리기판(7)의 이면에서 상기 실리콘막(9)의 엑시머 레이저 적용 부분으로 조사되도록 한다.

이러한 방법으로 제2 레이저 빛(13)이 상기 유리기판(7)의 이면에서 입사되도록 하는 목적은 가열에 의해 급등하는 실리콘 입자들이 상기 반사 거울(5f,5g)과 같은 광 시스템과 충돌하는 것을 막는 것이다.

이때 이러한 온도 분포의 낮은 온도부분이 녹는점(1415℃)보다 높지 않게 되고 상기 실리콘의 높은 온도부분이 상기 녹는점보다 낮지 않게 되도록 엑시머 레이저 빔(11) 및 제2 레이저 빔(13)의 출력이 설정되는 경우, 상기 잔류 핵은 정상파의 낮은 온도부분에서만 형성될 수 있다.

그러면, 결정 성장의 씨드로서 잔류 핵을 형성함으로써 큰 입자지름을 갖는 결정이 형성될 수 있다.

말하자면, 레이저 적용 시점마다 상기 유리기판이 전체적으로 레이저 광선의 빔 폭보다 크지 않은 폭으로 이동되는 경우, 상기 실리콘막(9)은 전체적으로 재결정화될 수 있다.

(실시예 7)

실시예 7은 본 발명의 제 3 실시예에 따른 다결정 반도체막을 제조하는 방법에 관한 것이다. 실시예 4 내지 실시예 6과는 다르게, 두 개 레이저 빔은 정상파가 반도체막의 표면상에서 형성되기 위해 서로 교차하고 간섭되는 것이 허용되지 않는다. 실시예 7에서, 반사 표면에 수평 또는 수직인 직선 편광 상태의 하나의 레이저 빔은 정상파가 표면 산란 빔의 간섭으로 상기 반도체막의 표면에서 파장 차수(㎛)상의 주기를 갖도록 상기 반도체막에 비스듬하게 입사될 수 있다.

그러면, 실시예 4 내지 실시예 6과 같이, 상기 열 발생 밀도 분포는 상기 반도체막상에서 정상파와 같은 주기를 갖도록 형성된다. 정상파의 골 부분(마디 부분)에 대응하는 열 발생 밀도 분포의 낮은 부분에서 핵의 융해가 안정화되고, 잔류 핵은 파장의 차수(㎛ 차수)로 제어되어 커다란 결정 입자를 갖는 다결정 반도체막의 제조를 가능하게 한다.

본 실시예에 따른 정상파의 형성시, 레이저 빔의 조사에 의한 반도체막의 융해 및 재결정화후에 형성되는 표면의 거친부분은 광선 산란(광선 스플릿)의 시작점이 된다.

표면의 거칠어짐은 근본적으로, 고체화가 길이방향으로 진행되고, 결정핵이 성장하는 경우에 상기 고체화 완료시 균일하지 않은 상태가 형성되는 것이 고려가능한 고체 액체 상태에서의 밀도 변화로부터 발생한다.

그러면, 상기 레이저 빔이 다시 이 반도체막의 거친 표면으로 조사되는 경우, 상기 균일하지 않은 부분에서 산란되는 산란 빔들은 서로 간섭하고, 정상파는 막의 표면상에서 형성된다. 따라서, 다중 시간 조사시, 특정한 주기를 가지는 균일하지 않은 패턴은 이러한 과정을 반복하는 동안 최종적으로 형성된다(J.Sipe, J.F.Young, J.S.Perston, 및 H.M.van Driel, Phys,Rev, B27, 1141, 1155, 2001, 1983 참고).

말하자면, 앞서 언급한 문헌에 따르면, 레이저 빔의 편광 상태 및 반도체막의 표면상에서 발생되는 정상파의 형태는 폭넓게 변화되고, λ/(1-sinθ) 및 λ/(1+sinθ)의 주기를 갖는 정상파는 기본적으로 편광 방향에 수직 방향으로 발생되고, λ/cosθ의 주기를 갖는 정상파는 기본적으로 편광 방향에 수평 방향으로 발생된다.

특히, λ/(1±sinθ)의 주기를 갖는 정상파는 35도 이하의 수직 상태 입사각의 조건하에서 강하고, λ/cosθ의 주기를 갖는 정상파는 35도 이상의 경사진 입사각의 조건하에서 그리고 반사 표면에 대해 수평인 편광 상태, 즉 P 편광하에서 강하다는 것이 이론 및 실험에 의해 알려져 있다.

도 14는 반도체막의 표면상에서 형성된 정상파 및 입사각간의 관계를 나타내고 있다.

도 14에서, 거의 수직 상태의 입사각 조건하에서 강한 λ/(1±sinθ)의 주기를 갖는 정상파에서, 레이저 빔의 파장보다 긴 λ/(1-sinθ)의 주기 및 레이저 빔의 파장보다 짧은 λ/(1+sinθ)의 주기는 겹쳐진다. 다른 한편으로, 경사진 입사각및 P 편광의 조건하에서 강한 λ/cosθ의 주기를 갖는 정상파는 상기 레이저 빔의 파장보다 더 긴 단일 주기를 갖는다.

균일한 결정입자는 정상파가 균일할 때 형성될 수 있기 때문에, λ/cosθ의 단일 주기를 갖는 정상파가 형성되는 것이 바람직하다.

여기서, 본 발명의 실시예에 따른 다결정 반도체막의 1 내지 10μ 입자크기를 갖는 TFT-LCD용 폴리실리콘을 제조하기 위해, 레이저 광선의 파장(λ)과 입사각(θ)과의 관계가 표 3에 나타나 있다.

레이저 빔의 파장(λ)과 입사각(θ)과의 관계

레이저 빔의 파장(λ)	입사각(θ)
KrF 레이저(248㎚)	76°≤θ≤88.6°
XeCl 레이저(308㎚)	72°≤θ≤88.2°
Ar+레이저(514.5㎚)	59°≤θ≤37.1°
YAG 레이저(1060㎚)	0°≤θ≤84.3°

말하자면, 형성될 정상파의 진폭은 입사 레이저 빔의 편광정도와 그 입사각 및 반도체막의 표면 형태와 광 상수에 따라 결정된다. 이들 가운데, 편광 정도, 입사각, 및 광 상수가 쉽게 결정될 수 있음에도 불구하고, 표면 형태에 대해서는, 상기 레이저 빔의 조사를 반복하는 동안 그 변화 및 형성을 결정하는 것이 어렵다. 게다가, 형성될 정상파의 강도는 그 표면 형태의 변화 및 형성에 따라 증가한다. 따라서, 정상파의 진폭(강도)을 추정하는 것은 쉽지 않다.

따라서, 일정한 표면 형태는 편광 정도가 더 높아지는 것에 따라 더 적은 조사 횟수로 형성될 수 있다. 결과적으로, 높은 편광 정도는 강한 정상파의 형성을 위해 바람직하다. 적어도 10% 편광 정도가 요구되지만, 바람직하게는 90% 또는 그 이상이다.

앞서 말한 실시예에서, 엑시머 레이저 단일 빔은 제 2 레이저 빔으로 사용될 수 있다. 그러나, 엑시머 레이저 빔은 빔 형태를 취하는 것 및 그 균일성에 대해 높은 정밀도로 제어된다. 따라서, 입사각을 제어하는 것이 특히 어렵다. 결과적으로, 엑시머 레이저이외의 상기 파장(200 내지 400㎚)보다 더 긴 파장을 갖는 제2 레이저 빔이 별도로 제공되고, 이 레이저 빔은 겹치는 방식으로 엑시머 레이저 빔의 적용 부분에 조사되며, 임의의 주기를 갖는 정상파는 파장, 편광 정도 및 앞서 말한 제 2 레이저 빔의 입사각을 제어함으로써 반도체막상에서 형성될 수 있다.

도 15a 및 도 15b는 본 발명의 실시예에 따른 다결정 반도체막을 제조하는 방법을 실시하기 위한 레이저 빔 장치의 광배치를 나타내는 도면이다.

도 15a는 정면도이고, 도 15b는 평면도이다.

이 장치에서, 엑시머 레이저(11)는 유리기판(7)상에 실리콘막(9)의 표면으로 수직으로 조사된다. 다른 한편으로, 긴 파장 광선 및 선형 편광인 제2 레이저 빔(15)은 P 편광 상태에서 실리콘막(9)의 엑시머 레이저 빔(11)의 적용 부분에 적용된다. 엑시머 레이저 빔(11)이, 제 2 레이저 광선의 입사각(θ)이 0°≤θ≤35°일 때 상기 실리콘막(9)의 융해 및 재결정화를 반복하기 위해 다수의 횟수로 조사되는 경우에서, 1/(1-sinθ) 및 1/(1+sinθ)의 주기를 갖는 균일하지 않은 형태는 편광 방향에 대해 수직 방향으로 실리콘막(9)의 표면에서 형성된다. 또한, 35°≤θ인 경우에, 1/cosθ의 주기를 갖는 균일하지 않은 형태는 편광 방향에 수직 방향으로 실리콘막의 표면에서 형성된다. 결과적으로, 동일한 주기를 갖는 정상파가 형성될 수 있다.

그러면 동일한 주기를 갖는 열 발생 밀도 분포는 이러한 정상파로 형성된다. 잔류 핵은 이 정상파의 골부분에서 형성되고, 상기 잔류 핵은 재결정화되는 결정성장의 씨드로 사용되어 균일하고 큰 입자지름을 가진 폴리실리콘 막이 형성될 수 있다.

말하자면, 적용될 두 개 레이저 빔의 전체 출력은 상기 실리콘막(9)이 완전히 융해되는 출력보다 작은 값으로 설정된다. 동시에, 편광 정도가 F%(F≥10)로 표시되는 경우, 상기 제 2 레이저 빔(15)의 출력은 1000/F% 또는 그 이상이어야 한다. 이것은 레이저 전체 출력에 대해 10% 또는 그 이상의 편광 정도를 갖는 것이 필요하기 때문이다.

앞서 설명한 바와 같이, 본 발명의 제 3 측면에 따른 방법에 따라서, 상기 반도체막이 다결정 반도체막을 형성하기 위해 높은 에너지 펄스 레이저의 조사로 융해되고 재결정화되는 경우, 경계면에 존재하는 잔류 핵의 분포는 ㎛의 차수로 제어되어 분포의 안정성을 얻을 수 있다. 따라서, 균일성과 큰 입자지름을 갖는 다결정 반도체막은 지속적으로 얻을 수 있다. 따라서, 다결정 반도체막의 결정성 및 다결정 반도체막을 사용하는 TFT 소자의 특성이 개선될 수 있다.

(실시예 8)

본 발명의 제1, 제2 및 제3 측면에 따른 다결정 반도체막을 제조하는 방법에 대해서, 개별적으로 실행되는 방법 및 서로 결합하여 실행되는 방법으로 일반적인 비교를 설명하도록 하겠다.

본 실시예 8은 도 16, 도 17, 도 18 및 도 19를 참고하여 설명하도록 하겠다.

도 16은 다결정 반도체막을 제조하는 종래의 방법을 설명하고, 유리기판 및 그위에 제공된 SiO₂기저막상에 형성되는 아몰퍼스 실리콘 막(a-Si막)의 표면으로 엑시머 레이저를 적용함으로써 다결정막을 융해, 고체화 및 형성하는 장치를 나타내는 도면이다.

도 17은 상기 실시예 3에 대응하는 방법(본 발명의 제 2 측면에 따른 방법)을 설명하는 도면이다. 종래의 SiO₂기저막 대신에, ZrO₂막이 기저막으로 사용된다.

도 18은 본 발명의 제1 측면에 따른 다결정 반도체막을 제조하는 방법을 나타내는 도면으로, 고주파 유도 가열의 가열이 종래의 다결정 반도체막 제조 방법 또는 도 17에 나타나 있는 본 발명의 제 2 측면에 따른 방법에 추가하여 반도체막의 융해된 부분의 가열로 더해진다.

도 19는 본 발명의 제 3 측면에 따른 방법에 포함되는 경계면 결정핵의 제어가 전술한 도 18에 추가된다.

다시 말하면, 결정입자 지름을 크게 하는 장점은 기저막으로 상기 기저막을 사용하는 경우, 유도 가열의 경우 및 레이저 간섭 방법으로 결정핵을 제어하는 경우에 대해 비교된다.

특별히, XeCl 엑시머 레이저(20㎱의 펄스폭을 가진)는 350mJ/㎠에서 유리기판상의 상기 SiO₂기저막(200㎚)상의 a-Si막(50㎚)으로 조사된다. 폴리실리콘 입자 지름 분포의 측정 결과는 종래 방법에 의한 폴리실리콘막 형성의 경우, 열 차단 ZrO₂막(200㎚)을 사용하는 경우(도 17), 전자 가열로 반도체막을 가열하는 경우(도 18), 및 레이저 간섭 방법으로 결정핵을 제어하는 경우에 대해 표 4에 나타나 있다.

ZrO₂기저막을 사용하는 경우 및 전자 가열에 의한 반도체막 가열의 경우, 최적 엑시머 레이저 출력은 350mJ/cm²이고, 레이저 간섭 방법의 경우 빔 스플릿 전의 레이저 출력은 400mJ/cm²가 된다.

ZrO₂막의 경우, 전자 유도에 의한 반도체막 가열의 경우에서의 고체화 완료때까지의 고체화 시간은 다음과 같을 것이다. He-Ne 레이저에 의해 반사율을 측정하여 고체화 시간을 측정하는 경우, SiO₂막만을 사용하는 경우에서 100㎱가 주어지는 것에 반해, 상기 고체화 시간은 상기 SiO₂막을 ZrO₂막으로 교체하여 150㎱로 연장될 수 있다. 게다가, 1㎒·5㎾의 고주파 가열로 반도체막을 가열하는 경우, 고체화 시간은 대략 200㎱로 연장될 수 있다. 또, ZrO₂기저막을 사용하여 상기 반도체막을 고체화하는 경우에 고체화 시간은 250㎱까지 연장될 수 있다.

게다가, 상기 고체화 시간에 추가하여, 기저막과의 경계면에 남아있는 결정핵 분포를 제어하기 위해, 엑시머 레이저의 입사각에서 300㎚, 600㎚, 및 1200㎚로 간섭폭을 변화하는 경우 상기 고체화 시간은 변화하지 않는다.

표 4에서 명백한 것과 같이, ZrO₂기저막을 사용하는 경우 및 전자 유도 가열 방법으로 가열하는 경우에서, 폴리실리콘의 최대 결정 입자지름은 상기 고체화 시간의 연장과 함께 확대된다. 그러나, 결정핵 분포가 제어되지 않는 경우, 결정입자의 최소 지름의 커다란 확장은 인지될 수 없다.

대조적으로, 경계면 결정핵 분포가 고체화 시간 연장 방법과 함께 레이저 간섭 방법을 사용하여 제어되는 경우, 상기 고체화 시간에 의해 결정되는 최대 입자지름을 초과하지 않도록 결정핵들간의 간격을 설정함으로써 최소 입자지름이 최대 입자지름에 근접하게 되는 것(입자지름 분포가 좁아진다)을 확인할 수 있다. 그러나, 상기 고체화 시간에 의해 결정된 최대 입자지름을 초과하도록 핵들간의 간격을 설정하는 경우, 상기 결정핵에서의 결정 성장은 추월하지 않고, 과냉 상태가 발생되며, 미세결정이 생성된다.

TFT-LCD 또는 그와 같은 단면 패널의 전기적 특성이 가장 낮은 특성 부분에 따라 조정되기 때문에, 상기 결정의 최소 입자지름은 패널의 특성을 결정한다. 따라서, 높은 특성의 TFT-LCD 폴리실리콘을 제조하기 위해, 큰 입자지름 및 좁은 입자지름 분포를 가지는 폴리실리콘을 형성하는 것이 필요하다. 앞서 말한 조건을 만족시키는 재료로서 ZrO₂기저막을 사용하여, 또는 전자 가열에 의해 충분히 연장되는 고체화 시간에 추가하여 상기 레이저 간섭 방법으로 고체화하는 시간내에서 성장될 수 있는 입자지름과 같은 결정핵 간격을 형성하는 것을 포함하는 방법이 바람직하다.

앞서 설명한 바와 같이, 실시예 8에서, 결정입자는 균일할 수 있고 상기 결정입자의 크기는 본 발명의 다결정 반도체막의 제조 방법과 결합하여 제1, 제2 및 제3 방법을 사용함으로써 커질 수 있다.

지금까지 설명한 바와 같이, 고체화가 끝나는 고체화 시간은 상기 높은 에너지 펄스 레이저를 조사하여 상기 반도체막을 융해시키고, 고체화하고, 결정화하여 다결정 반도체막을 만드는 처리과정으로 늘어날 수 있으며, 융해 시간에서 상기 경계면에 존재하는 잔류 핵의 분포를 제어함으로써 크고 균일한 입자 지름을 가진 다결정 반도체막을 만들 수 있어서 상기 반도체막을 사용하는 다결정 반도체막 및 TFT 소자의 결정화의 향상이 가능하다.

Claims (18)

1. 기판의 제 1 표면상에 형성된 아몰퍼스 반도체 또는 제 1 다결정 반도체를 포함하는 반도체막의 표면에 높은 에너지 펄스 빔을 조사하여 상기 반도체막 만을 융해시키는 단계; 및

   고체-액체가 공존하는 상태를 거쳐서 큰 결정 입자 지름을 갖는 다결정을 포함하는 반도체막을 고체화하고 형성하는 단계를 구비하고,

   상기 고체 및 액체가 공존하는 상태에서의 고체부분과 액체부분 사이의 전기적 저항차이를 이용하여 상기 반도체막이 융해되어 생성된 액체부분만을 가열하여, 융해된 반도체막의 고체화가 완료될 때까지 고체화 시간이 연장될 수 있고,

   상기 융해된 부분은 전자 유도 가열로 가열되고, 상기 유도 가열은 기판의 제 2 표면에 제공된 유도 가열 코일로 높은 주파수 전류를 인가하여 상기 반도체막내에 교류를 발생시키는 것에 의해 이루어지는 것을 특징으로 하는 다결정 반도체막의 제조방법.
2. 제 1 항에 있어서,

   상기 유도 가열에 의한 열 발생 속도는 반도체막으로부터 기판으로의 열확산 속도보다 느린 것을 특징으로 하는 다결정 반도체막의 제조방법.
3. 제 1 항에 있어서,

   전기장 또는 주파수를 제어하여 상기 높은 에너지 펄스 빔 조사에 동기하여 전자유도를 함으로써 상기 반도체막을 가열시키고, 상기 전자유도 가열은 상기 고체화과정 동안의 고체와 액체와의 비율의 변화에 수반되는 반도체막의 높은 저항에 상응하여 수정됨으로써 일정한 열발생 상태가 되는 것을 특징으로 하는 다결정 반도체막의 제조방법.
4. 제 1 항에 있어서,

   상기 전자 유도로 발생한 자기장의 영역은 상기 높은 에너지 펄스 빔에 의한 조사 영역보다 넓어서 상기 전자유도 가열로 액체 부분만이 가열되는 것을 특징으로 하는 다결정 반도체막의 제조방법.
5. 기판의 제 1 표면상에 형성된 아몰퍼스 반도체 또는 제 1 다결정 반도체를 포함하는 반도체막의 표면에 높은 에너지 펄스 빔을 조사하여 상기 반도체막 만을 융해시키는 단계; 및

   고체-액체가 공존하는 상태를 거쳐서 큰 결정 입자 지름을 갖는 다결정을 포함하는 반도체막을 고체화하고 형성하는 단계를 구비하고,

   융해된 반도체막의 고체화가 완료될 때까지 고체화 시간을 연장하기 위해, 상기 고체 및 액체가 공존하는 상태에서의 고체부분과 액체부분 사이의 전기적 저항차이를 이용하여 상기 반도체막이 융해되어 생성된 액체부분만을 가열하고,

   상기 액체 부분의 가열은 전기적 가열이고, 이 가열은 저항 가열의 대상이 되는 반도체막의 근방에 있는 도체 사이에 전압을 인가하여 수행되는 것을 특징으로 하는 다결정 반도체막의 제조방법.
6. 제 5 항에 있어서,

   상기 반도체막의 전기적 가열 영역은 상기 높은 에너지 펄스 빔에 의한 조사 영역과 겹치는 것을 특징으로 하는 다결정 반도체막의 제조방법.
7. 제 5 항에 있어서,

   반도체막의 표면으로 조사되는 높은 에너지 빔에 동기하여 전기적 가열을 하기 위해 상기 전압을 제어함으로써 고체화과정 동안의 고체와 액체 비율의 변화에 의해 발생한 저항의 증가로 인한 가열 효율의 저하를 수정하는 것을 특징으로 하는 다결정 반도체막의 제조 방법.
8. 아몰퍼스 반도체 또는 제 1 다결정 반도체를 포함하는 반도체막에 높은 에너지 펄스 빔을 조사하여 상기 반도체막을 융해시킨 다음, 상기 막을 고체화시켜 향상된 결정성을 갖는 다결정 반도체막을 형성하는 단계를 구비하고,

   1600℃이상의 녹는점과 1000℃ 이상에서 0.01cal/cm·s·℃의 열전도도를 갖는 재료를 상기 반도체막의 기저막(基底膜)으로 사용하고, 상기 반도체막의 고체화 완료 시간이 상기 반도체의 융해된 막에서 기판으로의 열확산을 억제하는 것에 의해 연장되는 것을 특징으로 하는 다결정 반도체막의 제조방법.
9. 기판의 제 1 표면상에 형성된 아몰퍼스 반도체 또는 제 1 다결정 반도체를 포함하는 반도체막의 표면에 높은 에너지 펄스 빔을 조사하여 상기 반도체막 만을 융해시키는 단계; 및

   고체-액체가 공존하는 상태를 거쳐서 큰 결정 입자 지름을 갖는 다결정을 포함하는 반도체막을 고체화하고 형성하는 단계를 구비하고,

   융해된 반도체막의 고체화가 완료될 때까지 고체화 시간을 연장하기 위해, 상기 고체 및 액체가 공존하는 상태에서의 고체부분과 액체부분 사이의 전기적 저항차이를 이용하여 상기 반도체막이 융해되어 생성된 액체부분만을 가열하고,

   1600℃이상의 녹는점 및 0.01cal/cm·s·℃이하의 열전도도를 갖는 재료를 상기 반도체막의 기저막으로 사용하여 상기 반도체막의 융해된 액체에서 기판으로의 열확산을 억제하는 것에 의해 고체화가 완료될 때까지 고체화 시간을 연장하는 것을 특징으로 하는 다결정 반도체막의 제조방법.
10. 아몰퍼스 반도체 또는 다결정 반도체로 구성된 반도체막에 높은 에너지 빔을 조사하여 상기 반도체막을 융해시키는 단계; 및

    고체와 액체가 공존하는 상태를 거쳐서 상기 반도체를 고체화하여 다결정 반도체를 형성하는 단계를 구비하고,

    상기 높은 에너지 빔을 조사하여 상기 반도체 표면의 미리 결정된 위치에서 정상파를 형성하고, 상기 미리 결정된 위치에서 상기 정상파와 같은 주기를 갖는 열밀도 분포를 발생시켜 상기 반도체를 융해시키는 것을 특징으로 하는 다결정 반도체막의 제조방법.
11. 제 10 항에 있어서,

    상기 반도체막에 정상파를 형성할 수 있는 입사각을 가진 적어도 두개의 레이저 빔을 조사하여 정상파가 형성되는 것을 특징으로 하는 다결정 반도체막의 제조방법.
12. 제 10 항에 있어서,

    상기 정상파는 미리 결정된 입사각 및 편광 상태에서 적어도 하나의 레이저 빔을 조사하여 형성되는 것을 특징으로 하는 다결정 반도체막의 제조방법.
13. 제 10 항, 제 11 항 또는 제 12 항에 있어서,

    상기 열밀도 분포의 주기는 1 내지 10㎛로 설정되는 것을 특징으로 하는 다결정 반도체막의 제조방법.
14. 제 10 항에 있어서,

    고체와 액체가 공존하는 상태에서 고체 및 액체사이의 전기적 저항차이를 이용하여 상기 액체만을 가열함으로써 고체화 시간을 연장하는 단계를 추가로 구비하는 것을 특징으로 하는 다결정 반도체막의 제조방법.
15. 제 10 항에 있어서,

    1600℃의 녹는점 및 0.01cal/cm·s·℃의 열전도도를 갖는 재료를 상기 반도체막의 기저막으로 사용하여 상기 반도체의 융해된 액체에서 기판으로의 열확산을 억제함으로써 고체화가 완료될 때까지의 시간을 연장할 수 있는 것을 특징으로 하는 다결정 반도체막의 제조방법.
16. 제 14 항에 있어서,

    1600℃의 녹는점 및 0.01cal/cm·s·℃의 열전도도를 갖는 재료를 상기 반도체막의 기저막으로 사용하여 상기 반도체의 융해된 액체에서 기판으로의 열확산을 억제함으로써 고체화가 완료될 때까지의 고체화 시간을 연장할 수 있는 것을 특징으로 하는 다결정 반도체막의 제조 방법.
17. 제 11 항에 있어서,

    상기 열밀도 분포의 주기는 1 내지 10㎛로 설정되는 것을 특징으로 하는 다결정 반도체막의 제조방법.
18. 제 12 항에 있어서,

    상기 열밀도 분포의 주기는 1 내지 10㎛로 설정되는 것을 특징으로 하는 다결정 반도체막의 제조방법.

Images