KR100502336B1 - 실리콘 막의 결정화 방법 - Google Patents
실리콘 막의 결정화 방법 Download PDFInfo
- Publication number
- KR100502336B1 KR100502336B1 KR10-2002-0074638A KR20020074638A KR100502336B1 KR 100502336 B1 KR100502336 B1 KR 100502336B1 KR 20020074638 A KR20020074638 A KR 20020074638A KR 100502336 B1 KR100502336 B1 KR 100502336B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon film
- crystallization
- crystallization method
- laser annealing
- substrate
- Prior art date
Links
- 238000002425 crystallisation Methods 0.000 title claims abstract description 31
- 229920006268 silicone film Polymers 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 71
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 36
- 239000010703 silicon Substances 0.000 claims abstract description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000005224 laser annealing Methods 0.000 claims abstract description 18
- 230000004907 flux Effects 0.000 claims abstract description 15
- 238000000151 deposition Methods 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000001771 vacuum deposition Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 21
- 230000006698 induction Effects 0.000 description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 description 15
- 238000010438 heat treatment Methods 0.000 description 15
- 239000011521 glass Substances 0.000 description 12
- 230000008025 crystallization Effects 0.000 description 11
- 239000013078 crystal Substances 0.000 description 8
- 230000008021 deposition Effects 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- 229910002804 graphite Inorganic materials 0.000 description 6
- 239000010439 graphite Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 238000007711 solidification Methods 0.000 description 3
- 230000008023 solidification Effects 0.000 description 3
- 238000004804 winding Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005499 laser crystallization Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- -1 silicon ions Chemical class 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007715 excimer laser crystallization Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000002407 reforming Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Ceramic Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
실리콘 막의 결정화 방법에 관한 것으로, 특히 두가지 이상의 방법을 이용한 실리콘 막의 결정화 방법을 제공한다.
상기 결정화 방법은 기판 상에 실리콘 막을 형성하는 단계, 상기 실리콘 막의 회로부를 레이저 어닐링 방법으로 결정화하는 단계 및 상기 실리콘 막의 화소부를 교번 자속 결정화 방법으로 결정화하는 단계를 포함한다.
Description
본 발명은 실리콘 막의 결정화 방법에 관한 것으로, 특히 두가지 이상의 방법을 이용한 실리콘 막의 결정화 방법에 관한 것이다.
최근 액정 표시 소자(Liquid Crystal Display: 이하 LCD로 칭함)의 스위칭 소자로서 박막 트랜지스터(Thin Film Transistor: 이하 TFT로 칭함)가 널리 사용되고 있으며, 이 TFT의 채널로 사용되는 반도체층을 다결정 실리콘으로 제작하기 위하여 기판 상에 형성된 비정질 상태의 실리콘막을 결정화해야 할 필요가 있다.
상기 실리콘 막을 결정화하여 다결정 실리콘 막을 형성하는 방법에는 몇가지가 있는데, 이들을 간략히 설명하면 다음과 같다.
(1) 다결정 실리콘 막을 직접 증착하는 방법(as-deposition):
이 방법은 580℃ 이상의 온도와 0.1 내지 0.2torr 의 압력하에서 유리 기판 위에 직접 증착하는 방법을 나타낸다. 그러나 이와 같은 방법에서 일반적인 유리 기판이 이러한 고온에서 오랜 시간 동안 견딜 수 없으므로 대형 유리 패널에 적용하는 것은 불리하다. 실란(SiH4) 가스를 사용하여 530℃에서 성공한 예도 있으나, 아직 실용화되기엔 문제점이 많은 것으로 알려져 있다.
(2) 고상 결정화 방법(Solid Phase Crystallization: SPC):
비정질 실리콘으로부터 다결정 실리콘 박막을 얻는 가장 직접적이고도 오래된 방법으로서 증착된 막질에 실리콘 이온을 주입한 후 600℃ 이하의 온도에서 적어도 수십시간 동안 어닐링한다. 최종 그레인의 크기는 이온 주입된 실리콘 이온의 도우즈(dose), 가열 온도, 가열 시간 등에 따라 좌우된다. 이와 같은 SPC 방법으로 얻어진 다결정 실리콘 막은 보통 수㎛ 수준의 비교적 큰 그레인들을 가지나, 단점은 해당 그레인 내에 결함(defect)이 많다는 것이다. 이러한 결함들은 그레인 바운더리 다음으로 TFE의 성능에 좋지 않은 영향을 미치는 것으로 알려져 있다.
(3) 급속 열처리 방법(Rapid Thermal Annealing: RTA):
높은 양산성을 갖는 방법으로서, 가열온도는 700 내지 1,100℃ 정도이며, 가열시간은 수초이다. 그레인 내의 결함들은 상기 SPC방법보다 작은 장점이 있으나, 가열시 기판의 변형 또는 손상이 결정적인 단점이다. 가열시간이 짧다고 하나 패널이나 회로부의 미세한 수축 또는 팽창은 패턴의 미스얼라인 마진을 작게 하여 결과적으로 불가능한 공정이 되어 버린다. 최근에는 이러한 RTA 공정이 비정질 실리콘 막을 결정화시키는 공정에 사용되기 보다는 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition: PECVD) 방법으로 비정질 실리콘 막을 증착한 후 수소원자를 제거하는 탈수소화 공정이나, 이온 주입 후 활성화시키는 공정으로 많이 사용된다.
(4) CW (Continuous Wave) 아르곤(Ar) 방법:
연속파를 사용한 아르곤 레이저로 결정화하는 방법이다.
(5) 엑시머 레이져 어닐링 방법(Eximer Laser Annealing: ELA):
현재 저온 다결정 실리콘 TFT-LCD를 제조하는 핵심적인 방법으로서, 30 내지 200ns의 짧은 시간 내에만 레이저 빔을 온시켜서 비정질 실리콘을 순간적으로 다결정 실리콘으로 개질하는 방법이다. 이 방법에서는 아주 짧은 시간에 비정질 실리콘의 용융과 결정화가 이루어지므로, 유리 기판이 전혀 손상을 입지 않는다는 장점이 있다. 실제 걸리는 시간은 펄스당 수백 ns에 불과하며, 실제 상온에서 사용가능한 기술이다. 단일 펄스만을 사용하지는 않으며, 15 내지 30cm, 폭은 0.2 내지 3mm 정도이다. 레이저의 빔 프로파일, 펄스의 수, 최초의 기판 온도, 비정질 실리콘 막의 증착 조건 및 방법 등이 주요 변수가 되어 최종 결정성에 영향을 미치게 된다.
이상에서 열거한 방법들은 모두 비정질 상태의 실리콘 박막을 유리 기판에 여러가지 방법으로증착하는데, 경우에 따라서는 실리콘 박막 하부에 실리콘 산화막으로 이루어진 버퍼층을 형성하기도 한다.
비정질 실리콘 막을 증착하는 대표적인 방법으로는 저압 화학 기상 증착(Low Pressure Chemical Vapor Deposition: LOCVD) 방법과 플라즈마 화학 기상 증착(Plasma Enhanced CVD: PECVD) 방법이 있다. PECVD 방법으로 비정질 실리콘 막을 증착할 경우에는 증착시 기판의 온도에 따라 다소 차이는 있으나 약 20% 내외의 수소원자가 비정질 실리콘 막에 포함되어 있으므로 이와 같은 많은 양의 수소원자들을 따로 어닐링하여 배출시키는 공정이 필수적으로 수반된다. 왜냐하면, 수소원자가 비정질 실리콘 막의 증착에 뒤따르는 레이저 결정화시 다결정 실리콘 박막의 질을 저하시키고, 특히 표면의 거칠기를 약화시키기 때문이다.
상기 방법들중 가장 많이 사용되는 방법은 엑시머 레이저를 이용한 어닐링 방법으로서, 최근 개발되거나 상품화되는 중소형 저온 다결정 실리콘 TFT-LCD 제품에 실제 사용되는 방법이다. 그러나 다결정 실리콘 막의 특성에 결정적인 영향을 주는 그레인 크기를 크게 하는데에 한계가 있으며, 막의 균일도를 개선하는데에 한계가 있다. 다중 펄스의 펄스 대 펄스의 안정성이 매우 중요해서 어느 한 번의 빔이라도 어긋나면(에너지가 높거나 낮으면), 전체 다결정 실리콘 막의 균일도가 좋지 않게 되는 문제점이 있다.
최근 Sequential Lateral Solidification(이하 SLS라 칭함)이라는 새로운 레이저 결정화 방법이 개발되어 주목을 받고 있다. 이 방법은 유리 기판 위에 결정성과 균일도가 모두 우수한 저온 다결정 실리콘 TFT를 만들 수 있는 방법으로서, 특히 이때의 실리콘은 다결정 상태가 아닌 단결정 수준의 결정성을 나타낸다. 이 방법을 간략히 설명하면 먼저 패터닝된 마스크를 사용하여 레이저 빔을 일부만 통과시킨다. 이때 비정질 실리콘 시료는 5 내지 10nm/shot 정도로 아주 미세하게 이동하는 스테이지 위에 놓이게 된다. 부분적으로 통과된 레이저 빔은 비정질 실리콘을 아주 얇게 용융시키는 것을 반복하다. 즉 수백 ns 내에 한번의 용융과 응고가 되풀이 되어 이론적으로는 무한대의 단결정 실리콘을 만들어 낼 수 있다. 그러나 이 방법은 실제 대면적의 LCD 패널에 적용하기 어렵다는 문제점이 있다. 실제 이동자(translaor)의 속도가 너무 느리기 때문에 양산성이 낮다는 결정적인 단점이 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 결정의 이동도, 균일도 및 양산성을 동시에 만족시킬 수 있는 실리콘 막의 결정화 방법을 제공하는 것이다.
상기 과제를 달성하기 위하여 본 발명은,
기판 상에 실리콘 막을 형성하는 단계;
상기 실리콘 막의 회로부를 레이저 어닐링 방법으로 결정화하는 단계; 및
상기 실리콘 막의 화소부를 교번 자속 결정화 방법으로 결정화하는 단계를 포함하는 실리콘 막의 결정화 방법을 제공한다.
상기 레이저 어닐링 방법으로서는 엑시머 레이저 어닐링 방법 또는 SLS 방법을 사용할 수 있다.
상기 기판 상에 스퍼터링, 진공증착, 화학증착, 또는 플라즈마 증착 방법을 사용하여 실리콘 막을 형성할 수 있다.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1은 LCD 패널을 나타내는 도면으로서, 화상을 표시하기 위한 곳으로서 박막 트랜지스터와 화소 전극이 배열되어 있는 화소부, 및 상기 화소부의 주변에 위차하여 상기 박막 트랜지스터를 구동하여 상기 화소부에 화상을 구현하기 위한 구동회로부를 나타낸다.
일반적으로 저온 다결정 실리콘 TFT-LCD에 있어서 TFT를 만들어 주는 곳은 화소부와 주변의 구동회로부의 두 부분이다. 이 중 화소부의 TFT는 20 내지 50cm2/Vs 정도의 이동도를 만족시키면 되므로 그다지 우수한 특성을 요구하지는 않는다. 반면 구동회로쪽에서는 N 채널 TFT와 P채널 TFT를 모두 형성하여야 하고 회로 구동을 위하여 높은 이동도가 요구되므로, 이러한 TFT의 특성은 LCD 패널의 구동에 있어서 결정적인 영향을 미친다. 따라서 다결정 실리콘 막의 결정이 단결정에 가까울수록 유리하며, 막의 균일도 또한 차동 증폭기가 들어가는 등 대화면 구동회로를 볼 때 매우 중요하다.
따라서 본 발명에서는 이러한 TFT-LCD의 부분별 특징을 고려하여 우수한 특성의 다결정 실리콘 막이 요구되는 구동회로부와 적정 수준만을 요구하는 화소부에 각각 적절한 결정화 방법을 다르게 적용함으로써 실리콘 막의 특성을 유지하면서도 양산성을 개선하고 공정시간을 단축하며 경제성을 개선할 수 있게 된다.
본 발명은 실리콘 막의 결정화 방법으로서 우수한 특성이 요구되는 구동회로부는 레이저 어닐링 방법을 적용하고, 적정 수준의 특성이 요구되는 화소부에는 교번 자속 결정화 방법을 적용하여 목적하는 바를 달성할 수 있게 된다.
상기 레이저 어닐링 방법으로서는 당업계에서 통상적으로 사용하는 것이라면 제한 없이 사용할 수 있으나, 엑시머 레이저 어닐링 방법 또는 SLS 방법 (Sequential Lateral solidification)을 사용할 수 있다. 가장 바람직하게는 SLS 방법을 사용할 수 있다.
상기 엑시머 레이저 어닐링 방법은 실리콘 막의 결정화 방법으로서 가장 많이 사용되는 방법으로서 최근 개발되거나 상품화되는 중소형 저온 다결정 실리콘 TFT-LCD 제품에 실제 사용되는 방법이다.
도 2는 상기 엑시머 레이저 어닐링 방법을 구현하기 위한 장치를 도식적으로 나타낸 것이다.
도면 참조부호 10은 엑시머 레이저를 발생시키기 위한 레이저 빔 발생장치를, 12는 레이저 빔 발생장치에서 발생된 레이저 빔을 소정 에너지를 갖도록 감쇄 또는 균질화시키기 위한 감쇄기(Attenuator) 또는 균질기(Homogenizer)를, 14, 16 및 24는 입사된 레이저 빔을 소정 각도로 반사시키기 위한 반사경을, 18은 상기 반사경에서 반사된 레이저 빔을 집속시키기 위한 렌즈를, 26은 결정화가 이루어질 비정질 실리콘 막이 증착되어 있는 시료를 나타낸다.
엑시머 레이저 발생장치(10)에서 조사되어 감쇄기(또는 균질기)(12)에 의해 소정의 펄스와 에너지를 갖도록 된 레이저 빔은 반사경(14, 16) 및 렌즈(18)를 통해 입사된다. 입사된 빛은 반사경(24)을 거쳐 시료(26)에 조사된다. 이 레이저 빔은 시료에 증착된 비정질 실리콘을 결정화시킨다.
상기 엑시머 레이저 어닐링 방법을 개선하여 저온 다결정 실리콘 TFT의 이동도 향상(고속화)을 가능하게 하는 새로운 방법으로서 SLS 방법이 개발되어 주목을 받고 있으며, 이 방법을 본 발명의 구동회로부 실리콘 막의 결정을 결정화시키는데 사용할 수 있다. 이 방법은 유리 기판 상에 결정성과 균일도가 모두 우수한 저온 다결정 실리콘 TFT를 만들 수 있는 방법으로서 이때의 실리콘은 다결정 상태가 아닌 단결정 수준의 결정성을 나타낸다.
예를 들어, 이와 같은 SLS 방법은 상기 도 2에 나타낸 엑시머 레이저 어닐링 방법과 유사하지만, 샘플(26) 상에 또 다른 형태의 마스크를 형성하여 SLS 방법을 진행하게 된다.
상술한 엑시머 레이저 어닐링 방법 또는 SLS 방법과 같은 레이저 어닐링 방법을 사용하면 구동회로부에 요구되는 우수한 특성, 즉 100cm2/Vs 이상의 높은 이동도를 가지며, 단결정에 가까운 실리콘 막을 얻을 수 있게 된다.
화소부의 경우에는 그다지 높은 특성이 요구되지 않고, 20 내지 50cm2/Vs와 같은 적정한 수준의 이동도가 요구되고, 단결정에 가까운 실리콘 막을 형성할 필요는 없으므로 상기와 같은 레이저 어닐랑 방법을 사용하기 보다는 보다 경제적이고 양산성이 우수한 방법을 사용하는 것이 바람직하다.
본 발명의 경우 상기 화소부를 결정화시키는데 교번 자속 결정화 방법(Alternating Magnetic Flux Crystallization)을 사용할 수 있다. 이 방법은 자기장을 사용하여 폴리 실리콘의 결정화를 촉진할 수 있다. 종래의 고상 결정화 방법(SPC) 등과 비교하여, 450℃ 이하의 낮은 온도와 1시간 이하의 짧은 시간에서 실리콘의 결정화가 이루어지므로 기판의 변형이 일어나지 않으면서도 균일도가 우수한 폴리 실리콘을 얻을 수 있게 된다. 또한 금속의 주입 없이 낮은 온도와 짧은 시간에 결정화가 이루어지므로 금속의 오염이 발생하지 않게 된다.
상기 교번 자속 결정화 방법의 예를 도 3 및 도 4에 도식적으로 나타낸다.
도 3은 권선형 유도코일로 구성된 교반 자속 결정화 장치를 나타내며, 시편의 가열을 위한 흑연 가열판(30)과, 교번 자속을 유도하기 위한 권선형의 유도 코일(31)로 구성된다. 수냉 구리관으로 구성된 유도 코일(31)에 교류 전류를 인가하여 내부에서 교번 자속(F)이 발생하도록 한다. 본 발명에 따른 교번 자속(F)은 두가지 목적으로 사용되는데, 일반적인 유도가열과 마찬가지로 하부의 흑연 가열판(30)에 와전류를 발생시켜 원하는 온도까지 가열하는 동시에 유도코일(31)에서 발생하는 유도 기전력에 의한 교번 자기장의 교번 자속(F)이 유리기판(32)에 증착된 비정질 실리콘 막에서 원자간의 이동을 가속화시켜 결정화를 촉진시킨다.
이와 같이 원자간의 교번 작용을 증대시켜 결정화를 촉진하기 위해서는 유도코일(31)의 자장 크기를 증가시키는 것이 필요하며, 이 때 하부의 흑연 가열판(30)의 온도는 200 내지 500℃의 낮은 온도를 유지하여야 한다. 이를 구현하기 위해 흑연 가열판의 두께와 형상을 유도 자장의 침투 거리를 고려하여 적절히 제어하여야 한다.
이때 교번 자속(F)은 유리 기판(32)에 대하여 수직으로 인가되며, 그 주파수는 25Hz에서 10MHz의 범위가 적절하다. 흑연 가열판(30)과 유도코일(31)의 형상에 따라서 정도의 차이는 있지만, 이보다 주파수가 너무 낮으면 유도기전력이 작아 결정화 촉진과 기판 온도의 가열이 어렵고 주파수가 너무 높으면 기판 온도를 유지하기 어렵게 된다.
또한 도 3과 같은 권선형 유도 코일 외에도 도 4와 같이 평판에 적합한 스파이럴 형태의 유도 코일(41)도 사용할 수 있다. 좌측의 도시처럼 유도코일을 나선형으로 감아 교번자속(F)이 유리 기판(42)에 수평으로 인가되도록 한다. 우측의 도시는 유도코일(41)의 설치 상태를 종단면으로 나타낸 것이다. 유도코일(41)은 도 4처럼 수냉방식의 구리관을 사용할 수 있다.
상기와 같이 교번 자속 결정화 방법을 사용함으로써 열적 안정성이 취약한 기판 상에 저온에서 빠른 시간 내에 실리콘 막의 화소부의 결정을 결정화시킴으로써 양산성이 개선되고 경제성이 향상된다.
상기 기판 상에 실리콘 막을 형성하는 방법으로서는 통상 사용하는 방법이라면 제한 없이 사용할 수 있으나, 스퍼터링, 진공증착, 화학증착, 플라즈마 증착 등의 방법을 사용할 수 있다.
본 발명의 실리콘 막 결정화 방법은 우수한 특성의 다결정 실리콘 막이 요구되는 구동회로부와 적정 수준만을 요구하는 화소부에 각각 적절한 결정화 방법을 다르게 적용함으로써 실리콘 막의 특성을 유지하면서도 양산성을 개선하고 공정시간을 단축하며 경제성을 개선할 수 있게 된다.
도 1은 일반적인 LCD 패널을 도시한 도면이다.
도 2는 엑시머 레이저 결정화 장치를 나타내는 개략도이다.
도 3은 권선형 유도코일을 사용하는 교번 자속 결정화 장치를 나타내는 개략도이다.
도 4는 스파이럴 형태의 유도코일을 사용하는 교번 자속 결정화 장치를 나타내는 개략도이다.
* 도면에 사용된 부호의 설명
10: 레이저 빔 발생장치
12: 감쇄기(Attenuator) 또는 균질기(Homogenizer)
14, 16 및 24: 반사경 18: 렌즈 26:시료
30: 흑연 가열판 31: 권선형의 유도 코일 32: 유리기판
41: 스파이럴형 유도 코일 42: 유리 기판(42)
Claims (3)
- 기판 상에 실리콘 막을 형성하는 단계;상기 실리콘 막의 회로부를 레이저 어닐링 방법으로 결정화하는 단계; 및상기 실리콘 막의 화소부를 교번 자속 결정화 방법으로 결정화하는 단계를 포함하는 것을 특징으로 하는 실리콘 막의 결정화 방법.
- 제1항에 있어서, 상기 레이저 어닐링 방법이 엑시머 레이저 어닐링 방법 또는 SLS 방법인 것을 특징으로 하는 결정화 방법.
- 제1항에 있어서, 상기 기판 상에 스퍼터링, 진공증착, 화학증착, 또는 플라즈마 증착 방법을 사용하여 실리콘 막을 형성하는 것을 특징으로 하는 결정화 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0074638A KR100502336B1 (ko) | 2002-11-28 | 2002-11-28 | 실리콘 막의 결정화 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0074638A KR100502336B1 (ko) | 2002-11-28 | 2002-11-28 | 실리콘 막의 결정화 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040046648A KR20040046648A (ko) | 2004-06-05 |
| KR100502336B1 true KR100502336B1 (ko) | 2005-07-20 |
Family
ID=37342172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0074638A KR100502336B1 (ko) | 2002-11-28 | 2002-11-28 | 실리콘 막의 결정화 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100502336B1 (ko) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950014326A (ko) * | 1993-11-09 | 1995-06-15 | 조말수 | 비정질합금의 유도자장 열처리 방법 및 그 장치 |
| KR970001608A (ko) * | 1995-06-02 | 1997-01-24 | 김주용 | 다결정 실리콘막 형성방법 |
| KR19980025184A (ko) * | 1996-09-30 | 1998-07-06 | 니시무로 다이조 | 다결정 반도체 막의 제조방법 |
| KR20010054935A (ko) * | 1999-12-08 | 2001-07-02 | 김형준 | 교반자속 인가에 의한 비정질 실리콘막의 저온 결정화 장치 |
| KR20020058271A (ko) * | 2000-12-29 | 2002-07-12 | 구본준, 론 위라하디락사 | 박막 트랜지스터 및 그 제조방법 |
| KR20030052562A (ko) * | 2001-12-21 | 2003-06-27 | 주식회사 엘지이아이 | 자기장 및 자외선을 이용한 저온 폴리 실리콘 박막제조장치 및제조방법 |
-
2002
- 2002-11-28 KR KR10-2002-0074638A patent/KR100502336B1/ko active IP Right Grant
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950014326A (ko) * | 1993-11-09 | 1995-06-15 | 조말수 | 비정질합금의 유도자장 열처리 방법 및 그 장치 |
| KR970001608A (ko) * | 1995-06-02 | 1997-01-24 | 김주용 | 다결정 실리콘막 형성방법 |
| KR19980025184A (ko) * | 1996-09-30 | 1998-07-06 | 니시무로 다이조 | 다결정 반도체 막의 제조방법 |
| KR20010054935A (ko) * | 1999-12-08 | 2001-07-02 | 김형준 | 교반자속 인가에 의한 비정질 실리콘막의 저온 결정화 장치 |
| KR20020058271A (ko) * | 2000-12-29 | 2002-07-12 | 구본준, 론 위라하디락사 | 박막 트랜지스터 및 그 제조방법 |
| KR20030052562A (ko) * | 2001-12-21 | 2003-06-27 | 주식회사 엘지이아이 | 자기장 및 자외선을 이용한 저온 폴리 실리콘 박막제조장치 및제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040046648A (ko) | 2004-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100364944B1 (ko) | 반도체 박막의 제조 방법 | |
| KR100348342B1 (ko) | 레이저 어닐링 방법 및 장치 | |
| KR100379361B1 (ko) | 실리콘막의 결정화 방법 | |
| US6741621B2 (en) | Laser irradiation apparatus and method of treating semiconductor thin film | |
| US6495405B2 (en) | Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films | |
| KR100349021B1 (ko) | 레이저 시스템, 반도체막 처리방법 및 반도체장치 제작방법 | |
| JP2923016B2 (ja) | 薄膜半導体の製造方法及びその装置 | |
| US6686978B2 (en) | Method of forming an LCD with predominantly <100> polycrystalline silicon regions | |
| US20080087895A1 (en) | Polysilicon thin film transistor and method of fabricating the same | |
| KR20050028136A (ko) | 엑시머 레이저를 이용한 비정질 실리콘 박막 결정화 방법 | |
| US5808318A (en) | Polycrystalline semiconductor thin film for semiconductor TFT on a substrate having a mobility in a longitudinal direction greater than in a width direction | |
| JP2002280569A (ja) | 主として＜１００＞配向した多結晶シリコン膜上に薄膜トランジスタを形成する方法 | |
| KR101133827B1 (ko) | 박막 트랜지스터의 제조 방법 및 박막 트랜지스터 | |
| US5580801A (en) | Method for processing a thin film using an energy beam | |
| US7767558B2 (en) | Method of crystallizing amorphous silicon and device fabricated using the same | |
| US20030148566A1 (en) | Production method for flat panel display | |
| JP2603418B2 (ja) | 多結晶半導体薄膜の製造方法 | |
| JP2000058478A (ja) | エキシマレーザアニール装置および半導体膜の製造方法 | |
| KR100502336B1 (ko) | 실리콘 막의 결정화 방법 | |
| TW587295B (en) | Method of laser crystallization | |
| KR100611040B1 (ko) | 레이저 열처리 장치 | |
| KR100480552B1 (ko) | 실리콘막의결정화방법 | |
| JPH09162121A (ja) | 半導体装置の製造方法 | |
| JP3966923B2 (ja) | 半導体作製方法および半導体装置の作製方法 | |
| KR100617035B1 (ko) | 결정화 장비 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130628 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140701 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150701 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160629 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20170704 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20180702 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20190701 Year of fee payment: 15 |