KR970001608A - 다결정 실리콘막 형성방법 - Google Patents
다결정 실리콘막 형성방법 Download PDFInfo
- Publication number
- KR970001608A KR970001608A KR1019950014601A KR19950014601A KR970001608A KR 970001608 A KR970001608 A KR 970001608A KR 1019950014601 A KR1019950014601 A KR 1019950014601A KR 19950014601 A KR19950014601 A KR 19950014601A KR 970001608 A KR970001608 A KR 970001608A
- Authority
- KR
- South Korea
- Prior art keywords
- temperature
- annealing
- magnetic field
- predetermined
- hydrogen plasma
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 비정질 실리콘을 다결정 실리콘으로 재결정화시키는 저온 어닐링 공정 중 수소플라즈마 분위기에서 자기장을 인가하여 막특성을 향상시키는 다결정 실리콘막 형성방법에 관한 것이다.
이러한 본 발명의 다결정 실리콘막 형성방법은 기판위에 형성시킨 비정질 실리콘 막을 소결로의 온도를 소정 온도까지 상승시켜 소정시간 동안 어닐링하는 제1공정과, 제1공정 후, 다시 소결로의 온도를 소정량 만큼 서서히 상승시켜 소정온도에 도달한 때, 자기장을 인가하고 수소 플라즈마 분위기에서 소정시간 어닐링하는 제2공정과, 제2공정 후, 자기장을 제거하고, 수소 플라즈마 분위기에서 소정시간 어닐링하는 제3공정과, 제3공정후, 서서히 소결로의 온도를 하강시켜 상온까지 냉각하는 제4공정으로 이루어진 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 다결정 실리콘막 형성방법을 설명하기 위한 그래프, 제2도는 본 발명의 제2실시예에 따른 다결정 실리콘막 형성방법을 설명하기 위한 그래프, 제3도는 본 발명의 제3실시예에 따른 다결정 실리콘막 형성방법을 설명하기 위한 그래프, 제4도는 본 발명의 제4실시예에 따른 다결정 실리콘막 형성방법을 설명하기 위한 그래프.
Claims (10)
- 기판위에 형성시킨 비정실 실리콘 막을 소결로의 온도를 소정온도까지 상승시켜 소정시간 동안 어닐링하는 제1공정과, 상기 제1공정 후, 다시 소결로의 온도를 소정량 만큼 서서히 상승시켜 소정온도에 도달한 때, 자기장을 인가하고 수소 플라즈마 분위기에서 소정시간 어닐링하는 제2공정과, 상기 제2공정 후, 자기장을 제거하고, 수소 플라즈마 분위기에서 소정시간 어닐링하는 제3공정과, 상기 제3공정 후, 서서히 소결로의 온도를 하강시켜 상온까지 냉각하는 제4공정으로 이루어진 것을 특징으로 하는 다결정 실리콘막 형성방법.
- 제1항에 있어서, 상기 제3공정 후 상기 제4공정단계전에 수소 플라즈마를 제거한 상태로 다시 소정시간 어닐링하는 공정을 더 포함하는 것을 특징으로 하는 다결정 실리콘막 형성방법.
- 제1항 또는 제2항에 있어서, 상기 제2공정의 소결온도는 500∼600℃범위인 것을 특징으로 하는 다결정 실리콘막 형성방법.
- 제1항 또는 제2항에 있어서, 상기 제3공정의 자기장 인가시간은 24시간 이내인 것을 특징으로 하는 다결정 실리콘막 형성방법.
- 제3항에 있어서, 상기 제3공정의 자기장 인가시간은 24시간 이내인 것을 특징으로 하는 다결정 실리콘막 형성방법.
- 기판위에 형성시킨 비정질 실리콘 막을 소결로의 온도를 상승시켜 소정시간 동안 어닐링하는 제1공정과, 상기 제1공정 후, 다시 소결로의 온도를 소정량 만큼 서서히 상승시켜 소정온도에 도달한 때, 자기장을 인가하고 수소 플라즈마 분위기에서 소정시간 어닐링하는 제2공정과, 상기 제2공정 후, 자기장을 제거하고, 수소 플라즈마 분위기에서 소정시간 어닐링하는 제3공정과, 상기 제3공정 후, 수소 플라즈마 분위기에서 온도를 서서히 강하시켜 소정온도까지 냉각시키는 제4공정과, 상기 제4공정 후, 냉각된 소정온도를 유지하면서 소정시간 동안 수소 분위기에서 어닐링 하는 제5공정과, 상기 제5공정 후, 소결로의 온도를 상온까지 냉각하는 제6공정으로 이루어진 것을 특징으로 하는 다결정 실리콘막 형성방법.
- 제6항에 있어서, 제3공정과 제4공정 사이에 수소 플라즈마를 제거한 상태로 다시 소정시간 어닐링하는 공정을 더 포함하는 것을 특징으로 하는 다결정 실리콘막 형성방법.
- 제6항 또는 제7항에 있어서, 상기 제2공정의 소결온도는 500∼600℃ 범위인 것을 특징으로 하는 다결정 실리콘막 형성방법.
- 제6항 또는 제7항에 있어서, 상기 제3공정의 자기장 인가시간은 24시간 이내인 것을 특징으로 하는 다결정 실리콘막 형성방법.
- 제9항에 있어서, 상기 제3공정의 자기장 인가시간은 24시간 이내인 것을 특징으로 하는 다결정 실리콘막 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950014601A KR0167658B1 (ko) | 1995-06-02 | 1995-06-02 | 다결정 실리콘막 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950014601A KR0167658B1 (ko) | 1995-06-02 | 1995-06-02 | 다결정 실리콘막 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970001608A true KR970001608A (ko) | 1997-01-24 |
KR0167658B1 KR0167658B1 (ko) | 1999-01-15 |
Family
ID=19416405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950014601A KR0167658B1 (ko) | 1995-06-02 | 1995-06-02 | 다결정 실리콘막 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0167658B1 (ko) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6451637B1 (en) | 1998-07-10 | 2002-09-17 | L.G. Philips Lcd Co., Ltd. | Method of forming a polycrystalline silicon film |
US6524662B2 (en) | 1998-07-10 | 2003-02-25 | Jin Jang | Method of crystallizing amorphous silicon layer and crystallizing apparatus thereof |
KR100365328B1 (ko) * | 1998-10-22 | 2003-03-06 | 엘지.필립스 엘시디 주식회사 | 플라즈마를이용한비정질막의결정화장비 |
KR100365327B1 (ko) * | 1998-10-22 | 2003-03-15 | 엘지.필립스 엘시디 주식회사 | 전계와플라즈마를이용한비정질막의결정화장비 |
KR100502336B1 (ko) * | 2002-11-28 | 2005-07-20 | 삼성에스디아이 주식회사 | 실리콘 막의 결정화 방법 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100480367B1 (ko) * | 1997-07-15 | 2005-07-18 | 엘지.필립스 엘시디 주식회사 | 비정질막을결정화하는방법 |
KR100689318B1 (ko) * | 2004-11-05 | 2007-03-08 | 엘지.필립스 엘시디 주식회사 | 다결정 박막트랜지스터의 제조방법 |
-
1995
- 1995-06-02 KR KR1019950014601A patent/KR0167658B1/ko not_active IP Right Cessation
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6451637B1 (en) | 1998-07-10 | 2002-09-17 | L.G. Philips Lcd Co., Ltd. | Method of forming a polycrystalline silicon film |
US6524662B2 (en) | 1998-07-10 | 2003-02-25 | Jin Jang | Method of crystallizing amorphous silicon layer and crystallizing apparatus thereof |
KR100365328B1 (ko) * | 1998-10-22 | 2003-03-06 | 엘지.필립스 엘시디 주식회사 | 플라즈마를이용한비정질막의결정화장비 |
KR100365327B1 (ko) * | 1998-10-22 | 2003-03-15 | 엘지.필립스 엘시디 주식회사 | 전계와플라즈마를이용한비정질막의결정화장비 |
KR100502336B1 (ko) * | 2002-11-28 | 2005-07-20 | 삼성에스디아이 주식회사 | 실리콘 막의 결정화 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR0167658B1 (ko) | 1999-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Crowder et al. | Low-temperature single-crystal Si TFTs fabricated on Si films processed via sequential lateral solidification | |
EP2219209A3 (en) | Method of forming insulating film and method of producing semiconductor device | |
EP0984483A3 (en) | Semiconductor substrate and method for producing the same | |
KR970001608A (ko) | 다결정 실리콘막 형성방법 | |
KR950034626A (ko) | 반도체 장치 제조 방법 | |
KR970027350A (ko) | In 706형 철-니켈 초합금으로부터 고온 안정성을 지닌 재료뭉치를 만드는 방법 | |
KR940016563A (ko) | 폴리실리콘 박막트랜지스터의 수소화처리방법 | |
KR940004726A (ko) | 반도체 장치의 제조방법 | |
KR960031366A (ko) | 펀칭성 향상 결정 이방성 전기강 제조에서의 산화 마그네슘 코팅 및 처리 | |
US6797645B2 (en) | Method of fabricating gate dielectric for use in semiconductor device having nitridation by ion implantation | |
KR970030476A (ko) | 반도체 소자의 bpsg 형성방법 | |
KR960012633B1 (ko) | 젖음성(wettability)향상을 위한 SOI 웨이퍼의 암모니아 급속열처리 | |
KR940022752A (ko) | 박막 트랜지스터의 채널 폴리 제조방법 | |
KR940001270A (ko) | 반도체장치의 제조방법 | |
JPH04120721A (ja) | 半導体装置およびその製造方法 | |
KR950015661A (ko) | 박막 트랜지스터의 제조방법 | |
KR960015712A (ko) | 폴리실리콘의 재결정화에 의한 실리콘막 패턴 형성방법 | |
KR970003672A (ko) | 실리콘 웨이퍼 게터링 영역 형성방법 | |
KR970030863A (ko) | 박막 트랜지스터의 게이트 절연막 제조방법 | |
CN114121609A (zh) | 解决FinFET工艺中无定型硅团聚的方法 | |
KR950015636A (ko) | 반도체 소자의 게이트 산화막 형성방법 | |
KR970052100A (ko) | 반도체 장치 제작에서의 도펀트 활성화 방법 | |
KR960002813A (ko) | 반도체 트랜지스터 제조 방법 | |
JPH01169932A (ja) | 半導体装置の製造方法 | |
KR960032618A (ko) | 고융점 금속 질화막 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120807 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20130814 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20140820 Year of fee payment: 17 |
|
EXPY | Expiration of term |