KR100689318B1 - 다결정 박막트랜지스터의 제조방법 - Google Patents

다결정 박막트랜지스터의 제조방법 Download PDF

Info

Publication number
KR100689318B1
KR100689318B1 KR1020040089940A KR20040089940A KR100689318B1 KR 100689318 B1 KR100689318 B1 KR 100689318B1 KR 1020040089940 A KR1020040089940 A KR 1020040089940A KR 20040089940 A KR20040089940 A KR 20040089940A KR 100689318 B1 KR100689318 B1 KR 100689318B1
Authority
KR
South Korea
Prior art keywords
thin film
forming
boron
silicon thin
amorphous silicon
Prior art date
Application number
KR1020040089940A
Other languages
English (en)
Other versions
KR20060040370A (ko
Inventor
서현식
남대현
최낙봉
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040089940A priority Critical patent/KR100689318B1/ko
Publication of KR20060040370A publication Critical patent/KR20060040370A/ko
Application granted granted Critical
Publication of KR100689318B1 publication Critical patent/KR100689318B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B30/00—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions
    • C30B30/04—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions using magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 전기특성을 더욱 향상시키고, 소비전력을 줄일 수 있도록 한 다결정 박막트랜지스터의 제조방법에 관한 것으로, 기판을 준비하는 단계와, 상기 기판 상에 비정질 실리콘박막을 형성하는 단계와, 상기 비정질 실리콘박막에 붕소(Boron)을 도핑하는 단계와, 상기 붕소가 도핑된 비정질 실리콘박막에 교번자기장을 인가한 상태에서 열처리하여, 다결정 실리콘박막을 형성하는 단계와, 상기 다결정 실리콘박막을 패터닝하여 액티브패턴을 형성하는 단계와, 상기 액티브패턴 상에 게이트전극을 형성하는 단계와, 상기 액티브패턴의 양측 영역에 소스영역 및 드레인영역을 형성하는 단계 및 상기 소스영역과 연결되는 소스전극 및 상기 드레인영역과 연결되는 드레인전극을 형성하는 단계를 포함하여 이루어지는 다결정 박막트랜지스터의 제조방법을 제공한다.
박막트랜지스터, 다결정, 교번자기장, 수소화붕소(BHx)

Description

다결정 박막트랜지스터의 제조방법{METHOD FOR FRABRICATING POLYCRYSTALLINE THIN FILM TRANSISTOR}
도1a ~ 도1i는 본 발명에 의한 다결정 박막트랜지스터의 제조방법을 나타낸 도면.
도2는 교번자기장 발생장치를 개략적을 나타낸 도면.
도3은 수소의 함량변화에 따른 소자의 전기적 특성을 나타낸 그래프.
** 도면의 주요부분에 대한 부호의 설명 **
110: 기판 111: 버퍼층
121 : 게이트전극 122 : 소스전극
123 : 드레인전극 124S: 소스영역
124D : 드레인영역 124C : 채널영역
본 발명은 다결정 박막트랜지스터에 관한 것으로, 보다 상세하게는 소자의 전기특성을 더욱 향상시킬 수 있도록한 다결정 박막트랜지스터의 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 제1기판인 컬러필터(color filter) 기판과 제2기판인 어레이(array)기판 및 상기 컬러필터기판과 어레이기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
이때, 상기 액정표시장치의 스위칭소자로는 일반적으로 박막트랜지스터(Thin Film Transistor; TFT)를 사용하며, 상기 박막트랜지스터의 채널층으로는 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(polycrystalline silicon)을 사용한다.
상기 비정질 실리콘 박막트랜지스터는 캐리어(carrier)인 전자의 전계효과 이동도(field effect mobility)(<1cm2/Vsec)로는 1MHz 이상의 고속 동작을 요구하는 CMOS(Complementary Metal Oxide Semiconductor) 등과 같은 주변회로에 이용하는 데는 한계가 있다.
이에 따라 전계효과 이동도가 상기 비정질 실리콘 박막트랜지스터에 비해 큰 다결정 실리콘(polycrystalline silicon) 박막트랜지스터를 이용하여 유리기판 위에 화소부와 구동회로부를 동시에 집적하는 연구가 활발히 진행되고 있다.
다결정 실리콘 박막트랜지스터 기술은 비정질 실리콘 박막트랜지스터에 비해 낮은 감광도와 높은 전계효과 이동도를 실현할 수 있으므로 화소 어레이(pixel array)와 구동회로를 동일 기판에 직접 제작할 수 있다는 장점이 있다.
이러한 집적화에 의해 종래 필요하였던 구동 집적회로(driver Integrated Circuit; driver IC)와 화소 어레이를 연결하는 추가 공정이 불필요하여 생산성 및 신뢰성이 크게 향상될 수 있으며, 전술한 바와 같이 상기 다결정 실리콘 박막의 우수한 특성으로 인해 더 작고 뛰어난 성능의 박막 트랜지스터의 제작이 가능하다는 장점이 있다.
한편, 상기와 같은 다결정 실리콘 박막트랜지스터를 제작하는 방법으로는 크게 다결정 실리콘 박막을 기판 위에 직접 증착하는(as-deposition) 방법과 기판 위에 비정질 실리콘박막을 증착한 후, 결정화하는 방법이 있다.
다결정 실리콘박막을 제작하기 위한 결정화방법은 고상결정화(Solid Phase Crystallization; SPC)방법과 엑시머레이져(Excimer Laser; EL)를 이용한 결정화 방법이 있다.
고상결정화방법은 비교적 간단한 공정으로도 균일한 다결정 실리콘박막을 얻을 수 있지만, 열처리 온도가 600℃이상의 고온이고 열처리 시간도 수십 시간 정도로 길어서 유리기판을 사용하기 어렵고, 공정시간이 길어지는 단점이 있다. 또한, 상기 고상결정화방법으로 얻어진 다결정 실리콘 박막은 보통 수㎛ 수준의 비교적 큰 그레인(grain)을 가지나 상기 그레인 내에 결함(defect)으로 인해, 박막트랜지스터의 성능을 저하시키는 문제점이 있다.
한편, 결정화온도 및 공정시간을 단축시키기 위한 금속유도결정화(Metal Induced Crystallization; MIC)방법을 사용할 수 있으나, 상기 금속유도결정화는 의 경우 금속층을 이용하여 실리콘의 결정화 온도를 낮추었지만, 상기 금속의 오염에 의해 소자특성에서 누설전류(leakage current)가 크다는 단점을 가지고 있다.
레이져 결정화방법은 비정질 실리콘을 증착하고, 상기 비정질 실리콘에 레이져 조사를 통해 용융시킨 후, 이를 재결정화시키는 것으로, 공정시간이 짧고, 그레인의 크기를 2000Å 이상 형성할 수 있기 때문에, 우수한 전기적 특성을 얻을 수 있다는 장점이 있다. 하지만, 공정창(process window)이 좁아 재연성과 균일성(uniformity)이 떨어진다는 문제점을 가지고 있다.
따라서, 본 발명은 상기한 바와 같은 문제점을 해결하기 위해서 고안된 것으로, 본 발명의 목적은 결정화 공정시간을 줄이고, 소자의 재연성을 향상시킬 수 있는 다결정 박막트랜지스터의 제조방법을 제공하는 데 있다.
본 발명의 다른 목적은 전기적 특성을 더욱 향상시킬 수 있는 다결정 박막트랜지스터의 제조방법을 제공하는 데 있다.
기타, 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 상세하게 설명될 것이다.
상기한 목적을 달성하기 위한 본 발명의 박막트랜지스터 제조방법은 기판을 준비하는 단계와, 상기 기판 상에 비정질 실리콘박막을 형성하는 단계와, 상기 비정질 실리콘박막에 붕소(Boron)와 수소를 도핑하는 단계와, 상기 붕소이 도핑된 비정질 실리콘박막에 교번자기장을 인가한 상태에서 열처리하여, 다결정 실리콘박막을 형성하는 단계와, 상기 다결정 실리콘박막을 패터닝하여 액티브패턴을 형성하는 단계와, 상기 액티브패턴 상에 게이트전극을 형성하는 단계와, 상기 액티브패턴의 양측 영역에 소스영역 및 드레인영역을 형성하는 단계 및 상기 소스영역과 연결되는 소스전극 및 상기 드레인영역과 연결되는 드레인전극을 형성하는 단계를 포함하여 이루어진다.
상기 비정질 실리콘박막에 붕소을 도핑하는 단계는, 붕소와 수소가 결합된 수소화붕소(BHx)를 도핑하는 단계를 포함하여 이루어진다. 그리고, 상기 수소화붕소(BHx)의 붕소에 대한 수소의 함량은 50% 이하이며, 더욱 바람직하게는 10 ~ 20% 범위를 갖는다.
한편, 상기 기판과 비정질 실리콘박막 사이에 버퍼층을 형성하는 단계를 더 포함할 수도 있으며, 상기 액티브패턴과 게이트전극 사이에 게이트절연막을 형성하는 단계와, 상기 게이트전극을 포함하는 기판 전면에 제2절연막을 형성하는 단계 및 상기 제1 및 제2절연막을 식각하여 상기 소스영역의 일부를 노출시키는 소스콘택홀 및 상기 드레인영역을 노출시키는 드레인콘택홀을 형성하는 단계를 더 포함하여 이루어진다. 그리고. 상기 소스콘택홀을 통해 상기 소스영역과 소스전극을 전기적으로 연결시키고, 상기 드레인콘택홀을 통해 상기 드레인영역과 드레인전극을 전 기적으로 연결시키게 된다.
또한, 본 발명에 의한 다결정 박막트랜지스터의 제조방법은 기판을 준비하는 단계와, 상기 기판 상에 비정질 실리콘박막을 형성하는 단계와, 상기 비정질 실리콘박막에 (BHx)를 도핑하는 단계와, 상기 붕소이 도핑된 비정질 실리콘박막에 교번자기장을 인가한 상태에서 열처리하여, 다결정 실리콘박막을 형성하는 단계와, 상기 다결정 실리콘박막을 패터닝하여 액티브패턴을 형성하는 단계와, 상기 액티브패턴 상에 제1절연막을 형성하는 단계와, 상기 액티브패턴과 대응하는 제1절연막 상에 게이트전극을 형성하는 단계와, 상기 게이트전극을 마스크로 하여 상기 액티브패턴의 양측 영역에 불순물을 도핑함으로써, 소스영역 및 드레인영역을 형성하는 단계와, 상기 소스영역 및 드레인영역을 포함하는 기판 상부에 제2절연막을 형성하는 단계와, 상기 소스영역을 노출시키는 소스콘택홀과 상기 드레인영역을 노출시키는 드레인콘택홀을 형성하는 단계 및 상기 소스콘택홀을 통해 상기 소스영역과 연결되는 소스전극 및 상기 드레인콘택홀을 통해 상기 드레인영역과 연결되는 드레인전극을 형성하는 단계를 포함하여 이루어진다.
그리고, 상기 수소화붕소(BHx)는 붕소에 대한 수소의 함량은 50% 이하이며, 더욱 바람직하게는 10 ~ 20% 범위를 갖는다.
상기한 바와 같이, 본 발명은 교번자기장(Alternating Magnetic Field)을 이용한 결정화방법을 통해 다결정 실리콘을 형성한다. 교번자기장을 이용한 결정화방법은 500℃ 이하의 저온에서 결정화가 가능하기 때문에, 열적 안정성이 취약한 유리기판의 손상없이 다결정 실리콘박막을 형성할 수 있으며, 고상결정화방법에 비하 여 결정화 공정시간이 짧다. 그리고, 비정질 실리콘박막을 증착한 이후에, 상기 비정질 실리콘박막의 전면에 걸쳐서 교번자기장을 균일하게 인가하기 때문에, 소자의 재현성 및 균일성도 우수하다.
아울러, 본 발명은 수소화붕소(BHx)를 이용하는 동시에 상기 교번자기장을 인가함으로써 문턱전압을 줄이고, 이동도를 향상시킴으로써, 소자특성을 더욱 개선할 수 있다.
즉, 기판 상에 비정질 실리콘박막을 형성하고, 상기 비정질 실리콘박막에 수소화붕소(BHx)를 도핑한 후, 교번자기장을 인가한 상태에서 열처리를 실시하게 되면, 상기 붕소는 비정질 실리콘박막 내에 결정화핵을 형성하고, 상기 수소는 결정화된 다결정 실리콘박막에 존재하여 소자특성을 저하시키는 결함을 상쇄시키는 역할을 하게된다. 따라서, 상기 수소의 함량을 증가시킴에 따라, 소자의 전기특성 즉, 이동도 향상 및 문턱전압을 낮출 수가 있다.
이하, 첨부한 도면을 통해 본 발명에 의한 다결정 박막트랜지스터의 제조방법에 대하여 더욱 상세하게 설명하도록 한다.
도1a ~ 도1i는 본 발명에 따른 다결정 박막트랜지스터의 제조방법을 나타낸 공정 단면도이고, 도2는 본 발명에 사용되는 교번자기장 발생기를 개략적으로 나타낸 것이다.
먼저, 도1a에 도시된 바와 같이, 박막트랜지스터를 형성하고자 하는 기판(110)을 준비한 후, 상기 기판(110) 상에 실리콘산화막(SiO2)으로 구성되는 버퍼층(111)을 형성한다.
이어서, 도1b에 도시된 바와 같이, 상기 버퍼층(111) 위에 비정질 실리콘박막(120)을 형성한다. 이때, 상기 버퍼층(111)은 기판(110) 내에 존재하는 나트륨(natrium; Na) 등의 불순물이 공정 중에 상부층으로 침투하는 것을 차단하는 역할을 한다.
이와 같이, 비정질 실리콘박막(120)이 형성한 다음, 상기 비정질 실리콘박막(120) 내에 수소화붕소(BHx)를 도핑한다(도 1c). 이때, 붕소(B)와 수소(H)가 상기 비정질 실리콘박막(120) 내에 함께 도핑되며, 상기 붕소에 대한 수소의 함량은 약 50% 이하로 조절한다. 예를 들어, 붕소의 도핑농도가 1010/㎤ ~ 1013/㎤ 범위를 가질 때, 상기 수소는 최대 510/㎤ ~ 513/㎤ 범위를 넘지 않도록 한다.
이어서, 도1d에 도시된 바와 같이, 상기 붕소와 수소가 함께 도핑된 비정질 실리콘박막(120)에 교번자기장을 인가하면서, 열처리를 실시함에 따라, 결정화된 다결정 실리콘박막(120')을 형성한다. 이때, 상기 붕소는 결정화핵으로 작용하여 결정화를 촉진시켜, 결정화속도 및 결정화특성을 향상시키는 역할을 하게 된다.
상기 교번자기장을 비정질 실리콘에 인가하는 교번자기장 발생장치는 도2에 도시된 바와 같이, 교번자기장을 유도하기 위한 권선형(solenoid type)의 유도코일(induction coil)(260)과 시편(210; 즉, 비정질 실리콘박막이 증착되어 있는 기판)의 가열을 위한 흑연(graphite) 하부 가열판(250)으로 구성된다. 이때, 교류전류로는 14kHz의 주파수를 사용할 수 있다.
상기 유도코일(260)에 교류전류가 인가되면, 자기장(magnetic field)의 변화 에 의해 유도가열(induction heating) 및 줄열이 발생한다.
상기 유도가열은 강자성체(ferromagnetic materials)에서 한 방향으로 자화(磁化)되었다가 반대방향으로 자화될 때 일어나는 분자(molecule)들의 마찰에 의해서 발생하게 된다.
그리고, 상기 줄열은 비자성체(nonmagnetic materials)인 전도체(conducting materials)에서 발생하게 된다. 즉, 교류전류에 의한 자기장의 변화로 유도기전력(induced electromotive force)이 형성되고, 상기 유도기전력에 의한 와상(渦狀) 전류(eddy current)의 발생에 의해 줄열이 발생하게 된다.
비정질 실리콘은 상온에서의 비저항(resistivity)값이 106~1010Ω㎝로써, 유도기전력에 의한 줄열이 발생하지 않지만, 외부 가열에 의해서 비정질 실리콘의 온도가 상승될 경우에는 상기 비저항이 급격히 감소하게 되어, 줄열이 발생하게 된다. 다시말해, 500℃에서 상기 비정질 실리콘은 0.01~10Ωcm의 비저항 값을 갖게 되는데, 이러한 비저항 값은 유도가열에서 흑연(250)의 비저항 값인 0.001~1Ωcm에 근접한다. 따라서, 유도기전력에 의한 줄열이 발생하게 된다.
그러므로, 하부 유리기판(210)은 낮은 온도로 유지되면서 기판의 변형을 억제하고, 비정질 실리콘의 선택적인 줄열이 가능하여 상기 비정질 실리콘의 결정화를 촉진시키게 된다.
한편, 상기 실리콘박막 내에 도핑된 붕소는 전술한 바와 같이 비정질 실리콘의 결정화핵으로 작용하여 결정화를 촉진시키게 되는데, 특히, 그레인의 크기를 증 가시킴으로써, 문턱전압 감소 및 이동도 향상과 같은 전기적특성을 향상시키는 역할을 하게 된다.
또한, 붕소와 함께 실리콘박막 내에 첨가된 수소는 결정화된 실리콘박막에 존재하는 결함, 예를들어, 결정화가 정상적으로 이루어지지 않는 비정질 실리콘 영역, 그레인들간의 경계 및 뎅글링본드(dangling bond)와 같이, 전기적특성을 저하시키는 요소들과 결합하여, 위와 같은 결함들이 전기특성을 저하시키는 것을 방지한다. 따라서, 상기 수소의 함량에 따라, 붕소만 도핑된 경우에 비해, 문턱전압을 더욱 낮출 수 있으며, 이동도를 더욱 향상시킬 수 있다.
도3은 붕소에 대한 수소의 함량변화에 따른 박막트랜지스터의 전기특성을 측정한 그래프를 나타낸 것으로, 결정화 전에 비정질 실리콘에 주입된 붕소의 도핑농도가 2×1012㎤ 일때, 상기 붕소에 대한 수소의 함량변화에 의한 문턱전압의 변화를 나타낸 것이다. 그래프 상에서 문턱전압은, 전류(Id)가 1×10-8A(10㎁)이고, 소스와 드레인 간의 전압(Vd)가 -0.1V 일때의 게이트전압(Vg)으로 정의하기로 한다.
그래프에서 A와 B는 붕소에 대한 수소의 함량이 5%일때, Vd가 각각 -0.1V, -10V인 경우를 나타낸 것이고, C와 D는 붕소에 대한 수소의 함량이 10%일때, Vd가 각각 -0.1V, -10V인 경우를 나타낸 것이다.
그래프 상에 나타낸 바와 같이, 수소의 함량의 변화에 따라, 문턱전압(Vth)의 특성이 달라지는 것을 확인할 수가 있다. 특히, A와 C를 비교할 때, 수소함량이 5%인 경우, 문턱전압은 약 -12V(Vth1) 였으나, 수소함량이 10%로 증가하게 되면, 문 턱전압은 약 -7.5V(Vth2)로 낮아지게 된다. 참고로, A의 측정된 이동도는 10㎠/Vs이고, C의 측정된 이동도는 15㎠/Vs이다.
아울러, 그래프 상에 나타내지는 않았지만, 비정질 실리콘에 붕소를 도핑했을 때와, 도핑하지 않는 경우의 전기특성을 비교해 보면, 상기 붕소가 도핑된 경우, 문턱전압이 도핑되지 않는 경우에 비해, 문턱전압이 낮고, 이동도가 높아진 것을 확인 할 수 있다.
이와 같이, 본 발명에서는 비정질 실리콘에 붕소를 도핑함으로써, 소자의 전지적 특성을 향상시킬 수가 있다. 이것은, 상기 붕소가 비정질 실리콘의 결정화핵으로 작용하여, 그레인의 크기를 증가시키기 때문이다.
또한, 본 발명은 붕소와 함께 수소를 주입함으로써, 문턱전압을 더욱 낮추고, 이동도를 더욱 증가시킬 수가 있다. 이것은, 상기 수소가 그레인의 경계 및 결정화가 정상적으로 이루어지는 않고 남아 있는 비정질 실리콘과 같은 결함과 작용하여, 위와 같은 결함들이 소자의 전기특성을 저하시키는 것을 막아주기 때문이다.
계속해서, 상기한 바와 같은 결정화방법(도1a~도1d 참조)을 통해, 얻어진 다결정 실리콘박막을 이용한 박막트랜지스터의 제조방법을 설명한다.
우선, 결정화된 실리콘박막(120')을 패터닝하여, 도1e에 도시된 바와 같이, 다결정 실리콘으로 이루어진 액티브패턴(124)을 형성한다.
이후에, 상기 액티브패턴(124)을 포함하는 기판(110) 전면에 제1절연막(115A)을 형성하고, 상기 제1절연막(115A) 위에 게이트금속층(미도시)을 증착한 후 , 이를 패터닝하여, 도1f에 도시된 바와 같이, 게이트전극(121)을 형성한다. 이때, 상기 게이트전극(121)은 제1절연막(115A) 위에 알루미늄(aluminium; Al), 알루미늄 합금, 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 등과 같은 도전성 금속물질을 증착한 후, 포토리소그래피 공정을 이용하여 상기 금속물질을 패터닝함으로써 형성할 수 있으며, 상기 게이트전극(121)은 액티브패턴(124)의 양쪽 일부영역을 커버하지 않도록 형성한다.
이어서, 상기 게이트전극(121)을 마스크로하여 상기 액티브층(124)의 양측영역에 소(B) 등의 3족 원소를 고농도로 주입함으로써, 도1g에 도시된 바와 같이, 저항성 접촉층(ohmic contact layer)인 소오스영역(124S) 및 드레인영역(124D)을 형성하고, 채널영역(124C)을 정의한다. 이때, 상기 게이트전극(121)은 액티브패턴의 채널영역(124C)에 불순물 이온이 침투하는 것을 방지하는 이온-스토퍼(ion stopper)의 역할을 하게 된다.
이후에, 도1h에 도시된 바와 같이, 상기 게이트전극(121)을 포함하는 기판 전면에 제2절연막(115B)을 도포한 후, 상기 소스영역(124S)을 노출시키는 소스콘택홀(140A)과 드레인영역(124D)을 노출시키는 드레인콘택홀(140B)을 형성한다.
다음으로, 도4i에 도시된 바와 같이, 상기 제2절연막(115B) 상에 도전성 금속물질을 증착한 후, 이를 패터닝하여, 상기 소스콘택홀(140A)을 통해 소스영역(124S)과 전기적으로 접속하는 소스전극(122)과, 상기 드레인콘택홀(140B)을 통해 드레인영역(124D)과 전기적으로 접속하는 드레인전극(123)을 형성을 형성함으로써, 박막트랜지스터를 제작할 수 있다.
이어서, 도면에 도시하지는 않았지만, 상기 소스전극 및 드레인전극을 포함하는 기판 전면에 보호막을 형성하고, 상기 소스전극 및 드레인전극을 노출시키는 콘택홀을 형성한 다음, 응용하고자 하는 소자의 목적에 맞게 상기 콘택홀을 통해 전극 간을 서로 연결할 수도 있다.
상술한 바와 같이, 본 발명은 붕소와수소를 비정질 실리콘 내에 도핑한 후, 교류전기장을 통해 상기 비정질 실리콘을 결정화시킴으로써, 전기특성을 향상시킬 수 있는 박막트랜지스터의 제조방법을 제공하는 것으로, 특히, 본 발명에서는 결정화 전에 비정질 실리콘에 수소화붕소를 도핑하여, 소자의 전기적 특성을 더욱 향상시키 킬 수 있도록 한다. 아울러, 주입되는 수소함량을 조절함으로써, 소자의 문턱전압을 더욱 낮추고, 이동도를 향상킬 수 있도록 한다.
즉, 본 발명의 기본 개념은 비정질 실리콘에 붕소 및 수소를 함께 주입한 후, 교번자기장을 통한 비정질 실리콘의 결정화 공정을 포함하는 소자의 제조방법에 관한 것으로, 본 발명에 의해 제작된 박막트랜지스터는 액정표시소자 뿐만 아니라, 유기발광소자의 구동소자로도 적용될 수 있으며, 태양전지, 이미지 센서 등의 반도체 소자 제작에도 사용될 수 있다.
전술한 바와 같이, 본 발명에 의하면, 비정질 실리콘에 붕소 및 수소를 주입하고, 결정화를 진행함으로써, 트랜지스터의 문턱전압을 낮추고, 이동도를 더욱 향상시킬 수 있다. 아울러, 본 발명은 소자의 문턱전압을 감소시킴으로써 소비전력을 감소시킬 수 있는 효과가 있다.

Claims (11)

  1. 기판을 준비하는 단계;
    상기 기판 상에 비정질 실리콘박막을 형성하는 단계;
    상기 비정질 실리콘박막에 붕소 및 수소를 도핑하는 단계;
    상기 붕소가 도핑된 비정질 실리콘박막를 열처리하여, 다결정 실리콘박막을 형성하는 단계;
    상기 다결정 실리콘박막을 패터닝하여 액티브패턴을 형성하는 단계;
    상기 액티브패턴 상에 게이트전극을 형성하는 단계;
    상기 액티브패턴의 양측 영역에 소스영역 및 드레인영역을 형성하는 단계; 및
    상기 소스영역과 연결되는 소스전극 및 상기 드레인영역과 연결되는 드레인전극을 형성하는 단계를 포함하여 이루어지는 다결정 박막트랜지스터의 제조방법.
  2. 제1항에 있어서, 상기 비정질 실리콘박막에 붕소 및 수소를 도핑하는 단계는, 붕소과 수소가 결합된 수소화붕소(BHx)를 도핑하는 것을 포함하는 것을 특징으로 하는 다결정 박막트랜지스터의 제조방법.
  3. 제2항에 있어서, 상기 수소화붕소(BHx)는 붕소에 대한 수소의 함량은 50% 이하인 것을 특징으로 하는 다결정 박막트랜지스터의 제조방법.
  4. 제3항에 있어서, 상기 수소화붕소(BHx)는 붕소에 대한 수소의 함량은 10 ~ 20% 범위에 해당하는 것을 특징으로 하는 다결정 박막트랜지스터의 제조방법.
  5. 제1항에 있어서, 상기 기판과 비정질 실리콘박막 사이에 버퍼층을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 다결정 박막트랜지스터의 제조방법.
  6. 제1항에 있어서, 상기 비정질 실리콘박막을 열처리하여 다결정 실리콘을 형성하는 단계는, 교번자기장을 인가하는 단계를 포함하여 이루어지는 것을 특징으로 하는 다결정 박막트랜지스터의 제조방법.
  7. 제1항에 있어서,
    상기 액티브패턴과 게이트전극 사이에 게이트절연막을 형성하는 단계;
    상기 게이트전극을 포함하는 기판 전면에 제2절연막을 형성하는 단계; 및
    상기 제1 및 제2절연막을 식각하여 상기 소스영역의 일부를 노출시키는 소스콘택홀 및 상기 드레인영역을 노출시키는 드레인콘택홀을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  8. 제7항에 있어서, 상기 소스콘택홀을 통해 상기 소스영역과 소스전극을 전기 적으로 연결시키고, 상기 드레인콘택홀을 통해 상기 드레인영역과 드레인전극을 전기적으로 연결시키는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  9. 기판을 준비하는 단계;
    상기 기판 상에 비정질 실리콘박막을 형성하는 단계;
    상기 비정질 실리콘박막에 수소화붕소(BHx)를 도핑하는 단계;
    상기 붕소가 도핑된 비정질 실리콘박막에 교번자기장을 인가한 상태에서 열처리하여, 다결정 실리콘박막을 형성하는 단계;
    상기 다결정 실리콘박막을 패터닝하여 액티브패턴을 형성하는 단계;
    상기 액티브패턴 상에 제1절연막을 형성하는 단계;
    상기 액티브패턴과 대응하는 제1절연막 상에 게이트전극을 형성하는 단계;
    상기 게이트전극을 마스크로 하여 상기 액티브패턴의 양측 영역에 불순물을 도핑함으로써, 소스영역 및 드레인영역을 형성하는 단계;
    상기 소스영역 및 드레인영역을 포함하는 기판 상부에 제2절연막을 형성하는 단계;
    상기 소스영역을 노출시키는 소스콘택홀과 상기 드레인영역을 노출시키는 드레인콘택홀을 형성하는 단계; 및
    상기 소스콘택홀을 통해 상기 소스영역과 연결되는 소스전극 및 상기 드레인콘택홀을 통해 상기 드레인영역과 연결되는 드레인전극을 형성하는 단계를 포함하여 이루어지는 다결정 박막트랜지스터의 제조방법.
  10. 제9항에 있어서, 상기 수소화붕소(BHx)는 붕소에 대한 수소의 함량은 50% 이하인 것을 특징으로 하는 다결정 박막트랜지스터의 제조방법.
  11. 제10항에 있어서, 상기 수소화붕소(BHx)는 붕소에 대한 수소의 함량은 10 ~ 20% 범위에 해당하는 것을 특징으로 하는 다결정 박막트랜지스터의 제조방법.
KR1020040089940A 2004-11-05 2004-11-05 다결정 박막트랜지스터의 제조방법 KR100689318B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040089940A KR100689318B1 (ko) 2004-11-05 2004-11-05 다결정 박막트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040089940A KR100689318B1 (ko) 2004-11-05 2004-11-05 다결정 박막트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR20060040370A KR20060040370A (ko) 2006-05-10
KR100689318B1 true KR100689318B1 (ko) 2007-03-08

Family

ID=37147355

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040089940A KR100689318B1 (ko) 2004-11-05 2004-11-05 다결정 박막트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR100689318B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101129028B1 (ko) 2010-03-24 2012-03-23 주식회사 하이닉스반도체 반도체 소자의 패시베이션 어닐 공정 방법
KR101135302B1 (ko) 2008-04-08 2012-04-12 재단법인서울대학교산학협력재단 응력유도 저온결정화를 이용한 비정질 실리콘 박막의결정화 방법 및 이를 이용한 다결정 실리콘 박막트랜지스터의 제조방법
KR101760266B1 (ko) * 2015-10-30 2017-07-24 매그나칩 반도체 유한회사 파워 모스펫 및 이의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0167658B1 (ko) * 1995-06-02 1999-01-15 김주용 다결정 실리콘막 형성방법
KR100439347B1 (ko) * 2001-07-04 2004-07-07 주승기 실리콘 박막의 결정화 방법 및 이를 이용한 반도체 소자제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0167658B1 (ko) * 1995-06-02 1999-01-15 김주용 다결정 실리콘막 형성방법
KR100439347B1 (ko) * 2001-07-04 2004-07-07 주승기 실리콘 박막의 결정화 방법 및 이를 이용한 반도체 소자제조 방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1001676580000
1004393470000

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101135302B1 (ko) 2008-04-08 2012-04-12 재단법인서울대학교산학협력재단 응력유도 저온결정화를 이용한 비정질 실리콘 박막의결정화 방법 및 이를 이용한 다결정 실리콘 박막트랜지스터의 제조방법
KR101129028B1 (ko) 2010-03-24 2012-03-23 주식회사 하이닉스반도체 반도체 소자의 패시베이션 어닐 공정 방법
KR101760266B1 (ko) * 2015-10-30 2017-07-24 매그나칩 반도체 유한회사 파워 모스펫 및 이의 제조 방법
US10109731B2 (en) 2015-10-30 2018-10-23 Magnachip Semiconductor, Ltd. Power MOSFET and method for manufacturing the same

Also Published As

Publication number Publication date
KR20060040370A (ko) 2006-05-10

Similar Documents

Publication Publication Date Title
US6323528B1 (en) Semiconductor device
TW200423408A (en) Low temperature poly-Si thin film transistor and method of manufacturing the same
CN103839825A (zh) 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
US10121883B2 (en) Manufacturing method of top gate thin-film transistor
Mativenga et al. Degradation model of self-heating effects in silicon-on-glass TFTs
US6482721B1 (en) Method of manufacturing a polysilicon active layer in a thin film transistor
JPH10275913A (ja) 半導体装置、半導体装置の製造方法及び薄膜トランジスタの製造方法
KR100689318B1 (ko) 다결정 박막트랜지스터의 제조방법
JPH0422120A (ja) 薄膜半導体装置の製造方法
KR101013720B1 (ko) 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법
KR101083206B1 (ko) 자기장결정화방법에 의해 결정화된 폴리실리콘을 사용하는액정표시소자 제조방법
JP2007243216A (ja) 半導体装置
KR100620888B1 (ko) 비정질 반도체 박막의 결정화 방법을 이용한 박막 트랜지스터의 제조방법
WO2023223657A1 (ja) 半導体装置の製造方法
KR101234213B1 (ko) 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법
WO2017124672A1 (en) Oxide semiconductor material, thin-film transistor, and fabrication method thereof
JPH0697193A (ja) 半導体装置とその製造方法
JP3845569B2 (ja) 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス
JP4001838B2 (ja) 絶縁ゲイト型半導体装置の作製方法
KR100646967B1 (ko) 박막트랜지스터 및 그 제조방법
JP4056790B2 (ja) 半導体装置の作製方法
KR100689317B1 (ko) 자기장 결정화방법
KR101041265B1 (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조방법
KR100756817B1 (ko) 박막 트랜지스터의 제조 방법
JP2005175237A (ja) 薄膜半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 14