KR19980025184A - 다결정 반도체 막의 제조방법 - Google Patents

Abstract

본 발명은 다결정 반도체 막의 제조 방법에 관한 발명으로서, 이 방법은, 기판의 표면상에 있는 아몰퍼스 또는 다결정 반도체로 구성된 반도체 막의 표면에 높은 에너지 빔을 인가하여 그 반도체 막 만을 녹이는 단계, 및 큰 입자 지름을 가진 다결정 반도체로 구성된 반도체 막을 형성하기 위해 고체와 액체가 공존하는 상태를 경유하여 상기 막을 수정하는 단계를 구비하고, 오직 앞서 언급한 액체 부분만이 상기 액체와 고체가 공존하는 상태내의 전기적 저항차이를 사용하여 가열되고, 상기 수정 시간은 상기 녹은 액체 결정 막의 수정이 완료될 때 까지 지속된다. 또한, 앞서 언급한 반도체 막의 기초막으로서 1600℃의 녹는점 및 0.01cal/cm·s·℃의 열 전도도를 가진 물질을 사용하여 상기 반도체의 녹은 액체로부터 기판 쪽까지의 열 확산을 억압함으로서 상기 수정시간이 늘어날 수 있게 한다. 더욱이, 상기 반도체의 표면의 미리 결정된 위치에서 정상파를 형성하기 위해 앞서 언급한 빔을 인가하여 상기 정상파와 같은 사이클을 갖는 열 밀도 분포를 발생하고 상기 반도체 막을 녹여서 상기 기초 막 및 기판의 인터페이스에서 결정 코어의 분포를 제어하는 것으로 결정 입자 분포를 제어하여 균일한 결정 입자를 구비한 다결정 반도체 막을 형성하는 것을 특징으로 한다.

Description

다결정 반도체 막의 제조방법

본 발명은 액정표시 장치 및 그와 같은 다결정 반도체 막의 제조 방법에 관한 것으로서, 특히 지름이 큰 결정상태가 있는 다결정 반도체 막의 제조 방법에 관한 것이다.

박막 트랜지스터(이하 'TFT'로 언급함)는 보통 석영 기판, 유리 기판 또는 그와 유사한 기판상에 형성된 다결정 반도체 막에 형성된다.

상기 다결정 반도체 막 또는 이와 유사한 막의 이동성 등의 반도체 특성은 결정상태의 크기를 증가하여 향상된다. 보통, 이 경우에 훌륭한 열 저항 특성을 가지는 석영 유리가 기판으로 사용되며, 상기 기판의 손상은 태양열 배터리 등의 사용에 제한이 되지 않고, 아몰퍼스 실리콘 막(이하 'a-Si 막'으로 언급함)의 기판을 가열하여, 반도체 막을 다결정화를 오랜 시간동안 어닐링 하고 수행하는 열 상태에서 상기 막을 유지한 다음 녹이게 된다.

그러나, 상기 막이 액정표시장치의 TFT 장치로 사용되는 경우, TFT 가격이 높게 되는 결과가 되어 비용은 매우 비싸게 된다. 따라서, TFT 장치는 일반적으로 값이 싼 유리 기판에서 만든다.

본 명세서에서는, 액정표시장치의 TFT 장치로 다결정 Si를 사용할 때, 오랜 시간동안 높은 온도의 어닐링이 필요하다(예를들어, 600℃이상의 고온 니트로겐 상태에서의 8 내지 56시간의 열처리). 그러나, 유리기판의 경우에는, 기형 또는 뒤틀림이 발생한다.

그러므로, 큰 결정상태의 다결정 막을 이루게 되도록 유리 기판에 미세한 결정의 다결정을 구비하는 아몰퍼스 반도체 막 또는 반도체 막에 엑시머 레이저를 인가하여 짧은 시간에서 상기 반도체 막만을 열처리 하여 녹이는 펄스 레이저 방사 방법이 보통 사용된다.

다시 말하면, 엑시머 레이저를 사용하는 다결정화 방법에서, 수 10ns 이상의 펄스 레이저를 기판의 표면에 디포지트된 a-Si 등의 반도체 막의 표면에 방사하여 그 막만을 녹이고 고체 위상 및 액체 위상의 혼합 상태를 통해 고체 상태를 제공하여 다결정 막을 형성한다.

그러나, 앞서 설명한 바와 같이, 엑시머 레이저 어닐링은 수 10ns 이상의 레이저 펄스를 상기 막 표면에 인가하여 a-Si 막 또는 다결정 Si 막 등의 반도체 막만을 녹일 수 있다. 그러나, 기판으로의 열의 낭비가 매우 빨라 결정화의 완료 시간이 짧아지고 결정 분말은 큰 크기로 성장할 수 없다. 상기 결정화의 완료 시간을 가능한 한 길에 하여 크기가 큰 결정상태를 성장시킬 필요가 있다.

그러나, 상기 레이저의 펄스 길이를 늘리는 것으로, 그리고 여러 레이저를 사용하는 다중 펄스를 가지고 상기 열 입력 시간을 늘리는 것으로 상기 결정화에 필요한 시간을 늘릴 수 있다. 그런데, 단일 펄스 길이가 여러 시간동안만 연장될 수 있어서 상기 결정화의 완료 시간이 크게 늘어날 수 없다. 더욱이, 여러 펄스를 사용하는 다중 펄스 방법은 원칙적으로는 효과적인 방법이지만, 동시에 안정적이지 않은 여러 펄스를 제어하는 것은 불가능하다.

또한, 간단한 방법으로, 상기 고체화 시간을 늘릴 수 있어서 상기 기판에 열을 가하는 상태로 레이저를 인가하여(300 내지 500℃) 상기 유리에 영향을 미치지 않고 어느정도 확장될 수 있다. 그러나, 이 방법에서는 기판이 반도체의 녹는점에 가까운 온도로 열을 받지 않는다면 큰 효과를 얻을 수는 없다. 유리 기판의 사용에서 열 저항 온도인 300 내지 500℃의 온도에서 확대되도록 상기 고체화 시간을 늘이는 것을 불가능하다.

이 방법에서, 종래의 펄스 레이저를 사용하여 다결정 반도체 막을 형성하는 것에는 상기 결정화 및 상기 결정상태의 끝이 큰 크기로 성장할 수 없을 때까지 상기 고체화 시간이 매우 짧다는 문제가 있다.

더 다른 문제는, 상기 막이 엑시머 레이저로 a-Si 또는 다결정 Si 막 또는 이와 유사한 막을 녹일 때 기초막이 있는 기판 또는 인터페이스로 완전히 녹으면, 결정화의 씨를 구성하는 상기 인터페이스에서의 결정 핵이 냉각 시간에서 과냉각되어 대다수의 결정 핵이 상기 인터페이스 및 상기 녹은 액체에서 갑자기 발생하게 되고 결정상태가 큰 결정상태는 발생되지 않으며 다수의 미세한 결정을 구비한 다결정 반도체 막이 제공되고 원하는 이동성 또는 그와 유사한 반도체 특성은 얻을 수 없다는 것이다.

반대로 상기 반도체 막이 불충분하게 녹게 되면, 대다수의 결정 핵이 상기 기판 또는 기초막이 있는 인터페이스에 남아있게 되어 상기 잔류 결정 핵을 씨 및 미세한 결정 입자로하여 결정 성장 절차를 진행하는데, 입자 지름(d)는 상기 잔류 핵의 밀도(N)에 반비례하게 된다.

상기 레이저 빔의 밀도와 상기 잔류 핵간의 관계는 설명할 때, 상기 잔류 핵의 밀도는 상기 결정의 크기가 상기 레이저 빔의 밀도가 증가할 때 까지 증가하도록 상기 레이저 빔의 밀도가 증가함에 따라 감소하게 되고, 상기 반도체 막은 완전히 녹게 되고 상기 잔류 핵은 완전히 사라지게 된다.

그러나, 상기 레이저 빔의 밀도가 최대 제한값에 이르게 되면, 상기 잔류 핵은 업성지고, 냉각 절차에서 과냉각이 발생하여 미세한 결정화가 발생하게 된다.

그러므로, 통상적인 방법으로 큰 결정 입자를 발생하게 하기 위해서는 상기 잔류 핵의 밀도와 상기 핵의 발생 위치를 제어하는 것이 중요하다. 그러나, 종래의 엑시머 레이저 어닐링 방법으로 다결정 반도체 막을 제조하는 방법에서는, 안정적이고 균일한 큰 결정 입자를 갖는 다결정 반도체가 공급될 수 없도록 하기 위해 결정 입자의 크기는 최대 값 근방내에 상기 레이저 빔 강도의 미세한 변화로 크게 변화하며 발생하게 된다.

본 발명은 위에서 언급한 문제들을 해결하기 위한 것이다.

본 발명의 첫번째 목적은, 레이저를 방사한 후 녹은 상태로부터 결정화가 완료되고 상기 고체화 시간은 결정화가 될 때 까지 다결정 반도체 막이 형성되도록 연장될 수 있는 다결정 반도체 막을 형성하는 방법을 제공하는 것인데, 상기 다결정 반도체 막은 펄스 레이저 어닐링에 의해 큰 결정 입자를 가진 다결정 반도체 막을 만들 수 있다.

본 발명의 두번째 목적은, 펄스 레이저로 수 ㎛의 기간에서 기초 막과 아몰퍼스 또는 다결정 반도체 막간의 인터페이스에서의 잔류 핵을 제어하여 상기 다결정 반도체 막의 제조시 상기 아몰퍼스 또는 다결정 반도체 막의 표면상에 수 ㎛의 기간으로 빛의 강도 분포를 실현하여 수 ㎛의 크기를 가지는 큰 결정 입자를 구비한 다결정 반도체 막의 제조 방법을 제공하는 것이다.

도 1a 내지 도 1c는 비전기장하에서 레이저로 반도체 막을 녹이고 고체화 하는 처리과정을 일반적으로 설명하는 도로서, 도 1a는 레이저 출력과 시간과의 관계를, 도 1b는 상기 반도체 막 온도와 시간과의 관계를, 그리고 도 1c는 열 확산 속도와 시간과의 관계를 보여주는 도;

도 2는 반도체 막 물질인 Si의 전기 저항성의 온도 변화를 보여주는 도;

도 3은 Si 내의 불순물 밀도와 상기 전기 저항성과의 관계(실온)를 보여주는 도;

도 4a 내지 도 4c는 일정한 전기장하에서 레이저에 의해 상기 반도체 막을 녹이고 수정하는 처리과정을 일반적으로 설명하는 도로서, 도 4a는 전압과 시간과의 관계를, 도 4b는 열 확산 속도를, 가열 속도와 시간과의 관계를, 그리고 도 4c는 반도체 막 온도와 시간과의 관계를 보여주는 도;

도 5a 내지 도 5c는 상기 전기장의 제어하에서(일정한 열 발생) 레이저에 의해 상기 반도체 막을 녹이고 고체화 하는 처리과정을 일반적으로 설명하는 도로서, 도 5a는 전압과 시간과의 관계를, 도 5b는 열 확산 속도와 가열 속도와의 관계를, 그리고 도 5c는 반도체 막 온도와 시간과의 관계를 보여주는 도;

도 6a 및 도 6b는 레이저 작용 장치의 배열 및 본 발명의 제1 측면에 따른 다결정 반도체 막의 제조 방법을 설명하는 유도 가열 장치를 보여주는 도로서, 도 6a는 투시도, 도 6b는 단면도;

도 7a 및 도 7b는 다른 레이저 적용 장치 및 본 발명의 제1 측면에 따른 다결정 반도체 막을 설명하는 전기적 가열 장치를 보여주는 도로서, 도 7a는 투시도, 도 7b는 단면도;

도 8은 에너지 빔에 의한 가열 후 즉시 열 방사에 의한 열 스트림을 설명하는 단면도로서, 기초 막 및 반도체 막이 상기 다결정 반도체 막의 제조 방법으로 기판상에 형성되는 것을 보여주는 도;

도 9는 본 발명의 제2 측면에 따른 상기 다결정 반도체 막의 제조 방법으로 ZrO₂를 기초 막으로 사용하여 상기 기판의 단면 구조를 설명하는 도;

도 10a는 레이저 빛 및 반도체 기판의 위치 관계의 한 예(광학적 배열)를 설명하는 도;

도 10b는 도 10a에 도시된 A 부분의 확대도;

도 11은 두 레이저 빔과 반도체 막 사이에 형성된 입사각과 상기 반도체 막의 표면상에 형성된 정상파의 사이클간의 관계를 보여주는 도;

도 12는 다른 레이저 빛과 본 발명의 제3 측면에 따른 상기 다결정 반도체 막의 제조 방법의 상기 반도체 기판간의 위치 관계를 보여주는 정면도;

도 13은 더 다른 레이저 빔과 본 발명의 제3 측면에 따른 상기 다결정 반도체 막의 제조 방법의 상기 반도체 막간의 위치 관계(광학적 배열)를 보여주는 정면도;

도 14는 레이저 빔과 반도체 기판사이에 형성된 입사각과 상기 반도체 막의 표면상에 형성된 정상파간의 관계를 보여주는 도;

도 15a 및 도 15b는 본 발명의 제3 측면에 따른 상기 다결정 반도체 막의 제조 방법의 위치 관계(광학적 배열)를 보여주는 도로서, 도 15a는 정면도, 도 15b는 평면도;

도 16은 종래의 다결정 반도체 막의 제조 방법을 보여주는 개략도;

도 17은 본 발명의 제2 측면에 따른 제조 방법을 보여주는 개략도;

도 18은 본 발명의 제1 측면에 따른 제조 방법과 제2 측면에 따른 제조 방법의 조합을 보여주는 개략도이고,

도 19는 본 발명의 제1, 제2 및 제3 측면에 따른 상기 다결정 반도체 막의 제조 방법의 조합을 보여주는 개략도 이다.

*도면의 주요 부분에 대한 부호의 설명

1 : 에너지 빔 2,7 : 유리 기판

3 : 반도체 막 4,14 : 유도 가열 코일

5,15,19 : 고주파 전원 6 : 녹는 부분

9 : 반도체 막

본 발명의 제1 측면에 따른 상기 다결정 반도체 막의 제조 방법은, 기판상에 형성된 아몰퍼스 또는 제1 다결정 반도체를 구비한 반도체 막의 표면에 높은 에너지 펄스 빔을 방사하여 상기 반도체 막만을 녹이는 단계, 및 고체-액체가 공존하는 상태를 통해 큰 결정 입자인 다결정으로 구성된 상기 제1 반도체 막을 고체화 및 형성하는 단계를 구비하고 있으며, 상기 반도체 막이 녹으면서 생긴 액체 부분만이 상기 고체-액체가 공존하는 상태에서 고체 부분과 액체 부분간의 전기적 저항의 차이의 사용에 의해 열을 받아 상기 반도체 막의 녹은 부분이 고체화가 완료될 때 까지 고체화 시간이 연장될 수 있는 것을 특징으로 한다.

또한, 본 발명의 제1 측면에 따른 상기 다결정 반도체 막의 제조 방법은, 전자기 유도 가열 방법 또는 전기적 가열 방법에 의해 상기 반도체 막의 액체 부분이 열을 받는 것을 특징으로 한다.

그리고, 앞서 언급한 전자기 유도 가열 방법은, 기판의 앞 표면에 있는 유도 가열 코일에 고주파 전류를 인가하여 전자기 유도로 상기 반도체 막에 교류 전류 자기장이 발생되는 것을 특징으로 한다.

상기 전자기 유도에 의해 발생한 교류 전류 자기장 영역은 상기 고주파 펄스 빔이 방사되는 영역보다 넓어서 상기 녹은 부분, 액체 및 저저항 부분만이 전자기 유도로 가열된다.

더욱이, 전자기 유도 가열에 의한 열 발생 속도는 상기 녹은 반도체 막으로부터 상기 기판으로의 열 확산 속도보다 느리다.

또한, 상기 방법은, 높은 에너지 빔 방사와 동기되는 전자기 유도로 상기 반도체 막을 가열시키기 위해 제어되며, 앞서 언급한 전자기 유도 가열의 가열은 상기 고체화 처리과정에 따른 고체 및 액체 비의 변화에 의해 상기 반도체 막의 저항 증가에 따라 수정되며, 일정한 가열 상태가 유지되는 것을 특징으로 한다.

본 발명의 제1 측면에 따른 상기 다결정 반도체 막의 더 다른 제조 방법은, 앞서 언급한 반도체 막 근방의 유도체에 전압을 인가하여 녹은 저저항 액체 부분을 가열시키는 것이다.

또한, 앞서 언급한 다결정 반도체 막을 제조하는 상기 방법은, 상기 반도체 막만이 전기를 띄게되고 열을 받으며 앞서 언급한 가열 영역 및 높은 에너지 빔 적용영역이 겹치는 특징을 갖는다.

더욱이, 앞서 언급한 다결정 반도체 막의 제조 방법은, 상기 아몰퍼스 또는 다결정 반도체 막의 표면에 방사되는 높은 에너지 빔과 동기되어 상기 반도체 막을 전기를 띄게 하고 가열하기 위해 전압이 제어되며, 상기 고체화 처리과정을 따라 고체 및 액체 비의 변화로 발생하는 저항의 증가를 일으키는 가열 효율의 저하는 수정되어 일정한 가열 상태가 제공되는 것을 특징으로 한다.

본 발명의 제2 측면에 따른 다결정 반도체 막의 제조 방법은 아몰퍼스 또는 제1 다결정 반도체 막의 표면에 높은 에너지 빔을 방사하여 앞서 언급한 반도체 막을 녹이는 단계를 구비하고 있고, 상기 반도체 막을 교정하여 다결정 막을 형성하는 단계를 더 구비하고 있으며, 상기 녹은 액체에서부터 상기 기판까지 열 확산을 억압하여 상기 고체화 완료시간을 연장하기 위해 1600℃ 이상의 녹는점 및 0.01cal/cm·℃의 열 도전율을 갖고 있는 금속을 앞서 언급한 아몰퍼스 또는 상기 제1 다결정 반도체 막의 기초 막으로 사용하는 것을 특징으로 한다.

본 발명의 제3 측면에 따른 상기 다결정 반도체 막의 제조 방법은, 아몰퍼스 또는 제1 다결정 반도체 막의 표면의 미리 결정한 위치에 높은 에너지 빔을 방사하여 앞서 언급한 반도체 막을 녹이는 단계, 및 상기 반도체 막을 고체화 하여 다결정을 형성하는 단계를 구비하고 있고, 정상파를 만들기 위해 상기 반도체 막의 표면에 상기 빔을 주사하고, 상기 정상파로서 같은 사이클을 가지는 열 밀도 분포를 상기 미리 결정한 위치에서 발생시켜 반도체 막을 녹이는 것을 특징으로 한다.

본 발명의 제3 측면에 따른 상기 다결정 반도체 막의 제조 방법은, 상기 정상파가 형성될 수 있게 하는 입사각에서 적어도 두 개의 레이저 빔을 방사하여 상기 정상파를 형성하고, 또는 미리 결정된 각 및 편광된 빛 상태의 적어도 하나의 정상파를 방출하여 정상파를 형성하는 것을 특징으로 한다.

또한, 본 발명의 제3 측면에 따른 상기 다결정 반도체 막의 제조 방법은, 비트 밀도 분포가 1 내지 10㎛로 설정되도록 입사각을 설정하는 것을 특징으로 한다.

다음으로, 본 발명의 제1 측면에 따른 상기 다결정 반도체 막의 제조 방법을 설명하도록 하겠다.

높은 에너지 빔이 방사되는 반도체 막을 고체화 하는 처리과정이 도 1a 내지 도 1c에 도시되어 있다.

도 1a는 레이저 출력과 경과 시간 사이의 관계를 보여주고 있는데, 상기 레이저 출력이 급속히 증가하고 있음을 볼 수 있다. 그리고, 이 펄스 폭은 약 10ns 이상이다.

도 1b는 앞서 언급한 펄스 빔을 적용하여 경과시간이 있는 상기 반도체 막의 온도 변화를 보여주고 있다. 그리고, 상기 반도체 막의 온도는 상기 펄스 빔의 방사에 의해 증가하여 반도체 막이 시간(T1)에서 녹는점을 갖게 되고, 상기 막은 액체상태가 된다. 시간(T2)에서, 상기 반도체 막은 T1 과 T2 사이의 고체와 액체가 공존하는 상태를 통해 완전히 고체상태가 된다. 본 발명에 따른 상기 고체화 시간은 T2 - T1이다.

도 1c는 상기 열 확산과 경과시간 사이의 관계를 개략적으로 보여주고 있다.

다시 말하면, 열 확산에 의한 열 확산 속도(D)는 상기 빔이 인가되기 시작한 후 바로 증가하고, 상기 열 확산 속도(D)는 상기 막이 녹음에 따라 피크(T1)에 도달한다. 상기 열 확산 속도(D)는 유지되어, 고체 상태 막의 잠재해 있는 열 량(M)이 고체 및 액체가 공존하는 상태를 지나간 열 확산의 총량과 같아질 때 까지(D·T=M, T는 상기 고체화가 완결될 때 까지의 시간을 의미함) 일정한 열 확산 속도가 되고, 상기 열 확산 속도는 상기 고체화의 완결 시간에서 다시 감소한다.

고체 및 액체 상태의 변화에 의해 실리콘 반도체 막의 전기적 저항성의 변화기 도 2에 도시되어 있다. 가로축은 실리콘 온도를 가리키고 세로축은 상기 실리콘의 저항성을 가리킨다. 이 실리콘은 1420℃ 근방에서 고체에서 액체로 변화하고 상기 저항성은 5x10^-2Ω·cm 에서 1x10^-4Ω·cm 로 낮아진다.

또한, 도 3은 상기 실리콘내의 불순물 밀도와 그 내부의 저항성간의 관계를 보여주고 있다. 실온에서의 상기 고체는, 10¹⁵cm^-3의 불순물 농도를 가지는 n-타입 실리콘의 저항성은 약 1Ω·cm 이다. 다시 말하면, 실리콘의 녹은 부분의 저항성과 높은 에너지 빔 비방상 부분의 실리콘 고체 부분의 저항성(실온)의 비는 약 1x10⁴Ω·cm:1Ω·cm , 즉 1/10000 이다.

그런데, 정격 전압(E(V))가 인가되는 저항(R(Ω))내의 단위 시간당 발생하는 열 량은 Q-IxE-E²/R(I(Amp)는 상기 저항을 지나가는 전류를 나타낸다)로 설정된다. 따라서, 상기 정격 전압이 액체 및 고체의 상기 반도체 막에 인가되면, 상기 액체 및 고체의 반도체의 저항 값의 비가 s(액체/고체)로 나타날 때, 발생된 열 량의 비(r)는 r=s 로 설정된다. 실리콘의 경우에, 상기 전기적 저항이 실온에서의 상기 고체의 저항 값과 비교되는 녹는점에서 상기 액체내에 약 4 디지트로 낮아지므로, 상기 액체의 열 량은 상기 고체의 열 량의 10000배가 된다.

다시 말하면, 상기 반도체 막이 적절한 전기장에 놓이게 되는 경우, 및 높은 에너지 빔이 그곳에 방사되는 경우에, 오직 상기 빔의 방사로 녹은 반도체 박 만이 상기 고체 부분에 비교하여 효과적으로 열을 받게 된다.

발생된 열 량이 전기장(E) 열 량의 제2 전력과 비례하기 때문에, 적절한 전기장을 선택함으로서 상기 액체 및 고체에 발생된 열 량을 제어하는 것이 가능하다. 따라서, 상기 액체 상태내의 실리콘은 녹은 액체내에서 발생한 열 량을 설정하는 것으로 열 확산 량보다 약간 적은 레벨로 점차 고체화 된다. 따라서, 고체화, 즉 상기 실리콘이 완전히 고체화될 때 까지의 시간은 녹는 상태의 연장된 시간으로 확대될 수 있다.

다음으로, 고체화가 완결될 때 까지의 고체화 시간(T')이 있는데, 이 시간은 상기 전기장이 (1) 정격 전기장의 경우 및 (2) 일정한 열 발생의 경우에 대한 계산되는 것에 의해 연장된다.

(1) 일정한 전기장의 경우

일정한 전기장의 경우에 관하여, 상기 고체화 과정의 반도체 막의 열 발생 및 온도의 변화가 도 4에 도시되어 있다.

녹은 액체의 전기 저항 및 반도체 막의 고체의 전기 저항은 각 각 R1 및 R2로 표시되어 있으며, 열 확산 속도는 D로, 그리고 고체화까지의 시간은 T'로 표시되어 있다. 고체화 시작 시간을 위해, 가열 속도(E²/R1)가 열 확산 속도(D)보다 작을 필요가 있다. 따라서, 가열을 위한 상기 전기장 세기의 상위 제한은 E²(DR1) 으로 설정된다. 상기 반도체 막의 저항이 식 { (R2-R1)X + R1 } [ x:고체화 율(0≤x≤1) ]에 해당하는 (R1-R2)로 증가하고, 열 량(Q)이 상기 고체화 율의 증가에 따라 급격히 낮아지기 때문에, 상기 고체화가 완료되기 까지 상위 시간 제한(T')은 식 M=DT'-Q를 만족하고, 앞서 언급한 가열 수단이 없는 경우의 고체화 시간(T)의 두 배가 된다. 다시 말하면, 일정한 전기장의 적용에서, 고체화가 완료되기 까지의 시간은 최소한 두 배 늘어날 수 있다.

이 경우 상기 반도체 막의 냉각 속도가 식 [ D-E / {(R2-R1)x + R1} ]로 결정되기 때문에, 상기 냉각 속도는 고체화의 진행절차를 따라 증가하게 된다.

(2) 전기장의 제어로 일정한 열이 발생하는 경우

인가된 전기장의 세기가 제어되어 고체화 시간내에서 일정한 열이 발생하는 경우를 도 5a 내지 도 5c를 사용하여 설명하도록 하겠다.

녹는점에서 열 확산속도를 일정하게 제공하므로, 고체화가 진행되는 동안의 반도체 막의 냉각속도는 열 발생이 일정한 경우 항상 일정하다. 일정한 열 발생상태의 실현으로, 시간의 흐름에 따른 전기장 세기의 변화는, 레이저 빔의 방사로부터의 시간(t) 및 반도체 막의 잔류 열 량(M)은 식 E = ( D-M/T' ){ (R2-R1)X + R1 }으로 계산된다. 전기장, 열 확산 및 발생속도와 온도 변화간의 관계가 도 5a 내지 도 5c에 도시되어 있다. 다시 말하면, 전기장의 세기가 레이저 빔의 방사와 동기되어 2차함수로 제어되면, 임의의 고체화 시간이 얻어질 수 있으며, 임의의 냉각속도가 얻어질 수 있다. 반도체 막 내의 전기장 발생을 위한 방법과 같이, 전기적 가열 방법 또는 전자기 유도 방법도 사용 가능하다. 전자의 경우, 전기적 영역은 높은 에너지 빔이 방사된 부분 내부에 형성되어야 한다. 후자의 경우에는, 상기 고주파 전기장 내의 표본만 놓이게 된다. 더욱이, 유리기판은 절연체이고 자기 투자율이 높기 때문에, 레이저 빔의 방사는 반도체 막이 부착되지 않은 앞 표면상의 유도코일로 인해 방해받지 않는다.

또한, 두 경우 모두 높은 에너지 펄스 빔에 동기하여 상기 전기장의 세기를 바꾸는 것으로 고체화 시간 및 냉각 속도를 임의로 설정하여 녹은 액체 내에 발생되는 열 량을 제어하는 것이 가능하다.

다음으로 본 발명의 제2 측면에 따른 다결정 반도체 막의 제조 방법을 설명하도록 하겠다.

상기 다결정 반도체 막의 제조 방법은, 아몰퍼스 또는 제1 다결정 물질로 구성된 반도체 막의 표면으로 높은 에너지 빔을 방사하는 단계, 이 반도체 막을 녹이는 단계, 및 상기 막을 고체화 하여 다결정 막을 형성하는 단계를 구비하고 있는데, 열의 입력측을 억압하는 방법에 관하여 열 확산 면 상의 열 확산을 억압하는 방법도 고려될 수 있다.

일반적으로, 실리콘 반도체 막, SiO₂막, 및 SiN 막의 기초 막(언더코우트 막)은 열절항 특성 및 불순물 벽의 관점에서 사용된다. 두 막의 열 저항 특성은 Si을 녹이는 데 충분하지만, 열 전도도는 1000℃ 이상의 온도에서 0.01cal/cm·s·℃ 또는 그 이상이 되어 기판으로의 열 확산이 상대적으로 높은 레벨로 충분히 억압되지 못한다.

깊은 연구를 한 결과, 본 발명의 발명자는 앞서 언급한 세라믹 물질의 1/2 내지 1/3으로 열 전도도를 줄이는 것으로 열 흐름 속도가 1/2 내지 1/3으로 설정될 수 있고, 고체화 시간이 2배 또는 3배로 연장될 수 있음을 알아냈다.

상기 기초막으로 적용가능한 막을 열 저항 특성 및 열 전도 특성의 관점에서 연구 하였다. ZrO₂, TiO₂, Y₂O₃, HfO₂, MgO, Ta₂O₃, Nd₂O₃또는 이와 유사한 물질을 사용하였다. 습기 흡수 및 LCD 패널의 투명도 부족 등의 부적절한 특성을 고려한 결과, ZrO₂, TiO₂, Y₂O₃, 및 HfO₂가 적합한 기초막으로 확인되었다.

이 물질들을 반도체 막의 기초막으로 사용한 경우, 에너지 빔의 방사로 녹은 부분에서부터 기판까지의 열 확산을 억압할 수 있었다. 레이저 빔의 방사 후의 녹은 상태는 오랜 시간동안 유지되며, 고체화 및 다결정화의 고체화 시간이 연장되어 그 결과 큰 결정입자를 가진 다결정 반도체 막을 만들 수 있었다.

다음으로 본 발명의 제3 측면에 따른 다결정 막의 제조 방법을 설명하도록 하겠다.

본 발명의 제3 측면에 따른 다결정 반도체 막의 제조 방법은, 아몰퍼스 또는 제1 다결정 반도체 막의 표면의 미리 결정된 위치에 높은 에너지 빔을 방사하여 그 반도체 막을 녹이는 단계, 및 상기 반도체 막을 고체화 하여 다결정을 형성하여 균일하고 큰 지름을 갖는 다결정 입자로 구성된 다결정 막을 형성하는 단계를 구비하고, 상기 높은 에너지 빔은 정상파를 형성하기 위해 상기 반도에 막의 표면에 방사되고, 이 정상파와 같은 사이클을 갖는 열 밀도 분포가 미리 결정된 위치에 발생하여 상기 반도체 막을 녹이는 것을 특징으로 한다.

앞서 설명한 바와 같이, 다결정 반도체 막내에 큰 결정입자를 발생시키기 위해서, 잔류 핵의 밀도 및 핵의 발생 위치를 제어하는 것이 중요하다. 그러나, 종래의 액시머 레이저 어닐링 방법에 의한 다결정 반도체 막의 제조 방법에서는, 레이저 빔 강도의 제한 값 근방으로 레이저 빔 강도의 작은 변화에도 결정입자의 크기가 크게 변화하여 균일한 결정입자를 가진 다결정 반도체 막을 안정적인 방법으로 얻을 수 없다.

이러한 문제를 해결하기 위해, 다음과 같은 방법이 고려되어 왔다;

(1) 기초 막과 반도체 막 사이의 인터페이스에서 미리 결정 핵을 형성하는 방법, (2) 상기 기초 막의 인터페이스 구조 및 물질의 질을 비균일하게 하여 상기 인터페이스에서 결정입자를 안정화 하는 방법, (3) 상기 기초 막과의 인터페이스에 다른 종류의 소자 또는 성분을 첨가하여 결정 핵의 발생을 촉진시키는 방법, 그리고 (4) 레이저 빔내의 밀도 분포를 형성하여 밀도가 낮은 부분내에 잔류 핵을 형성하는 방법. 이러한 방법들 가운데 깊은 연구를 한 결과 방법(4)가 TFF 소자의 특성 및 비용에 관해 가장 탁월한 것으로 나타났다.

레이저 빔의 밀도 분포를 형성하는 상기 방법(4)에서, 여러 방법이 고려되었다. 다시 말하면, 다음과 같은 방법들이 고려되었다;

(a) 상기 빔의 부분을 사용하는 방법, (b) 여러 빔의 위치를 약간 시프트 하여 그 위치들이 겹치게 하는 방법, 그리고 (c) 슬릿 같은 회절소자로 간섭을 일으키는 방법. 이 방법들 모두 상기 결정 핵을 제어하는 방법으로는 불충분 하였다.

다결정 반도체 막에 관하여 사용된 엑시머 레이저 같은 10ns 이상의 펄스 레이저로 녹은 반도체 막의 냉각 및 고체화의 마감 시간(고체화 시간)은 매우 짧으며(약 100ns), 이 기간동안 성장할 수 있는 최대 입자의 지름은 단지 수 ㎛로 제한된다. 따라서, 수 ㎛ 또는 그 이하의 잔류 입자의 분호를 형성할 필요가 있다.

더 다른 깊은 연구를 통해, 본 발명의 발명자는 빔을 방사하여 수 ㎛의 사이클을 갖는 빛 세기 분포의 실현에 성공하여, 상기 아몰퍼스 또는 제1 다결정 막의 표면상에 정상파를 형성하고, 수 ㎛의 사이클내에서 상기 기초 막과의 인터페이스에 위치한 잔류 핵을 제어하여 수 ㎛의 주문으로 균일하고 큰 결정 입자로 구성된 다결정 막을 형성하였다.

본 발명의 제3 측면에 따른 다결정 반도체 막의 제조방법으로 정상파를 형성하는 첫번째 방법은, 상기 정상파의 형성을 허용하는 입사각에서 아몰퍼스 또는 제1 다결정 반동체 막의 표면의 미리 결정된 위치로 두 개의 레이저 빔을 방사하여 상기 정상파와 같은 사이클을 갖는 열 밀도 분포가 상기 언급한 미리 결정된 위치에서 발생되어 상기 막을 녹이게 되는 것을 특징으로 한다.

다시 말하면, 두 개의 레이저 빔이 반도체 막의 표면상에 서로 간섭하여 정상파가 형성되는 것이다. 그러면, 상기 정상파의 사이클은 λ/(2sinθ)로 나타낼 수 있는데, 여기서 λ는 레이저 빔의 파장을 나타내는 것이고, θ는 입사각을 나타내는 것이다.

따라서, 입사각을 조정하여 상기 반도체 막 상에 형성된 열 밀도 분포의 사이클 및 높은 정밀도의 정상파 사이클의 조정이 가능하게 된다.

여기서, TFT-LCD 폴리실리콘에서는, 상기 폴리실리콘의 입자 지름은 1 내지 10㎛로 설정하는 것이 바람직하다. 그러나, 이런 크기의 입자 지름을 갖는 폴리실리콘 막을 형성하기 위해서는, 레이저 빔의 파장이 230 내지 280nm로 설정될 때는 입사각은 0.7도 이상 및 8.2도 이하가 바람직 하고, 레이저 빔의 파장이 280 내지 400nm로 설정될 때는 0.9도 이상 및 8.9도 이하, 400 내지 800nm로 설정될 때는 1.5도 이상 및 15도 이하, 800 내지 1200nm로 설정될 때는 2.9도 이상 및 30도 이하가 바람직 하다.

본 발명의 제3 측면에 따른 다결정 반도체 막의 제조방법으로 정상파를 만드는 두번째 방법은, 아몰퍼스 및 다결정 반도체의 표면의 미리 결정된 위치로 미리 결정된 각으로 편광상태에서 적어도 하나의 레이저 빔을 인가하여 정상파를 형성하는 단게, 및 상기 정상파와 같은 사이클에서 열 밀도 분포를 발생하여 상기 반도체 막을 녹이는 단계를 구비하고 있다. 이 방법에서, 상기 정상파는 거친 표면으로 제2 레이저 빔을 다시 방사하여 앞서 언급한 반도체 막의 표면상에 형성되고, 상기 거친 표면은 상기 레이저 빔의 방사로 반도체 막이 녹고 재결정화된 다음 형성되며, 상기 거친 표면상에서 발생되는 흐트러지는 빔은 서로 간섭되게 된다.

여기서, 레이저 빔의 편광상태가 반사면에 대한 45도와 다른 각을 형성하는 것이 바람직 하고, 상기 편광 상태가 평행 상태(P 편광) 또는 수직 상태(S 편광)로 유지되는 것이 바람직 하다. 그러면, 상기 정상파의 사이클에 대해 평행 상태 또는 수직 상태 중 하나가 제공되고, λ/(1-sinθ) 및 λ/(1+sinθ)의 사이클을 갖는 정상파가 편광 방향과 수직한 방향에서 발생하고, λ/cosθ의 사이클을 갖는 정상파가 상기 편광방향과 나란한 방향으로 발생된다.

특히, λ/(1+sinθ)의 사이클을 갖는 정상파는 35도 이하의 수직 방향에 가까운 상태내에서 강하다. 다시 말하면, λ/cosθ의 사이클을 갖는 정상파가 35도 이상의 각으로 비스듬한 방법으로 주입될 수 있고, 상기 정상파는 반사면과 평행한, 즉 P 편광인 편광상태내에서 강하다.

따라서, 정상파의 사이클 또는 반도체 막의 표면에 형성된 열 밀도 분포의 사이클을 제어하는 것이 가능하다.

말하자면, 이 경우에, 1 내지 10㎛의 지름을 갖는 다결정 막을 형성하기 위해서는, 상기 입사각은 레이저 빔의 파장이 230 내지 280nm로 설정되는 경우, 76도 이상 및 88.6도 이하로 설정되며, 레이저 빔의 파장이 280 내지 400nm로 설정되는 경우에는 상기 입사각은 72도 이상 및 88.2도 이하로 설정되는 것이 바람직하고, 레이저 빔의 파장이 400 내지 800nm로 설정되는 경우에는 상기 입사각은 59도 이상 및 87.1도 이하가 바람직하며, 그리고 레이저 빔의 파장이 900 내지 1200nm로 설정되는 경우에는 상기 입사각은 0도 이상 및 84.3도 이하로 설정되는 것이 바람직하다.

지금까지 본 발명의 요약을 본 발명의 제1, 제2 및 제3 측면에 따른 다결정 반도체 막의 제조 방법에 관하여 설명하였는데, 본 발명의 장점은 이 방법들의 조합으로 더욱 증대될 수 있다.

다시 말하면, 본 발명의 제1 및 제2 측면에 따른 방법에서는, 반도체 막의 고체화 시간이 높은 에너지 펄스 레이저의 방사에 의해 연장될 수 있다. 즉, 이 방법은 상기 고체화 시간의 연장에 기여한다.

또한, 본 발명의 제3 측면에 따른 반도체 막의 제조 방법에서는, 결정 입자의 크기 내의 균일성이 레이저 빔의 간섭을 사용하여 인터페이스 결정 핵을 제어함으로서 상당히 개산될 수 있다.

지금부터 본 발명의 실시예를 자세히 설명하도록 하겠다.

(실시예 1)

먼저, 본 발명의 제1 측면에 따른 다결정 반도체 막의 제조 방법의 실시예를 설명하도록 하겠다.

도 6은 본 발명의 제1 측면에 따른 다결정 반도체 막의 제조 방법의 실시예를 위한 전자기 유도 가열 장치 및 레이저 작용 장치의 배열을 보여주는 개략도 이다. 하나의 빛 소스에서 나온 높은 에너지 빔(1)(이 실시예에서는 엑시머 레이저가 사용됨)이 유리 기판(2)상의 반도체 막(3)으로 수직으로 인가된다. 유도 가열 코일(4)이 상기 높은 에너지 빔 적용 부분의 유리 기판의 앞 표면상에 배열되어 있다. 고주파 전류가 고주파 전원(5)로부터 코일을 흐르게 되어 높은 에너지 펄스 빔과 동기되어 기판 자체가 움직이게 되어 높은 에너지 빔이 기판 자체로 방사될 수 있어서 상기 기판은 유도 가열될 수 있다.

상기 높은 에너지 빔의 방사로 인해 발생된 반도체 막의 녹는 부분(6)의 저항 값은 맴돌이 전류가 선택적인 전류장으로 반도체 막을 통과하도록 낮게 되는데, 이것은 반도체 막내에 발생되고, 오직 상기 녹는 부분만이 유도 가열되어 고체화 시간이 연장된다.

상기 유도 가열로부터의 열 발생 속도는 녹는점 온도보다 높지 않은 것이 바람직 한데, 즉 상기 가열 발생 속도가 액체 상태내의 실리콘의 점진적인 고체화에서의 열 확산 속도보다 적은 것이 바람직 하다. 상기 고주파 전기장 및 높은 주파수은 이 시간에서의 녹는 양이 상기 가열 확산 속도를 초과하지 않도록 설정되는 것이 좋은데, 이는 상기 저항 값이 상기 적용 부분이 완전히 녹게되는 상태에서 가장 낮기 때문이다.

상기 고체화 시간은 일정한 전압의 일정한 출력의 고주파 유도 가열에 의해 최소한 두 배 연장될 수 있어서 이 고체화 시간에서 성장 할 수 있는 결정 입자의 지름은 약 두 배 늘어날 수 있고 이동성 등의 TFT 소자 특징이 향상될 수 있다.

또한, 상기 고주파 유도의 전압 및 주파수는 상기 높은 에너지 빔의 방사에 동기되어 제어되며, 상기 가열 효율의 저하는 반도체 막의 고체화 처리과정에 수반되는 저항 값의 증가로 보상되고 상기 고체화 시간동안 일정한 가열 상태가 유지될 수 있어서 임의의 고체화 시간을 선택할 수 있고 더 큰 결정 입자가 성장할 수 있다.

그리고, 본 발명에서 사용될 수 있는 높은 주파수 대역은 1㎑ 내지 1㎓의 범위에서 사용될 수 있다. 전기장 제어의 경우, 100㎒ 또는 그 이상의 주파수 대역(한 사이클이 10ns)이 사용될 수 있는 것이 바람직 한데, 응답은 약 100ns의 고체화 시간과 비교해 충분히 빠른 것이 가능하다.

더욱이, 웨이브 가이드 경로를 사용하여 1㎓ 이상의 마이크로파가 높은 에너지 빔으로 적용되는데, 유도 가열(마이크로파 가열)과 비슷한 장점을 얻을 수 있다.

(실시예 2)

본 발명의 제1 측면에 따른 다결정 반도체 막의 제조 방법의 더 다른 실시예를 설명하도록 하겠다.

도 7은 본 발명에 따른 다결정 반도체 막을 실현하기 위한 레이저 적용 장치 및 전기 가열 메카니즘을 보여주는 개략도이다. 하나의 빛 소스로부터 수직으로 반도체 막(3)으로 높은 에너지 빔(본 발명에서는 엑시며 펄스 레이저 빔을 사용함)이 방사된다. 반도체 막의 위 아래는 상기 높은 에너지 빔 방사 부분의 긴 면의 양쪽 끝에 위치하고, Al 같은 금속 줄(17,18)이 기판을 교차하는 방법으로 형성되며, 전원(9)으로부터 상기 줄로 전압이 인가된다.

전극들 사이의 상기 반도체 막으로 높은 에너지 빔을 방사하는 것으로, 상기 반도체 막은 녹고 상기 반도체 막의 저항 값은 낮아져서 상기 반도체 막의 녹은 부분(6) 및 녹은 반도체 막 자체를 통과하는 전류가 저항 가열된다.

이 열 량은 인가된 제2 전원에 비례하기 때문에, 전압은 제어될 수 있다. 전압이 일정한 경우, 상기 가열 속도는 녹는점 아래의 가열 확산 속도보다 작은 것이 바람직 하다. 다시 말하면, D≥(E²/R_L)에 따라 전압이 설정되는 것이 바람직 하다. 또한, 상기 높은 에너지 펄스 빔에 동기하여 전압을 제어하는 것으로 상기 고체화 시간을 임의의 길이로 연장하는 것이 가능하여 상기 반도체 막의 고체화 처리절차에 수반되는 저항값의 증가로 인해 야기되는 열 량의 저하는 보상된다.

앞서 설명한 바와 같이, 본 발명에 따르면, 반도체 막을 녹이고 결정화하여 다결정 반도체 막을 만들고, 고체화 시간이 펄스 레이저의 펄스 길이에 상관없이 임의로 연장될 수 있어서 큰 입자 지름을 갖는 다결정을 안정적으로 만들 수 있고, 다결정 반도체 막 및 TFT 의 입자 특성이 향상될 수 있다는 장점이 있다.

(실시예 3)

첨부된 도 8을 참고하여 본 발명의 제2 측면에 따른 다결정 반도체 막의 제조 방법을 설명하도록 하겠다.

다결정 Si 막 형성 실례에서, 도 8에 도시된 바와 같이, 반도체 막(2), 기초 막(5) 및 유리 기판(4)의 3층 구조로 구성되어 있으며, ZrO₂스퍼터링 막이 상기 기초 막으로 사용되었다. 또한, 비교를 위해, 기초 막으로 사용된 종래의 SiO 막의 실례로 나타내었다. 도 6에 도시된 장치는 전자기 유도 가열 장치를 제외하고 사용된다. XeCL 엑시머 레이저를 300mJ/cm의 최적흐름에서 10번 방사한 후, 다결정 실리콘 막의 평균 입자 지름 및 최소 입자 지름을 비교하였다. 그 결과를 표 1에 나타내었다.

다결정 실리콘막의 결정 지름

기본막의 종류	다결정 실리콘막의 평균 결정 지름	최소 결정 지름
SiO₂	500 nm	50 nm
ZrO₂	1000 nm	65 nm

표 1에 나타난 바와 같이, 같은 조건의 레이저가 사용되는 경우에서 평균 결정 지름이 ZrO₂를 사용하므로써 두 배 더 커진다는 것을 알게되었다. 다시 말하면, 고체화 시간이 연장되면 결정 지름이 커진다는 것으로 판단된다.

앞서 설명한 바와 같이, 높은 에너지 펄스 레이저로 반도체 막을 용해하고 결정화하므로써 다결정 반도체 막을 제조하는 공정에서, 고체화까지의 시간은 연장될 수 있고, 큰 결정 지름을 가지고 있는 다결정 반도체 막을 안정적으로 제조할 수 있어서 상기 다결정 반도체 막의 결정 특성 및 TFT 특성이 개선될 수 있다.

(실시예 4)

본 실시예를 통해, 본 발명의 제3 측면에 따른 다결정 반도체 막을 제조하는 방법을 도 10a 및 도 10b를 참고하여 설명하도록 하겠다.

도 10a는 레이저 빔과 반도체 막간의 위치관계를 나타내는 도이다. 도 10b는 도 10a에 나타난 부분의 확대도이다. 도 10a 및 도 10b에서, 참조 번호 7은 유리기판을 표시하고, 9는 아몰퍼스 반도체 막 또는 제1 다결정 막을 표시한다. 도 10a에 나타난 바와 같이, 상기 레이저빔(1)은 빔 스플리터(3a)를 통해 두 개 빔으로 나뉘어진다. 그러면 상기 두 개의 나누어진 빔은 파장 주문(㎛)의 주기를 갖는 정상파가 상기 반도체 막(9)의 표면에서 형성되도록 교차되고 간섭되는 것이 허용된다.

예를 들면, 상기 레이저빔(1)의 파장이 λ인 경우에서, 도 10b에 나타난 바와 같이 상기 반도체 막(9)의 표면상에서 형성된 정상파의 주기는 λ/(2 sinθ)로 설정된다(예를들어,1990년 Appl.Phys.Lett.57,132 참조). 그러면, 세기 분포에서, 앞서 말한 정상파와 동일한 주기를 갖는 열 발생 밀도 분포는 상기 반도체 막(9)의 표면상에서 형성된다. 정상파의 골(마디 부분)에 대응하는 상기 열 발생 밀도 분포의 낮은 부분에서, 나머지 핵은 상기 파장의 주문으로(㎛ 순으로) 제어될 수 있다. 결과적으로, 균일한 큰 결정을 갖는 다결정 반도체 막이 제조될 수 있다.

도 11은 도 10b에 나타나 있는 두 개 빔 반도체 막(9)을 고려하지 않은 입사각(θ)과 상기 반도체 막(9)의 표면상에서 형성되는 정상파의 주기간의 관계를 나타내는 도이다. 상기 입사각(θ)이 30도 보다 큰 경우 상기 레이저빔의 파장(λ 또는 그 이하) 주기를 갖는 정상파가 형성될 수 있음에 반해, 상기 입사각(θ)이 30도보다 작은 경우, 상기 레이저빔의 파장(λ 또는 그 이상) 주기를 갖는 정상파도 형성될 수 있다는 것을 볼 수 있다.

이러한 방법에서, 실시예 4에 따르면, 정상파의 주기는 입사각(θ)에 의해 제어될 수 있다. 그 결과로, 상기 입사각(θ)은 상기 레이저빔(1)의 파장(λ)의 약 여러 회까지의 간섭 프린지 패턴 주기를 설정하기 위해 도 11에 나타난 바와 같이 5도에서 20도 까지의 범위로 설정될 수 있다.

예를 들면, TFT-LCD의 폴리실리콘에서, 결정 지름이 1 내지 10㎛로 설정되는 것이 요구된다. 다결정 반도체 막을 제조하는 방법에서 이러한 지름을 갖는 폴리실리콘을 제조하기 위해, 상기 레이저빔(1)의 파장(λ)과 상기 입사각(θ)간의 관계가 표 2에 나타나 있다.

레이저빔(1)의 파장(λ)과 입사각(θ)간의 관계

레이저빔(1)의 파장(λ)	경사각(θ)
KrF 레이저(248㎚)	0.7°≤θ≤8.2°
XeCl 레이저(308㎚)	0.9°≤θ≤8.9°
Ar+레이저(514.5㎚)	1.5°≤θ≤15°
YAG 레이저(1060㎚)	2.9°≤θ≤30°

말하자면, 앞서 말한 정상파로 상기 반도체 막(9)의 표면상에서 발생되는 열 발생 밀도 분포가 나머지 핵을 형성하기 위해, 정상파(Q_BOTTOM)의 골 부분(마디 부분)에서의 열 발생 밀도는 0 또는 그 이상이어야 하고, 상기 반도체 막(9)의 완전한 용해에 필요한 열량(Q_L)보다 작아야 한다. 다른 한편으로는, 정상파의 피크 부분에서의 열 발생 밀도(Q_TOP)는 Q_L보다 작지 않고, 상기 반도체 막(9)이 제거되는 열 밀도량(Q_AB)보다 크지 않아야 한다(반도체 막의 온도는 열을 흡수하므로써 녹는점을 초과하여 증발된다).

다르게 말하면, 다음의 수학식 1은 상기 나머지 핵이 정상파의 골 부분(마디 부분)상에서 안정하게 형성되도록 만족되어야 한다.

0 ≤ Q_BOTTOM≤ Q_L≤ Q_TOP≤ Q_AB

여기서, 평균 출력 (Q_TOP+ Q_BOTTOM)/2이 Q_L로 설정되는 경우, 다음의 수학식 2는 레이저빔 출력(1)의 변화율을 나타내도록 제공하는 앞서 말한 수학식 1에서 연산될 수 있고, Q_P-P(= Q_TOP- Q_BOTTOM)는 골 부분에서의 열 발생 밀도와 피크 부분에서의 열 발생 밀도간의 차이를 표시한다.

Q_P-P≥ 28 Q_L

수학식 2에서 정상파의 열 발생 밀도 분포(Q_P-P)내의 차이, 즉 진폭은 상기 레이저빔의 출력에서의 변화보다 작지 않도록 설정되어야 한다는 것을 알 수 있다.

그러나, 상기 나머지 핵의 존재에 영향을 주는 요인으로서, 앞서 말한 레이저빔의 출력내 변화는 주 요인이 된다. 다른 요인으로서, 반도체 막의 두께내 변화 및 기본막의 열전도율내 변화가 제공될 수 있다. 그 결과로, 상기 진폭은 전체 파동 이상의 레벨로 설정되어야 한다.

말하자면, 상기 실시예에서 하나의 레이저빔이 나눠지지만, 본 발명은 그것으로 제한받지 않는다. 그 파장 및 위상이 서로 일치하는 동안, 둘 또는 그 이상의 레이저빔이 사용되기 위해 결합될 수 있다.

본 발명의 실시예를 더 설명하도록 하겠다.

(실시예 5)

실시예 5는 본 발명의 제3 측면에 따른 다결정 반도체 막을 제조하는 방법에 관한 것이지만, 실시예 5는 실시예 4와 다른 광 배치를 가지고 있다.

도 12는 실시예 4와 다른 광 배치를 나타내고 있다.

실시예 4에 따른 장치에서, 엑시머 레이저 빔(11)은 유리기판(7)상에서 실리콘막의 표면에 수직으로 방사된다. 다른 한편으로, 엑시머 레이저 빔(11)보다 더 긴 파장(λ)을 갖는 제 2 레이저 빔(13)은 빔 스플리터(3b)를 사용하여 두 개 빔으로 나눠져, 두 개 빔이 서로 간섭되도록 각각의 빔은 반사 거울(5c,5d,5e)을 사용하여 반사각(θ)에서 실리콘 막(9)의 엑시머 레이저 적용 부분으로 방사되고 정상파는 상기 실리콘 막(9)상에서 형성되도록 한다.

그러면, 엑시머 레이저 빔(11)에 의한 가열 및 상기 제2 레이저 빔(13)에 의해 형성되는 정상파에 의한 가열은 λ/(2 sinθ)의 주기를 갖는 온도 분포를 형성한다.

이러한 경우에서, 이 온도 분포의 낮은 온도부가 녹는점(1415℃)보다 크지 않게 되고 온도 분포부의 높은 온도부분이 실리콘의 녹는점보다 작지 않게 되도록 엑시머 레이저 빔(11) 및 상기 제 2 레이저 빔(13)의 출력이 설정되는 경우, 상기 나머지 핵은 정상파의 낮은 온도부상에서만 선택적으로 형성될 수 있다.

그러면, 그 후에 결정의 씨로서 나머지 핵을 사용하여, 큰 결정 지름을 갖는 결정이 형성될 수 있다.

상기 유리기판이 전체적으로 각각의 레이저 빔 응용 시기에서의 레이저 빔의 폭보다 작은 단계로 이동되는 경우, 상기 실리콘 막은 전체적으로 재결정화될 수 있다.

(실시예 6)

실시예 6은 본 발명의 제3 측면에 따른 다결정 반도체 막을 제조하는 방법에 관한 것이지만, 실시예 6은 실시예 4 및 실시예 5와 다른 광 배치를 가지고 있다.

도 13은 실시예 6에 따른 레이저 빔 응용 장치의 광 배치를 나타내고 있다.

이 장치에서, 엑시머 레이저 빔(11)은 상기 유리기판(7)상에서 상기 실리콘막(9)의 표면에 수직으로 방사된다. 다른 한편으로, 엑시머 레이저 빔(11)보다 더 긴 파장(λ)을 갖는 제2 레이저 빔(13)은 빔 스플리터(3c)를 사용하여 두 개 빔으로 나눠져서, 상기 두 개 빔이 서로 간섭되고 정상파가 상기 실리콘막(9)상에서 형성되도록 반사 거울(5f,5g)을 사용하여 상기 실리콘막(9)의 엑시머 레이저 적용 부분상의 입사각(θ)에서 유리기판(7)의 후면에서 방사되도록 한다.

이러한 방법에서, 제2 레이저 빛(13)이 상기 유리기판(7)의 후면에서 입사되는 것을 허용하는 물체는 가열에 의해 급등하는 실리콘 입자들이 상기 반사 거울(5f,5g)과 같은 광 시스템과 충돌하는 것을 막는다.

이러한 경우에서, 이 온도 분포의 낮은 온도부분이 녹는점(1415℃)보다 크지 않게 되고 상기 실리콘의 높은 온도부분이 상기 녹는점보다 작지 않게 되도록 엑시머 레이저 빔(11) 및 제2 레이저 빔(13)의 출력을 설정하고, 상기 나머지 핵은 정상파의 낮은 온도부분에서만 형성될 수 있다.

그러면, 큰 결정 지름을 갖는 결정은 결정 생성의 씨로서 나머지 핵을 형성하므로써 형성될 수 있다.

말하자면, 상기 유리기판이 전체적으로 각각의 레이저 응용 시기에서의 레이저 광선의 빔 폭보다 크지 않은 단계에서 이동되는 경우, 상기 실리콘막(9)은 전체적으로 재결정화될 수 있다.

(실시예 7)

실시예 7은 본 발명의 제3 실시예에 따른 다결정 반도체 막을 제조하는 방법에 관한 것이다. 실시예 4 내지 실시예 6과는 다르게, 두 개 레이저 빔은 정상파가 반도체 막의 표면상에서 형성되도록 서로 교차하고 간섭되는 것이 허용되지 않는다. 실시예 7에서, 반사 표면에 수평 또는 수직인 직선 편광 상태내 하나의 레이저 빔은 정상파가 표면 산란 빔의 간섭으로 상기 반도체 막의 표면의 파장 주문(㎛)상에서 주기를 갖도록 상기 반도체 막에 비스듬하게 입사될 수 있게 한다.

그러면, 실시예 4 내지 실시예 6과 같이, 상기 열 발생 밀도 분포는 상기 반도체 막상에서 정상파와 같은 주기를 갖도록 형성된다. 정상파의 골 부분(마디 부분)에 대응하는 열 발생 밀도 분포의 낮은 부분에서, 상기 핵의 용해가 안정되고, 상기 나머지 핵은 파장의 주문(㎛ 주문)로 제어되어 커다란 결정을 갖는 다결정 반도체 막의 제조를 가능하게 한다.

본 실시예에 따른 정상파의 형성에서, 레이저 빔의 방사에 의한 반도체 막의 용해 및 재결정화후에 형성되는 표면 거칠어짐은 광선 산란(광선 스플릿)의 시작점이 된다.

표면이 거칠어짐은 기본적으로, 고체화가 세로 방향으로 진행되는 경우에 상기 고체화 말기에 균일하지 않은 상태가 형성되고 결정핵이 생기는 것이 고려될 수 있도록 고체 액체 상태에서의 밀도 변화로부터 발생한다.

그러면, 상기 레이저 빔이 다시 이 반도체 막의 거친 표면으로 방사되는 경우, 상기 균일하지 않은 부분에서 산란되는 산란 빔들은 서로 간섭하고, 정상파는 막의 표면상에서 형성된다. 그 결과로, 다중 시간 방사에서, 특정한 주기를 가지는 균일하지 않은 패턴은 이 처리를 반복하는 동안 마지막으로 형성된다(J.Sipe, J.F.Young, J.S.Perston, 및 H.M.van Driel, Phys,Rev, B27, 1141, 1155, 2001, 1983 참고).

말하자면, 앞서 언급한 문헌에 따르면, 레이저 빔의 편광 상태 및 반도체 막의 표면상에서 발생되는 정상파의 형성은 폭넓게 변화되고, λ/(1-sinθ) 및 λ/(1+sinθ)의 주기를 갖는 정상파는 기본적으로 편광 방향에 수직 방향으로 발생되고, λ/cosθ의 주기를 갖는 정상파는 기본적으로 편광 방향에 수평 방향으로 발생된다.

특히, λ/(1±sinθ)의 주기를 갖는 정상파는 35 또는 그보다 작은 수직 상태 입사각의 조건하에서 강하고, λ/cosθ의 주기를 갖는 정상파는 35 또는 그보다 큰 경사진 입사각의 조건 및 반사 표면으로의 수평 편광 상태, 즉 P 편광하에서 강하다는 것이 이론적이고 실험적으로 알려져 있다.

도 14는 반도체 막의 표면상에서 형성된 정상파 및 입사각간의 관계를 나타내고 있다.

도 14에서, 거의 수직 상태의 입사각 조건하에서 강한 λ/(1±sinθ)의 주기를 갖는 정상파에서, 레이저 빔의 파장보다 긴 λ/(1-sinθ)의 주기 및 레이저 빔의 파장보다 짧은 λ/(1+sinθ)의 주기는 겹쳐진다. 다른 한편으로, 경사진 입사각및 P 편광의 조건하에서 강한 λ/cosθ의 주기를 갖는 정상파는 상기 레이저 빔의 파장보다 더 긴 단일 주기를 갖는다.

균일한 결정은 정상파가 균일할 때 형성될 수 있기 때문에, λ/cosθ의 단일 주기를 갖는 정상파가 형성될 것이 요구된다.

여기서, 본 발명의 실시예에 따른 다결정 반도체 막의 1 내지 10μ 결정 크기를 갖는 TFT-LCD용 폴리실리콘을 제조하기 위해, 레이저 광선의 파장(λ)과 입사각(θ)과의 관계가 표 3에 나타나 있다.

레이저 빔의 파장(λ)과 입사각(θ)과의 관계

레이저 빔의 파장(λ)	입사각(θ)
KrF 레이저(248㎚)	76°≤θ≤88.6°
XeCl 레이저(308㎚)	72°≤θ≤88.2°
Ar+레이저(514.5㎚)	59°≤θ≤37.1°
YAG 레이저(1060㎚)	0°≤θ≤84.3°

말하자면, 형성될 정상파의 진폭은 입사 레이저 빔과 그 입사각의 편광 정도, 및 반도체 막의 표면 형태 및 광 상수에 따라 결정된다. 이들 가운데, 편광 정도, 입사각, 및 광 상수가 쉽게 결정될 수 있음에도 불구하고, 표면 형태에 대해서는, 상기 레이저 빔의 방사를 반복하는 동안 그 변화 및 형성을 결정하는 것이 어렵다. 게다가, 형성될 정상파의 강도는 그 표면 형태의 변화 및 형성에 따라 증가한다. 따라서, 정상파의 진폭(강도)을 추정하는 것은 쉽지 않다.

따라서, 일정한 표면 형태는 편광 정도가 더 높아지는 것에 따라 더 적어지는 방사 횟수로 형성될 수 있다. 결과적으로, 높은 편광 정도는 강한 정상파의 형성을 위해 요구될 수 있다. 적어도 10% 편광 정도가 요구되면, 대개 90% 또는 그 이상이 요구된다.

앞서 말한 실시예에서, 엑시머 레이저 싱글 빔은 제 2 레이저 빔으로 사용될 수 있다. 그러나, 엑시머 레이저 빔은 빔 구성의 모양 및 그 균등에 대해 높은 정밀도로 제어된다. 따라서, 입사각을 제어하는 것이 특히 어렵다. 결과적으로, 엑시머 레이저와는 다른, 상기 파장(200 내지 400㎚)보다 더 긴 파장을 갖는 제2 레이저 빔이 제공되고, 상기 레이저 빔은 겹치는 방법으로 엑시머 레이저 빔의 적용 부분상에 방사되며, 임의의 주기를 갖는 정상파는 파장, 편광 정도 및 앞서 말한 제 2 레이저 빔의 입사각을 제어하므로써 반도체 막상에서 형성될 수 있다.

도 15a 및 도 15b는 본 발명의 실시예에 따른 다결정 반도체 막을 제조하는 방법을 실시하기 위한 레이저 빔 장치의 광배치를 나타내는 뷰이다.

도 15a는 정면도이고, 도 15b는 평면도이다.

이 장치에서, 엑시머 레이저(11)는 유리기판(7)상의 실리콘막(9)의 표면으로 수직으로 방사된다. 다른 한편으로, 긴 파장 광선 및 선형 편광인 제2 레이저 빔(15)은 P 편광 상태에서 실리콘막(9)의 엑시머 레이저 빔(11)의 적용 부분에서 사용된다. 엑시머 레이저 빔(11)이, 제 2 레이저 광선의 입사각(θ)이 0°≤θ≤35°일 때 상기 실리콘막(9)의 용해 및 재결정화를 반복하기 위해 다수의 횟수로 방사되는 경우에서, 1/(1-sinθ) 및 1/(1+sinθ)의 주기를 갖는 균일하지 않은 구성은 편광 방향에 대해 수직 방향으로 실리콘막(9)의 표면에서 형성된다. 거기에 더, 35°≤θ인 경우에, 1/cosθ의 주기를 갖는 균일하지 않은 구성은 편광 방향에 수직 방향으로 실리콘막의 표면에서 형성된다. 결과적으로, 동일한 주기를 갖는 정상파가 형성될 수 있다.

그러면 동일한 주기를 갖는 열 발생 밀도 분포는 이러한 정상파로 형성된다. 나머지 핵은 이 정상파의 골부분에서 형성되고, 상기 나머지 핵은 균일함을 가지고 있는 폴리실리콘 막 및 큰 결정 지름이 형성될 수 있어서 재결정화될 결정 성장의 씨로 사용될 수 있다.

말하자면, 사용될 두 개 레이저 빔의 전체 출력은 상기 실리콘막(9)이 완전히 녹는 출력보다 작은 값으로 설정된다. 동시에, 상기 제2 레이저 빔(15)의 출력이 1000/F% 또는 그 이상이어야 하는 경우에서 편광 정도가 F%(F≥10)로 표시되는 경우이다. 이것은 레이저 전체 출력에 대해 10% 또는 그 이상의 편광 정도를 갖는 것이 필요하기 때문이다.

앞서 설명한 바와 같이, 본 발명의 제 3 측면에 따른 방법에 따라서, 상기 반도체 막이 다결정 반도체 막을 형성하기 위해 높은 에너지 펄스 레이저의 방사로 용해되고 재결정화되는 경우, 인터페이스내에 존재하는 나머지 핵의 분포는 분포의 안정성을 얻기 위해 ㎛의 주문으로 제어된다. 따라서, 균일성과 큰 결정 지름을 갖는 다결정 반도체 막은 계속 습득될 수 있다. 결과적으로, 다결정 반도체 막의 결정성 및 다결정 반도체 막을 사용하는 TFT 요소의 특성이 개선될 수 있다.

(실시예 8)

본 발명의 제1, 제2 및 제3 측면에 따른 다결정 반도체 막을 제조하는 방법에 대해서, 각각으로 실행되는 방법 및 서로 결합하여 실행되는 방법으로 일반적인 비교를 설명하도록 하겠다.

본 실시예 8은 도 16, 도 17, 도 18 및 도 19를 참고하여 설명하도록 하겠다.

도 16은 다결정 반도체 막을 제조하는 전형적인 방법을 설명하고, 유리기판으로 엑시머 레이저를 사용하므로써 다결정막을 용해, 고체화 및 형성하는 장치 및 제공된 SiO₂기초막상에서 형성되는 아몰퍼스 실리콘 막(a-Si막)의 표면을 나타내는 도이다.

도 17은 상기 실시예 3에 대응하는 방법(본 발명의 제2 측면에 따른 방법)을 설명하는 뷰이다. 일반적인 SiO₂기초막 대신에, ZrO₂막이 기초막으로 사용된다.

도 18은 본 발명의 제1 측면에 따른 다결정 반도체 막을 제조하는 방법을 나타내는 도로, 고주파 유도 가열의 가열이, 전형적인 다결정 반도체 막 제조 방법 또는 도 17에 나타나 있는 본 발명의제 2 측면에 따른 방법에 추가하여 반도체 막의 녹은 부분의 가열로 더해진다.

도 19는 본 발명의 제3 측면에 따른 방법으로 포함되는 인터페이스 결정핵의 제어가 앞의 도 18에 추가된다.

다시 말하면, 결정 지름을 크게하는 장점은 기초막으로 상기 기초막을 사용하는 경우, 유도 가열의 경우, 및 레이저 간섭 방법으로 결정핵을 제어하는 경우로 비교된다.

특별히, XeCl 엑시머 레이저(20㎱의 펄스폭을 가진)는 350mJ/㎠에서 유리기판상의 상기 SiO₂기초막(200㎚)의 a-Si막(50㎚)으로 방사된다. 폴리실리콘 결정 지름 분포의 측정 결과는 상기 전형적인 방법에 의한 폴리실리콘막 형성의 경우, 열 차단 ZrO₂막(200㎚)을 사용하는 경우(도 17), 전자 가열로 반도체 막을 가열하는 경우(도 18), 및 레이저 간섭 방법으로 결정핵을 제어하는 경우에 대해 표 4에 나타나 있다.

ZrO₂기초막을 사용하는 경우 및 전자 가열에 의한 반도체 막 가열의 경우에서, 최적 엑시머 레이저 출력은 350mJ/cm²이고, 레이저 간섭 방법의 경우에서 빔 스플릿전의 레이저 출력은 400mJ/cm²가 된다.

ZrO₂막의 경우에서, 전자 유도에 의한 반도체 막 가열의 경우에서의 고체화 완료때까지의 고체화 시간은 다음과 같을 것이다. He-Ne 레이저에 의해 반사율을 측정하여 고체화 시간을 측정하는 경우, SiO₂막만을 사용하는 경우에서 100㎱가 주어지는 것에 반해, 상기 고체화 시간은 상기 SiO₂막을 ZrO₂막으로 교체하여 150㎱로 연장될 수 있다. 게다가, 1㎒·5㎾의 고주파 가열로 반도체 막을 가열하는 경우, 고체화 시간은 대략 200㎱로 연장될 수 있다. 또, 상기 반도체 막을 ZrO₂기초막으로 고체화하는 경우에, 고체화 시간은 250㎱까지 연장될 수 있다.

게다가, 상기 고체화 시간에 추가하여, 기초막과의 인터페이스에 남아있는 결정핵 분포를 제어하기 위해, 엑시머 레이저의 입사각에서 300㎚, 600㎚, 및 1200㎚로 간섭폭을 변화하는 경우에서 상기 고체화 시간은 변화하지 않는다.

표 4에서 명백한 것과 같이, ZrO₂기초막을 사용하는 경우 및 전자 유도 가열 방법으로 가열하는 경우에서, 폴리실리콘의 최대 결정 지름은 상기 고체화 시간의 연장과 함께 확대된다. 그러나, 결정핵 분포가 제어되지 않는 경우에서, 결정의 최소 지름의 커다란 확장은 인식될 수 없다.

대조적으로, 인터페이스 결정핵 분포가 고체화 시간 연장 방법과 함께 레이저 간섭 방법을 사용하여 제어되는 경우, 최소 결정 지름은, 상기 고체화 시간에 의해 결정되는 최대 결정 지름을 초과하지 않도록 결정핵들간의 간격을 설정하므로써 최대 결정 지름에 근접하게 되는 것(결정 지름 분포가 좁아진다)을 볼 수 있다. 그러나, 상기 고체화 시간에 의해 결정된 최대 결정 지름을 초과하도록 핵들간의 간격을 설정하는 경우에서, 상기 결정핵에서의 결정 성장은 추월하지 않고, 과냉 상태가 발생되며, 순수한 결정이 생성된다.

TFT-LCD 또는 그와 같은 교차부 패널의 전기적 특성이 가장 낮은 특성 부분에 따라 조정되기 때문에, 상기 결정의 최소 결정 지름은 패널의 특성을 결정한다. 그 결과로, 높은 특성 TFT-LCD 폴리실리콘을 제조하기 위해, 큰 결정 지름 및 좁은 결정 지름 분포를 가지는 폴리실리콘을 형성하는 것이 필요하다. 앞서 말한 조건을 만족시키는 재료로서, ZrO₂기초막을 사용하여, 또는 전자 가열에 의해 충분히 연장되는 고체화 시간에 추가하여 상기 레이저 간섭 방법으로 고체화하는 시간내에서 성장될 수 있는 결정 지름과 같은 결정핵 간격을 형성하기를 포함하는 것이 요구되는 방법이 있다.

앞서 설명한 바와 같이, 실시예 8에서, 결정은 균일할 수 있고 상기 결정의 크기는 본 발명의 다결정 반도체 막의 제조 방법과 결합하여 제1, 제2 및 제3 방법을 사용하므로써 커질 수 있다.

지금까지 설명한 바와 같이, 고체화가 끝나는 고체화 시간은 상기 높은 에너지 펄스 레이저를 방사하여 상기 반도체 막을 녹이고, 고체화하고, 결정화하여 다결정 반도체 막을 만드는 처리과정으로 늘어날 수 있으며, 녹는 시간에서 상기 인터페이스에 존재하는 잔류 핵의 분포를 제어함으로서 크고 균일한 입자 지름을 가진 다결정 반도체 막을 만들 수 있어서 상기 반도체 막을 사용하는 다결정 반도체 막 및 TFT 소자의 결정화의 향상이 가능하다.

Claims (18)

1. 기판의 제1 표면상에 형성된 아몰퍼스 및 제1 다결정 반도체로 구성된 반도체 막의 표면에 높은 에너지 펄스 빔을 방사하여 상기 반도체 막 만을 녹이는 단계; 및

   고체-액체가 공존하는 상태를 거쳐서 큰 결정 입자 지름을 갖는 다결정을 구비하는 반도체 막을 고체화 및 형성하는 단계를 구비하고,

   상기 고체 및 액체가 공존하는 상태에서의 고체부분과 액체부분간의 전기적 저항 차이를 사용하여 상기 반도체 막이 녹아 발생한 녹은 부분만 가열하여, 녹은 반도체 막의 고체화가 완료될 때 까지 고체화 시간이 연장될 수 있는 것을 특징으로 하는 다결정 반도체 막의 제조 방법.
2. 제 1 항에 있어서,

   상기 녹는 부분은 전자기 유도 가열 방법 또는 전기적 가열 방법에 의해 가열되는 것을 특징으로 하는 다결정 반도체 막의 제조 방법.
3. 제 1 항에 있어서,

   상기 녹은 부분은 전자기 유도 가열로 가열되고, 상기 유도 가열은 상기 반도체 막내에 교류전류를 발생시키기 위해 기판의 제2 표면에 있는 유도 가열 코일로 높은 주파수 전류를 인가하는 것에 의해 이루어지는 것을 특징으로 하는 다결정 반도체 막의 제조 방법.
4. 제 3 항에 있어서,

   상기 유도 가열에 의한 열 발생 속도는 반도체 막으로부터 기판으로의 열 확산 속도보다 느린 것을 특징으로 하는 다결정 반도체 막의 제조 방법.
5. 제 3 항에 있어서,

   전기장 또는 주파수를 제어하여 상기 높은 에너지 펄스 빔 방사에 동기하여 전자기 유도를 하여 상기 반도체 막을 가열시키고, 상기 전자기 유도 가열의 가열은 상기 고체화 과정동안의 고체와 액체와의 비의 변화에 수반되는 상기 반도체 막의 높은 저항에 해당하여 일정한 전압 발생 상태에서 수정되는 것을 특징으로 하는 다결정 반도체 막의 제조 방법.
6. 제 3 항에 있어서,

   상기 전자기 유도로 발생한 자기장의 영역은 상기 높은 에너지 펄스 빔에 의한 방사 영역보다 넓어서 상기 전자기 유도 가열로 오직 상기 액체 부분만이 가열되는 것을 특징으로 하는 다결정 반도체 막의 제조 방법.
7. 제 2 항에 있어서,

   상기 액체 부분의 가열은 상기 전기적 가열이고, 이 가열은 저항 가열에 따라 상기 반도체 막의 근방에 있는 도체 사이에 전압을 인가하여 수행되는 것을 특징으로 하는 다결정 반도체 막의 제조 방법.
8. 제 7 항에 있어서,

   상기 반도체 막의 전기적 가열 영역은 상기 높은 에너지 펄스 빔에 의한 방사 영역과 겹치는 것을 특징으로 하는 다결정 반도체 막의 제조 방법.
9. 제 7 항에 있어서,

   상기 전압을 제어하여 반도체 막의 표면으로 방사되는 상기 높은 에너지 빔에 동기하여 전기적 가열을 해서 상기 고체화 처리과정 동안의 고체와 액체 비의 변화에 의해 발생한 저항의 증가로 인한 가열 효율의 저하를 수정하는 것을 특징으로 하는 다결정 반도체 막의 제조 방법.
10. 아몰퍼스 또는 제1 다결정 반도체로 구성된 반도체 막에 높은 에너지 펄스 빔의 방사하여 상기 반도체 막을 녹인 다음, 상기 막을 고체화 시켜 향상된 결정성을 갖는 다결정 반도체 막을 형성하는 단계를 구비하고,

    1600℃이상의 녹는점과 1000℃ 이상에서 0.01cal/cm·s·℃의 열 전도도를 갖는 물질을 상기 반도체 막의 기초 막으로 사용하고, 상기 반도체 막의 고체화 완료 시간이 상기 반도체 막의 녹은 막에서 기판으로의 열 확산을 억압하는 것에 의해 늘어나는 것을 특징으로 하는 다결정 반도체 막의 제조 방법.
11. 제 1 항에 있어서,

    1600℃이상의 녹는점 및 0.01cal/cm·s·℃이하의 열 전도도를 갖는 물질을 상기 반도체 막의 기초 막으로 사용하여 상기 반도체의 녹은 부분으로부터 기판의 막까지 열 확산을 억압하는 것에 의한 고체화가 완료될 때 까지 시간을 연장하는 것을 특징으로 하는 다결정 반도체 막의 제조 방법.
12. 아몰퍼스 반또체 또느 다결정 반도체로 구성된 반도체 막에 높은 에너지 빔을 방사하여 상기 반도체 막을 녹이는 단계; 및 고체와 액체가 공존하는 상태를 경유하여 상기 반도체를 고체화하여 다결정 반도체를 형성하는 단계를 구비하고,

    상기 높은 에너지 빔을 방사하여 상기 반도체 표면의 미리 결정된 위치에서 정상파를 형성하고, 상기 미리 결정된 위치에서 상기 정상파와 같은 사이클을 갖는 열 밀도 분포를 발생시켜 상기 반도체를 녹이는 것을 특징으로 하는 다결정 반도체 막의 제조 방법.
13. 제 12 항에 있어서,

    상기 정상파는 상기 반도체 막으로 상기 정상파를 형성할 수 있는 입사각을 가진 적어도 두 개의 레이저 빔을 방사하여 형성되는 것을 특징으로 하는 다결정 반도체 막의 제조 방법.
14. 제 12 항에 있어서,

    상기 정상파는 미리 결정된 입사각 및 편광 상태에서 적어도 하나의 레이저 빔을 방사하여 형성되는 것을 특징으로 하는 다결정 반도체 막의 제조 방법.
15. 제 12 항, 제 13 항 또는 제 14 항에 있어서,

    상기 열 밀도 분포의 사이클은 1 내지 10㎛로 설정되는 것을 특징으로 하는 다결정 반도체 막의 제조 방법.
16. 제 12 항에 있어서,

    고체와 액체가 공존하는 상태에서 고체 및 액체사이의 전기적 저항 차이를 사용하여 고체화 시간을 늘려 상기 액체만을 가열하는 단계를 더 구비하는 것을 특징으로 하는 다결정 반도체 막의 제조 방법.
17. 제 12 항에 있어서,

    1600℃의 녹는점 및 0.01cal/cm·s·℃의 열 전도도를 갖는 물질을 상기 반도체 막의 기초 막으로 사용하여 상기 반도체의 녹은 부분으로부터 기판쪽까지의 열 확산을 억압하여 고체화가 완료될 때 까지의 시간을 연장할 수 있는 것을 특징으로 하는 다결정 반도체 막의 제조 방법.
18. 제 16 항에 있어서,

    1600℃의 녹는점 및 0.01cal/cm·s·℃의 열 전도도를 갖는 물질을 상기 반도체 막의 기초 막으로 사용하여 상기 반도체의 녹은 부분으로부터 기판쪽까지의 열 확산을 억압하여 수정작업이 완료될 때 까지의 시간을 연장할 수 있는 것을 특징으로 하는 다결정 반도체 막의 제조 방법.