KR100901343B1 - 결정질 반도체 박막 제조 방법 - Google Patents

결정질 반도체 박막 제조 방법 Download PDF

Info

Publication number
KR100901343B1
KR100901343B1 KR1020070073304A KR20070073304A KR100901343B1 KR 100901343 B1 KR100901343 B1 KR 100901343B1 KR 1020070073304 A KR1020070073304 A KR 1020070073304A KR 20070073304 A KR20070073304 A KR 20070073304A KR 100901343 B1 KR100901343 B1 KR 100901343B1
Authority
KR
South Korea
Prior art keywords
thin film
semiconductor layer
substrate
low concentration
concentration semiconductor
Prior art date
Application number
KR1020070073304A
Other languages
English (en)
Other versions
KR20090010311A (ko
Inventor
이병수
Original Assignee
(주)실리콘화일
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)실리콘화일 filed Critical (주)실리콘화일
Priority to KR1020070073304A priority Critical patent/KR100901343B1/ko
Priority to PCT/KR2008/004145 priority patent/WO2009014337A2/en
Priority to US12/668,185 priority patent/US8030190B2/en
Priority to CN200880023163A priority patent/CN101720496A/zh
Priority to JP2010518110A priority patent/JP2010534412A/ja
Priority to EP08778803.0A priority patent/EP2171746A4/en
Publication of KR20090010311A publication Critical patent/KR20090010311A/ko
Application granted granted Critical
Publication of KR100901343B1 publication Critical patent/KR100901343B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium

Abstract

광전하에 의한 유도가열을 이용하여 글래스 기판, 세라믹 기판, 플라스틱 기판과 같은 비정질 또는 다결정 기판 위에 형성되는 결정질 반도체 박막 제조 방법에 관하여 개시한다.
본 발명에 따른 결정질 반도체 박막 제조 방법은 글래스 기판, 세라믹 기판, 플라스틱 기판과 같은 저가의 비정질 또는 다결정 기판 위에 저농도 반도체층을 형성하는 과정과, 형성된 저농도 반도체층을 광전하에 의한 유도가열 방식으로 결정화하는 과정으로 이루어진다. 따라서, 일반적인 다결정 반도체 박막이나 비정질 반도체 박막보다 우수한 특성을 갖는 저농도의 결정질 반도체 박막을 간단한 공정과 적은 비용으로 얻을 수 있다.
유도 가열, Zone Melting, 광전하

Description

결정질 반도체 박막 제조 방법{METHOD OF MANUFACTURING CRYSTALLINE SEMICONDUCTOR THIN FILM}
본 발명은 결정질 반도체 박막 제조 방법에 관한 것으로, 더욱 상세하게는 비정질 기판이나 다결정 기판 상에 저농도의 결정질 반도체 박막을 제조하는 방법에 관한 것이다.
일반적으로, 스위칭 소자에 적용되는 MOSFET은 게이트에 의하여 전도체로 전환되는 채널 영역, 스위치 양단을 구성하는 고농도의 전극(드레인, 소스), 게이트 산화막 및 게이트를 증착, 임플란트 등의 일반적인 반도체 공정으로 형성함으로써 제조된다. 이때, 채널 영역은 대략 1019/Cm3 이하의 불순물 농도를 가지는 저농도 반도체 박막으로 이루어진다. 따라서, 이러한 채널 영역을 형성하기 위한 저농도 반도체 박막은 스위칭 특성을 결정하는 중요한 요소로 작용하며, 결정화되어 있을 것이 요구된다.
실리콘(Si)을 기반으로 하는 종래의 저농도 반도체 박막은 수소화된 비정질 실리콘 박막(a-Si:H), 마이크로크리스털 실리콘(uc-Si) 박막, 그리고 결정성장된 실리콘 박막이 주로 이용되었다.
이중, 주로 대면적의 LCD를 제조하는데 사용되는 수소화된 비정질 실리콘 박막이나 마이크로크리스털 실리콘(uc-Si) 박막은 제조방법이 간단한 장점은 있으나, 박막 내부에 많은 결함(Defect)을 포함하므로 전하의 모빌리티(Mobility)가 낮고, 라이프 타임이 짧아서 스위칭 소자 특성이 우수하지 못하는 단점이 있다. 반면, 주로 소면적의 고화질 LCD 등에 사용되는 결정성장된 실리콘 박막은 전하의 모빌리티가 우수하고, 라이프 타임도 길어서 스위칭 소자 특성이 우수한 장점이 있는 반면, 실리콘을 결정화시키는 공정이 복잡하고, 결정성장된 실리콘 박막을 제조하는 데까지 제조시간이 긴 단점이 있다.
이러한 방법들의 장점을 취합하기 위해 제안된 방법으로 저농도의 반도체 박막을 결정화시키는 방법이 있다. 저농도의 반도체 박막을 결정화시키는 것에 관한 연구는 다양한 방법으로 진행되고 있는데, 가장 일반적으로 사용되는 방법은 비정질의 반도체 박막을 증착하고 열처리하는 방법이다. 그러나, 이 방법은 결정화 공정 시간이 매우 길다는 단점이 있다. 예를 들어, 코닝 글래스(Corning Glass) 위에 증착된 실리콘 박막을 결정화 하는 공정은 700℃ 정도의 온도에서 4시간 이상의 열처리를 요하므로, 저농도의 결정질 실리콘 박막의 생산성이 매우 낮다.
다른 방법으로, 알루미늄(Al)이나 니켈(Ni) 등과 같은 얇은 금속 막 위에 실리콘을 증착하고, 450℃ 이하의 온도에서 열처리하면, 금속과 실리콘의 위치가 바뀌면서 실리콘이 결정화하게 되는 MIC(Metal Induced Crystallization) 방법이 있다. 이 방법은 저온 열처리를 사용하기 때문에 하부의 기판으로 사용되는 재질의 제한이 완화되는 장점이 있지만, 결정화된 실리콘 박막에는 많은 금속 불순물이 존재하여 소자 특성을 열화시키는 요인으로 작용하는 단점이 있다.
또 다른 방법으로, 비정질 실리콘층을 유도가열 방식으로 결정화시키는 방법이 있다. 도 1은 일반적인 유도가열 방식으로 결정질 반도체 박막을 제조하는 과정(100)을 나타낸 것으로, 도 1을 참조하여 비정질 실리콘층을 유도가열 방식으로 결정화시키는 방법을 간략히 설명하기로 한다.
우선, 기판(110) 상부에 확산방지층(120) 및 비정질 실리콘층(130)을 형성하고, 유도코일(152) 아래에 실리콘층(130)을 위치시킨다. 그 후, 전류생성기(151)에서 유도코일(152)에 교류전류를 흐르게 하면, 비정질 실리콘층(130)에는 교류자기장이 작용하게 된다.
비정질 실리콘층(130) 중 유도코일 아래에 있는 부분(b)의 캐리어(carrier)는 교류자기장에 의하여 회전운동을 함으로써, 옴 가열(Ohmic Heating)된다. 따라서, 이 부분(b)은 유체상태가 되고, 고체상태인 부분(a, c)과의 계면(d)에서 고체상태인 부분(a, c)을 시드(seed)로 하여 결정화가 진행된다. 그 후, 비정질 실리콘층(130)을 특정한 방향(e)으로 이동시키면 다른 부분(c)의 결정화가 진행된다.
이 방법은 유도가열되는 부분에서 발생하는 열이 자유전자(free electron)와 같은 캐리어의 양에 관계되므로, 고농도의 불순물을 갖는 실리콘 박막에 적용이 가능하다. 그러나, 스위칭 소자 등을 형성하기 위한 저농도의 반도체 박막에는 상대적으로 적은 수의 캐리어가 존재하므로 적용할 수 없는 단점이 있다. 따라서 이 방법으로부터 결정질의 저농도의 반도체 박막을 얻기 위해서는 고농도의 반도체 박막 을 결정화한 후, 별도의 불순물의 농도를 줄이기 위한 공정이 필요하다.
만일, 저농도의 반도체 박막을 유도가열에 의하여 결정화하기 위해서는, 높은 온도까지 저농도의 반도체 박막의 온도를 상승시켜 충분한 열전하가 발생되도록 하는 예비가열 과정이 필요하다. 발생된 열전하는 유도가열의 캐리어로 이용된다. 그러나, 예비가열의 온도는 반도체 박막의 불순물의 농도가 낮을수록 더 높아지므로, 저농도 반도체 박막의 결정화에 사용할 수 있는 하부 기판의 재질은 제한적이다.
본 발명이 이루고자 하는 기술적 과제는 별도의 예열하는 과정이 필요 없이 외부의 광원에 의하여 발생한 광 전하들의 유도가열을 통하여 저농도의 결정질 반도체 박막을 제조할 수 있는 방법을 제공하는데 있다.
상기 기술적 과제를 이루기 위한 본 발명에 따른 결정질 반도체 박막 제조 방법은 (a)기판에 저농도 반도체층을 형성하는 단계; (b)상기 저농도 반도체층에 광을 조사하여, 광전하를 생성하는 단계; 및 (c)상기 저농도 반도체층을 유도가열하여, 상기 저농도 반도체층을 결정화시키는 단계를 구비하여 이루어진다.
본 발명에 따른 결정질 반도체 박막 제조 방법은 저농도를 갖는 반도체층에 조광을 사용하여 광전하를 발생시키므로, 별도로 예열하는 과정이 필요없이, 단결 정에 가까운 저농도의 반도체 박막을 쉽게 얻을 수 있다. 또한, 대면적의 재결정화된 저농도의 반도체 박막을 저가의 공정을 사용하여 짧은 시간 내에 얻을 수 있다.
또한, 본 발명에 따른 결정질 반도체 박막 제조 방법은 결정화하고자 하는 반도체층 하부에 있는 기판의 온도를 높이지 않고도 반도체층을 결정화할 수 있으므로, 하부 기판으로 저가이지만 녹는점이 낮은 글래스 기판, 세라믹 기판, 플라스틱 기판 등에도 적용이 가능하다.
또한, 본 발명에 따른 결정질 반도체 박막 제조 방법에 의해 제조된 반도체 박막은 저농도이므로, 캐리어(전하)의 라이프 타임이 길고, 모빌리티가 높아서 스위칭 소자에 적용할 수 있다.
이하에서는 본 발명의 구체적인 실시예를 도면을 참조하여 상세히 설명하도록 한다.
도 2는 본 발명에 따른 결정질 반도체 박막 제조 방법의 일실시예를 나타내는 것이다. 본 발명에 따른 결정질 반도체 박막 제조 방법(200)은 저농도 반도체층 형성 단계(S210), 광전하 생성 단계(S220) 및 저농도 반도체층 결정화 단계(S230)를 구비하여 이루어진다.
도 3은 도 2에 도시된 결정질 반도체 박막 제조 방법에서 광전하에 의한 유도가열(Induction Heating)의 예를 나타낸 것이다. 도 2에 도시된 결정질 반도체 박막 제조 방법(200)을 설명함에 있어, 도 3에 도시된 광전하에 의한 유도가열의 예(300)를 참고하기로 한다.
저농도 반도체층 형성 단계
저농도 반도체층 형성 단계(S210)에서는 PECVD(Plasma-Enhanced Chemical Vapor Deposition) 방법이나 e-beam evaporation, 스퍼터링 같은 PVD(Physical Vapor Deposition) 방법 등으로 기판(310) 상부에 1014/Cm3 ~ 1019/Cm3의 불순물을 포함하는 저농도 반도체층(320)을 형성한다.(이하, '저농도 반도체층'이라 함은 1014/Cm3 ~ 1019/Cm3의 불순물이 포함되어 있는 반도체층을 지칭한다.) 저농도 반도체층(320)의 성분은 널리 알려진 실리콘이 될 수 있다.
기판(310)은 일반적인 단결정 실리콘 기판이 될 수 있다. 그러나, 기판(310)은 스위칭 소자와 같은 반도체 소자 제조시에 이용되는 부분이 아니므로, 기판(310)으로 글래스 기판, 플라스틱 기판, 세라믹 기판과 같은 저가의 비정질 또는 다결정질 구조를 갖는 기판을 이용할 수 있다.
기판(310) 상부에 저농도 반도체층(320)을 형성하기 전에 확산방지층(Diffusion Barrier, 315)을 형성하는 단계(S205)를 더 구비할 수 있다. 확산방지층(315)은 기판(310)이 다결정 구조를 가지고 있는 경우나 기판(310)의 성분이 저농도 반도체층(320)으로의 확산(diffusion) 가능성이 있는 경우 유용하게 작용할 수 있다. 예를 들어, 소다라임 글래스를 기판(310)으로 사용하는 경우, 소다라임 글래스의 나트륨(Na) 성분이 저농도 반도체층(320)에 확산되어 소자 특성을 열화(Degradation)시킬 수 있으므로, Al2O3와 같은 확산방지층(315)을 약 50nm 정도 형성하면, 기판(310)의 성분이 저농도 반도체층(320)으로 확산되는 것을 방지할 수 있다.
이러한 확산방지층(315)은 SiO2, Al2O3, Y2O3, ZrO2, HfO2, SrO, TiO2, Ta2O5, ZnO, In2O3, MgO, Fe2O3, SrTiO3 등의 산화물이나 AlN, GaN, InN, Si3N4 및 TiN 등의 질화물이 될 수 있다. 산화물에는 란탄계 산화물인 La2O3, Lu2O3, CeO2, Dy2O3, Eu2O3, Ho2O3, Er2O3 등이 포함될 수 있다.
저농도 반도체층 형성 단계(S210)에서 형성되는 저농도 반도체층(320)은 비정질(Amorphous) 구조를 가지거나, 나노 결정(Nano-crystalline)과 같은 다결정(Poly-crystalline) 구조를 가진다. 따라서, 형성된 저농도 반도체층(320)을 스위칭 소자와 같은 반도체 소자 제조용 등의 목적으로 사용하기 위해서는, 비정질이나 다결정 상태의 저농도 실리콘층(320)을 고온에서 재결정화(re-crystallization)시키는 것과 같은 결정화 과정이 필요하다. 이를 위해 본 발명에서는 광전하 생성 단계(S220) 및 저농도 실리콘층 결정화 단계(S230)를 구비한다.
광전하 생성 단계
광전하 생성 단계(S220)에서는 저농도 반도체층(320)에 광을 조사(330)하여, 저농도 반도체층(320) 표면에 전자-정공 쌍을 생성하는데, 광의 조사(330)에 의하여 생성된 전자-정공을 광전하라 칭하기로 한다.
광전하를 생성하는 이유는 후술할 저농도 반도체층 결정화 단계(S230)에서 자유전자와 같은 캐리어의 운동을 통하여 저농도 반도체층(320)을 유도가열하여 결정화가 진행되는데, 이때 저농도 반도체층(320)에는 유도가열에 필요한 캐리어가 부족하므로, 이러한 캐리어 수를 증대시키기 위함이다.
조사되는 광은 저농도 반도체층(320)의 에너지 갭에 의하여 선택된다. 예를 들어, 저농도 반도체층(320)이 비정질 실리콘으로 형성되는 경우, 적색에서 청색 사이의 가시광 영역인 대략 1.8eV ~ 3.0eV 범위의 에너지를 가지는 광을 조사할 수 있다. 이 파장 대에서 비정질 실리콘은 결정질 실리콘에 비하여 약 20배 이상의 흡수율을 가진다. 따라서, 상기 범위의 에너지 범위를 가지는 광이 비정질 실리콘에 조사되는 경우 비정질 실리콘의 표면에서 많은 광전하가 발생하게 된다.
광전하의 수는 광의 조사 시간 및 광의 세기에 비례하여 증가한다. 따라서, 광의 조사 시간이 충분히 길고 조사되는 광의 세기가 충분히 크다면, 광전하가 그만큼 증가하므로, 생성된 광전하는 후술할 저농도 반도체층 결정화 단계(S230)에서 유도가열을 위한 충분한 수의 캐리어가 될 수 있다.
저농도 반도체층 결정화 단계
저농도 반도체층 결정화 단계(S230)에서는 저농도 반도체층(320)을 유도가열하여, 저농도 반도체층(320)을 결정화시킨다.
상기의 광전하 생성 단계(S220)가 없는 경우, 저농도 반도체층(320)에는 열에 의하여 여기 된 소수의 열 전하들만 존재하며, 상온에서 대략 1015/Cm3의 전자와 정공이 존재하게 된다. 따라서, 교류자기장에 의하여 유도되는 전류는 미소하여 옴 가열(Ohmic heating)에 의하여 발생하는 열은 미약하다. 열 전하의 밀도를 높기기 위하여 외부의 열원에 의하여 저농도 반도체층(320)을 가열할 수 있으나, 이 경우 하부의 기판(310)이 같이 가열되는 문제점이 있다. 따라서, 광의 조사(330)에 의하여 광전하를 발생시킬 경우, 저농도 반도체층(320) 하부의 기판(310)의 온도를 높이지 않으면서도, 유도가열에 필요한 다수의 캐리어를 확보할 수 있게 된다.
저농도 반도체층 결정화 단계(S230)의 구체적인 프로세스는 다음과 같다.
유도가열을 위한 장치는 교류전류를 공급하는 전류생성기(341)와 교류전류를 유도하는 유도코일(Induction coil, 342)을 구비한다. 전류생성기(341)에 의하여 유도코일(342)에는 교류전류가 흐르게 되며, 유도코일(342)에 흐르는 교류 전류에 의하여 발생되는 교류자기장은 유도코일(342) 하부의 저농도 반도체층(320)에 작용된다.
형성된 교류자기장에 의해 전자와 정공 쌍은 외부의 교류자기장에 의해 각각 서로 반대 방향으로 가속된다. 또한, 서로 반대 방향으로 가속되는 전자와 정공은 외부 자기장에 의하여 회전 운동을 하게 된다. 반도체층(320)의 유도코일(342) 아래에 있는 부분(b)은 교류자기장에 의하여 회전 운동을 하는 광전하에 의해 옴 가열(Ohmic heating)된다.
따라서, 광전하에 의한 옴 가열에 의하여, 유도코일(342) 아래에 있는 부분(b)은 녹는점 이상의 온도가 되어 유체상태가 되어 결정화가 진행된다. 이후, 저농도 반도체층(320)이 형성된 기판(310)을 특정한 방향(e)으로 이동시키면, 이미 유도코일(342)을 지나온 부분(a)은 결정화되어, 녹는점 이하의 고체상태가 된다. 이때, 저농도 반도체층(320)의 결정화는 유체상태인 부분(b)과 다른 고체 상태인 부분(a, c)의 계면(d)에서, 고체 상태인 부분을 시드(seed)로 하여, 결정화가 진행된다.
만약, 저농도 반도체층(320)의 형성 이전에 전술한 SiO2, Al2O3, Si3N4 등과 같은 확산방지층(315)이 형성된 경우, 확산방지층(315)은 시드(seed)층으로 작용할 수 있다. 따라서, 저농도 반도체층(320)의 결정화는 유체부분(b)과 고체부분(a, c)의 계면(d)에 상관없이 확산방지층(315)을 시드로 하여 이루어질 수 있다. 예를 들어서 기판(310)이 글래스 재질로 되어 있고, 저농도 반도체층(320)이 실리콘 재질로 형성된 경우, 기판(310) 상부에 β-Al2O3 성분으로 확산방지층(315)을 형성한 경우, 형성된 β-Al2O3는 실리콘을 결정화시키는 과정에서 시드로 작용한다.
저농도 반도체층(320)의 결정화는 저농도 반도체층(320)을 한쪽 부분으로부터 반대쪽에 있는 부분까지 특정한 방향(e)으로 이동시키면서, 임의로 구분할 수 있는 각각의 부분별로 순차적으로(a→b→c) 진행된다. 따라서, a부분에서 결정화가 끝나면 b부분에서 광전하가 생성되고 결정화가 진행된다. 또한 b부분에서 결정화가 끝나면 c부분에서 광전하가 생성되고 결정화가 진행된다.
상기와 같은 결정화 과정에서 기판(310)의 온도는 충분히 낮은 온도를 유지할 수 있다. 일예로, 기판(310)을 부도체인 글래스 기판을 이용하면, 저농도 반도체층 결정화 단계(S230)에서 기판(310)에는 전류가 유도되지 않으므로 유도가열에 의한 열이 발생되지 않는다. 기판(310)에 유입되는 열은 기판(310)과 저농도 반도체층(320)의 열 접촉에 의한 것이므로 조사되는 광의 세기, 유도코일(342)에 흐르는 전류의 세기 및 기판(310)의 이동 속도를 적절히 조절함으로써 기판(310)의 온도를 높지 않게 유지할 수 있다. 따라서, 저농도 반도체층(320) 하부의 기판(310)에 영향을 미치지 않으면서, 상부의 저농도 반도체층(320)만을 선택적으로 용융(melting)할 수 있게 된다.
도 2에서는 저농도 반도체층(320)의 결정화가 광전하를 이용한 유도가열에 의하여 이루어지는 것을 나타내기 위하여 광전하 생성 단계(S220) 및 저농도 반도체층 결정화 단계(S230)를 별도로 표시하였으나, 광전하 생성을 위하여 광의 조사(330)가 이루어지는 상태에서 저농도 반도체층(320)의 결정화를 위하여 유도코일(342)에의 교류전류가 인가되고, 유도코일(342)에 교류전류가 인가되는 상태에서도 계속해서 광의 조사(330)가 이루어진다.
상술한 바에 따르면, 광전하 생성 단계(S220)에서는 광의 조사(330)에 의하여 저농도 반도체층(320) 표면에 전자-정공 쌍을 발생시키고, 저농도 반도체층 결정화 단계(S230)에서는 발생된 전자-정공 쌍을 교류의 자기장에 의하여 분리시키고 회전운동을 하게 함으로써 열을 발생시킨다. 따라서, 본 발명에 따른 제조방법에 의하면, 상기와 같은 간단한 과정으로 결정질의 저농도 반도체 박막을 제조할 수 있으므로, 종래의 고농도 반도체 박막을 결정화 한 후에 불순물의 농도를 줄이기 위한 별도의 공정을 생략할 수 있다.
또한, 유도코일(342)은 충분히 긴 길이로 제작이 가능하므로, 저농도이면서 대면적의 결정질 반도체 박막도 짧은 시간에 저가의 공정으로 제조 가능하다.
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
도 1은 일반적인 유도가열 방식으로 결정질 반도체 박막을 제조하는 과정을 나타낸 것이다.
도 2는 본 발명에 따른 결정질 반도체 박막 제조 방법의 일실시예를 나타내는 순서도이다.
도 3은 도 2에 도시된 결정질 반도체 박막 제조 방법에서 광전하에 의한 유도가열의 예를 나타낸 것이다.

Claims (9)

  1. (a)기판에 1014/㎤ ~ 1019/㎤의 불순물이 포함되어 있는 저농도 반도체층을 형성하는 단계;
    (b)상기 저농도 반도체층에 광을 조사하여, 광전하를 생성하는 단계; 및
    (c)상기 저농도 반도체층을 유도가열(Induction Heating)하여, 상기 저농도 반도체층을 결정화시키는 단계를 구비하는 것을 특징으로 하는 결정질 반도체 박막 제조 방법.
  2. 제1항에 있어서, 상기 (c)단계는,
    (c1)상기 저농도 반도체층 위에서 유도코일에 교류전류를 흐르게 하여 교류자기장이 형성되는 단계;
    (c2)상기 형성된 교류자기장에 의해 상기 광전하가 가속되는 단계;
    (c3)상기 광전하의 가속에 의하여 상기 저농도 반도체층 중에서 상기 유도코일 아래에 있는 부분이 가열되어 유체상태로 되는 단계; 및
    (c4)상기 유체상태로 된 부분에서 결정화가 이루어지는 단계를 구비하는 것을 특징으로 하는 결정질 반도체 박막 제조 방법.
  3. 제2항에 있어서, 상기 (c4)단계는,
    상기 유체상태인 부분과 다른 고체 상태인 부분의 계면에서, 상기 고체 상태인 부분을 시드(seed)로 하여, 결정화가 진행되는 것을 특징으로 하는 결정질 반도 체 박막 제조 방법.
  4. 삭제
  5. 제1항에 있어서, 상기 (b)단계는,
    1.8eV ~ 3.0eV 범위의 에너지를 갖는 광을 조사하여 이루어지는 것을 특징으로 하는 결정질 반도체 박막 제조 방법.
  6. 제1항에 있어서, 상기 (a)단계는,
    상기 기판에 확산방지층을 형성한 후 상기 저농도 반도체층을 형성하는 것을 특징으로 하는 결정질 반도체 박막 제조 방법.
  7. 제6항에 있어서, 상기 확산방지층은,
    산화물 또는 질화물로 형성되는 것을 특징으로 하는 결정질 반도체 박막 제조 방법.
  8. 제1항에 있어서, 상기 기판은,
    비정질 기판 또는 다결정 기판인 것을 특징으로 하는 결정질 반도체 박막 제조 방법.
  9. 제6항에 있어서, 상기 (c)단계는,
    상기 확산방지층을 시드(seed)로 하여, 상기 저농도 반도체층의 결정화가 진행되는 것을 특징으로 하는 결정질 반도체 박막 제조 방법.
KR1020070073304A 2007-07-23 2007-07-23 결정질 반도체 박막 제조 방법 KR100901343B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020070073304A KR100901343B1 (ko) 2007-07-23 2007-07-23 결정질 반도체 박막 제조 방법
PCT/KR2008/004145 WO2009014337A2 (en) 2007-07-23 2008-07-15 Method of manufacturing crystalline semiconductor thin film
US12/668,185 US8030190B2 (en) 2007-07-23 2008-07-15 Method of manufacturing crystalline semiconductor thin film
CN200880023163A CN101720496A (zh) 2007-07-23 2008-07-15 制造结晶半导体薄膜的方法
JP2010518110A JP2010534412A (ja) 2007-07-23 2008-07-15 結晶性半導体薄膜の製造方法
EP08778803.0A EP2171746A4 (en) 2007-07-23 2008-07-15 PROCESS FOR PREPARING A CRYSTALLINE SEMICONDUCTOR THIN LAYER

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070073304A KR100901343B1 (ko) 2007-07-23 2007-07-23 결정질 반도체 박막 제조 방법

Publications (2)

Publication Number Publication Date
KR20090010311A KR20090010311A (ko) 2009-01-30
KR100901343B1 true KR100901343B1 (ko) 2009-06-05

Family

ID=40281956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070073304A KR100901343B1 (ko) 2007-07-23 2007-07-23 결정질 반도체 박막 제조 방법

Country Status (6)

Country Link
US (1) US8030190B2 (ko)
EP (1) EP2171746A4 (ko)
JP (1) JP2010534412A (ko)
KR (1) KR100901343B1 (ko)
CN (1) CN101720496A (ko)
WO (1) WO2009014337A2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0806746D0 (en) 2008-04-14 2008-05-14 Ucl Business Plc Membrane
EP2477212A1 (de) * 2008-06-09 2012-07-18 Dritte Patentportfolio Beteiligungsgesellschaft mbH & Co. KG Polykristalline Silizium-Dünnschichten hergestellt durch Titan-unterstützten Metall-induzierten Schichtaustausch
CN103000530B (zh) * 2012-11-13 2015-05-20 深圳丹邦投资集团有限公司 顶栅氧化物薄膜晶体管的制造方法
CN103560077A (zh) * 2013-11-13 2014-02-05 京东方科技集团股份有限公司 一种多晶硅薄膜基板制作方法
EP3635768A4 (en) * 2017-05-10 2021-02-24 McMahon, Shane Thomas THIN LAYER CRYSTALLIZATION PROCESS

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883766A (ja) * 1994-09-09 1996-03-26 Sony Corp 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法
JPH10106951A (ja) 1996-09-27 1998-04-24 Sharp Corp 半導体薄膜、半導体装置および半導体薄膜の製造方法
JP2002175984A (ja) 2000-12-08 2002-06-21 Sharp Corp 半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2513659A1 (fr) * 1981-09-29 1983-04-01 Centre Nat Rech Scient Procede de recuit superficiel par energie micro-onde pulsee de materiaux semi-conducteurs
JP2510157B2 (ja) * 1986-03-31 1996-06-26 キヤノン株式会社 半導体の改質処理方法
EP0821082B1 (en) * 1996-06-27 1999-01-20 Wacker Siltronic Gesellschaft für Halbleitermaterialien Aktiengesellschaft Process and apparatus for controlling the growth of a crystal
US5970368A (en) * 1996-09-30 1999-10-19 Kabushiki Kaisha Toshiba Method for manufacturing polycrystal semiconductor film
JP4098377B2 (ja) * 1996-09-30 2008-06-11 株式会社東芝 多結晶半導体膜の製造方法
JP2000082679A (ja) 1998-07-08 2000-03-21 Canon Inc 半導体基板とその作製方法
JP4959876B2 (ja) * 2001-02-26 2012-06-27 株式会社半導体エネルギー研究所 装置
JP3973849B2 (ja) * 2001-03-09 2007-09-12 住友重機械工業株式会社 レーザアニール方法
JP4289816B2 (ja) * 2001-03-22 2009-07-01 シャープ株式会社 半導体装置及びその製造方法
JP5130463B2 (ja) * 2001-03-28 2013-01-30 独立行政法人産業技術総合研究所 薄膜半導体素子の製造方法
KR100456470B1 (ko) * 2002-04-19 2004-11-10 주식회사 비아트론 반도체 막의 저온 열처리 장치
KR100618614B1 (ko) * 2003-09-02 2006-09-08 진 장 플렉서블 금속 기판 상의 실리콘 박막 형성 방법
JP2005294744A (ja) * 2004-04-05 2005-10-20 Bridgestone Corp 半導体材料の結晶化方法及び光触媒の製造方法
US7192818B1 (en) * 2005-09-22 2007-03-20 National Taiwan University Polysilicon thin film fabrication method
KR100793607B1 (ko) * 2006-06-27 2008-01-10 매그나칩 반도체 유한회사 에피텍셜 실리콘 웨이퍼 및 그 제조방법
WO2009111340A2 (en) * 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883766A (ja) * 1994-09-09 1996-03-26 Sony Corp 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法
JPH10106951A (ja) 1996-09-27 1998-04-24 Sharp Corp 半導体薄膜、半導体装置および半導体薄膜の製造方法
JP2002175984A (ja) 2000-12-08 2002-06-21 Sharp Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20100330785A1 (en) 2010-12-30
JP2010534412A (ja) 2010-11-04
WO2009014337A3 (en) 2009-04-02
CN101720496A (zh) 2010-06-02
US8030190B2 (en) 2011-10-04
KR20090010311A (ko) 2009-01-30
EP2171746A2 (en) 2010-04-07
EP2171746A4 (en) 2013-07-10
WO2009014337A2 (en) 2009-01-29

Similar Documents

Publication Publication Date Title
KR100437296B1 (ko) 박막트랜지스터및그제조방법
US5965904A (en) Semiconductor device comprising silicon semiconductor layer
KR100901343B1 (ko) 결정질 반도체 박막 제조 방법
WO2002047137A1 (fr) Procede de formation de couche mince a semi-conducteur, procedes de production pour dispositif a semi-conducteur et dispositif electrooptique, dispositifs utilises dans ces procedes, dispositif a semi-conducteur et dispositif electrooptique
JP2917392B2 (ja) 半導体装置の製造方法
US6777714B2 (en) Crystalline silicon semiconductor device and method for fabricating same
JP2006024735A (ja) 半導体膜の結晶化方法、及び、表示装置の製造方法
US8003423B2 (en) Method for manufacturing a poly-crystal silicon photovoltaic device using horizontal metal induced crystallization
JP2917388B2 (ja) 半導体装置の製造方法
KR100870111B1 (ko) 반도체의 결정성장 방법
JPH04152624A (ja) 薄膜半導体装置の製造方法
Beaucarne et al. Thin film polycrystalline silicon solar cells
JPH04340724A (ja) 薄膜トランジスタの製造方法
KR100317636B1 (ko) 박막트랜지스터의 반도체층 및 그 제조방법
KR100256912B1 (ko) 반도체회로, 반도체장치 및 이들의 제조방법
KR100689317B1 (ko) 자기장 결정화방법
JP4802400B2 (ja) スイッチング素子の製造方法、半導体装置の製造方法および電気光学装置の製造方法
JPH04100211A (ja) 薄膜半導体装置の製造方法
JPH0458564A (ja) 薄膜半導体装置の製造方法
JPH04196179A (ja) 半導体装置及びその製造方法
KR100709282B1 (ko) 박막 트랜지스터 및 제조 방법
KR101090144B1 (ko) 폴리실리콘 결정화 기술
TW202412314A (zh) 半導體裝置
JPH11103070A (ja) 薄膜トランジスタ
JPH0396279A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150529

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160321

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180521

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190527

Year of fee payment: 11