KR101090144B1

KR101090144B1 - 폴리실리콘 결정화 기술

Info

Publication number: KR101090144B1
Application number: KR1020100055511A
Authority: KR
Inventors: 안병태; 양용호
Original assignee: 한국과학기술원
Priority date: 2010-06-11
Filing date: 2010-06-11
Publication date: 2011-12-07

Abstract

본 발명은 기판; 및 상기 기판상에 결정화된 2개의 층을 포함하는 아몰퍼스 실리콘 층(amorphous silicon layer)에 관한 것으로써, 본 발명은 기존의 RTA 공정 대비 결정화 온도를 감소시킬 수 있으며, 기존의 VIC 공정과 비교시 금속 오염을 감소시킬 수 있는 고유의 결정화 공정을 개발하였다. 이와 같은 기술은 폴리실리콘 TFT의 누설전류를 감소시킬 수 있기 때문에 AMOLED 제품의 상업화에 있어서 중요한 요소가 될 것이다.

Description

폴리실리콘 결정화 기술 {Poly Silicon film and methods of manufacturing the same}

본 발명은 기존의 VIC 공정 기술에서 금속 오염을 제어할 수 있음과 동시에 매우 짧은 시간에 아몰퍼스 실리콘 박막을 결정화 할 수 있는 결정화 기술을 그 특징으로 하며, 박막내에 잔존할 수 있는 금속을 제어하여 TFT의 누설 전류를 감소시킬 수 있는 기술에 관한 것이다.

21세기 정보화시대에 영상, 정보, 통신산업이 발달하면서 언제 어디서나 많은 정보를 확인할 수 있는 방법으로써 디스플레이 산업에 대한 관심이 높아지고 있다. 이로 인해 아몰퍼스 실리콘 TFT(thin film transistor)기술을 바탕으로 하여 LCD 산업이 가장 활발히 발전되어 왔으며, 폴리 실리콘 TFT 기술도 중소형 제품을 중심으로 활발히 적용하고 있다. 현재 차세대 디스플레이로써 관심을 가지고 있는 AMOLED 제품은 LCD 제품에서 응답속도, 휘도, 박형화와 같은 부분에서는 우월한 특성이 있기 때문에 AMOLED에 대한 활발한 제품 개발 및 양산 작업에 각축을 벌이고 있는 상황이다.

이와 같은 AMOLED 제품은 전압 구동 특성을 가지는 LCD와 달리 전류 구동을 통해 발광하기 때문에 TFT 구동 소자의 높은 전류 밀도 특성을 요구하게 된다. 따라서 보편적으로 AMOLED에 적용되는 TFT 소자는 mobility 특성이 아몰퍼스 실리콘 TFT 대비 100배 이상 우수한 폴리 실리콘 TFT를 적용한다. 디스플레이 분야에 있어서 이와 같은 폴리 실리콘 TFT 기술은 과거 LCD 제품 적용을 Target으로 기술 개발이 진행되었고 대형 제품보다는 중소형 제품을 위주로 접목되었다.

하지만 LCD 산업은 국내외적으로 많은 경쟁 업체가 존재하여 제품의 공정 단가 경쟁이 심화되었으며 기존 초기 세대 라인을 그대로 사용하는 중소형 제품에 있어서는 제품 공정 단가 경쟁이 더욱 치열한 상황이 연출되면서 아몰퍼스 실리콘 TFT 대비 Laser 공정 및 부가 공정 등으로 인해 공정 비용이 많이 소요되는 폴리 실리콘 TFT 공정으로는 제품 경쟁을 진행하기에 매우 힘든 경쟁 상황이 연출되어 기술 개발과 제품 접목에 어려움을 겪어왔다.

이미 비용 경쟁에 돌입한 LCD 전체 시장과 경쟁해야 하는 AMOLED 제품에서 보면 일단 LCD 대비 우수한 화면 특성과 제품 특성을 가지고 시장에 접근이 가능할 것이나 결국 고객의 선택을 결정하는 중요한 부분에 비용 측면은 절대 간과할 수 없는 부분일 것이므로 향후 폴리 실리콘 TFT를 적용하는 AMOLED 제품에 대한 공정 비용을 감소시켜야 하는 부분은 절대적 선택이 될 것이다. 그러므로 현재의 Laser shot수에 따라서 공정 비용이 증가하는 Laser 공정 기술을 대체하여 동등 또는 우월한 제품 특성을 확보하는 저온 결정화 기술은 짧은 장래를 대비하기 위해 필요하며, 제품군 측면에서 상대적인 고부가가치를 확보할 수 있는 중대형급 AMOLED 제품을 개발하기 위해서는 대면적 결정화 공정 기술이 절실한 상황이다.

이와 같은 고비용의 Laser 결정화 기술을 대체하는 연구에 대해서는 오래 전부터 연구되어 왔다. 600℃ 이하의 저온에서 다결정 실리콘 박막의 형성은 물리기상증착법(Physical Vapor Deposition, PVD)이나 화학기상증착법(Chemical Vapor Deposition, CVD)으로 직접 증착하는 방법이 있으나, 박막 내에 많은 결함이 분포하며 결정성과 열적 안정성이 떨어지는 문제를 가진다.

반면, 비정질 박막을 증착 한 후 재결정화 시키는 고상결정화(Solid Phase Crystallization, SPC) 방법은 직접 다결정 실리콘을 증착하는 방법에 비해 결정립의 크기가 크고 결정성이 높은 다결정 실리콘을 제조할 수 있으나, 600℃의 높은 결정화 온도와 장시간의 공정 시간으로 인하여 경제성이 떨어지고 유리 기판을 사용하기 어려운 단점을 가진다[E. Korin, R. Reif, and B. Mikic, Thin Solid Films, 167, 101 (1988)]. 따라서 유리 기판의 이용을 위해 결정화 온도를 낮추고 결정화 시간을 단축하면서 박막의 결정성을 향상시키기 위한 방법이 요구되어 왔으며, 구리(Cu), 금(Au), 은(Ag), 니켈(Ni), 팔라듐(Pd), 알루미늄(Al) 등의 금속을 비정질 실리콘 박막에 직접 증착한 후 열처리하거나 또는 상기의 금속이나 금속 화합물을 함유한 용액 및 기체를 공급한 후 열처리하여 결정화 온도와 시간을 감소시키는 금속유도결정화(Metal Induced Crystallization, MIC)[C. Hayzelden and J. L. Batstone, J. Appl. Phys., 73, 8279 (1993)] 방법과 VIC 공정 기술이 연구되고 있다[J. H. Ahn, J. H. Eom, and B. T. Ahn, Sol. Energy Mater. Sol. Cells, 74, 315 (2002), J. H. Eom, K. U. Lee, and B. T. Ahn, Electrochem. Solid-State Lett., 8, G65 (2005)].

Laser 결정화 기술을 대체할 수 있는 금속 유도 저온 결정화 기술의 경우 Active 층에 금속 물질이 첨가되는 기술이라는 부분으로 인하여 극히 절제된 양을 인가하여 누설 전류와 같은 전기적 특성을 제어하는 중요한 부분이 존재하며, 극히 절제된 양을 대면적에 균일하게 분포시켜야 하는 부분도 기술적 조절이 필요한 부분이다.

또한 Laser 결정화 기술의 경우에는 순간적으로 Full melting & solidification 시켜서 결정성이 비교 우위에 있기 때문에 TFT의 전도 특성에 대해서 우수한 특성을 확보할 수 있으나, 금속을 이용한 저온 결정화의 경우 현재까지는 Leakage current, Mobility 등과 같은 전기적 특성에 영향을 미치는 결정성 측면에서 다소 Laser 결정화 특성 대비 취약한 특성이 있다. 이와 더불어 최근에는 RTA공정을 적용하여 공정 온도를 600℃ 이상에서 수분 이내의 짧은 공정 시간을 적용하여 결정화하는 방법에도 연구가 진행되고 있다[J. H. Choi, D. Y. Kim, B. K. Choo, W. S. Sohn, and J. Jang, Electrochem. Solid-State Lett., 6, G16 (2003), B. Pecz, L. Dobos, D. Panknin, W. Skorupa, C. Lioutas, and N. Vouroutzis, Appl. Surface Science, 242 (2005)].

이와 같은 공정은 매우 작은 grain size를 나타내지만 대면적에 균일한 grain size 분포 측면에서는 유리한 측면이 있게 된다. 하지만 수분이내의 공정 시간으로 인하여 공정 온도가 높게 되고 결정질이 떨어지는 단점이 존재하게 된다.

본 기술에서는 금속 물질을 이용한 결정화 기술로써 VIC 공정과 RTA라는 짧은 공정 시간을 결합하여 RTA 공정 기술 대비 비교적 낮은 결정화 온도에서 수분 이내에 결정화가 가능하며, 금속 물질을 이용하여 결정화 한 폴리 실리콘 박막을 얻을 수 있는 공정을 연구하고자 하였다. 이로 인하여 VIC 공정을 이용한 폴리 실리콘 박막보다 박막내의 금속량을 조절하여 누설 전류 특성을 제어하고자 한다.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

상기 종래기술의 문제점을 해결하기 위해 과제를 해결하기 위해 본 발명에서는 기판; 및 상기 기판상에 결정화된 2개의 층을 포함하는 아몰퍼스 실리콘 층(amorphous silicon layer)을 제공한다.

상기 결정화된 2개의 층 중 어느 하나는 금속원소를 이용하여 결정화된 층일 수 있다.

상기 금속원소는 니켈(Ni), 알루미늄(Al), 구리(Cu), 금(Au), 납(Pd) 및 코발트(Co)로 이루어진 군으로 부터 선택된 어느 하나일 수 있다.

상기 결정화된 층 중 다른 하나는 실리사이드상(silicide phase)에 의해 결정화될 수 있다.

또한 본 발명은 (a) 기판에 4~6nm의 아몰퍼스 실리콘(a-Si) 박막을 증착시키고, 상기 아몰퍼스 실리콘 박막에 대해 VIC(Vapor Induced Crystalization) 공정을 이용하여 결정화하는 단계; (b) 상기 (a)단계에서 수득한 아몰퍼스 실리콘 박막이 증착된 기판에 아몰퍼스 실리콘 박막을 다시 증착시키고, RTA(Rapid Thermal Annealing) 공정을 이용하여 결정화하는 단계;를 포함하는 2개의 결정화된 층을 포함하는 아몰퍼스 실리콘 층의 제조방법을 제공한다.

보다 상세하게는 상기의 목적을 달성하기 위한 본 발명은 기판 위에 5nm 정도의 매우 얇은 a-Si 박막을 증착한 후 이 a-Si 박막에 대해 VIC 공정을 이용하여 결정화를 진행한다. 이와 같은 seed layer위에 사용하고자 하는 a-Si 박막을 증착한 후 RTA를 이용하여 수분 이내의 열처리 공정을 통해 결정화를 진행시키는 기술이다.

이와 같이 공정을 진행하게 되면 seed layer에 있는 NiSi₂ 상을 이용하여 Top layer의 a-Si 박막을 결정화할 수 있게 된다. 또한 짧은 열처리 공정을 진행시켜도 VIC 공정과 같은 결정 특성을 얻을 수 있을 뿐만 아니라 seed layer 공정을 통해 형성되는 폴리실리콘 박막 내에 잔류하는 금속의 양을 제어할 수 있게 됨으로써 향후 적용하고자 하는 폴리실리콘 TFT의 누설 전류을 감소시킬 수 있는 고유한 기술을 확보할 것이다.

본 발명인 폴리실리콘 결정화 기술을 통해 매우 짧은 시간에 결정화 공정을 완성시킬 수 있으며, 금속을 이용한 결정화 기술을 동시에 적용시키면서도 완성되는 폴리실리콘 박막 내에 잔존하는 금속의 양을 제어할 수 있을 것으로 기대된다.

이를 통해 공정 시간 단축과 공정에 필요한 에너지 저감에 기여할 것으로 기대되며 현재까지 적용하고 있는 레이저 공정을 대체하고자 하는 기상 유도 결정화 기술의 취약점인 잔류 금속 제어 기술을 제시할 수 있을 것으로 기대된다.

도 1은 본 발명의 일실시예에 따른 폴리실리콘 형성을 위한 공정 단면도이다. 보다 상세하게는 하기와 같다.
도1(a) : RTA process에 따른 image of surface morphology of poly-Si film after a seccoetching에 관한 것이다.
도1(b) : VIC process에 따른 image of surface morphology of poly-Si film after a seccoetching에 관한 것이다.
도1(c) : VIC process 및 RTA process에 따른 image of surface morphology of poly-Si film after a seccoetching에 관한 것이다.
도1(d) : RTA공정을 이용하여 Top layer 결정화가 진행된 상태에 관한 것이다.
도 2는 XRD 회절 분석에 관한 그래프이다.
도 3은 SEM 분석을 통한 표면 상태 분석 결과에 관한 것이다. 보다 상세하게는 (a)는 RTA 결정화, (b)는 VIC 결정화, (c) (VIC+RTA) 결정화를 나타낸다.
도 4는 SIMS에 의한 Depth profile 분석 결과에 관한 것이다.

본 발명은 기판; 및 상기 기판상에 결정화된 2개의 층을 포함하는 아몰퍼스 실리콘 층(amorphous silicon layer)에 관한 것이다.

또한 본 발명은 (a) 기판에 4~6nm의 아몰퍼스 실리콘(a-Si) 박막을 증착시키고, 상기 아몰퍼스 실리콘 박막에 대해 VIC(Vapor Induced Crystalization) 공정을 이용하여 결정화하는 단계; (b) 상기 (a)단계에서 수득한 아몰퍼스 실리콘 박막이 증착된 기판에 아몰퍼스 실리콘 박막을 다시 증착시키고, RTA(Rapid Thermal Annealing) 공정을 이용하여 결정화하는 단계;를 포함하는 2개의 결정화된 층을 포함하는 아몰퍼스 실리콘 층의 제조방법에 관한 것이다.

이하에서 첨부된 도면을 참조한 실시예에 의거하여 구체적으로 설명한다.

도 1은 (VIC+RTA) 공정에 대한 공정 순서도를 나타낸 것이다. 유리 기판 위에 유리 내에 함유하고 있는 성분이 TFT에서의 액티브 레이어까지 확산하는 것을 방지하기 위해 SiO₂, SiN_x 또는 SiO₂와 SiN_x의 혼합층을 증착한다.

이와 같이 구성된 기판 위에 도 1(a)와 같이 아몰퍼스 실리콘 층을 약 5nm 정도의 얇은 두께를 증착한다.

이와 같이 준비된 시편을 가지고 NiCl₂을 이용한 VIC 공정 시스템을 이용하여 550℃ 3시간의 조건으로 a-Si 박막에 대한 결정화 공정을 진행하였다. (도 1(b)) ([VIC공정시스템] 특허번호 2002-0038391, ‘알루미늄 화합물 분위기를 이용한 다결정 규소 박막의 제조방법’, 특허번호 2005-0068749, ‘알루미늄 할로겐 화합물과 이종 금속 화합물의 혼합분위기를 이용한 다결정 규소박막의 제조 방법’ 참조)

VIC 공정에 의해 폴리 실리콘 seed layer를 형성시킨 후 HF 용액을 이용하여 폴리 실리콘 상부에 형성되어 있는 산화막 층을 제거한 후 다시 도 1(c)와 같이 도 1(b)와 같이 형성된 seed layer 위에 액티브 레이어로 사용하기 위한 아몰퍼스 실리콘 박막을 증착시킨다.

이 층을 Top layer라고 부른다. 이와 같이 아몰퍼스 실리콘 박막으로 구성된 Top layer의 결정화는 Ar과 같은 불활성 분위기로 유지되는 RTA 챔버 안에 장입한 후 급속 열처리 시스템을 이용하여 680℃, 5분 정도의 열처리를 통해 결정화를 진행시켰다.

위와 같은 기술과의 비교 분석을 위해 RTA만을 이용하여 결정화시키는 방법과 VIC 공정을 이용하여 결정화시키는 시편을 제작하여 비교하였다. RTA 결정화와 VIC 결정화 공정 시편은 SiO₂, SiN_x, 또는 혼합층으로 구성된 buffer layer 위에 아몰퍼스 실리콘 박막을 50nm 두께를 증착하였다. RTA 결정화 공정에 적용되는 시편은 730℃, 5분의 열처리를 적용하여 결정화를 진행했다.

730℃, 5분의 조건은 RTA만을 적용하여 결정화를 진행할 때 결정화가 진행될 수 있는 최소 온도 조건이다. VIC 공정의 아몰퍼스 실리콘 박막의 결정화의 경우 NiCl₂ 물질로 VIC 결정화 시스템에서 550℃, 5시간의 열처리 공정을 통해서 결정화를 진행하였다.

도 2는 XRD에 의한 피크이다. 각 공정 조건별로 결정화 공정이 진행되었으며 모든 조건에서 (111)과 (220) 피크가 잘 형성되어 있어 모든 조건에서 결정화가 잘 이루어졌음을 알 수 있다.

RTA 공정은 730℃, 5분 조건에서 결정화가 완성되었으나 (VIC+RTA) 결정화 공정의 경우 680℃, 5분 조건에서 결정화가 완성되어 RTA 공정 대비 50℃ 낮은 조건에서 결정화가 완성될 수 있었다. 또한 VIC 공정에 의한 XRD 피크의 세기와도 유사한 결과를 확인할 수 있었다.

도 3는 각 방법에 의해 결정화를 진행한 폴리 실리콘 박막에서 secco-etching후 SEM 분석을 통해 표면의 이미지를 확인한 결과이다.

도 3(a)는 RTA를 이용하여 결정화를 진행한 샘플의 결과로써 그레인의 크기는 작고 불규칙하며 성장 방향을 알 수 없는 결과를 확인할 수 있다.

도 3(b)는 VIC 결정화 방법에 의한 결과로써 침상 형태로 성장해 나가는 그레인의 결과를 보여주고 있으며 이와 같은 결과는 NiSi₂상이 침상의 끝단에만 존재하고 침상의 옆면에는 존재하지 않아서 침상 형태로 성장해가는 특징을 보여주고 있는 결과로써 Ni을 이용하여 결정화를 진행할 때의 특징이라 할 수 있다.

그러한 그레인 성장 특성은 도 3(c)에서도 확인이 가능하다. 즉 (VIC+RTA) 공정에 의해 결정화가 진행된 결과도 VIC 결정화에 의해 진행된 결과와 동일한 결과를 얻을 수 있었다. 이와 같은 결과는 seed layer에 존재하는 실리사이드상이 RTA 결정화가 진행되는 동안 Top layer로 진행되면서 Top layer 역시 결정화가 진행되는 결과를 확인할 수 있게 되었다.

도 4는 SIMS 방법에 의해 결정화된 폴리 실리콘 박막에 대해 표면에서부터 깊이 방향으로 진행된 성분 분석 결과이다.

VIC 공정을 적용한 경우 대비 (VIC+RTA) 결정화 공정을 적용한 경우 1 order 낮은 농도 결과를 확인할 수 있었다. 이와 같은 결과는 VIC를 통해 매우 얇은 Seed layer를 형성시키게 되면 seed layer에 잔존하게 되는 금속의 양은 제한될 수 밖에 없고, 이 seed layer를 이용하여 상부에 두꺼운 아몰퍼스 실리콘 층을 결정화시키게 되면 내부에 존재하는 금속의 양에 대해 희석 효과가 나타나게 되어 전체적으로 금속의 양을 감소시킬 수 있는 결과를 얻게 되는 것이다.

RTA를 이용하여 좋은 품질의 폴리실리콘 박막을 얻기 위하여 (VIC+RTA) 결정화 기술을 개발하게 되었다. RTA 공정 대비 결정화 온도를 50℃ 낮출 수 있었을 뿐만 아니라 VIC 공정 대비 폴리실리콘 박막 내에 잔류하는 금속의 양을 감소시킬 수 있었다.

또한 (VIC+RTA) 결정화를 적용한 폴리실리콘 박막은 RTA에 의한 미세구조 특성은 나타나지 않았고 VIC 공정에 의한 미세 구조 특성이 나타남으로써 RTA 공정을 이용하면서도 낮은 금속 오염 상태를 가지는 고품질의 폴리 실리콘 박막을 얻을 수 있게 됨으로써 AMOLED 제품내에 사용되는 폴리실리콘 TFT 소자에 특성 향상에 기여할 수 있을 것으로 기대된다.

이상에서 첨부된 도면을 참조한 실시예에 의거하여 구체적으로 설명하였다. 그러나 이는 본 발명을 예시하기 위한 것으로 본 발명의 권리범위를 이에 한정하고자 하는 것은 아니고, 이들을 대체할 수 있는 다양한 균등물이 존재한다. 또한 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 안 되고, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.

본 발명을 통해 seed layer에 있는 NiSi₂ 상을 이용하여 Top layer의 a-Si 박막을 결정화할 수 있게 된다. 또한 짧은 열처리 공정을 진행시켜도 VIC 공정과 같은 결정 특성을 얻을 수 있을 뿐만 아니라 seed layer 공정을 통해 형성되는 폴리실리콘 박막 내에 잔류하는 금속의 양을 제어할 수 있게 됨으로써 향후 적용하고자 하는 폴리실리콘 TFT의 누설 전류을 감소시킬 수 있는 고유한 기술을 확보할 것이므로 산업상이용가능성이 우수하다.

나아가 본 발명은 기존의 RTA 공정 대비 결정화 온도를 감소시킬 수 있으며, 기존의 VIC 공정과 비교시 금속 오염을 감소시킬 수 있는 고유의 결정화 공정을 제공하고, 이와 같은 기술은 폴리실리콘 TFT의 누설전류를 감소시킬 수 있기 때문에 AMOLED 제품의 상업화에 있어서 중요한 요소가 될 것이므로 산업상이용가능성이 매우 우수하다고 할 것이다.

Claims

(i) 기판 및 상기 기판상에 결정화된 2개의 층으로 구성되고; (ii) 상기 결정화된 2개의 층 중 어느 하나의 층은 니켈(Ni), 알루미늄(Al), 구리(Cu), 금(Au), 납(Pd) 및 코발트(Co)로 이루어진 군으로 부터 선택된 어느 하나인 금속원소를 이용하여 결정화된 층이고, 다른 하나의 층은 실리사이드상(silicide phase)에 의해 결정화된 층이고; (iii) 상기 금속원소를 이용하여 결정화된 층이 상기 실리사이드상에 의해 결정화된 층보다 금속농도가 높은 것; 을 특징으로 하는 아몰퍼스 실리콘 층(amorphous silicon layer).
삭제
삭제
삭제
삭제
삭제