JP2010534412A - 結晶性半導体薄膜の製造方法 - Google Patents

結晶性半導体薄膜の製造方法 Download PDF

Info

Publication number
JP2010534412A
JP2010534412A JP2010518110A JP2010518110A JP2010534412A JP 2010534412 A JP2010534412 A JP 2010534412A JP 2010518110 A JP2010518110 A JP 2010518110A JP 2010518110 A JP2010518110 A JP 2010518110A JP 2010534412 A JP2010534412 A JP 2010534412A
Authority
JP
Japan
Prior art keywords
low
semiconductor layer
concentration semiconductor
thin film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010518110A
Other languages
English (en)
Inventor
リ・ビョンス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix System IC Inc
Original Assignee
Siliconfile Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconfile Technologies Inc filed Critical Siliconfile Technologies Inc
Publication of JP2010534412A publication Critical patent/JP2010534412A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02422Non-crystalline insulating materials, e.g. glass, polymers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium

Abstract

光電荷による誘導加熱を利用してガラス基板、セラミックス基板、プラスチック基板のような非晶質または多結晶基板の上に形成される結晶性半導体薄膜の製造方法に関して開示する。この結晶性半導体薄膜の製造方法は、ガラス基板、セラミックス基板、プラスチック基板のような安価な非晶質または多結晶基板の上に低濃度半導体層を形成する工程と、光電荷を用いた誘導加熱で低濃度半導体層を結晶化する工程とを含む。これにより、一般的な非晶質半導体薄膜や多結晶半導体薄膜より優秀な特性を有する低濃度の結晶性半導体薄膜を、簡単な工程と少ない費用で得ることができる。
【選択図】図2

Description

本発明は、結晶性半導体薄膜の製造方法に関するものであり、より詳細には、非晶質基板や多結晶基板上に低濃度の結晶性半導体薄膜を製造する方法に関するものである。
一般に、スイッチング素子に適用されるMOSFETは、ゲートによって伝導体に転換されるチャネル領域、スイッチングデバイスの両側の高濃度の電極(ドレイン、ソース)、ゲート酸化膜、及びゲートを含み、これらは注入プロセスや他の一般的な半導体プロセスで形成される。この時、チャネル領域はおおよそ1019/cm以下の不純物濃度を有する低濃度半導体薄膜でなされる。よって、このようなチャネル領域を形成するための低濃度半導体薄膜は、スイッチング特性を決める重要な要素として作用して、結晶化されていることが要求される。
従来、シリコン(Si)、水素化された非晶質シリコン薄膜(a−Si:H)、マイクロクリスタルシリコン薄膜(uc−Si)、そして結晶成長されたシリコン薄膜からなる低濃度半導体薄膜が、主に利用された。
このうち、主に大面積のLCDを製造するのに使われる水素化された非晶質シリコン薄膜やマイクロクリスタルシリコン(uc−Si)薄膜は、製造方法が簡単な長所はあるが、薄膜内部に多くの欠陥を含むので、電荷の移動度(mobility)が低く、ライフタイムが短くて、スイッチング素子のスイッチング特性が優秀ではない短所がある。一方、主に小面積の高画質LCDなどに使われる結晶成長されたシリコン薄膜は、電荷の移動度が優秀で、ライフタイムも長くてスイッチング素子のスイッチング特性が優秀な長所があるが、シリコンを結晶化させる工程が複雑で、結晶成長されたシリコン薄膜を製造するまで製造時間が長い短所がある。
このような方法の長所を取り合わせるために提案された方法として、低濃度の半導体薄膜を結晶化させる方法がある。低濃度の半導体薄膜を結晶化させることに関する研究は多様な方法に進行されているが、最も一般に使われる方法は、非晶質の半導体薄膜を堆積して熱処理する方法である。しかし、この方法は結晶化工程の時間が非常に長いという短所がある。例えば、コーニングガラス(Corning glass)上に堆積されたシリコン薄膜を結晶化する工程は、700℃程度の温度で4時間以上の熱処理を要するので、低濃度の結晶質シリコン薄膜の生産性が非常に低い。
他の方法で、アルミニウム(Al)やニッケル(Ni)などのような薄い金属膜の上にシリコンを堆積して、450℃以下の温度で熱処理すると、金属とシリコンの位置が変わりながらシリコンが結晶化するようになるMIC(Metal Induced Crystallization)方法がある。この方法は、低温熱処理を使用するために下部の基板で使われる材質の制限が緩和される長所があるが、結晶化されたシリコン薄膜には多くの金属不純物が存在して素子特性を劣化させる要因として作用する短所がある。
また、他の方法で、非晶質シリコン層を誘導加熱方式で結晶化させる方法がある。
図1は、誘導加熱方式で結晶性半導体薄膜を製造する一般的な方法を示したものであり、図1を参照して、非晶質シリコン層を誘導加熱方式で結晶化させる方法を簡略に説明する。
まず、基板110の上部に拡散防止層120及び非晶質シリコン層130を形成して、誘導コイル152下に非晶質シリコン層130を配置する。その後、電流生成器151で誘導コイル152に交流電流を流れるようにすると、非晶質シリコン層130には交流磁場が作用するようになる。
非晶質シリコン層130のうち誘導コイルの下にある部分(b)のキャリア(carrier)は、交流磁場によって回転運動をすることで、オーム加熱(ohmic heating)になる。よって、この部分(b)は流体状態になって、固体状態である部分(a)、(c)との界面(d)で固体状態である部分(a)、(c)をシード(seed)にして、結晶化が行われる。その後、非晶質シリコン層130を特定の方向(e)に移動させると他の部分(c)の結晶化が進行する。
この方法は、誘導加熱される部分で発生する熱が、自由電子(free electron)のようなキャリアの量に依存するので、高濃度の不純物を有するシリコン薄膜に適用が可能である。しかし、スイッチング素子などを形成するための低濃度の半導体薄膜には相対的に少ない数のキャリアが存在するので、適用することができない短所がある。したがって、この方法を用いて結晶質の低濃度の半導体薄膜を得るためには、高濃度の半導体薄膜を結晶化した後、別途の不純物の濃度を減らすための工程が必要である。
低濃度の半導体薄膜を誘導加熱によって結晶化するためには、高い温度まで低濃度の半導体薄膜の温度を上昇させて十分な熱電子が発生されるようにする予備加熱過程が必要である。発生された熱電子は誘導加熱のキャリアとして利用される。しかし、予備加熱の温度は半導体薄膜の不純物の濃度が低いほどさらに高くなるので、低濃度半導体薄膜の結晶化に使用できる下部基板の材質は制限される。
本発明は、別途の予熱する過程が必要なしに、外部の光源によって発生した光電荷の誘導加熱を通じて低濃度の結晶性半導体薄膜を製造する方法に関する。
本発明の形態では、結晶性半導体薄膜の製造方法は、(a)基板に低濃度半導体層を形成する工程と、(b)前記低濃度半導体層に光を照射して、光電荷を生成する工程と、(c)前記低濃度半導体層を誘導加熱して、前記低濃度半導体層を結晶化させる工程と、を含む。
一般的な誘導加熱方式で結晶性半導体薄膜を製造する過程を示したものである。 本発明の具体例にかかる結晶性半導体薄膜の製造方法を示すフローチャートである。 図2に示された結晶性半導体薄膜の製造方法で光電荷による誘導加熱の例を示したものである。
以下では、本発明の具体例について、図面を参照して詳しく説明する。
図2は、本発明の具体例にかかる結晶性半導体薄膜の製造方法を示すフローチャートである。本発明による結晶性半導体薄膜の製造方法200は、低濃度半導体層形成工程(S210)、光電荷生成工程(S220)、及び低濃度半導体層の結晶化工程(S230)を具備する。
図3は、図2に示された結晶性半導体薄膜の製造方法で光電荷による誘導加熱(Induction Heating)の例を示したものである。図2に示された結晶性半導体薄膜の製造方法200を説明する際に、図3に示された光電荷を用いた誘導加熱プロセスの例300を参照する。
低濃度半導体層の形成工程
低濃度半導体層の形成工程(S210)では、PECVD(Plasma-Enhanced Chemical Vapor Deposition)方法や電子ビーム蒸着(e-beam evaporation)、スパッタリングのようなPVD(Physical Vapor Deposition)方法などで基板310上部に1014/cm〜1019/cmの不純物を含む低濃度半導体層320を形成する。以下において、「低濃度半導体層」は、1014/cm〜1019/cmの不純物が含まれている半導体層をいう。低濃度半導体層320の成分は、広く知られたシリコンを主要素として含む。
一般に、基板310は単結晶シリコン基板になることができる。しかし、基板310はスイッチング素子のような半導体素子の製造時に直接使用される部分ではないので、基板310としてガラス基板、プラスチック基板、セラミックス基板のような安価な非晶質または多結晶基板を利用することができる。
基板310上部に低濃度半導体層320を形成する前に、拡散防止層(diffusion barrier)315を形成する工程(S205)をさらに具備することができる。拡散防止層315は、基板310が多結晶構造を有している場合や、基板310の成分が低濃度半導体層320への拡散可能性がある場合に有用に作用することができる。例えば、ソーダライムガラスを基板310として使用する場合、ソーダライムガラスのナトリウム(Na)成分が低濃度半導体層320に拡散して素子特性を劣化させることがあるので、Alのような拡散防止層315を約50nm程度形成すると、基板310の成分が低濃度半導体層320へ拡散することを防止できる。
このような拡散防止層315は、SiO、Al、Y、ZrO、HfO、SrO、TiO、Ta、ZnO、In、MgO、Fe、SrTiOのような酸化物や、AlN、GaN、InN、Si及びTiNのような窒化物から形成されてもよい。酸化物には、LA、Lu、CeO、Dy、Eu、Ho、Erのようなランタン系酸化物が含まれてもよい。
低濃度半導体層の形成工程(S210)で形成される低濃度半導体層320は、非晶質構造を有するか、またはナノ結晶(nano-crystalline)のような多結晶構造を有する。よって、形成された低濃度半導体層320をスイッチング素子のような半導体素子製造用などの目的として使用するためには、非晶質や多結晶状態の低濃度シリコン層320を高温で再結晶化(re-crystallization)させるような結晶化過程が必要である。このように、本発明は、光電荷生成工程(S220)及び低濃度シリコン層結晶化工程(S230)を具備する。
光電荷生成工程
光電荷生成工程(S220)では、低濃度半導体層320に光を照射330して、低濃度半導体層320の表面に電子−正孔対を生成するが、光の照射330によって生成された電子−正孔を光電荷と称する。
後述するように、低濃度半導体層の結晶化工程(S230)で、自由電子のようなキャリアの運動を通じて低濃度半導体層320を誘導加熱して結晶化が進行する。しかし、低濃度半導体層320には誘導加熱に必要なキャリアが不足であるので、このようなキャリア数を増大させるために光電荷を生成する必要がある。
照射される光は、低濃度半導体層320のエネルギーギャップによって選択される。例えば、低濃度半導体層320が非晶質シリコンから形成される場合、赤色から青色の間の可視光領域であるおおよそ1.8eV〜3.0eV範囲のエネルギーを有する光を照射することができる。この波長帯で非晶質シリコンは、結晶質シリコンに比べておおよそ20倍以上の吸収率を有する。よって、前記範囲のエネルギー範囲を有する光が非晶質シリコンに照射される場合、非晶質シリコンの表面で多くの光電荷が発生するようになる。
光電荷の数は、光の照射時間及び光の強さに比例して増加する。よって、光の照射時間が充分に長くて照射される光の強さが充分に大きければ、光電荷がそれほど増加するので、生成された光電荷は後述する低濃度半導体層の結晶化工程(S230)で誘導加熱のための十分な数のキャリアになることができる。
低濃度半導体層の結晶化工程
低濃度半導体層の結晶化工程(S230)では、低濃度半導体層320を誘導加熱して、低濃度半導体層320を結晶化させる。
前記の光電荷生成工程(S220)がない場合、低濃度半導体層320には熱によって励起された少数の熱電子のみが存在して、常温でおおよそ1015/cmの電子と正孔が存在するようになる。よって、交流磁場によって誘導される電流は、微小であってオーム加熱によって発生する熱は微弱である。熱電荷の密度を高めるために外部の熱源によって低濃度半導体層320を加熱することができるが、この場合下部の基板310が共に加熱される問題点がある。よって、光の照射330によって光電荷を発生させる場合、低濃度半導体層320下部の基板310の温度を高くすることなく、誘導加熱に必要な多数のキャリアを確保することができるようになる。
低濃度半導体層の結晶化工程(S230)の詳細なプロセスは次のようである。
誘導加熱のための装置は、交流電流を供給する電流生成器341と、交流電流を誘導する誘導コイル(induction coil)342を具備する。電流生成器341によって誘導コイル342には交流電流が流れると、誘導コイル342に流れる交流電流によって発生される交流磁場は、誘導コイル342下部の低濃度半導体層320に作用する。
電子−正孔対の電子と正孔は、外部の交流磁場によってそれぞれお互いに反対方向に加速される。また、お互いに反対方向に加速される電子と正孔は、外部磁場によって回転運動をするようになる。半導体層320の誘導コイル342下にある部分(b)は、交流磁場によって回転運動をする光電荷によってオーム加熱になる。
光電荷によるオーム加熱によって、誘導コイル342下にある部分(b)は融点以上の温度になって流体状態になり、結晶化される。低濃度半導体層320が形成される基板310を特定の方向(e)に移動させると、既に誘導コイル342を通り過ぎた部分(a)は結晶化されて、融点以下で固体状態になる。この時、低濃度半導体層320の結晶化は、流体状態である部分(b)と他の固体状態である部分(a)、(c)との界面(d)で、固体状態である部分をシードにして、結晶化が進行する。
低濃度半導体層320の形成以前に、前述したSiO、Al、Siなどのような拡散防止層315が形成された場合、拡散防止層315はシード層として作用することができる。よって、低濃度半導体層320の結晶化は、流体部分(b)と固体部分(a)、(c)との界面(d)で、拡散防止層315をシードにしてなされることができる。例えば、基板310がガラスから形成され、低濃度半導体層320がシリコンから形成された場合、基板310上部に、β−Alからなる拡散防止層315を形成した場合、形成されたβ−Alはシリコンを結晶化させる過程でシードとして作用する。
低濃度半導体層320の結晶化は、低濃度半導体層320を一側部分から反対側にある部分まで特定な方向(e)に移動させながら、任意に区分することができるそれぞれの部分別に順番に((a)→(b)→(c))行われる。よって、(a)部分で結晶化が終われば(b)部分で光電荷が生成されて結晶化が行われる。また、(b)部分で結晶化が終われば、(c)部分で光電荷が生成されて結晶化が行われる。
前記のような結晶化過程で、基板310の温度は充分に低い温度を維持することができる。例えば、基板310を絶縁体であるガラスから形成すると、低濃度半導体層の結晶化工程(S230)で基板310には電流が誘導されないので、誘導加熱による熱が発生されない。基板310に流入される熱は、基板310と低濃度半導体層320の熱接触のみを通るものなので、照射される光の強さ、誘導コイル342に流れる電流の強さ、及び基板310の移動速度を適切に調節することで、基板310の温度を低く維持することができる。よって、低濃度半導体層320下部の基板310に影響を及ぼすことなく、上部の低濃度半導体層320のみを選択的に溶融することができるようになる。
図2では、低濃度半導体層320の結晶化が光電荷を利用した誘導加熱によってなされることを明確にするために、光電荷生成工程(S220)と、低濃度半導体層の結晶化工程(S230)とを別に表示したが、光電荷生成のために光の照射330がなされる状態で低濃度半導体層320の結晶化のために誘導コイル342へ交流電流が印加されて、誘導コイル342に交流電流が印加された状態でも続いて光の照射330がなされる。
前述のように、光電荷生成工程(S220)では、光の照射330によって低濃度半導体層320の表面に電子−正孔対を発生させて、低濃度半導体層の結晶化工程(S230)で発生した電子−正孔対を交流の磁場によって分離させて回転運動をするようにすることで熱を発生させる。よって、本発明による製造方法によると、前記のような簡単な過程で結晶性の低濃度半導体薄膜を製造することができるため、従来の高濃度半導体薄膜を結晶化した後に不純物の濃度を減らすための別途の工程を略することができる。
また、誘導コイル342は充分に長い長さで製作が可能であるので、低濃度でありながら大面積の結晶性半導体薄膜も短い時間に安価な工程で製造可能である。
本発明は、その例示的な具体例を参照しながら特別に示され、また述べられたが、本発明が属する技術分野で通常の知識を有する者であれば、添付の請求項で規定される本発明の精神や範囲から離れることなく、形態や細部において多様な変形が可能であることを理解すべきである。
本発明にかかる結晶性半導体薄膜の製造方法では、低濃度を有する半導体層に照光を使って光電荷を発生させるので、別に予熱する過程なしに、単結晶に近い低濃度の半導体薄膜を容易に得ることができる。また、大面積の再結晶化された低濃度の半導体薄膜を安価な工程を使って短い時間内に得ることができる。
また、本発明にかかる結晶性半導体薄膜の製造方法では、半導体層下部にある基板の温度を高めることなく半導体層を結晶化できるので、下部基板として、ガラス基板、セラミックス基板、プラスチック基板のような融点の低い安価な基板の適用が可能である。
また、本発明にかかる結晶性半導体薄膜の製造方法によって製造された半導体薄膜は、低濃度であるので、キャリア(電荷)のライフタイムが長くて、移動度が高く、スイッチング素子に適用することができる。

Claims (9)

  1. (a)基板上に低濃度半導体層を形成する工程と、
    (b)前記低濃度半導体層に光を照射して、光電荷を生成する工程と、及び
    (c)前記低濃度半導体層を誘導加熱して、前記低濃度半導体層を結晶化させる工程と、を含むことを特徴とする結晶性半導体薄膜の製造方法。
  2. 前記(c)工程は、
    (c1)誘導コイルに交流電流を流して、前記低濃度半導体層に交流磁場を形成する工程と、
    (c2)前記形成された交流磁場によって前記光電荷が加速される工程と、
    (c3)前記光電荷の加速によって前記低濃度半導体層のうちで前記誘導コイルの下にある部分が加熱されて流体状態になる工程と、及び
    (c4)前記流体状態になった部分を結晶化する工程と、を含むことを特徴とする請求項1に記載の製造方法。
  3. 前記(c4)工程は、前記流体状態である部分と固体状態である部分との界面において、固体状態である部分をシードにして前記結晶化が行われることを特徴とする請求項2に記載の製造方法。
  4. 前記低濃度半導体層には、1014/cm〜1019/cmの不純物が含まれていることを特徴とする請求項1に記載の製造方法。
  5. 前記(b)工程は、1.8eV〜3.0eVの範囲のエネルギーを有する光を照射してなされることを特徴とする請求項1に記載の製造方法。
  6. 前記(a)工程は、前記基板に拡散防止層を形成した後に、前記低濃度半導体層を形成することを特徴とする請求項1に記載の製造方法。
  7. 前記拡散防止層は、酸化物または窒化物から形成されることを特徴とする請求項6に記載の製造方法。
  8. 前記基板は、非晶質基板または多結晶基板であることを特徴とする請求項1に記載の製造方法。
  9. 前記(c)工程は、前記拡散防止層をシードに用いて、前記低濃度半導体層の結晶化が行われることを特徴とする請求項6に記載の製造方法。
JP2010518110A 2007-07-23 2008-07-15 結晶性半導体薄膜の製造方法 Pending JP2010534412A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070073304A KR100901343B1 (ko) 2007-07-23 2007-07-23 결정질 반도체 박막 제조 방법
PCT/KR2008/004145 WO2009014337A2 (en) 2007-07-23 2008-07-15 Method of manufacturing crystalline semiconductor thin film

Publications (1)

Publication Number Publication Date
JP2010534412A true JP2010534412A (ja) 2010-11-04

Family

ID=40281956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010518110A Pending JP2010534412A (ja) 2007-07-23 2008-07-15 結晶性半導体薄膜の製造方法

Country Status (6)

Country Link
US (1) US8030190B2 (ja)
EP (1) EP2171746A4 (ja)
JP (1) JP2010534412A (ja)
KR (1) KR100901343B1 (ja)
CN (1) CN101720496A (ja)
WO (1) WO2009014337A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110741460A (zh) * 2017-05-10 2020-01-31 沙恩·汤马斯·麦克马洪 薄膜结晶工艺

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0806746D0 (en) 2008-04-14 2008-05-14 Ucl Business Plc Membrane
EP2477212A1 (de) * 2008-06-09 2012-07-18 Dritte Patentportfolio Beteiligungsgesellschaft mbH & Co. KG Polykristalline Silizium-Dünnschichten hergestellt durch Titan-unterstützten Metall-induzierten Schichtaustausch
CN103000530B (zh) * 2012-11-13 2015-05-20 深圳丹邦投资集团有限公司 顶栅氧化物薄膜晶体管的制造方法
CN103560077A (zh) * 2013-11-13 2014-02-05 京东方科技集团股份有限公司 一种多晶硅薄膜基板制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229924A (ja) * 1986-03-31 1987-10-08 Canon Inc 半導体の改質処理方法
JPH10106953A (ja) * 1996-09-30 1998-04-24 Toshiba Corp 多結晶半導体膜の製造方法
JP2002252173A (ja) * 2001-02-26 2002-09-06 Ishikawajima Harima Heavy Ind Co Ltd レーザーアニール方法
JP2002270505A (ja) * 2001-03-09 2002-09-20 Sumitomo Heavy Ind Ltd レーザアニール装置及び方法
JP2002353140A (ja) * 2001-03-22 2002-12-06 Sharp Corp 半導体装置及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2513659A1 (fr) * 1981-09-29 1983-04-01 Centre Nat Rech Scient Procede de recuit superficiel par energie micro-onde pulsee de materiaux semi-conducteurs
JP3221251B2 (ja) * 1994-09-09 2001-10-22 ソニー株式会社 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法
DE69601424T2 (de) 1996-06-27 1999-06-02 Wacker Siltronic Halbleitermat Verfahren und Vorrichtung zur Steuerung des Kristallwachstums
JP3389022B2 (ja) 1996-09-27 2003-03-24 シャープ株式会社 半導体装置
US5970368A (en) * 1996-09-30 1999-10-19 Kabushiki Kaisha Toshiba Method for manufacturing polycrystal semiconductor film
JP2000082679A (ja) 1998-07-08 2000-03-21 Canon Inc 半導体基板とその作製方法
JP2002175984A (ja) 2000-12-08 2002-06-21 Sharp Corp 半導体装置の製造方法
JP5130463B2 (ja) * 2001-03-28 2013-01-30 独立行政法人産業技術総合研究所 薄膜半導体素子の製造方法
KR100456470B1 (ko) 2002-04-19 2004-11-10 주식회사 비아트론 반도체 막의 저온 열처리 장치
KR100618614B1 (ko) * 2003-09-02 2006-09-08 진 장 플렉서블 금속 기판 상의 실리콘 박막 형성 방법
JP2005294744A (ja) * 2004-04-05 2005-10-20 Bridgestone Corp 半導体材料の結晶化方法及び光触媒の製造方法
US7192818B1 (en) * 2005-09-22 2007-03-20 National Taiwan University Polysilicon thin film fabrication method
KR100793607B1 (ko) * 2006-06-27 2008-01-10 매그나칩 반도체 유한회사 에피텍셜 실리콘 웨이퍼 및 그 제조방법
US8569155B2 (en) * 2008-02-29 2013-10-29 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229924A (ja) * 1986-03-31 1987-10-08 Canon Inc 半導体の改質処理方法
JPH10106953A (ja) * 1996-09-30 1998-04-24 Toshiba Corp 多結晶半導体膜の製造方法
JP2002252173A (ja) * 2001-02-26 2002-09-06 Ishikawajima Harima Heavy Ind Co Ltd レーザーアニール方法
JP2002270505A (ja) * 2001-03-09 2002-09-20 Sumitomo Heavy Ind Ltd レーザアニール装置及び方法
JP2002353140A (ja) * 2001-03-22 2002-12-06 Sharp Corp 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110741460A (zh) * 2017-05-10 2020-01-31 沙恩·汤马斯·麦克马洪 薄膜结晶工艺
JP2020520129A (ja) * 2017-05-10 2020-07-02 マクマホン, シェーン トマスMCMAHON, Shane Thomas 薄膜結晶化プロセス
US11810785B2 (en) 2017-05-10 2023-11-07 Lux Semiconductors Thin film crystallization process

Also Published As

Publication number Publication date
WO2009014337A2 (en) 2009-01-29
KR20090010311A (ko) 2009-01-30
KR100901343B1 (ko) 2009-06-05
US8030190B2 (en) 2011-10-04
US20100330785A1 (en) 2010-12-30
EP2171746A4 (en) 2013-07-10
CN101720496A (zh) 2010-06-02
EP2171746A2 (en) 2010-04-07
WO2009014337A3 (en) 2009-04-02

Similar Documents

Publication Publication Date Title
KR100437296B1 (ko) 박막트랜지스터및그제조방법
KR100650343B1 (ko) 박막 트랜지스터 및 그 제조방법
TW201209890A (en) Method of forming polycrystalline silicon layer, method of manufacturing thin film transistor including the method, thin-film transistor manufactured by using the method of manufacturing thin-film transistor
JP2010534412A (ja) 結晶性半導体薄膜の製造方法
JPH03292741A (ja) 半導体装置の製造方法
KR100715908B1 (ko) 박막 트랜지스터 및 그 제조방법
KR20000074450A (ko) 박막 트랜지스터 및 그 제조방법
KR100930362B1 (ko) 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법
US20070077735A1 (en) Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor
US9515189B2 (en) Semiconductor device and manufacturing method of semiconductor device using metal oxide
JP2006024735A (ja) 半導体膜の結晶化方法、及び、表示装置の製造方法
JPH10173196A (ja) 半導体装置およびその製造方法
KR100870111B1 (ko) 반도체의 결정성장 방법
KR100742381B1 (ko) 박막트랜지스터의 제조방법
KR101040984B1 (ko) 비정질 물질의 상변화 방법
KR100317636B1 (ko) 박막트랜지스터의 반도체층 및 그 제조방법
JPH02140916A (ja) 薄膜トランジスタの製造方法
JP3614333B2 (ja) 絶縁ゲイト型電界効果トランジスタ作製方法
KR100689317B1 (ko) 자기장 결정화방법
JP4031021B2 (ja) 薄膜トランジスタの作製方法
KR100709282B1 (ko) 박막 트랜지스터 및 제조 방법
KR100796614B1 (ko) 박막트랜지스터의 제조방법
TW202404075A (zh) 半導體裝置
KR960026967A (ko) 다결정 박막 트랜지스터 및 그 제조방법
JPH11103070A (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130409