JP2020520129A - 薄膜結晶化プロセス - Google Patents

薄膜結晶化プロセス Download PDF

Info

Publication number
JP2020520129A
JP2020520129A JP2020512773A JP2020512773A JP2020520129A JP 2020520129 A JP2020520129 A JP 2020520129A JP 2020512773 A JP2020512773 A JP 2020512773A JP 2020512773 A JP2020512773 A JP 2020512773A JP 2020520129 A JP2020520129 A JP 2020520129A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor film
semiconductor
heating
coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020512773A
Other languages
English (en)
Inventor
トマス マクマホン,シェーン
トマス マクマホン,シェーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JP2020520129A publication Critical patent/JP2020520129A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00Single-crystal growth directly from the solid state
    • C30B1/02Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00Single-crystal growth directly from the solid state
    • C30B1/02Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/06Recrystallisation under a temperature gradient
    • C30B1/08Zone recrystallisation
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/04Homogenisation by zone-levelling
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/16Heating of the molten zone
    • C30B13/20Heating of the molten zone by induction, e.g. hot wire technique
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02425Conductive materials, e.g. metallic silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02491Conductive materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

電磁誘導加熱によって基板の局所加熱を実行する方法。この方法は、半導体膜を基板に付与すること、及びその基板の近くに配置されたコイルに制御可能に励磁することを含むことがある。これによって、励磁されたコイルは磁束を生成し、これが基板及び/又は半導体膜に電流を誘導し、これにより基板及び/又は半導体膜を加熱する。この方法は、コイルと基板との間の相対運動を含んでおり、半導体膜の並進加熱を提供することがある。加えて、結晶化プロセスを更に制御するために、結晶種メカニズムを利用することがある。

Description

関連出願への相互参照
本出願は、2017年5月10日に出願された米国仮出願第62/504,288号明細書の優先権を主張し、その開示全体は参照により本明細書に組み込まれる。
本発明は、一般に、結晶性半導体薄膜を製造するためのシステム及び方法に関し、より具体的には、薄膜の結晶性を高めるためのシステム及び方法に関する。
フレキシブルエレクトロニクスは、ディスプレイ(例えば、OLEDをベースとするディスプレイ)、太陽光発電(PV)、ウェアラブル、センサー、エネルギー貯蔵、エネルギーハーベスティング、微小電気機械システム(MEMS)、薄膜トランジスタ(TFT)、薄膜ダイオード(TFD)、薄膜ナノ構造、生物医学、及び生体認証システムを含む多くの最新技術の用途に大きな影響を与えている。従来の電子機器に対するフレキシブルエレクトロニクスの差別化の重要な点は、その名前が示唆するように、それが柔軟性(フレキシブル)を持つことができることであり、これによって、堅固なウェーハ又はガラスに基づく電子機器では不可能な新規で有用な革新のために、軽量でコンフォーマルな設計が可能となる。また、柔軟性は、それ自体の耐久性を向上させ、そして、ほとんどの場合、それ自体の厚さを減らす。したがって、フレキシブルエレクトロニクスが社会に与える総合的な影響及び期待は、肯定的で重要であり、この理由として、それが、更なるカスタマイズを可能にし、形状にフィットさせることを可能にし、耐久性を可能にし、目立たせないことを可能にし、軽量を可能にし、費用対効果の高い設計を可能にするからである。更に、広面積であり高スループットな製造を可能にするフレキシブル基板は、これらのスマートデバイスの単位あたりのコストを大幅に削減する有望な道を提供する。
電子製品の設計者及び製造業者は、現在、それらのデバイス用のフレキシブルな半導体基板を選ぶ際に、低コストで高性能であるという選択肢を持っていない。低コストの選択肢は、通常、低移動度のアモルファスシリコン又は溶液処理された有機のアクティブ半導体層とフレキシブルポリマーなどのフレキシブル基板とのペアで構成されている。しかしながら、これらの材料の選択が直面する重要な問題は、電気的性能が従来の単結晶シリコンウェーハから得られるものよりも著しく低いことである。例えば、ほとんどすべての標準プロセスを低温用に再設計する必要があるので、ポリマー基板を使用すると大きな課題が生じる。 図7は、利用可能な基板材料とそれに対応する欠点とを比較したものを示している。より合理的な性能を達成することのできるフレキシブルな薄膜多結晶シリコン層を製造する方法が存在しているが、これらの材料を作成するために必要なプロセスは、通常、高価で低スループットである。これらの方法には、低速の局所的な再結晶化プロセスを含まれるか、又は、ウェーハ上の犠牲層を使用し、その後、選択的にエッチングして、転写可能な結晶膜を除去することが含まれる。現在、広面積で製造することが可能であり、高品質であり、高温に適合性があり、そしてロールツーロール方式の製造に適している、費用対効果の高いフレキシブル電子基板は存在していない。
したがって、低コストで高性能であるフレキシブルな薄膜多結晶シリコン層を製造する必要性が存在する。
本発明は、1つの観点では、結晶性半導体膜を形成する方法を提供し、これは、支持用導電性基板上に第1半導体薄膜を付与することを含む。コイルは制御可能に励磁され、導電性基板の近くに配置され、この励磁により磁束が発生する。導電性基板に電流が誘導され、これによって、ジュール加熱により基板が局所的に加熱される。基板から半導体膜に熱が伝導して、半導体膜の特性が変化する。
本発明は、1つの観点では、結晶性半導体膜を形成する方法を提供し、これは、機械の支持用導電性基板上に第1半導体薄膜を付与することを含む。コイルは制御可能に励磁され、導電性基板の近くに配置され、励磁により磁束が発生する。導電性サセプタに電流が誘導され、これによって、ジュール加熱によりサセプタが局所的に加熱される。熱は、サセプタが物理的に接触している機械の支持用基板に伝導される。基板の熱は半導体膜に伝導され、半導体膜の特性を変化させる。
以下は、図面の簡単な説明である。
本発明による、基板上の半導体膜及びその基板を加熱するために使用される誘導コイルの斜視図である。
3種の材料形態での図1の半導体膜の上面図である。
コイルを励磁した後でありスキャン処理が開始される前における、図1のシステムの斜視図である。
コイルを励磁した後でありスキャン処理が進行中における、図3のシステムの斜視図である。
図1のシステムの側面図であり、温度プロファイルの例を示している。
図1の半導体膜の結晶品質を高めるために核生成プロセスを制御するためのシーディング(seeding)及びネッキング(necking)プロセスの側面図である。
可能なフレキシブル半導体基板とそれらの特性との表である。
誘導及びレーザ加熱についての温度に対する距離のグラフである。
発明の詳細な説明
本発明の原理によれば、半導体材料の薄膜を生成するためのシステム及び方法が提供される。
半導体膜は、半導体材料の薄膜におけるアモルファス、ナノ結晶、多結晶、又はそれらの組み合わせとすることができる。加熱により、蒸着膜の結晶化が誘発されることがある。結晶化プロセスは、半導体の結晶化が固体状態で起こるように、高温アニールによって実行することができる。別の例では、そのような結晶化は、液体状態からの沈殿中に半導体の結晶化が起こるように、高温アニールによって行うことができる。更に、両方の結晶化アプローチは、基板と誘導コイルとの間の相対運動を制御することにより達成できるスキャニングアニールを使用することができる。
本発明は、誘導加熱及びその後の熱伝達を利用して、半導体膜を加熱することができる。誘導加熱は、材料又は基板の特定の領域を局所的に温度制御できるために、発熱に使用することができる。これは、体積空間を加熱する周囲加熱機構(例えば、放射加熱ランプ)とは対照的であり、この機構は、放射及び対流を介してターゲット材料を加熱する。本発明の文脈において、材料又は基板の特定の領域を選択的に加熱する能力は、結晶成長の制御された広がりを可能にし、この能力は、前述の非局所周囲加熱メカニズムを使用する場合には実現可能ではない。図1は、通常の誘導加熱システムを示している。
図1に示される例では、半導体膜04は、誘導アクティブ基板02上に直接蒸着されるか又は中間層03上に蒸着されており、それら自体は誘導アクティブ基板02上に蒸着されており、これによって、誘導コイル05を使用して、誘導アクティブ基板02に結合する交番磁場06を生成する。
コイル05と基板02との結合効果は、ジュール加熱を介して熱を生成する基板02内において渦電流を誘発する。誘導アクティブ基板02内で発生したジュール加熱は、熱伝導を介してその上の半導体膜04に熱を伝達する。図5は、蒸着膜03,04まで熱を放散する熱プロファイル10によるこの熱伝達を示している。このような半導体膜04の誘導加熱は、半導体膜04の結晶化を引き起こす可能性がある。半導体膜を効果的に結晶化する誘導加熱プロセスのために、基板02は、プロセスが上記のように液体状態ではなく固体状態である半導体膜04の結晶化度を増加させる場合には、半導体膜04の融点より高い温度、又はアニール温度より高い温度に耐えることができなければならない。
また、誘導アクティブ基板02は、十分なジュール加熱が基板を必要な温度まで加熱できるように、十分な磁気エネルギーを吸収できなければならない。幾何学的形状、寸法、及び組成などの基板特性は、この加熱要件を満たそうとするときに考慮すべき重要な事項である。 基板の特性は、適切な発熱の達成において部分的にしか関与していない。別の重要な考慮事項には、誘導コイルの形状、電流、及び周波数が挙げられる。組成要件を満たす基材の例としては、ステンレス鋼、タンタル、モリブデン、及びグラファイトが挙げられる。プロセスなどによって溶融物から結晶化できる材料の例としては、単一化合物半導体(例えば、シリコン及びゲルマニウム)、又は、一致溶融する多化合物半導体(例えば、ヒ化ガリウム)が挙げられる。誘導加熱を使用した固体状態でのアニーリングから結晶化を改善できる材料の例としては、別の半導体(例えば、その中でもCIGS、GaN、SiC、GaP、CdS、CdTe、ZnO、ZnS、InP、AlN、AlP、並びに、金属及び絶縁体)が挙げられる。
図1は、システム01の等角図を示しており、導電性基板02、中間層03、半導体膜04、誘導コイル05、及び磁気結合効果06を含んでいる。システム01全体を真空チャンバーに入れるか、誘導コイルを除くすべての構成要素を真空チャンバーに入れることができる。あるいは、システム01は、そのような真空チャンバーの外側に配置することもできる。中間層03は、基板と半導体膜の間に蒸着した膜の集まりを表しており、バッファー層、拡散バリア、熱膨張が不一致な層、光反射層、金属集電体、又は透明導電性酸化物(TCO)で構成できる。あるいは、中間層を存在させないこともできる。誘導コイル05は、必要な磁気結合効果06を作り出すために任意の形状にすることができる。誘導コイル05は、基板の上若しくは下において、又は、真空チャンバーの内側若しくは外側に配置できる。
図2は、3つの材料形態(結晶化された07、溶融された08、及びアモルファス/ナノ結晶/多結晶である09)の半導体膜の上面図を示す。溶融領域08は、図の右から左に移動し、アモルファス半導体材料が通過する際にアモルファス半導体材料を結晶化する。溶融ゾーンは、基板と励磁された誘導コイルとの間の結合から生じる加熱効果から作り出される。
図3は、コイルを励磁した後であり走査プロセスが開始される前における、システム01の等角図を示す。スキャンプロセスは、基板と誘導コイルと間の相対運動によるものである。スキャン中、コイルは、固定基板の長さ又は幅に沿って移動することができるか、又は、基板は、固定コイルの上又は下で、その長さ又は幅に沿って移動することができる。これらの動作を組み合わせることもできる。基板02と励磁された誘導コイル05との間の結合から生じる熱プロファイル10が示されている。中間層及び半導体膜は、それぞれ、03と04のグループとして分類されている。あるいは、中間層及び半導体膜は、基板全体に蒸着されるか、又は、上記のように、すべての基板の端(エッジ)の内側に蒸着させることができる。後者のやり方は、エッジ効果から生じる蒸着膜の横方向の温度変動の回避に役立つ。あるいは、誘導コイルは、基板の中心を加熱するのと同じくらい強く基板の端を加熱しないように設計することができる。また、外周は、半導体膜に接触しないように、基板の取り扱いを可能にする。また、中間膜及び半導体膜は、特定の膜パターンを作り出すために、マスクを介して基板上に蒸着させることもできる。一例としては、以下で更に説明するように、結晶シード機構を組み込むことが挙げられる。
図4は、誘導コイルを励磁して、スキャンプロセスが進行中における、図3と同じような、システム01の等角図を示す。励磁された誘導コイルのスキャンによってすでに熱を受けている半導体膜のエリアは、灰色の濃い色合いで表され、これは、アモルファスから結晶材料への変化を示している。
図5は、誘導結合した基板内で生成される、レーザ及び電子ビームによって生成される温度勾配よりも浅い温度勾配を有する、温度プロファイルの一例を示す。基板内で生成された熱は、それが半導体の融点を超えるか又は臨界温度を超えるように上昇させて半導体の材料特性の変化を可能にするように、蒸着膜(03、04)に熱伝導され、これには、固体状態での結晶化度の増加が含まれるであろう。更に、中間層03の1つは、基板とは異なり、誘導コイルに結合し熱を発生するような誘導アクティブな薄膜で構成することができる。熱は、その後、半導体膜04に伝達して、結晶性が向上する。更に、ほとんどの不純物の溶解度は液相の方が固相よりも高いので、励磁された誘導コイル05を、半導体膜の領域精錬をするために、複数回スキャンすることができる。
図6は、核形成プロセスを制御して半導体膜の結晶品質を向上させるための2つの異なる技術04を示している。2つの技術は、シーディングとネッキングと呼ばれる。左の図は、シーディング技術を示しており、この技術では、半導体膜をマスク又はその他の手段で蒸着して特定の形状11を生成し、シード結晶12を使用して選択された結晶方位から成長を広げる。あるいは、種結晶12を使用する代わりに、ランダムに核生成された結晶を11の先端(種結晶12が通常存在する場所)から広げさせて、結晶性半導体膜を生成させることができる。事前に形成された結晶を導入することによって、異なる配向下での核生成と比較して、分子間の結晶化にとってエネルギー的に好ましい配向が導入される。 右側には、ネッキング技術が示されており、この技術では、再び、マスク又は他の手段を介して半導体膜04が蒸着されて、特定の形状13が生成される。しかし、ネッキング技術では、ランダムに核生成された粒子が、ネック14でフィルタリングプロセスにさらされ、1つの方向のみが主半導体エリア04に到達することを確実にする。あるいは、種結晶12を13の先端に導入して、ネック14を通して広げさせて、結晶性半導体膜を生成することができる。
別の例において、この膜結晶化のプロセスは、熱を発生させるための誘導アクティブ基板の代わりに薄膜が使用されることを除いては、上記のものと同じである。この実施形態では、それは、誘導コイルに結合して熱を発生させる誘導アクティブ薄膜である。このような効果を提供できる薄膜には、強磁性材料(例えば、コバルト、鉄、ニッケル;これらには、高透磁率があるためである)が挙げられる。強磁性材料の高い透磁率は、表皮の深さが浅くなることを意味している。優れた導電体の表皮深さδは、おおよそδ=1/√πσμf(式中、σは導電率、μは透磁率、fは選択された周波数である)で与えられる。この案では、中間層03の1つとして図1に示すように、誘導アクティブ薄膜が基板02に蒸着される。次に、上記と同様に、半導体膜04を誘導アクティブ薄膜03又は他の中間層03に直接蒸着させる。これら自体は誘導アクティブ薄膜03に蒸着される。これにより、誘導コイル05は、誘導アクティブ薄膜に結合する交番磁場06を生成するために使用される。カップリング効果は、ジュール熱を介して熱を生成する薄膜03内において渦電流を誘発する。誘導アクティブ薄膜内で発生したジュール熱は、熱伝導を介して半導体薄膜に熱を伝達する。図5は、蒸着した膜03,04まで熱を放散する熱プロファイル10によるこの加熱を示している。この案では、この図は、誘導アクティブ薄膜が他の中間層03にグループ化されていることを示している。したがって、半導体膜を効果的に結晶化する誘導加熱プロセスのために、基板は、半導体の融点より高い温度、あるいは、固体状態で半導体の結晶性を高める際におけるアニーリング温度より高い温度に耐えることができなければならない。また、誘導アクティブ薄膜02は、十分なジュール加熱が薄膜03を必要な温度まで加熱できるように、十分な磁気エネルギーを吸収できなければならない。薄膜03の特性(例えば、 幾何学的形状、寸法、組成)は、この加熱要件を満たそうとするときに考慮する重要な考慮事項である。薄膜03の特性は、適切な発熱の達成に部分的にしか関与していない。その他の重要な考慮事項には、誘導コイルの形状、電流、及び周波数が含まれる。
別の例では、半導体材料の薄膜におけるアモルファス、ナノ結晶、多結晶、又はそれらの組み合わせは、半導体材料の融点を超える温度まで固体状態で加熱された領域であり、その時点で図2に示すように膜は溶融液体に変化する。加熱領域が最初の加熱領域の区分を通過すると、溶融半導体08の前面の温度が融点より下に下がるように凝固前面の冷却が発生し、これによって、溶融半導体を多結晶又は単結晶の半導体材料07に凝固させる。このプロセスに必要な並進加熱は、誘導コイルと基板との結合効果06(この効果は、2つの間の相対的な動きによってもたらされる)から生成される熱の移動ラインによって提供される。
あるいは、別の例では、半導体材料の薄膜におけるアモルファス、ナノ結晶、多結晶又はそれらの組み合わせは、蒸着されたままの膜の結晶性を高めるのに役立つ温度に、固体状態でゾーン加熱される。この温度は、半導体の融解温度より低い場合がある。上記のプロセスに必要な並進加熱は、誘導コイルと基板の結合効果06(この効果は、2つの間の相対的な動きによってもたらされる)から生成される熱の移動ラインによって提供される。
図2に示される別の例では、誘導アクティブ基板又は薄膜との誘導結合効果06から発生する熱から誘導される加熱された半導体領域08は、ある領域から別の領域に変化することができ、これによって、半導体材料におけるアモルファス、ナノ結晶、多結晶又はそれらの組み合わせをそれが通過する際に結晶化する。図3に示すように、基板又は薄膜と誘導コイルとの間の相対運動を制御することによって、スキャン動作を実現できる。
別の例では、上記の伝搬結晶成長プロセスが拡張される。溶融物からの結晶成長のすべての方法は、溶融半導体をその凝固点より下に冷却することに依存している。通常、このプロセスでは多結晶材料が生成される。しかしながら、適切な注意を払えば、単一の結晶方位を優先的に広げさせ、これによって、半導体膜の結晶品質を向上させることができる。更に、このタイプの結晶方位の広がりは、上記のような固体状態でも発生することがある。このタイプの結晶成長を実現するには、初期の核生成サイト12又は13からプロセスを進める必要がある。図6は、核生成プロセスを制御するための2つの例を示しており、これらは、半導体膜04の結晶品質を向上させるために、成長を広げることのできる結晶面を提供する。ここでは、2つの技術を「シーディング」と「ネッキング」と呼ぶ。左の図には、シーディング技術を示しており、この技術では、半導体膜はマスク又はその他の手段で蒸着されており、これによって特定の形状11が生成され、そして、シード結晶12を使用して、選択された結晶方位から成長を広げる。事前に形成された結晶を導入すると、異なる配向下での核生成と比較して、分子間結晶化にエネルギー的に好ましい配向が導入される。右側にはネッキング技術が示されており、この技術では、再び、半導体膜04がマスク又は他の手段を介して蒸着されており、これによって、特定の形状を生成する。しかしながら、ネッキング技術では、ランダムに核生成した粒子がネック14でフィルタリングプロセスにさらされ、1つの方向のみが主半導体エリア04に到達することを確実にする。両方の図は、連続的な横方向の結晶成長に従っており、これによって、成長の前方は先行する結晶化領域によってシードされ、高品質で長く平行な粒を形成する。シーディングによる結晶方位を事前に決定することは、バルク結晶成長の製造における一般的なやり方であり、薄膜についてのこのプロセスに応用される。
別の例では、半導体膜04に使用される蒸着技術は、電子ビーム蒸着である。しかしながら、他の蒸着技術(例えば、物理蒸着(PVD)、スパッタリング、熱蒸発、電気めっき、化学蒸着(CVD)、プラズマ化学気相成長法(PECVD)、有機金属化学蒸着(MOCVD)、水素化物気相エピタキシー(HVPE)、パルスレーザー蒸着(PLD)、原子層蒸着(ALD)、又は、化学溶液蒸着)を使用することができる。これらの蒸着技術は、中間層03の蒸着にも使用することができる。中間層03は、基板と半導体膜との間に蒸着した膜の集まりを表しており、バッファー層、拡散バリア、熱膨張が不一致な層、光反射層、金属集電体、透明導電性酸化物、又は誘導アクティブ薄膜で構成することができる。半導体膜と中間膜との両方の厚さは、さまざまである。一実施形態では、半導体の厚さは、10ナノメートルから100ミクロンまでの範囲である。個々の中間層の厚さは、それぞれ、10ナノメートルから10ミクロンの範囲である。
一例では、誘導加熱結晶化プロセスを使用して、蒸着された半導体膜の結晶性を高めるだけでなく、膜内のドーパントを活性化することもできる。例えば、GaNやSiCなどのワイドバンドギャップ半導体内のドーパントの活性化には、しばしば、高温が必要である。この例では、基板又は誘導アクティブ薄膜内で発生した熱によって、半導体膜の結晶性を向上させると同時に、半導体膜の適切な電子機能に必要なドーパント原子を活性化できる。
上記のシステム及び方法は、先行技術と比較して、基板上に蒸着された薄膜の結晶性を高める。この技術は、広範囲の材料に適用可能であり、ロールツーロールの製造手法を使用して、広面積であり軽量であるフレキシブルな結晶性薄膜を製造することができる。
記載された薄膜結晶化プロセスは、薄膜形態の半導体材料を成長させるか、又は、その結晶化度を高めるために使用することができる。例としては、従来の方法では経済的に成長できない高効率な光起電(PV)半導体が含まれる。このプロセスは、LED、フレキシブル及びパワーエレクトロニクス、レーザーダイオードなどのさまざまな用途で使用するワイドバンドギャップ薄膜半導体の成長又は結晶化度の向上にも利用できる。最終的に、この技術によって、様々な用途(特に、電子デバイス)に使用できる薄膜形態における結晶性半導体の製造が可能になる。このプロセスによって、薄膜結晶性半導体のコストが大幅に削減されると共に性能が向上するので、薄膜、軽量、又は柔軟な電子機器への広範囲な新しい用途が可能となる。
上記のシステム及び方法によって製造された半導体薄膜は、結晶性半導体ウエハの代替基板として、又は、新しい電子用途を可能にする新規な基板として使用することができる。基板は、さまざまな電子用途に使用でき、その一部には、光起電、発光ダイオード、薄膜トランジスタ、センサー、パワーエレクトロニクス、光学デバイス、レーザーダイオードが含まれる。
本明細書で概説する革新的な半導体の成長プロセスは、様々なエネルギー用途で使用することのできる高品質で広面積な半導体薄膜を製造するためのプラットフォーム技術として役に立つ。電気デバイスを製造するために結晶性半導体ウェーハの使用を必要とするあらゆる用途に、開示された技術により製造された半導体膜を利用することができる。そのような用途のいくつかの例として、太陽光発電、発光ダイオード、及びパワーエレクトロニクスが挙げられる。開示された技術により製造することのできる高品質で広面積な半導体薄膜は、これらの用途に現在必要とされている高価なバルクウェーハの代替品として使用することができる。 開示された技術によって製造された基板を使用すると、高価なウェーハの必要性を排除してデバイス製造コストを削減し、広面積基板を使用してスループットを向上させ、ロールツーロール製造の使用を可能にする。基板は、軽量でフレキシブルな解決策を好む市場を開く可能性もある。一例として、太陽産業に関して、開示された技術は、現在の技術よりも大幅に低いコストで高効率な薄膜太陽電池モジュールを生産することができるはずである。薄膜結晶化プロセスは、スタンドアロンセルとして、又はエピタキシャル成長とリフトオフのホスト基板として使用される高価な半導体ウェーハの要件を排除する。このプロセスでは、ロールツーロール製造技術を使用でき、これは、現在必要な非常に複雑な製造プロセスや高価な産業機器とは全く異なるものである。これは、全体のコストを大幅に削減できる高スループットな機器を使用して高効率な材料を生産するプロセス能力の組み合わせである。
上記の基板は、フレキシブルな半導体プラットフォームの多くの望ましい特性を提供する(例えば、図7参照)。有利なことに、このプロセスによってシングルパス再結晶化を可能にする基板の広範囲の溶融領域の作成が可能となり、これは、高スループットのロールツーロール(R2R)製造のインラインツールとして理想的なものである。これは、複雑なラスタースキャン及びビーム整形光学を必要とするレーザーシステムには実用的ではない。更に、誘導加熱は、レーザよりもはるかに浅い温度勾配(図8参照;誘導加熱は上側の弧状で示され、レーザ加熱は下側の狭い弧状で示されている)を生成し、これは、高品質の結晶成長に不可欠な条件である。レーザ(急激なビームによって温度プロファイルを特徴付ける)とは異なり、提案されたプロセスは、精密に設計されたコイルを使用して渦電流の制御された生成によって温度プロファイルを設計する能力を提供し、はるかに優れた再結晶条件をもたらす。更に、基板は、高温での相性が良く、既存のCMOS処理に適しており、これは、標準の製造プロセスを再設計してサーマルバジェットを少なくするというデバイスメーカーに厳しい課題を課す既存のフレキシブル基板に対する大きな利点である。説明したシステム及び方法によって、貴重な半導体を製造工場からフレキシブルエレクトロニクスに初めて移行できるようになり、デバイスメーカーにまったく新しいプラットフォームが提供される。このような移行は、小規模のウェハベースのバッチ処理から、薄膜印刷機能を組み込んだR2R処理全体にわたる高度な処理への進化、及び最終的に半導体及びデバイス製造業界を混乱させることを促進する。
本明細書では本発明のいくつかの観点について説明し図示してきたが、当業者は代替の観点を実施して同じ目的を達成することができる。したがって、添付の特許請求の範囲は、本発明の真の精神及び範囲内にあるこのような代替の観点をすべて含んでいることを意図している。


Claims (20)

  1. 支持用導電性基板上に第1半導体薄膜を付与すること;
    前記導電性基板の近くに配置されているコイルを制御可能に励磁させ、その励磁によって磁束を発生させること;
    前記導電性基板に電流を誘導し、これによって、ジュール加熱によりその基板を局所的に加熱させること;及び
    前記基板から前記半導体膜への熱伝導によって、その半導体膜の特性を変化させること;
    を含む、結晶性半導体膜を形成する方法。
  2. 前記基板を真空チャンバー内に配置することを更に含む、請求項1に記載の方法。
  3. 前記基板と前記半導体膜との間にバッファー層を付与することを更に含む、請求項1に記載の方法。
  4. 前記基板と前記半導体膜との間に拡散バリアを付与することを更に含む、請求項1に記載の方法。
  5. 前記基板と前記半導体膜との間に熱膨張を整合させる層を付与することを更に含む、請求項1に記載の方法。
  6. 前記コイルを励磁させることが、そのコイルに供給される電流の周波数を制御することを含む、請求項1に記載の方法。
  7. 前記半導体膜の厚さが100ミクロン未満である、請求項1に記載の方法。
  8. 前記基板の厚さが1センチメートル未満である、請求項1に記載の方法。
  9. 前記基板が、C、Ta、Ti、Mo、W、Co、Cu、Ni、MoLa、MHC、TZM、MoRe、及びステンレス鋼のいずれか1つの材料、又はそれらの合金からなる、請求項1に記載の方法。
  10. 前記半導体が、Si、Ge、GaAs、SiC、GaN、GaP、CdS、CdTe、CIGS、ZnO、ZnS、InP、AlN、AlPのいずれか1つの元素又は化合物からなる、請求項1に記載の方法。
  11. 前記半導体膜を付与することが、三角形又はネッキング開始点を形成して一次核生成を制御するような方法で、蒸着することを含む、請求項1に記載の方法。
  12. 前記半導体膜の開始点と物理的に接触する前記基板に種結晶を追加することを更に含む、請求項1に記載の方法。
  13. 前記半導体膜上に封止層を蒸着させることを更に含む、請求項1に記載の方法。
  14. 前記基板に沿って前記の励磁させたコイルをスキャンして、その基板の一方の端部から他方の端部への加熱の領域を提供することを更に含む、請求項1に記載の方法。
  15. 前記基板の一方の端部から他方の端部への加熱の領域を提供するために、固定された前記の励磁させたコイルの上方又は下方でその基板をスキャンすることを更に含む、請求項1に記載の方法。
  16. 前記の特性が変更した後に、前記基板をアニールすることを更に含む、請求項1に記載の方法。
  17. 前記半導体膜が領域での精錬を引き起こすために、前記基板に対する前記励磁コイルの動きによって領域での加熱が引き起こされる、請求項1に記載の方法。
  18. 前記の特性を変更させることが、前記半導体膜の結晶化を増加させることを含む、請求項1に記載の方法。
  19. 前記の基板を加熱させることが、前記基板を1200℃より高い温度に加熱して、前記半導体膜内のドーパントを活性化することを含む、請求項1に記載の方法。
  20. 機械的な支持用の基板上に第1半導体薄膜を付与すること;
    導電性サセプタの近くに配置されたコイルを制御可能に励磁して、その励磁の作用によって磁束を発生させること;
    導電性サセプタに電流を誘導し、これによって、ジュール加熱によりそのサセプタを局所的に加熱すること;
    前記サセプタが物理的に接触している前記の機械的な支持用の基板へ熱を伝導させること;
    前記半導体膜に前記基板の熱が伝導されて、その半導体膜の特性を変化させること;
    を含む、結晶性半導体膜を形成する方法。
JP2020512773A 2017-05-10 2018-05-10 薄膜結晶化プロセス Pending JP2020520129A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762504288P 2017-05-10 2017-05-10
US62/504,288 2017-05-10
PCT/US2018/032070 WO2018209088A1 (en) 2017-05-10 2018-05-10 Thin film crystallization process

Publications (1)

Publication Number Publication Date
JP2020520129A true JP2020520129A (ja) 2020-07-02

Family

ID=64105196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020512773A Pending JP2020520129A (ja) 2017-05-10 2018-05-10 薄膜結晶化プロセス

Country Status (6)

Country Link
US (1) US11810785B2 (ja)
EP (1) EP3635768A4 (ja)
JP (1) JP2020520129A (ja)
KR (1) KR20200015535A (ja)
CN (1) CN110741460A (ja)
WO (1) WO2018209088A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7190880B2 (ja) * 2018-11-26 2022-12-16 東京エレクトロン株式会社 半導体膜の形成方法及び成膜装置
CN111246612B (zh) * 2020-03-24 2024-05-07 本源量子计算科技(合肥)股份有限公司 一种单晶元件制备系统
CN113707579B (zh) * 2021-08-31 2024-05-17 北京北方华创微电子装备有限公司 半导体工艺设备及其控制方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893215A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体単結晶薄膜の製造方法
JPS58151393A (ja) * 1982-02-26 1983-09-08 Fujitsu Ltd シリコン結晶の製造方法
JPS632312A (ja) * 1986-06-23 1988-01-07 Hitachi Ltd 単結晶薄膜の製造方法
JP2003007638A (ja) * 2001-06-21 2003-01-10 June Kim Hyoung 熱感受性非導電性基板上の半導体フィルムを熱処理するための方法および装置
JP2003059831A (ja) * 2001-08-17 2003-02-28 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US20070026647A1 (en) * 2005-07-29 2007-02-01 Industrial Technology Research Institute Method for forming polycrystalline silicon thin film
JP2007067431A (ja) * 2001-08-30 2007-03-15 Sharp Corp 半導体装置
JP2008066577A (ja) * 2006-09-08 2008-03-21 Seiko Epson Corp 半導体装置用基板の製造方法
JP2010534412A (ja) * 2007-07-23 2010-11-04 シリコンファイル・テクノロジーズ・インコーポレイテッド 結晶性半導体薄膜の製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273911A (en) 1991-03-07 1993-12-28 Mitsubishi Denki Kabushiki Kaisha Method of producing a thin-film solar cell
US5587014A (en) 1993-12-22 1996-12-24 Sumitomo Chemical Company, Limited Method for manufacturing group III-V compound semiconductor crystals
US5970368A (en) 1996-09-30 1999-10-19 Kabushiki Kaisha Toshiba Method for manufacturing polycrystal semiconductor film
WO2000063956A1 (fr) * 1999-04-20 2000-10-26 Sony Corporation Procede et dispositif pour realiser un depot de couches minces, et procede pour la production d'un dispositif a semiconducteur a couches minces
US6423949B1 (en) 1999-05-19 2002-07-23 Applied Materials, Inc. Multi-zone resistive heater
US20050186723A1 (en) 2001-06-21 2005-08-25 Kim Hyoung J. Methods and apparatuses for heat treatment of semiconductor films upon thermally susceptible non-conducting substrates
AU2003222237A1 (en) * 2002-03-01 2003-09-16 Board Of Control Of Michigan Technological University Method and apparatus for induction heating of thin films
WO2003085729A1 (en) 2002-04-11 2003-10-16 Koninklijke Philips Electronics N.V. Method of manufacturing an electronic device
KR100456470B1 (ko) * 2002-04-19 2004-11-10 주식회사 비아트론 반도체 막의 저온 열처리 장치
TW579569B (en) * 2003-02-11 2004-03-11 Au Optronics Corp Multi-level diffusion barrier layer structure of TFT LCD and manufacturing method thereof
JP2004247260A (ja) * 2003-02-17 2004-09-02 Toshiba Corp 画像表示装置の製造方法および画像表示装置
KR100618614B1 (ko) 2003-09-02 2006-09-08 진 장 플렉서블 금속 기판 상의 실리콘 박막 형성 방법
WO2005109486A1 (en) * 2004-05-12 2005-11-17 Viatron Technologies Inc. System for heat treatment of semiconductor device
US20070164293A1 (en) * 2006-01-13 2007-07-19 Matsushita Electric Industrial Co., Ltd. Light-emitting device and method for the production of light-emitting device
JP5202839B2 (ja) 2006-12-25 2013-06-05 東京エレクトロン株式会社 成膜装置および成膜方法
JP2008263126A (ja) * 2007-04-13 2008-10-30 Oki Data Corp 半導体装置、該半導体装置の製造方法、ledヘッド、及び画像形成装置
JP2010003768A (ja) 2008-06-18 2010-01-07 Showa Denko Kk Iii族窒化物半導体発光素子及びその製造方法、並びにランプ
US9320133B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Electrical interconnect IC device socket
JP2011158579A (ja) 2010-01-29 2011-08-18 Dainippon Printing Co Ltd 薄膜トランジスタ搭載基板、その製造方法及び画像表示装置
KR101081462B1 (ko) 2010-08-03 2011-11-08 주식회사 야스 유도가열 방식을 적용한 박막형 화합물 반도체 태양광 소자 제작 장치 및 방법
JP4980475B1 (ja) 2011-03-31 2012-07-18 三井造船株式会社 誘導加熱装置
DE102012012088A1 (de) 2012-06-18 2013-12-19 Jean-Paul Theis Verfahren zum Herstellen von Halbleiterdünnschichten auf Fremdsubstraten
KR20150014312A (ko) 2013-07-29 2015-02-06 삼성디스플레이 주식회사 스퍼터링 타겟의 제조 방법, 그 방법으로 제조된 스퍼터링 타겟 및 그 스퍼터링 타겟을 이용하여 유기 발광 표시 장치를 제조하는 방법
CN103560077A (zh) 2013-11-13 2014-02-05 京东方科技集团股份有限公司 一种多晶硅薄膜基板制作方法
US9691680B2 (en) 2014-04-10 2017-06-27 Sensor Electronic Technology, Inc. Structured substrate
US9988740B1 (en) * 2016-08-16 2018-06-05 Northrop Grumman Systems Corporation Shaped induction field crystal printer
US10381300B2 (en) 2016-11-28 2019-08-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package including filling mold via
US10784203B2 (en) 2017-11-15 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893215A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体単結晶薄膜の製造方法
JPS58151393A (ja) * 1982-02-26 1983-09-08 Fujitsu Ltd シリコン結晶の製造方法
JPS632312A (ja) * 1986-06-23 1988-01-07 Hitachi Ltd 単結晶薄膜の製造方法
JP2003007638A (ja) * 2001-06-21 2003-01-10 June Kim Hyoung 熱感受性非導電性基板上の半導体フィルムを熱処理するための方法および装置
JP2003059831A (ja) * 2001-08-17 2003-02-28 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2007067431A (ja) * 2001-08-30 2007-03-15 Sharp Corp 半導体装置
US20070026647A1 (en) * 2005-07-29 2007-02-01 Industrial Technology Research Institute Method for forming polycrystalline silicon thin film
JP2008066577A (ja) * 2006-09-08 2008-03-21 Seiko Epson Corp 半導体装置用基板の製造方法
JP2010534412A (ja) * 2007-07-23 2010-11-04 シリコンファイル・テクノロジーズ・インコーポレイテッド 結晶性半導体薄膜の製造方法

Also Published As

Publication number Publication date
KR20200015535A (ko) 2020-02-12
CN110741460A (zh) 2020-01-31
EP3635768A1 (en) 2020-04-15
US11810785B2 (en) 2023-11-07
EP3635768A4 (en) 2021-02-24
WO2018209088A1 (en) 2018-11-15
US20200328081A1 (en) 2020-10-15

Similar Documents

Publication Publication Date Title
KR102163211B1 (ko) 금속 및 결정 기판 상에 펄스 레이저를 기초로 한 대면적 그래핀의 합성 방법
US10844470B2 (en) Epitaxial film forming method, sputtering apparatus, manufacturing method of semiconductor light-emitting element, semiconductor light-emitting element, and illumination device
JP5444460B2 (ja) エピタキシャル膜形成方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
KR101650353B1 (ko) 에피택셜막 형성 방법, 스퍼터링 장치, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 및 조명 장치
JP2020520129A (ja) 薄膜結晶化プロセス
TWI518747B (zh) 多層基板結構及其製造方法與系統
JP2011503883A (ja) 粒子ビーム補助による薄膜材料の改良
JP5819978B2 (ja) 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
EP2862198A1 (en) Method for depositing a group iii nitride semiconductor film
JP2012199571A (ja) 多結晶型太陽電池パネルおよびその製造方法
CN104037066B (zh) 定义多晶硅生长方向的方法
US20140331915A1 (en) Method of growing heteroepitaxial single crystal or large grained semiconductor films on glass substrates and devices thereon
JP2013043822A (ja) 半導体ウエハの製造方法及び半導体ウエハ
US9487885B2 (en) Substrate structures and methods
Wang et al. Crystallization of GeSn thin films deposited on Ge (100) substrate by magnetron sputtering
CN105914258B (zh) 半导体结构以及制备半导体结构的方法
JPH04298020A (ja) シリコン薄膜結晶の製造方法
KR102013299B1 (ko) 단결정 금속 박막 및 이의 제조 방법
KR101466975B1 (ko) 결정화도가 향상된 박막의 제조방법 및 이에 의하여 제조된 박막
Tode et al. Hot-Target Laser Ablation is Critical for β-FeSi 2 Growth on Si without Fragments
US9879357B2 (en) Methods and systems for thin film deposition processes
TW201100565A (en) Fabricating method of polycrystalline silicon thin film
US20140299047A1 (en) Method of growing heteroepitaxial single crystal or large grained semiconductor films on glass substrates and devices thereon
Kanno et al. Directional growth of Si nanowires on insulating films by electric-field-assisted metal-induced lateral crystallization

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220607

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220903

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230214