KR100456470B1 - 반도체 막의 저온 열처리 장치 - Google Patents

반도체 막의 저온 열처리 장치 Download PDF

Info

Publication number
KR100456470B1
KR100456470B1 KR10-2002-0021503A KR20020021503A KR100456470B1 KR 100456470 B1 KR100456470 B1 KR 100456470B1 KR 20020021503 A KR20020021503 A KR 20020021503A KR 100456470 B1 KR100456470 B1 KR 100456470B1
Authority
KR
South Korea
Prior art keywords
heat treatment
induction coil
low temperature
induction
semiconductor film
Prior art date
Application number
KR10-2002-0021503A
Other languages
English (en)
Other versions
KR20030083099A (ko
Inventor
김형준
신동훈
Original Assignee
주식회사 비아트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 비아트론 filed Critical 주식회사 비아트론
Priority to KR10-2002-0021503A priority Critical patent/KR100456470B1/ko
Priority to US10/146,504 priority patent/US6747254B2/en
Priority to DE60217646T priority patent/DE60217646T2/de
Priority to EP02356092A priority patent/EP1355346B1/en
Priority to JP2002142517A priority patent/JP4074777B2/ja
Publication of KR20030083099A publication Critical patent/KR20030083099A/ko
Application granted granted Critical
Publication of KR100456470B1 publication Critical patent/KR100456470B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B6/00—Heating by electric, magnetic or electromagnetic fields
    • H05B6/02—Induction heating
    • H05B6/10—Induction heating apparatus, other than furnaces, for specific applications
    • H05B6/105—Induction heating apparatus, other than furnaces, for specific applications using a susceptor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • General Induction Heating (AREA)

Abstract

본 발명은 열안정성이 취약한 비전도성 기판상의 반도체 막을 비전도성 기판의 허용 온도 범위내인 저온에서 연속적이고 효율적으로 열처리할 수 있는 장치에 관한 것으로서, 열처리용 소재가 이동할 수 있는 열처리 공간이 상층면과 하층면 사이의 이격된 공간에 의해 제공되며, 반도체 막의 표면에 평행한 방향으로 유도기전력을 발생시킬 수 있도록 상기 상층면과 상기 하층면을 각각 구성하는 유도코일; 상기 유도코일의 상층면과 하층면의 외면을 각각 감싸는 구조의 자성코아; 및 상기 열처리용 소재가 상기 상층면과 하층면 사이의 열처리 공간으로 이동하기 전에, 비전도성 기판이 손상되지 않으면서 반도체 막이 유도 가열될 수 있는 온도로 가열하는 예열부를 포함하는 것으로 구성되어있다.

Description

반도체 막의 저온 열처리 장치 {Apparatuses for heat treatment of semiconductor films under low temperature}
본 발명은 열안정성이 취약한 비전도성 기판상의 반도체 막을 비전도성 기판의 허용 온도범위내인 저온에서 연속적이고 효율적으로 열처리할 수 있는 장치에 관한 것으로서, 보다 상세하게는, 액정표시장치(LCD), 유기발광다이오드(OLED), 태양전지 등의 다양한 응용분야를 가진, 유리 기판(비전도성 기판)상의 다결정 실리콘 박막 트랜지스터(poly-Si TFT) 및 PN 다이오드(반도체 박막)의 저온 열처리 기술을 제공한다.
액정표시장치(LCD)와 유기발광다이오드(OLED)는 평편 디스플레이 분야에서 급격히 성장하고 있는 기술들로서, 박막 트렌지스터(TFT)를 사용하는 활성 메트릭스(active matrix) 회로 구성을 채용하고 있는데, 이러한 응용에는 유리 기판상에 TFT를 제조하는 것이 필요하다.
통상적으로, TFT-LCD는 활성소자로서 비정질 실리콘으로 구성된 TFT를 사용하고 있다(즉, a-Si TFT LCD). 최근에는, 우수한 해상도와 주변 구동회로와의 동시 집적이라는 장점으로 인하여, 비정질 실리콘 막 대신에 다결정 실리콘 막(즉, poly-Si)을 사용하는 TFT의 개발에 관심이 집중되고 있다. OLED 분야에서는, 전류로 구동되는 OLED 소자의 특성상, 비정질 실리콘 TFT 소자를 사용하지 못하기 때문에, 다결정 실리콘 TFT의 연구가 활발히 진행되고 있다.
현재 사용되는 유리 기판상에 다결정 실리콘 디바이스를 제조할 때 가장 큰 어려움은 유리 기판에 손상을 주지 않는 온도구간에서 열처리해야 한다는 것이다. 유리는 약 600℃ 이상에서 장시간 노출될 때 쉽게 변형된다. 다결정 실리콘 디바이스를 제조함에 있어서 고온에서 장기간 열처리가 필요한 공정으로는 비정질 실리콘 막의 결정화와 P(또는 N)형 접합용 주입 도펀트의 전기적 활성화 등이 있다. 이들 열처리 과정은 고온에서 장시간 시행되어야 하므로 유리의 손상 내지 변형을 피할 수 없다.
이러한 문제점을 해결하기 위한 다양한 방법들이 개발되어 있는바, 그러한 예를 상기 다결정 실리콘 막의 형성 공정과 도펀트의 활성화 공정으로 구별하여 살펴보면 다음과 같다.
(1) 다결정 실리콘 막의 형성을 위한 비정질 실리콘 막의 결정화 열처리
다결정 실리콘 막은, 통상적으로 화학증착법(Chemical Vapor Deposition method: CVD)에 의해 비정질 실리콘 막을 증착하고 이를 열처리하여 결정화하는 과정에 의해 제조된다.
고상 결정화(Solid Phase Crystallization: SPC)는 비정질 실리콘 막을 결정화하는 가장 일반적인 방법으로서, 600℃ 정도에서 수 시간 내지 수십 시간 동안비정질 실리콘 막을 열처리하는데, 통상적으로는 저항 가열기가 장착되어 있는 반응로(furnace)에서 유리 기판을 처리한다. 그러나, 이 방법은 고온에서 장시간 동안 실시해야 하므로 유리 기판의 손상 및/또는 변형을 피할 수 없는 문제점이 있다.
따라서, 유리 기판의 손상없이 저온에서 비정질 실리콘을 다결정 실리콘으로 변경하는 다양한 방법들이 개발되었다. 그러한 대표적인 예로는 엑사이머 레이저 결정화(Excimer Laser Crystallization: ELC), 금속유도 결정화(Metal Induced Crystallization: MIC) 방법들이 있다.
상기 ELC법은 엑사이머 레이저의 순간 조사를 이용하여 비정질 실리콘 막을 용융 및 재결정시키는 방법이다. 그러나, 이 방법은 대량 생산에 사용할 수 없는 치명적인 단점을 가지고 있다. 이 방법에 의해 얻어진 다결정 실리콘 막의 결정립 구조는 레이저 빔 에너지에 매우 민감하므로, 균일한 결정립 구조 및 디바이스 특성이 얻어질 수 없다. 또한, 레이저의 빔의 크기가 상대적으로 작기 때문에, 큰 크기의 유리 기판을 결정화하기 위해서는 다중 조사 방법(multiple shots)을 사용하고 있으며, 균일한 레이저의 조사가 어렵기 때문에 다중 조사는 비균질성을 야기하게 된다. 이러한 특성은 소자의 특성을 저해하는 요소로 작용한다. 또한, 증착 비정질 실리콘이 높은 수소 함량을 가질 때(플라즈마 강화 화학증착법(Plasma Enhanced Chemical Vapor Deposition: PECVD)에서는 일반적인 현상임), 이 방법은 수소 분출(hydrogen eruption)이라는 문제점을 가진다. 수소 분출을 막기 위해서는, 고온(450~480℃)에서 장시간(>2시간) 동안 탈수소를 위한 열처리가 요구된다.이러한 문제점 이외에도, ELC 공정을 위한 장비는 복잡하고 매우 고가이며 유지에도 어려움이 있다.
상기 MIC법은 비정질 실리콘 막에 금속원소(Ni. Pd, Au, Ag, Cu 등)를 첨가하여 저온에서 결정화를 유도하는 방법이다. 그러나, 이 방법은 결정립의 크기가 작고 결정성이 열악하여 소자의 구동 특성이 나쁘다. 특히 금속이 트랜지스터의 채널 영역에 유입되어 누설 전류가 증가하는 문제점이 있다. 이 방법의 또다른 문제점은 공정중에 금속 실리사이드(metal silicide)가 형성된다는 것이다. 금속 실리사이드는 에칭 공정중에 잔류하므로 바람직하지 않다.
(2) 도펀트의 활성화를 위한 열처리
결정화 공정 이외에, 고온 열처리가 필요한 또다른 예는 도펀트의 활성화 공정이다. TFT의 소스 및 드레인 영역과 같은 n형 (또는 p형) 영역을 형성하기 위하여, 이온 주입 또는 플라즈마 도핑법을 사용하여 비소(arsenic), 인(phosphorus) 또는 붕소(boron)와 같은 도펀트를 실리콘 막에 주입한다. 도펀트를 도핑한 다음, 전기적 활성화를 위하여 실리콘을 열처리(활성화 열처리)한다. 결정화 열처리에서와 유사하게, 일반적으로 저항 가열기가 장착되어 있는 반응로에서 실행한다. 이 공정은 600℃에 가까운 온도에서 장시간 실행되므로, 낮은 온도에서의 열처리를 위한 새로운 방법이 요구되고 있다. 이러한 목적으로 개발된 것이 엑사이머 레이저 열처리(Excimer Laser Anneals: ELA), 순간고온 열처리(Rapid Thermal Anneals: RTA)법 등이다.
ELA는 ELC와 동일한 공정 메카니즘으로 실행되는바, 초단파(nano-second) 레이저 펄스로 다결정 실리콘을 빠르게 재용융 및 결정화한다. 그러나, ELC법에서 발견되는 문제점이 여기서도 나타난다. ELC 공정 동안의 급속한 열적 변화는 유리뿐만 아니라 다결정 실리콘 막에도 높은 열응력을 발생시키므로 소자의 신뢰성이 저하되는 문제점이 있다.
상기 RTA법은 높은 온도를 필요로 하지만 지속 시간이 짧다. 즉, RTA법은 통상적으로 기판이 700~1000℃에 근접한 온도에서 실행되지만, 공정은 상대적으로 매우 빠르게, 즉 수초 내지 수분 동안 진행된다. RTA 가열원으로는 텅스텐-할로겐 또는 Xe 아크 램프와 같은 광학 가열원이 사용되는데, RTA법의 문제점은 이들 광학 가열원으로부터의 광 조사는 실리콘 막뿐만 아니라 유리 기판까지 가열하는 파장 범위를 갖는다는 것이다. 따라서, 공정중에 유리 기판이 가열되어 손상되게 된다.
따라서, 본 발명은 이러한 종래 기술의 문제점과 과거로부터 요청되어온 기술적 과제를 일거에 해결하는 것을 목적으로 한다.
따라서, 본 발명의 목적은 낮은 공정 온도와 짧은 공정 시간으로 열처리가 가능하여 하부 비전도성 기판의 손상없이 상부 반도체 막의 열처리가 가능하며, 또한 적정한 전류의 인가에도 불구하고 상기와 같은 효과를 더욱 효율적으로 발휘할 수 있으며 연속적인 공정이 가능한 열처리 장치를 제공하는 것이다.
도 1은 본 발명에 따른 장치를 포함하고 있는 저온 열처리 시스템의 구조도이고;
도 2a 및 2b는 본 발명에 따른 제2 예열챔버와 유도가열장치 및 제1 냉각챔버를 함께 나타낸 사시도 및 평면도이고;
도 3은 본 발명의 하나의 실시예에 따른 유도가열장치를 위한 구성요소들의 분해 사시도이고;
도 4a 내지 4d는 본 발명의 하나의 실시예에 따른 유도코일과 대응 자성코아의 조립상태와 분해상태의 사시도, 평면도, 측면도 등이고;
도 5a 내지 5d는 본 발명의 다른 실시예에 따른 유도코일과 대응 자성코아의 조립상태와 분해상태의 사시도, 평면도, 측면도 등이고;
도 6a 내지 6d는 본 발명의 또다른 실시예에 따른 유도코일과 대응 자성코아의 조립상태와 분해상태의 사시도, 평면도, 측면도 등이고;
도 7a 및 7b는 도 6a의 유도코일 및 대응 자성코아로 이루어진 유도가열 장치에 있어서 유도자장의 분포 및 세기를 시뮬레이션한 결과를 나타낸 도면이다.
도면의 주요 부호에 대한 설명:
100 : 열처리용 소재 공급부 200 : 예열부
300 : 유도가열부 400 : 냉각부
500 : 배출부 600 : 선반
700 : 밀폐용 덮게 800 : 유도코일
900 : 자성코아 1000 : 저온열처리장치
이러한 목적을 달성하기 위한 본 발명에 따른, 비전도성 기판상의 반도체 막의 저온 열처리 장치는,
열안정성이 취약한 비전도성 기판과 그 위에 증착된 반도체 막으로 구성된 소재("열처리용 소재")가 이동할 수 있는 열처리 공간이 상층면과 하층면 사이의 이격된 공간에 의해 제공되며, 반도체 막의 표면에 평행한 방향으로 유도기전력을 발생시킬 수 있도록 상기 상층면과 상기 하층면을 각각 구성하는 유도코일;
상기 유도코일의 상층면과 하층면의 외면을 각각 감싸는 구조의 자성코아; 및,
상기 열처리용 소재가 상기 상층면과 하층면 사이의 열처리 공간으로 이동하기 전에, 비전도성 기판이 손상되지 않으면서 반도체 막이 유도 가열될 수 있는 온도로 가열하는 예열부를 포함하는 것으로 구성되어있다.
상기 반도체 막의 대표적인 예로는 비정질 또는 다결정 실리콘 막을 들 수 있고, 상기 비전도성 기판의 대표적인 예로는 유리 기판과 플라스틱 기판을 들 수 있다.
본 발명의 장치에 따르면, 연속적인 공정에 의해 유리와 같이 열안정성이 취약한 기판에 손상을 주지 않으면서 실리콘과 같은 반도체 막만을 열처리할 수 있는 바, 예를 들어, 유리 기판의 허용 온도내에서 비정질 실리콘 막을 결정화하거나, 유리 기판의 허용 온도내에서 다결정 실리콘내에 주입된 도펀트를 전기적으로 활성화할 수 있다.
상기 열처리용 소재에서 실리콘 막(반도체 막)은 다양한 방법에 의해 유리 기판(열안정성이 취약한 기판)에 증착되어 있는데, 결정화 열처리의 경우에는 다결정으로 결정화될 비정질 상태이고, 도펀트(n형 또는 p형 도불순물)의 활성화 열처리의 경우에는 다결정 상태이다.
상기 유도코일은 인가된 고주파 전류에 의해 열처리용 소재의 반도체 막에 유도자장을 형성하여 가열하는 역할을 한다.
유도코일이 상층면과 하층면을 구성함에 있어서, 하나의 바람직한 예로는, 한쪽 단부에서 시작된 유도코일이 평면상으로 1 회 또는 2 회 이상의 횟수로 권취된 후 상기 단부로 되돌아와 상층면을 형성한 다음, 아래쪽의 대응 단부에서 상기 유도코일이 연속하여 상층면에서와 동일하게 1 회 또는 2 회 이상의 횟수로 권취된 후 상기 대응 단부로 되돌아와 하층면을 형성하는 구조를 들 수 있다. 이때, 상층면과 하층면에 있어서의 유도코일의 권취 방향과 권취 횟수가 동일하므로, 교번 자장이 반도체 막에 수직한 방향으로 균일하게 집속될 수 있다. 유도코일이 상층면과 하층면을 형성하는 시작점인 상기 각각의 단부(윗쪽 단부와 아래쪽 단부)는 서로 동일한 방향에 위치한다. 또한, 상층면을 형성한 유도코일이 하층면을 형성하기 위하여 아래쪽 대응 단부 위치의 하층 시작점으로 이동할 때에는, 코일간의 접촉을 방지할 수 있도록 상층면과 하층면 상호 연결부위의 코일은 측면으로 돌출되어있다. 따라서, 전체적인 구조로 볼 때, 상층면과 하층면은 서로 이격되어있고, 유도코일이 시작되는 단부쪽에서는 상층면과 하층면이 유도코일에 의해 상호 연결되어 있지만, 반대의 단부쪽에서는 서로 분리되어있게 된다.
바람직하게는, 상기 유도코일이 가열되는 것을 방지하기 위하여, 유도코일의 내부에는 냉각수가 순환될 수 있는 유통로가 형성되어있으며, 예를 들어, 수냉방식의 구리 코일일 수 있다.
경우에 따라서는, 상층면과 하층면을 형성하는 유도코일의 권취층의 수는, 보다 강력한 유도자장을 발생시키기 위하여, 각각의 층면에 있어서 하나 이상일 수 있다.
상기 자성코아는 적층 금속 코아, 연자성 코아 등으로 이루어져 있으며, 유도코일만으로 구성된 경우에 비하여 다음과 같은 장점을 발휘한다. 첫째, 자장을 효율적으로 집속함으로서 낮은 유도 파워를 가지고도 유도 자장의 강도를 실질적으로 향상시킨다. 둘째, 교번 자속의 분포를 균일하게 만든다. 셋째, 상기 교번 자속을 반도체 막에 집중시킴으로써 열처리의 효율을 높이고 주위에 설치되어있는 전도성 기재들(예를 들어, 반응로 벽, 외부 가열장치)이 간섭받는 것을 방지한다. 따라서, 유도 자장의 분포를 시편의 표면에만 국부적으로 발생시켜 누설 자속에 의해 반응로 벽 등이 가열되는 것을 방지할 수 있다.
이러한 장점을 더욱 효과적으로 발휘하기 위한 자성코아의 일 예로는, 상층면과 하층면을 구성하도록 각각 평면상으로 권취된 유도코일의 외면과 중앙부를 동시에 감싸는 구조를 들 수 있다. 즉, 유도코일을 수직 단면상으로 절단하였을 때, "E"자형의 자성코아가 가상 수평면을 중심으로 상호 마주보는 구조를 이룬다. 자성코아의 바깥쪽 부위(outside portion)는 권취된 유도코일의 외면을 감싸게 되고, 자성코아의 안쪽 부위(inside portion)는 권취된 유도코일의 중앙부 사이에 끼워지는 형태를 이룬다. 이러한 구조에서, 자성코아의 안쪽 부위에 가장 강력한 교번 자장이 형성되며, 열처리용 소재가 상층면과 하층면 사이의 이격된 공간에서 자성코아의 상기 안쪽 부위 사이를 일정한 속도로 이동하면서 균일하고 효율적인 유도가열이 가능하게 된다.
상부 자성코아와 하부 자성코아 사이의 거리는 특별히 한정되는 것은 아니지만, 강력한 유도기전력을 발생시키기 위하여 가능한한 좁은 것이 바람직하다. 예를 들어, 두 자성코아 사이의 거리는 상부 또는 하부 자성코아의 폭보다 작게 설계될 수 있다.
상기 예열부는 열안정성이 취약한 비전도성 기판이 손상되지 않을 정도로 반도체 막을 예열하여, 상기 유도코일에 의한 유도 자장에 의해 반도체 막이 유도 가열될 수 있도록 한다. 통상적으로, 유도 가열은 전도성 소재의 열처리에 사용되고 있으나, 반도체 막과 같은 반도체 소재의 열처리에는 매우 큰 유도 자장이 요구되므로 부적합한 것으로 인식되어있다. 그러나, 본 발명자들은 반도체 소재라도 일정한 온도로 가열된 상태에서는, 통념과는 달리, 상대적으로 작은 유도 자장에 의해서도 유도 가열이 가능하다는 것을 발견하고, 유도 가열의 방법을 반도체 소재의 열처리에 사용하게 된 것이다. 따라서, 상기 예열부는 반도체 소재를 유도 가열할 수 있는 조건으로 설정하는 역할을 한다. 본 발명에서는 특히 상면판과 하면판의 유도코일과 그러한 유도코일을 외면에서 감싸고 있는 자성코아에 의해 형성되는 공간, 즉, 고집속된 교번 자장이 가해지는 상기 상면판과 하면판의 이격된 공간내로 열처리용 소재가 이동하기 전에 미리 가열하는 것으로 구성되어있다. 이러한 예열부는 궁극적으로 반도체 막을 가열하고자 하는 것이고, 가열 방식은 하기와 같은 형태를 예로 들 수 있다.
예시적인 첫 번째 유형은, 저항 가열기를 사용하여 열처리용 소재의 주변 분위기 온도를 균일하게 가열하는 방법이다. 이러한 방법은 기판 전체가 균일한 온도로 가열 됨으로서 기판의 열적 손상을 최소화 할 수 있다.
두 번째 유형은, AlN(Aluminium Nitride), BN(Boron Nitride) 등과 같이 비저항값이 높고 열전도도가 우수하며 전기적으로 비전도성인 가열판 상에 열처리용 소재를 위치시킨 상태에서, 저항 히터 또는 램프 히터와 같은 외부 가열원에 의해 가열판을 가열하고 가열판의 전도열에 의해 열처리용 소재가 가열되는 방식이다.
세 번째 유형은, 높은 전도성의 금속 또는 흑연으로 되어있는 가열판 상에 열처리용 소재를 위치시킨 상태에서, 상기 가열판의 위, 아래 또는 측면에 위치하는 유도코일에 의해 유도 가열하는 방식이다. 즉, 상기 유도코일로부터의 교번 자장에 의해 가열판의 표면에 형성되는 와전류(eddy currents)의 가열 메카니즘에 의해 가열판을 가열하고 가열판의 전도열에 의해 열처리용 소재가 가열되는 방식이다.
그러나, 상기와 같은 예시적인 형태에도 불구하고, 예열부는 반도체 막을 일정한 온도로 가열할 수 있는 형태라면 다른 방식도 가능할 것이다.
예열부의 온도 상한값은 열안정성이 취약한 기판의 열적 변형온도 이하이어야 한다. 예를 들어, 기판이 유리 기판인 경우, 유리가 손상될 수 있는 온도인 약 600℃ 보다 아래의 온도로 유지되어야 한다. 한편, 예열의 온도 하한값은 특별히 제한되지는 않는데, 낮은 온도에서도 높은 고주파 전류를 인가하면 유도가열이 가능하기 때문이다. 그러나, 그러한 높은 고주파 전류의 인가는 많은 에너지를 필요로 하고 높은 유도자장을 제공하기 위한 유도코일의 제작비용이 높아지므로 바람직하지 않다. 따라서, 본 발명에서는 예열부의 온도가 적어도 약 200℃, 바람직하게는 400℃ 이상이다. 예를 들어, 상기 비전도성 기판상의 반도체 막이 유리 기판상의 실리콘 막인 경우, 예열부에 의한 상기 예열 온도는 200 내지 600℃, 바람직하게는 400 내지 600℃ 범위이다.
본 발명의 장치는 비정질 실리콘의 고상 결정화(SPC), 금속유도 결정화(MIC), 금속유도측면 결정화(MILC) 등에서 모두 현저한 효과를 발휘하며, 이온 주입 다결정 실리콘의 전기적 활성화에도 큰 효과를 발휘한다.
이하에서는 설명의 편의를 위하여, 상기 반도체 막은 실리콘 막으로, 상기 비전도성 기판은 유리 기판으로 한정하여 표현한다.
교번 자장에 의한 유도기전력이 결정화 촉진의 중요한 요인임을 가정할 때, 교번 자장에 의한 유도기전력은 패러데이(Faraday) 법칙, 즉,
EMF = 10N-8dΦ/dt
(여기서 N은 코일의 회전수, Φ는 시편의 면적을 고려한 자속, 1/dt는 교번 자속의 주파수)로 표현된다. 따라서, 유도기전력은 교번 자속 밀도와 주파수의 크기에 좌우됨을 알 수 있다. 교번 자속의 주파수는 1 kHz~ 10 ㎒로서, 유도코일의 형상에 따라 정도의 차이는 있지만, 상기 주파수보다 낮으면 유도기전력이 작아서 결정화 촉진이 어렵고, 대면적의 교류 자장을 형성할 수 있는 유도코일 및 자성 코아의 제작이 어렵게 된다. 반면에, 상기 주파수로보다 높으면 고주파수를 발생시키기 위한 장비의 제작 비용이 상승하는 문제점이 발생한다.
유도기전력이 열처리 효과를 증가시키는 이유는 확실히 규명되어 있지 않으나, 다음의 두가지 메카니즘을 생각해 볼 수 있다.
첫 번째 예상 메카니즘은, 교류 자장 하에서 발생하는 와전류에 의해 비정질 실리콘 막(결정화 열처리에 적용될 경우) 또는 다결정 실리콘 막(활성화 열처리에 적용될 경우)을 국부적으로 가열하는 것이다. 비정질 실리콘 혹은 다결정 실리콘은 상온에서 매우 큰 비저항값을 갖는데, 예를 들어, 비정질 실리콘의 비저항값은 106내지 1010Ω·㎝ 이다. 따라서, 소재의 온도를 외부 가열에 의해 인위적으로 올리지 않을 경우, 주울(joule) 가열에 의한 국부 가열은 일어나지 않는다. 그러나, 비정질 실리콘 또는 다결정 실리콘이 외부 가열에 의해 온도가 상승할 경우에는 급격히 비저항값이 감소하게 되는데, 예를 들어, 500℃에서 비정질 실리콘의 비저항값은 10 내지 0.01 Ω·㎝ 가 된다. 이러한 비저항값은 흑연의 비저항값(1 내지 0.001 Ω·㎝)에 근접하는 것이며, 따라서 유도가열 효과를 유발할 수 있다. 이러한 국부 가열에도 불구하고 하부 유리 기판의 온도는 600℃ 미만으로 유지되므로, 기판의 변형을 억제할 수 있는 것이다.
두 번째 예상 메카니즘은, 유도기전력(emf)에 의해 원자의 이동이 활성화되는 것이다. 실리콘의 경우, 정공(vacancy), 침입형 원자(interstitial atom), 불순물 등의 점결합(point defect)은 전자나 정공을 포획한 형태로 존재하며, 음이나 양의 전하를 갖고 있는 것으로 알려져 있다. 이러한 전하 결함(charged defect)이 유도기전력에 의해 그것의 움직임이 활발해질 수 있다. 전기장의 형성에 의한 원자 이동도의 증가는 학문적으로 이미 보고된 바가 있다 (예를 들어, "Field-Enhanced Diffusion" in silicon, see S.M. Sze "VLSI Technology" (2nded. McGraw Hill, 1998), P. 287).
이하에서는, 본 발명을 하기 실시예에 의거하여 좀더 상세하게 설명하지만, 하기 실시예는 본 발명을 예시하기 위한 것일 뿐, 본 발명의 범위가 이들만으로 한정되는 것은 아니다.
도 1에는 본 발명에 따른 저온 열처리 장치를 포함하는 저온 열처리 시스템(1000)의 일련의 구성이 도시되어있다. 저온 열처리 시스템(1000)은 연속적인 공정이 가능하도록 일련의 장치들이 연결되어있으며, 크게 열처리용 소재를 공급하는 공급부(100), 예열부(200), 유도가열부(300), 냉각부(400) 및 배출부(500)로 구성되어있다. 예열부(200)와 냉각부(400)는 열처리용 소재를 순차적으로 가열하고 냉각시킬 수 있도록, 서로 다른 온도로 설정된 각각 두 개의 챔버(210, 220, 310, 320)로 구성되어있다. 유도 가열부(300)의 양쪽에 예열부(200)와 냉각부(400)를 둠으로써 점진적인 온도변화를 야기시키고 있는바, 급격한 온도의 변화는 열안정성이 취약한 비전도성 기판의 손상을 야기시킬 수 있으므로 바람직하지 않다.
도 2a 및 2b에는 제2 예열챔버(220), 유도가열장치(300) 및 제1 냉각챔버(410)의 연속적 구성이 사시도(도 2a)와 평면도(도 2b)로서 도시되어있다. 이들 장치는, 외부의 영향을 최소화하기 위하여 선반(600) 위에 설장되어있고, 작동 과정에서의 고장 또는 부품의 교환을 용이하기 위하여 밀폐용 덮게(700)로 여닫을 수 있도록 되어있다. 특히, 유도 가열장치(300)는 도 2b에서 보는 바와 같이 본체부(310)와, 연속적인 구성이 가능하도록 제2 예열챔버(220)와 제1 냉각챔버(410) 사이의 본체부(310)에 조립식으로 연결되어있는 고정부(320)로 구성되어있다.
도 3에는 본 발명에 따른 유도가열부(300)의 구성요소들에 대한 분해 사시도가 도시되어있다. 고정부(320)는 이송부(330)에 의해 본체부(310)와 조립되고 또한 분리될 수 있다. 본체부(310)에는 유도코일(810, 820)과 자성코아(910, 920)가 내장되어있고, 유도코일(810, 820)로부터의 고주파 자장을 차단하기 위하여, 본체부(310)의 전체가 알루미늄과 같은 금속 등으로 이루어진 고주파 자장의 차폐용 덮게(312)로 커버되어있다. 각각의 차폐용 덮게(312)는 체결부재(314)에 의해 조립될 수 있으므로 반대로 분리도 용이하다. 유도코일(810, 820)과 자성코아(910, 920)는 받침대(316)에 의해 지지되어있다. 유도코일(810, 820)은 고주파 전류와 냉각수를 공급하는 전원공급기(도시하지 않음)에 연결되어있다.
고정부(320)에서는, 고정부(320)가 본체부(310)와 조립된 상태에서, 상층면 유도코일(810)과 하층면 유도코일(820) 사이의 이격된 공간내에 위치하게 되는 기판이송관(322)이 석영롤러(324)에 의해 지지대(326)에 결합되어있다. 유도코일(810, 820)로부터의 유도자장이 가해지는 부위에 위치하는 기판이송관(322)과 석영롤러(324)는 유도가열이 일어나지 않으면서 교번 자장이 통과할 수 있는 소재, 바람직하게는 석영으로 이루어져있다. 반면에, 유도코일(810,820)로부터의 교번자장은 자성코아(910, 920)에 의해 기판이송관(322)으로 집중되므로, 지지대(326)는 석영과 같은 소재로 구성될 필요는 없다. 한편, 열처리용 소재(도시하지 않음)가 기판이송관(322)내로 이동할 수 있도록, 지지대(326)의 측면에는 구동모터(328)가 설치되어있다. 지지대(326)의 하부는 체결부재(329)에 의해 선반(600: 도 2A 참조)에 고정되며, 본체부(310)는 동적부재(332)에 결합되어, 고정부(320)에 결합되는 정적부재(334) 상에서 움직일 수 있다.
도 4a∼4d 내지 도 6a∼6d에는 본 발명의 바람직한 실시예에 따른 유도코일과 자성코아의 예시적인 구조가 각각 도시되어있다.
우선, 도 4a∼4d의 예시적인 구조를 살펴보면, 도 4a에는 단면 형상이 정사각형인 유도코일(800)이 1 회 권취되어있는 구조의 조립상태의 사시도가 도시되어있고, 도 4b에는 그러한 유도코일(800)의 사시도가 도시되어있으며, 도 4c에는 그것의 평면도, 정면도 및 측면도가 각각 도시되어있고, 도 4d에는 그에 대응하는 자성코아(900)의 평면도 및 측면도가 도시되어있다.
유도코일(800)은 그 자체가 지나치게 가열되는 것을 방지하기 위하여 냉각수가 순환될 수 있는 유통로(810)가 내부에 관통되어있다. 또한, 유도코일(800)은 전체 구조상으로 단부(A)에서 시작되어 상층면(820)과 하층면(840)을 구성한 뒤, 단부(A)와 동일한 방향의 단부(A')에서 종료되게 된다. 상층면(820)과 하층면(840)을 구성하기 위하여 권취되는 과정에서 유도코일(800)은 한번도 접촉되지 말아야 한다.
이를 위한 권취 과정을 자세히 살펴보면, 도 4c를 참조로 할 때, 단부(A)에서 시작된 유도코일(800)은 평면 상태를 유지하면서 821, 822, 823, 824 및 825 부위까지 반시계 방향으로 1 회 권취되어 상층면(810)을 형성한다. 그런 다음, 825 부위로부터 위쪽으로 돌출되어 831, 832, 833 및 834 부위까지, 서로 접촉되지 않으면서 수직단면 상으로 회전하게 된다. 그리고, 상층면(820)과 동일한 방법 및 회전방향으로 권취되어 하층면(840)을 형성한 다음, 844 및 845 부위가 이루는 평면으로부터 아래쪽으로 돌출되어 846 부위를 거쳐 단부(A')에 이르게 된다. 따라서, 전체적인 구조에서 보았을 때, 유도코일(800)은 상층면(820)과 하층면(840)의 사이에 이격된 공간(S)을 형성하고 있으며, 단부(A)에서는 측면부(830)를 통해 연결되어있지만, 반대쪽 단부에서는 서로 분리되어있다.
이에 대응하는 자성코아(900)는 유도코일(800)의 상층면(820)과 하층면(840)의 각각의 외면을 감싸는 상부 자성코아(910)와 하부 자성코아(920)로 구성되어있다. 도 4d에는 하부 자성코아(920)의 평면도 및 측면도가 도시되어있는바, 유도코일(800)의 외면을 감싸는 바깥쪽 부위(922)와, 권취된 유도코일(800)의 중앙부에 삽입되는 안쪽 부위(924)로 구성되어있다. 이후에 설명하는 바와 같이, 특히 안쪽 부위(924)의 교번 자속은 강력할 뿐만 아니라 자속의 밀집도도 높으므로, 열처리용 소재에 강력한 유도기전력을 발생시킨다. 이러한 효과를 극대화하기 위하여, 본 발명의 하나의 특징에 따르면, 안쪽 부위(924)의 폭(T)은 유도코일(800)의 상층면(820)과 하층면(840) 사이의 이격 공간(S)의 거리보다 크게 구성되어있다.
도 5a∼5d에는, 도 4a∼4d의 유도코일(800)과 거의 동일한 권취 방법 및 권취 횟수로 이루어져있지만 단면형상이 직각 사각형(810a)인 유도코일(800a)과, 그에 대응하는 자성코아(910a, 920b)의 구조가 도시되어있다. 유도코일(800a)의 권취 방법은 도 5와 동일하므로 이를 생략한다. 도 5a∼5d의 유도코일(800a)은 단면상으로 장폭부(x)가 상층면(820a)과 하층면(840a) 사이의 이격 공간(Sa)을 향하도록 하여, 더욱 강력한 교번 자장을 열처리용 소재에 가하도록 구성되어있다. 반면에, 단폭부(y)는 상층면(820a)과 하층면(840) 사이의 이격 공간(Sa)의 거리를 제한하지 않는다. 이러한 유도코일(800a)에 대응하는 자성코아의 구조만을 도 5d를 참조하여 살펴보면, 유도코일(800a)의 장폭부(x)가 위치할 수 있도록 홈의 크기가 도 4d에 비해 상대적으로 큰 것을 알 수 있다. 이러한 이유는, 상부 자성코아(910a)의 안쪽부위(924a)에서 누설된 자속이 상부 자성코아(910a)의 바깥쪽 부위(922a)로 향하는 것을 막고 하부 자성코아(920a)의 안쪽 부위(924a)로 향하게 하기위한 것이다.
도 6a∼6d에는, 단면 형상(810b)이 정사각형이고, 상층면(820b)과 하층면(840b)에서 각각 평면상으로 2 회씩 권취되어있는 유도코일(800b)의 구조가 도시되어있다. 권취 과정을 더욱 명료하게 표현하기 위하여, 도 6c에는 유도코일(800b)의 평면도, 정면도, 저면도 및 측면도가 도시되어있다. 단부(A)에서 시작된 유도코일(800b)은 821b, 822b, 823b, 824b 및 825b 부위를 따라 평면상태에서 반시계방향으로 권취되면서 1 회전하고, 다시 그 안쪽으로, 826b, 827b, 828b 및 829b 부위를 따라 평면상으로 권취되면서 2 회전함으로써 상층면(820b)을 형성한다. 그런 다음, 829b 부위로부터 위쪽으로 돌출된 831b를 시작으로, 832b, 833b 및 834b 부위를 따라 수직 단면상에서 평면으로 회전되어, 하층면(840b)으로연속되게 된다. 하층면(840b)의 2 회 권취를 위한 구조는 상층면(830b)과 동일하며, 최종 권취 후, 상층면(830b)의 단부(A)와 같은 방향의 단부(A')에 이르게 된다.
도 6d에는 2 회 권취된 유도코일(800b)에 조립될 자성코아 중의 하나가 도시되어있다. 한편, 상층면(820b)와 하층면(840b)의 각각에 평면으로 권취되어있는 유도코일(800b)의 1회 권취 부위와 2회 권취 부위 사이에는 자성코아가 위치하지 않는다.
이상의 구조들은 예시적인 구조로서, 본 발명의 범주내에서 다양한 변형 구조가 가능할 것이다.
도 7a 및 7b에는 도 6a의 유도코일(800b)과 자성코아(900b)로 이루어진 장치에 있어서 유도자장의 분포 및 세기를 시뮬레이션한 결과가 도시되어있다.
시뮬레이션 조건
- 자성코아의 재료 / 폭 / 길이 : 철 분말 / 160 ㎜ / 400 ㎜
- 유도코일의 권취수 : 2 회
- 상부 및 하부 자성코아의 갭 : 30 ㎜
- 인가 전류 : 100 A
- 주파수 : 450 ㎑
도 7a 및 7b의 결과를 살펴보면, 유도코일(800b)에 의해 생성된 자속(화살표)들은 자성코아로 인해 상층면(820b)과 하층면(840b) 사이에 집중되어있음을 알 수 있다. 자속들은 두 층면(820b, 840b) 사이의 이격된 공간(Sb)에 위치하게 될열처리용 소재(도시하지 않음)에 대해 수직으로 인가되어 반도체 막에 평행한 유도기전력을 생성하게 된다. 자속은 특히 자성코아(900b)의 안쪽 부위(924b)에서 가장 밀도가 높고 강력한 유도기전력을 발생시키게 됨을 알 수 있다. 열처리용 소재는 도 7a에서와 같이 이동하므로 안쪽 부위(824b)를 통과하게 된다.
기타 응용 분야
본 발명의 내용은 특정 대상물에 한정되지 않고 본 발명의 범주내에서 다양하게 응용될 수 있다. 구체적인 예로는, 본 발명의 장치 및 방법은 디스플레이 분야, 마이크로일렉트로닉 분야, 태양 전지 분야 등에서, 유리(또는 플라스틱) 기판상의 인듐-주석-산화물(Indium-tin-oxide: ITO) 또는 금속 막을 열처리하는 곳에 사용될 수도 있다. 본 발명과 동일한 개념은 열안정성이 취약한 비전도성 기판(통상적으로 유리 또는 플라스틱)상의 반도체뿐만 아니라 도체 막의 열처리가 필요한 수많은 공정에 또한 사용될 수 있다.
본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 상기 내용을 바탕으로 본 발명의 범주내에서 다양한 응용 및 변형을 행하는 것이 가능할 것이다.
본 발명의 저온 열처리 장치를 사용하면, 비전도성 기판상의 반도체 막을 열처리함에 있어서, 열안정성이 취약한 비전도성 기판을 손상 내지 변형시키지 않는 온도에서 반도체 막만을 연속적인 공정에 의해 단시간내에 열처리할 수 있으며, 특히 가열을 위한 교번 자장이 상하 자성코아에 의해 증가되어 유도기전력의 인가 효율이 더욱 높아질 뿐만 아니라 유도 자장의 분포가 반도체 막의 표면만으로 한정되므로 반응로 벽 등을 가열하는 것과 같은 문제를 방지할 수 있다.

Claims (11)

  1. 열안정성이 취약한 비전도성 기판과 그 위에 증착된 반도체 막으로 구성된 소재("열처리용 소재")가 이동할 수 있는 열처리 공간이 상층면과 하층면 사이의 이격된 공간에 의해 제공되며, 반도체 막의 표면에 평행한 방향으로 유도기전력을 발생시킬 수 있도록 상기 상층면과 상기 하층면을 각각 구성하는 유도코일;
    상기 유도코일의 상층면과 하층면의 외면을 각각 감싸는 구조의 자성코아; 및,
    상기 열처리용 소재가 상기 상층면과 하층면 사이의 열처리 공간으로 이동하기 전에, 비전도성 기판이 손상되지 않으면서 반도체 막이 유도 가열될 수 있는 온도로 가열하는 예열부를 포함하는 것을 특징으로 하는, 비전도성 기판상의 반도체 막의 저온 열처리 장치.
  2. 제 1 항에 있어서, 상기 열처리용 소재는 다결정화 열처리를 위하여 유리 기판상에 증착되어있는 비정질 상태의 실리콘 막인 것을 특징으로 하는 저온 열처리 장치.
  3. 제 1 항에 있어서, 상기 열처리용 소재는 도펀트(n형 또는 p형 불순물)의 활성화 열처리를 위하여 유리 기판상에 증착되어있는 결정 상태의 실리콘 막인 것을 특징으로 하는 저온 열처리 장치.
  4. 제 1 항에 있어서, 한쪽 단부에서 시작된 유도코일이 평면상으로 1 회 또는 2 회 이상의 횟수로 권취된 후 상기 단부로 되돌아와 상층면을 형성한 다음, 아래쪽의 대응 단부에서 상기 유도코일이 연속하여 상층면에서와 동일하게 1 회 또는 2 회 이상의 횟수로 권취된 후 상기 대응 단부로 되돌아와 하층면을 형성하는 구조인 것을 특징으로 하는 저온 열처리 장치.
  5. 제 4 항에 있어서, 상층면과 하층면을 형성하는 유도코일의 권취층의 수가, 보다 강력한 유도자장을 발생시키기 위하여, 각각의 층면에 있어서 하나 이상인 것을 특징으로 하는 저온 열처리 장치.
  6. 제 1 항에 있어서, 상기 자성코아는 적층 금속 코아 또는 연자성 코아로 이루어져 있으며, 상층면과 하층면을 구성하도록 각각 평면상으로 권취된 유도코일의 외면과 중앙부를 동시에 감싸는 구조인 것을 특징으로 하는 저온 열처리 장치.
  7. 제 1 항에 있어서, 상기 예열부의 예열 온도는 200 내지 600℃인 것을 특징으로 하는 저온 열처리 장치.
  8. 제 1 항에 있어서, 상기 예열부는 저하 가열기를 사용하여 열처리용 소재의 주변 분위기 온도를 균일하게 가열시키는 방식인 것을 특징으로 하는 저온 열처리장치.
  9. 제 1 항에 있어서, 상기 예열부는, AlN(Aluminium Nitride), BN(Boron Nitride) 등과 같이 비저항값이 높고 열전도도가 우수하며 전기적으로 비전도성인 가열판 상에 열처리용 소재를 위치시킨 상태에서, 저항 히터 또는 램프 히터와 같은 외부 가열원에 의해 가열판을 가열하고 가열판의 전도열에 의해 열처리용 소재가 가열되는 방식인 것을 특징으로 하는 저온 열처리 장치.
  10. 제 1 항에 있어서, 상기 예열부는, 높은 전도성의 금속 또는 흑연으로 되어있는 가열판 상에 열처리용 소재를 위치시킨 상태에서, 상기 가열판의 위, 아래 또는 측면에 위치하는 유도코일에 의해 유도 가열하는 방식인 것을 특징으로 하는 저온 열처리 장치.
  11. 제 1 항에 있어서, 상기 열처리는 비정질 실리콘의 고상 결정화(SPC), 금속유도 결정화(MIC) 또는 금속유도측면 결정화(MILC)와 이온 주입 다결정 실리콘의 전기적 활성화를 위한 열처리인 것을 특징으로 하는 저온 열처리 장치.
KR10-2002-0021503A 2002-04-19 2002-04-19 반도체 막의 저온 열처리 장치 KR100456470B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2002-0021503A KR100456470B1 (ko) 2002-04-19 2002-04-19 반도체 막의 저온 열처리 장치
US10/146,504 US6747254B2 (en) 2002-04-19 2002-05-14 Apparatuses for heat-treatment of semiconductor films under low temperature
DE60217646T DE60217646T2 (de) 2002-04-19 2002-05-16 Gerät zur Hitzebehandlung von Halbleiterschichten bei niedriger Temperatur
EP02356092A EP1355346B1 (en) 2002-04-19 2002-05-16 Apparatus for heat-treatment of semiconductor films under low temperature
JP2002142517A JP4074777B2 (ja) 2002-04-19 2002-05-17 低温下における半導体フィルムの加熱処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0021503A KR100456470B1 (ko) 2002-04-19 2002-04-19 반도체 막의 저온 열처리 장치

Publications (2)

Publication Number Publication Date
KR20030083099A KR20030083099A (ko) 2003-10-30
KR100456470B1 true KR100456470B1 (ko) 2004-11-10

Family

ID=28673107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0021503A KR100456470B1 (ko) 2002-04-19 2002-04-19 반도체 막의 저온 열처리 장치

Country Status (5)

Country Link
US (1) US6747254B2 (ko)
EP (1) EP1355346B1 (ko)
JP (1) JP4074777B2 (ko)
KR (1) KR100456470B1 (ko)
DE (1) DE60217646T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101102678B1 (ko) 2008-09-04 2012-01-05 도쿄엘렉트론가부시키가이샤 열 처리 장치

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6921886B2 (en) * 2002-05-30 2005-07-26 Nexicor, Llc Induction seaming tapes, systems and methods
US6784017B2 (en) * 2002-08-12 2004-08-31 Precision Dynamics Corporation Method of creating a high performance organic semiconductor device
WO2005109486A1 (en) * 2004-05-12 2005-11-17 Viatron Technologies Inc. System for heat treatment of semiconductor device
JP4796056B2 (ja) * 2004-05-12 2011-10-19 ヴァイアトロン・テクノロジーズ・インコーポレーテッド 半導体素子の熱処理システム
KR101015595B1 (ko) * 2005-02-28 2011-02-17 주식회사 비아트론 반도체 소자의 열처리 시스템
KR100580640B1 (ko) * 2004-12-17 2006-05-16 삼성전자주식회사 다결정 실리콘 필름의 제조방법 및 이를 이용한 적층형트랜지스터의 제조방법
KR101236514B1 (ko) * 2006-03-30 2013-02-21 엘지디스플레이 주식회사 반도체막 열처리 장치
FR2911130B1 (fr) * 2007-01-05 2009-11-27 Saint Gobain Procede de depot de couche mince et produit obtenu
KR100901343B1 (ko) * 2007-07-23 2009-06-05 (주)실리콘화일 결정질 반도체 박막 제조 방법
US7943447B2 (en) * 2007-08-08 2011-05-17 Ramesh Kakkad Methods of fabricating crystalline silicon, thin film transistors, and solar cells
ATE524265T1 (de) * 2008-03-20 2011-09-15 Komax Holding Ag Löteinrichtung zum verbinden von solarzellen
US20100038358A1 (en) * 2008-03-20 2010-02-18 Dingle Brad M Inductive soldering device
TW201117672A (en) * 2009-11-09 2011-05-16 Univ Nat Formosa Induction heating coil set
KR101372424B1 (ko) * 2010-03-05 2014-04-18 주식회사 비아트론 결정질 실리콘 박막 형성 방법 및 이를 위한 결정질 실리콘 박막 형성 장치
JPWO2012018110A1 (ja) * 2010-08-06 2013-10-03 アロニクス株式会社 太陽電池素子の接続装置
DE102011010216A1 (de) 2011-02-03 2012-08-09 Pst Products Gmbh Pulsschweißgerät zur Blechverschweißung
US8926321B2 (en) * 2011-04-25 2015-01-06 Institute of Microelectronics, Chinese Academy of Sciences Heating method for maintaining a stable thermal budget
US9883551B2 (en) * 2013-03-15 2018-01-30 Silgan Containers Llc Induction heating system for food containers and method
KR102206757B1 (ko) * 2014-04-04 2021-01-25 엘지전자 주식회사 유도 가열 장치 및 이를 이용한 유도 가열 방법
WO2015164174A1 (en) 2014-04-24 2015-10-29 Silgan Containers Llc Food container induction heating system having power based microbial lethality monitoring
KR101829970B1 (ko) 2016-02-01 2018-02-19 연세대학교 산학협력단 산화물 박막 트랜지스터 및 그 제조 방법
KR20200015535A (ko) * 2017-05-10 2020-02-12 쉐인 토마스 맥마흔 박막 결정화 방법
US20200029396A1 (en) * 2018-06-12 2020-01-23 Carnegie Mellon University Thermal processing techniques for metallic materials
US11791159B2 (en) 2019-01-17 2023-10-17 Ramesh kumar Harjivan Kakkad Method of fabricating thin, crystalline silicon film and thin film transistors
US11562903B2 (en) 2019-01-17 2023-01-24 Ramesh kumar Harjivan Kakkad Method of fabricating thin, crystalline silicon film and thin film transistors
CN110181925A (zh) * 2019-06-17 2019-08-30 徐佳辉 一种太阳能板交替式层压设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1913676A1 (de) * 1969-03-18 1970-09-24 Siemens Ag Verfahren zum Abscheiden von Schichten aus halbleitendem bzw. isolierendem Material aus einem stroemenden Reaktionsgas auf erhitzte Halbleiterkristalle bzw. zum Dotieren solcher Kristalle aus einem stroemenden dotierenden Gas
US4263336A (en) * 1979-11-23 1981-04-21 Motorola, Inc. Reduced pressure induction heated reactor and method
US5578521A (en) * 1986-11-20 1996-11-26 Nippondenso Co., Ltd. Semiconductor device with vaporphase grown epitaxial
US20030010775A1 (en) * 2001-06-21 2003-01-16 Hyoung June Kim Methods and apparatuses for heat treatment of semiconductor films upon thermally susceptible non-conducting substrates

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101102678B1 (ko) 2008-09-04 2012-01-05 도쿄엘렉트론가부시키가이샤 열 처리 장치

Also Published As

Publication number Publication date
DE60217646T2 (de) 2007-10-25
EP1355346A3 (en) 2004-12-15
JP4074777B2 (ja) 2008-04-09
KR20030083099A (ko) 2003-10-30
US20030197007A1 (en) 2003-10-23
DE60217646D1 (de) 2007-03-08
EP1355346B1 (en) 2007-01-17
US6747254B2 (en) 2004-06-08
EP1355346A2 (en) 2003-10-22
JP2003318182A (ja) 2003-11-07

Similar Documents

Publication Publication Date Title
KR100456470B1 (ko) 반도체 막의 저온 열처리 장치
EP1271620B1 (en) Method and apparatus for heat treatment of semiconductor films
US6655767B2 (en) Active matrix display device
TW200816362A (en) Heating and cooling of substrate support
US20110076787A1 (en) Method and apparatus for uniform microwave treatment of semiconductor wafers
KR101129038B1 (ko) 인라인 기판처리 장치
KR20100086042A (ko) 박막 물질들의 입자 빔 보조 변형
US20050186723A1 (en) Methods and apparatuses for heat treatment of semiconductor films upon thermally susceptible non-conducting substrates
CN104641730B (zh) 等离子体处理装置以及等离子体处理方法
US8405088B2 (en) Thin film transistor and organic light emitting diode display device
TW200533775A (en) Method and apparatus for heat treatment of film, manufacturing method of film semiconductor element, and electro-optics device
US20090155988A1 (en) Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor
JP2002289520A (ja) 薄膜発熱体によるパルス通電熱処理方法及び熱処理装置
US20060088961A1 (en) Method of fabricating poly crystalline silicon TFT
JP2011192908A (ja) ポリシリコン膜の製造方法、太陽電池及び電子デバイス
KR100387522B1 (ko) 열안정성이 취약한 비전도성 기판상의 반도체 박막의열처리 장치 및 방법
US11894240B2 (en) Semiconductor processing systems with in-situ electrical bias
KR20170120526A (ko) 마이크로파를 이용한 인라인타입 수소화 열처리 방법
KR100650402B1 (ko) 실리콘 박막의 금속 불순물 제거 방법
JP2789170B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP2002270843A (ja) 薄膜トランジスタの製造方法、不純物の活性化方法及び薄膜トランジスタ
JP3125982B2 (ja) 絶縁ゲート型電界効果半導体装置
JP3127441B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
TW202242968A (zh) 具有原位電偏壓的半導體處理系統
JP3125981B2 (ja) 絶縁ゲート型電界効果半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121019

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131104

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151019

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee