JP2002289520A - 薄膜発熱体によるパルス通電熱処理方法及び熱処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 被処理材料の微小部分を瞬間的に効率よく熱
処理する方法、特に、良好な特性のトランジスタ等電子
デバイス作製を可能にする瞬間的熱処理の方法および装
置を提供すること。 【構成】 薄膜発熱体を直接または厚み１００μｍ以下
の電気的絶縁膜層を介在させて被処理材料に重ね、該薄
膜発熱体に０．１μｓから１０ｍｓの短時間パルス電流
を流すことにより生じるジュール熱の熱伝達により被処
理材料をパルス的に加熱放冷せしめることを特徴とする
熱処理方法。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、被処理材料を熱処
理する方法および装置に関し、特に、半導体デバイスな
どの微小部分を瞬間的に効率よく熱処理する方法および
装置に関する。

【０００２】

【従来の技術】電子デバイスを構成する素子として単結
晶シリコンを用いたバイポーラおよびＭＯＳ型トランジ
スタ、さらには、多結晶シリコン薄膜トランジスタが広
く用いられている。トランジスタ作製は結晶性半導体上
に形成されるので、結晶性半導体の形成は極めて重要で
ある。特に、絶縁体および絶縁膜層上に形成される薄膜
トランジスタにとっては結晶化技術は重要である。

【０００３】従来の薄膜結晶化技術として、電気炉を用
いて１０００〜６００℃の高温で２〜２０時間加熱する
方法、あるいは、パルスレーザを用いて薄膜を短時間溶
融して固化結晶化する技術が知られている。これらの技
術を用いて０．１〜５μｍの大きさの結晶粒が得られて
いる。

【０００４】さらに、電子デバイスには電界効果トラン
ジスタをはじめとして、良質の絶縁膜の利用が必要であ
る。耐環境性に優れ、また、絶縁膜／半導体界面特性に
優れた絶縁膜の形成が必要である。

【０００５】このため、従来は、電気炉を用いて１００
０〜６００℃の高温で２〜２０時間絶縁膜を加熱する
か、加熱時に半導体表面を酸化して絶縁膜を形成する方
法が用いられてきた。さらに、最近は、強誘電性膜や高
誘電率膜を用いたトランジスタが必要とされている。こ
れらの膜の形成にも高温長時間の熱処理が用いられてい
る。なお、半導体ウエハーやガラス基板、またはレジス
トの加熱にジュール熱を利用する加熱装置は公知である
（例えば、特許第２８１６３３９号公報、特許第２７７
１４４２号公報）。

【０００６】

【発明が解決しようとする課題】上述の結晶化技術は良
質の多結晶シリコン膜の形成を実現するが、結晶成長方
向および結晶粒界形成のコントロールが困難であった。
それゆえ、トランジスタ内の欠陥密度にばらつきが生
じ、しきい値、移動度、リーク電流等トランジスタ特性
のばらつきを生じる欠点があった。さらには、高温長時
間の加熱は膨大なエネルギー消費を必要とした。

【０００７】本発明の目的は、かかる問題を解決し、被
処理材料の微小部分を瞬間的に効率よく熱処理する方
法、特に、良好な特性のトランジスタ等電子デバイス作
製を可能にする瞬間的熱処理の方法および装置を提供す
ることである。

【０００８】

【課題を解決するための手段】上述の技術的課題を解決
するために、本発明では、薄膜を発熱体として用い、該
薄膜発熱体を直接または電気的絶縁膜層を介在して被処
理材料に重ね、該薄膜発熱体にパルス通電電流を流すこ
とにより発生するジュール熱の熱伝達により被処理材料
をその表面側から加熱放冷するものである。

【０００９】すなわち、本発明は、薄膜発熱体を直接ま
たは厚み１００μｍ以下の電気的絶縁膜層を介在させて
被処理材料に重ね、該薄膜発熱体に０．１μｓから１０
ｍｓの短時間パルス電流を流すことにより生じるジュー
ル熱の熱伝達により被処理材料をパルス的に加熱放冷せ
しめることを特徴とする熱処理方法である。

【００１０】また、本発明は、下記のいずれか一以上の
手段により被処理材料に与える加熱量を変化させ、被処
理材料の被加熱表面の面方向に温度勾配を生じせしめる
ことを特徴とする上記の熱処理方法である。 （１）電気的絶縁膜層の膜厚を場所により変えること （２）薄膜発熱体に流す電流密度を場所により変えるこ
と （３）薄膜発熱体に空隙を設けること （４）複数の薄膜発熱体を被加熱表面の面方向に並べる
こと （５）複数の薄膜発熱体を被加熱表面の深さ方向に積層
すること （６）複数の薄膜発熱体に流すパルス電流の電流密度を
時間的に変化させること

【００１１】た、本発明は、被処理材料が半導体材料で
あることを特徴とする上記の熱処理方法である。また、
本発明は、被処理材料が絶縁膜であることを特徴とする
上記の熱処理方法である。

【００１２】また、本発明は、薄膜発熱体がタングステ
ン、タンタル、モリブデン、アルミニウム、クロム、白
金、金属シリコンのいずれか、またはこれらの金属元素
の合金からなる金属膜、または薄膜発熱体の一部がこれ
らの金属膜の積層構造で形成されていることを特徴とす
る上記の熱処理方法に用いるパルス通電熱処理装置であ
る。

【００１３】また、本発明は、電気的絶縁膜層の膜厚が
１０ｎｍ以上１００μｍ以下であることを特徴とする上
記のパルス通電熱処理装置である。

【００１４】本発明の熱処理方法は薄膜発熱体にパルス
通電することを特徴とする。例えば、薄膜発熱体が１０
０×１００μｍのサイズであり、１００オームの抵抗を
有するとき、当該発熱体に１００Ｖの電圧を印加したと
きに発生する単位面積当たりの熱量は１ＭＷ／ｃｍ²と
なり、容易に大きな発熱量を生じせしめることができ
る。このとき、パルス通電加熱時間は、通常のランプ加
熱時間（〜１０ｓ）よりも極めて短くすることが可能と
なる。被処理材料の加熱時間は少なくとも１パルスの通
電時間でよい。特に、パルス時間域が０．１μｓから１
０ｍｓであれば被加熱対象を十分加熱せしめることがで
きる。したがって、熱処理中の不純物の拡散を抑制する
ことができる。また、不純物濃度の分布を変えることな
く活性化を行うことができる。これは、微細トランジス
タ形成に必要な浅い接合を形成するのに好適である。

【００１５】本発明の熱処理方法を用いることにより、
結晶性半導体薄膜の形成、不純物活性化、半導体／絶縁
体界面の熱処理を行うことができ、トランジスタ特性の
性能向上を実現できる。さらに、本発明の熱処理方法を
用いて種々の絶縁膜の改質を行うことができる。高誘電
率膜、強誘電率膜は良質の膜構造を形成し、良好な誘電
応答特性を得るためには、従来、８００〜１０００℃の
高温熱処理を必要とした。

【００１６】本発明の熱処理方法を用いて高温、短時間
の熱処理を行うことにより、膜特性を改善することがで
きる。高誘電率膜、強誘電率膜の例としては、例えば、
ＴａＯｘ，ＳｉＮ，ＺｒＯ₂ ，ＢａＴｉＯ₃ ，ＳｒＴｉ
Ｏ₃ ，ＳＢＴ，ＰＺＴおよびこれらの積層膜をあげるこ
とができる。

【００１７】本発明の熱処理方法を用いて結晶性半導体
薄膜を形成することができる。この結晶性半導体薄膜
を、チャネル層に用いて結晶性薄膜トランジスタを作製
できる。この結晶性薄膜トランジスタ作製法を一部ある
いは全部用いて複数個の薄膜トランジスタを搭載した電
子デバイスを形成できる。

【００１８】この結晶性半導体基体上に非結晶性半導体
層を形成し、本発明の熱処理方法を用いて非結晶性半導
体層をエピタキシャル結晶化し結晶性半導体薄層を形成
することができる。この結晶性半導体薄膜を、チャネル
層に用いて電界効果型トランジスタを作製できる。この
結晶性半導体基体を用いて形成した結晶性半導体薄膜
を、チャネル層に用いて電界効果型トランジスタを作製
できる。

【００１９】本発明の熱処理方法を用いて不純物を含ん
だ半導体層を加熱し、該不純物を活性化して、ｎ型ある
いはｐ型半導体層を形成することができる。ｎ型半導体
の一部にホールキャリヤを生成する不純物を混入させる
工程と、あるいはｐ型半導体の一部にエレクトロンキャ
リヤを生成する不純物を混入させる工程を含み、本発明
の熱処理方法を用いて不純物を含んだ該半導体層を加熱
する工程により半導体ｐｎ接合を形成することができ
る。

【００２０】ｎ型半導体の一部にホールキャリヤを生成
する不純物を混入させた層と、あるいはｐ型半導体の一
部にエレクトロンキャリヤを生成する不純物を混入させ
た層を、上記の方法によりエピタキシャル結晶化して半
導体ｐｎ接合を形成することができる。

【００２１】ｎ型半導体の一部表面にホールキャリヤを
生成する不純物を混入させた絶縁層を形成するか、ある
いはｐ型半導体の一部表面にエレクトロンキャリヤを生
成する不純物を混入させた絶縁層を形成し、本発明の熱
処理方法を用いて不純物を含んだ絶縁層及び半導体を加
熱し、不純物を半導体中に拡散せしめてｐｎ接合を形成
することができる。

【００２２】本発明の熱処理方法を用いて強誘電性絶縁
膜を熱処理することにより、該絶縁膜を改質することが
できる。本発明の熱処理方法を用いて高誘電率絶縁膜を
熱処理することにより、該絶縁膜を改質することができ
る。本発明の熱処理方法を用いてＳｉＯ₂ またはＳｉＮ
絶縁膜を熱処理することにより、該絶縁膜を改質するこ
とができる。

【００２３】改質した絶縁膜を用いて基体表面を良質の
絶縁膜で保護することができる。改質した絶縁膜を用い
て電界効果型トランジスタを作成することができる。改
質した絶縁膜を用いて半導体表面保護絶縁膜を作成する
ことができる。本発明の熱処理方法を用いて強誘電性膜
／半導体界面、高誘電率膜／半導体界面、またはＳｉＯ
₂ ／半導体界面あるいはＳｉＮ／半導体界面を熱処理す
ることにより、該界面特性を改善することができる。本
発明の熱処理方法を用いてナノメートルサイズの微結晶
半導体を作成することができる。

【００２４】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。図１は、本発明の熱処
理方法において、電気的絶縁膜層の厚みを均一として被
処理材料の熱処理、例えば、シリコン膜の結晶化を行う
方法の概念図である。動作原理は、基板００１としてガ
ラス基板を用い、その上に形成した被処理材料００２で
あるシリコン膜上に電気的絶縁膜層００３としてＳｉＯ
₂ 膜を形成し、その上に薄膜発熱体００４としてクロム
金属膜を重ねて、薄膜発熱体００４の両端に電極端子０
０５、００６を設け、パルス電源００７により薄膜発熱
体００４にパルス電流を流してジュール熱を発生させて
被処理材料００２を加熱するものである。

【００２５】電流を流す薄膜発熱体００４としては、タ
ングステン、タンタル、モリブデン、アルミニウム、ク
ロム、白金、金属シリコンのいずれか、またはこれらの
金属元素の合金、例えば、ＷＳｉ（タングステンシリサ
イド）などの金属膜が好適である。あるいは、金属膜の
一部をこれらの金属膜の積層構造で形成してもよい。

【００２６】また、薄膜発熱体００４と被処理材料００
２とを電気的絶縁膜層００３で隔てることは、加熱用薄
膜発熱体００４の金属の汚染等の影響が被処理材料００
２に及ぶのを抑制する上で好ましい。電気的絶縁膜層０
０３の厚さは１０ｎｍ以上あればよく、１００μｍ以下
であれば熱は速やかに絶縁膜層００３を伝搬し、被処理
材料００２を加熱することができる。この場合は、薄膜
発熱体は１００μｍ以下の中間絶縁膜と被加熱材料を合
わせて加熱することになる。薄膜発熱体の金属膜の厚み
が厚いと、金属自身を高温に加熱するための熱量が必要
となり、被加熱材料を加熱するのに要する総熱量が増
え、加熱効率が悪くなる。したがって、薄膜発熱体の厚
さは、加熱効果を十分発揮するためには１００μｍ程度
以下が好ましい。

【００２７】被処理材料００２と薄膜発熱体００４を隔
てる電気的絶縁膜層００３は均一な膜厚である必要はな
い。目的に応じて変更できる。図２は、本発明の熱処理
方法において、電気的絶縁膜層００３の厚みを不均一と
して被処理材料の熱処理を行う方法の概念図である。例
えば、図２に示すように、一方（図の右側）の端部側０
０８では絶縁膜層を厚くし、他方（図の左側）の端部側
００９では薄くなるように厚みに差を設けることができ
る。薄膜発熱体００４の上の電極端子００５、００６に
電流を流すと、発生したジュール熱は下方に熱伝導し被
処理材料００２を加熱する。

【００２８】このとき、絶縁膜層００３の薄い端部側０
０９では熱は速やかに伝わり、より高温に被処理材料０
０２を加熱することができる。したがって、被処理材料
００２にはその面方向の温度勾配が生じる。この面方向
の温度勾配の形成は大粒径の結晶薄膜形成に極めて好適
である。

【００２９】面方向の温度勾配を生じせしめる他の態様
として、薄膜発熱体に流れる電流密度を変化させる方法
がある。図３は、電流密度を変化させることができる薄
膜発熱体の平面図を示している。図３に示すように、第
一の金属（例えば、クロム）薄膜０１２の表面上の両端
側にそれぞれ他の種類の第二の金属（例えば、アルミニ
ウム）薄膜０１３と０１４とを形成する。こうすること
により、第二の金属膜０１３と０１４を形成した部分は
被加熱表面の深さ方向にクロムとアルミニウムの積層構
造となり、第一の金属のみの単層金属膜の部分より電気
抵抗が低くなる。

【００３０】そして、薄膜０１３と薄膜０１４との間隔
Ｌに差を設けると、間隔Ｌが大きくなるほど第一の金属
膜の実効抵抗が大きく、電流密度が小さくなる。逆に、
間隔Ｌが小さくなるほど第一の金属膜の実効抵抗が小さ
くなり、電流密度が大きくなる。したがって、場所によ
り電流密度を変化させることができ、被処理材料にその
面方向の温度勾配を生じさせることができる。

【００３１】薄膜発熱体に流す電流密度を変化させる他
の態様として、複数のストライプ状金属膜を用いる方法
がある。図４は、その薄膜発熱体の平面図を示してい
る。図４に示すように、金属ストライプ０２４を複数本
並列に配置し、パルス電源００７によりそれぞれの金属
ストライプに高低の異なる電圧パルスを印加すれば、高
い電圧を印加したストライプには大きな電流が流れ、低
い電圧を印加したストライプには小さい電流が流れる。
この方法により場所により電流密度を変化させることが
でき、被処理材料にその面方向の温度勾配を生じさせる
ことができる。

【００３２】さらに、金属ストライプの長さを場所によ
り変化させることにより、温度勾配を生じさせることが
できる。図５は、薄膜発熱体の平面図を示している。図
５に示すように、金属ストライプ０２４の長さが長いと
ころほど電気抵抗が大きく、電流密度が小さくなる。逆
に、長さが短いところほど電気抵抗が小さくなり、電流
密度が大きくなる。したがって、場所により電流密度を
変化させることができ、被処理材料にその面方向の温度
勾配を生じさせることができる。

【００３３】さらに、パルス電圧を印加する時間を変え
ることにより、被処理材料にその面方向温度勾配を生じ
せしめることができる。図６は、その薄膜発熱体の平面
図を示している。例えば、図６において、パルス電源０
０７によりそれぞれのストライプ０２４に電圧パルスを
印加し、パルス電圧を右側のストライプから順次切って
いけば、投入熱量は右方が小さく、左方は大きくなり、
被処理材料にその面方向の温度勾配を生じさせることが
できる。

【００３４】さらに、薄膜発熱体の形状を変えることに
より、被処理材料にその面方向温度勾配を生じせしめる
ことができる。図７は、薄膜発熱体００４の平面図を示
している。図７に示すように、薄膜発熱体００４中に小
さな空隙００８を設けることにより、この空隙００８の
部分は発熱せず、周囲の部分からの熱の吸収領域とな
り、被処理材料にその面方向の温度勾配を生じさせるこ
とができる。

【００３５】さらに、図８は、薄膜発熱体の形状を変え
た別の態様の薄膜発熱体００４の平面図を示している。
図８に示すように、薄膜発熱体００４に突起００９を設
けることにより、この突起００９の部分の電流密度を小
さくさせ、発熱量を下げることにより、被処理材料にそ
の面方向の温度勾配を生じさせることができる。

【００３６】さらには、図９は、本発明の熱処理方法を
利用してアモルファス半導体を結晶基体表面からエピタ
キシャル的に結晶化する方法の概念図である。図９
（ａ）に示すように、基体０１９として結晶性半導体を
用い、基体０１９の表面に被処理材料０２０としてアモ
ルファス半導体層を形成し、被処理材料と基体表面とを
本発明の熱処理方法により加熱し、図９（ｂ）に示すよ
うに、アモルファス半導体０２１を基体０１９の表面か
らエピタキシャル的に結晶化することができる。

【００３７】このとき、基体０１９がＳｉＧｅであり、
その上に成膜する膜がアモルファスシリコンであるとき
は、本発明の熱処理方法により、結晶シリコン膜を形成
することができ、その時、ＳｉＧｅとＳｉの格子常数の
違いによる応力がシリコン膜中に生じる、いわゆるスト
レインド・エピタキシャル結晶成長が可能である。

【００３８】さらには、図１０は、本発明の熱処理方法
を利用してｎ型の結晶膜をｐ型基体上に形成する方法の
概念図である。図１０（ａ）に示すように、基体０１９
がｐ型であり、基体の表面に被処理材料０２０として成
膜する膜中にｎ型の不純物が含まれているときは、本発
明の熱処理方法により加熱し、図１０（ｂ）に示すよう
に、ｎ型の結晶膜をｐ型基体上に形成することができ、
ｐ／ｎ接合を形成できる。

【００３９】さらには、図１１は、本発明の熱処理方法
を利用して浅いｐ／ｎ接合を形成する方法の概念図であ
る。図１１（ａ）に示すように、基体０２３がｎ型半導
体であり、その中に、矢印で示すように、ＢＦ₃ イオン
等によるイオン打ち込みを行い、浅いボロン含有層０２
４を形成し、次いで、図１１（ｂ）に示すように、本発
明の熱処理方法により加熱し、ボロン原子を活性化し、
図１１（ｃ）に示すように、浅いｐ／ｎ接合を形成する
ことができる。

【００４０】さらに、本発明の熱処理方法を用いれば、
絶縁膜と半導体界面の特性改質を実現することができ
る。例えば、図１２は、その方法の概念図である。図１
２（ａ）に示すように、基体００１であるｎ型シリコン
半導体表面に酸化膜００２を形成すると界面に欠陥０３
２が発生する。次に、酸化膜００２の上に、図１２
（ｂ）に示すように、薄膜発熱体を重ねて本発明の熱処
理方法により高温、短時間の熱処理を行う。これによ
り、図１２（ｃ）に示すように、シリコン界面および酸
化膜中の欠陥０３２が低減し、良好な電気的特性を持つ
界面を得ることができる。

【００４１】さらに、結晶性半導体膜を用いた場合、本
発明の熱処理方法により、欠陥の低減、半導体／絶縁体
界面の改質を実現できる。さらに、本発明の熱処理方法
は、半導体基体上に形成されたＭＯＳＦＥＴ、バイポー
ラトランジスタ、レーザダイオードなどの熱処理による
特性向上にも有効である。

【００４２】本発明は、太陽電池形成にも有効である。
図１３は、その方法の概念図である。図１３に示すよう
に、基体００１のガラス基板上に透明導電膜００２を作
製し、その上にＰ型アモルファスシリコン００３、アン
ドープアモルファスシリコン００４、ｎ型アモルファス
シリコン膜００５を形成し、電極配線００６を施した
後、本発明の熱処理方法により熱処理を施し、アモルフ
ァスシリコンを結晶化することにより結晶性薄膜太陽電
池を作製することができる。

【００４３】本発明の熱処理方法の具体的応用例として
トランジスタ素子およびそれを用いた回路の作製を示す
ことが出来る。図１４には、メタルオキサイドセミコン
ダクター（ＭＯＳ）型結晶性薄膜トランジスタ（ＴＦ
Ｔ）を作製する例を示す。まず、図１４（ａ）に示すよ
うに、本発明の熱処理方法により、基体００１の半導体
層を結晶化して結晶性半導体膜０２８を形成する。

【００４４】次いで、図（ｂ）に示すように、ゲート絶
縁膜０２９の形成、ドーピングによるソース・ドレイン
領域０３０，０３１の形成、ゲート、ソース、ドレイン
電極０３２，０３３，０３４の形成、さらには、層間絶
縁膜０３５，０３６、パッシベーション層０３７、およ
びトランジスタと外部回路との金属配線０３８，０３９
の形成を行い、ＴＦＴを形成する。

【００４５】本発明の熱処理方法は、結晶化のみでな
く、前述のように不純物の活性化にも用いることができ
る。図１５は、本発明の熱処理法を不純物活性化に用い
たＴＦＴ作製方法の概念図である。まず、図１５（ａ）
に示すように、基体００１のガラス基板上に結晶性シリ
コン膜０４０を形成する。結晶膜形成法として本発明の
熱処理方法以外にもパルスエネルギー照射法および電気
炉による加熱方法を例示することができる。

【００４６】次に、図１５（ｂ）に示すように、ゲート
絶縁膜０４１形成後、ゲート電極０４２形成後、イオン
注入等により不純物層０４３を形成する。そして、図１
５（ｃ）に示すように、本発明の方法による加熱処理を
行い、不純物活性化を行いソース・ドレイン領域を形成
する。その後、図１５（ｄ）に示すように、ソース、ド
レイン電極０４４、０４５の形成、さらには、層間絶縁
膜０４６、０４７、パッシベーション層０４８、および
トランジスタと外部回路との金属配線０４９、０５０の
形成を行いＴＦＴを形成する。

【００４７】さらに、一旦形成したトランジスタの熱処
理に本発明の熱処理方法を用いることができる。図１６
は、薄膜トランジスタを作製し、しかる後に本発明の方
法による加熱処理を施す概念図である。基体００１上に
半導体層００２を形成し、その上にゲート絶縁膜００３
を形成し、ゲート電極００４を形成後、イオン注入方等
でソース・ドレイン領域００５，００６に不純物を注入
する。さらに、ソース・ドレイン電極００７，００８を
形成する。パッシベーション層００９を形成後本発明の
熱処理方法を行う。

【００４８】本発明の方法は、ＴＦＴのみならず半導体
基体上に形成するメタルオキサイドセミコンダクター型
電界効果トランジスター（ＭＯＳＦＥＴ）作製にも適用
できる。図１７は、本発明の加熱処理方法を不純物活性
化に用いたＭＯＳＦＥＴ作製方法の概念図例である。図
１７（ａ）に示すように、ゲート絶縁膜０５３、ゲート
電極０５４を形成後、イオン注入等によりソース・ドレ
イン不純物層０５５およびチャネルドーピング層０５６
を形成する。そして、本発明の方法による熱処理を行
い、ソース・ドレイン領域およびチャネル領域の不純物
活性化を行う。

【００４９】その後、図１７（ｂ）に示すように、ソー
ス、ドレイン電極０５７、０５８の形成、さらには、層
間絶縁膜０５９、０６０、パッシベーション層０６１、
およびトランジスタと外部回路との金属配線０６２、０
６３を行いＭＯＳＦＥＴを形成する。

【００５０】図１８は、本発明の熱処理方法によるＴＦ
Ｔ作製法をアモルファスシリコンと多結晶シリコンを用
いた回路作製に応用する方法の概念図である。アモルフ
ァスシリコンＴＦＴはリーク電流が小さく、液晶素子の
スイッチングに好適である。多結晶シリコンＴＦＴはキ
ャリヤ移動度が大きく、ドライバー回路形成に好適であ
る。これら２つの回路を組み合わせることによって液晶
ディスプレイなどの機能デバイスを形成できる。

【００５１】本発明の熱処理方法により薄膜発熱体とし
て金属膜を部分的に形成し、局所的ジュール加熱を行う
ことにより、結晶化を施して多結晶シリコンを作る部分
０６８、０６９と加熱を施さず、アモルファス膜のまま
ＴＦＴを作る部分０７０を同じ基体００１上に作製する
ことができる。

【００５２】

【実施例】実施例１ 図１に示す態様により薄膜発熱体としてクロム膜を用い
アモルファスシリコン膜を加熱し、シリコン膜を結晶化
し、結晶性シリコン膜に改質せしめた。シリコン膜の膜
厚は５０ｎｍであり、中間層のＳｉＯ₂ 絶縁膜厚は１０
０ｎｍであり、クロム膜厚は１００ｎｍである。パルス
電源を用いてクロム膜に電流を流した。図１９は、熱処
理後のシリコン膜のラマン散乱スペクトルである。

【００５３】図１９に示すように、本発明の熱処理方法
による加熱を施さない膜はアモルファスであり、そのス
ペクトル［００６］はブロードな横方向光学格子振動ピ
ークを示した。これに対し、本発明の熱処理方法による
熱処理を施した後のスペクトル［００７］は５１８ｃｍ
^-1に非常に鋭い結晶シリコンの横方向光学格子振動ピー
クを示した。シリコン膜全体が本発明の熱処理方法によ
り加熱結晶化された例である。熱処理時にはクロム膜に
８０Ｖの電圧が印加され、図２０に示すように、４アン
ペアの電流が２μｓの間流された。

【００５４】図２１は、図２０に示す電流が流れたとき
のクロム膜に発生するジュール熱強度の時間変化を示し
たものである。１．５ＭＷ／ｃｍ² の極めて大きい熱量
がパルス的に発生することを示している。したがって、
被処理材料は急速に加熱され、かつ急速に放冷されるこ
とが分かる。

【００５５】実施例２ 図２に示す態様により薄膜発熱体としてクロム膜を用い
アモルファスシリコン膜を加熱し、シリコン膜を結晶化
し、結晶性シリコン膜に改質せしめた。図２２は、１Ｍ
Ｗ／ｃｍ² のジュール加熱を行うとき、絶縁膜をＳｉＯ
₂ とし、絶縁膜の厚い側で膜厚２μｍ、１０μｍ離れた
薄い側で膜厚０．２μｍとしたときの、５０ｎｍ厚シリ
コン膜の加熱開始から１μｓ後の被処理材料の面方向温
度分布を示したものである。絶縁膜の薄い側（膜厚０．
５ミクロン）から厚い側（２ミクロン）に亘って温度が
低下し、１００℃／μｍの温度勾配が生じた。 実施例３ 図２３には、本発明の熱処理方法を利用してリンを密度
１×１０¹⁸ｃｍ^-3ドーピングしたアモルファスシリコン
膜（５０ｎｍ）を１．５ＭＷ／ｃｍ² の熱量で１．５μ
ｓの間加熱したときの電気伝導度の変化を示す。熱処理
前の電気伝導度は３×１０^-7Ｓ／ｃｍと低かったが、熱
処理後２×１０^-1Ｓ／ｃｍと非常に大きくなり、リン原
子が活性化して高密度の伝導キャリヤが生成されたこと
を示している。

【００５６】本発明は、上記実施例に何ら限定されるも
のではない。寸法、材質、膜厚等のプロセス条件は本発
明の要旨を逸脱しない限りにおいて変更が可能である。

【図面の簡単な説明】

【図１】図１は、本発明の熱処理方法において、電気的
絶縁膜層の厚みを均一にして被処理材料を熱処理する方
法の概念図である。

【図２】図２は、本発明の熱処理方法において、電気的
絶縁膜層の厚みを不均一にして被処理材料を熱処理する
方法の概念図である。

【図３】図３は、本発明の熱処理方法において、一部を
金属膜の積層構造とした薄膜発熱体の平面図である。

【図４】図４は、長さの等しい複数のストライプ状の薄
膜発熱体毎にパルス電圧の高低を変える態様を示す概念
図である。

【図５】図５は、長さの異なる複数のストライプ状の薄
膜発熱体の平面図である。

【図６】図６は、複数のストライプ状の薄膜発熱体毎に
パルス電圧を印加する時間を変える態様を示す概念図で
あるる。

【図７】図７は、空隙を設けた薄膜発熱体の形態を示す
平面図である。

【図８】図８は、突起を設けた薄膜発熱体の形態を示す
平面図である。

【図９】図９は、本発明の熱処理方法を用いてアモルフ
ァス半導体を結晶基体表面からエピタキシャル的に結晶
化する方法の概念図である。

【図１０】図１０は、本発明の熱処理方法を用いてｎ型
の結晶膜をｐ型基体上に形成する方法の概念図である。

【図１１】図１１は、本発明の熱処理方法を用いて浅い
ｐ／ｎ接合を形成する方法の概念図である。

【図１２】図１２は、本発明の熱処理法を用いて絶縁膜
と半導体界面の特性改質を実現する方法の概念図であ
る。

【図１３】図１３、本発明の熱処理法を用いた太陽電池
の作製方法の概念図である。

【図１４】図１４、本発明の熱処理法を用いたメタルオ
キサイドセミコンダクター（ＭＯＳ）型結晶性薄膜トラ
ンジスタ（ＴＦＴ）の作製方法の概念図である。

【図１５】図１５、本発明の熱処理法を不純物活性化に
用いたＴＦＴ作製方法の概念図である。

【図１６】図１６は、一旦、薄膜トランジスタを作製
し、しかる後に、本発明の熱処理方法を施す場合の概念
図である。

【図１７】図１７は、本発明の熱処理方法を不純物活性
化に用いたＭＯＳＦＥＴ作製方法の概念図である。

【図１８】図１８は、本発明の熱処理方法によるＴＦＴ
作製法をアモルファスシリコンと多結晶シリコンを用い
た回路作製に応用する方法の概念図である。

【図１９】図１９は、実施例１における熱処理後のシリ
コン膜のラマン散乱スペクトルを示すグラフである。

【図２０】図２０は、実施例１におけるパルス電流の波
形を示すグラフである。

【図２１】図２１は、実施例１おけるクロム膜に発生す
るジュール熱強度の時間変化を示すグラフである。

【図２２】図２２は、実施例２における被処理材料の面
方向温度分布を示すグラフである。

【図２３】図２３は、実施例３におけるアモルファスシ
リコン膜の電気伝導度の変化を示すグラフである。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/324 Ｈ０１Ｌ 21/324 Ｚ ５Ｆ１１０ 29/786 Ｈ０５Ｂ 3/10 Ａ 21/336 Ｃ Ｈ０５Ｂ 3/10 3/20 ３０１ Ｈ０１Ｌ 29/78 ６２７Ｇ 3/20 ３０１ ６２７Ｆ Ｆターム(参考） 3K034 AA02 AA15 BA08 BB13 BC12 JA02 3K092 PP20 QA05 QB02 QB30 QB36 QB37 QB65 RF03 RF12 RF17 RF22 VV21 5F045 AB02 AF07 BB14 HA16 5F052 AA11 DA02 EA02 EA07 JA01 JA07 5F058 BC02 BC08 BC20 BH01 BH20 5F110 AA30 BB01 CC02 DD02 GG02 GG13 GG15 GG25 HJ13 HJ23 NN02 PP01 QQ11

Claims (6)

【特許請求の範囲】
1. 【請求項１】 薄膜発熱体を直接または厚み１００μｍ
   以下の電気的絶縁膜層を介在させて被処理材料に重ね、
   該薄膜発熱体に０．１μｓから１０ｍｓの短時間パルス
   電流を流すことにより生じるジュール熱の熱伝達により
   被処理材料をパルス的に加熱放冷せしめることを特徴と
   する熱処理方法。
2. 【請求項２】 下記のいずれか一以上の手段により被処
   理材料に与える加熱量を変化させ、被処理材料の被加熱
   表面の面方向に温度勾配を生じせしめることを特徴とす
   る請求項１記載の熱処理方法。 （１）電気的絶縁膜層の膜厚を場所により変えること （２）薄膜発熱体に流す電流密度を場所により変えるこ
   と （３）薄膜発熱体に空隙を設けること （４）複数の薄膜発熱体を被加熱表面の面方向に並べる
   こと （５）複数の薄膜発熱体を被加熱表面の深さ方向に積層
   すること （６）複数の薄膜発熱体に流すパルス電流の電流密度を
   時間的に変化させること
3. 【請求項３】 被処理材料が半導体材料であることを特
   徴とする請求項１または２記載の熱処理方法。
4. 【請求項４】 被処理材料が絶縁膜であることを特徴と
   する請求項１または２記載の熱処理方法。
5. 【請求項５】 薄膜発熱体がタングステン、タンタル、
   モリブデン、アルミニウム、クロム、白金、金属シリコ
   ンのいずれか、またはこれらの金属元素の合金からなる
   金属膜、または薄膜発熱体の一部がこれらの金属膜の積
   層構造で形成されていることを特徴とする請求項１乃至
   ４の何れかに記載の熱処理方法に用いるパルス通電熱処
   理装置。
6. 【請求項６】 電気的絶縁膜層の膜厚が１０ｎｍ以上１
   ００μｍ以下であることを特徴とする請求項５記載のパ
   ルス通電熱処理装置。