JP4074777B2 - 低温下における半導体フィルムの加熱処理装置 - Google Patents

低温下における半導体フィルムの加熱処理装置 Download PDF

Info

Publication number
JP4074777B2
JP4074777B2 JP2002142517A JP2002142517A JP4074777B2 JP 4074777 B2 JP4074777 B2 JP 4074777B2 JP 2002142517 A JP2002142517 A JP 2002142517A JP 2002142517 A JP2002142517 A JP 2002142517A JP 4074777 B2 JP4074777 B2 JP 4074777B2
Authority
JP
Japan
Prior art keywords
induction coil
heating
heat
heat treatment
induction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002142517A
Other languages
English (en)
Other versions
JP2003318182A (ja
Inventor
ジュン キム ヒョン
フーン シン ドン
Original Assignee
ビアトロン テクノロジーズ インク.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ビアトロン テクノロジーズ インク. filed Critical ビアトロン テクノロジーズ インク.
Publication of JP2003318182A publication Critical patent/JP2003318182A/ja
Application granted granted Critical
Publication of JP4074777B2 publication Critical patent/JP4074777B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B6/00Heating by electric, magnetic or electromagnetic fields
    • H05B6/02Induction heating
    • H05B6/10Induction heating apparatus, other than furnaces, for specific applications
    • H05B6/105Induction heating apparatus, other than furnaces, for specific applications using a susceptor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67109Apparatus for thermal treatment mainly by convection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • General Induction Heating (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、熱感受性の非導電性基板の上の半導体フィルムを最小限のサーマルバジェット(thermal budget)で連続的及び効率的に加熱処理する装置に関する。より詳しくは、本発明は、液晶表示装置(LCDs)、有機発光ダイオード(OLEDs)、及び太陽電池用の各種用途に用いられるガラス基板上に結晶シリコン薄膜フィルムトランジスター(poly−Si TFTs)及びPNダイオードを形成するための加熱処理装置に関する。
【0002】
【従来の技術】
液晶表示装置(LCDs)及び有機発光ダイオード(OLEDs)は、平板状パネル表示装置において急速に成長してきている。現在、これらの表示システムは、薄層フィルムトランジスター(TFTs)を用いる活性マトリックス回路構成(active matrix circuit configuration)に採用されている。ガラス基板上へのTFTsの形成は、このような用途においては、必須になっている。
【0003】
TFT−LCDsは、活性層(すなわち、a−Si TFT LCD)として、一般的には、アモルファスSiフィルムから構成されるTFTsを用いている。最近、アモルファスSiフィルムの代わりに多結晶シリコンフィルム(すなわち、poly−Si TFT LCD)を用いるTFTsの開発に興味が持たれており、多結晶シリコンフィルムがその優れた画像解像度と画素分野と周辺駆動回路とを同時に合体させる利点とを有しているため、その開発に拍車がかかっている。OLEDsの分野においては、poly−Si TFTsの電流誘導性が、実質的にa−Si TFTsより高く、高操作機能を引き出すことができるため、poly−Si TFTsの用途は、a−Si TFTsに明らかに差をつけてきている。
【0004】
商業的に用いられているガラス基板上にpoly−Si デバイスを形成させるための課題としては、ガラス基板が最小限のサーマルバジェットに耐える加熱処理方法の開発がある。ガラスは、600℃以上の温度に実質的な時間さらされると容易に変形してしまう。poly−Siデバイスの形成に使用される高いサーマルバジェットを必要とする重要な加熱処理段階は、アモルファスSiフィルムの結晶化及びP(又はN)−型接合のために打ち込まれたドーパントの電気的活性化である。これらの加熱処理は、主に高いサーマルバジェットを必要とし、ガラスの損傷、変形を引き起こしかねない。
【0005】
これらの問題を解決するために、種々な方法が提案されてきている。これらの方法は、次に簡潔に要約するアモルファスSiの結晶化とドーパント活性化に大きく分けることができる。
【0006】
(1)アモルファスSiを結晶化して多結晶Siにする加熱処理
poly−Siフィルムは、一般的には、化学蒸着法(CVD)によりアモルファスSiフィルムを堆積し、引き続き、結晶化加熱処理のポスト−デポジションを経て得られる。
【0007】
固相結晶化(Solid phase crystallization−SPC)は、アモルファスシリコンを結晶化させる公知の方法である。この方法において、アモルファスシリコンは、600℃に達するまでの温度で、少なくとも数時間かかって、加熱処理をされる。一般的には、ガラス基板は、抵抗性ヒーター源(resistive heater source)を有する加熱炉内で処理される。しかしながら、この方法における高いサーマルバジェットは、用いたガラス基板の損傷及び/又は変形を引き起こす。
【0008】
低温下で、ガラスに損傷を与えることなくアモルファスSiを多結晶Siに変換するには種々の結晶化方法がある。主な方法としては、エキシマレーザー結晶化方法(ELC)及び金属誘導結晶化法(MIC)がある。
【0009】
ELC法は、ナノ−セコンドレーザーパルスを用い、アモルファスシリコンを溶融・固化して多結晶体にする方法である。しかしながら、この方法は、大量生産において、その使用に対しては重大な問題を有している。この方法により得られるpoly−Siフィルムの結晶構造は、レーザー光線エネルギーに非常に敏感であって、その結果結晶構造が不均一となり、デバイス特性が達成されない。また、レーザーの光線の大きさは、比較的小さなものになってしまうため、小さな光線を用いて、大面積ガラスの結晶化操作を完全にするには、多重のレーザーパスまたはショットを必要とするようになる。したがって、レーザーを正確に制御するのが困難となり、結晶化操作において、多くの不均一なショットが導入されるようになってしまう。さらに、ELC poly−Siフィルムの表面は粗くなり、デバイスの機能を減じてしまう結果となる。また、通常のプラズマ強化化学蒸着法(PECVD)を用いた場合の堆積されたアモルファスSiは、高水素濃度を有しており、ELC法においては、水素が噴出するという問題を抱えている。水素噴出を抑えるためには、長時間(>2時間)で、高温(450〜480℃)で脱水素するという加熱処理が必要であり、ELCプロセス装置のシステムは複雑となり、高価になり、維持が難しくなってくる。
【0010】
MICプロセスは、結晶化反応を促進するために、アモルファスSiフィルムにNi、Pd、Au、Ag、及びCuのような金属元素を添加する方法である。この方法により、600℃以下の低温で結晶化が促進される。しかしながら、この方法では、金属の混入によりpoly−Siの結晶性能が劣るという問題があり、金属の混入は、poly−Si TFTsの操作において、有害な電流漏れを引き起こすおそれがある。さらに、この方法の他の問題点としては、操作中に金属−ケイ化物が生成してしまうことである。金属−ケイ化物は、続いて行うエッチングプロセス段階で好ましくない他の問題を引き起こす原因となる。
【0011】
(2)ドーパント活性化の加熱処理
結晶化プロセスに加えて、高いサーマルバジェットを有する他の熱処理方法は、ドーパント活性化アニールである。TFTsのソースとドレイン間の領域のようなn型(又はp型)領域を形成するために、ヒ素、リン又はホウ素のようなドーパントが、イオン打ち込み法、プラズマドーピング法を用いてSiフィルムに打ち込まれる。ドーパントのドーピング後、シリコンは、電気的活性化(活性化アニール)のためにアニールされる。結晶化の加熱処理と同様に、アニーリングは、通常抵抗加熱源を備えた炉内で行われる。この方法は、600℃近い高温で長時間を必要とする。したがって、サーマルバジェットを減らす新規な方法が必要とされ、先行技術の中にも報告されている。エキシマレーザーアニール(ELA)と急速加熱アニール(RTA)は、この目的のために用いられている方法である。
【0012】
ELA法は、ELCの機構と同じプロセス機構を用いている。すなわち、ナノ−セコンドレーザーパルスでpoly−Siの急速再溶融化と固化が行われているが、ELCにおける結晶化の問題点がここにおいても存在している。ELCプロセス間で生じた急速な熱的変化が、ガラス基板と同様にpoly−Siフィルムに対して高い熱的ストレスを引き起こし、その結果、デバイスの信頼性の低下となっている。
【0013】
RTA法は、高温下に行われるが、処理時間は短い。一般的には、基板はRTAの間で、温度は約700〜1000℃に達するが、アニールプロセスは、数分または数秒の比較的速やかになされる。タングステン−ハロゲン又はXe−アークランプのような光加熱源は、しばしばRTAの熱源として用いられる。RTAの問題点は、これらの光源からのフォトン放射は、シリコンフィルムのみでなくガラス基板も加熱できる波長の範囲を有しているため、このプロセス間にガラス基板も加熱され、損傷を受けてしまう。
【0014】
【発明が解決しようとする課題】
本発明の目的は、先行技術の問題点に鑑み、ガラス上へのデバイスの作成において、結晶化の反応促進、ドーパント活性化の促進、さらにこれらのプロセスにおいてサーマルバジェットを軽減できる装置を提供することにある。
【0015】
【課題を解決するための手段】
本発明者らは、かかる課題を解決するために、鋭意研究の結果、熱感受性の非導電性基板上の半導体フィルムを最小限のサーマルバジェットで、連続的及び効果的に加熱処理する装置を提供できることを見出し本発明を完成させた。
【0016】
すなわち、本発明は、熱感受性の非導電性基板上の半導体フィルムを加熱処理する装置であって、
(a)電磁力が半導体フィルムの平面方向に平行に発生するように上側層と下側層を連続的に形成させた誘導コイルであって、熱感受性の非導電性基板とその上に堆積された半導体フィルム(以下、加熱処理体ということがある)を、上記上側層と上記下側層の間の空間に移動させることができる誘導コイル、
(b)上記上側層と上記下側層の外部表面をそれぞれ覆う磁気コア、及び
(c)加熱処理体の上記上側層と下側層の間の空間への移動に先だって誘導加熱のために加熱処理体を加熱する予備加熱部であって、加熱処理体の半導体フィルムが、基板の使用を可能にする最小限のサーマルバジェットで誘導加熱される範囲まで加熱されるようになされている予備加熱部
からなる装置である。
【0017】
【発明の実施の形態】
上記半導体フィルムの代表的具体例は、アモルファスシリコンフィルム又は結晶化シリコンフィルムであるシリコンフィルムである。また、上記熱感受性の非導電性基板の代表的具体例は、ガラス又はプラスチック基板である。
【0018】
本発明の装置によれば、半導体フィルムは、熱感受性の基板に損傷を与えることなく連続的及び効率的に加熱処理される。例えば、ガラスの使用に耐えられる最小限のサーマルバジェットでアモルファスシリコンフィルムを結晶化し、ガラスの使用に耐えられる最小限のサーマルバジェットでドーパント活性化の反応を促進することができる。
【0019】
加熱処理体の上記シリコンフィルムは、ガラス基板上に堆積される。結晶化加熱処理の場合には、アモルファス状態から多結晶状態に結晶化され、ドーパント活性化加熱処理の場合には、ドーパント(n又はp型)が打ち込まれて多結晶化される。
【0020】
上記誘導コイルは、高周波電流により半導体フィルム上に交流磁束を生じさせ、その結果半導体フィルムを加熱する。
【0021】
誘導コイルに上側層及び下側層を形成する形状において、好ましい具体例の一つは、上側の端に始まる誘導コイルは、1又は2以上の巻数で平面状に巻かれてその上側の端に戻り、上側層を形成している。また、続いて、上側の端に対応する下側の端で開始する誘導コイルは、1又は2以上の巻数で平面状に巻かれてその下側の端に戻り、下側層を形成している。上側及び下側の層において、誘導コイルの巻方向と巻数はお互いに同じである。したがって、交流磁束は半導体フィルムに対して垂直方向に均一に視準される。上側層を形成する開始点である上側の端は、下側層を形成する開始点である下側の端と同じ方向に位置するようになされている。さらに、誘導コイルが、上側層が下側層を形成する開始点にシフトさせて形成される時には、誘導コイル自身が接触するのを防ぐように両側の層を結合する部分が横に突き出るようになる。したがって、全体の形状では、上側層及び下側層はお互いに分離されている。しかし、両側の層は、誘導コイルが開始する側で結合されているが反対側で分離されている。
【0022】
誘導コイルの過熱を防ぐために、冷却水が循環される導管(例えば、冷却水用銅製チューブ)を誘導コイルの中に設けるのが好ましい。
【0023】
また、上側又は下側の層を形成する誘導コイルの巻層の数は、さらに強化された交流磁束を発生するようにするためには、2以上が好ましい。
【0024】
上記磁気コアは、積層した金属コア又はフェライトコア製である。磁気コアを用いる利点は、次の3点が挙げられる。第1に、低誘導力で実質的に磁場の強度を上げることができる。第2に、磁束の分布をより均一にすることができる。第3に、磁束分布を半導体フィルムの領域上に集中させることができ、それによって、より効果的な加熱処理を行うことができ、周りに設けられた導電要素(例えば、チャンバー壁又は外部ヒーターブロック)上での磁束による好ましくない干渉を防止することができる。
【0025】
これらの利点をさらに効果的に示す具体例としては、誘導コイルの外表面と中心部を同時に覆うように形成された磁気コアは、上側と下側層を形成するために平面状に巻かれている。すなわち、誘導コイルに対して直角な横断面では、二つのE−型の磁気コアが仮想中心面上で互いに向き合っている。したがって、磁気コアの外側部分は、巻かれた誘導コイルの外部表面を覆い、磁気コアの内側部分は、巻かれた誘導コイルの中心部分に挿入されている。この形状において、磁気コアの内側部分から最強の交流磁場が発生される。加熱処理体は、上側及び下側層によって形成される空間に移動し、特に対称的な磁気コアの2つの内側部分の間で連続的及び効率的に誘導加熱される。
【0026】
上側と下側の磁気コアの間のギャップの長さは、特に限定されない。しかしながら、もし可能であるならば、強電磁場の発生のためにギャップ長さを狭くするのが好ましい。例えば、二つの磁気コアの間のギャップは、磁気コアの幅よりも狭くするように設計されるのが好ましい。
【0027】
上記予備加熱部では、半導体フィルムを熱感受性の非導電性基板が損傷を受けない程度まで加熱され、半導体フィルムは、誘導コイルから発生する交流磁束によって誘導加熱される。通常、導電性材料の加熱処理で用いられる誘導加熱は、半導体材料の加熱処理には用いることができないことは知られている。なぜなら、後者は、非常に強い誘導力を必要とするからである。しかしながら、本発明者は、特定の温度までに加熱されると、半導体フィルムのような物質であっても、少ない誘導力で誘導加熱が可能となることを見出した。これは、従来考えられていなかったことである。したがって、上記予備加熱部は、半導体フィルムの誘導加熱のための条件を可能にさせており、また、本発明によれば、予備加熱部は、半導体フィルムを誘導コイルの上側及び下側の層により形成されかつ磁気コアが覆っている空間に移動するに先だって加熱することになる。なお、上記空間では高視準化された交流磁場が生じている。かかる予備加熱部は、半導体フィルムを根本的に加熱するものであり、予備加熱の種類としては、下記のようなものを挙げることができる。
【0028】
第1の例として、抵抗加熱源が用いられる。抵抗加熱源は、加熱処理体の周りの雰囲気を均一に加熱し、加熱処理体の周りの雰囲気を全体的に加熱することによって、基板の損傷を最小限にすることができる。
【0029】
第2の例として、AlN(Aliminum Nitride)又はBN(Boron Nitride)のような高抵抗で熱伝導性に優れかつ電気的に非導電性な材質からなる加熱板が用いられる。加熱処理体は加熱板に載せられ、加熱板からの伝導熱により加熱される。
【0030】
第3の例としては、高導電性の金属又はグラファイトで製造された加熱板が用いられる。この加熱板は、加熱板の上、下、横に設けられた誘導コイルによる誘導加熱によって加熱される。すなわち、加熱板は、うず電流の加熱メカニズム(すなわち、誘導加熱)を通して、交流磁場の下で加熱される。加熱処理体は、加熱板からの伝導熱により加熱される。
【0031】
上記のような3種類のタイプを述べたが、半導体フィルムを、誘導加熱を発生させる特定の温度にまで加熱できるものであれば、いずれも採用できる。
【0032】
予備加熱部における温度の上限は、熱感受性の基板の変形温度より低くする必要がある。例えば、ガラスの場合、予備加熱部の温度は、ガラスの変形温度である600℃より低くすべきである。一方、強高周波電流が用いられた場合、低温であっても誘導加熱は可能であるから、予備加熱部における温度の下限は、特に限定されない。しかしながら、強高周波電流を用いると、莫大なエネルギーを必要とし、非常に高い誘導磁場を生じ、誘導コイルを製造するコストが非常に高いものになるので、あまり好ましくない。したがって、本発明の予備加熱部の温度は、約200℃、好ましくは400℃より高くするのが好ましい。例えば、非導電性基材上の半導体フィルムが、ガラス基板上のシリコンフィルムである場合は、予備加熱部の加熱温度は、200〜600℃、好ましくは400〜600℃の範囲である。
【0033】
本発明の装置は、アモルファスシリコンの結晶化、固相結晶化(SPC)及び金属誘導結晶化(MIC)の反応を著しく促進することができる。また、本発明の装置は、イオン−打ち込み多結晶シリコンのドーパント活性化の反応を著しく促進することができる。
【0034】
本発明の装置による上記加熱処理効果の反応を促進することができる理由としては、下記の理由が挙げられる。半導体フィルムがシリコンフィルムに限定され、熱感受性の非導電性基板がガラス基板にそれぞれ限定される場合について、簡潔に説明する。
【0035】
シリコンフィルム内部での交流磁束の誘導は、電磁力(emf)を発生させるようになり、シリコンフィルム内のemfは、反応促進の推進力となる。ファラディの法則(B.D.Cullity,“Introduction of Magnetic Materials”(Addison Wesley,Massachusetts,1972),P.36)によると、emfの強度は、次式のように定義される。
EMF=10−8NdΦ/dt volts
(ただし、Nはコイルの巻数、dΦ/dtは磁束の変化の割合で、maxwell/secの単位で表される)
したがって、反応速度の増加は、磁束の強度と交流周波数の両者に依存する。交流周波数は、1kHz〜10MHzの範囲内である。交流周波数が1kHz未満であると電磁力は小さくなり、その結果、結晶化をさせるのは困難となる。交流周波数が10MHzを超えると、広範囲の交流磁場を発生させるための誘導コイルと磁気コアを作るのは困難となる。上記の交流周波数の範囲は、誘導コイルの形状によって、上下に変動させることができる。
【0036】
加熱処理効果を促進するためのemfの発生メカニズムで解釈されない場合は、次の2つの理由が考えられる。
【0037】
第1のメカニズムは、シリコンフィルムの選択的なジュール加熱である。アモルファス及び多結晶シリコンは、室温で高い固有抵抗値、例えば、アモルファスシリコンでは10〜1010Ω・cmを有している。したがって、シリコンは、外部加熱源によって加熱されない限り、該emfによるシリコンのジュール加熱は生じない。しかしながら、アモルファス及び多結晶シリコンが、高い温度で加熱された時は、その固有抵抗値は急速に低下し、低い値、例えば、500℃で10〜0.01Ω・cmになる。この固有抵抗値は、グラファイトの値である1〜0.001Ω・cmと近似している。このようにして誘導加熱が可能となる。交流磁束の下のアモルファスシリコンの部分的加熱にもかかわらず、高固有抵抗値(〜1016Ω・cm)を有するガラス基板は、該交流磁束によっては加熱されないので、ガラスは、外部加熱によって前もって設定されている低い温度に維持される。
【0038】
第2のメカニズムは、該emfは、帯電した欠陥上で機能化した電界効果によりシリコン原子の移動を活性化する。空格子点、格子間原子及び不純物のような点欠陥は、シリコン原子構造において負又は正に帯電する。これらの帯電した欠陥の動きは、電界の存在によって著しく促進される。このことは、科学文献(例えば、 S.M.Sze”VLSI Technology”(2nded.McGraw Hill,1988)、P.287に記載されている”Field−Enhanced Diffusion” in silicon)にも報告されている。
【0039】
以下に、図で詳細に本発明の具体例を説明する。
【0040】
図1は、本発明の低温加熱処理装置に基づく低温熱処理システムの概要を説明する図である。図1において、低温加熱処理システム1000は、供給部100、予備加熱部200、誘導加熱部300、冷却部400、製造部500から構成される本発明の低温加熱処理装置で、連続プロセス用に連続して結合されている。予備加熱部200と冷却部400の各々は、二つのチャンバー(210、220、410、420)を有し、加熱処理体を連続して、加熱と冷却を行えるようにしてある。急速な温度変化は、熱感受性の非導電性基板の損傷を引き起こしかねないので、好ましくない。
【0041】
図2Aと2Bは、それぞれ、第2番目の予備加熱チャンバー、誘導加熱装置及び第1冷却チャンバーの斜視図及び平面図である。図2A及び2Bにおいて、第2番目の予備加熱チャンバー220、誘導加熱部300及び第1冷却チャンバー410は、外部の影響を最小限にするために、テーブル600上に連続して載せられている。また、操作中にディスオーダーチェックと要素の交換を行い易くするためにクロージングカバー700を設けてある。特に、誘導加熱部300は、主胴部310と固定胴部320からなり、固定胴部320は、主胴部310に組み込まれている。
【0042】
図3は、本発明による誘導加熱装置の好ましい具体例の分解された状態の斜視図である。図3において、誘導加熱部300の構成要素が分解された状態で示されている。固定胴部320は、フィード部品330により、主胴部310に組み込まれ及び取り外されている。主胴部310において、誘導コイル810、820及び磁気コア910、920が組み込まれている。主胴部310は、誘導コイル810、820からの高周波磁場を遮蔽するためにアルミニウムのような金属からなる高周波遮蔽板312で覆われている。各高周波遮蔽板312は、結合部材314で組み立てられているので、また容易に組み外すことができる。誘導コイル810、820、及び磁気コア910、920は、支持材316により支えられている。誘導コイル810、820は、高周波電流を供給する電源(図示せず)と冷却水に結合されている。
【0043】
主胴部320において、基板移送管322は、ローラー324を介して容器326に結合されている。基板移送管322は、主胴部310と固定胴部320の組立状態で、上側層誘導コイル810と下側層誘導コイル820の間の空間に位置する。誘導コイル810、820からの誘導磁場によて影響される基板移送管322とローラー324は、交流磁場は通過して誘導加熱が発生しないような材料、例えば石英からなっている。一方、容器326は、誘導コイル810、820からの交流磁場が磁気コア910、920によって基板移送管322上に集約されるので、石英のような上記材料から製造する必要はない。容器326の側面上に設けられた駆動モーター328は、加熱処理体を基板移送管322の内部へ移動させる。容器326は、テーブル600(図2A参照)上に、ジョイント部材329で取り付けられる。主胴部310は、移動部材332と連結され、固定胴部320に連結している静止部材334上を移動する。
【0044】
図4A〜4D、図5A〜5D、図6A〜6Dは、それぞれ、本発明の誘導コイルとそれに対応する磁気コアの好ましい具体例の組立状態と分解状態の斜視図、平面図、側面図、底面図であり、図4A〜4Dから図6A〜6Dは、本発明の好ましい具体例による誘導コイルと磁気コアの形状の例である。
【0045】
図4Aは、組み立てられた状態の斜視図を示し、そこにおいて、四角の横断面を有する誘導コイル800は、一回巻きとして巻かれている。図4Bは、誘導コイル800のみを示す斜視図であり、図4Cは、それぞれ、平面図、正面図、側面図を示す。図4Dは、対応する磁気コア900の平面図、側面図である。
【0046】
誘導コイル800は、誘導コイル800が過熱状態になるのを防ぐために冷却水を循環させるチャンネル810を有している。上側の端(A)で開始する誘導コイル800は、上側層820と下側層840を形成し、そして下側の端(A’)で終わる。ここで、上側の端(A’)は、下側の端(A)と同じ方向に位置するものとする。誘導コイル800は、上側層820と下側層840を形成する巻回しの操作中は、それ自身が接触することはないようにしてある。
【0047】
図4Cは、かかる巻回し操作に関するものである。上側の端(A)で開始する誘導コイル800は、部分821、822、823、824、825を経て反時計回りに、上側層840を平面状に形成するように一巻で巻かれる。誘導コイル800は、部分825から上方に突き出て、それ自身が接触しないで水平面上で、部分831、832、833、834を経て回転する。そして、誘導コイル800は、下層840を形成するために上層820と同じ巻数、方向に巻かれる。したがって、誘導コイル800は、部分844、845の平面から下方に突きでており、最終的に下側の端(A’)に達する。従って、全体の形状をみると、別の空間(S)が上側層820と下側層840の間に形成され、上側と下側の端(A,A’)の方向で、両層が側面830(図4B参照)を介して連結し、反対方向で両層は分離している。
【0048】
図4Aにおいて、誘導コイル800に対応する磁気コア900は、上側層820と下側層840の各外表面を覆っている上側磁気コア910と下側磁気コア920から構成されている。図4Dは、下側磁気コア920の平面図及び側面図である。ここで、外側部922は、誘導コイル800の外表面を覆い、内側部924は、誘導コイル800の中心部の間に挿入されている。図7Aと7Bで説明されているように、内側部920は、最強に視準された交流磁束を発生し、加熱処理体上に高電磁力を発生させる。かかる効果を発揮させるために、本発明の態様の一つによれば、内側部924の幅(T)は、誘導コイル800の上側層820と下側層840の間にある空間(S)の幅より大きくされている。
【0049】
図5A〜5Dにおいて、長方形側面810aを有する誘導コイル800aは、図4A〜4Dに示されている誘導コイル800の巻方法と巻数を同じように設計されて記載され、それに対応する磁気コア910a、920aもまた記載されている。誘導コイル800aの巻方法は、誘導コイル800の巻方法と同じであり、それに関する説明は省略する。誘導コイル800aにおいて、幅部分(x)は横断面図の上側層820aと下側層840aの間の空間(Sa)に面しており、それによって、更に強力な交流磁場が加熱処理体に向けられる。しかしながら、狭い部分(y)は、上層820aと下層840aの間の空間(Sa)の幅を限定するものではない。上記誘導コイル800aに対応する磁気コアの形状に関して、図5Dにおいては、誘導コイル800aの広い幅部分(x)のため、溝の大きさは、図4Dのそれより大きくなっている。この理由は、上側磁気コア910aの内部から発生する磁束は、外側部分922aへの漏れが最小になるように下側磁気コア920aの内側924aに導入されているからである。
【0050】
図6A〜6Dにおいて、四角状横断面810bを有する誘導コイル800bが平面状態において2巻によって巻き取られている。巻き取り方法を明確にするために、図6Cは、誘導コイル800bの平面図、正面図、底面図、及び側面図を示している。
【0051】
上側の端(A)で開始する誘導コイル800bは、第1巻として、821b、822b、823b、824b、825b部分を経て半時計回りに平面を形成するように巻かれ、続いて、第2巻として第1巻の内側に826b、827b、828b、829b部分を経て反時計回りに平面を形成するように巻かれ、上側層840bを形成する。それから、誘導コイル800は、829部分から上方に突き出し、それ自身が接触しないように水平面上を831b、832b、833b、834b部分を介して回転される。そして、誘導コイル800bは、下側層840bを形成するために上側層820bと同じ巻方向、巻数で巻かれ、最終的に下側の端(A’)に達する。
【0052】
図6Dは、2巻として巻かれた誘導コイル800bに組み込まれる磁気コアの例を示している。図6Dからわかるように、磁気コアは、誘導コイル800bの第1巻と第2巻の間には挿入されていない。
【0053】
上記の形状は、単に具体例として示したものであって、それらの種々の修正を加えたものも本発明の範囲に含まれる。
【0054】
図7Aと7Bは、図6Aの誘導コイル800bと磁気コア900bからなる装置を用いたシミュレーション実験の結果を示す。シミュレーションの結果から、誘導磁束が分布され強化されていることがわかる。
なお、シミュレーションの条件は下記の通りである。
磁気コア:物質/大きさ/長さ:鉄粉/160mm/400mm
誘導コイルの巻数:2巻
磁気コアの上部と下部のギャップ:30mm
使用した電流;100A
周波数:450kHz
【0055】
図7Aと7Bによると、誘電コイル800bにより発生する磁束(矢印)は、磁気コアによって、上側層820bと下側層840bの間に集中されている。磁束は、両層の820b、840bの間の空間(Sb)に置かれた加熱処理体上に垂直に加えられ、半導体フィルムに平行に磁気力を発生させる。図面から分かるように、磁束は、磁気コア920bの内側部924b内で、高密度で高強力な電磁力を発生する。加熱処理体は、図7Aに示されている方向に移動させて内側部824bを通過する。
【0056】
本発明において請求している装置の用途は、本発明の目的(例えば、アモルファスシリコンの結晶化、ドーパントの活性化)には限定されない。本発明の装置は、他の用途、例えば、インジウム−チン−オキサイド(ITO)の低温加熱処理、表示装置のガラス(又はプラスチック)上の金属フィルム、マイクロエレクトロニクス、及び太陽電池工業の分野で用いることができる。さらにまた、熱感受性の非導電性基板(典型的には、ガラス又はプラスチック)上の導体又は半導体の加熱処理を最小限のサーマルバジェットで行う必要のある多くの他のプロセスにおいて、同じ手段を用いることができる。
【0057】
前述の一般的な説明、及び図面による本発明の詳細な説明の両方とも典型的な例を説明したものであって、本発明はこれらのみに限定されるものではない。
また、上述のように、本発明は、明らかな修正及び変更も可能であることは明らかである。かかる変更は、本発明の目的及び範囲から外れるものとはみなされないし、当技術分野で通常の技術を有する者にとって明らかであるようなすべての修正は本発明の範囲に含まれるものである。
【0058】
【発明の効果】
本発明の装置によれば、熱感受性の非導電性基板上の半導体フィルムは、最低限のサーマルバジェットで熱感受性の非導電性基板を損傷することなく加熱処理される。
【図面の簡単な説明】
【図1】本発明の低温熱処理装置に基づく低温加熱処理システムの概要を説明する図である。
【図2】図2Aと2Bは、それぞれ、第2番目の予備加熱チャンバー、誘導加熱装置及び第1冷却チャンバーの斜視図及び平面図である。
【図3】本発明による誘導加熱装置の好ましい具体例の分解された状態の斜視図である。
【図4】本発明の誘導コイルとそれに対応する磁気コアの好ましい具体例の組立状態と分解状態の斜視図、平面図、側面図である。
【図5】本発明の誘導コイルとそれに対応する磁気コアの他の好ましい具体例の組立状態と分解状態の斜視図、平面図、側面図である。
【図6】本発明の誘導コイルとそれに対応する磁気コアの別の好ましい具体例の組立状態と分解状態の斜視図、平面図、側面図、底面図である。
【図7】図6Aの誘導コイルと磁気コアからの磁気束の分布と強度に関するシミュレーション図である。

Claims (11)

  1. 熱感受性の非導電性基板上の半導体フィルムを低温加熱処理する装置であって、
    (a)電磁力が半導体フィルムの平面方向に平行に発生するように上側層と下側層を連続的に形成させた誘導コイルであって、熱感受性の非導電性基板とその上に堆積された半導体フィルム(以下、加熱処理体ということがある)を、上記上側層と上記下側層の間の空間に移動させることができる誘導コイル、
    (b)上記上側層と上記下側層の外部表面をそれぞれ覆う磁気コア、及び
    (c)加熱処理体の上記上側層と下側層の間の空間への移動に先だって誘導加熱のために加熱処理体を加熱する予備加熱部であって、加熱処理体の半導体フィルムが、基板の使用を可能にする最小限のサーマルバジェットで誘導加熱される範囲まで加熱されるようになされている予備加熱部
    からなる装置。
  2. 上記半導体フィルムが、アモルファスシリコンフィルム又は結晶シリコンフィルム系のシリコンフィルムであり、上記熱感受性の非導電性基板が、ガラス又はプラスチック基板であることを特徴とする請求項1に記載の装置。
  3. 上記シリコンフィルムが、結晶化のためにガラス基板上に堆積したアモルファスフィルム、又は電気活性化のためにドーパント(n−型又はp−型)をイオン打ち込みした多結晶シリコンフィルムであることを特徴とする請求項2に記載の装置。
  4. 上記誘導コイルは、上側の端で開始して1又は2以上の巻数で平面状に巻かれて、その上側の端に戻って上側層を形成し、続いて、上記誘導コイルは、上側の端に対応する下側の端で開始して1又は2以上の巻数で平面状に巻かれてその下側の端に戻って下側層を形成していることを特徴とする請求項1に記載の装置。
  5. 上記上側又は下側層を形成するための誘導コイルの巻層数が、さらに強化された交流磁束を発生させるために2以上であることを特徴とする請求項4に記載の装置。
  6. 上記磁気コアは、積層された金属コア又はフェライトコア製であり、上側と下側の層を形成するために平面状に巻かれた誘導コイルの外部表面と中心部分を同時に覆うように形成されていることを特徴とする請求項1に記載の装置。
  7. 上記予備加熱部の加熱温度が、200〜600℃の範囲であることを特徴とする請求項1に記載の装置。
  8. 上記予備加熱部において、抵抗加熱源が、加熱処理体の周りの雰囲気を均一に加熱するために用いられ、それらを全体的に加熱することにより基板の損傷を最小限にすることを特徴とする請求項1に記載の装置。
  9. 上記予備加熱部において、加熱板が、高抵抗で熱伝導性に優れる電気的に非導電性の材料からなり、加熱板上に載せた加熱処理体を加熱板からの伝導熱によって加熱することを特徴とする請求項1に記載の装置。
  10. 上記予備加熱部において、加熱板が、高導電性の金属又はグラファイト材料から製造され、加熱板を加熱板の上側、下側又は横側に設けられた誘導コイルからの誘導加熱により加熱され、加熱処理体は加熱板からの伝導熱により加熱されることを特徴とする請求項1に記載の装置。
  11. 上記加熱処理が、アモルファスシリコンの固相結晶化、金属−誘導結晶化又は金属−誘導側面結晶化、又はイオン打ち込み多結晶シリコンのドーパント活性であることを特徴とする請求項1に記載の装置。
JP2002142517A 2002-04-19 2002-05-17 低温下における半導体フィルムの加熱処理装置 Expired - Fee Related JP4074777B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2002-021503 2002-04-19
KR10-2002-0021503A KR100456470B1 (ko) 2002-04-19 2002-04-19 반도체 막의 저온 열처리 장치

Publications (2)

Publication Number Publication Date
JP2003318182A JP2003318182A (ja) 2003-11-07
JP4074777B2 true JP4074777B2 (ja) 2008-04-09

Family

ID=28673107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002142517A Expired - Fee Related JP4074777B2 (ja) 2002-04-19 2002-05-17 低温下における半導体フィルムの加熱処理装置

Country Status (5)

Country Link
US (1) US6747254B2 (ja)
EP (1) EP1355346B1 (ja)
JP (1) JP4074777B2 (ja)
KR (1) KR100456470B1 (ja)
DE (1) DE60217646T2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2486862C (en) * 2002-05-30 2011-08-09 Nexicor Llc Induction seaming tapes, systems and methods
US6784017B2 (en) * 2002-08-12 2004-08-31 Precision Dynamics Corporation Method of creating a high performance organic semiconductor device
JP4796056B2 (ja) * 2004-05-12 2011-10-19 ヴァイアトロン・テクノロジーズ・インコーポレーテッド 半導体素子の熱処理システム
KR101015595B1 (ko) * 2005-02-28 2011-02-17 주식회사 비아트론 반도체 소자의 열처리 시스템
WO2005109486A1 (en) 2004-05-12 2005-11-17 Viatron Technologies Inc. System for heat treatment of semiconductor device
KR100580640B1 (ko) * 2004-12-17 2006-05-16 삼성전자주식회사 다결정 실리콘 필름의 제조방법 및 이를 이용한 적층형트랜지스터의 제조방법
KR101236514B1 (ko) * 2006-03-30 2013-02-21 엘지디스플레이 주식회사 반도체막 열처리 장치
FR2911130B1 (fr) * 2007-01-05 2009-11-27 Saint Gobain Procede de depot de couche mince et produit obtenu
KR100901343B1 (ko) * 2007-07-23 2009-06-05 (주)실리콘화일 결정질 반도체 박막 제조 방법
US7943447B2 (en) * 2007-08-08 2011-05-17 Ramesh Kakkad Methods of fabricating crystalline silicon, thin film transistors, and solar cells
ES2373755T3 (es) * 2008-03-20 2012-02-08 Komax Holding Ag Dispositivo de soldadura para conectar células solares.
US20100038358A1 (en) * 2008-03-20 2010-02-18 Dingle Brad M Inductive soldering device
JP5213594B2 (ja) 2008-09-04 2013-06-19 東京エレクトロン株式会社 熱処理装置
TW201117672A (en) * 2009-11-09 2011-05-16 Univ Nat Formosa Induction heating coil set
KR101372424B1 (ko) * 2010-03-05 2014-04-18 주식회사 비아트론 결정질 실리콘 박막 형성 방법 및 이를 위한 결정질 실리콘 박막 형성 장치
WO2012018110A1 (ja) * 2010-08-06 2012-02-09 アロニクス株式会社 太陽電池素子の接続装置
DE102011010216A1 (de) 2011-02-03 2012-08-09 Pst Products Gmbh Pulsschweißgerät zur Blechverschweißung
US8926321B2 (en) * 2011-04-25 2015-01-06 Institute of Microelectronics, Chinese Academy of Sciences Heating method for maintaining a stable thermal budget
US9883551B2 (en) * 2013-03-15 2018-01-30 Silgan Containers Llc Induction heating system for food containers and method
KR102206757B1 (ko) * 2014-04-04 2021-01-25 엘지전자 주식회사 유도 가열 장치 및 이를 이용한 유도 가열 방법
WO2015164174A1 (en) 2014-04-24 2015-10-29 Silgan Containers Llc Food container induction heating system having power based microbial lethality monitoring
KR101829970B1 (ko) 2016-02-01 2018-02-19 연세대학교 산학협력단 산화물 박막 트랜지스터 및 그 제조 방법
JP2020520129A (ja) 2017-05-10 2020-07-02 マクマホン, シェーン トマスMCMAHON, Shane Thomas 薄膜結晶化プロセス
US20200029396A1 (en) * 2018-06-12 2020-01-23 Carnegie Mellon University Thermal processing techniques for metallic materials
US11791159B2 (en) 2019-01-17 2023-10-17 Ramesh kumar Harjivan Kakkad Method of fabricating thin, crystalline silicon film and thin film transistors
US11562903B2 (en) 2019-01-17 2023-01-24 Ramesh kumar Harjivan Kakkad Method of fabricating thin, crystalline silicon film and thin film transistors
CN110181925A (zh) * 2019-06-17 2019-08-30 徐佳辉 一种太阳能板交替式层压设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1913676A1 (de) * 1969-03-18 1970-09-24 Siemens Ag Verfahren zum Abscheiden von Schichten aus halbleitendem bzw. isolierendem Material aus einem stroemenden Reaktionsgas auf erhitzte Halbleiterkristalle bzw. zum Dotieren solcher Kristalle aus einem stroemenden dotierenden Gas
US4263336A (en) * 1979-11-23 1981-04-21 Motorola, Inc. Reduced pressure induction heated reactor and method
US5578521A (en) * 1986-11-20 1996-11-26 Nippondenso Co., Ltd. Semiconductor device with vaporphase grown epitaxial
EP1271620B1 (en) * 2001-06-21 2013-05-29 Hyoung June Kim Method and apparatus for heat treatment of semiconductor films

Also Published As

Publication number Publication date
EP1355346A3 (en) 2004-12-15
US20030197007A1 (en) 2003-10-23
DE60217646D1 (de) 2007-03-08
US6747254B2 (en) 2004-06-08
KR20030083099A (ko) 2003-10-30
EP1355346A2 (en) 2003-10-22
DE60217646T2 (de) 2007-10-25
KR100456470B1 (ko) 2004-11-10
JP2003318182A (ja) 2003-11-07
EP1355346B1 (en) 2007-01-17

Similar Documents

Publication Publication Date Title
JP4074777B2 (ja) 低温下における半導体フィルムの加熱処理装置
EP1271620B1 (en) Method and apparatus for heat treatment of semiconductor films
US7928021B2 (en) System for and method of microwave annealing semiconductor material
JP2011503883A (ja) 粒子ビーム補助による薄膜材料の改良
US20050186723A1 (en) Methods and apparatuses for heat treatment of semiconductor films upon thermally susceptible non-conducting substrates
KR101129038B1 (ko) 인라인 기판처리 장치
US8664116B2 (en) Heat treatment method for growing silicide
CN104641730B (zh) 等离子体处理装置以及等离子体处理方法
TW200307315A (en) Dopant diffusion and activation control with athermal annealing
JP4796056B2 (ja) 半導体素子の熱処理システム
TW200533775A (en) Method and apparatus for heat treatment of film, manufacturing method of film semiconductor element, and electro-optics device
JP6450932B2 (ja) プラズマ処理装置及び方法
KR100387522B1 (ko) 열안정성이 취약한 비전도성 기판상의 반도체 박막의열처리 장치 및 방법
US10283367B2 (en) Hydrogenation annealing method using microwave
JP3028467B2 (ja) 電磁加熱型活性化アニール装置
CN112385028B (zh) 低热量预算退火
KR20170120526A (ko) 마이크로파를 이용한 인라인타입 수소화 열처리 방법
US11621168B1 (en) Method and system for doping semiconductor materials
KR100650402B1 (ko) 실리콘 박막의 금속 불순물 제거 방법
Thompson et al. Electromagnetic fast firing for ultrashallow junction formation
CN116053356A (zh) 一种大面积碲化镉薄膜芯片的退火装置、制备方法及一种退火方法
JP2005005463A (ja) 急速エネルギー伝送のアニール装置及び方法
KR20170115975A (ko) 시분할 조사되는 마이크로파를 이용한 수소화 열처리 방법
JPH1187354A (ja) 半導体ウエハの加熱処理方法及びその加熱処理装置
KR20040107755A (ko) 급속 에너지 전이 어닐링을 위한 장치 및 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080128

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110201

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110201

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120201

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120201

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130201

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130201

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140201

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees