CN101720496A - 制造结晶半导体薄膜的方法 - Google Patents

制造结晶半导体薄膜的方法 Download PDF

Info

Publication number
CN101720496A
CN101720496A CN200880023163A CN200880023163A CN101720496A CN 101720496 A CN101720496 A CN 101720496A CN 200880023163 A CN200880023163 A CN 200880023163A CN 200880023163 A CN200880023163 A CN 200880023163A CN 101720496 A CN101720496 A CN 101720496A
Authority
CN
China
Prior art keywords
low concentration
semiconductor layer
substrate
concentration semiconductor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200880023163A
Other languages
English (en)
Inventor
李炳洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix System IC Inc
Original Assignee
Siliconfile Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconfile Technologies Inc filed Critical Siliconfile Technologies Inc
Publication of CN101720496A publication Critical patent/CN101720496A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供了一种通过使用光电荷的感应加热制造在非晶态的或者多晶的基片(例如，玻璃基片、陶瓷基片和塑料基片)上形成的结晶半导体薄膜的方法。制造结晶半导体薄膜的该方法包括在廉价的非晶态的或者多晶的基片(例如，玻璃基片、陶瓷基片和塑料基片)上形成低浓度半导体层的过程和通过使用光电荷的感应加热方法使低浓度半导体层结晶的过程。因此，通过低生产成本的简单过程，可以获得比通常的非晶态的或者多晶的半导体薄膜具有更好的特性的低浓度半导体薄膜。

Description

制造结晶半导体薄膜的方法
技术领域
本发明涉及制造结晶半导体薄膜的方法，更具体地，涉及在非晶基片或者多晶基片上形成低浓度结晶半导体薄膜的方法。
背景技术
通常，适合于开关设备的MOSFET包括通过控制栅极转换成导体的通道区域、开关设备两侧的高浓度电极(漏极和源极)、栅极氧化层和栅极，它们是通过执行注入工艺和其它通常的半导体工艺形成的。通道区域由具有大约1019/Cm3或者更低的杂质浓度的低浓度半导体薄膜组成。用于形成通道区域的低浓度半导体薄膜成为用于确定开关特性的重要因素，并且需要使低浓度半导体薄膜结晶。
作为由硅(Si)制成的传统的低浓度半导体薄膜，主要使用了氢化非晶硅薄膜(a-Si:H)、微晶硅薄膜(uc-Si)和晶体生长硅薄膜。
用于制造大尺寸LCD的氢化非晶硅薄膜或者微晶硅薄膜(uc-Si)具有的优势是可以用简单的制造方法制造薄膜。但是，因为在薄膜中包括很多缺陷，电荷的移动性低并且生命周期短，使得开关设备的开关特性不好。另一方面，用于制造小尺寸的高画面质量LCD的晶体生长硅薄膜具有的优势是由于电荷好的移动性和长的生命周期，开关设备的开关特性好。但是，该薄膜具有的劣势是使硅结晶的工艺复杂并且制造晶体生长硅薄膜需要长的时间。
作为利用所有这些方法的一个实施例，已经有人提出了使低浓度半导体薄膜结晶的方法。已经研究了使低浓度半导体薄膜结晶的多种方法。作为最通常的方法，存在沉积非晶态半导体薄膜并且执行热处理的方法。但是，该方法的缺陷在于用于结晶过程的时间太长。例如，使在康宁玻璃(Corning glass)上沉积的硅薄膜结晶的工艺需要在大约700℃下进行大约4个小时或者更长时间的热处理。因此，低浓度结晶硅薄膜的生产率非常低。
作为另一个实施例，存在MIC(金属诱导结晶)方法。在MIC方法中，将硅沉积在由铝(Al)、镍(Ni)等制成的金属薄层上，然后，在450℃或者更低的温度下执行热处理，从而使金属元素和硅位错并且使硅结晶。因为该方法利用了低温度热处理，因此该方法的优势是减轻了对于下层基片的材料的限制。但是，因为在结晶的硅薄膜中包括许多金属杂质，所以该方法具有的不足是设备特性的恶化。
作为另一个实施例，存在通过感应加热过程使非晶硅层结晶的方法。
图1说明了通过感应加热过程制造结晶半导体薄膜的一般方法。现在，将参照图1简要描述通过感应加热过程使非晶硅层结晶的方法。
首先，在基片110的上部形成扩散势垒120和非晶硅层130。非晶硅130布置在感应线圈152的下方。然后，将由电流发生器151产生的交变电流应用为流经感应线圈152，使得交变磁场影响非晶硅层130。
交变磁场使感应线圈下方的非晶硅层130的一部分(b)中的载流子旋转，以便进行欧姆加热(Ohmic Heating)。因此，部分(b)变成流态，并且通过使用固态部分(a)和(c)作为晶种，流态部分在部分(b)和固态部分(a)和(c)之间的接口(d)中结晶。然后，非晶硅层130朝着特定方向(e)移动，从而使其它部分(c)结晶。
因为在感应地加热的部分中产生的热依赖于例如自由电子的载流子的数量，因此该方法可以适用于具有高杂质浓度的硅薄膜。但是，因为用于制造开关设备的低浓度半导体薄膜具有相对地少的载流子数量，因此该方法的不足之处是不适合于低浓度的半导体薄膜。因此，为了使用该方法形成低浓度的结晶半导体薄膜，在结晶了高浓度的半导体薄膜之后需要单独的降低杂质浓度的过程。
为了通过感应加热结晶低浓度半导体薄膜，需要预热过程用于将低浓度半导体薄膜的温度增加到高温，以便产生足够数量的热电子。所产生的热电子用作感应加热的载流子。但是，因为预热的温度随着半导体薄膜的杂质浓度的降低而增加。因此，对用于串接低浓度半导体薄膜的下层基片的材料类型具有限制。
发明内容
本发明涉及在不使用单独的预热过程的情况下通过由外部光源产生的光电荷的感应加热制造结晶低浓度半导体薄膜的方法。
根据本发明的一个方面，本发明提供了制造结晶半导体薄膜的方法，所述方法包括以下步骤：(a)在基片上形成低浓度半导体层；(b)通过用光照射所述低浓度半导体层，生成光电荷；和(c)通过在所述低浓度半导体层上执行感应加热，使所述低浓度半导体层结晶。
附图说明
图1是说明了用于通过使用通常的感应加热方法制造结晶半导体薄膜的过程的视图；
图2是说明了根据本发明的一个实施方式制造结晶半导体薄膜的方法的流程图；
图3是说明了在图2示出的制造结晶半导体薄膜的方法中使用光电荷的感应加热过程的实施例的视图。
具体实施方式
在下文中，将参照附图详细地描述本发明的实施方式。
图2是说明了根据本发明的实施方式制造结晶半导体薄膜的方法的流程图。根据本发明的制造结晶半导体薄膜的方法200包括低浓度半导体层形成步骤S210、光电荷生成步骤S220和低浓度半导体层结晶步骤S230。
图3是在图2示出的制造结晶半导体薄膜的方法中使用光电荷的感应加热过程的实施例的视图。将参照图3示出的使用光电荷的感应加热过程的实施例300描述图2示出的制造结晶半导体薄膜的方法200。
-低浓度半导体层形成步骤
在低浓度半导体层形成步骤S210中，通过使用PECVD(等离子体增强的化学气相沉积)方法或者PVD(物理气相沉积)方法，例如，电子束蒸发法和溅射法，在基片310的上部上形成包含1014/Cm3到1019/Cm3的杂质的低浓度半导体层320。在下文中，“低浓度半导体层”表示包含1014/Cm3到1019/Cm3的杂质的半导体层。如众所周知的，低浓度半导体层320可包括硅作为主要组成部分。
通常，基片310可以是单晶硅基片。因为基片310是直接用于制造例如开关设备的半导体设备的一部分，所以例如玻璃基片、塑料基片和陶瓷基片的低价非晶基片或者多晶基片可以用作基片310。
在低浓度半导体层320形成在基片310的上部之前，可以进一步包括形成扩散势垒315的步骤S205。在基片310具有多晶结构的情况下或者在基片310的成分可扩散进低浓度半导体层320的情况下，扩散势垒315是有作用的。例如，在钠钙玻璃(soda lime glass)用作基片310的情况下，钠钙玻璃的钠(Na)成分可以扩散进低浓度半导体层320，因而，设备特性可能恶化。因此，Al2O3的扩散势垒315可以形成为具有大约50纳米(nm)的厚度，以便防止基片310的成分扩散进低浓度半导体320。
扩散势垒315可以由例如SiO2、Al2O3、Y2O3、ZrO2、HfO2、SrO、TiO2、Ta2O5、ZnO、In2O3、MgO、Fe2O3和SrTiO3的氧化物制成，或者由例如AIN、GaN、InN、Si3N4和TiN的氮化物制成。氧化物可以包括例如La2O3的镧氧化物、Lu2O3、CeO2、Dy2O3、Eu2O3、Ho2O3和Er2O3。
在低浓度半导体层形成步骤S210中形成的低浓度半导体层320具有非晶态的结构或者多晶结构，例如，纳米结晶结构。为了将低浓度半导体层320用于形成例如开关设备的半导体设备的过程，需要用于在高温下使非晶态或者多晶的低浓度硅层320重结晶的结晶过程。因此，本发明包括光电荷生成步骤S220和低浓度硅层结晶步骤S230。
-光电荷生成步骤
在光电荷生成步骤S220中，用光(330)照射低浓度半导体层320，以在低浓度半导体层320的表面上生成电子-空穴对。由光照330产生的电子-空穴对称为光电荷。
在后面描述的低浓度半导体层结晶步骤S320中，通过例如自由电子的载流子的运动感应地加热低浓度半导体层320，然后，执行结晶。但是，因为低浓度半导体层320不具有足够的载流子来感应加热，因此需要生成光电荷以便增加载流子的数量。
根据低浓度半导体层320的能隙(energy gap)选择所照射的光。例如，在低浓度半导体层320由非晶硅制成的情况下，可照射对应于红色到蓝色可见光、在大约1.8电子伏特(eV)到3.0eV的能量范围中的可见光。在这个波长范围内，非晶硅的吸光度比结晶硅的吸光度大20倍左右或者更多倍。因此，如果在非晶硅上照射以上能量范围内的光，那么将在非晶硅的表面上生成许多光电荷。
光电荷的数量与光的照射时间和强度成比例增加。随着光的照射时间更长和光的强度更高，光电荷的数量增加。因此，生成的光电荷成为足以用于在后面描述的低浓度半导体层结晶步骤S230中感应加热的载流子。
-低浓度半导体层结晶步骤
在低浓度半导体层结晶步骤S230中，对低浓度半导体层320进行感应加热，然后，使低浓度半导体层320结晶。
如果没有光电荷生成步骤S220，在低浓度半导体层320上则仅存在由热产生的少量的热电子。在室温下，存在浓度大约为1015/Cm3的电子和空穴。因此，由于交变磁场感生的电流非常小，因此由欧姆加热生成的热非常少。虽然可以使用外部热源来加热低浓度半导体层320以便增加热电荷的密度，但存在的问题是也加热了下面的基片310。因此，如果由光照射330产生光电荷，则可以获得感应加热需要的大量的载流子，而不会增加位于低浓度半导体层320下面的基片310的温度。
下面介绍低浓度半导体层结晶步骤S230的详细过程。
感应加热装置包括用于供应交变电流的电流发生器341和用于感生交变电流的感应线圈342。当电流发生器341供应的交变电流被感应到感应线圈342时，由于流过感应线圈342的交变电流，感应线圈342产生交变磁场。交变磁场作用于感应线圈342下方的低浓度半导体层320。
外部交变磁场将电子-空穴对的电子和空穴朝着相反的方向加速。朝着相反方向加速的电子和空穴在外部磁场的作用下旋转。通过在交变磁场作用下的光电荷的旋转，位于低浓度半导体层320的感应线圈342下方的一部分(b)受到欧姆加热。
通过使用光电荷的欧姆加热，感应线圈342下方的部分(b)的温度增加到超过熔点，使得部分(b)变成流态，然后，使流态部分结晶。当在其上面形成了低浓度半导体层320的基片310朝着特定方向(e)移动时，使穿过感应线圈342的部分(a)结晶，以变为低于熔点的固态。通过使用固态部分作为晶种，在流态部分(b)和其它固态部分(a、c)之间的接口(d)中执行低浓度半导体层320的结晶。
在低浓度半导体层320形成之前形成前述的SiO2、Al2O3、Si3N4等扩散势垒315的情况下，可以将扩散势垒315用作晶种。因此，通过使用扩散势垒315作为晶种，在流态部分(b)和其它固态部分(a)和(c)之间的接口中执行低浓度半导体层320的结晶。例如，在基片310由玻璃制成并且低浓度半导体层320由硅制成的情况下，如果在基片310的上部上形成了由Al2O3制成的扩散势垒315，成分Al2O3则可以用作晶种用于硅的结晶。
可从低浓度半导体层320的一侧向另一侧沿着特定方向(e)在任意地划分的区域((a)-＞(b)-＞(c))上顺序地执行低浓度半导体层320的结晶。更具体地，当完成部分(a)的结晶时，在部分(b)中产生光电荷，并且执行部分(b)的结晶。当完成了部分(b)的结晶时，在部分(c)中产生光电荷，并且执行部分(c)的结晶。
在结晶过程中，可将基片310保持在适合的低温下。例如，如果基片310是由玻璃(也就是说，绝缘体)制成的，在低浓度半导体结晶步骤S230中则在基片310上没有感应出电流，因此，没有通过感应加热产生热量。因为热仅通过基片310和低浓度半导体层320之间的热接触流进基片310中，因此可通过调整照射光的强度、流经感应线圈342的电流强度和基片310的移动速度将基片310保持在低温下。因此，可以有选择地仅融化低浓度半导体层320，而不影响低浓度半导体层320下面的基片310。
虽然在图2中分别地说明了光电荷产生步骤S220和低浓度半导体层结晶步骤S230，以便阐明通过使用光电荷的感应加热执行低浓度半导体层320的结晶，但是，在执行用于产生光电荷的照射330的状态下，向感应线圈342应用交变电流以便使低浓度半导体层320结晶，并且，在向感应线圈342应用交变电流的状态下也连续地执行光照射330。
如上描述，在光电荷生成步骤S220中，通过光照射330，在低浓度半导体层320的表面上生成电子-空穴对，并且在低浓度半导体层结晶步骤S230中，电子-空穴对的电子和空穴通过交变磁场而彼此分离并旋转，以便产生热量。因此，在根据本发明的制造方法中，因为可通过前述的简单过程制造多晶低浓度半导体薄膜，因此可以省略在传统的高浓度半导体薄膜的结晶之后减少杂质浓度的单独的过程。
此外，因为可以将感应线圈342制造为具有较大长度，因此可以在短时间内以低成本的过程制造具有大面积的结晶低浓度半导体薄膜。
尽管已经关于本发明的示例性实施方式特别地示出和描述了本发明，本领域的技术人员将理解，在不背离如权利要求定义的本发明的精神和保护范围的条件下，可以在本发明内进行多种形式上的和细节上的改变。
工业适用性
在根据本发明制造结晶半导体薄膜的方法中，因为通过光照射在低浓度半导体层上生成光电荷，因此可以容易地获得接近单晶的低浓度半导体薄膜，而无需单独的预热过程。此外，可通过使用廉价的过程在短时间内获得大尺寸的再结晶的低浓度半导体薄膜。
此外，在根据本发明的制造结晶半导体薄膜的方法中，因为可在不增加半导体层下方的基片的温度的情况下使半导体层结晶，因此可以将具有低熔点的廉价的基片(例如，玻璃基片、陶瓷基片和塑料基片)用作下层基片。
此外，因为根据按照本发明制造结晶半导体薄膜的方法制造的半导体薄膜具有低浓度，所以载流子(电荷)具有长寿命和高移动性，从而该半导体薄膜可以适用于开关设备。

Claims (9)

1.一种制造结晶半导体薄膜的方法，所述方法包括以下步骤：
(a)在基片上形成低浓度半导体层；
(b)通过用光照射所述低浓度半导体层来生成光电荷；和
(c)通过在所述低浓度半导体层上执行感应加热，使所述低浓度半导体层结晶。
2.根据权利要求1所述的方法，其中，所述步骤(c)包括以下步骤：
(c1)通过使交变电流流经感应线圈，在所述低浓度半导体层上生成交变磁场；
(c2)通过所生成的交变磁场加速所述光电荷；
(c3)由于所述光电荷的所述加速，加热所述低浓度半导体层位于所述感应线圈下方的部分，以便将所述部分变成流态；和
(c4)使所述流态部分结晶。
3.根据权利要求2所述的方法，其中，在所述步骤(c4)中，通过使用固态部分作为晶种，在所述流态部分和固态部分之间的接口中执行结晶。
4.根据权利要求1所述的方法，其中，所述低浓度半导体层包括浓度为1014/Cm3到1019/Cm3的杂质。
5.根据权利要求1所述的方法，其中，在所述步骤(b)中，所述照射光具有1.8eV到3.0eV的能量。
6.根据权利要求1所述的方法，其中，在所述步骤(a)中，在所述基片上形成了扩散势垒之后，形成所述低浓度半导体层。
7.根据权利要求6所述的方法，其中，所述扩散势垒由氧化物或者氮化物制成。
8.根据权利要求1所述的方法，其中，所述基片是非晶基片或者多晶基 片。
9.根据权利要求6所述的方法，其中，在所述步骤(c)中，通过使用所述扩散势垒作为晶种，执行所述低浓度半导体层的结晶。
CN200880023163A 2007-07-23 2008-07-15 制造结晶半导体薄膜的方法 Pending CN101720496A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2007-0073304 2007-07-23
KR1020070073304A KR100901343B1 (ko) 2007-07-23 2007-07-23 결정질 반도체 박막 제조 방법
PCT/KR2008/004145 WO2009014337A2 (en) 2007-07-23 2008-07-15 Method of manufacturing crystalline semiconductor thin film

Publications (1)

Publication Number Publication Date
CN101720496A true CN101720496A (zh) 2010-06-02

Family

ID=40281956

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880023163A Pending CN101720496A (zh) 2007-07-23 2008-07-15 制造结晶半导体薄膜的方法

Country Status (6)

Country Link
US (1) US8030190B2 (zh)
EP (1) EP2171746A4 (zh)
JP (1) JP2010534412A (zh)
KR (1) KR100901343B1 (zh)
CN (1) CN101720496A (zh)
WO (1) WO2009014337A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000530A (zh) * 2012-11-13 2013-03-27 深圳丹邦投资集团有限公司 顶栅氧化物薄膜晶体管的制造方法
CN103560077A (zh) * 2013-11-13 2014-02-05 京东方科技集团股份有限公司 一种多晶硅薄膜基板制作方法
CN110741460A (zh) * 2017-05-10 2020-01-31 沙恩·汤马斯·麦克马洪 薄膜结晶工艺

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0806746D0 (en) 2008-04-14 2008-05-14 Ucl Business Plc Membrane
EP2477212A1 (de) * 2008-06-09 2012-07-18 Dritte Patentportfolio Beteiligungsgesellschaft mbH & Co. KG Polykristalline Silizium-Dünnschichten hergestellt durch Titan-unterstützten Metall-induzierten Schichtaustausch

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2513659A1 (fr) * 1981-09-29 1983-04-01 Centre Nat Rech Scient Procede de recuit superficiel par energie micro-onde pulsee de materiaux semi-conducteurs
JP2510157B2 (ja) * 1986-03-31 1996-06-26 キヤノン株式会社 半導体の改質処理方法
JP3221251B2 (ja) * 1994-09-09 2001-10-22 ソニー株式会社 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法
DE69601424T2 (de) 1996-06-27 1999-06-02 Wacker Siltronic Halbleitermat Verfahren und Vorrichtung zur Steuerung des Kristallwachstums
JP3389022B2 (ja) 1996-09-27 2003-03-24 シャープ株式会社 半導体装置
JP4098377B2 (ja) * 1996-09-30 2008-06-11 株式会社東芝 多結晶半導体膜の製造方法
US5970368A (en) * 1996-09-30 1999-10-19 Kabushiki Kaisha Toshiba Method for manufacturing polycrystal semiconductor film
JP2000082679A (ja) 1998-07-08 2000-03-21 Canon Inc 半導体基板とその作製方法
JP2002175984A (ja) 2000-12-08 2002-06-21 Sharp Corp 半導体装置の製造方法
JP4959876B2 (ja) * 2001-02-26 2012-06-27 株式会社半導体エネルギー研究所 装置
JP3973849B2 (ja) * 2001-03-09 2007-09-12 住友重機械工業株式会社 レーザアニール方法
JP4289816B2 (ja) * 2001-03-22 2009-07-01 シャープ株式会社 半導体装置及びその製造方法
JP5130463B2 (ja) * 2001-03-28 2013-01-30 独立行政法人産業技術総合研究所 薄膜半導体素子の製造方法
KR100456470B1 (ko) 2002-04-19 2004-11-10 주식회사 비아트론 반도체 막의 저온 열처리 장치
KR100618614B1 (ko) * 2003-09-02 2006-09-08 진 장 플렉서블 금속 기판 상의 실리콘 박막 형성 방법
JP2005294744A (ja) * 2004-04-05 2005-10-20 Bridgestone Corp 半導体材料の結晶化方法及び光触媒の製造方法
US7192818B1 (en) * 2005-09-22 2007-03-20 National Taiwan University Polysilicon thin film fabrication method
KR100793607B1 (ko) * 2006-06-27 2008-01-10 매그나칩 반도체 유한회사 에피텍셜 실리콘 웨이퍼 및 그 제조방법
US8569155B2 (en) * 2008-02-29 2013-10-29 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000530A (zh) * 2012-11-13 2013-03-27 深圳丹邦投资集团有限公司 顶栅氧化物薄膜晶体管的制造方法
CN103000530B (zh) * 2012-11-13 2015-05-20 深圳丹邦投资集团有限公司 顶栅氧化物薄膜晶体管的制造方法
CN103560077A (zh) * 2013-11-13 2014-02-05 京东方科技集团股份有限公司 一种多晶硅薄膜基板制作方法
CN110741460A (zh) * 2017-05-10 2020-01-31 沙恩·汤马斯·麦克马洪 薄膜结晶工艺

Also Published As

Publication number Publication date
WO2009014337A2 (en) 2009-01-29
KR20090010311A (ko) 2009-01-30
KR100901343B1 (ko) 2009-06-05
US8030190B2 (en) 2011-10-04
US20100330785A1 (en) 2010-12-30
EP2171746A4 (en) 2013-07-10
EP2171746A2 (en) 2010-04-07
JP2010534412A (ja) 2010-11-04
WO2009014337A3 (en) 2009-04-02

Similar Documents

Publication Publication Date Title
KR100437296B1 (ko) 박막트랜지스터및그제조방법
CN101720496A (zh) 制造结晶半导体薄膜的方法
JP2002246310A (ja) 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
KR100650343B1 (ko) 박막 트랜지스터 및 그 제조방법
CN101395706A (zh) 利用焦耳加热晶化非晶硅的方法
TW201209890A (en) Method of forming polycrystalline silicon layer, method of manufacturing thin film transistor including the method, thin-film transistor manufactured by using the method of manufacturing thin-film transistor
JPH03292741A (ja) 半導体装置の製造方法
TW200533775A (en) Method and apparatus for heat treatment of film, manufacturing method of film semiconductor element, and electro-optics device
CN101038937B (zh) 薄膜半导体器件及其制造方法
US20090155988A1 (en) Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor
US20020132455A1 (en) Method for forming crystalline silicon layer and crystalline silicon semiconductor device
KR100996644B1 (ko) ＺｎＯ ＴＦＴ의 제조방법
CN107887275B (zh) 低温多晶硅薄膜及晶体管的制造方法
JPH03289140A (ja) 半導体装置の製造方法
KR101507967B1 (ko) 비정질 실리콘층 형성 방법 및 이를 이용한 액정표시장치 제조 방법
KR20070070383A (ko) 다결정 실리콘층 및 그 제조 방법
US6677515B2 (en) High performance thermoelectric material and method of fabrication
CN103258855A (zh) 基于固相结晶技术的多晶硅薄膜晶体管及其制造方法
US20240047584A1 (en) Thin-film transistor and method for manufacturing the same
CN105720106B (zh) 晶体管及其制备方法、有机电致发光装置及其制备方法
KR100646967B1 (ko) 박막트랜지스터 및 그 제조방법
KR100689317B1 (ko) 자기장 결정화방법
JPH0319340A (ja) 半導体装置の製造方法
JPH04100211A (ja) 薄膜半導体装置の製造方法
US20140322837A1 (en) Method of Forming Nanocrystals and Method of Manufacturing an Organic Light-Emitting Display Apparatus Including a Thin Film Having Nanocrystals

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20100602