KR20070070383A - 다결정 실리콘층 및 그 제조 방법 - Google Patents
다결정 실리콘층 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20070070383A KR20070070383A KR1020050132869A KR20050132869A KR20070070383A KR 20070070383 A KR20070070383 A KR 20070070383A KR 1020050132869 A KR1020050132869 A KR 1020050132869A KR 20050132869 A KR20050132869 A KR 20050132869A KR 20070070383 A KR20070070383 A KR 20070070383A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon layer
- crystallization
- region
- polycrystalline silicon
- crystallized
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02592—Microstructure amorphous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 교번 자속 결정화법과 SLS 결정화법을 혼합하여 비정질 실리콘층을 다결정 실리콘층으로 결정화함으로써, 원하는 영역에 원하는 특성을 갖는 다결정 실리콘층을 제조할 수 있을 뿐만 아니라 얼라인 키를 상기 SLS 결정화법으로 형성하는 다결정 실리콘층 및 그 제조 방법에 관한 것이다.
교번 자속 결정화법, SLS 결정화법, 얼라인 키, 다결정 실리콘층
Description
도 1은 본 발명의 실시예에 따른 기판상에 버퍼층 및 비정질 실리콘층을 형성하는 공정의 단면도이다.
도 2는 본 발명의 실시예에 따른 비정질 실리콘층을 제 1 다결정 실리콘층으로 결정화하는 공정의 단면도이다.
도 3은 본 발명의 실시예에 따른 제 1 다결정 실리콘층 중 일부를 제 2 다결정 실리콘층 및 제 3 다결정 실리콘층으로 결정화한 후의 평면도이다.
도 4는 본 발명의 실시예에 따른 제 1 다결정 실리콘층, 제 2 다결정 실리콘층 및 제 3 다결정 실리콘층을 패터닝하여 제 1 결정화 영역, 제 2 결정화 영역 및 제 3 결정화 영역을 형성한 평면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 기판 101 : 버퍼층
102 : 비정질 실리콘층 103 : 제 1 다결정 실리콘층
104 : 제 2 다결정 실리콘층 105 : 제 3 다결정 실리콘층
106 : 제 1 결정화 영역 107 : 제 2 결정화 영역
108 : 제 3 결정화 영역 201 : 척
202 : 자기장 203 : 권선 유도 코일
본 발명은 다결정 실리콘층 및 그 제조 방법에 관한 것으로, 보다 자세하게는 평판 표시 장치의 표시부와 회로부에 이용되는 다결정 실리콘층을 표시부와 회로부에서 요구하는 특성에 부합하도록 각기 다른 결정화법으로 결정화하고, 이후 공정에서 필요한 얼라인 키를 다결정 실리콘층으로 형성하는 다결정 실리콘층 및 그 제조 방법에 관한 것이다.
최근에 음극선관(Cathode Ray Tube)과 같이 무겁고, 크기가 크다는 종래의 표시 소자의 단점을 해결하는 액정 표시 장치(Liquid Crystal Display Device), 유기 전계 발광 장치(Organic Electroluminescence Device) 또는 PDP(Plasma Display Plane) 등과 같은 평판형 표시 장치(Plat Panel Display Device)가 주목 받고 있다.
상기 평판 표시 장치를 구성하는 여러 소자 중 박막트랜지스터는 상기 평판 표시 장치의 특성에 많은 영향을 미치게 되는데, 특히 박막트랜지스터의 반도체층의 특성이 상기 평판 표시 장치의 특성에 직접적인 영향을 미친다.
일반적으로 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 방법은 고상 결정화법(Solid Phase Crystallization), 엑시머 레이저 결정화법(Excimer Laser Crystallization), 금속 유도 결정화법(Metal Induced Crystallization) 및 금속 유도 측면 결정화법(Metal Induced Lateral Crystallization) 등이 있는데, 고상 결정화법은 비정질 실리콘층을 박막트랜지스터가 사용되는 표시 소자의 기판을 형성하는 물질인 유리의 변형 온도인 약 700℃ 이하의 온도에서 수 시간 내지 수십 시간에 걸쳐 어닐링하는 방법이고, 엑시머 레이저 결정화법은 엑시머 레이저를 실리콘 층에 주사하여 매우 짧은 시간동안 국부적으로 높은 온도로 가열하여 결정화하는 방법이고, 금속 유도 결정화법은 니켈, 팔라듐, 금, 알루미늄 등의 금속을 비정질 실리콘층과 접촉시키거나 주입하여 상기 금속에 의해 비정질 실리콘이 폴리 실리콘을 상변화가 유도되는 현상을 이용하는 방법이고, 금속 유도 측면 결정화법은 금속과 실리콘이 반응하여 생성된 실리사이드가 측면으로 계속하여 전파되면서 순차로 실리콘의 결정화를 유도하는 방법을 이용하여 실리콘층을 결정화시키는 방법이다.
그러나, 상기 고상 결정화법은 결정화 시간이 너무 오래 걸리뿐만 아니라 결정성이 나빠 회로부의 박막트랜지스터의 반도체층을 형성하는 데 부적합하고, 상기 엑시머 레이저 결정화법에 의한 결정화법은 상기 고상 결정화법에 비해 다결정 실리콘층의 결정성은 우수하나 균일성이 나쁘다는 문제점이 있고, 상기 금속 유도 결정화법 및 금속 유도 측면 결정화법은 금속 촉매의 잔류에 의해 누설 전류가 크다는 단점이 있다.
본 발명은 평판 표시 장치의 표시부에는 균일성이 우수한 자기장 결정화법으로 결정화하고, 회로부에는 결정성이 우수한 레이저 결정화법으로 결정화하고, 이후 공정에서 필요한 얼라인 키를 상기 결정화법으로 동시에 형성한 다결정 실리콘층 및 그 제조 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 자기장 결정화법으로 결정화된 제 1 결정화 영역; 상기 제 1 결정화 영역의 외각에 위치하고, 레이저 결정화법으로 결정화된 제 2 결정화 영역; 및 상기 제 2 결정화 영역 외각에 위치하고, 상기 제 2 결정화 영역이 상기 레이저 결정화법으로 결정화될 때, 동시에 결정화된 제 3 결정화 영역을 포함하는 것을 특징으로 하는 다결정 실리콘층에 의해 달성된다.
또한, 본 발명의 상기 목적은 기판을 준비하는 단계; 상기 기판상에 비정질 실리콘층을 형성하는 단계; 상기 비정질 실리콘층 전체를 자기장 결정화법을 이용하여 제 1 다결정 실리콘층으로 결정화하는 단계; 상기 제 1 다결정 실리콘층 중 소정 영역을 레이저 결정화법을 이용하여 제 2 다결정 실리콘층 및 제 3 다결정 실리콘층으로 결정화하는 단계; 및 상기 제 3 다결정 실리콘층을 얼라인 키로 이용하여 상기 제 1 다결정 실리콘층, 제 2 다결정 실리콘층 및 제 3 다결정 실리콘층을 패터닝하여 제 1 결정화 영역, 제 2 결정화 영역 및 제3결정화 영역을 형성하는 단 계를 포함하는 것을 특징으로 하는 다결정 실리콘층 제조 방법에 의해서도 달성된다.
이때, 상기 자기장 결정화법은 교번 자속 결정화법이고, 상기 레이저 결정화법은 SLS 결정화법이다.
또한, 상기 제 1 결정화 영역은 평판 표시 장치의 표시부가 형성될 영역이고, 제 2 결정화 영역은 평판 표시 장치의 회로부가 형성될 영역이다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다. 또한 도면들에 있어서, 층 및 영역의 길이, 두께등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 실시예에 따른 기판상에 버퍼층 및 비정질 실리콘층을 형성하는 공정의 단면도이다.
도 1을 참조하여 설명하면, 유리 또는 플라스틱과 같은 투명한 절연 기판(100)상에 실리콘 산화막, 실리콘 질화막 또는 이들의 복층으로 버퍼층(buffer)(101)을 형성하고, 상기 버퍼층(101)상에 비정질 실리콘층(101)을 형성한다.
이때, 상기 버퍼층(101)은 하부 기판에서 발생하는 수분 또는 불순물의 확산을 방지하거나, 결정화시 열의 전달의 속도를 조절함으로서, 비정질 실리콘층의 결정화가 잘 이루어질 수 있도록 하는 역할을 한다.
이때, 상기 비정질 실리콘층(102)은 물리적 기상 증착법(Physical Vapor Deposition) 또는 화학적 기상 증착법(Chemical Vapor Deposition)을 이용할 수 있다. 상기와 같은 물리적 기상 증착법 또는 화학적 기상 증착법으로 증착된 비정질 실리콘층(102)은 공정 방식상 여러 가스들이 함유되기 쉽다. 특히, 상기 화학적 기상 증착법 중 대표적인 방법인 플라즈마 여기 증착법(Plasma Enhanced CVD) 또는 저압 기상 증착법(Low Pressure CVD)을 이용하여 상기 비정질 실리콘층(102)을 형성하는 경우, 실란 가스(SiH4)에서 분리된 수소 원자가 상기 비정질 실리콘층(102) 내부에 수 내지 수십%로 포함되어 진다. 이러한 수소 원자들은 비정질 실리콘층(102)을 다결정 실리콘층으로 결정화할 때, 수소 터짐과 같은 문제점을 일으켜, 종래에는 상기 비정질 실리콘층(102)에서 수소 원자를 제거하는 탈수소화 공정을 따로 진행하였다.
도 2는 본 발명의 실시예에 따른 비정질 실리콘층을 제 1 다결정 실리콘층으로 결정화하는 공정의 단면도이다.
도 2를 참조하여 설명하면, 상기 비정질 실리콘층(102)이 형성된 기판(100)을 상기 기판(100)을 가열이 가능한 척(201)상에 위치시킨다.
이어서, 상기 척(201)을 이용하여 상기 기판(100)을 가열하면서, 자기장(202)을 수분 내지 수십 분 동안 인가하여 상기 비정질 실리콘층(102) 전체를 제 1 다결정 실리콘층(103)을 형성한다.
이때, 상기 기판(100)은 상기 척(201)에 의해 400 내지 500℃의 온도로 가열 하고, 결정화를 진행하게 되는데, 이러한 온도에서는 상기 도 1을 참조하여 설명한 상기 비정질 실리콘층(102) 내부에 포함된 수소 원자가 탈수소화되기에는 충분한 온도와 시간이 된다. 즉, 종래 기술과는 다르게 본원 발명에서는 탈수소화 공정을 따로 진행하지 않고, 자기장 결정화법으로 결정화하는 동시에 탈수소화 공정이 자동적으로 진행됨으로 공정의 단축이 가능하다.
이때, 상기 자기장(202)은 교번 자기장(Alternating Magnetic Field)을 이용하는 것이 바람직하다.
상기 교번 자기장은 도 2에 도시된 바와 같이 권선 유도 코일(Solenoid Induction Coil)(203)에 25Hz 내지 10MHz의 교류 전류를 인가하게 되면 교번 자기장이 발생하게 된다.
이때, 상기 교번 자기장은 상기 비정질 실리콘층(102)과 수직한 방향으로 인가되고, 상기 비정질 실리콘층(102)은 상기 척(201)에 의해 가열되어 400 내지 500℃의 온도로 유지되어 있다. 이러한 조건에서 상기 교번 자기장은 상기 비정질 실리콘층(102) 내에서 와상 전류(Eddy Current)가 발생하게 되고, 이러한 와상 전류는 옴의 법칙(Ohm's Law)에 의해 줄열이 발생하여 상기 비정질 실리콘층(102)을 제 1 다결정 실리콘층(103)으로 결정화한다.
이때, 상기 제 1 다결정 실리콘층(103)은 비록 종래의 엑시머 레이저 결정화법, 금속 유도 결정화법 및 금속 유도 측면 결정화법 등과 같은 결정화법으로 결정화된 다결정 실리콘층 보다는 결정립의 크기가 작아 전자 이동도와 같은 전기적 특성이 우수하지는 않지만, 상기 엑시머 레이저 결정화법으로 결정화된 다결정 실리 콘과는 달리 결정립의 균일성이 우수하여 다결정 실리콘층 전체에 걸쳐 전자 이동도와 같은 전기적 특성이 균일하고, 상기 금속 유도 결정화법 및 금속 유도 측면 결정화법에서와 같이 금속에 의한 누설 전류가 발생하지 않는 장점이 있다.
도 3은 본 발명의 실시예에 따른 제 1 다결정 실리콘층 중 일부를 제 2 다결정 실리콘층 및 제 3 다결정 실리콘층으로 결정화한 후의 평면도이다.
도 3을 참조하여 설명하면, 상기 자기장 결정화법에 의해 결정화된 제 1 다결정 실리콘층(103)의 소정 영역에 레이저 결정화법을 이용하여 제 2 다결정 실리콘층(104) 및 제 3 다결정 실리콘층(105)을 형성한다.
이때, 상기 제 3 다결정 실리콘층(105)은 상기 제 2 다결정 실리콘층(104)의 외각에 위치하고 적어도 둘 이상 형성된다. 그리고 상기 제 3 다결정 실리콘층(105)은 이후 공정에서 얼라인 키(Align Key)로 이용된다.
종래에는 얼라인 키는, 금속 등과 같은 물질로 별도의 공정을 통해 형성하였으나, 상기 제 1 다결정 실리콘층(103)의 소정 영역을 레이저 결정화법으로 결정화할 때 동시에 형성함으로서 따로 형성할 필요가 없게 되어 공정이 간편해진다.
이때, 상기 레이저 결정화법은 엑시머 레이저 결정화법으로 결정화하여도 무방하나, SLS(Sequential Lateral Solidification) 결정화법을 이용하는 것이 바람직하다. 이는 상기 SLS 결정화법을 이용하여 결정화된 다결정 실리콘층이 결정립의크기가 크기 때문에 전기적 특성이 우수하기 때문이다. 다만, 상기 SLS 결정화법은 대면적을 결정화하기는 어렵다는 단점이 있다. 따라서, 본원 발명에서는 상기 SLS 결정화법으로 기판 전체를 걸쳐 결정화하지 않고, 전자 이동도와 같은 전기적 특성 이 요구되는 영역에만 부분적으로 결정화하였다.
도 4는 본 발명의 실시예에 따른 제 1 다결정 실리콘층, 제 2 다결정 실리콘층 및 제 3 다결정 실리콘층을 패터닝하여 제 1 결정화 영역, 제 2 결정화 영역 및 제 3 결정화 영역을 형성한 평면도이다.
도 4를 참조하여 설명하면, 상기 제 1 다결정 실리콘층(103), 제 2 다결정 실리콘층(104) 및 제 3 다결정 실리콘층(105)이 형성된 기판(100)을 패터닝하여 제 1 결정화 영역(106), 제 2 결정화 영역(107) 및 제 3 결정화 영역(108)을 형성한다.
일반적으로 평판 표시 장치의 패널(Panel)에는 시각 정보를 표시할 수 있는 표시부와 상기 표시부를 구동하기 위한 회로부가 상기 표시부의 외각에 이격되어 위치하고 있다.
이때, 상기 표시부에 형성된 소자들은 전기적 특성이 균일한 것이 바람직하고, 회로부는 전기적 특성이 우수한 것이 바람직하다. 이와 같은 이유로 상기 제 3 다결정 실리콘층(105)을 얼라인 키로 이용하여 상기 기판을 정렬한 후, 상기 자기장 결정화법으로 결정화된 제 1 다결정 실리콘층(103)을 패터닝하여 화소부가 형성될 제 1 결정화 영역(106)을 형성하고, 상기 레이저 결정화법으로 결정화된 제 2 다결정 실리콘층(104)을 패터닝하여 회로부가 형성될 제2결정화 영역(107)을 형성한다. 그리고, 상기 패터닝 공정에 의해 제 1 결정화 영역(106)으로 패터닝되지 않은 제 1 다결정 실리콘층(103)이 제거되어 버퍼층(101)의 일부가 노출되고, 상기 제 3 다결정 실리콘층이 제3결정화 영역(108)으로 패터닝된다.
이후, 여러 공정을 진행함으로서, 상기 제1결정화 영역(106)은 평판 표시 장치의 표시부로 형성될 것이고, 상기 제 2 결정화 영역(107)은 평판 표시 장치의 회로부로 형성될 것이다.
본 발명은 이상에서 살펴본 바와 같이 실시예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 다결정 실리콘층 및 그 제조 방법은 균일성이 우수한 표시부와 특성이 우수한 회로부를 제조할 수 있는 다결정 실리콘층을 제공할 수 있는 효과가 있을 뿐만 아니라, 탈수소화 공정을 따로 실시할 필요도 없고, 이후 공정에서 필요한 얼라인 키도 동시에 형성할 수 있어 공정 단계가 줄어 생산 원가를 절감할 수 있는 효과가 있다.
Claims (9)
- 자기장 결정화법으로 결정화된 제 1 결정화 영역;상기 제 1 결정화 영역의 외각에 위치하고, 레이저 결정화법으로 결정화된 제 2 결정화 영역; 및상기 제 2 결정화 영역 외각에 위치하고, 상기 제 2 결정화 영역이 상기 레이저 결정화법으로 결정화될 때, 동시에 결정화된 제 3 결정화 영역을 포함하는 것을 특징으로 하는 다결정 실리콘층.
- 제 1 항에 있어서,상기 자기장 결정화법은 교번 자속 결정화법인 것을 특징으로 하는 다결정 실리콘층.
- 제 1 항에 있어서,상기 레이저 결정화법은 SLS(Sequential Lateral Solidification) 결정화법인 것을 특징으로 다결정 실리콘층.
- 제 1 항에 있어서,상기 제 1 결정화 영역은 평판 표시 장치의 표시부가 형성될 영역이고, 제 2 결정화 영역은 평판 표시 장치의 회로부가 형성될 영역인 것을 특징으로 다결정 실리콘층.
- 제 1 항에 있어서,상기 제 3 결정화 영역은 적어도 둘 이상이 형성되어 있고, 얼라인 키(Align Key)인 것을 특징으로 다결정 실리콘층.
- 기판을 준비하는 단계;상기 기판상에 비정질 실리콘층을 형성하는 단계;상기 비정질 실리콘층 전체를 자기장 결정화법을 이용하여 제 1 다결정 실리콘층으로 결정화하는 단계;상기 제 1 다결정 실리콘층 중 소정 영역을 레이저 결정화법을 이용하여 제 2 다결정 실리콘층 및 제 3 다결정 실리콘층으로 결정화하는 단계; 및상기 제 3 다결정 실리콘층을 얼라인 키(Align Key)로 이용하여 상기 제 1 다결정 실리콘층, 제 2 다결정 실리콘층 및 제 3 다결정 실리콘층을 패터닝하여 제 1 결정화 영역, 제 2 결정화 영역 및 제 3 결정화 영역을 형성하는 단계를 포함하 는 것을 특징으로 하는 다결정 실리콘층 제조 방법.
- 제 6 항에 있어서,상기 자기장 결정화법은 교번 자속 결정화법인 것을 특징으로 하는 다결정 실리콘층 제조 방법.
- 제 6 항에 있어서,상기 레이저 결정화법은 SLS(Sequential Lateral Solidification) 결정화법인 것을 특징으로 다결정 실리콘층 제조 방법.
- 제 6 항에 있어서,상기 제 1 결정화 영역은 평판 표시 장치의 표시부가 형성될 영역이고, 제 2 결정화 영역은 평판 표시 장치의 회로부가 형성될 영역인 것을 특징으로 다결정 실리콘층 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050132869A KR20070070383A (ko) | 2005-12-29 | 2005-12-29 | 다결정 실리콘층 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050132869A KR20070070383A (ko) | 2005-12-29 | 2005-12-29 | 다결정 실리콘층 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070070383A true KR20070070383A (ko) | 2007-07-04 |
Family
ID=38505685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050132869A KR20070070383A (ko) | 2005-12-29 | 2005-12-29 | 다결정 실리콘층 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070070383A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120010841A (ko) * | 2010-07-27 | 2012-02-06 | 삼성모바일디스플레이주식회사 | 표시 장치 제조 방법 |
| US8389984B2 (en) | 2010-01-08 | 2013-03-05 | Samsung Display Co., Ltd. | Organic light emitting diode display device and method of fabricating the same |
| US8883608B2 (en) | 2012-08-30 | 2014-11-11 | Samsung Electronics Co., Ltd. | Methods of manufacturing a semiconductor device |
-
2005
- 2005-12-29 KR KR1020050132869A patent/KR20070070383A/ko not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8389984B2 (en) | 2010-01-08 | 2013-03-05 | Samsung Display Co., Ltd. | Organic light emitting diode display device and method of fabricating the same |
| US8551827B2 (en) | 2010-01-08 | 2013-10-08 | Samsung Display Co., Ltd. | Method of fabricating organic light emitting diode display device |
| KR20120010841A (ko) * | 2010-07-27 | 2012-02-06 | 삼성모바일디스플레이주식회사 | 표시 장치 제조 방법 |
| US8513065B2 (en) | 2010-07-27 | 2013-08-20 | Samsung Display Co., Ltd. | Method for manufacturing display device |
| US8883608B2 (en) | 2012-08-30 | 2014-11-11 | Samsung Electronics Co., Ltd. | Methods of manufacturing a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100653263B1 (ko) | 실리콘막의 결정화 방법 | |
| US20060043367A1 (en) | Semiconductor device and method of fabricating a low temperature poly-silicon layer | |
| JP2006066860A (ja) | 薄膜トランジスタ製造方法 | |
| JPH1197710A (ja) | アモルファス膜の結晶化方法および薄膜トランジスタ | |
| US7696030B2 (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
| CN110036458B (zh) | 形成结晶半导体层的方法、制造薄膜晶体管的方法、薄膜晶体管和显示设备 | |
| JP5309387B2 (ja) | 半導体層とこの半導体層を用いた半導体装置および表示装置 | |
| US7253037B2 (en) | Method of fabricating thin film transistor | |
| KR20070071968A (ko) | 다결정 실리콘 필름 제조방법 및 이를 적용한 박막트랜지스터의 제조방법 | |
| US20090155988A1 (en) | Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor | |
| KR20070070383A (ko) | 다결정 실리콘층 및 그 제조 방법 | |
| US7560317B2 (en) | Method of forming single crystalline silicon layer, structure including the same, and method of fabricating thin film transistor using the same | |
| KR100317639B1 (ko) | 박막 트랜지스터와 액정표시장치 및 그 제조방법 | |
| JP2002151693A (ja) | ボトムゲート薄膜トランジスタとその製造方法およびエッチング装置と窒化装置 | |
| CN107887275A (zh) | 低温多晶硅薄膜及晶体管的制造方法 | |
| JPH10189449A (ja) | 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法 | |
| JP2002299235A (ja) | 半導体薄膜形成方法及び薄膜半導体装置 | |
| TW200952172A (en) | Polycrystalline silicon layer, thin film transistor comprising the same, and fabricating method of the same | |
| KR101035752B1 (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조방법 | |
| KR20140144068A (ko) | 불소를 포함하는 징크 타겟, 이를 이용한 징크 나이트라이드 박막의 제조방법 및 박막 트랜지스터 제조방법 | |
| US20110223748A1 (en) | Method for phase transition of amorphous material | |
| KR101281132B1 (ko) | 저온 다결정 박막의 제조방법 | |
| KR100650402B1 (ko) | 실리콘 박막의 금속 불순물 제거 방법 | |
| KR101333796B1 (ko) | 하부 게이트를 갖는 다결정 박막 트랜지스터의 제조방법 | |
| KR101179223B1 (ko) | 다결정 실리콘 박막의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |