KR20120010841A - 표시 장치 제조 방법 - Google Patents

표시 장치 제조 방법 Download PDF

Info

Publication number
KR20120010841A
KR20120010841A KR1020100072453A KR20100072453A KR20120010841A KR 20120010841 A KR20120010841 A KR 20120010841A KR 1020100072453 A KR1020100072453 A KR 1020100072453A KR 20100072453 A KR20100072453 A KR 20100072453A KR 20120010841 A KR20120010841 A KR 20120010841A
Authority
KR
South Korea
Prior art keywords
crystallization
regions
substrate
crystallization region
region
Prior art date
Application number
KR1020100072453A
Other languages
English (en)
Other versions
KR101698511B1 (ko
Inventor
진성현
최재범
이원규
장영진
오재환
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020100072453A priority Critical patent/KR101698511B1/ko
Priority to US13/178,440 priority patent/US8513065B2/en
Publication of KR20120010841A publication Critical patent/KR20120010841A/ko
Application granted granted Critical
Publication of KR101698511B1 publication Critical patent/KR101698511B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 실시예에 따른 표시 장치 제조 방법은 기판 상에 복수의 결정화 영역들과 복수의 비결정화 영역들이 각각 교호적으로 배열된 반도체층을 형성하는 단계와, 상기 복수의 결정화 영역들과 상기 복수의 비결정화 영역들 간의 대비비(contrast ratio) 차이를 이용하여 상기 기판을 정렬하는 단계, 그리고 사진 공정 또는 사진 식각 공정을 진행하는 단계를 포함한다.

Description

표시 장치 제조 방법{METHOD FOR MANUFACTURING DISPLAY DEVICE}
본 발명의 실시예는 표시 장치 제조 방법에 관한 것으로, 보다 상세하게는 제조 과정에서 기판을 효과적으로 정밀하게 정렬시킬 수 있는 표시 장치 제조 방법에 관한 것이다.
유기 발광 표시 장치(organic light emitting diode display) 및 액정 표시 장치(liquid crystal display) 등과 같은 대부분의 평판형 표시 장치들은 여러 박막 공정들을 거쳐 만들어진다. 이러한 박막 공정들은 기판이 정밀하게 정렬되어 있는 상태에서 진행되지 않으면, 패턴이 정확하게 형성되지 않아 불량이 발생된다.
이에, 기판을 정렬하기 위한 얼라인 키(align key)를 별도로 형성해야 하는 번거로움이 있다. 또한, 얼라인 키를 먼저 형성할 겨우 공정 진행 중에 발생된 오차를 반영시키지 못한다는 문제점이 있다.
본 발명의 실시예들은 제조 과정에서 기판을 효과적으로 정밀하게 정렬시킬 수 있는 표시 장치 제조 방법을 제공한다.
본 발명의 실시예에 따르면, 표시 장치 제조 방법은 기판 상에 복수의 결정화 영역들과 복수의 비결정화 영역들이 각각 교호적으로 배열된 반도체층을 형성하는 단계와, 상기 복수의 결정화 영역들과 상기 복수의 비결정화 영역들 간의 대비비(contrast ratio) 차이를 이용하여 상기 기판을 정렬하는 단계, 및 사진 공정 또는 사진 식각 공정을 진행하는 단계를 포함한다.
상기 반도체층의 상기 복수의 결정화 영역들과 상기 복수의 비결정화 영역들은 각각 서로 평행한 라인 형태로 배열될 수 있다.
상기 반도체층을 형성하는 단계는 비정질 규소막을 형성하는 단계와, 상기 비정질 규소막에 레이저를 선택적으로 조사하여 비정질 규소막의 일부를 결정화시키는 단계를 포함할 수 있다.
상기 레이저의 발진을 온오프(on-off)시켜 선택적으로 결정화할 수 있다.
상기 레이저의 발진이 온오프되는 주기는 상기 결정화 영역 및 상기 비결정화 영역의 폭과 비례할 수 있다.
상기 기판은 복수의 화소 영역들로 구분되며, 상기 복소의 화소 영역들 마다 각각 하나 이상의 박막 트랜지스터 및 캐패시터가 형성될 수 있다.
상기 복수의 화소 영역들은 각각 하나 이상의 상기 결정화 영역 및 상기 비결정화 영역을 포함할 수 있다.
상기한 표시 장치 제조 방법에서, 상기 기판을 정렬하는 단계는 상기 결정화 영역과 상기 비결정화 영역 간의 대비비를 구하는 단계와, 상기 대비비 차이에 기초하여 상기 복수의 결정화 영역들 중 하나 이상의 결정화 영역을 얼라인 키(align key)로 인식하는 단계를 포함할 수 있다.
상기 얼라인 키는 상기 결정화 영역의 양측 가장자리가 될 수 있다.
상기한 표시 장치 제조 방법에서, 상기 기판을 정렬하는 단계는 상기 결정화 영역과 상기 비결정화 영역 간의 대비비를 구하는 단계와, 상기 대비비 차이에 기초하여 상기 결정화 영역과 상기 비결정화 영역 간의 경계선을 정렬선으로 인식하는 단계를 포함할 수 있다.
본 발명의 실시예들에 따르면, 표시 장치 제조 방법은 제조 과정 중에 기판을 효과적으로 정밀하게 정렬시킬 수 있다.
도 1은 본 발명의 제1 실시예에 따른 표시 장치 제조 방법을 나타낸 순서도이다.
도 2는 본 발명의 제1 실시예에 따른 표시 장치 제조 방법에 사용되는 반도체층이 형성된 기판이다.
도 3은 본 발명의 제1 실시예에 따른 표시 장치 제조 방법에 사용되는 레이저의 발진 주기를 나타낸 그래프이다.
도 4는 본 발명의 제1 실시예에 따른 표시 장치 제조 방법으로 제조된 표시 장치의 배치도이다.
도 5는 본 발명의 제2 실시예에 따른 표시 장치 제조 방법에 사용되는 반도체층이 형성된 기판이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
또한, 명세서 전체를 통하여 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 그리고 여러 실시예들에 있어서, 제1 실시예 이외의 제2 실시예에서는 제1 실시예와 다른 구성을 중심으로 설명한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 도 1 내지 도 3을 참조하여 본 발명의 제1 실시예에 따른 표시 장치 제조 방법을 설명한다.
도 1에 도시한 바와 같이, 먼저 기판(111) 상에 반도체층(130)을 형성한다(S110). 도 2에 도시한 바와 같이, 반도체층(130)은 각각 교호적으로 배열된 복수의 결정화 영역들(CA)과 비결정화 영역들(NCA)을 포함한다. 여기서, 복수의 결정화 영역들(CA) 및 복수의 비결정화 영역들(NCA)은 각각 서로 평행한 라인 형태로 배열된다.
반도체층(130)을 형성하는 단계는, 구체적으로 기판(111) 상에 비정질 규소막을 형성하는 단계와, 비정질 규소막에 레이저를 선택적으로 조사하여 비정질 규소막의 일부를 결정화시키는 단계를 포함한다.
레이저를 선택적으로 조사하는 방법으로는 레이저의 발진을 제어하는 방법이 있다. 구체적으로, 도 3에 도시한 바와 같이, 레이저의 발진을 온오프(on-off)시키면서 비정질 규소막을 스캐닝하면, 복수의 결정화 영역들(CA) 및 복수의 비결정화 영역들(NCA)이 교호적으로 배열된 반도체층(130)이 형성된다. 이때, 레이저의 스캔 방향은 라인 형태로 형성된 결정화 영역(CA) 및 비결정화 영역(NCA)의 길이 방향과 교차한다. 즉, 레이저의 스캔 방향은 결정화 영역(CA) 및 비결정화 영역(NCA)의 폭 방향과 같다.
레이저의 발진이 온오프되는 주기(L)는 결정화 영역(CA) 및 비결정화 영역(NCA)의 폭과 비례한다. 구체적으로, 레이저의 발진이 켜진 기간(B)은 결정화 영역(CA)의 폭과 비례하고, 레이저의 발진이 꺼진 기간(C)은 비결정화 영역(NCA)의 폭과 비례한다. 즉, 레이저의 스캔 속도가 동일하다면, 레이저 발진이 온오프되는 주기가 길어질수록 결정화 영역(CA) 및 비결정화 영역(NCA)의 폭이 길어진다.
한편, 기판(111)은 도 2에 도시한 바와 같이, 복수의 화소 영역들(PX)로 구분되며, 복수의 화소 영역들(PX)은 각각 하나 이상의 결정화 영역(CA) 및 비결정화 영역(NCA)을 포함한다.
또한, 레이저를 선택적으로 조사하는 방법이 전술한 바와 같이 레이저의 발진을 온오프시키는 방법에 한정되는 것은 아니다. 따라서, 레이저의 발진을 제어하지 않고, 갈바노미터(galvanometer) 또는 폴리곤 미러(polygon mirror) 등을 사용하여 레이저를 단속적으로 조사할 수도 있다.
이와 같이, 반도체층(130)을 전면(全面)에 걸쳐서 결정화하지 않고, 박막 트랜지스터(10, 20)(도 4에 도시) 등이 형성될 영역에 선택적으로 레이저를 조사하여 결정화하면 생산성을 향상시킬 수 있다. 즉, 동일한 에너지량의 레이저를 가지고 더 많은 기판(111)을 결정화시킬 수 있다.
다음, 복수의 결정화 영역들(CA)과 복수의 비결정화 영역들(NCA) 간의 대비비(contrast ratio) 차이를 이용하여 기판(111)을 정렬한다(S200).
기판(111)을 정렬하는 단계는, 구체적으로 결정화 영역(CA)과 비결정화 영역(NCA) 간의 대비비를 구하는 단계와, 대비비 차이에 기초하여 복수의 결정화 영역(CA)들 중 하나 이상의 결정화 영역(CA)을 얼라인 키(align key)(AK)로 인식하는 단계를 포함한다. 즉, 얼라인 키(AK)로 인식된 결정화 영역(CA)을 기준으로 기판(111)을 정렬한다. 이때, 얼라인 키(AK)는 라인 형태인 결정화 영역(CA)의 양측 가장자리일 수 있다.
이와 같이, 레이저에 의해 결정화된 결정화 영역(CA)을 얼라인 키(AK)로 활용하면, 별도의 얼라인 키를 형성하지 않아도 될 뿐만 아니라 레이저를 사용하여 결정화하는 과정에서 발생된 오차를 반영하여 정렬시킬 수 있다.
레이저를 사용하여 라인 형태의 결정화 영역(CA)과 비결정화 영역(NCA)을 교호적으로 형성할 때, 레이저의 빔 틸트(beam tilt)에 의한 오차로 인해 결정화 영역(CA)과 비결정화 영역(NCA)은 최초 정렬된 상태와 비교하여 오차가 발생된다. 이러한 오차를 0.0005도 이하로 제어하여야 후속 공정에서 불량이 발생되는 것을 방지할 수 있다. 특히, 하나의 화소 영역(PX)을 결정화 영역(CA)과 비결정화 영역(NCA)으로 구분하여 공정을 진행하므로, 더욱 정밀한 정렬이 요구된다.
그런데, 레이저를 이용한 결정화 공정 전에 형성된 얼라인 키를 사용하여 결정화 후 기판을 정렬하면, 0.0005도 이하로 오차를 제어하기 어렵다.
하지만, 본 발명의 제1 실시예에 따른 표시 장치 제조 방법은 레이저를 사용하여 결정화된 라인 형태의 결정화 영역(CA)을 얼라인 키(AK)로 활용하므로, 레이저의 빔 틸트에 의한 오차를 제거할 수 있다.
이와 같은 정렬 방법에 의하면, 결정화 영역(CA)의 길이 방향보다 폭 방향에 대해 정밀하게 정렬할 수 있다. 하지만, 라인 형태로 형성된 결정화 영역(CA)의 길이 방향으로는 오차 마진에 여유가 있다. 따라서, 결정화 영역(CA)의 길이 방향으로는 기판(111)이 최초 정렬된 상태에서 다소 오차가 발생하더라고 문제가 되지 않는다. 반면, 결정화 영역(CA)의 폭 방향으로는 정밀한 정렬이 요구되나, 본 발명의 제1 실시예에 따르면, 결정화 영역(CA)의 길이 방향으로 정밀한 정렬이 가능하다.
다음, 기판(111)이 정렬된 상태에서, 반도체층(130)을 사진 식각 공정으로 패터닝(patterning)하거나, 반도체층(130) 위에 하나 이상의 막을 형성하고 이를 사진 식각 공정으로 패터닝하여 표시 장치를 제조한다(S300). 또한, 기타 공정을 위한 사진 공정을 진행할 수도 있다.
도 4에 도시한 바와 같이, 하나의 화소 영역(PX)은 일반적으로 게이트 라인(151), 데이터 라인(171), 및 공통 전원 라인(172)으로 정의될 수 있다. 하지만, 본 발명의 제1 실시예가 이에 한정되는 것은 아니다. 따라서, 하나의 화소 영역(PX)은 게이트 라인(151), 데이터 라인(171), 및 공통 전원 라인(172)과 무관하게 정의될 수도 있다.
또한, 하나의 화소 영역(PX)마다 각각 하나 이상의 박막 트랜지스터(10, 20)와, 캐패시터(80), 그리고 유기 발광 소자(70) 등이 형성된다. 박막 트랜지스터(10, 20)는 결정화 영역(CA)에 형성되며, 캐패시터(80)는 결정화 영역(CA)에 형성될 수도 있고 비결정화 영역(NCA)에 형성될 수도 있으며 양 영역(CA, NCA)에 모두 형성될 수도 있다. 유기 발광 소자(70)는 비결정화 영역(NCA)에 형성된다. 또한, 표시 장치의 종류에 따라, 유기 발광 소자(70) 대신 액정 구동을 위한 화소 전극이 형성될 수도 있다.
이상과 같이 본 발명의 제1 실시예에 따른 제조 방법에 따르면, 기판(111)을 간소하게 정렬할 수 있을 뿐만 아니라 오차를 최소화하여 정밀하게 정렬시킬 수 있다.
이하, 도 5를 참조하여 본 발명의 제2 실시예에 따른 표시 장치 제조 방법을 설명한다.
도 5에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 표시 장치 제조 방법에서는 기판(111) 상에 형성된 반도체층(230)의 결정화 영역(CA) 및 비결정화 영역(NCA)의 폭이 조밀하게 형성된다. 즉, 결정화 영역(CA)의 폭이 너무 좁아 얼라인 키로 사용하기 부적절하다.
따라서, 본 발명의 제2 실시예는 결정화 영역(CA)과 비결정화 영역(NCA) 간의 대비비를 구하고, 대비비 차이에 기초하여 결정화 영역(CA)과 비결정화 영역(NCA) 간의 경계선을 정렬선(AL)으로 인식한다. 즉, 정렬선(AL)으로 인식된 결정화 영역(CA)과 비결정화 영역(NCA) 간의 경계선을 기준으로 기판(111)을 정렬한다.
이와 같이, 결정화 영역(CA)과 비결정화 영역(NCA) 간의 경계선을 정렬선(AL)으로 활용하면, 결정화 영역(CA)의 폭이 너무 좁아 결정화 영역(CA) 자체를 얼라인 키로 활용하기 어려운 경우에도 효과적으로 기판(111)을 정렬할 수 있다.
또한, 별도의 얼라인 키를 형성하지 않아도 될 뿐만 아니라 레이저를 사용하여 결정화하는 과정에서 발생된 오차를 반영하여 정렬시킬 수 있음은 물론이다.
본 발명을 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.
10, 20: 박막 트랜지스터 70: 유기 발광 소자
80: 캐패시터 111: 기판
130: 반도체층 151: 게이트 라인
171: 데이터 라인 172: 공통 전원 라인
CA: 결정화 영역 NCA: 비결정화 영역
PX: 화소 영역

Claims (10)

  1. 기판 상에 복수의 결정화 영역들과 복수의 비결정화 영역들이 각각 교호적으로 배열된 반도체층을 형성하는 단계;
    상기 복수의 결정화 영역들과 상기 복수의 비결정화 영역들 간의 대비비(contrast ratio) 차이를 이용하여 상기 기판을 정렬하는 단계; 및
    사진 공정 또는 사진 식각 공정을 진행하는 단계
    을 포함하는 표시 장치 제조 방법.
  2. 제1항에서,
    상기 반도체층의 상기 복수의 결정화 영역들과 상기 복수의 비결정화 영역들은 각각 서로 평행한 라인 형태로 배열된 표시 장치 제조 방법.
  3. 제2항에서,
    상기 반도체층을 형성하는 단계는 비정질 규소막을 형성하는 단계와, 상기 비정질 규소막에 레이저를 선택적으로 조사하여 비정질 규소막의 일부를 결정화시키는 단계를 포함하는 표시 장치 제조 방법.
  4. 제3항에서,
    상기 레이저의 발진을 온오프(on-off)시켜 선택적으로 결정화하는 표시 장치 제조 방법.
  5. 제4항에서,
    상기 레이저의 발진이 온오프되는 주기는 상기 결정화 영역 및 상기 비결정화 영역의 폭과 비례하는 표시 장치 제조 방법.
  6. 제2항에서,
    상기 기판은 복수의 화소 영역들로 구분되며,
    상기 복소의 화소 영역들 마다 각각 하나 이상의 박막 트랜지스터 및 캐패시터가 형성되는 표시 장치 제조 방법.
  7. 제6항에서,
    상기 복수의 화소 영역들은 각각 하나 이상의 상기 결정화 영역 및 상기 비결정화 영역을 포함하는 표시 장치 제조 방법.
  8. 제1항 내지 제7항 중 어느 한 항에서,
    상기 기판을 정렬하는 단계는 상기 결정화 영역과 상기 비결정화 영역 간의 대비비를 구하는 단계와, 상기 대비비 차이에 기초하여 상기 복수의 결정화 영역들 중 하나 이상의 결정화 영역을 얼라인 키(align key)로 인식하는 단계를 포함하는 표시 장치 제조 방법.
  9. 제8항에서,
    상기 얼라인 키는 상기 결정화 영역의 양측 가장자리가 되는 표시 장치 제조 방법.
  10. 제1항 내지 제7항 중 어느 한 항에서,
    상기 기판을 정렬하는 단계는 상기 결정화 영역과 상기 비결정화 영역 간의 대비비를 구하는 단계와, 상기 대비비 차이에 기초하여 상기 결정화 영역과 상기 비결정화 영역 간의 경계선을 정렬선으로 인식하는 단계를 포함하는 표시 장치 제조 방법.
KR1020100072453A 2010-07-27 2010-07-27 표시 장치 제조 방법 KR101698511B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100072453A KR101698511B1 (ko) 2010-07-27 2010-07-27 표시 장치 제조 방법
US13/178,440 US8513065B2 (en) 2010-07-27 2011-07-07 Method for manufacturing display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100072453A KR101698511B1 (ko) 2010-07-27 2010-07-27 표시 장치 제조 방법

Publications (2)

Publication Number Publication Date
KR20120010841A true KR20120010841A (ko) 2012-02-06
KR101698511B1 KR101698511B1 (ko) 2017-01-23

Family

ID=45527143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100072453A KR101698511B1 (ko) 2010-07-27 2010-07-27 표시 장치 제조 방법

Country Status (2)

Country Link
US (1) US8513065B2 (ko)
KR (1) KR101698511B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9221122B2 (en) 2013-03-18 2015-12-29 Samsung Display Co., Ltd. Method of controlling a laser beam annealing apparatus to manufacture thin film transistor substrate

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150188765A1 (en) * 2013-12-31 2015-07-02 Microsoft Corporation Multimode gaming server

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101530A (ja) * 2003-09-24 2005-04-14 Lg Phillips Lcd Co Ltd 多結晶シリコン層の製造方法及びこれを利用したスイッチング素子
KR20050066889A (ko) * 2003-12-27 2005-06-30 동부전자 주식회사 마스크 정렬 및 오버레이 정렬을 위한 마크 시스템
KR20070070383A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 다결정 실리콘층 및 그 제조 방법
JP2010004012A (ja) * 2008-05-23 2010-01-07 Sony Corp 半導体薄膜の形成方法および半導体薄膜の検査装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001067509A1 (en) * 2000-03-09 2001-09-13 Fujitsu Limited Semiconductor device and method of manufacture thereof
KR100519948B1 (ko) * 2003-05-20 2005-10-10 엘지.필립스 엘시디 주식회사 비정질 실리콘의 결정화 공정 및 이를 이용한 스위칭 소자
US7248353B2 (en) * 2003-05-30 2007-07-24 Ebara Corporation Method and apparatus for inspecting samples, and method for manufacturing devices using method and apparatus for inspecting samples
US20080102320A1 (en) * 2004-04-15 2008-05-01 Edelstein Alan S Non-erasable magnetic identification media
TW200616232A (en) * 2004-08-09 2006-05-16 Adv Lcd Tech Dev Ct Co Ltd Semiconductor device including semiconductor thin film, which is subjected to heat treatment to have alignment mark, crystallizing method for the semiconductor thin film, and crystallizing apparatus for the semiconductor thin film
US7349140B2 (en) * 2005-05-31 2008-03-25 Miradia Inc. Triple alignment substrate method and structure for packaging devices
KR101287198B1 (ko) 2006-05-12 2013-07-16 엘지디스플레이 주식회사 폴리실리콘 ｔｆｔ 어레이 기판 및 그 제조방법
KR100788551B1 (ko) * 2006-12-29 2007-12-26 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101530A (ja) * 2003-09-24 2005-04-14 Lg Phillips Lcd Co Ltd 多結晶シリコン層の製造方法及びこれを利用したスイッチング素子
KR20050066889A (ko) * 2003-12-27 2005-06-30 동부전자 주식회사 마스크 정렬 및 오버레이 정렬을 위한 마크 시스템
KR20070070383A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 다결정 실리콘층 및 그 제조 방법
JP2010004012A (ja) * 2008-05-23 2010-01-07 Sony Corp 半導体薄膜の形成方法および半導体薄膜の検査装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9221122B2 (en) 2013-03-18 2015-12-29 Samsung Display Co., Ltd. Method of controlling a laser beam annealing apparatus to manufacture thin film transistor substrate

Also Published As

Publication number Publication date
US20120028389A1 (en) 2012-02-02
KR101698511B1 (ko) 2017-01-23
US8513065B2 (en) 2013-08-20

Similar Documents

Publication Publication Date Title
JP6503458B2 (ja) 薄膜トランジスタの製造方法及び表示パネル
US7183148B2 (en) Display panel and method for manufacturing the same
US6964831B2 (en) Method of fabricating polysilicon film by excimer laser crystallization process
JP5351287B2 (ja) 基板、基板に対する露光方法、光配向処理方法
US7180198B2 (en) Method of fabricating polycrystalline silicon and switching device using polycrystalline silicon
US7033434B2 (en) Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same
JP2008216958A (ja) 絶縁体からなるマザー基板（絶縁マザー基板）にアラインマークを形成することを含む液晶表示装置の製造方法。
US20110117731A1 (en) Laser mask and sequential lateral solidification crystallization method using the same
RU2476954C2 (ru) Базовая плата, способ производства базовой платы и подложка устройства
JP2003334674A (ja) レーザ加工方法
KR101949412B1 (ko) 감광막 패턴 및 그 제조 방법
KR101698511B1 (ko) 표시 장치 제조 방법
KR100925984B1 (ko) 액정표시장치 제조방법
WO2016041349A1 (zh) 阵列基板及其制备方法、显示装置
US7851141B2 (en) Flat panel display manufacturing
JP2008102241A (ja) パターン描画装置、パターン描画システムおよびパターン描画方法
JPH08201846A (ja) レーザーアニール法及び液晶表示装置
KR20040060502A (ko) 구동회로 일체형 액정표시장치 제조 방법
TWI339410B (en) Mask and fabricating method of a polysilicon layer using the same
JP4273697B2 (ja) 液晶表示装置の製造方法
JP5691285B2 (ja) 表示装置の製造方法
JP2005276996A (ja) 平面表示装置の製造方法
US20200168642A1 (en) Laser irradiation device, projection mask, laser irradiation method, and program
JP2006054223A (ja) 半導体薄膜の結晶化方法、結晶化された半導体薄膜を有する基板、そして半導体薄膜の結晶化装置
KR20050066572A (ko) 레이저 결정화 공정용 마스크 및 상기 마스크를 이용한레이저 결정화 공정

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 4