JP4802400B2 - スイッチング素子の製造方法、半導体装置の製造方法および電気光学装置の製造方法 - Google Patents
スイッチング素子の製造方法、半導体装置の製造方法および電気光学装置の製造方法 Download PDFInfo
- Publication number
- JP4802400B2 JP4802400B2 JP2001178795A JP2001178795A JP4802400B2 JP 4802400 B2 JP4802400 B2 JP 4802400B2 JP 2001178795 A JP2001178795 A JP 2001178795A JP 2001178795 A JP2001178795 A JP 2001178795A JP 4802400 B2 JP4802400 B2 JP 4802400B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon thin
- polycrystalline
- crystal silicon
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
この発明は、スイッチング素子およびその製造方法ならびに半導体装置およびその製造方法ならびに電気光学装置およびその製造方法ならびに固体撮像装置およびその製造方法に関し、例えば、液晶ディスプレイや電荷結合素子（ＣＣＤ）に適用して好適なものである。
【０００２】
【従来の技術】
従来の液晶ディスプレイ（ＬＣＤ）における水平および垂直の駆動回路においては、各走査線（スキャンライン）毎にパワーＭＯＳトランジスタなどのスイッチング素子を配置し、これらのスイッチング素子を順次オンすることにより駆動を行っている。
【０００３】
【発明が解決しようとする課題】
上述のパワーＭＯＳトランジスタなどのスイッチング素子は、走査線間でスイッチング特性のばらつきが少ないことや高耐圧であることなどが要求されるが、これらの要求を満たすことはコストなどの点で必ずしも容易でなかった。また、各走査線毎にスイッチング素子を配置しているため、走査線の数が多くなると、スイッチング素子が基板回路上の多くの面積を占有するようになり、これが大画面化の障害になっていた。
【０００４】
したがって、この発明が解決しようとする課題は、トランジスタ間のスイッチング特性のばらつきが非常に少なく、回路基板上に配置したときにその占有面積を極めて小さくすることができ、電気的絶縁性の高い基板を用いることにより高耐圧でしかもトランジスタ間の電気的干渉が非常に起こりにくいスイッチング素子、このスイッチング素子あるいはこれと同様な構成の素子を有する半導体装置および液晶ディスプレイなどの電気光学装置ならびにそれらの製造方法を提供することにある。
【０００５】
一方、従来の固体撮像装置は単結晶シリコン基板を用いたものであり、その製造には９００℃以上の高温プロセスが不可欠である。このため、低温プロセスによる固体撮像装置の実現が望まれていた。
したがって、この発明が解決しようとする他の課題は、低温プロセスでガラス基板などの絶縁性基板上に形成された多結晶または単結晶のシリコン薄膜を用いた固体撮像装置およびその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
本発明者は、従来技術が有する上述の課題を解決すべく、鋭意検討を行った。以下にその概要を説明する。
【０００７】
すなわち、本発明者は、従来のように走査線毎に個別素子としてのスイッチング素子を設けるのではなく、一つの基板上にシリコン薄膜を形成し、このシリコン薄膜をパターン化して複数のシリコン薄膜を形成し、これらのシリコン薄膜を用いて例えば走査線の本数に相当する個数の薄膜トランジスタ（ＴＦＴ）をモノリシックに形成し、これを集積スイッチング素子として用いることを考えた。このようにすれば、ＴＦＴからなるスイッチング素子間のスイッチング特性のばらつきを非常に少なくすることができるとともに、スイッチング素子が基板回路上に占める面積を大幅に減少させることができる。また、電気的絶縁性の高い基板（ガラス基板や石英基板など）を用いることにより、各シリコン薄膜が島状になって互いに独立していることと相まって、各ＴＦＴの高耐圧化を図ることができるとともに、ＴＦＴ間の電気的干渉が原理的に起こりにくくなる。
【０００８】
ところで、シリコン薄膜の結晶性の改善方法、具体的には、例えば非晶質シリコン薄膜を溶融再結晶化などにより多結晶または単結晶のシリコン薄膜とする方法としてエキシマーレーザーアニール（ＥＬＡ）が従来より多く用いられているが、この方法には、得られるシリコン薄膜の膜質の安定性が悪いという欠点がある。
【０００９】
本発明者は、この欠点を解消するため、使用光源および結晶化法の両面から鋭意検討を行った。その結果、シリコン薄膜の結晶性の改善を良好な膜質の安定性を得つつ達成するためには、エキシマーレーザー光に代えて、高圧水銀ランプ光や高圧キセノン−水銀ランプ光などに代表される、少なくともシリコンの光吸収係数が非常に大きい紫外域の波長の光を含むランプ光、取り分けこのランプ光を集光した光を用いることが有効であることを見い出した。また、単にこのようなランプ光を用いるだけではなく、シリコン薄膜を形成する下地基板として主面に段差を設けたものを用い、その上に非晶質シリコン薄膜を形成し、この非晶質シリコン薄膜に上記のランプ光を照射して加熱または溶融して再結晶化を行い、上記段差をシードとしてシリコン薄膜をグラフォエピタキシャル成長させることが有効であることを見い出した。これによれば、電気的絶縁性が高い基板上に良好な結晶性の多結晶または単結晶のシリコン薄膜を良好な膜質安定性で形成することができる。そして、このような結晶性が良好な多結晶または単結晶のシリコン薄膜を用いて上述のスイッチング素子としてのＴＦＴを形成すれば、従来のパワーＭＯＳトランジスタに匹敵する性能を有するスイッチング素子を実現することが可能である。
【００１０】
一方、低温で非晶質シリコン薄膜を形成する方法としてはプラズマＣＶＤ法が一般的であるが、この方法により得られる非晶質シリコン薄膜中には多量の水素が含まれるほか、プラズマによる損傷が生じることから、これらが非晶質シリコン薄膜の結晶化などに悪影響を与えることが問題となる場合もあり得る。このような問題のない非晶質シリコン薄膜の形成方法として触媒ＣＶＤ法が知られており、近年注目されている（例えば、応用物理第６６巻第１０号（１９９７）ｐ．１０９４）。ところが、本発明者が種々実験を行った結果によれば、従来の触媒ＣＶＤ法を用いて低温でシリコン薄膜を成長させた場合には、従来のＣＶＤ法により成長させた場合に比べて成長層に酸素が取り込まれやすく、得られるシリコン薄膜中の酸素濃度が数原子％（at％）を超えることがあり、これは原子濃度に換算すると少なくとも５×１０20原子／ｃｍ3 （atoms/cc) 以上となる。シリコン中の酸素の固溶限界は２．５×１０18atoms/ccであるから（例えば、半導体ハンドブック、第２版、pp.128-129、柳井久義監修、オーム社、昭和５２年）、この酸素濃度は、シリコン中の酸素の固溶限界２．５×１０18atoms/ccをはるかに超える値である。このように固溶限界以上の酸素がシリコン中に含有されると、酸素は酸化シリコンを形成して析出するので、シリコン結晶粒の外周に酸化物薄膜が形成されたり、さらに酸素が増加すると酸化物粒が形成されたりするため、この非晶質シリコン薄膜の結晶化によって高品質の多結晶または単結晶のシリコン薄膜を得ることは困難である。
【００１１】
そこで、本発明者は、酸素濃度が低いシリコン薄膜を形成すべく、触媒ＣＶＤ法によりシリコン薄膜を成長させるときの条件の探索を行った。
【００１２】
すなわち、触媒ＣＶＤ法を用い、低温（例えば、１００〜６００℃）で、プロセス条件を種々に変えてシリコン薄膜を成長させ、その評価を行う実験を繰り返し行った結果、触媒ＣＶＤ法を用いて低酸素濃度のシリコン薄膜を成長させるには、従来のＣＶＤ法と比べて、気相の成長雰囲気の圧力や成長雰囲気中の酸素、水分の分圧などの条件が全く異なることを見い出した。具体的には、少なくとも成長初期に成長雰囲気の全圧を従来の触媒ＣＶＤ法よりもずっと低圧で、具体的には１．３３×１０-3Ｐａ以上４Ｐａ（０．０１ｍＴｏｒｒ以上３０ｍＴｏｒｒ以下）に設定することにより、最大酸素濃度が３×１０18atoms/cc（０．０００６at％）以下と極めて低いシリコン薄膜を成長させることができることがわかった。また、少なくとも成長初期に成長雰囲気における酸素および水分の分圧を６．６５×１０-10 Ｐａ以上２×１０-6Ｐａ以下（０．００５×１０-6ｍＴｏｒｒ以上１５×１０-6ｍＴｏｒｒ以下）に設定することによっても、同様に最大酸素濃度が３×１０18atoms/cc（０．０００６at％）以下と極めて低いシリコン薄膜を成長させることができることがわかった。この酸素および水分の分圧は、反応ガス中に合計０．５ｐｐｍ程度の酸素および水分が含有されていることから求めることができるものである。
【００１３】
この発明は、本発明者による上記の検討に基づいてさらに検討を重ねた結果、案出されたものである。
【００１４】
すなわち、上記課題を解決するために、この発明の第１の発明は、
基板の段差を有する主面上に形成された非晶質シリコン薄膜に少なくとも紫外域の波長の光を含むランプ光を照射して結晶化することにより形成され、かつ、所定形状にパターン化された複数の多結晶または単結晶のシリコン薄膜を有し、
複数の多結晶または単結晶のシリコン薄膜のそれぞれに薄膜トランジスタが形成されている
ことを特徴とするスイッチング素子である。
【００１５】
この発明の第２の発明は、
基板の段差を有する主面上に非晶質シリコン薄膜を形成する工程と、
非晶質シリコン薄膜に少なくとも紫外域の波長の光を含むランプ光を照射して結晶化することにより多結晶または単結晶のシリコン薄膜を形成する工程と、
多結晶または単結晶のシリコン薄膜を所定形状にパターン化して複数の多結晶または単結晶のシリコン薄膜を形成する工程と、
複数の多結晶または単結晶のシリコン薄膜のそれぞれに薄膜トランジスタを形成する工程とを有する
ことを特徴とするスイッチング素子の製造方法である。
【００１６】
この発明の第３の発明は、
基板の段差を有する主面上に形成された非晶質シリコン薄膜に少なくとも紫外域の波長の光を含むランプ光を照射して結晶化することにより形成され、かつ、所定形状にパターン化された複数の多結晶または単結晶のシリコン薄膜を有し、
複数の多結晶または単結晶のシリコン薄膜のそれぞれに薄膜トランジスタが形成されている
ことを特徴とする半導体装置である。
【００１７】
この発明の第４の発明は、
基板の段差を有する主面上に非晶質シリコン薄膜を形成する工程と、
非晶質シリコン薄膜に少なくとも紫外域の波長の光を含むランプ光を照射して結晶化することにより多結晶または単結晶のシリコン薄膜を形成する工程と、
多結晶または単結晶のシリコン薄膜を所定形状にパターン化して複数の多結晶または単結晶のシリコン薄膜を形成する工程と、
複数の多結晶または単結晶のシリコン薄膜のそれぞれに薄膜トランジスタを形成する工程とを有する
ことを特徴とする半導体装置の製造方法である。
【００１８】
この発明の第５の発明は、
基板の段差を有する主面上に形成された非晶質シリコン薄膜に少なくとも紫外域の波長の光を含むランプ光を照射して結晶化することにより形成され、かつ、所定形状にパターン化された複数の多結晶または単結晶のシリコン薄膜を有し、
複数の多結晶または単結晶のシリコン薄膜のそれぞれに薄膜トランジスタが形成されている
ことを特徴とする電気光学装置である。
【００１９】
この発明の第６の発明は、
基板の段差を有する主面上に非晶質シリコン薄膜を形成する工程と、
非晶質シリコン薄膜に少なくとも紫外域の波長の光を含むランプ光を照射して結晶化することにより多結晶または単結晶のシリコン薄膜を形成する工程と、
多結晶または単結晶のシリコン薄膜を所定形状にパターン化して複数の多結晶または単結晶のシリコン薄膜を形成する工程と、
複数の多結晶または単結晶のシリコン薄膜のそれぞれに薄膜トランジスタを形成する工程とを有する
ことを特徴とする電気光学装置の製造方法である。
【００２０】
この発明の第７の発明は、
基板の段差を有する主面上に形成された非晶質シリコン薄膜に少なくとも紫外域の波長の光を含むランプ光を照射して結晶化することにより形成された多結晶または単結晶のシリコン薄膜を有し、
多結晶または単結晶のシリコン薄膜を用いて受光素子および周辺回路の薄膜トランジスタが形成されている
ことを特徴とする固体撮像装置である。
【００２１】
この発明の第８の発明は、
基板の段差を有する主面上に非晶質シリコン薄膜を形成する工程と、
非晶質シリコン薄膜に少なくとも紫外域の波長の光を含むランプ光を照射して結晶化することにより多結晶または単結晶のシリコン薄膜を形成する工程と、
多結晶または単結晶のシリコン薄膜を用いて受光素子および周辺回路の薄膜トランジスタを形成する工程とを有する
ことを特徴とする固体撮像装置の製造方法である。
【００２２】
この発明において、「単結晶のシリコン薄膜」には、亜粒界を含むものも含まれるものとし、さらには、結晶粒径が十分に大きく、少なくともチャンネル領域については単結晶シリコンとほぼ同一視することができる多結晶シリコン薄膜も含まれるものとする。
【００２３】
非晶質シリコン薄膜を形成する基板は必要に応じて選ぶことができるが、好適には電気的絶縁性の高い基板、具体的には、例えばホウケイ酸素ガラスなどのガラス基板、石英ガラス基板、結晶化ガラスなどの耐熱性ガラス基板などのほか、耐熱性有機基板などを用いることができ、基板材料の選択の自由度は高く、基板の大型化も容易である。これらの基板は使用する基板温度によって使い分けることができ、例えば、基板温度が〜６００℃の低温の場合にはホウケイ酸ガラスなどのガラス基板、基板温度が８００〜１０００℃の高温の場合には石英ガラス基板、結晶化ガラス基板などの耐熱性ガラス基板を使用することができる。このため、て際、基板の材料の選択の範囲が広いため、これらの基板上に形成する段差部分の形状や寸法は、例えばこの段差部分に形成する薄膜トランジスタの形状や個数などに応じて決定される。
【００２４】
複数の多結晶または単結晶のシリコン薄膜に形成する複数の薄膜トランジスタを単一のゲート電極により制御する場合には、これらの複数の多結晶または単結晶のシリコン薄膜のそれぞれにゲート電極を共通にして薄膜トランジスタを形成する。また、ゲート絶縁膜については、典型的には、これらの複数の多結晶または単結晶のシリコン薄膜上に同一のゲート絶縁膜を形成する。
【００２５】
これらの複数の多結晶または単結晶のシリコン薄膜は、典型的には、互いにほぼ平行に配列した短冊状の形状を有する（全体としては櫛歯状の形状を有する）複数の多結晶または単結晶のシリコン薄膜からなる。また、典型的には、複数の多結晶または単結晶のシリコン薄膜のそれぞれの一端部および他端部にそれぞれソース領域およびドレイン領域が形成され、これらのソース領域およびドレイン領域にそれぞれ第１の電極および第２の電極が接続される。
【００２６】
これらの薄膜トランジスタは、典型的には、ゲート電極へのゲート電圧の印加によりそれらのチャンネル領域に反転層が形成されてオンしたときに第１の電極および第２の電極間が導通する。典型的には、複数の多結晶または単結晶のシリコン薄膜のそれぞれに形成された薄膜トランジスタの閾値電圧は、これらの複数の多結晶または単結晶のシリコン薄膜の配列順序にしたがって徐々に増加するように設定される。この場合、例えば、ゲート電極に鋸歯状波形のゲート電圧を印加することにより、このゲート電圧が複数の薄膜トランジスタの閾値電圧に達した時点で順次オンするようにすることができる。
【００２７】
また、少なくともチャンネル領域における多結晶または単結晶のシリコン薄膜および受光素子を形成する多結晶または単結晶シリコン薄膜の最大酸素濃度は５×１０18原子／ｃｍ3 以下にすることができ、好適には３×１０18原子／ｃｍ3 以下にすることができる。このチャンネル領域を構成する多結晶または単結晶のシリコン薄膜および受光素子を形成する多結晶または単結晶シリコン薄膜の厚さは必要に応じて選択することができるものであるが、一般的には１０〜１００ｎｍ程度である。典型的には、多結晶または単結晶のシリコン薄膜は、厚さが１００ｎｍ以下、好適には５０ｎｍ以下である。
【００２８】
非晶質シリコン薄膜の成長温度は、典型的には１００℃以上３００℃以下、好適には２００℃以上３００℃以下とする。また、上記のような低い最大酸素濃度を達成する観点から、非晶質シリコン薄膜は、少なくとも成長初期に成長雰囲気の全圧を１．３３×１０-3Ｐａ以上４Ｐａ以下に設定して成長させる。あるいは、非晶質シリコン薄膜は、少なくとも成長初期に成長雰囲気における酸素および水分の分圧を６．６５×１０-10 Ｐａ以上２×１０-6Ｐａ以下に設定してグラフォエピタキシャル成長させる。
【００２９】
この発明において、半導体装置における複数の薄膜トランジスタは、典型的にはスイッチング素子として用いられるが、これらの薄膜トランジスタの用途は必ずしもスイッチング素子に限定されるものではなく、必要に応じて他の用途に用いることができる。この半導体装置には、薄膜半導体装置のほか、バルク基板にトランジスタなどの素子を形成するとともに、このバルク基板上に薄膜トランジスタを形成するものも含まれる。
【００３０】
電気光学装置は、例えば、液晶ディスプレイ（ＬＣＤ）、エレクトロルミネッセンス（ＥＬ）表示装置、電界放出型表示装置（ＦＥＤ）、プラズマディスプレイ（ＰＤ）、発光ポリマー表示装置（ＬＥＰＤ）、発光ダイオード（ＬＥＤ）表示装置などであり、複数の薄膜トランジスタは例えばその走査線のスイッチング素子として用いられるが、これらの薄膜トランジスタの用途は必ずしもスイッチング素子に限定されるものではなく、必要に応じて他の用途に用いることができる。
【００３１】
上述のように構成されたこの発明によれば、基板の段差を有する主面上に非晶質シリコン薄膜を形成し、この非晶質シリコン薄膜に少なくとも紫外域の波長の光を含むランプ光を照射して結晶化することにより多結晶または単結晶のシリコン薄膜を形成しているので、非晶質シリコン薄膜への紫外域の波長の光を含むランプ光の照射によるアニールと段差をシードとするシリコン薄膜のグラフォエピタキシャル成長との総合的な効果により、低温プロセスで結晶性の良好な多結晶または単結晶のシリコン薄膜を良好な膜質安定性で形成することができる。
【００３２】
そして、例えば、この多結晶または単結晶のシリコン薄膜をパターン化することにより形成された複数の多結晶または単結晶のシリコン薄膜のそれぞれに薄膜トランジスタを形成することにより、言い換えれば、単一の単結晶シリコン薄膜の近接した部分を用いて複数の薄膜トランジスタを形成することにより、これらの薄膜トランジスタの特性を極めて均一にすることができる。また、これらの薄膜トランジスタは同一の基板上にモノリシックに形成されることから、これらの薄膜トランジスタの個数が多くなっても、それらが基板上で占有する面積を非常に少なく抑えることができる。また、電気的絶縁性の高い基板を用いることにより、これらの薄膜トランジスタを高耐圧のものとすることができるとともに、薄膜トランジスタ相互間の電気的干渉が原理的に起こりにくい。
【００３３】
さらに、非晶質シリコン薄膜を成長させる場合に、少なくとも成長初期に成長雰囲気の全圧を１．３３×１０-3Ｐａ以上４Ｐａ以下に設定することにより、少なくとも成長初期に成長雰囲気中の酸素および水分の分圧を６．６５×１０-10 Ｐａ以上２×１０-6Ｐａ以下にすることができ、このため成長層への酸素の取り込み量を極めて少なくすることができ、これによって非晶質シリコン薄膜の最大酸素濃度を５×１０18原子／ｃｍ3 以下と、従来の触媒ＣＶＤ法により低温で成長される非晶質シリコン薄膜に比べて極めて低くすることができる。
【００３４】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照しながら説明する。
図１はこの発明の第１の実施形態による連続閾値ＴＦＴスイッチャーの平面図、図２は図１のＩＩ−ＩＩ線に沿っての拡大断面図である。
【００３５】
図１および図２に示すように、この第１の実施形態による連続閾値ＴＦＴスイッチャーにおいては、例えば長方形状のガラス基板１上に長方形状の溝２がそれらの長手方向が互いに平行になるように設けられている。ガラス基板１としては、例えば、石英ガラス、ホウケイ酸ガラス、アルミケイ酸ガラスなどからなるものを用いることができる。溝２は、多結晶または単結晶のシリコン薄膜をグラフォエピタキシャル成長させる際のシードとなる段差があるものであれば、基本的にはどのような平面形状および断面形状であってもよいが、具体的には、例えば深さ５０〜１５０ｎｍ、幅２〜１０μｍである。また、溝２の断面形状については、例えば、その底面と側面とのなす角が９０°ないしそれより少し小さいものとする。
【００３６】
ガラス基板１の全面に保護膜３が設けられている。この保護膜３は、ガラス基板１からのアルカリイオン（ＮａイオンやＫイオンなど）のような可動イオンによる汚染を防止するためのものである。この保護膜３としては、例えば、厚さ３０〜１００ｎｍの窒化シリコン（ＳｉＮ）膜や、厚さ３０〜１００ｎｍのＳｉＮ膜とその上の厚さ３０〜１５０ｎｍの酸化シリコン（ＳｉＯ2 ）膜との複合膜などを用いることができる。
【００３７】
この保護膜３上に、溝２をその長手方向と垂直方向にまたぐように、ｎ本（ｎ≦２）の細長い短冊状の多結晶または単結晶シリコン薄膜４が、互いに平行にかつ等間隔に設けられている。これらの多結晶または単結晶シリコン薄膜４は、全体として櫛歯状の形状を有する。この多結晶または単結晶シリコン薄膜４は、溝２による段差をシードとしてグラフォエピタキシャル成長され、その後にパターン化されたものである。この多結晶または単結晶シリコン薄膜４の厚さは例えば４０〜５０ｎｍ、幅は例えば１〜３μｍ、長さはトランジスタのチャンネル長によっても異なるが、例えば５〜１０μｍである。また、この多結晶または単結晶シリコン薄膜４の間隔は例えば１〜３μｍである。この多結晶または単結晶シリコン薄膜４は、これを用いて形成するＴＦＴがｎチャンネルである場合にはｐ型、ｐチャンネルである場合にはｎ型であり、不純物濃度はいずれも例えば１×１０14〜１×１０17atoms/ccである。
【００３８】
これらの多結晶または単結晶シリコン薄膜４の一端部および他端部にはそれぞれソース領域５およびドレイン領域６が形成されている。これらのソース領域５およびドレイン領域６は、多結晶または単結晶シリコン薄膜４に形成するＴＦＴがｎチャンネルである場合にはｎ型、ｐチャンネルである場合にはｐ型である。
【００３９】
これらの多結晶または単結晶シリコン薄膜４を覆うように全面にゲート絶縁膜７が形成されている。このゲート絶縁膜７としては、例えば、ＳｉＯ2 膜、ＳｉＮ膜、ＳｉＯ2 膜とＳｉＮ膜との複合膜、アルミナ（Ａｌ2 Ｏ3 ）膜などを用いることができる。また、溝２の上方の部分におけるゲート絶縁膜７上には、全ての多結晶または単結晶シリコン薄膜４にまたがるようにこの溝２の長手方向に延在してゲート電極８が設けられている。このゲート電極８の一端部にはパッド部が設けられている。このゲート電極８は、例えば、アルミニウム（Ａｌ）、Ａｌ合金、銅（Ｃｕ）などからなる。このゲート電極８と多結晶または単結晶シリコン薄膜４に形成されたソース領域５およびドレイン領域６とにより多結晶または単結晶シリコンＴＦＴが形成されている。この多結晶または単結晶シリコンＴＦＴの実効チャンネル長は例えば１〜５μｍである。
【００４０】
このようにして、ｎ個の多結晶または単結晶シリコン薄膜４によりｎ個の多結晶または単結晶シリコンＴＦＴＱ1 〜Ｑn が形成されている。ここで、これらの多結晶または単結晶シリコンＴＦＴＱ1 〜Ｑn の閾値電圧Ｖth1 〜Ｖthn は、チャンネルドーピングの調節により徐々に少しずつ大きくなっている。より具体的には、これらの多結晶または単結晶シリコンＴＦＴＱ1 〜Ｑn の閾値電圧はそれぞれＶth1 、Ｖth2 ＝Ｖth1 ＋Δ、Ｖth3 ＝Ｖth1 ＋２Δ、Ｖth4 ＝Ｖth1 ＋３Δ、・・・、Ｖthn-1 ＝Ｖth1 ＋（ｎ−２）Δ、Ｖthn ＝Ｖth1 ＋（ｎ−１）Δに設定されている。ただし、Δは正の微小量である。
【００４１】
各多結晶または単結晶シリコン薄膜４の両端のソース領域５およびドレイン領域６の上方におけるゲート絶縁膜７には、開口９、１０が設けられている。そして、これらの開口９、１０を通じて、ソース領域５およびドレイン領域６にそれぞれプローブ電極Ｐi 、Ｐi ´（ただし、ｉ＝１〜ｎ）が接続されている。これらのプローブ電極Ｐi 、Ｐi ´の他端部にはパッド部が設けられている。これらのプローブ電極Ｐi 、Ｐi ´は、例えば、アルミニウム（Ａｌ）、Ａｌ合金、銅（Ｃｕ）などからなる。
【００４２】
図３に多結晶または単結晶シリコンＴＦＴＱ1 〜Ｑn の部分のパターン形状およびレイアウトの詳細を示す。
図示は省略するが、プローブ電極Ｐ1 〜Ｐn 、Ｐ1 ´〜Ｐn ´およびゲート電極８を覆うように全面にパッシベーション膜が形成されている。このパッシベーション膜としては、例えば、ＳｉＯ2 膜、ＳｉＮ膜、ＳｉＯ2 膜とＳｉＮ膜との複合膜などを用いることができる。このパッシベーション膜には、プローブ電極Ｐ1 〜Ｐn 、Ｐ1 ´〜Ｐn ´のパッド部およびゲート電極８のパッド部の上の部分に開口が形成されており、これらの開口を通じてプローブ電極Ｐ1 〜Ｐn 、Ｐ1 ´〜Ｐn ´およびゲート電極８を外部配線と接続することができるようになっている。
【００４３】
この連続閾値ＴＦＴスイッチャーを例えばＬＣＤの水平または垂直または水平／垂直走査用スイッチング素子として用いる場合には、短冊状の多結晶または単結晶シリコン薄膜４の数、したがって多結晶または単結晶シリコンＴＦＴの数ｎはその走査線と同じ数に選ばれる。そして、走査線と駆動回路との間にこの連続閾値ＴＦＴスイッチャーが配置され、各走査線の一端がプローブ電極Ｐi と接続され、駆動回路の端子がプローブ電極Ｐi ´と接続される。ゲート電極８には、駆動回路と同期したゲート電圧が印加される。短冊状の多結晶または単結晶シリコン薄膜４の数、したがって多結晶または単結晶シリコンＴＦＴの数ｎの具体例を挙げると、ＬＣＤを走査線の数が１１２５本のＨＤＴＶ（High Definition Television）対応とする場合、１１２５となる。
【００４４】
次に、上述のように構成された連続閾値ＴＦＴスイッチャーの製造方法について説明する。
まず、この製造方法において非晶質シリコン薄膜の形成に使用する触媒ＣＶＤ装置について説明する。図４は触媒ＣＶＤ装置の一例を示す。
【００４５】
図４に示すように、この触媒ＣＶＤ装置においては、成長チャンバー５１の側壁に真空排気管５２を介してターボ分子ポンプ（ＴＭＰ）が接続されており、このＴＭＰにより成長チャンバー５１内を例えば１×１０-6Ｐａ程度の圧力に真空排気することができるようになっている。この成長チャンバー５１の底部にはガス供給管５３が取り付けられており、このガス供給管５３を通じて成長に使用する反応ガスを成長チャンバー５１内に供給することができるようになっている。非晶質シリコン薄膜を成長させる基板５４は、図示省略したロードロックチャンバーを経由して、成長チャンバー５１の内部の上部中央に設けられた試料ホルダー部５５に取り付けられる。この試料ホルダー部５５は例えばＳｉＣでコーティングされたグラファイトサセプターからなり、大気側からヒーター５６により加熱することができるようになっている。ガス供給管５３の先端のガス吹き出しノズル５７と試料ホルダー部５５との間に触媒体５８が設置されている。この触媒体５８としては、例えばＷ線をコイル状に巻き、そのコイル状のＷ線を何度か往復させて、基板５４の全体をカバーする面積を張るように、かつ、その張る面が試料ホルダー５５の面と平行になるように形成したものが用いられる。この触媒体５８は、直接通電することにより加熱されている。なお、触媒体５８の形状は必ずしも線状に限るものではない。基板５４の温度は、基板ホルダー部５５の基板５４の横に取り付けられた熱電対５９により測定することができるようになっている。
【００４６】
この製造方法においては、まず、図５Ａに示すように、ガラス基板１の表面を例えば反応性イオンエッチング（ＲＩＥ）法などのドライエッチング法により選択的にエッチングして溝２を形成する。
【００４７】
次に、図５Ｂに示すように、例えばプラズマＣＶＤ法などにより例えば２００〜３００℃の低温で基板全面に例えば厚さが３０〜１００ｎｍのＳｉＮ膜を形成し、あるいは厚さが３０〜１００ｎｍのＳｉＮ膜と厚さが３０〜１５０ｎｍのＳｉＯ2 膜とを順次形成して保護膜３を形成する。ここで、ＳｉＮ膜の形成時には例えば水素をキャリアガスとし、モノシランまたはジクロルシランにアンモニアを混合したものを原料ガスとして用い、ＳｉＯ2 膜の形成時には例えば水素をキャリアガスとし、モノシランにヘリウム希釈酸素を混合したものを原料ガスとして用いる。
次に、図５Ｃに示すように、図４に示す触媒ＣＶＤ装置を用いて触媒ＣＶＤ法により非晶質シリコン薄膜１１を成長させる。
【００４８】
この触媒ＣＶＤ法による成長は次のような手順で行う。すなわち、まず、保護膜３を形成したガラス基板１を希釈フッ酸（１〜５％水溶液）などで洗浄してから、純水で洗浄し、その後乾燥を行う。
【００４９】
次に、このガラス基板１を、図示省略したロードロックチャンバーを経由して図４に示す触媒ＣＶＤ装置の成長チャンバー５１内の試料ホルダー部５５のサセプターに取り付ける。この試料ホルダー部５５のサセプターは、あらかじめヒーター５６により成長温度、例えば２００〜３００℃に設定しておく。
【００５０】
次に、成長チャンバー５１内をＴＭＰにより例えば（１〜２）×１０-6Ｐａ程度まで減圧し、特に成長チャンバー５１内に外部から持ち込まれた酸素および水分を排気する。この排気に要する時間は例えば約５分である。
【００５１】
次に、成長チャンバー５１内にガス供給管５３から水素を流し、その流量、圧力およびサセプター温度を所定の値に制御する。成長チャンバー５１内圧力は、１．３３×１０-3Ｐａ〜４Ｐａ（０．０１ｍＴｏｒｒ〜３０ｍＴｏｒｒ以下）に設定する。水素流量は３０ｓｃｃｍ／ｍｉｎに設定する。
【００５２】
次に、触媒体５８に通電して１８００℃に加熱し、この温度に例えば１０分間保持する。なお、上述のように成長チャンバー５１内に水素を流しておくのは触媒体５８の加熱時の酸化を防止するためである。
【００５３】
次に、成長チャンバー５１内にガス供給管５３から水素に加えてモノシランを流し、所定の厚さ、例えば厚さ約４０〜５０ｎｍのシリコン薄膜を成長させる。水素流量は例えば３０ｓｃｃｍ／ｍｉｎ、モノシラン流量は例えば０．３〜２ｓｃｃｍ／ｍｉｎ（１００％モノシランを使用）に設定する。このようにして、図５Ｃに示すように、非晶質シリコン薄膜１１が成長する。
【００５４】
成長終了後、成長チャンバー５１に流すモノシラン流量をゼロにし、例えば約５分後に触媒体５８への電力供給を遮断して、その温度を下げる。
次に、成長チャンバー５１に流す水素流量をゼロにして、（１〜２）×１０-6Ｐａ程度まで減圧し、特に成長チャンバー５１内に導入したモノシランを排気する。この排気には例えば約５分かかる。
この後、非晶質シリコン薄膜１１を成長させたガラス基板１を、図示省略したロードロックチャンバーを経由して、成長チャンバー５１の外部に取り出す。
【００５５】
次に、このガラス基板１を後述の光照射装置の処理室内に入れ、非晶質シリコン薄膜１１に高圧水銀ランプ光または高圧キセノン−水銀ランプ光を集光して照射することにより加熱または溶融して再結晶化を行い、図５Ｄに示すように、溝２による段差をシードとして多結晶または単結晶シリコン薄膜４をグラフォエピタキシャル成長させる。
次に、このようにして得られた多結晶または単結晶シリコン薄膜４に、形成するＴＦＴがｎチャンネルであるかｐチャンネルであるかに応じてｐ型またはｎ型の不純物をイオン注入などにより導入し、ｐ型化またはｎ型化する。
【００５６】
次に、図６Ａおよび図６Ｂに示すように、多結晶または単結晶シリコン薄膜４上にフォトリソグラフィーにより所定形状のレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとして多結晶または単結晶シリコン薄膜４をＲＩＥ法などによりエッチングして短冊形状にパターン化する。
【００５７】
次に、図７Ａに示すように、例えばプラズマＣＶＤ法により基板全面にゲート絶縁膜５を形成する。
次に、図７Ｂに示すように、ゲート絶縁膜５上にフォトリソグラフィーにより所定形状のレジストパターン１２を形成した後、これをマスクとして多結晶または単結晶シリコン薄膜４に不純物のイオン注入を十分に高濃度に行い、ソース領域５およびドレイン領域６を形成する。このイオン注入の不純物としては、形成するＴＦＴがｎチャンネルであるかｐチャンネルであるかに応じてｎ型またはｐ型の不純物を用いる。この後、レジストパターン１２を除去する。
【００５８】
次に、図８Ａおよび図８Ｂに示すように、フォトリソグラフィーにより各多結晶または単結晶シリコン薄膜４のチャンネル領域に対応する部分が開口したレジストパターン１３を形成した後、これをマスクとして、ソース領域５およびドレイン領域６の間の部分の多結晶または単結晶シリコン薄膜４、すなわちチャンネル領域にゲート絶縁膜７を介して閾値電圧制御用の不純物のドーピング（チャンネルドーピング）を行う。この不純物ドーピング量は、多結晶または単結晶シリコンＴＦＴＱ1 〜Ｑn の閾値電圧がそれぞれＶth1 、Ｖth2 ＝Ｖth1 ＋Δ、Ｖth3 ＝Ｖth1 ＋２Δ、Ｖth4 ＝Ｖth1 ＋３Δ、・・・、Ｖthn-1 ＝Ｖth1 ＋（ｎ−２）Δ、Ｖthn ＝Ｖth1 ＋（ｎ−１）Δに設定されるように、各多結晶または単結晶シリコン薄膜４毎に少しずつ異なるドーズ量に設定する。この各多結晶または単結晶シリコン薄膜４への不純物ドーピングは、原理的には、レジストパターンを形成しては、これをマスクとして閾値電圧制御用の不純物（リンやホウ素など）のイオン注入を行う工程を繰り返し行うことにより可能であるが、ｎが大きい場合には、好適には例えば集束イオンビーム（ＦＩＢ）装置を用いて不純物のイオンビーム描画を行う。このイオンビーム描画はマスクレスで行うことができることから、レジストパターン１３の形成を省略することができ、製造プロセスの簡略化を図ることができる。
【００５９】
次に、レジストパターン１３を除去した後、例えばＲＴＡ（Rapid Thermal Annealing)やＥＬＡ（Eximer Laser Annealing) などにより、各多結晶または単結晶シリコン薄膜４に導入された不純物の活性化を行う。
【００６０】
次に、図９Ａおよび図９Ｂに示すように、フォトリソグラフィーにより所定形状のレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとしてゲート絶縁膜７をエッチング除去することによりソース領域５およびドレイン領域６上にそれぞれ開口９、１０を形成する。
【００６１】
次に、図１０Ａおよび図１０Ｂに示すように、例えば真空蒸着法、スパッタリング法などにより基板全面にアルミニウム、アルミニウム合金、銅などを形成した後、この金属膜上にフォトリソグラフィーにより所定形状のレジストパターンを形成し、このレジストパターンをマスクとしてこの金属膜をエッチングすることにより、ゲート電極８およびプローブ電極Ｐ1 〜Ｐn 、Ｐ1 ´〜Ｐn ´を形成する。
【００６２】
次に、ソース領域５およびドレイン領域６とプローブ電極Ｐ1 〜Ｐn 、Ｐ1 ´〜Ｐn ´とのコンタクト部のオーミック性を良好にするために、例えば、窒素ガス、水素ガスまたは水素ガス混合の窒素ガス（フォーミングガス）中において３５０〜４５０℃の温度の熱処理を行う。
【００６３】
次に、例えばプラズマＣＶＤ法などにより基板全面にＳｉＯ2 膜、ＳｉＮ膜などを適当な厚さに形成してパッシベーション膜を形成する。次に、このパッシベーション膜の所定部分をエッチング除去して、ゲート電極８およびプローブ電極Ｐ1 〜Ｐn 、Ｐ1 ´〜Ｐn ´のパッド部を露出させる。ここで、パッシベーション膜として特に、Ｓｉ−Ｈ基を多く含むＳｉＮ膜をプラズマＣＶＤ法などにより２００〜３００℃の温度で４００〜７００ｎｍ程度の厚さに形成し、窒素ガスなどの不活性ガス中において４００〜４３０℃で２０分以上の熱処理を行ってＳｉ−Ｈ基を分解させると、それにより発生する水素による多結晶または単結晶シリコン薄膜４中のダングリングボンドの終端処理効果を得ることができ、多結晶または単結晶シリコンＴＦＴＱ1 〜Ｑn の電気的特性の顕著な改善を図ることができる。
以上により、目的とする連続閾値ＴＦＴスイッチャーが製造される。
【００６４】
次に、この連続閾値ＴＦＴスイッチャーの動作方法について説明する。
上述のように、この連続閾値ＴＦＴスイッチャーを構成するｎ個の多結晶または単結晶シリコンＴＦＴＱ1 〜Ｑn の閾値電圧はそれぞれＶth1 、Ｖth2 ＝Ｖth1 ＋Δ、Ｖth3 ＝Ｖth1 ＋２Δ、Ｖth4 ＝Ｖth1 ＋３Δ、・・・、Ｖthn-1 ＝Ｖth1 ＋（ｎ−２）Δ、Ｖthn ＝Ｖth1 ＋（ｎ−１）Δに設定されている。そこで、ゲート電極８に、図１１Ａに示すような周期Ｔの鋸歯状波形のゲート電圧を印加する。すると、ゲート電圧が０から徐々に上昇して時刻ｔ1 にＶth1 に達すると、まず単結晶シリコンＴＦＴＱ1 がオンしてプローブ電極Ｐ1 、Ｐ1 ´間が導通し、続いて時刻ｔ2 にＶth2 に達すると、単結晶シリコンＴＦＴＱ2 もオンしてプローブ電極Ｐ2 、Ｐ2 ´間が導通するというように、図１１Ａに示す鋸歯状波形の一周期で多結晶または単結晶シリコンＴＦＴＱ1 〜Ｑn が順次オンし、対応するプローブ電極Ｐi 、Ｐi ´間が順次導通状態となり、各周期毎にこれが繰り返される。このように、ゲート電極８に周期Ｔの鋸歯状波形のゲート電圧が印加されることによって、各多結晶または単結晶シリコンＴＦＴＱi が周期Ｔ毎に順次スイッチングを行う。
【００６５】
以上のように、この第１の実施形態によれば、溝２が形成され、それにより段差が形成されたガラス基板１の主面上に非晶質シリコン薄膜４を形成し、この非晶質シリコン薄膜４に高圧水銀ランプ光または高圧キセノン−水銀ランプ光を集光して照射し、アニールを行うことにより、溝２による段差をシードとして多結晶または単結晶シリコン薄膜４をグラフォエピタキシャル成長させ、これをパターン化することにより形成されるｎ個の短冊状の多結晶または単結晶シリコン薄膜４を用いてｎ個の多結晶または単結晶シリコンＴＦＴＱ1 〜Ｑn を形成し、これらの多結晶または単結晶シリコンＴＦＴＱ1 〜Ｑn により連続閾値ＴＦＴスイッチャーを形成しているので、次のような種々の利点を得ることができる。すなわち、良好な結晶性の多結晶または単結晶シリコン薄膜４を良好な膜質均一性および膜質安定性で形成することができる。そして、この一つの多結晶または単結晶シリコン薄膜４の近接した部分を用いて多結晶または単結晶シリコンＴＦＴＱ1 〜Ｑn を形成しているので、これらの多結晶または単結晶シリコンＴＦＴの特性を極めて均一にすることができ、スイッチング特性のばらつきを非常に少なくすることができる。また、特に、多結晶または単結晶シリコン薄膜４が単結晶シリコン薄膜の場合には、電子移動度として４００〜５５０ｃｍ2 ／Ｖ・ｓと単結晶シリコン基板並の大きな値を得ることが可能であるため、動作速度が極めて高い単結晶シリコンＴＦＴを得ることができる。また、これらの多結晶または単結晶シリコンＴＦＴＱ1 〜Ｑn は同一のガラス基板１上にモノリシックに形成されることから、これらの多結晶または単結晶シリコンＴＦＴの個数ｎが多くなっても、それらが基板上で占有する面積を非常に少なく抑えることができ、したがってＬＣＤの大画面化を図ることができる。また、ガラス基板１は電気的絶縁性が高いことにより、これらの多結晶または単結晶シリコンＴＦＴＱ1 〜Ｑn を高耐圧にすることができるとともに、それらの間の電気的干渉が原理的に起こりにくく、誤作動が生じにくい。したがって、この連続閾値ＴＦＴスイッチャーを、例えばＬＣＤの垂直または水平または垂直／水平の走査用スイッチング装置として用いることにより、走査線毎にスイッチング素子を配置していた従来のＬＣＤの問題を一挙に解決することができる。
【００６６】
さらに、触媒ＣＶＤ法により非晶質シリコン薄膜１１を成長させる際の成長圧力を十分に低く、具体的には例えば０．１３Ｐａ（１ｍＴｏｒｒ）前後に設定していることにより、最大酸素濃度が３×１０18atoms/cc以下と極めて低い非晶質シリコン薄膜１１を得ることができる。そして、この低酸素濃度の非晶質シリコン薄膜１１を結晶化させることにより形成される低酸素濃度の多結晶または単結晶シリコン薄膜４を用いて、高性能の多結晶または単結晶シリコンＴＦＴＱ1 〜Ｑn を形成することができる。
【００６７】
また、高圧水銀ランプ光または高圧キセノン−水銀ランプ光の照射により非晶質シリコン薄膜４の結晶化を行っているので、ＥＬＡを用いて結晶化を行う場合に比べて処理装置が安価で済み、これは連続閾値ＴＦＴスイッチャーの製造コストの低減につながる。
【００６８】
また、これに加えて、非晶質シリコン薄膜１１の成長に触媒ＣＶＤ法を用いていることにより、モノシランなどの反応ガスの反応効率が数１０％と高いため、省資源で環境への負荷が小さく、また、成長コストの低減を図ることができる。
【００６９】
さらに、成長温度が上述のように２００〜３００℃と低温で済むため、成長装置の加熱電源を小電力とすることができ、冷却機構も簡単になるため、非晶質シリン薄膜の成長装置が安価になる。
【００７０】
ここで、ランプ光を非晶質シリコン薄膜に照射することにより結晶化を行った実験結果について説明する。光照射に使用した集光型ランプ光照射装置を図１２に示す。図１２に示すように、この集光型ランプ光照射装置においては、容器３１の下部にランプ３２および楕円ミラー３３が設けられている。ランプ３２から発生する光３４は楕円ミラー３３により上方に集められ、容器３１の上部に設けられた反射ミラー３５に入射する。この反射ミラー３５により反射された光３４は試料ホルダー３６に保持された試料３７に集光される。試料ホルダー３６は、図示省略した駆動機構により、試料３７への光入射方向から見て上下左右に移動可能に構成されており、これらの移動により試料３７の全面に光を照射することができるようになっている。
【００７１】
図１３Ａおよび図１３Ｂに示すように、試料ホルダー３６は、例えばアルミニウム製の支持棒３８に例えば同じくアルミニウム製のＬ字型の保持具３９を取り付けたものである。保持具３９の水平板部３９ａの上面には溝（図示せず）が形成されており、この溝に試料３７の最下部を差し込むことにより試料３７を保持するようになっている。ここで、必要に応じて、試料３７の裏面を保持具３９の垂直板部３９ｂに密着させることができるようになっている。この垂直板部３９ｂには多数の微小な穴（図示せず）が設けられており、これらの穴を通して試料３７の裏面に例えば窒素、アルゴンなどのガスを吹き付けることにより試料３７を冷却することができるようになっている。
【００７２】
ランプ３２としては、例えば高圧水銀ランプまたは高圧キセノン−水銀ランプを使用する。図１４および図１５にそれぞれ高圧水銀ランプおよび高圧キセノン−水銀ランプの出力分光分布を示す。
【００７３】
表１に、厚さ０．７ｍｍのアルミケイ酸ガラス基板上に厚さ３００ｎｍの非晶質シリコン薄膜を形成し、この非晶質シリコン薄膜に高圧水銀ランプ光を集光して照射し、結晶化した結果を示す。ただし、ここでは非晶質シリコン薄膜はプラズマＣＶＤ法により形成した。照射時間は５〜３０秒間とし、試料位置を種々に変化させた。
【００７４】
【００７５】
その結果、非晶質シリコン薄膜は、１０秒以上の高圧水銀ランプ光照射によって色とラマン特性とが変化し、これにより多結晶シリコン薄膜に変化したことが確認できた。図１６〜図１９にラマン特性の変化を示す。ここで、図１６は試料１の未照射領域のラマン特性、図１７は試料１の照射領域のラマン特性、図１８は試料２の照射領域のラマン特性、図１９は試料３〜８の照射領域のラマン特性を示す。参考のために、単結晶シリコン基板のラマン特性を図２０に示す。ガラス基板の裏面は保持具３９の垂直板部３９ｂに密着させ、ガラス基板の温度上昇を抑制しようと試みたが、１０秒間以上照射したら、ガラス基板に明らかに歪みが発生した。上記光照射実験の際に保持具３９の一部が溶融した。また、時折、ガラス基板が割れることもあった。
【００７６】
ガラス基板裏面のガス冷却による歪み発生の抑制を試みた結果を表２、表３に示す。試料の作製は表１のものと同様に行った。ここで、表２の試料１１〜１４は、ガラス基板を保持具３９に密着させずに光照射を行った。また、表３の試料１６〜１９は、ガラス基板の裏面に空気を風速５ｍ／秒で吹き付けた。表２の試料１２〜１４ではガラス基板に歪みが発生したが、光照射時にガラス基板裏面に空気を風速５ｍ／秒で吹き付けた表３の試料１６〜１９の場合、ガラス基板に歪みは発生せず、ガラス基板が割れることも見られなかった。
【００７７】
【００７８】
【００７９】
図１９のラマン特性を図２０の単結晶シリコンのラマン特性と比較すると、特性の差異が明らかに見られる。特に感度が低いことから、多結晶シリコンの粒径が小さく、１μｍ以下であることが推定される。これは、光照射強度が小さく、シリコン薄膜が溶融していないこと、および、当然横方向結晶成長が起こっていないためである。
【００８０】
表４に、厚さ０．７ｍｍのアルミケイ酸ガラス基板上にプラズマＣＶＤ法により厚さ５０ｎｍの非晶質シリコン薄膜を形成し、この非晶質シリコン薄膜に高圧水銀ランプ光を集光して照射し、結晶化した結果を示す。照射時間は１０〜４０秒間とした。
【００８１】
【００８２】
その結果、非晶質シリコン薄膜は、２０秒以上の照射によって色とラマン特性とが変化し、多結晶シリコン薄膜に変化したことが確認できた。図２１〜図２３にラマン特性の変化を示した。非晶質シリコン薄膜が薄い場合、長い照射時間が必要であることがわかった。
【００８３】
ガラス基板裏面は、保持具３９の垂直板部３９ａに密着させ、ガラス基板の温度上昇を抑制しようと試みたが、２０秒以上照射したら、ガラス基板に明らかに歪みが発生した。
試料２５についてホール（Hall）効果電子移動度を測定評価したところ、５〜６ｃｍ2 ／Ｖ・ｓｅｃが得られた。
【００８４】
厚さ０．７ｍｍのアルミケイ酸ガラス基板上にプラズマＣＶＤ法により厚さ３００ｎｍの非晶質シリコン薄膜を形成し、これに高圧水銀ランプ光を集光して照射した。照射時間は１０〜４０秒間とした。ランプ光はφ３ｍｍ×０．１ｍｍに集光し、強度を向上させた。この結果、ガラス基板に歪みを発生させることなく非晶質シリコン薄膜の結晶化を行って、粒径が１μｍ以上の結晶性が良好な多結晶シリコン薄膜を形成することができた。
【００８５】
次に、この発明の第２の実施形態について説明する。
図２４はこの発明の第２の実施形態による透過型ＣＣＤイメージセンサー装置の回路構成を示す。この透過型ＣＣＤイメージセンサー装置においては、光透過性のガラス基板上に画素７０がマトリクス状に配列されて構成されている。各画素７０は、フォトセンサーを構成するフォトダイオード７１と、フォトダイオード７１を制御するフォトゲート７２と、転送トランジスタ７３と、リセットトランジスタ７４と、増幅トランジスタ７５と、垂直選択トランジスタ７６とを有する。ここで、フォトダイオード７１は多結晶または単結晶シリコン薄膜により形成され、転送トランジスタ７３、リセットトランジスタ７４、増幅トランジスタ７５、垂直選択トランジスタ７６および後述の水平選択トランジスタ８３は多結晶または単結晶シリコンＴＦＴにより形成される。
【００８６】
フォトゲート７２は、対向する二つの電極、すなわちフォトゲート電極およびその下の多結晶または単結晶シリコン薄膜を有する容量素子により構成され、その一方（多結晶または単結晶シリコン薄膜側）がフォトダイオード７１のカソードに接続され、他方（フォトゲート電極側）が配線７７に接続されている。
【００８７】
転送トランジスタ７３のソース領域およびドレイン領域の一方はフォトダイオード７１のカソードおよびフォトゲート７２の一方の電極に接続され、ゲートは垂直読み出し線７８に接続されている。
【００８８】
リセットトランジスタ７４のソース領域およびドレイン領域の一方は転送トランジスタ７３のソース領域およびドレイン領域の他方に接続されている。また、リセットトランジスタ７４のソース領域およびドレイン領域の他方は電源電圧ＶDD供給線と接続され、ゲートはリセット線７９に接続されている。このリセットトランジスタ７４は、転送トランジスタ７３により転送されてくる電荷を排出してリセットするためのものである。
【００８９】
増幅トランジスタ７５のソース領域およびドレイン領域の一方は電源電圧ＶDD供給線と接続され、ゲートは転送トランジスタ７３のソース領域およびドレイン領域の他方ならびにリセットトランジスタ７４のソース領域およびドレイン領域の一方に接続されている。この増幅トランジスタ７５は、転送トランジスタ７３により転送される電荷を増幅して信号とするためのものである。
【００９０】
垂直選択トランジスタ７６のソース領域およびドレイン領域の一方は増幅トランジスタ７５のソース領域およびドレイン領域の他方と接続されている。垂直選択トランジスタ７６のソース領域およびドレイン領域の他方は垂直信号線８０に接続され、ゲートは垂直選択線８１に接続されている。この垂直選択トランジスタ７６は、増幅トランジスタ７５により生成される信号を垂直信号線８０に送るためのものである。
【００９１】
垂直読み出し線７８は垂直走査回路８２に接続され、この垂直走査回路８２から駆動パルスφＴＸ（φＴＸ1 、・・・、φＴＸm 、・・・）が供給されるようになっている。例えば、ｍ行の垂直読み出し線７８には垂直走査回路８２から駆動パルスφＴＸm が供給される。
【００９２】
垂直選択線８１は同様に垂直走査回路８２に接続され、この垂直走査回路８２から駆動パルスφＶＳ（φＶＳ1 、・・・、φＶＳm 、・・・）が供給されるようになっている。例えば、ｍ行の垂直選択線７１には垂直走査回路８２から駆動パルスφＶＳm が供給される。
【００９３】
リセット線７９は同様に垂直走査回路８２に接続され、この垂直走査回路８２から駆動パルスφＲＳＴ（φＲＳＴ1 、・・・、φＲＳＴm 、・・・）が供給されるようになっている。例えば、ｍ行のリセット線７９には垂直走査回路８２から駆動パルスφＲＳＴm が供給される。
【００９４】
フォトゲート７２に接続された配線７７は同様に垂直走査回路８２に接続され、駆動パルスφＰＧ（φＰＧ1 、・・・、φＰＧm 、・・・）が供給されるようになっている。例えば、ｍ行の配線７７には垂直走査回路８２から駆動パルスφＰＧm が供給される。
【００９５】
垂直信号線８０は、水平選択トランジスタ８３を介して水平信号線８４に接続されている。
水平選択トランジスタ８３のゲートは水平走査回路８５に接続され、駆動パルスφＨ（φＨ1 、・・・、φＨn 、・・・）が供給されるようになっている。例えば、ｎ列の水平選択トランジスタ８３のゲートには水平走査回路８５から駆動パルスφＨn が供給される。
【００９６】
水平信号線８４の一端には出力端子８６が設けられ、この出力端子８６から信号が出力されるようになっている。
【００９７】
この透過型ＣＣＤイメージセンサー装置の駆動方法について、図２４におけるｍ行ｎ列の画素７０の駆動を例にとり説明する。
まず、ｍ行が選択される水平走査期間のうちの例えば水平ブランキング期間内において、ｍ行の垂直選択線８１の駆動パルスφＶＳm を高レベルにして、ｍ行の画素７０の垂直選択トランジスタ７６をオンにするとともに、ｍ行の垂直読み出し線７８の駆動パルスφＴＸm を高レベルにして、ｍ行の画素７０の転送トランジスタ７３をオンにする。
【００９８】
これにより、フォトダイオード７１に電荷が蓄積されていると、この電荷が増幅トランジスタ７５のゲート側に転送される。このようにゲートに電荷が転送されて蓄積されることにより、増幅トランジスタ７５がオンになり、蓄積された電荷の量に対応した信号が増幅トランジスタ７５から垂直選択トランジスタ７６に送られる。このとき垂直選択トランジスタ７６もオンになっているため、信号はこの垂直選択トランジスタ７６を経て垂直信号線８０に伝送される。このとき水平選択トランジスタ８３をオフにしておくと、信号は垂直信号線８０に保持されている。
【００９９】
その後、ｍ行の垂直読み出し線７８に供給する駆動パルスφＴＸm を低レベルにすると、転送トランジスタ７３がオフになる。そして、垂直走査回路８２から配線７７を通じて駆動パルスφＰＧを印加することにより、フォトゲート７２を動作させてフォトダイオード７１に光電変換した電荷の蓄積を行うことが可能となる。
【０１００】
続いて、１列から順次、水平走査回路８５からの駆動パルスφＨを印加していく。そして、ｎ行の駆動パルスφＨn を高レベルにすると、ｎ行の水平選択トランジスタ８３がオンになり、ｎ列の垂直信号線８０に保持されていた信号が水平信号線８４に伝送され、出力端子８６から出力される。
【０１０１】
同様の動作をマトリクス状に配列された画素７０に対して繰り返し行うことにより、撮像した画像信号を得ることができる。
また、垂直走査回路８２からｍ行のリセット線７９に駆動パルスφＲＳＴm を印加すれば、増幅トランジスタ７５のゲート側に転送された電荷を排出してリセットを行うことができる。
【０１０２】
図２５は、この第２の実施形態による透過型ＣＣＤイメージセンサー装置の受光部の画素７０におけるフォトダイオード７１および転送トランジスタ７３の部分ならびに周辺回路を構成するＣＭＯＳ回路部の断面図を示す。周辺回路には、駆動回路（垂直走査回路、水平走査回路）や選択回路などが含まれる。
【０１０３】
図２５に示すように、画素部においては、光透過性のガラス基板１０１上にＳｉＯ2 膜１０２が形成され、その上にシリコン薄膜のグラフォエピタキシャル成長に用いられる段差を形成するＳｉＮ膜１０３およびＳｉＯ2 膜１０４が所定形状に形成され、これらの上に低不純物濃度のｐ型の多結晶または単結晶シリコン薄膜１０５が所定パターンで形成されている。ガラス基板１０１としては、例えば、石英ガラス、ホウケイ酸ガラス、アルミケイ酸ガラスなどからなるものを用いることができる。ＳｉＮ膜１０３は、ガラス基板１０１からのアルカリイオン（ＮａイオンやＫイオンなど）のような可動イオンの拡散による多結晶または単結晶シリコン薄膜１０５の汚染防止のための保護膜用として形成している。このＳｉＮ膜１０３の厚さは例えば３０〜１００ｎｍである。また、ＳｉＯ2 膜１０４の厚さは例えば３０〜１５０ｎｍである。多結晶または単結晶シリコン薄膜１０５の上に、例えばＳｉＯ2 膜１０６およびＳｉＮ膜１０７を介して、例えばＡｌ膜からなるフォトゲート電極１０８および転送ゲート電極１０９が形成されている。ＳｉＯ2 膜１０６の厚さは例えば５０〜１００ｎｍ、ＳｉＮ膜１０７の厚さは例えば１００〜２００ｎｍである。
【０１０４】
転送ゲート電極１０９の両側の部分におけるｐ型の多結晶または単結晶シリコン薄膜１０５中には、ソース領域またはドレイン領域を構成する高不純物濃度のｎ型領域１１０、１１１が形成されている。これらの転送ゲート電極１０９、ＳｉＯ2 膜１０６およびＳｉＮ膜１０７からなるゲート絶縁膜、ｎ型領域１１０、１１１により、ｎチャンネルＴＦＴからなる転送トランジスタ７３が構成されている。
【０１０５】
フォトダイオード７１では、フォトゲート電極１０８に駆動パルスφＰＳを印加して電圧を供給することにより、その下の部分のｐ型の多結晶または単結晶シリコン薄膜１０５に空乏層を形成することができる。この多結晶または単結晶シリコン薄膜１０５に形成された空乏層において、ガラス基板１０１を通して入射した光を光電変換して電荷を発生させ、この発生した電荷を蓄積することができる。そして、この光電変換により発生した電荷のうち、電子は各画素に設けられたフォトダイオード７１から転送トランジスタ７３のｎ型領域１１０に送られ、蓄積される。
【０１０６】
ここで、フォトゲート電極１０８はＡｌ膜により形成されていることにより、ガラス基板１０１の反対側から入射する光を遮断することができ、雑音の発生を防止することができるとともに、ガラス基板１０１の裏面側から入射して多結晶または単結晶シリコン薄膜１０５を透過した光を反射させてこの多結晶または単結晶シリコン薄膜１０５に戻すことができ、フォトダイオード７１における光電変換の効率を向上させることができる。
【０１０７】
転送トランジスタ７３では、転送ゲート電極１０９に駆動パルスφＴＸが印加されることにより、所定の電圧が供給されて転送トランジスタ７３がオン状態になり、電荷（電子）がｎ型領域１１０からｎ型領域１１１に流れる。そして、ｎ型領域１１１に接続された配線１１２を通じて、信号として出力される。
【０１０８】
一方、図２５に示す周辺回路部においては、ガラス基板１０１上にＭｏ／Ｔａの２層構造のゲート電極１１３、１１４が形成されている。これらのゲート電極１１３、１１４を覆うようにＳｉＯ2 膜１０２およびＳｉＮ膜１０３が形成され、その上にシリコン薄膜のグラフォエピタキシャル成長に用いられる段差を形成するＳｉＯ2 膜１０４が所定パターンで形成されている。そして、これらの上に多結晶または単結晶シリコン薄膜１０５が所定パターンで形成されている。
【０１０９】
ｐチャンネルＴＦＴの部分における多結晶または単結晶シリコン薄膜１０５は低不純物濃度のｎ型であり、ゲート電極１１３の両側の部分におけるこの多結晶または単結晶シリコン薄膜１０５中にソース領域またはドレイン領域を構成する高不純物濃度のｐ型領域１１５、１１６が形成されている。これらのゲート電極１１３、ＳｉＯ2 膜１０２およびＳｉＮ膜１０３からなるゲート絶縁膜、ｐ型領域１１５、１１６により、ボトムゲート型のｐチャンネルＴＦＴが構成されている。多結晶または単結晶シリコン薄膜１０５上には例えばＳｉＯ2 膜１０６およびＳｉＮ膜１０７が形成されている。これらのＳｉＯ2 膜１０６およびＳｉＮ膜１０７には、ｐ型領域１１５、１１６の上の部分にそれぞれ開口１１７、１１８が形成されており、これらの開口１１７、１１８を通じてｐ型領域１１５、１１６上にそれぞれ電極１１９、１２０が形成されている。
【０１１０】
ｎチャンネルＴＦＴの部分における多結晶または単結晶シリコン薄膜１０５は低不純物濃度のｐ型であり、ゲート電極１１４の両側の部分におけるこの多結晶または単結晶シリコン薄膜１０５中にソース領域またはドレイン領域を構成する高不純物濃度のｎ型領域１２１、１２２が形成されている。これらのゲート電極１１４、ＳｉＯ2 膜１０２およびＳｉＮ膜１０３からなるゲート絶縁膜、ｎ型領域１２１、１２２により、ボトムゲート型のｎチャンネルＴＦＴが構成されている。多結晶または単結晶シリコン薄膜１０５上には例えばＳｉＯ2 膜１０６およびＳｉＮ膜１０７が形成されている。これらのＳｉＯ2 膜１０６およびＳｉＮ膜１０７には、ｎ型領域１２１、１２２の上の部分にそれぞれ開口１２３、１２４が形成されており、これらの開口１２３、１２４を通じてｎ型領域１２１、１２２上にそれぞれ電極１２５、１２６が形成されている。
【０１１１】
上述のようにｐチャンネルＴＦＴのゲート電極１１３およびｎチャンネルＴＦＴのゲート電極１１４をＭｏ／Ｔａ膜により形成していることにより、これらのゲート電極１１３、１１４を低抵抗とすることができるとともに、基板１０１側から入射する光に対して遮光膜として作用させることができるため、光の入射による、これらのｐチャンネルＴＦＴおよびｎチャンネルＴＦＴからなるＣＭＯＳトランジスタの誤動作を防止することができる。
【０１１２】
図示は省略するが、フォトゲート電極１０８、転送ゲート電極１０９、電極１１９、１２０、１２５、１２６を覆うように全面にパッシベーション膜が形成されている。このパッシベーション膜としては、例えば、ＳｉＯ2 膜、ＳｉＮ膜、ＳｉＯ2 膜とＳｉＮ膜との複合膜などを用いることができる。
次に、上述のように構成された透過型ＣＣＤイメージセンサー装置の製造方法について説明する。
【０１１３】
図２６に示すように、まず、ガラス基板１０１の全面に例えばスパッタリング法によりＭｏ／Ｔａ膜を例えば３００〜４００ｎｍの厚さに形成した後、その上にフォトリソグラフィーにより所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてＭｏ／Ｔａ膜を例えば側面が３０〜４５°のテーパを有するようにエッチングすることにより、周辺回路部を構成するＣＭＯＳ回路のｐチャンネルＴＦＴおよびｎチャンネルＴＦＴのゲート電極１１３、１１４を形成する。
【０１１４】
次に、図２７に示すように、全面にＳｉＯ2 膜１０２、ＳｉＮ膜１０３、ＳｉＯ2 膜１０４を順次形成する。これらの膜の形成には、膜形成時にガラス基板１０１に熱の影響が及ばないように、触媒ＣＶＤ法やプラズマＣＶＤ法などの低温で膜形成が可能な方法を用いる。
【０１１５】
次に、図２８に示すように、フォトリソグラフィーによりＳｉＯ2 膜１０４上に所定形状のレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとしてＳｉＯ2 膜１０４をエッチングすることにより、画素部におけるフォトセンサーおよび転送トランジスタとなる部分ならびに周辺回路部におけるＣＭＯＳ回路を構成するｐチャンネルＴＦＴおよびｎチャンネルＴＦＴとなる部分のＳｉＯ2 膜１０４を除去し、除去せずに残したＳｉＯ2 膜１０４との間で段差部を形成する。
【０１１６】
次に、図２９に示すように、画素部におけるフォトセンサーおよび転送トランジスタとなる部分の光透過性を高めるために、フォトリソグラフィーによりレジストパターン１２７を形成して周辺回路部の表面を覆い、この状態で、画素部におけるフォトセンサーおよび転送トランジスタとなる部分におけるＳｉＮ膜１０３を除去する。
【０１１７】
次に、レジストパターン１２７を除去した後、図３０に示すように、全面に多結晶または単結晶シリコン薄膜１０５を形成する。この多結晶または単結晶シリコン薄膜１０５は、第１の実施形態と同様な方法により形成する。すなわち、基板全面に非晶質シリコン薄膜を形成した後、この非晶質シリコン薄膜に集光した高圧水銀ランプ光または高圧キセノン−水銀ランプ光を照射してＳｉＯ2 膜１０４あるいはＳｉＮ膜１０３およびＳｉＯ2 膜１０４の段差をシードとしてグラフォエピタキシャル成長させることにより結晶化し、多結晶または単結晶シリコン薄膜１０５を形成する。この多結晶または単結晶リコン薄膜１０５の膜厚は例えば４０〜６０ｎｍとする。
【０１１８】
次に、図３１に示すように、フォトリソグラフィーによりレジストパターン１２８を形成して画素部のフォトセンサーおよび転送トランジスタの部分ならびに周辺回路のｎチャンネルＴＦＴの部分の表面を除いた表面を覆い、このレジストパターン１２８をマスクとして多結晶または単結晶リコン薄膜１０５にｐ型不純物として例えばホウ素（Ｂ）をイオン注入することによりｐ型化する。
【０１１９】
次に、レジストパターン１２８を除去した後、図３２に示すように、再びフォトリソグラフィーによりレジストパターン１２９を形成して周辺回路部のｐチャンネルＴＦＴの部分の表面を除いた表面を覆い、このレジストパターン１２９をマスクとして多結晶または単結晶リコン薄膜１０５にｎ型不純物として例えばリン（Ｐ）をイオン注入することによりｎ型化する。
【０１２０】
次に、図３３に示すように、フォトリソグラフィーにより所定形状のレジストパターン１３０を形成した後、このレジストパターン１３０をマスクとして画素部の転送トランジスタおよび周辺回路部のｎチャンネルＴＦＴの部分のｐ型の多結晶または単結晶シリコン薄膜１０５にｎ型不純物、例えばリン（Ｐ）をイオン注入することにより、ソース領域またはドレイン領域となるｐ型領域１１０、１１１、１２１、１２２を形成する。
【０１２１】
次に、レジストパターン１３０を除去した後、図３４に示すように、再びフォトリソグラフィーにより所定形状のレジストパターン１３１を形成した後、このレジストパターン１３１をマスクとして周辺回路部のｐチャンネルＴＦＴの部分のｎ型の多結晶または単結晶シリコン薄膜１０５にｐ型不純物、例えばホウ素（Ｐ）をイオン注入することにより、ソース領域またはドレイン領域となるｎ型領域１１５、１１６を形成する。
【０１２２】
次に、図３５に示すように、全面にＳｉＯ2 膜１０６およびＳｉＮ膜１０７を順次形成する。次に、例えばＲＴＡやＥＬＡなどにより、多結晶または単結晶シリコン薄膜１０５に導入された不純物の活性化を行う。次に、ＳｉＮ膜１０７上にフォトリソグラフィーにより所定形状のレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとしてＳｉＮ膜１０７およびＳｉＯ2 膜１０６を順次エッチングすることにより開口１１７、１１８、１２３、１２４を形成する。
【０１２３】
次に、レジストパターンを除去した後、例えばスパッタリング法や真空蒸着法などにより全面に例えば厚さ０．５〜１．２μｍのＡｌ膜を形成し、このＡｌ膜上にフォトリソグラフィーにより所定形状のレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとしてＡｌ膜をエッチングし、フォトゲート電極１０８、転送ゲート電極１０９、電極１１９、１２０、１２５、１２６を形成するとともに、データラインおよびゲートラインを形成する。次に、ｐ型領域１１５、１１６およびｎ型領域１２１、１２２と電極１１９、１２０、１２５、１２６とのコンタクト部のオーミック性を良好にするために、例えば、窒素ガス、水素ガスまたは水素ガス混合の窒素ガス（フォーミングガス）中において３５０〜４２０℃の温度で３０〜６０分の熱処理（シンター処理）を行う。
【０１２４】
次に、例えばプラズマＣＶＤ法などにより基板全面にオーバーコート膜としてＳｉＯ2 膜、ＳｉＮ膜などを適当な厚さに形成する。次に、このオーバーコート膜の所定部分をエッチング除去して電極取り出し部分の窓開けを行う。ここで、オーバコート膜として特に、Ｓｉ−Ｈ基を多く含むＳｉＮ膜をプラズマＣＶＤ法などにより２００〜３００℃の温度で４００〜７００ｎｍ程度の厚さに形成し、窒素ガスなどの不活性ガス中において３５０〜４２０℃で２０分以上の熱処理を行ってＳｉ−Ｈ基を分解させると、それにより発生する水素による多結晶または単結晶シリコン薄膜１０５中のダングリングボンドの終端処理効果を得ることができ、この多結晶または単結晶シリコン薄膜１０５を用いて形成されたフォトダイオード７１やｐチャンネルＴＦＴおよびｎチャンネルＴＦＴの電気的特性の顕著な改善を図ることができる。
以上により、目的とする透過型ＣＣＤイメージセンサー装置が製造される。
【０１２５】
以上のように、この第２の実施形態によれば、ＳｉＮ膜１０３およびＳｉＯ2 膜１０４あるいはＳｉＯ2 膜１０４による段差が形成されたガラス基板１０１の主面上に非晶質シリコン薄膜を形成し、この非晶質シリコン薄膜に高圧水銀ランプ光または高圧キセノン−水銀ランプ光を集光して照射し、アニールを行うことにより、上記の段差をシードとして多結晶または単結晶シリコン薄膜１０５をグラフォエピタキシャル成長させ、この多結晶または単結晶シリコン薄膜１０５を用いて画素部のフォトセンサー、すなわちフォトダイオード７３ならびに周辺回路を構成するＣＭＯＳ回路のｐチャンネルＴＦＴおよびｎチャンネルＴＦＴを形成しているので、次のような種々の利点を得ることができる。すなわち、グラフォエピタキシャル成長により結晶性の良好な多結晶または単結晶シリコン薄膜１０５を得ることができるので、この多結晶または単結晶シリコン薄膜１０５の電子移動度が高い。また、触媒ＣＶＤ法により非晶質シリコン薄膜を成長させる際の成長圧力を十分に低く、具体的には例えば０．１３Ｐａ（１ｍＴｏｒｒ）前後に設定していることにより、最大酸素濃度が３×１０18atoms/cc以下と極めて低い非晶質シリコン薄膜を得ることができ、したがってこの低酸素濃度の非晶質シリコン薄膜を結晶化させることにより形成される多結晶または単結晶シリコン薄膜１０５も低酸素濃度となり、この意味でもこの多結晶または単結晶シリコン薄膜１０５の結晶性は良好となる。これによって、フォトダイオード７３および周辺回路部のＣＭＯＳトランジスタとも良好な特性を有することから、高性能の周辺回路一体型の透過型ＣＣＤイメージセンサー装置を実現することができる。特に、多結晶または単結晶シリコン薄膜１０５が単結晶シリコン薄膜の場合には、電子移動度として４００〜５５０ｃｍ2 ／Ｖ・ｓと単結晶シリコン基板並の大きな値を得ることが可能であるため、高速で高感度の透過型ＣＣＤイメージセンサー装置を実現することができる。
【０１２６】
また、この透過型ＣＣＤイメージセンサー装置の製造に必要なプロセス温度は５００〜６００℃程度以下と低温で済むため、安価な低融点のガラス基板などを用いることができ、製造コストの低減を図ることができる。
また、単結晶シリコン基板を用いた従来の固体撮像装置では、９００℃以上の高温プロセスにより発生する結晶欠陥を低減するために１０００℃以上の高温中でリンゲッタリングなどを行う必要があるが、この第２の実施形態によれば、適度なラジカル水素処理により多結晶または単結晶シリコン薄膜１０５のゲッタリング効果を得ることができるため、上述のような高温ゲッタリング処理は不要である。
【０１２７】
また、これに加えて、非晶質シリコン薄膜の成長に触媒ＣＶＤ法を用いていることにより、モノシランなどの反応ガスの反応効率が数１０％と高いため、省資源で環境への負荷が小さく、また、成長コストの低減を図ることができる。
【０１２８】
さらに、非晶質シリコン薄膜の成長温度が上述のように２００〜３００℃と低温で済むため、成長装置の加熱電源を小電力とすることができ、冷却機構も簡単になるため、成長装置が安価になる。
【０１２９】
以上、この発明の実施形態について説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【０１３０】
すなわち、上述の実施形態において用いた数値、構造、形状、プロセス、反応ガス、基板材料などはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、構造、形状、プロセス、反応ガス、基板材料などを用いることも可能である。また、上述の実施形態において用いた触媒ＣＶＤ装置も単なる一例に過ぎず、必要に応じて、これと異なる構成の触媒ＣＶＤ装置を用いることも可能であり、さらには、触媒体もＷ以外のものを用いることも可能である。
【０１３１】
また、耐圧の向上を図る観点からは、上述の第１の実施形態における多結晶または単結晶シリコンＴＦＴの代わりに、ドレイン領域に低不純物濃度部を設けてドレイン領域近傍の電界を緩和するＬＤＤ（Lightly Doped Drain)構造の多結晶または単結晶シリコンＴＦＴを用いてもよい。
【０１３２】
また、第２の実施形態において、非晶質シリコン薄膜を結晶化させるための高圧水銀ランプ光の照射による加熱は、図３５に示す工程で行う注入不純物の活性化のための熱処理と兼用するようにしてもよい。また、受光部のフォトセンサー部分のＳｉＮ膜１０３を除去したが、必ずしも除去しなくてもよい。
【０１３３】
さらに、第２の実施形態において、遮光材となるＡｌ膜により、アクティブ方式とする電極、すなわち増幅トランジスタ７５のゲートを兼用することができるように回路構成を行うことができる。例えば、転送トランジスタ７３のｎ型領域１１２に接続された配線１１２をＡｌ膜により形成し、この配線１１２のＡｌ膜を増幅トランジスタ７５のゲートとして用いるようにすればよい。
【０１３４】
また、上述の第１および第２の実施形態において、非晶質シリコン薄膜の成長時にｐ型不純物またはｎ型不純物をドーピングしてｐ型またはｎ型の非晶質シリコン薄膜を成長させ、これを結晶化するようにしてもよい。
【０１３５】
また、上述の第１および第２の実施形態において用いた各種の絶縁膜の代わりに、必要に応じて、例えば酸窒化シリコン（ＳｉＯＮ）膜、窒化アルミニウム（ＡｌＮ）膜、酸化アルミニウム（Ａｌ2 Ｏ3 ）膜、酸化タンタル（Ｔａ2 Ｏ5 ）膜などを用いてもよい。
【０１３６】
【発明の効果】
以上説明したように、この発明によれば、基板の段差を有する主面上に非晶質シリコン薄膜を形成し、この非晶質シリコン薄膜に少なくとも紫外域の波長の光を含むランプ光を照射して上記の段差をシードとしてグラフォエピタキシャル成長により結晶化することにより多結晶または単結晶のシリコン薄膜を形成し、これをパターン化することにより形成された複数の多結晶または単結晶のシリコン薄膜のそれぞれに薄膜トランジスタを形成しているので、これらの薄膜トランジスタの特性を極めて均一にすることができる。また、これらの薄膜トランジスタは同一の基板上にモノリシックに形成されることから、これらの薄膜トランジスタの個数が多くなっても、それらが基板上で占有する面積を非常に少なく抑えることができる。また、電気的絶縁性の高い基板を用いることにより、これらの薄膜トランジスタを高耐圧のものとすることができるとともに、薄膜トランジスタ相互間の電気的干渉が原理的に起こりにくい。
【０１３７】
さらに、非晶質シリコン薄膜を触媒ＣＶＤ法により成長させる場合に、少なくとも成長初期に成長雰囲気の全圧を１．３３×１０-3Ｐａ以上４Ｐａ以下に設定することにより、少なくとも成長初期に成長雰囲気中の酸素および水分の分圧を６．６５×１０-10 Ｐａ以上２×１０-6Ｐａ以下にすることができ、このため成長層への酸素の取り込み量を極めて少なくすることができる。そして、この非晶質シリコン薄膜の結晶化により得られる多結晶または単結晶のシリコン薄膜の最大酸素濃度は３×１０18原子／ｃｍ3 以下と比べて極めて低くなり、高品質の多結晶または単結晶のシリコン薄膜を得ることができ、この高品質の多結晶または単結晶のシリコン薄膜を用いて高性能の薄膜トランジスタを形成することができる。
【０１３８】
特に、上記の高品質の多結晶または単結晶のシリコン薄膜を用いて特性の良好な受光素子および周辺回路の薄膜トランジスタを形成することができることにより、低温プロセスで固体撮像装置を製造することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態による連続閾値ＴＦＴスイッチャーを示す平面図である。
【図２】図１のＩＩ−ＩＩ線に沿っての拡大断面図である。
【図３】この発明の第１の実施形態による連続閾値ＴＦＴスイッチャーの要部のレイアウトを示す平面図である。
【図４】この発明の第１の実施形態において用いる触媒ＣＶＤ装置の一例を示す略線図である。
【図５】この発明の第１の実施形態による連続閾値ＴＦＴスイッチャーの製造方法を説明するための断面図である。
【図６】この発明の第１の実施形態による連続閾値ＴＦＴスイッチャーの製造方法を説明するための断面図および平面図である。
【図７】この発明の第１の実施形態による連続閾値ＴＦＴスイッチャーの製造方法を説明するための断面図である。
【図８】この発明の第１の実施形態による連続閾値ＴＦＴスイッチャーの製造方法を説明するための断面図および平面図である。
【図９】この発明の第１の実施形態による連続閾値ＴＦＴスイッチャーの製造方法を説明するための断面図および平面図である。
【図１０】この発明の第１の実施形態による連続閾値ＴＦＴスイッチャーの製造方法を説明するための断面図および平面図である。
【図１１】この発明の第１の実施形態による連続閾値ＴＦＴスイッチャーの動作方法を説明するための略線図である。
【図１２】この発明の第１の実施形態において非晶質シリコン薄膜の結晶化に用いる集光型ランプ光照射装置を示す略線図である。
【図１３】図１２に示す集光型ランプ光照射装置の試料ホルダーを示す正面図および側面図である。
【図１４】高圧水銀ランプの出力分光分布を示す略線図である。
【図１５】高圧キセノン−水銀ランプの出力分光分布を示す略線図である。
【図１６】高圧水銀ランプ光の照射により結晶化を行った試料のラマン特性を示す略線図である。
【図１７】高圧水銀ランプ光の照射により結晶化を行った試料のラマン特性を示す略線図である。
【図１８】高圧水銀ランプ光の照射により結晶化を行った試料のラマン特性を示す略線図である。
【図１９】高圧水銀ランプ光の照射により結晶化を行った試料のラマン特性を示す略線図である。
【図２０】単結晶シリコン基板のラマン特性を示す略線図である。
【図２１】高圧水銀ランプ光の照射により結晶化を行った試料のラマン特性を示す略線図である。
【図２２】高圧水銀ランプ光の照射により結晶化を行った試料のラマン特性を示す略線図である。
【図２３】高圧水銀ランプ光の照射により結晶化を行った試料のラマン特性を示す略線図である。
【図２４】この発明の第２の実施形態による透過型ＣＣＤイメージセンサー装置を示す回路図である。
【図２５】この発明の第２の実施形態による透過型ＣＣＤイメージセンサー装置の要部を示す断面図である。
【図２６】この発明の第２の実施形態によるＣＣＤイメージセンサー装置の製造方法を説明するための断面図である。
【図２７】この発明の第２の実施形態によるＣＣＤイメージセンサー装置の製造方法を説明するための断面図である。
【図２８】この発明の第２の実施形態によるＣＣＤイメージセンサー装置の製造方法を説明するための断面図である。
【図２９】この発明の第２の実施形態によるＣＣＤイメージセンサー装置の製造方法を説明するための断面図である。
【図３０】この発明の第２の実施形態によるＣＣＤイメージセンサー装置の製造方法を説明するための断面図である。
【図３１】この発明の第２の実施形態によるＣＣＤイメージセンサー装置の製造方法を説明するための断面図である。
【図３２】この発明の第２の実施形態によるＣＣＤイメージセンサー装置の製造方法を説明するための断面図である。
【図３３】この発明の第２の実施形態によるＣＣＤイメージセンサー装置の製造方法を説明するための断面図である。
【図３４】この発明の第２の実施形態によるＣＣＤイメージセンサー装置の製造方法を説明するための断面図である。
【図３５】この発明の第２の実施形態によるＣＣＤイメージセンサー装置の製造方法を説明するための断面図である。
【符号の説明】
１・・・ガラス基板、２・・・溝、３・・・保護膜、４・・・多結晶または単結晶シリコン薄膜、５・・・ソース領域、６・・・ドレイン領域、７・・・ゲート絶縁膜、８・・・ゲート電極、Ｑ1 〜Ｑn ・・・単結晶シリコンＴＦＴ、１０１・・・ガラス基板、１０２、１０６・・・ＳｉＯ2 膜、１０３、１０７・・・ＳｉＮ膜、１０５・・・多結晶または単結晶シリコン薄膜、１０８・・・フォトゲート電極、１１３、１１４・・・ゲート電極
【発明の属する技術分野】
この発明は、スイッチング素子およびその製造方法ならびに半導体装置およびその製造方法ならびに電気光学装置およびその製造方法ならびに固体撮像装置およびその製造方法に関し、例えば、液晶ディスプレイや電荷結合素子（ＣＣＤ）に適用して好適なものである。
【０００２】
【従来の技術】
従来の液晶ディスプレイ（ＬＣＤ）における水平および垂直の駆動回路においては、各走査線（スキャンライン）毎にパワーＭＯＳトランジスタなどのスイッチング素子を配置し、これらのスイッチング素子を順次オンすることにより駆動を行っている。
【０００３】
【発明が解決しようとする課題】
上述のパワーＭＯＳトランジスタなどのスイッチング素子は、走査線間でスイッチング特性のばらつきが少ないことや高耐圧であることなどが要求されるが、これらの要求を満たすことはコストなどの点で必ずしも容易でなかった。また、各走査線毎にスイッチング素子を配置しているため、走査線の数が多くなると、スイッチング素子が基板回路上の多くの面積を占有するようになり、これが大画面化の障害になっていた。
【０００４】
したがって、この発明が解決しようとする課題は、トランジスタ間のスイッチング特性のばらつきが非常に少なく、回路基板上に配置したときにその占有面積を極めて小さくすることができ、電気的絶縁性の高い基板を用いることにより高耐圧でしかもトランジスタ間の電気的干渉が非常に起こりにくいスイッチング素子、このスイッチング素子あるいはこれと同様な構成の素子を有する半導体装置および液晶ディスプレイなどの電気光学装置ならびにそれらの製造方法を提供することにある。
【０００５】
一方、従来の固体撮像装置は単結晶シリコン基板を用いたものであり、その製造には９００℃以上の高温プロセスが不可欠である。このため、低温プロセスによる固体撮像装置の実現が望まれていた。
したがって、この発明が解決しようとする他の課題は、低温プロセスでガラス基板などの絶縁性基板上に形成された多結晶または単結晶のシリコン薄膜を用いた固体撮像装置およびその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
本発明者は、従来技術が有する上述の課題を解決すべく、鋭意検討を行った。以下にその概要を説明する。
【０００７】
すなわち、本発明者は、従来のように走査線毎に個別素子としてのスイッチング素子を設けるのではなく、一つの基板上にシリコン薄膜を形成し、このシリコン薄膜をパターン化して複数のシリコン薄膜を形成し、これらのシリコン薄膜を用いて例えば走査線の本数に相当する個数の薄膜トランジスタ（ＴＦＴ）をモノリシックに形成し、これを集積スイッチング素子として用いることを考えた。このようにすれば、ＴＦＴからなるスイッチング素子間のスイッチング特性のばらつきを非常に少なくすることができるとともに、スイッチング素子が基板回路上に占める面積を大幅に減少させることができる。また、電気的絶縁性の高い基板（ガラス基板や石英基板など）を用いることにより、各シリコン薄膜が島状になって互いに独立していることと相まって、各ＴＦＴの高耐圧化を図ることができるとともに、ＴＦＴ間の電気的干渉が原理的に起こりにくくなる。
【０００８】
ところで、シリコン薄膜の結晶性の改善方法、具体的には、例えば非晶質シリコン薄膜を溶融再結晶化などにより多結晶または単結晶のシリコン薄膜とする方法としてエキシマーレーザーアニール（ＥＬＡ）が従来より多く用いられているが、この方法には、得られるシリコン薄膜の膜質の安定性が悪いという欠点がある。
【０００９】
本発明者は、この欠点を解消するため、使用光源および結晶化法の両面から鋭意検討を行った。その結果、シリコン薄膜の結晶性の改善を良好な膜質の安定性を得つつ達成するためには、エキシマーレーザー光に代えて、高圧水銀ランプ光や高圧キセノン−水銀ランプ光などに代表される、少なくともシリコンの光吸収係数が非常に大きい紫外域の波長の光を含むランプ光、取り分けこのランプ光を集光した光を用いることが有効であることを見い出した。また、単にこのようなランプ光を用いるだけではなく、シリコン薄膜を形成する下地基板として主面に段差を設けたものを用い、その上に非晶質シリコン薄膜を形成し、この非晶質シリコン薄膜に上記のランプ光を照射して加熱または溶融して再結晶化を行い、上記段差をシードとしてシリコン薄膜をグラフォエピタキシャル成長させることが有効であることを見い出した。これによれば、電気的絶縁性が高い基板上に良好な結晶性の多結晶または単結晶のシリコン薄膜を良好な膜質安定性で形成することができる。そして、このような結晶性が良好な多結晶または単結晶のシリコン薄膜を用いて上述のスイッチング素子としてのＴＦＴを形成すれば、従来のパワーＭＯＳトランジスタに匹敵する性能を有するスイッチング素子を実現することが可能である。
【００１０】
一方、低温で非晶質シリコン薄膜を形成する方法としてはプラズマＣＶＤ法が一般的であるが、この方法により得られる非晶質シリコン薄膜中には多量の水素が含まれるほか、プラズマによる損傷が生じることから、これらが非晶質シリコン薄膜の結晶化などに悪影響を与えることが問題となる場合もあり得る。このような問題のない非晶質シリコン薄膜の形成方法として触媒ＣＶＤ法が知られており、近年注目されている（例えば、応用物理第６６巻第１０号（１９９７）ｐ．１０９４）。ところが、本発明者が種々実験を行った結果によれば、従来の触媒ＣＶＤ法を用いて低温でシリコン薄膜を成長させた場合には、従来のＣＶＤ法により成長させた場合に比べて成長層に酸素が取り込まれやすく、得られるシリコン薄膜中の酸素濃度が数原子％（at％）を超えることがあり、これは原子濃度に換算すると少なくとも５×１０20原子／ｃｍ3 （atoms/cc) 以上となる。シリコン中の酸素の固溶限界は２．５×１０18atoms/ccであるから（例えば、半導体ハンドブック、第２版、pp.128-129、柳井久義監修、オーム社、昭和５２年）、この酸素濃度は、シリコン中の酸素の固溶限界２．５×１０18atoms/ccをはるかに超える値である。このように固溶限界以上の酸素がシリコン中に含有されると、酸素は酸化シリコンを形成して析出するので、シリコン結晶粒の外周に酸化物薄膜が形成されたり、さらに酸素が増加すると酸化物粒が形成されたりするため、この非晶質シリコン薄膜の結晶化によって高品質の多結晶または単結晶のシリコン薄膜を得ることは困難である。
【００１１】
そこで、本発明者は、酸素濃度が低いシリコン薄膜を形成すべく、触媒ＣＶＤ法によりシリコン薄膜を成長させるときの条件の探索を行った。
【００１２】
すなわち、触媒ＣＶＤ法を用い、低温（例えば、１００〜６００℃）で、プロセス条件を種々に変えてシリコン薄膜を成長させ、その評価を行う実験を繰り返し行った結果、触媒ＣＶＤ法を用いて低酸素濃度のシリコン薄膜を成長させるには、従来のＣＶＤ法と比べて、気相の成長雰囲気の圧力や成長雰囲気中の酸素、水分の分圧などの条件が全く異なることを見い出した。具体的には、少なくとも成長初期に成長雰囲気の全圧を従来の触媒ＣＶＤ法よりもずっと低圧で、具体的には１．３３×１０-3Ｐａ以上４Ｐａ（０．０１ｍＴｏｒｒ以上３０ｍＴｏｒｒ以下）に設定することにより、最大酸素濃度が３×１０18atoms/cc（０．０００６at％）以下と極めて低いシリコン薄膜を成長させることができることがわかった。また、少なくとも成長初期に成長雰囲気における酸素および水分の分圧を６．６５×１０-10 Ｐａ以上２×１０-6Ｐａ以下（０．００５×１０-6ｍＴｏｒｒ以上１５×１０-6ｍＴｏｒｒ以下）に設定することによっても、同様に最大酸素濃度が３×１０18atoms/cc（０．０００６at％）以下と極めて低いシリコン薄膜を成長させることができることがわかった。この酸素および水分の分圧は、反応ガス中に合計０．５ｐｐｍ程度の酸素および水分が含有されていることから求めることができるものである。
【００１３】
この発明は、本発明者による上記の検討に基づいてさらに検討を重ねた結果、案出されたものである。
【００１４】
すなわち、上記課題を解決するために、この発明の第１の発明は、
基板の段差を有する主面上に形成された非晶質シリコン薄膜に少なくとも紫外域の波長の光を含むランプ光を照射して結晶化することにより形成され、かつ、所定形状にパターン化された複数の多結晶または単結晶のシリコン薄膜を有し、
複数の多結晶または単結晶のシリコン薄膜のそれぞれに薄膜トランジスタが形成されている
ことを特徴とするスイッチング素子である。
【００１５】
この発明の第２の発明は、
基板の段差を有する主面上に非晶質シリコン薄膜を形成する工程と、
非晶質シリコン薄膜に少なくとも紫外域の波長の光を含むランプ光を照射して結晶化することにより多結晶または単結晶のシリコン薄膜を形成する工程と、
多結晶または単結晶のシリコン薄膜を所定形状にパターン化して複数の多結晶または単結晶のシリコン薄膜を形成する工程と、
複数の多結晶または単結晶のシリコン薄膜のそれぞれに薄膜トランジスタを形成する工程とを有する
ことを特徴とするスイッチング素子の製造方法である。
【００１６】
この発明の第３の発明は、
基板の段差を有する主面上に形成された非晶質シリコン薄膜に少なくとも紫外域の波長の光を含むランプ光を照射して結晶化することにより形成され、かつ、所定形状にパターン化された複数の多結晶または単結晶のシリコン薄膜を有し、
複数の多結晶または単結晶のシリコン薄膜のそれぞれに薄膜トランジスタが形成されている
ことを特徴とする半導体装置である。
【００１７】
この発明の第４の発明は、
基板の段差を有する主面上に非晶質シリコン薄膜を形成する工程と、
非晶質シリコン薄膜に少なくとも紫外域の波長の光を含むランプ光を照射して結晶化することにより多結晶または単結晶のシリコン薄膜を形成する工程と、
多結晶または単結晶のシリコン薄膜を所定形状にパターン化して複数の多結晶または単結晶のシリコン薄膜を形成する工程と、
複数の多結晶または単結晶のシリコン薄膜のそれぞれに薄膜トランジスタを形成する工程とを有する
ことを特徴とする半導体装置の製造方法である。
【００１８】
この発明の第５の発明は、
基板の段差を有する主面上に形成された非晶質シリコン薄膜に少なくとも紫外域の波長の光を含むランプ光を照射して結晶化することにより形成され、かつ、所定形状にパターン化された複数の多結晶または単結晶のシリコン薄膜を有し、
複数の多結晶または単結晶のシリコン薄膜のそれぞれに薄膜トランジスタが形成されている
ことを特徴とする電気光学装置である。
【００１９】
この発明の第６の発明は、
基板の段差を有する主面上に非晶質シリコン薄膜を形成する工程と、
非晶質シリコン薄膜に少なくとも紫外域の波長の光を含むランプ光を照射して結晶化することにより多結晶または単結晶のシリコン薄膜を形成する工程と、
多結晶または単結晶のシリコン薄膜を所定形状にパターン化して複数の多結晶または単結晶のシリコン薄膜を形成する工程と、
複数の多結晶または単結晶のシリコン薄膜のそれぞれに薄膜トランジスタを形成する工程とを有する
ことを特徴とする電気光学装置の製造方法である。
【００２０】
この発明の第７の発明は、
基板の段差を有する主面上に形成された非晶質シリコン薄膜に少なくとも紫外域の波長の光を含むランプ光を照射して結晶化することにより形成された多結晶または単結晶のシリコン薄膜を有し、
多結晶または単結晶のシリコン薄膜を用いて受光素子および周辺回路の薄膜トランジスタが形成されている
ことを特徴とする固体撮像装置である。
【００２１】
この発明の第８の発明は、
基板の段差を有する主面上に非晶質シリコン薄膜を形成する工程と、
非晶質シリコン薄膜に少なくとも紫外域の波長の光を含むランプ光を照射して結晶化することにより多結晶または単結晶のシリコン薄膜を形成する工程と、
多結晶または単結晶のシリコン薄膜を用いて受光素子および周辺回路の薄膜トランジスタを形成する工程とを有する
ことを特徴とする固体撮像装置の製造方法である。
【００２２】
この発明において、「単結晶のシリコン薄膜」には、亜粒界を含むものも含まれるものとし、さらには、結晶粒径が十分に大きく、少なくともチャンネル領域については単結晶シリコンとほぼ同一視することができる多結晶シリコン薄膜も含まれるものとする。
【００２３】
非晶質シリコン薄膜を形成する基板は必要に応じて選ぶことができるが、好適には電気的絶縁性の高い基板、具体的には、例えばホウケイ酸素ガラスなどのガラス基板、石英ガラス基板、結晶化ガラスなどの耐熱性ガラス基板などのほか、耐熱性有機基板などを用いることができ、基板材料の選択の自由度は高く、基板の大型化も容易である。これらの基板は使用する基板温度によって使い分けることができ、例えば、基板温度が〜６００℃の低温の場合にはホウケイ酸ガラスなどのガラス基板、基板温度が８００〜１０００℃の高温の場合には石英ガラス基板、結晶化ガラス基板などの耐熱性ガラス基板を使用することができる。このため、て際、基板の材料の選択の範囲が広いため、これらの基板上に形成する段差部分の形状や寸法は、例えばこの段差部分に形成する薄膜トランジスタの形状や個数などに応じて決定される。
【００２４】
複数の多結晶または単結晶のシリコン薄膜に形成する複数の薄膜トランジスタを単一のゲート電極により制御する場合には、これらの複数の多結晶または単結晶のシリコン薄膜のそれぞれにゲート電極を共通にして薄膜トランジスタを形成する。また、ゲート絶縁膜については、典型的には、これらの複数の多結晶または単結晶のシリコン薄膜上に同一のゲート絶縁膜を形成する。
【００２５】
これらの複数の多結晶または単結晶のシリコン薄膜は、典型的には、互いにほぼ平行に配列した短冊状の形状を有する（全体としては櫛歯状の形状を有する）複数の多結晶または単結晶のシリコン薄膜からなる。また、典型的には、複数の多結晶または単結晶のシリコン薄膜のそれぞれの一端部および他端部にそれぞれソース領域およびドレイン領域が形成され、これらのソース領域およびドレイン領域にそれぞれ第１の電極および第２の電極が接続される。
【００２６】
これらの薄膜トランジスタは、典型的には、ゲート電極へのゲート電圧の印加によりそれらのチャンネル領域に反転層が形成されてオンしたときに第１の電極および第２の電極間が導通する。典型的には、複数の多結晶または単結晶のシリコン薄膜のそれぞれに形成された薄膜トランジスタの閾値電圧は、これらの複数の多結晶または単結晶のシリコン薄膜の配列順序にしたがって徐々に増加するように設定される。この場合、例えば、ゲート電極に鋸歯状波形のゲート電圧を印加することにより、このゲート電圧が複数の薄膜トランジスタの閾値電圧に達した時点で順次オンするようにすることができる。
【００２７】
また、少なくともチャンネル領域における多結晶または単結晶のシリコン薄膜および受光素子を形成する多結晶または単結晶シリコン薄膜の最大酸素濃度は５×１０18原子／ｃｍ3 以下にすることができ、好適には３×１０18原子／ｃｍ3 以下にすることができる。このチャンネル領域を構成する多結晶または単結晶のシリコン薄膜および受光素子を形成する多結晶または単結晶シリコン薄膜の厚さは必要に応じて選択することができるものであるが、一般的には１０〜１００ｎｍ程度である。典型的には、多結晶または単結晶のシリコン薄膜は、厚さが１００ｎｍ以下、好適には５０ｎｍ以下である。
【００２８】
非晶質シリコン薄膜の成長温度は、典型的には１００℃以上３００℃以下、好適には２００℃以上３００℃以下とする。また、上記のような低い最大酸素濃度を達成する観点から、非晶質シリコン薄膜は、少なくとも成長初期に成長雰囲気の全圧を１．３３×１０-3Ｐａ以上４Ｐａ以下に設定して成長させる。あるいは、非晶質シリコン薄膜は、少なくとも成長初期に成長雰囲気における酸素および水分の分圧を６．６５×１０-10 Ｐａ以上２×１０-6Ｐａ以下に設定してグラフォエピタキシャル成長させる。
【００２９】
この発明において、半導体装置における複数の薄膜トランジスタは、典型的にはスイッチング素子として用いられるが、これらの薄膜トランジスタの用途は必ずしもスイッチング素子に限定されるものではなく、必要に応じて他の用途に用いることができる。この半導体装置には、薄膜半導体装置のほか、バルク基板にトランジスタなどの素子を形成するとともに、このバルク基板上に薄膜トランジスタを形成するものも含まれる。
【００３０】
電気光学装置は、例えば、液晶ディスプレイ（ＬＣＤ）、エレクトロルミネッセンス（ＥＬ）表示装置、電界放出型表示装置（ＦＥＤ）、プラズマディスプレイ（ＰＤ）、発光ポリマー表示装置（ＬＥＰＤ）、発光ダイオード（ＬＥＤ）表示装置などであり、複数の薄膜トランジスタは例えばその走査線のスイッチング素子として用いられるが、これらの薄膜トランジスタの用途は必ずしもスイッチング素子に限定されるものではなく、必要に応じて他の用途に用いることができる。
【００３１】
上述のように構成されたこの発明によれば、基板の段差を有する主面上に非晶質シリコン薄膜を形成し、この非晶質シリコン薄膜に少なくとも紫外域の波長の光を含むランプ光を照射して結晶化することにより多結晶または単結晶のシリコン薄膜を形成しているので、非晶質シリコン薄膜への紫外域の波長の光を含むランプ光の照射によるアニールと段差をシードとするシリコン薄膜のグラフォエピタキシャル成長との総合的な効果により、低温プロセスで結晶性の良好な多結晶または単結晶のシリコン薄膜を良好な膜質安定性で形成することができる。
【００３２】
そして、例えば、この多結晶または単結晶のシリコン薄膜をパターン化することにより形成された複数の多結晶または単結晶のシリコン薄膜のそれぞれに薄膜トランジスタを形成することにより、言い換えれば、単一の単結晶シリコン薄膜の近接した部分を用いて複数の薄膜トランジスタを形成することにより、これらの薄膜トランジスタの特性を極めて均一にすることができる。また、これらの薄膜トランジスタは同一の基板上にモノリシックに形成されることから、これらの薄膜トランジスタの個数が多くなっても、それらが基板上で占有する面積を非常に少なく抑えることができる。また、電気的絶縁性の高い基板を用いることにより、これらの薄膜トランジスタを高耐圧のものとすることができるとともに、薄膜トランジスタ相互間の電気的干渉が原理的に起こりにくい。
【００３３】
さらに、非晶質シリコン薄膜を成長させる場合に、少なくとも成長初期に成長雰囲気の全圧を１．３３×１０-3Ｐａ以上４Ｐａ以下に設定することにより、少なくとも成長初期に成長雰囲気中の酸素および水分の分圧を６．６５×１０-10 Ｐａ以上２×１０-6Ｐａ以下にすることができ、このため成長層への酸素の取り込み量を極めて少なくすることができ、これによって非晶質シリコン薄膜の最大酸素濃度を５×１０18原子／ｃｍ3 以下と、従来の触媒ＣＶＤ法により低温で成長される非晶質シリコン薄膜に比べて極めて低くすることができる。
【００３４】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照しながら説明する。
図１はこの発明の第１の実施形態による連続閾値ＴＦＴスイッチャーの平面図、図２は図１のＩＩ−ＩＩ線に沿っての拡大断面図である。
【００３５】
図１および図２に示すように、この第１の実施形態による連続閾値ＴＦＴスイッチャーにおいては、例えば長方形状のガラス基板１上に長方形状の溝２がそれらの長手方向が互いに平行になるように設けられている。ガラス基板１としては、例えば、石英ガラス、ホウケイ酸ガラス、アルミケイ酸ガラスなどからなるものを用いることができる。溝２は、多結晶または単結晶のシリコン薄膜をグラフォエピタキシャル成長させる際のシードとなる段差があるものであれば、基本的にはどのような平面形状および断面形状であってもよいが、具体的には、例えば深さ５０〜１５０ｎｍ、幅２〜１０μｍである。また、溝２の断面形状については、例えば、その底面と側面とのなす角が９０°ないしそれより少し小さいものとする。
【００３６】
ガラス基板１の全面に保護膜３が設けられている。この保護膜３は、ガラス基板１からのアルカリイオン（ＮａイオンやＫイオンなど）のような可動イオンによる汚染を防止するためのものである。この保護膜３としては、例えば、厚さ３０〜１００ｎｍの窒化シリコン（ＳｉＮ）膜や、厚さ３０〜１００ｎｍのＳｉＮ膜とその上の厚さ３０〜１５０ｎｍの酸化シリコン（ＳｉＯ2 ）膜との複合膜などを用いることができる。
【００３７】
この保護膜３上に、溝２をその長手方向と垂直方向にまたぐように、ｎ本（ｎ≦２）の細長い短冊状の多結晶または単結晶シリコン薄膜４が、互いに平行にかつ等間隔に設けられている。これらの多結晶または単結晶シリコン薄膜４は、全体として櫛歯状の形状を有する。この多結晶または単結晶シリコン薄膜４は、溝２による段差をシードとしてグラフォエピタキシャル成長され、その後にパターン化されたものである。この多結晶または単結晶シリコン薄膜４の厚さは例えば４０〜５０ｎｍ、幅は例えば１〜３μｍ、長さはトランジスタのチャンネル長によっても異なるが、例えば５〜１０μｍである。また、この多結晶または単結晶シリコン薄膜４の間隔は例えば１〜３μｍである。この多結晶または単結晶シリコン薄膜４は、これを用いて形成するＴＦＴがｎチャンネルである場合にはｐ型、ｐチャンネルである場合にはｎ型であり、不純物濃度はいずれも例えば１×１０14〜１×１０17atoms/ccである。
【００３８】
これらの多結晶または単結晶シリコン薄膜４の一端部および他端部にはそれぞれソース領域５およびドレイン領域６が形成されている。これらのソース領域５およびドレイン領域６は、多結晶または単結晶シリコン薄膜４に形成するＴＦＴがｎチャンネルである場合にはｎ型、ｐチャンネルである場合にはｐ型である。
【００３９】
これらの多結晶または単結晶シリコン薄膜４を覆うように全面にゲート絶縁膜７が形成されている。このゲート絶縁膜７としては、例えば、ＳｉＯ2 膜、ＳｉＮ膜、ＳｉＯ2 膜とＳｉＮ膜との複合膜、アルミナ（Ａｌ2 Ｏ3 ）膜などを用いることができる。また、溝２の上方の部分におけるゲート絶縁膜７上には、全ての多結晶または単結晶シリコン薄膜４にまたがるようにこの溝２の長手方向に延在してゲート電極８が設けられている。このゲート電極８の一端部にはパッド部が設けられている。このゲート電極８は、例えば、アルミニウム（Ａｌ）、Ａｌ合金、銅（Ｃｕ）などからなる。このゲート電極８と多結晶または単結晶シリコン薄膜４に形成されたソース領域５およびドレイン領域６とにより多結晶または単結晶シリコンＴＦＴが形成されている。この多結晶または単結晶シリコンＴＦＴの実効チャンネル長は例えば１〜５μｍである。
【００４０】
このようにして、ｎ個の多結晶または単結晶シリコン薄膜４によりｎ個の多結晶または単結晶シリコンＴＦＴＱ1 〜Ｑn が形成されている。ここで、これらの多結晶または単結晶シリコンＴＦＴＱ1 〜Ｑn の閾値電圧Ｖth1 〜Ｖthn は、チャンネルドーピングの調節により徐々に少しずつ大きくなっている。より具体的には、これらの多結晶または単結晶シリコンＴＦＴＱ1 〜Ｑn の閾値電圧はそれぞれＶth1 、Ｖth2 ＝Ｖth1 ＋Δ、Ｖth3 ＝Ｖth1 ＋２Δ、Ｖth4 ＝Ｖth1 ＋３Δ、・・・、Ｖthn-1 ＝Ｖth1 ＋（ｎ−２）Δ、Ｖthn ＝Ｖth1 ＋（ｎ−１）Δに設定されている。ただし、Δは正の微小量である。
【００４１】
各多結晶または単結晶シリコン薄膜４の両端のソース領域５およびドレイン領域６の上方におけるゲート絶縁膜７には、開口９、１０が設けられている。そして、これらの開口９、１０を通じて、ソース領域５およびドレイン領域６にそれぞれプローブ電極Ｐi 、Ｐi ´（ただし、ｉ＝１〜ｎ）が接続されている。これらのプローブ電極Ｐi 、Ｐi ´の他端部にはパッド部が設けられている。これらのプローブ電極Ｐi 、Ｐi ´は、例えば、アルミニウム（Ａｌ）、Ａｌ合金、銅（Ｃｕ）などからなる。
【００４２】
図３に多結晶または単結晶シリコンＴＦＴＱ1 〜Ｑn の部分のパターン形状およびレイアウトの詳細を示す。
図示は省略するが、プローブ電極Ｐ1 〜Ｐn 、Ｐ1 ´〜Ｐn ´およびゲート電極８を覆うように全面にパッシベーション膜が形成されている。このパッシベーション膜としては、例えば、ＳｉＯ2 膜、ＳｉＮ膜、ＳｉＯ2 膜とＳｉＮ膜との複合膜などを用いることができる。このパッシベーション膜には、プローブ電極Ｐ1 〜Ｐn 、Ｐ1 ´〜Ｐn ´のパッド部およびゲート電極８のパッド部の上の部分に開口が形成されており、これらの開口を通じてプローブ電極Ｐ1 〜Ｐn 、Ｐ1 ´〜Ｐn ´およびゲート電極８を外部配線と接続することができるようになっている。
【００４３】
この連続閾値ＴＦＴスイッチャーを例えばＬＣＤの水平または垂直または水平／垂直走査用スイッチング素子として用いる場合には、短冊状の多結晶または単結晶シリコン薄膜４の数、したがって多結晶または単結晶シリコンＴＦＴの数ｎはその走査線と同じ数に選ばれる。そして、走査線と駆動回路との間にこの連続閾値ＴＦＴスイッチャーが配置され、各走査線の一端がプローブ電極Ｐi と接続され、駆動回路の端子がプローブ電極Ｐi ´と接続される。ゲート電極８には、駆動回路と同期したゲート電圧が印加される。短冊状の多結晶または単結晶シリコン薄膜４の数、したがって多結晶または単結晶シリコンＴＦＴの数ｎの具体例を挙げると、ＬＣＤを走査線の数が１１２５本のＨＤＴＶ（High Definition Television）対応とする場合、１１２５となる。
【００４４】
次に、上述のように構成された連続閾値ＴＦＴスイッチャーの製造方法について説明する。
まず、この製造方法において非晶質シリコン薄膜の形成に使用する触媒ＣＶＤ装置について説明する。図４は触媒ＣＶＤ装置の一例を示す。
【００４５】
図４に示すように、この触媒ＣＶＤ装置においては、成長チャンバー５１の側壁に真空排気管５２を介してターボ分子ポンプ（ＴＭＰ）が接続されており、このＴＭＰにより成長チャンバー５１内を例えば１×１０-6Ｐａ程度の圧力に真空排気することができるようになっている。この成長チャンバー５１の底部にはガス供給管５３が取り付けられており、このガス供給管５３を通じて成長に使用する反応ガスを成長チャンバー５１内に供給することができるようになっている。非晶質シリコン薄膜を成長させる基板５４は、図示省略したロードロックチャンバーを経由して、成長チャンバー５１の内部の上部中央に設けられた試料ホルダー部５５に取り付けられる。この試料ホルダー部５５は例えばＳｉＣでコーティングされたグラファイトサセプターからなり、大気側からヒーター５６により加熱することができるようになっている。ガス供給管５３の先端のガス吹き出しノズル５７と試料ホルダー部５５との間に触媒体５８が設置されている。この触媒体５８としては、例えばＷ線をコイル状に巻き、そのコイル状のＷ線を何度か往復させて、基板５４の全体をカバーする面積を張るように、かつ、その張る面が試料ホルダー５５の面と平行になるように形成したものが用いられる。この触媒体５８は、直接通電することにより加熱されている。なお、触媒体５８の形状は必ずしも線状に限るものではない。基板５４の温度は、基板ホルダー部５５の基板５４の横に取り付けられた熱電対５９により測定することができるようになっている。
【００４６】
この製造方法においては、まず、図５Ａに示すように、ガラス基板１の表面を例えば反応性イオンエッチング（ＲＩＥ）法などのドライエッチング法により選択的にエッチングして溝２を形成する。
【００４７】
次に、図５Ｂに示すように、例えばプラズマＣＶＤ法などにより例えば２００〜３００℃の低温で基板全面に例えば厚さが３０〜１００ｎｍのＳｉＮ膜を形成し、あるいは厚さが３０〜１００ｎｍのＳｉＮ膜と厚さが３０〜１５０ｎｍのＳｉＯ2 膜とを順次形成して保護膜３を形成する。ここで、ＳｉＮ膜の形成時には例えば水素をキャリアガスとし、モノシランまたはジクロルシランにアンモニアを混合したものを原料ガスとして用い、ＳｉＯ2 膜の形成時には例えば水素をキャリアガスとし、モノシランにヘリウム希釈酸素を混合したものを原料ガスとして用いる。
次に、図５Ｃに示すように、図４に示す触媒ＣＶＤ装置を用いて触媒ＣＶＤ法により非晶質シリコン薄膜１１を成長させる。
【００４８】
この触媒ＣＶＤ法による成長は次のような手順で行う。すなわち、まず、保護膜３を形成したガラス基板１を希釈フッ酸（１〜５％水溶液）などで洗浄してから、純水で洗浄し、その後乾燥を行う。
【００４９】
次に、このガラス基板１を、図示省略したロードロックチャンバーを経由して図４に示す触媒ＣＶＤ装置の成長チャンバー５１内の試料ホルダー部５５のサセプターに取り付ける。この試料ホルダー部５５のサセプターは、あらかじめヒーター５６により成長温度、例えば２００〜３００℃に設定しておく。
【００５０】
次に、成長チャンバー５１内をＴＭＰにより例えば（１〜２）×１０-6Ｐａ程度まで減圧し、特に成長チャンバー５１内に外部から持ち込まれた酸素および水分を排気する。この排気に要する時間は例えば約５分である。
【００５１】
次に、成長チャンバー５１内にガス供給管５３から水素を流し、その流量、圧力およびサセプター温度を所定の値に制御する。成長チャンバー５１内圧力は、１．３３×１０-3Ｐａ〜４Ｐａ（０．０１ｍＴｏｒｒ〜３０ｍＴｏｒｒ以下）に設定する。水素流量は３０ｓｃｃｍ／ｍｉｎに設定する。
【００５２】
次に、触媒体５８に通電して１８００℃に加熱し、この温度に例えば１０分間保持する。なお、上述のように成長チャンバー５１内に水素を流しておくのは触媒体５８の加熱時の酸化を防止するためである。
【００５３】
次に、成長チャンバー５１内にガス供給管５３から水素に加えてモノシランを流し、所定の厚さ、例えば厚さ約４０〜５０ｎｍのシリコン薄膜を成長させる。水素流量は例えば３０ｓｃｃｍ／ｍｉｎ、モノシラン流量は例えば０．３〜２ｓｃｃｍ／ｍｉｎ（１００％モノシランを使用）に設定する。このようにして、図５Ｃに示すように、非晶質シリコン薄膜１１が成長する。
【００５４】
成長終了後、成長チャンバー５１に流すモノシラン流量をゼロにし、例えば約５分後に触媒体５８への電力供給を遮断して、その温度を下げる。
次に、成長チャンバー５１に流す水素流量をゼロにして、（１〜２）×１０-6Ｐａ程度まで減圧し、特に成長チャンバー５１内に導入したモノシランを排気する。この排気には例えば約５分かかる。
この後、非晶質シリコン薄膜１１を成長させたガラス基板１を、図示省略したロードロックチャンバーを経由して、成長チャンバー５１の外部に取り出す。
【００５５】
次に、このガラス基板１を後述の光照射装置の処理室内に入れ、非晶質シリコン薄膜１１に高圧水銀ランプ光または高圧キセノン−水銀ランプ光を集光して照射することにより加熱または溶融して再結晶化を行い、図５Ｄに示すように、溝２による段差をシードとして多結晶または単結晶シリコン薄膜４をグラフォエピタキシャル成長させる。
次に、このようにして得られた多結晶または単結晶シリコン薄膜４に、形成するＴＦＴがｎチャンネルであるかｐチャンネルであるかに応じてｐ型またはｎ型の不純物をイオン注入などにより導入し、ｐ型化またはｎ型化する。
【００５６】
次に、図６Ａおよび図６Ｂに示すように、多結晶または単結晶シリコン薄膜４上にフォトリソグラフィーにより所定形状のレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとして多結晶または単結晶シリコン薄膜４をＲＩＥ法などによりエッチングして短冊形状にパターン化する。
【００５７】
次に、図７Ａに示すように、例えばプラズマＣＶＤ法により基板全面にゲート絶縁膜５を形成する。
次に、図７Ｂに示すように、ゲート絶縁膜５上にフォトリソグラフィーにより所定形状のレジストパターン１２を形成した後、これをマスクとして多結晶または単結晶シリコン薄膜４に不純物のイオン注入を十分に高濃度に行い、ソース領域５およびドレイン領域６を形成する。このイオン注入の不純物としては、形成するＴＦＴがｎチャンネルであるかｐチャンネルであるかに応じてｎ型またはｐ型の不純物を用いる。この後、レジストパターン１２を除去する。
【００５８】
次に、図８Ａおよび図８Ｂに示すように、フォトリソグラフィーにより各多結晶または単結晶シリコン薄膜４のチャンネル領域に対応する部分が開口したレジストパターン１３を形成した後、これをマスクとして、ソース領域５およびドレイン領域６の間の部分の多結晶または単結晶シリコン薄膜４、すなわちチャンネル領域にゲート絶縁膜７を介して閾値電圧制御用の不純物のドーピング（チャンネルドーピング）を行う。この不純物ドーピング量は、多結晶または単結晶シリコンＴＦＴＱ1 〜Ｑn の閾値電圧がそれぞれＶth1 、Ｖth2 ＝Ｖth1 ＋Δ、Ｖth3 ＝Ｖth1 ＋２Δ、Ｖth4 ＝Ｖth1 ＋３Δ、・・・、Ｖthn-1 ＝Ｖth1 ＋（ｎ−２）Δ、Ｖthn ＝Ｖth1 ＋（ｎ−１）Δに設定されるように、各多結晶または単結晶シリコン薄膜４毎に少しずつ異なるドーズ量に設定する。この各多結晶または単結晶シリコン薄膜４への不純物ドーピングは、原理的には、レジストパターンを形成しては、これをマスクとして閾値電圧制御用の不純物（リンやホウ素など）のイオン注入を行う工程を繰り返し行うことにより可能であるが、ｎが大きい場合には、好適には例えば集束イオンビーム（ＦＩＢ）装置を用いて不純物のイオンビーム描画を行う。このイオンビーム描画はマスクレスで行うことができることから、レジストパターン１３の形成を省略することができ、製造プロセスの簡略化を図ることができる。
【００５９】
次に、レジストパターン１３を除去した後、例えばＲＴＡ（Rapid Thermal Annealing)やＥＬＡ（Eximer Laser Annealing) などにより、各多結晶または単結晶シリコン薄膜４に導入された不純物の活性化を行う。
【００６０】
次に、図９Ａおよび図９Ｂに示すように、フォトリソグラフィーにより所定形状のレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとしてゲート絶縁膜７をエッチング除去することによりソース領域５およびドレイン領域６上にそれぞれ開口９、１０を形成する。
【００６１】
次に、図１０Ａおよび図１０Ｂに示すように、例えば真空蒸着法、スパッタリング法などにより基板全面にアルミニウム、アルミニウム合金、銅などを形成した後、この金属膜上にフォトリソグラフィーにより所定形状のレジストパターンを形成し、このレジストパターンをマスクとしてこの金属膜をエッチングすることにより、ゲート電極８およびプローブ電極Ｐ1 〜Ｐn 、Ｐ1 ´〜Ｐn ´を形成する。
【００６２】
次に、ソース領域５およびドレイン領域６とプローブ電極Ｐ1 〜Ｐn 、Ｐ1 ´〜Ｐn ´とのコンタクト部のオーミック性を良好にするために、例えば、窒素ガス、水素ガスまたは水素ガス混合の窒素ガス（フォーミングガス）中において３５０〜４５０℃の温度の熱処理を行う。
【００６３】
次に、例えばプラズマＣＶＤ法などにより基板全面にＳｉＯ2 膜、ＳｉＮ膜などを適当な厚さに形成してパッシベーション膜を形成する。次に、このパッシベーション膜の所定部分をエッチング除去して、ゲート電極８およびプローブ電極Ｐ1 〜Ｐn 、Ｐ1 ´〜Ｐn ´のパッド部を露出させる。ここで、パッシベーション膜として特に、Ｓｉ−Ｈ基を多く含むＳｉＮ膜をプラズマＣＶＤ法などにより２００〜３００℃の温度で４００〜７００ｎｍ程度の厚さに形成し、窒素ガスなどの不活性ガス中において４００〜４３０℃で２０分以上の熱処理を行ってＳｉ−Ｈ基を分解させると、それにより発生する水素による多結晶または単結晶シリコン薄膜４中のダングリングボンドの終端処理効果を得ることができ、多結晶または単結晶シリコンＴＦＴＱ1 〜Ｑn の電気的特性の顕著な改善を図ることができる。
以上により、目的とする連続閾値ＴＦＴスイッチャーが製造される。
【００６４】
次に、この連続閾値ＴＦＴスイッチャーの動作方法について説明する。
上述のように、この連続閾値ＴＦＴスイッチャーを構成するｎ個の多結晶または単結晶シリコンＴＦＴＱ1 〜Ｑn の閾値電圧はそれぞれＶth1 、Ｖth2 ＝Ｖth1 ＋Δ、Ｖth3 ＝Ｖth1 ＋２Δ、Ｖth4 ＝Ｖth1 ＋３Δ、・・・、Ｖthn-1 ＝Ｖth1 ＋（ｎ−２）Δ、Ｖthn ＝Ｖth1 ＋（ｎ−１）Δに設定されている。そこで、ゲート電極８に、図１１Ａに示すような周期Ｔの鋸歯状波形のゲート電圧を印加する。すると、ゲート電圧が０から徐々に上昇して時刻ｔ1 にＶth1 に達すると、まず単結晶シリコンＴＦＴＱ1 がオンしてプローブ電極Ｐ1 、Ｐ1 ´間が導通し、続いて時刻ｔ2 にＶth2 に達すると、単結晶シリコンＴＦＴＱ2 もオンしてプローブ電極Ｐ2 、Ｐ2 ´間が導通するというように、図１１Ａに示す鋸歯状波形の一周期で多結晶または単結晶シリコンＴＦＴＱ1 〜Ｑn が順次オンし、対応するプローブ電極Ｐi 、Ｐi ´間が順次導通状態となり、各周期毎にこれが繰り返される。このように、ゲート電極８に周期Ｔの鋸歯状波形のゲート電圧が印加されることによって、各多結晶または単結晶シリコンＴＦＴＱi が周期Ｔ毎に順次スイッチングを行う。
【００６５】
以上のように、この第１の実施形態によれば、溝２が形成され、それにより段差が形成されたガラス基板１の主面上に非晶質シリコン薄膜４を形成し、この非晶質シリコン薄膜４に高圧水銀ランプ光または高圧キセノン−水銀ランプ光を集光して照射し、アニールを行うことにより、溝２による段差をシードとして多結晶または単結晶シリコン薄膜４をグラフォエピタキシャル成長させ、これをパターン化することにより形成されるｎ個の短冊状の多結晶または単結晶シリコン薄膜４を用いてｎ個の多結晶または単結晶シリコンＴＦＴＱ1 〜Ｑn を形成し、これらの多結晶または単結晶シリコンＴＦＴＱ1 〜Ｑn により連続閾値ＴＦＴスイッチャーを形成しているので、次のような種々の利点を得ることができる。すなわち、良好な結晶性の多結晶または単結晶シリコン薄膜４を良好な膜質均一性および膜質安定性で形成することができる。そして、この一つの多結晶または単結晶シリコン薄膜４の近接した部分を用いて多結晶または単結晶シリコンＴＦＴＱ1 〜Ｑn を形成しているので、これらの多結晶または単結晶シリコンＴＦＴの特性を極めて均一にすることができ、スイッチング特性のばらつきを非常に少なくすることができる。また、特に、多結晶または単結晶シリコン薄膜４が単結晶シリコン薄膜の場合には、電子移動度として４００〜５５０ｃｍ2 ／Ｖ・ｓと単結晶シリコン基板並の大きな値を得ることが可能であるため、動作速度が極めて高い単結晶シリコンＴＦＴを得ることができる。また、これらの多結晶または単結晶シリコンＴＦＴＱ1 〜Ｑn は同一のガラス基板１上にモノリシックに形成されることから、これらの多結晶または単結晶シリコンＴＦＴの個数ｎが多くなっても、それらが基板上で占有する面積を非常に少なく抑えることができ、したがってＬＣＤの大画面化を図ることができる。また、ガラス基板１は電気的絶縁性が高いことにより、これらの多結晶または単結晶シリコンＴＦＴＱ1 〜Ｑn を高耐圧にすることができるとともに、それらの間の電気的干渉が原理的に起こりにくく、誤作動が生じにくい。したがって、この連続閾値ＴＦＴスイッチャーを、例えばＬＣＤの垂直または水平または垂直／水平の走査用スイッチング装置として用いることにより、走査線毎にスイッチング素子を配置していた従来のＬＣＤの問題を一挙に解決することができる。
【００６６】
さらに、触媒ＣＶＤ法により非晶質シリコン薄膜１１を成長させる際の成長圧力を十分に低く、具体的には例えば０．１３Ｐａ（１ｍＴｏｒｒ）前後に設定していることにより、最大酸素濃度が３×１０18atoms/cc以下と極めて低い非晶質シリコン薄膜１１を得ることができる。そして、この低酸素濃度の非晶質シリコン薄膜１１を結晶化させることにより形成される低酸素濃度の多結晶または単結晶シリコン薄膜４を用いて、高性能の多結晶または単結晶シリコンＴＦＴＱ1 〜Ｑn を形成することができる。
【００６７】
また、高圧水銀ランプ光または高圧キセノン−水銀ランプ光の照射により非晶質シリコン薄膜４の結晶化を行っているので、ＥＬＡを用いて結晶化を行う場合に比べて処理装置が安価で済み、これは連続閾値ＴＦＴスイッチャーの製造コストの低減につながる。
【００６８】
また、これに加えて、非晶質シリコン薄膜１１の成長に触媒ＣＶＤ法を用いていることにより、モノシランなどの反応ガスの反応効率が数１０％と高いため、省資源で環境への負荷が小さく、また、成長コストの低減を図ることができる。
【００６９】
さらに、成長温度が上述のように２００〜３００℃と低温で済むため、成長装置の加熱電源を小電力とすることができ、冷却機構も簡単になるため、非晶質シリン薄膜の成長装置が安価になる。
【００７０】
ここで、ランプ光を非晶質シリコン薄膜に照射することにより結晶化を行った実験結果について説明する。光照射に使用した集光型ランプ光照射装置を図１２に示す。図１２に示すように、この集光型ランプ光照射装置においては、容器３１の下部にランプ３２および楕円ミラー３３が設けられている。ランプ３２から発生する光３４は楕円ミラー３３により上方に集められ、容器３１の上部に設けられた反射ミラー３５に入射する。この反射ミラー３５により反射された光３４は試料ホルダー３６に保持された試料３７に集光される。試料ホルダー３６は、図示省略した駆動機構により、試料３７への光入射方向から見て上下左右に移動可能に構成されており、これらの移動により試料３７の全面に光を照射することができるようになっている。
【００７１】
図１３Ａおよび図１３Ｂに示すように、試料ホルダー３６は、例えばアルミニウム製の支持棒３８に例えば同じくアルミニウム製のＬ字型の保持具３９を取り付けたものである。保持具３９の水平板部３９ａの上面には溝（図示せず）が形成されており、この溝に試料３７の最下部を差し込むことにより試料３７を保持するようになっている。ここで、必要に応じて、試料３７の裏面を保持具３９の垂直板部３９ｂに密着させることができるようになっている。この垂直板部３９ｂには多数の微小な穴（図示せず）が設けられており、これらの穴を通して試料３７の裏面に例えば窒素、アルゴンなどのガスを吹き付けることにより試料３７を冷却することができるようになっている。
【００７２】
ランプ３２としては、例えば高圧水銀ランプまたは高圧キセノン−水銀ランプを使用する。図１４および図１５にそれぞれ高圧水銀ランプおよび高圧キセノン−水銀ランプの出力分光分布を示す。
【００７３】
表１に、厚さ０．７ｍｍのアルミケイ酸ガラス基板上に厚さ３００ｎｍの非晶質シリコン薄膜を形成し、この非晶質シリコン薄膜に高圧水銀ランプ光を集光して照射し、結晶化した結果を示す。ただし、ここでは非晶質シリコン薄膜はプラズマＣＶＤ法により形成した。照射時間は５〜３０秒間とし、試料位置を種々に変化させた。
【００７４】
その結果、非晶質シリコン薄膜は、１０秒以上の高圧水銀ランプ光照射によって色とラマン特性とが変化し、これにより多結晶シリコン薄膜に変化したことが確認できた。図１６〜図１９にラマン特性の変化を示す。ここで、図１６は試料１の未照射領域のラマン特性、図１７は試料１の照射領域のラマン特性、図１８は試料２の照射領域のラマン特性、図１９は試料３〜８の照射領域のラマン特性を示す。参考のために、単結晶シリコン基板のラマン特性を図２０に示す。ガラス基板の裏面は保持具３９の垂直板部３９ｂに密着させ、ガラス基板の温度上昇を抑制しようと試みたが、１０秒間以上照射したら、ガラス基板に明らかに歪みが発生した。上記光照射実験の際に保持具３９の一部が溶融した。また、時折、ガラス基板が割れることもあった。
【００７６】
ガラス基板裏面のガス冷却による歪み発生の抑制を試みた結果を表２、表３に示す。試料の作製は表１のものと同様に行った。ここで、表２の試料１１〜１４は、ガラス基板を保持具３９に密着させずに光照射を行った。また、表３の試料１６〜１９は、ガラス基板の裏面に空気を風速５ｍ／秒で吹き付けた。表２の試料１２〜１４ではガラス基板に歪みが発生したが、光照射時にガラス基板裏面に空気を風速５ｍ／秒で吹き付けた表３の試料１６〜１９の場合、ガラス基板に歪みは発生せず、ガラス基板が割れることも見られなかった。
【００７７】
図１９のラマン特性を図２０の単結晶シリコンのラマン特性と比較すると、特性の差異が明らかに見られる。特に感度が低いことから、多結晶シリコンの粒径が小さく、１μｍ以下であることが推定される。これは、光照射強度が小さく、シリコン薄膜が溶融していないこと、および、当然横方向結晶成長が起こっていないためである。
【００８０】
表４に、厚さ０．７ｍｍのアルミケイ酸ガラス基板上にプラズマＣＶＤ法により厚さ５０ｎｍの非晶質シリコン薄膜を形成し、この非晶質シリコン薄膜に高圧水銀ランプ光を集光して照射し、結晶化した結果を示す。照射時間は１０〜４０秒間とした。
【００８１】
その結果、非晶質シリコン薄膜は、２０秒以上の照射によって色とラマン特性とが変化し、多結晶シリコン薄膜に変化したことが確認できた。図２１〜図２３にラマン特性の変化を示した。非晶質シリコン薄膜が薄い場合、長い照射時間が必要であることがわかった。
【００８３】
ガラス基板裏面は、保持具３９の垂直板部３９ａに密着させ、ガラス基板の温度上昇を抑制しようと試みたが、２０秒以上照射したら、ガラス基板に明らかに歪みが発生した。
試料２５についてホール（Hall）効果電子移動度を測定評価したところ、５〜６ｃｍ2 ／Ｖ・ｓｅｃが得られた。
【００８４】
厚さ０．７ｍｍのアルミケイ酸ガラス基板上にプラズマＣＶＤ法により厚さ３００ｎｍの非晶質シリコン薄膜を形成し、これに高圧水銀ランプ光を集光して照射した。照射時間は１０〜４０秒間とした。ランプ光はφ３ｍｍ×０．１ｍｍに集光し、強度を向上させた。この結果、ガラス基板に歪みを発生させることなく非晶質シリコン薄膜の結晶化を行って、粒径が１μｍ以上の結晶性が良好な多結晶シリコン薄膜を形成することができた。
【００８５】
次に、この発明の第２の実施形態について説明する。
図２４はこの発明の第２の実施形態による透過型ＣＣＤイメージセンサー装置の回路構成を示す。この透過型ＣＣＤイメージセンサー装置においては、光透過性のガラス基板上に画素７０がマトリクス状に配列されて構成されている。各画素７０は、フォトセンサーを構成するフォトダイオード７１と、フォトダイオード７１を制御するフォトゲート７２と、転送トランジスタ７３と、リセットトランジスタ７４と、増幅トランジスタ７５と、垂直選択トランジスタ７６とを有する。ここで、フォトダイオード７１は多結晶または単結晶シリコン薄膜により形成され、転送トランジスタ７３、リセットトランジスタ７４、増幅トランジスタ７５、垂直選択トランジスタ７６および後述の水平選択トランジスタ８３は多結晶または単結晶シリコンＴＦＴにより形成される。
【００８６】
フォトゲート７２は、対向する二つの電極、すなわちフォトゲート電極およびその下の多結晶または単結晶シリコン薄膜を有する容量素子により構成され、その一方（多結晶または単結晶シリコン薄膜側）がフォトダイオード７１のカソードに接続され、他方（フォトゲート電極側）が配線７７に接続されている。
【００８７】
転送トランジスタ７３のソース領域およびドレイン領域の一方はフォトダイオード７１のカソードおよびフォトゲート７２の一方の電極に接続され、ゲートは垂直読み出し線７８に接続されている。
【００８８】
リセットトランジスタ７４のソース領域およびドレイン領域の一方は転送トランジスタ７３のソース領域およびドレイン領域の他方に接続されている。また、リセットトランジスタ７４のソース領域およびドレイン領域の他方は電源電圧ＶDD供給線と接続され、ゲートはリセット線７９に接続されている。このリセットトランジスタ７４は、転送トランジスタ７３により転送されてくる電荷を排出してリセットするためのものである。
【００８９】
増幅トランジスタ７５のソース領域およびドレイン領域の一方は電源電圧ＶDD供給線と接続され、ゲートは転送トランジスタ７３のソース領域およびドレイン領域の他方ならびにリセットトランジスタ７４のソース領域およびドレイン領域の一方に接続されている。この増幅トランジスタ７５は、転送トランジスタ７３により転送される電荷を増幅して信号とするためのものである。
【００９０】
垂直選択トランジスタ７６のソース領域およびドレイン領域の一方は増幅トランジスタ７５のソース領域およびドレイン領域の他方と接続されている。垂直選択トランジスタ７６のソース領域およびドレイン領域の他方は垂直信号線８０に接続され、ゲートは垂直選択線８１に接続されている。この垂直選択トランジスタ７６は、増幅トランジスタ７５により生成される信号を垂直信号線８０に送るためのものである。
【００９１】
垂直読み出し線７８は垂直走査回路８２に接続され、この垂直走査回路８２から駆動パルスφＴＸ（φＴＸ1 、・・・、φＴＸm 、・・・）が供給されるようになっている。例えば、ｍ行の垂直読み出し線７８には垂直走査回路８２から駆動パルスφＴＸm が供給される。
【００９２】
垂直選択線８１は同様に垂直走査回路８２に接続され、この垂直走査回路８２から駆動パルスφＶＳ（φＶＳ1 、・・・、φＶＳm 、・・・）が供給されるようになっている。例えば、ｍ行の垂直選択線７１には垂直走査回路８２から駆動パルスφＶＳm が供給される。
【００９３】
リセット線７９は同様に垂直走査回路８２に接続され、この垂直走査回路８２から駆動パルスφＲＳＴ（φＲＳＴ1 、・・・、φＲＳＴm 、・・・）が供給されるようになっている。例えば、ｍ行のリセット線７９には垂直走査回路８２から駆動パルスφＲＳＴm が供給される。
【００９４】
フォトゲート７２に接続された配線７７は同様に垂直走査回路８２に接続され、駆動パルスφＰＧ（φＰＧ1 、・・・、φＰＧm 、・・・）が供給されるようになっている。例えば、ｍ行の配線７７には垂直走査回路８２から駆動パルスφＰＧm が供給される。
【００９５】
垂直信号線８０は、水平選択トランジスタ８３を介して水平信号線８４に接続されている。
水平選択トランジスタ８３のゲートは水平走査回路８５に接続され、駆動パルスφＨ（φＨ1 、・・・、φＨn 、・・・）が供給されるようになっている。例えば、ｎ列の水平選択トランジスタ８３のゲートには水平走査回路８５から駆動パルスφＨn が供給される。
【００９６】
水平信号線８４の一端には出力端子８６が設けられ、この出力端子８６から信号が出力されるようになっている。
【００９７】
この透過型ＣＣＤイメージセンサー装置の駆動方法について、図２４におけるｍ行ｎ列の画素７０の駆動を例にとり説明する。
まず、ｍ行が選択される水平走査期間のうちの例えば水平ブランキング期間内において、ｍ行の垂直選択線８１の駆動パルスφＶＳm を高レベルにして、ｍ行の画素７０の垂直選択トランジスタ７６をオンにするとともに、ｍ行の垂直読み出し線７８の駆動パルスφＴＸm を高レベルにして、ｍ行の画素７０の転送トランジスタ７３をオンにする。
【００９８】
これにより、フォトダイオード７１に電荷が蓄積されていると、この電荷が増幅トランジスタ７５のゲート側に転送される。このようにゲートに電荷が転送されて蓄積されることにより、増幅トランジスタ７５がオンになり、蓄積された電荷の量に対応した信号が増幅トランジスタ７５から垂直選択トランジスタ７６に送られる。このとき垂直選択トランジスタ７６もオンになっているため、信号はこの垂直選択トランジスタ７６を経て垂直信号線８０に伝送される。このとき水平選択トランジスタ８３をオフにしておくと、信号は垂直信号線８０に保持されている。
【００９９】
その後、ｍ行の垂直読み出し線７８に供給する駆動パルスφＴＸm を低レベルにすると、転送トランジスタ７３がオフになる。そして、垂直走査回路８２から配線７７を通じて駆動パルスφＰＧを印加することにより、フォトゲート７２を動作させてフォトダイオード７１に光電変換した電荷の蓄積を行うことが可能となる。
【０１００】
続いて、１列から順次、水平走査回路８５からの駆動パルスφＨを印加していく。そして、ｎ行の駆動パルスφＨn を高レベルにすると、ｎ行の水平選択トランジスタ８３がオンになり、ｎ列の垂直信号線８０に保持されていた信号が水平信号線８４に伝送され、出力端子８６から出力される。
【０１０１】
同様の動作をマトリクス状に配列された画素７０に対して繰り返し行うことにより、撮像した画像信号を得ることができる。
また、垂直走査回路８２からｍ行のリセット線７９に駆動パルスφＲＳＴm を印加すれば、増幅トランジスタ７５のゲート側に転送された電荷を排出してリセットを行うことができる。
【０１０２】
図２５は、この第２の実施形態による透過型ＣＣＤイメージセンサー装置の受光部の画素７０におけるフォトダイオード７１および転送トランジスタ７３の部分ならびに周辺回路を構成するＣＭＯＳ回路部の断面図を示す。周辺回路には、駆動回路（垂直走査回路、水平走査回路）や選択回路などが含まれる。
【０１０３】
図２５に示すように、画素部においては、光透過性のガラス基板１０１上にＳｉＯ2 膜１０２が形成され、その上にシリコン薄膜のグラフォエピタキシャル成長に用いられる段差を形成するＳｉＮ膜１０３およびＳｉＯ2 膜１０４が所定形状に形成され、これらの上に低不純物濃度のｐ型の多結晶または単結晶シリコン薄膜１０５が所定パターンで形成されている。ガラス基板１０１としては、例えば、石英ガラス、ホウケイ酸ガラス、アルミケイ酸ガラスなどからなるものを用いることができる。ＳｉＮ膜１０３は、ガラス基板１０１からのアルカリイオン（ＮａイオンやＫイオンなど）のような可動イオンの拡散による多結晶または単結晶シリコン薄膜１０５の汚染防止のための保護膜用として形成している。このＳｉＮ膜１０３の厚さは例えば３０〜１００ｎｍである。また、ＳｉＯ2 膜１０４の厚さは例えば３０〜１５０ｎｍである。多結晶または単結晶シリコン薄膜１０５の上に、例えばＳｉＯ2 膜１０６およびＳｉＮ膜１０７を介して、例えばＡｌ膜からなるフォトゲート電極１０８および転送ゲート電極１０９が形成されている。ＳｉＯ2 膜１０６の厚さは例えば５０〜１００ｎｍ、ＳｉＮ膜１０７の厚さは例えば１００〜２００ｎｍである。
【０１０４】
転送ゲート電極１０９の両側の部分におけるｐ型の多結晶または単結晶シリコン薄膜１０５中には、ソース領域またはドレイン領域を構成する高不純物濃度のｎ型領域１１０、１１１が形成されている。これらの転送ゲート電極１０９、ＳｉＯ2 膜１０６およびＳｉＮ膜１０７からなるゲート絶縁膜、ｎ型領域１１０、１１１により、ｎチャンネルＴＦＴからなる転送トランジスタ７３が構成されている。
【０１０５】
フォトダイオード７１では、フォトゲート電極１０８に駆動パルスφＰＳを印加して電圧を供給することにより、その下の部分のｐ型の多結晶または単結晶シリコン薄膜１０５に空乏層を形成することができる。この多結晶または単結晶シリコン薄膜１０５に形成された空乏層において、ガラス基板１０１を通して入射した光を光電変換して電荷を発生させ、この発生した電荷を蓄積することができる。そして、この光電変換により発生した電荷のうち、電子は各画素に設けられたフォトダイオード７１から転送トランジスタ７３のｎ型領域１１０に送られ、蓄積される。
【０１０６】
ここで、フォトゲート電極１０８はＡｌ膜により形成されていることにより、ガラス基板１０１の反対側から入射する光を遮断することができ、雑音の発生を防止することができるとともに、ガラス基板１０１の裏面側から入射して多結晶または単結晶シリコン薄膜１０５を透過した光を反射させてこの多結晶または単結晶シリコン薄膜１０５に戻すことができ、フォトダイオード７１における光電変換の効率を向上させることができる。
【０１０７】
転送トランジスタ７３では、転送ゲート電極１０９に駆動パルスφＴＸが印加されることにより、所定の電圧が供給されて転送トランジスタ７３がオン状態になり、電荷（電子）がｎ型領域１１０からｎ型領域１１１に流れる。そして、ｎ型領域１１１に接続された配線１１２を通じて、信号として出力される。
【０１０８】
一方、図２５に示す周辺回路部においては、ガラス基板１０１上にＭｏ／Ｔａの２層構造のゲート電極１１３、１１４が形成されている。これらのゲート電極１１３、１１４を覆うようにＳｉＯ2 膜１０２およびＳｉＮ膜１０３が形成され、その上にシリコン薄膜のグラフォエピタキシャル成長に用いられる段差を形成するＳｉＯ2 膜１０４が所定パターンで形成されている。そして、これらの上に多結晶または単結晶シリコン薄膜１０５が所定パターンで形成されている。
【０１０９】
ｐチャンネルＴＦＴの部分における多結晶または単結晶シリコン薄膜１０５は低不純物濃度のｎ型であり、ゲート電極１１３の両側の部分におけるこの多結晶または単結晶シリコン薄膜１０５中にソース領域またはドレイン領域を構成する高不純物濃度のｐ型領域１１５、１１６が形成されている。これらのゲート電極１１３、ＳｉＯ2 膜１０２およびＳｉＮ膜１０３からなるゲート絶縁膜、ｐ型領域１１５、１１６により、ボトムゲート型のｐチャンネルＴＦＴが構成されている。多結晶または単結晶シリコン薄膜１０５上には例えばＳｉＯ2 膜１０６およびＳｉＮ膜１０７が形成されている。これらのＳｉＯ2 膜１０６およびＳｉＮ膜１０７には、ｐ型領域１１５、１１６の上の部分にそれぞれ開口１１７、１１８が形成されており、これらの開口１１７、１１８を通じてｐ型領域１１５、１１６上にそれぞれ電極１１９、１２０が形成されている。
【０１１０】
ｎチャンネルＴＦＴの部分における多結晶または単結晶シリコン薄膜１０５は低不純物濃度のｐ型であり、ゲート電極１１４の両側の部分におけるこの多結晶または単結晶シリコン薄膜１０５中にソース領域またはドレイン領域を構成する高不純物濃度のｎ型領域１２１、１２２が形成されている。これらのゲート電極１１４、ＳｉＯ2 膜１０２およびＳｉＮ膜１０３からなるゲート絶縁膜、ｎ型領域１２１、１２２により、ボトムゲート型のｎチャンネルＴＦＴが構成されている。多結晶または単結晶シリコン薄膜１０５上には例えばＳｉＯ2 膜１０６およびＳｉＮ膜１０７が形成されている。これらのＳｉＯ2 膜１０６およびＳｉＮ膜１０７には、ｎ型領域１２１、１２２の上の部分にそれぞれ開口１２３、１２４が形成されており、これらの開口１２３、１２４を通じてｎ型領域１２１、１２２上にそれぞれ電極１２５、１２６が形成されている。
【０１１１】
上述のようにｐチャンネルＴＦＴのゲート電極１１３およびｎチャンネルＴＦＴのゲート電極１１４をＭｏ／Ｔａ膜により形成していることにより、これらのゲート電極１１３、１１４を低抵抗とすることができるとともに、基板１０１側から入射する光に対して遮光膜として作用させることができるため、光の入射による、これらのｐチャンネルＴＦＴおよびｎチャンネルＴＦＴからなるＣＭＯＳトランジスタの誤動作を防止することができる。
【０１１２】
図示は省略するが、フォトゲート電極１０８、転送ゲート電極１０９、電極１１９、１２０、１２５、１２６を覆うように全面にパッシベーション膜が形成されている。このパッシベーション膜としては、例えば、ＳｉＯ2 膜、ＳｉＮ膜、ＳｉＯ2 膜とＳｉＮ膜との複合膜などを用いることができる。
次に、上述のように構成された透過型ＣＣＤイメージセンサー装置の製造方法について説明する。
【０１１３】
図２６に示すように、まず、ガラス基板１０１の全面に例えばスパッタリング法によりＭｏ／Ｔａ膜を例えば３００〜４００ｎｍの厚さに形成した後、その上にフォトリソグラフィーにより所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてＭｏ／Ｔａ膜を例えば側面が３０〜４５°のテーパを有するようにエッチングすることにより、周辺回路部を構成するＣＭＯＳ回路のｐチャンネルＴＦＴおよびｎチャンネルＴＦＴのゲート電極１１３、１１４を形成する。
【０１１４】
次に、図２７に示すように、全面にＳｉＯ2 膜１０２、ＳｉＮ膜１０３、ＳｉＯ2 膜１０４を順次形成する。これらの膜の形成には、膜形成時にガラス基板１０１に熱の影響が及ばないように、触媒ＣＶＤ法やプラズマＣＶＤ法などの低温で膜形成が可能な方法を用いる。
【０１１５】
次に、図２８に示すように、フォトリソグラフィーによりＳｉＯ2 膜１０４上に所定形状のレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとしてＳｉＯ2 膜１０４をエッチングすることにより、画素部におけるフォトセンサーおよび転送トランジスタとなる部分ならびに周辺回路部におけるＣＭＯＳ回路を構成するｐチャンネルＴＦＴおよびｎチャンネルＴＦＴとなる部分のＳｉＯ2 膜１０４を除去し、除去せずに残したＳｉＯ2 膜１０４との間で段差部を形成する。
【０１１６】
次に、図２９に示すように、画素部におけるフォトセンサーおよび転送トランジスタとなる部分の光透過性を高めるために、フォトリソグラフィーによりレジストパターン１２７を形成して周辺回路部の表面を覆い、この状態で、画素部におけるフォトセンサーおよび転送トランジスタとなる部分におけるＳｉＮ膜１０３を除去する。
【０１１７】
次に、レジストパターン１２７を除去した後、図３０に示すように、全面に多結晶または単結晶シリコン薄膜１０５を形成する。この多結晶または単結晶シリコン薄膜１０５は、第１の実施形態と同様な方法により形成する。すなわち、基板全面に非晶質シリコン薄膜を形成した後、この非晶質シリコン薄膜に集光した高圧水銀ランプ光または高圧キセノン−水銀ランプ光を照射してＳｉＯ2 膜１０４あるいはＳｉＮ膜１０３およびＳｉＯ2 膜１０４の段差をシードとしてグラフォエピタキシャル成長させることにより結晶化し、多結晶または単結晶シリコン薄膜１０５を形成する。この多結晶または単結晶リコン薄膜１０５の膜厚は例えば４０〜６０ｎｍとする。
【０１１８】
次に、図３１に示すように、フォトリソグラフィーによりレジストパターン１２８を形成して画素部のフォトセンサーおよび転送トランジスタの部分ならびに周辺回路のｎチャンネルＴＦＴの部分の表面を除いた表面を覆い、このレジストパターン１２８をマスクとして多結晶または単結晶リコン薄膜１０５にｐ型不純物として例えばホウ素（Ｂ）をイオン注入することによりｐ型化する。
【０１１９】
次に、レジストパターン１２８を除去した後、図３２に示すように、再びフォトリソグラフィーによりレジストパターン１２９を形成して周辺回路部のｐチャンネルＴＦＴの部分の表面を除いた表面を覆い、このレジストパターン１２９をマスクとして多結晶または単結晶リコン薄膜１０５にｎ型不純物として例えばリン（Ｐ）をイオン注入することによりｎ型化する。
【０１２０】
次に、図３３に示すように、フォトリソグラフィーにより所定形状のレジストパターン１３０を形成した後、このレジストパターン１３０をマスクとして画素部の転送トランジスタおよび周辺回路部のｎチャンネルＴＦＴの部分のｐ型の多結晶または単結晶シリコン薄膜１０５にｎ型不純物、例えばリン（Ｐ）をイオン注入することにより、ソース領域またはドレイン領域となるｐ型領域１１０、１１１、１２１、１２２を形成する。
【０１２１】
次に、レジストパターン１３０を除去した後、図３４に示すように、再びフォトリソグラフィーにより所定形状のレジストパターン１３１を形成した後、このレジストパターン１３１をマスクとして周辺回路部のｐチャンネルＴＦＴの部分のｎ型の多結晶または単結晶シリコン薄膜１０５にｐ型不純物、例えばホウ素（Ｐ）をイオン注入することにより、ソース領域またはドレイン領域となるｎ型領域１１５、１１６を形成する。
【０１２２】
次に、図３５に示すように、全面にＳｉＯ2 膜１０６およびＳｉＮ膜１０７を順次形成する。次に、例えばＲＴＡやＥＬＡなどにより、多結晶または単結晶シリコン薄膜１０５に導入された不純物の活性化を行う。次に、ＳｉＮ膜１０７上にフォトリソグラフィーにより所定形状のレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとしてＳｉＮ膜１０７およびＳｉＯ2 膜１０６を順次エッチングすることにより開口１１７、１１８、１２３、１２４を形成する。
【０１２３】
次に、レジストパターンを除去した後、例えばスパッタリング法や真空蒸着法などにより全面に例えば厚さ０．５〜１．２μｍのＡｌ膜を形成し、このＡｌ膜上にフォトリソグラフィーにより所定形状のレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとしてＡｌ膜をエッチングし、フォトゲート電極１０８、転送ゲート電極１０９、電極１１９、１２０、１２５、１２６を形成するとともに、データラインおよびゲートラインを形成する。次に、ｐ型領域１１５、１１６およびｎ型領域１２１、１２２と電極１１９、１２０、１２５、１２６とのコンタクト部のオーミック性を良好にするために、例えば、窒素ガス、水素ガスまたは水素ガス混合の窒素ガス（フォーミングガス）中において３５０〜４２０℃の温度で３０〜６０分の熱処理（シンター処理）を行う。
【０１２４】
次に、例えばプラズマＣＶＤ法などにより基板全面にオーバーコート膜としてＳｉＯ2 膜、ＳｉＮ膜などを適当な厚さに形成する。次に、このオーバーコート膜の所定部分をエッチング除去して電極取り出し部分の窓開けを行う。ここで、オーバコート膜として特に、Ｓｉ−Ｈ基を多く含むＳｉＮ膜をプラズマＣＶＤ法などにより２００〜３００℃の温度で４００〜７００ｎｍ程度の厚さに形成し、窒素ガスなどの不活性ガス中において３５０〜４２０℃で２０分以上の熱処理を行ってＳｉ−Ｈ基を分解させると、それにより発生する水素による多結晶または単結晶シリコン薄膜１０５中のダングリングボンドの終端処理効果を得ることができ、この多結晶または単結晶シリコン薄膜１０５を用いて形成されたフォトダイオード７１やｐチャンネルＴＦＴおよびｎチャンネルＴＦＴの電気的特性の顕著な改善を図ることができる。
以上により、目的とする透過型ＣＣＤイメージセンサー装置が製造される。
【０１２５】
以上のように、この第２の実施形態によれば、ＳｉＮ膜１０３およびＳｉＯ2 膜１０４あるいはＳｉＯ2 膜１０４による段差が形成されたガラス基板１０１の主面上に非晶質シリコン薄膜を形成し、この非晶質シリコン薄膜に高圧水銀ランプ光または高圧キセノン−水銀ランプ光を集光して照射し、アニールを行うことにより、上記の段差をシードとして多結晶または単結晶シリコン薄膜１０５をグラフォエピタキシャル成長させ、この多結晶または単結晶シリコン薄膜１０５を用いて画素部のフォトセンサー、すなわちフォトダイオード７３ならびに周辺回路を構成するＣＭＯＳ回路のｐチャンネルＴＦＴおよびｎチャンネルＴＦＴを形成しているので、次のような種々の利点を得ることができる。すなわち、グラフォエピタキシャル成長により結晶性の良好な多結晶または単結晶シリコン薄膜１０５を得ることができるので、この多結晶または単結晶シリコン薄膜１０５の電子移動度が高い。また、触媒ＣＶＤ法により非晶質シリコン薄膜を成長させる際の成長圧力を十分に低く、具体的には例えば０．１３Ｐａ（１ｍＴｏｒｒ）前後に設定していることにより、最大酸素濃度が３×１０18atoms/cc以下と極めて低い非晶質シリコン薄膜を得ることができ、したがってこの低酸素濃度の非晶質シリコン薄膜を結晶化させることにより形成される多結晶または単結晶シリコン薄膜１０５も低酸素濃度となり、この意味でもこの多結晶または単結晶シリコン薄膜１０５の結晶性は良好となる。これによって、フォトダイオード７３および周辺回路部のＣＭＯＳトランジスタとも良好な特性を有することから、高性能の周辺回路一体型の透過型ＣＣＤイメージセンサー装置を実現することができる。特に、多結晶または単結晶シリコン薄膜１０５が単結晶シリコン薄膜の場合には、電子移動度として４００〜５５０ｃｍ2 ／Ｖ・ｓと単結晶シリコン基板並の大きな値を得ることが可能であるため、高速で高感度の透過型ＣＣＤイメージセンサー装置を実現することができる。
【０１２６】
また、この透過型ＣＣＤイメージセンサー装置の製造に必要なプロセス温度は５００〜６００℃程度以下と低温で済むため、安価な低融点のガラス基板などを用いることができ、製造コストの低減を図ることができる。
また、単結晶シリコン基板を用いた従来の固体撮像装置では、９００℃以上の高温プロセスにより発生する結晶欠陥を低減するために１０００℃以上の高温中でリンゲッタリングなどを行う必要があるが、この第２の実施形態によれば、適度なラジカル水素処理により多結晶または単結晶シリコン薄膜１０５のゲッタリング効果を得ることができるため、上述のような高温ゲッタリング処理は不要である。
【０１２７】
また、これに加えて、非晶質シリコン薄膜の成長に触媒ＣＶＤ法を用いていることにより、モノシランなどの反応ガスの反応効率が数１０％と高いため、省資源で環境への負荷が小さく、また、成長コストの低減を図ることができる。
【０１２８】
さらに、非晶質シリコン薄膜の成長温度が上述のように２００〜３００℃と低温で済むため、成長装置の加熱電源を小電力とすることができ、冷却機構も簡単になるため、成長装置が安価になる。
【０１２９】
以上、この発明の実施形態について説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【０１３０】
すなわち、上述の実施形態において用いた数値、構造、形状、プロセス、反応ガス、基板材料などはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、構造、形状、プロセス、反応ガス、基板材料などを用いることも可能である。また、上述の実施形態において用いた触媒ＣＶＤ装置も単なる一例に過ぎず、必要に応じて、これと異なる構成の触媒ＣＶＤ装置を用いることも可能であり、さらには、触媒体もＷ以外のものを用いることも可能である。
【０１３１】
また、耐圧の向上を図る観点からは、上述の第１の実施形態における多結晶または単結晶シリコンＴＦＴの代わりに、ドレイン領域に低不純物濃度部を設けてドレイン領域近傍の電界を緩和するＬＤＤ（Lightly Doped Drain)構造の多結晶または単結晶シリコンＴＦＴを用いてもよい。
【０１３２】
また、第２の実施形態において、非晶質シリコン薄膜を結晶化させるための高圧水銀ランプ光の照射による加熱は、図３５に示す工程で行う注入不純物の活性化のための熱処理と兼用するようにしてもよい。また、受光部のフォトセンサー部分のＳｉＮ膜１０３を除去したが、必ずしも除去しなくてもよい。
【０１３３】
さらに、第２の実施形態において、遮光材となるＡｌ膜により、アクティブ方式とする電極、すなわち増幅トランジスタ７５のゲートを兼用することができるように回路構成を行うことができる。例えば、転送トランジスタ７３のｎ型領域１１２に接続された配線１１２をＡｌ膜により形成し、この配線１１２のＡｌ膜を増幅トランジスタ７５のゲートとして用いるようにすればよい。
【０１３４】
また、上述の第１および第２の実施形態において、非晶質シリコン薄膜の成長時にｐ型不純物またはｎ型不純物をドーピングしてｐ型またはｎ型の非晶質シリコン薄膜を成長させ、これを結晶化するようにしてもよい。
【０１３５】
また、上述の第１および第２の実施形態において用いた各種の絶縁膜の代わりに、必要に応じて、例えば酸窒化シリコン（ＳｉＯＮ）膜、窒化アルミニウム（ＡｌＮ）膜、酸化アルミニウム（Ａｌ2 Ｏ3 ）膜、酸化タンタル（Ｔａ2 Ｏ5 ）膜などを用いてもよい。
【０１３６】
【発明の効果】
以上説明したように、この発明によれば、基板の段差を有する主面上に非晶質シリコン薄膜を形成し、この非晶質シリコン薄膜に少なくとも紫外域の波長の光を含むランプ光を照射して上記の段差をシードとしてグラフォエピタキシャル成長により結晶化することにより多結晶または単結晶のシリコン薄膜を形成し、これをパターン化することにより形成された複数の多結晶または単結晶のシリコン薄膜のそれぞれに薄膜トランジスタを形成しているので、これらの薄膜トランジスタの特性を極めて均一にすることができる。また、これらの薄膜トランジスタは同一の基板上にモノリシックに形成されることから、これらの薄膜トランジスタの個数が多くなっても、それらが基板上で占有する面積を非常に少なく抑えることができる。また、電気的絶縁性の高い基板を用いることにより、これらの薄膜トランジスタを高耐圧のものとすることができるとともに、薄膜トランジスタ相互間の電気的干渉が原理的に起こりにくい。
【０１３７】
さらに、非晶質シリコン薄膜を触媒ＣＶＤ法により成長させる場合に、少なくとも成長初期に成長雰囲気の全圧を１．３３×１０-3Ｐａ以上４Ｐａ以下に設定することにより、少なくとも成長初期に成長雰囲気中の酸素および水分の分圧を６．６５×１０-10 Ｐａ以上２×１０-6Ｐａ以下にすることができ、このため成長層への酸素の取り込み量を極めて少なくすることができる。そして、この非晶質シリコン薄膜の結晶化により得られる多結晶または単結晶のシリコン薄膜の最大酸素濃度は３×１０18原子／ｃｍ3 以下と比べて極めて低くなり、高品質の多結晶または単結晶のシリコン薄膜を得ることができ、この高品質の多結晶または単結晶のシリコン薄膜を用いて高性能の薄膜トランジスタを形成することができる。
【０１３８】
特に、上記の高品質の多結晶または単結晶のシリコン薄膜を用いて特性の良好な受光素子および周辺回路の薄膜トランジスタを形成することができることにより、低温プロセスで固体撮像装置を製造することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態による連続閾値ＴＦＴスイッチャーを示す平面図である。
【図２】図１のＩＩ−ＩＩ線に沿っての拡大断面図である。
【図３】この発明の第１の実施形態による連続閾値ＴＦＴスイッチャーの要部のレイアウトを示す平面図である。
【図４】この発明の第１の実施形態において用いる触媒ＣＶＤ装置の一例を示す略線図である。
【図５】この発明の第１の実施形態による連続閾値ＴＦＴスイッチャーの製造方法を説明するための断面図である。
【図６】この発明の第１の実施形態による連続閾値ＴＦＴスイッチャーの製造方法を説明するための断面図および平面図である。
【図７】この発明の第１の実施形態による連続閾値ＴＦＴスイッチャーの製造方法を説明するための断面図である。
【図８】この発明の第１の実施形態による連続閾値ＴＦＴスイッチャーの製造方法を説明するための断面図および平面図である。
【図９】この発明の第１の実施形態による連続閾値ＴＦＴスイッチャーの製造方法を説明するための断面図および平面図である。
【図１０】この発明の第１の実施形態による連続閾値ＴＦＴスイッチャーの製造方法を説明するための断面図および平面図である。
【図１１】この発明の第１の実施形態による連続閾値ＴＦＴスイッチャーの動作方法を説明するための略線図である。
【図１２】この発明の第１の実施形態において非晶質シリコン薄膜の結晶化に用いる集光型ランプ光照射装置を示す略線図である。
【図１３】図１２に示す集光型ランプ光照射装置の試料ホルダーを示す正面図および側面図である。
【図１４】高圧水銀ランプの出力分光分布を示す略線図である。
【図１５】高圧キセノン−水銀ランプの出力分光分布を示す略線図である。
【図１６】高圧水銀ランプ光の照射により結晶化を行った試料のラマン特性を示す略線図である。
【図１７】高圧水銀ランプ光の照射により結晶化を行った試料のラマン特性を示す略線図である。
【図１８】高圧水銀ランプ光の照射により結晶化を行った試料のラマン特性を示す略線図である。
【図１９】高圧水銀ランプ光の照射により結晶化を行った試料のラマン特性を示す略線図である。
【図２０】単結晶シリコン基板のラマン特性を示す略線図である。
【図２１】高圧水銀ランプ光の照射により結晶化を行った試料のラマン特性を示す略線図である。
【図２２】高圧水銀ランプ光の照射により結晶化を行った試料のラマン特性を示す略線図である。
【図２３】高圧水銀ランプ光の照射により結晶化を行った試料のラマン特性を示す略線図である。
【図２４】この発明の第２の実施形態による透過型ＣＣＤイメージセンサー装置を示す回路図である。
【図２５】この発明の第２の実施形態による透過型ＣＣＤイメージセンサー装置の要部を示す断面図である。
【図２６】この発明の第２の実施形態によるＣＣＤイメージセンサー装置の製造方法を説明するための断面図である。
【図２７】この発明の第２の実施形態によるＣＣＤイメージセンサー装置の製造方法を説明するための断面図である。
【図２８】この発明の第２の実施形態によるＣＣＤイメージセンサー装置の製造方法を説明するための断面図である。
【図２９】この発明の第２の実施形態によるＣＣＤイメージセンサー装置の製造方法を説明するための断面図である。
【図３０】この発明の第２の実施形態によるＣＣＤイメージセンサー装置の製造方法を説明するための断面図である。
【図３１】この発明の第２の実施形態によるＣＣＤイメージセンサー装置の製造方法を説明するための断面図である。
【図３２】この発明の第２の実施形態によるＣＣＤイメージセンサー装置の製造方法を説明するための断面図である。
【図３３】この発明の第２の実施形態によるＣＣＤイメージセンサー装置の製造方法を説明するための断面図である。
【図３４】この発明の第２の実施形態によるＣＣＤイメージセンサー装置の製造方法を説明するための断面図である。
【図３５】この発明の第２の実施形態によるＣＣＤイメージセンサー装置の製造方法を説明するための断面図である。
【符号の説明】
１・・・ガラス基板、２・・・溝、３・・・保護膜、４・・・多結晶または単結晶シリコン薄膜、５・・・ソース領域、６・・・ドレイン領域、７・・・ゲート絶縁膜、８・・・ゲート電極、Ｑ1 〜Ｑn ・・・単結晶シリコンＴＦＴ、１０１・・・ガラス基板、１０２、１０６・・・ＳｉＯ2 膜、１０３、１０７・・・ＳｉＮ膜、１０５・・・多結晶または単結晶シリコン薄膜、１０８・・・フォトゲート電極、１１３、１１４・・・ゲート電極
Claims (11)
- 基板の段差を有する主面上に非晶質シリコン薄膜を形成する工程と、
上記非晶質シリコン薄膜に少なくとも紫外域の波長の光を含むランプ光を照射して結晶化することにより多結晶または単結晶のシリコン薄膜を形成する工程と、
上記多結晶または単結晶のシリコン薄膜を所定形状にパターン化して、互いにほぼ平行に配列した短冊状の形状を有する複数の多結晶または単結晶のシリコン薄膜を形成する工程と、
上記複数の多結晶または単結晶のシリコン薄膜のそれぞれに、上記複数の多結晶または単結晶のシリコン薄膜の配列順序にしたがって閾値電圧が増加するように薄膜トランジスタを形成する工程とを有するスイッチング素子の製造方法。 - 上記複数の多結晶または単結晶のシリコン薄膜のそれぞれの一端部および他端部にそれぞれソース領域およびドレイン領域を形成し、これらのソース領域およびドレイン領域にそれぞれ第１の電極および第２の電極を接続する請求項１記載のスイッチング素子の製造方法。
- 上記ランプ光は高圧水銀ランプ光または高圧キセノン−水銀ランプ光である請求項１記載のスイッチング素子の製造方法。
- 上記ランプ光を集光して上記非晶質シリコン薄膜に照射する請求項１記載のスイッチング素子の製造方法。
- 上記非晶質シリコン薄膜をプラズマＣＶＤ法により形成する請求項１記載のスイッチング素子の製造方法。
- 上記非晶質シリコン薄膜を触媒ＣＶＤ法により形成する請求項１記載のスイッチング素子の製造方法。
- 少なくとも成長初期に成長雰囲気の全圧を１．３３×１０ -3 Ｐａ以上４Ｐａ以下に設定して上記非晶質シリコン薄膜を成長させる請求項６記載のスイッチング素子の製造方法。
- 少なくとも成長初期に成長雰囲気における酸素および水分の分圧を６．６５×１０ -10 Ｐａ以上２×１０ -6 Ｐａ以下に設定して上記非晶質シリコン薄膜を成長させる請求項６記載のスイッチング素子の製造方法。
- 上記基板は電気的絶縁性を有する請求項１記載のスイッチング素子の製造方法。
- 基板の段差を有する主面上に非晶質シリコン薄膜を形成する工程と、
上記非晶質シリコン薄膜に少なくとも紫外域の波長の光を含むランプ光を照射して結晶化することにより多結晶または単結晶のシリコン薄膜を形成する工程と、
上記多結晶または単結晶のシリコン薄膜を所定形状にパターン化して、互いにほぼ平行に配列した短冊状の形状を有する複数の多結晶または単結晶のシリコン薄膜を形成する工程と、
上記複数の多結晶または単結晶のシリコン薄膜のそれぞれに、上記複数の多結晶または単結晶のシリコン薄膜の配列順序にしたがって閾値電圧が増加するように薄膜トランジスタを形成する工程とを有する半導体装置の製造方法。 - 基板の段差を有する主面上に非晶質シリコン薄膜を形成する工程と、
上記非晶質シリコン薄膜に少なくとも紫外域の波長の光を含むランプ光を照射して結晶化することにより多結晶または単結晶のシリコン薄膜を形成する工程と、
上記多結晶または単結晶のシリコン薄膜を所定形状にパターン化して、互いにほぼ平行に配列した短冊状の形状を有する複数の多結晶または単結晶のシリコン薄膜を形成する工程と、
上記複数の多結晶または単結晶のシリコン薄膜のそれぞれに、上記複数の多結晶または単結晶のシリコン薄膜の配列順序にしたがって閾値電圧が増加するように薄膜トランジスタを形成する工程とを有する電気光学装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001178795A JP4802400B2 (ja) | 2001-06-13 | 2001-06-13 | スイッチング素子の製造方法、半導体装置の製造方法および電気光学装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001178795A JP4802400B2 (ja) | 2001-06-13 | 2001-06-13 | スイッチング素子の製造方法、半導体装置の製造方法および電気光学装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002373898A JP2002373898A (ja) | 2002-12-26 |
| JP2002373898A5 JP2002373898A5 (ja) | 2008-04-10 |
| JP4802400B2 true JP4802400B2 (ja) | 2011-10-26 |
Family
ID=19019439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001178795A Expired - Fee Related JP4802400B2 (ja) | 2001-06-13 | 2001-06-13 | スイッチング素子の製造方法、半導体装置の製造方法および電気光学装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4802400B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100707026B1 (ko) * | 2003-11-26 | 2007-04-11 | 비오이 하이디스 테크놀로지 주식회사 | 비정질실리콘막의 결정화 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07254693A (ja) * | 1994-03-15 | 1995-10-03 | Semiconductor Energy Lab Co Ltd | 固体撮像装置及びその製造方法 |
| JP3476320B2 (ja) * | 1996-02-23 | 2003-12-10 | 株式会社半導体エネルギー研究所 | 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法 |
| JP3125989B2 (ja) * | 1997-08-08 | 2001-01-22 | 株式会社半導体エネルギー研究所 | 絶縁ゲート型電界効果半導体装置の作製方法 |
| JP2000331942A (ja) * | 1999-05-20 | 2000-11-30 | Matsushita Electric Ind Co Ltd | 半導体薄膜の製造方法と製造装置、及び半導体装置 |
| JP3777873B2 (ja) * | 1999-05-21 | 2006-05-24 | セイコーエプソン株式会社 | 薄膜トランジスタ、アクティブマトリクス基板、電気光学装置及び電子機器 |
-
2001
- 2001-06-13 JP JP2001178795A patent/JP4802400B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002373898A (ja) | 2002-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5197211B2 (ja) | 薄膜トランジスタ、その製造方法、及びこれを具備した有機電界発光表示装置 | |
| JP4291539B2 (ja) | 半導体装置およびその製造方法 | |
| US20030022467A1 (en) | Semiconductor device for fabricating the same | |
| JP3389022B2 (ja) | 半導体装置 | |
| TW201209890A (en) | Method of forming polycrystalline silicon layer, method of manufacturing thin film transistor including the method, thin-film transistor manufactured by using the method of manufacturing thin-film transistor | |
| JP2917392B2 (ja) | 半導体装置の製造方法 | |
| JP4802400B2 (ja) | スイッチング素子の製造方法、半導体装置の製造方法および電気光学装置の製造方法 | |
| JP3981532B2 (ja) | 半導体装置の製造方法 | |
| JP2917388B2 (ja) | 半導体装置の製造方法 | |
| JP3927756B2 (ja) | 半導体装置の製造方法 | |
| JP4106204B2 (ja) | 半導体装置の製造方法 | |
| JP3107345B2 (ja) | 半導体装置の製造方法 | |
| JPH08339960A (ja) | 半導体装置の作製方法 | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3392325B2 (ja) | 液晶表示装置 | |
| JP2707654B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2874271B2 (ja) | 半導体装置の製造方法 | |
| JP3244518B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP3460962B2 (ja) | 半導体装置の製造方法 | |
| KR100317636B1 (ko) | 박막트랜지스터의 반도체층 및 그 제조방법 | |
| JP3467571B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3547353B2 (ja) | 半導体装置の製造方法 | |
| JPH0582552A (ja) | 薄膜トランジスタの製造方法 | |
| JP2002208565A (ja) | 半導体装置、その製造方法および液晶表示装置 | |
| JP3227392B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041224 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080226 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110627 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110725 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |