JP2002373898A

JP2002373898A - スイッチング素子およびその製造方法ならびに半導体装置およびその製造方法ならびに電気光学装置およびその製造方法ならびに固体撮像装置およびその製造方法

Info

Publication number: JP2002373898A
Application number: JP2001178795A
Authority: JP
Inventors: Norihiro Kusumoto; 典▲ひろ▼ 久須本; Hisayoshi Yamoto; 久良矢元; Hideo Yamanaka; 英雄山中
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-06-13
Filing date: 2001-06-13
Publication date: 2002-12-26
Anticipated expiration: 2021-06-13
Also published as: JP4802400B2

Abstract

(57)【要約】【課題】トランジスタ間のスイッチング特性のばらつ
きが非常に少なく、回路基板上に配置したときにその占
有面積を極めて小さくすることができ、電気絶縁性の高
い基板を用いることにより高耐圧でしかもトランジスタ
間の電気的干渉が非常に起こりにくいスイッチング素子
を実現する。【解決手段】段差を設けたガラス基板１上に非晶質シ
リコン薄膜を形成し、高圧水銀ランプ光を照射して段差
をシードとするグラフォエピタキシャル成長を起こさせ
て多結晶または単結晶シリコン薄膜４を形成し、これを
用いて多結晶または単結晶シリコンＴＦＴＱ₁〜Ｑ_nを
形成する。これらのＴＦＴＱ₁〜Ｑ_nの閾値電圧は順次
高くなるように設定し、共通のゲート電極８に鋸歯状波
形のゲート電圧を印加してこれらのＴＦＴを順次スイッ
チングする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、スイッチング素
子およびその製造方法ならびに半導体装置およびその製
造方法ならびに電気光学装置およびその製造方法ならび
に固体撮像装置およびその製造方法に関し、例えば、液
晶ディスプレイや電荷結合素子（ＣＣＤ）に適用して好
適なものである。

【０００２】

【従来の技術】従来の液晶ディスプレイ（ＬＣＤ）にお
ける水平および垂直の駆動回路においては、各走査線
（スキャンライン）毎にパワーＭＯＳトランジスタなど
のスイッチング素子を配置し、これらのスイッチング素
子を順次オンすることにより駆動を行っている。

【０００３】

【発明が解決しようとする課題】上述のパワーＭＯＳト
ランジスタなどのスイッチング素子は、走査線間でスイ
ッチング特性のばらつきが少ないことや高耐圧であるこ
となどが要求されるが、これらの要求を満たすことはコ
ストなどの点で必ずしも容易でなかった。また、各走査
線毎にスイッチング素子を配置しているため、走査線の
数が多くなると、スイッチング素子が基板回路上の多く
の面積を占有するようになり、これが大画面化の障害に
なっていた。

【０００４】したがって、この発明が解決しようとする
課題は、トランジスタ間のスイッチング特性のばらつき
が非常に少なく、回路基板上に配置したときにその占有
面積を極めて小さくすることができ、電気的絶縁性の高
い基板を用いることにより高耐圧でしかもトランジスタ
間の電気的干渉が非常に起こりにくいスイッチング素
子、このスイッチング素子あるいはこれと同様な構成の
素子を有する半導体装置および液晶ディスプレイなどの
電気光学装置ならびにそれらの製造方法を提供すること
にある。

【０００５】一方、従来の固体撮像装置は単結晶シリコ
ン基板を用いたものであり、その製造には９００℃以上
の高温プロセスが不可欠である。このため、低温プロセ
スによる固体撮像装置の実現が望まれていた。したがっ
て、この発明が解決しようとする他の課題は、低温プロ
セスでガラス基板などの絶縁性基板上に形成された多結
晶または単結晶のシリコン薄膜を用いた固体撮像装置お
よびその製造方法を提供することにある。

【０００６】

【課題を解決するための手段】本発明者は、従来技術が
有する上述の課題を解決すべく、鋭意検討を行った。以
下にその概要を説明する。

【０００７】すなわち、本発明者は、従来のように走査
線毎に個別素子としてのスイッチング素子を設けるので
はなく、一つの基板上にシリコン薄膜を形成し、このシ
リコン薄膜をパターン化して複数のシリコン薄膜を形成
し、これらのシリコン薄膜を用いて例えば走査線の本数
に相当する個数の薄膜トランジスタ（ＴＦＴ）をモノリ
シックに形成し、これを集積スイッチング素子として用
いることを考えた。このようにすれば、ＴＦＴからなる
スイッチング素子間のスイッチング特性のばらつきを非
常に少なくすることができるとともに、スイッチング素
子が基板回路上に占める面積を大幅に減少させることが
できる。また、電気的絶縁性の高い基板（ガラス基板や
石英基板など）を用いることにより、各シリコン薄膜が
島状になって互いに独立していることと相まって、各Ｔ
ＦＴの高耐圧化を図ることができるとともに、ＴＦＴ間
の電気的干渉が原理的に起こりにくくなる。

【０００８】ところで、シリコン薄膜の結晶性の改善方
法、具体的には、例えば非晶質シリコン薄膜を溶融再結
晶化などにより多結晶または単結晶のシリコン薄膜とす
る方法としてエキシマーレーザーアニール（ＥＬＡ）が
従来より多く用いられているが、この方法には、得られ
るシリコン薄膜の膜質の安定性が悪いという欠点があ
る。

【０００９】本発明者は、この欠点を解消するため、使
用光源および結晶化法の両面から鋭意検討を行った。そ
の結果、シリコン薄膜の結晶性の改善を良好な膜質の安
定性を得つつ達成するためには、エキシマーレーザー光
に代えて、高圧水銀ランプ光や高圧キセノン−水銀ラン
プ光などに代表される、少なくともシリコンの光吸収係
数が非常に大きい紫外域の波長の光を含むランプ光、取
り分けこのランプ光を集光した光を用いることが有効で
あることを見い出した。また、単にこのようなランプ光
を用いるだけではなく、シリコン薄膜を形成する下地基
板として主面に段差を設けたものを用い、その上に非晶
質シリコン薄膜を形成し、この非晶質シリコン薄膜に上
記のランプ光を照射して加熱または溶融して再結晶化を
行い、上記段差をシードとしてシリコン薄膜をグラフォ
エピタキシャル成長させることが有効であることを見い
出した。これによれば、電気的絶縁性が高い基板上に良
好な結晶性の多結晶または単結晶のシリコン薄膜を良好
な膜質安定性で形成することができる。そして、このよ
うな結晶性が良好な多結晶または単結晶のシリコン薄膜
を用いて上述のスイッチング素子としてのＴＦＴを形成
すれば、従来のパワーＭＯＳトランジスタに匹敵する性
能を有するスイッチング素子を実現することが可能であ
る。

【００１０】一方、低温で非晶質シリコン薄膜を形成す
る方法としてはプラズマＣＶＤ法が一般的であるが、こ
の方法により得られる非晶質シリコン薄膜中には多量の
水素が含まれるほか、プラズマによる損傷が生じること
から、これらが非晶質シリコン薄膜の結晶化などに悪影
響を与えることが問題となる場合もあり得る。このよう
な問題のない非晶質シリコン薄膜の形成方法として触媒
ＣＶＤ法が知られており、近年注目されている（例え
ば、応用物理第６６巻第１０号（１９９７）ｐ．１０９
４）。ところが、本発明者が種々実験を行った結果によ
れば、従来の触媒ＣＶＤ法を用いて低温でシリコン薄膜
を成長させた場合には、従来のＣＶＤ法により成長させ
た場合に比べて成長層に酸素が取り込まれやすく、得ら
れるシリコン薄膜中の酸素濃度が数原子％（at％）を超
えることがあり、これは原子濃度に換算すると少なくと
も５×１０²⁰原子／ｃｍ³（atoms/cc) 以上となる。シ
リコン中の酸素の固溶限界は２．５×１０¹⁸atoms/ccで
あるから（例えば、半導体ハンドブック、第２版、pp.1
28-129、柳井久義監修、オーム社、昭和５２年）、この
酸素濃度は、シリコン中の酸素の固溶限界２．５×１０
¹⁸atoms/ccをはるかに超える値である。このように固溶
限界以上の酸素がシリコン中に含有されると、酸素は酸
化シリコンを形成して析出するので、シリコン結晶粒の
外周に酸化物薄膜が形成されたり、さらに酸素が増加す
ると酸化物粒が形成されたりするため、この非晶質シリ
コン薄膜の結晶化によって高品質の多結晶または単結晶
のシリコン薄膜を得ることは困難である。

【００１１】そこで、本発明者は、酸素濃度が低いシリ
コン薄膜を形成すべく、触媒ＣＶＤ法によりシリコン薄
膜を成長させるときの条件の探索を行った。

【００１２】すなわち、触媒ＣＶＤ法を用い、低温（例
えば、１００〜６００℃）で、プロセス条件を種々に変
えてシリコン薄膜を成長させ、その評価を行う実験を繰
り返し行った結果、触媒ＣＶＤ法を用いて低酸素濃度の
シリコン薄膜を成長させるには、従来のＣＶＤ法と比べ
て、気相の成長雰囲気の圧力や成長雰囲気中の酸素、水
分の分圧などの条件が全く異なることを見い出した。具
体的には、少なくとも成長初期に成長雰囲気の全圧を従
来の触媒ＣＶＤ法よりもずっと低圧で、具体的には１．
３３×１０^-3Ｐａ以上４Ｐａ（０．０１ｍＴｏｒｒ以上
３０ｍＴｏｒｒ以下）に設定することにより、最大酸素
濃度が３×１０¹⁸atoms/cc（０．０００６at％）以下と
極めて低いシリコン薄膜を成長させることができること
がわかった。また、少なくとも成長初期に成長雰囲気に
おける酸素および水分の分圧を６．６５×１０^-10Ｐａ
以上２×１０^-6Ｐａ以下（０．００５×１０^-6ｍＴｏｒ
ｒ以上１５×１０^-6ｍＴｏｒｒ以下）に設定することに
よっても、同様に最大酸素濃度が３×１０¹⁸atoms/cc
（０．０００６at％）以下と極めて低いシリコン薄膜を
成長させることができることがわかった。この酸素およ
び水分の分圧は、反応ガス中に合計０．５ｐｐｍ程度の
酸素および水分が含有されていることから求めることが
できるものである。

【００１３】この発明は、本発明者による上記の検討に
基づいてさらに検討を重ねた結果、案出されたものであ
る。

【００１４】すなわち、上記課題を解決するために、こ
の発明の第１の発明は、基板の段差を有する主面上に形
成された非晶質シリコン薄膜に少なくとも紫外域の波長
の光を含むランプ光を照射して結晶化することにより形
成され、かつ、所定形状にパターン化された複数の多結
晶または単結晶のシリコン薄膜を有し、複数の多結晶ま
たは単結晶のシリコン薄膜のそれぞれに薄膜トランジス
タが形成されていることを特徴とするスイッチング素子
である。

【００１５】この発明の第２の発明は、基板の段差を有
する主面上に非晶質シリコン薄膜を形成する工程と、非
晶質シリコン薄膜に少なくとも紫外域の波長の光を含む
ランプ光を照射して結晶化することにより多結晶または
単結晶のシリコン薄膜を形成する工程と、多結晶または
単結晶のシリコン薄膜を所定形状にパターン化して複数
の多結晶または単結晶のシリコン薄膜を形成する工程
と、複数の多結晶または単結晶のシリコン薄膜のそれぞ
れに薄膜トランジスタを形成する工程とを有することを
特徴とするスイッチング素子の製造方法である。

【００１６】この発明の第３の発明は、基板の段差を有
する主面上に形成された非晶質シリコン薄膜に少なくと
も紫外域の波長の光を含むランプ光を照射して結晶化す
ることにより形成され、かつ、所定形状にパターン化さ
れた複数の多結晶または単結晶のシリコン薄膜を有し、
複数の多結晶または単結晶のシリコン薄膜のそれぞれに
薄膜トランジスタが形成されていることを特徴とする半
導体装置である。

【００１７】この発明の第４の発明は、基板の段差を有
する主面上に非晶質シリコン薄膜を形成する工程と、非
晶質シリコン薄膜に少なくとも紫外域の波長の光を含む
ランプ光を照射して結晶化することにより多結晶または
単結晶のシリコン薄膜を形成する工程と、多結晶または
単結晶のシリコン薄膜を所定形状にパターン化して複数
の多結晶または単結晶のシリコン薄膜を形成する工程
と、複数の多結晶または単結晶のシリコン薄膜のそれぞ
れに薄膜トランジスタを形成する工程とを有することを
特徴とする半導体装置の製造方法である。

【００１８】この発明の第５の発明は、基板の段差を有
する主面上に形成された非晶質シリコン薄膜に少なくと
も紫外域の波長の光を含むランプ光を照射して結晶化す
ることにより形成され、かつ、所定形状にパターン化さ
れた複数の多結晶または単結晶のシリコン薄膜を有し、
複数の多結晶または単結晶のシリコン薄膜のそれぞれに
薄膜トランジスタが形成されていることを特徴とする電
気光学装置である。

【００１９】この発明の第６の発明は、基板の段差を有
する主面上に非晶質シリコン薄膜を形成する工程と、非
晶質シリコン薄膜に少なくとも紫外域の波長の光を含む
ランプ光を照射して結晶化することにより多結晶または
単結晶のシリコン薄膜を形成する工程と、多結晶または
単結晶のシリコン薄膜を所定形状にパターン化して複数
の多結晶または単結晶のシリコン薄膜を形成する工程
と、複数の多結晶または単結晶のシリコン薄膜のそれぞ
れに薄膜トランジスタを形成する工程とを有することを
特徴とする電気光学装置の製造方法である。

【００２０】この発明の第７の発明は、基板の段差を有
する主面上に形成された非晶質シリコン薄膜に少なくと
も紫外域の波長の光を含むランプ光を照射して結晶化す
ることにより形成された多結晶または単結晶のシリコン
薄膜を有し、多結晶または単結晶のシリコン薄膜を用い
て受光素子および周辺回路の薄膜トランジスタが形成さ
れていることを特徴とする固体撮像装置である。

【００２１】この発明の第８の発明は、基板の段差を有
する主面上に非晶質シリコン薄膜を形成する工程と、非
晶質シリコン薄膜に少なくとも紫外域の波長の光を含む
ランプ光を照射して結晶化することにより多結晶または
単結晶のシリコン薄膜を形成する工程と、多結晶または
単結晶のシリコン薄膜を用いて受光素子および周辺回路
の薄膜トランジスタを形成する工程とを有することを特
徴とする固体撮像装置の製造方法である。

【００２２】この発明において、「単結晶のシリコン薄
膜」には、亜粒界を含むものも含まれるものとし、さら
には、結晶粒径が十分に大きく、少なくともチャンネル
領域については単結晶シリコンとほぼ同一視することが
できる多結晶シリコン薄膜も含まれるものとする。

【００２３】非晶質シリコン薄膜を形成する基板は必要
に応じて選ぶことができるが、好適には電気的絶縁性の
高い基板、具体的には、例えばホウケイ酸素ガラスなど
のガラス基板、石英ガラス基板、結晶化ガラスなどの耐
熱性ガラス基板などのほか、耐熱性有機基板などを用い
ることができ、基板材料の選択の自由度は高く、基板の
大型化も容易である。これらの基板は使用する基板温度
によって使い分けることができ、例えば、基板温度が〜
６００℃の低温の場合にはホウケイ酸ガラスなどのガラ
ス基板、基板温度が８００〜１０００℃の高温の場合に
は石英ガラス基板、結晶化ガラス基板などの耐熱性ガラ
ス基板を使用することができる。このため、て際、基板
の材料の選択の範囲が広いため、これらの基板上に形成
する段差部分の形状や寸法は、例えばこの段差部分に形
成する薄膜トランジスタの形状や個数などに応じて決定
される。

【００２４】複数の多結晶または単結晶のシリコン薄膜
に形成する複数の薄膜トランジスタを単一のゲート電極
により制御する場合には、これらの複数の多結晶または
単結晶のシリコン薄膜のそれぞれにゲート電極を共通に
して薄膜トランジスタを形成する。また、ゲート絶縁膜
については、典型的には、これらの複数の多結晶または
単結晶のシリコン薄膜上に同一のゲート絶縁膜を形成す
る。

【００２５】これらの複数の多結晶または単結晶のシリ
コン薄膜は、典型的には、互いにほぼ平行に配列した短
冊状の形状を有する（全体としては櫛歯状の形状を有す
る）複数の多結晶または単結晶のシリコン薄膜からな
る。また、典型的には、複数の多結晶または単結晶のシ
リコン薄膜のそれぞれの一端部および他端部にそれぞれ
ソース領域およびドレイン領域が形成され、これらのソ
ース領域およびドレイン領域にそれぞれ第１の電極およ
び第２の電極が接続される。

【００２６】これらの薄膜トランジスタは、典型的に
は、ゲート電極へのゲート電圧の印加によりそれらのチ
ャンネル領域に反転層が形成されてオンしたときに第１
の電極および第２の電極間が導通する。典型的には、複
数の多結晶または単結晶のシリコン薄膜のそれぞれに形
成された薄膜トランジスタの閾値電圧は、これらの複数
の多結晶または単結晶のシリコン薄膜の配列順序にした
がって徐々に増加するように設定される。この場合、例
えば、ゲート電極に鋸歯状波形のゲート電圧を印加する
ことにより、このゲート電圧が複数の薄膜トランジスタ
の閾値電圧に達した時点で順次オンするようにすること
ができる。

【００２７】また、少なくともチャンネル領域における
多結晶または単結晶のシリコン薄膜および受光素子を形
成する多結晶または単結晶シリコン薄膜の最大酸素濃度
は５×１０¹⁸原子／ｃｍ³以下にすることができ、好適
には３×１０¹⁸原子／ｃｍ³以下にすることができる。
このチャンネル領域を構成する多結晶または単結晶のシ
リコン薄膜および受光素子を形成する多結晶または単結
晶シリコン薄膜の厚さは必要に応じて選択することがで
きるものであるが、一般的には１０〜１００ｎｍ程度で
ある。典型的には、多結晶または単結晶のシリコン薄膜
は、厚さが１００ｎｍ以下、好適には５０ｎｍ以下であ
る。

【００２８】非晶質シリコン薄膜の成長温度は、典型的
には１００℃以上３００℃以下、好適には２００℃以上
３００℃以下とする。また、上記のような低い最大酸素
濃度を達成する観点から、非晶質シリコン薄膜は、少な
くとも成長初期に成長雰囲気の全圧を１．３３×１０^-3
Ｐａ以上４Ｐａ以下に設定して成長させる。あるいは、
非晶質シリコン薄膜は、少なくとも成長初期に成長雰囲
気における酸素および水分の分圧を６．６５×１０^-10
Ｐａ以上２×１０^-6Ｐａ以下に設定してグラフォエピタ
キシャル成長させる。

【００２９】この発明において、半導体装置における複
数の薄膜トランジスタは、典型的にはスイッチング素子
として用いられるが、これらの薄膜トランジスタの用途
は必ずしもスイッチング素子に限定されるものではな
く、必要に応じて他の用途に用いることができる。この
半導体装置には、薄膜半導体装置のほか、バルク基板に
トランジスタなどの素子を形成するとともに、このバル
ク基板上に薄膜トランジスタを形成するものも含まれ
る。

【００３０】電気光学装置は、例えば、液晶ディスプレ
イ（ＬＣＤ）、エレクトロルミネッセンス（ＥＬ）表示
装置、電界放出型表示装置（ＦＥＤ）、プラズマディス
プレイ（ＰＤ）、発光ポリマー表示装置（ＬＥＰＤ）、
発光ダイオード（ＬＥＤ）表示装置などであり、複数の
薄膜トランジスタは例えばその走査線のスイッチング素
子として用いられるが、これらの薄膜トランジスタの用
途は必ずしもスイッチング素子に限定されるものではな
く、必要に応じて他の用途に用いることができる。

【００３１】上述のように構成されたこの発明によれ
ば、基板の段差を有する主面上に非晶質シリコン薄膜を
形成し、この非晶質シリコン薄膜に少なくとも紫外域の
波長の光を含むランプ光を照射して結晶化することによ
り多結晶または単結晶のシリコン薄膜を形成しているの
で、非晶質シリコン薄膜への紫外域の波長の光を含むラ
ンプ光の照射によるアニールと段差をシードとするシリ
コン薄膜のグラフォエピタキシャル成長との総合的な効
果により、低温プロセスで結晶性の良好な多結晶または
単結晶のシリコン薄膜を良好な膜質安定性で形成するこ
とができる。

【００３２】そして、例えば、この多結晶または単結晶
のシリコン薄膜をパターン化することにより形成された
複数の多結晶または単結晶のシリコン薄膜のそれぞれに
薄膜トランジスタを形成することにより、言い換えれ
ば、単一の単結晶シリコン薄膜の近接した部分を用いて
複数の薄膜トランジスタを形成することにより、これら
の薄膜トランジスタの特性を極めて均一にすることがで
きる。また、これらの薄膜トランジスタは同一の基板上
にモノリシックに形成されることから、これらの薄膜ト
ランジスタの個数が多くなっても、それらが基板上で占
有する面積を非常に少なく抑えることができる。また、
電気的絶縁性の高い基板を用いることにより、これらの
薄膜トランジスタを高耐圧のものとすることができると
ともに、薄膜トランジスタ相互間の電気的干渉が原理的
に起こりにくい。

【００３３】さらに、非晶質シリコン薄膜を成長させる
場合に、少なくとも成長初期に成長雰囲気の全圧を１．
３３×１０^-3Ｐａ以上４Ｐａ以下に設定することによ
り、少なくとも成長初期に成長雰囲気中の酸素および水
分の分圧を６．６５×１０^-10Ｐａ以上２×１０^-6Ｐａ
以下にすることができ、このため成長層への酸素の取り
込み量を極めて少なくすることができ、これによって非
晶質シリコン薄膜の最大酸素濃度を５×１０¹⁸原子／ｃ
ｍ³以下と、従来の触媒ＣＶＤ法により低温で成長され
る非晶質シリコン薄膜に比べて極めて低くすることがで
きる。

【００３４】

【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。図１はこの発明の第１
の実施形態による連続閾値ＴＦＴスイッチャーの平面
図、図２は図１のＩＩ−ＩＩ線に沿っての拡大断面図で
ある。

【００３５】図１および図２に示すように、この第１の
実施形態による連続閾値ＴＦＴスイッチャーにおいて
は、例えば長方形状のガラス基板１上に長方形状の溝２
がそれらの長手方向が互いに平行になるように設けられ
ている。ガラス基板１としては、例えば、石英ガラス、
ホウケイ酸ガラス、アルミケイ酸ガラスなどからなるも
のを用いることができる。溝２は、多結晶または単結晶
のシリコン薄膜をグラフォエピタキシャル成長させる際
のシードとなる段差があるものであれば、基本的にはど
のような平面形状および断面形状であってもよいが、具
体的には、例えば深さ５０〜１５０ｎｍ、幅２〜１０μ
ｍである。また、溝２の断面形状については、例えば、
その底面と側面とのなす角が９０°ないしそれより少し
小さいものとする。

【００３６】ガラス基板１の全面に保護膜３が設けられ
ている。この保護膜３は、ガラス基板１からのアルカリ
イオン（ＮａイオンやＫイオンなど）のような可動イオ
ンによる汚染を防止するためのものである。この保護膜
３としては、例えば、厚さ３０〜１００ｎｍの窒化シリ
コン（ＳｉＮ）膜や、厚さ３０〜１００ｎｍのＳｉＮ膜
とその上の厚さ３０〜１５０ｎｍの酸化シリコン（Ｓｉ
Ｏ₂）膜との複合膜などを用いることができる。

【００３７】この保護膜３上に、溝２をその長手方向と
垂直方向にまたぐように、ｎ本（ｎ≦２）の細長い短冊
状の多結晶または単結晶シリコン薄膜４が、互いに平行
にかつ等間隔に設けられている。これらの多結晶または
単結晶シリコン薄膜４は、全体として櫛歯状の形状を有
する。この多結晶または単結晶シリコン薄膜４は、溝２
による段差をシードとしてグラフォエピタキシャル成長
され、その後にパターン化されたものである。この多結
晶または単結晶シリコン薄膜４の厚さは例えば４０〜５
０ｎｍ、幅は例えば１〜３μｍ、長さはトランジスタの
チャンネル長によっても異なるが、例えば５〜１０μｍ
である。また、この多結晶または単結晶シリコン薄膜４
の間隔は例えば１〜３μｍである。この多結晶または単
結晶シリコン薄膜４は、これを用いて形成するＴＦＴが
ｎチャンネルである場合にはｐ型、ｐチャンネルである
場合にはｎ型であり、不純物濃度はいずれも例えば１×
１０¹⁴〜１×１０¹⁷atoms/ccである。

【００３８】これらの多結晶または単結晶シリコン薄膜
４の一端部および他端部にはそれぞれソース領域５およ
びドレイン領域６が形成されている。これらのソース領
域５およびドレイン領域６は、多結晶または単結晶シリ
コン薄膜４に形成するＴＦＴがｎチャンネルである場合
にはｎ型、ｐチャンネルである場合にはｐ型である。

【００３９】これらの多結晶または単結晶シリコン薄膜
４を覆うように全面にゲート絶縁膜７が形成されてい
る。このゲート絶縁膜７としては、例えば、ＳｉＯ
₂膜、ＳｉＮ膜、ＳｉＯ₂膜とＳｉＮ膜との複合膜、ア
ルミナ（Ａｌ₂Ｏ₃）膜などを用いることができる。ま
た、溝２の上方の部分におけるゲート絶縁膜７上には、
全ての多結晶または単結晶シリコン薄膜４にまたがるよ
うにこの溝２の長手方向に延在してゲート電極８が設け
られている。このゲート電極８の一端部にはパッド部が
設けられている。このゲート電極８は、例えば、アルミ
ニウム（Ａｌ）、Ａｌ合金、銅（Ｃｕ）などからなる。
このゲート電極８と多結晶または単結晶シリコン薄膜４
に形成されたソース領域５およびドレイン領域６とによ
り多結晶または単結晶シリコンＴＦＴが形成されてい
る。この多結晶または単結晶シリコンＴＦＴの実効チャ
ンネル長は例えば１〜５μｍである。

【００４０】このようにして、ｎ個の多結晶または単結
晶シリコン薄膜４によりｎ個の多結晶または単結晶シリ
コンＴＦＴＱ₁〜Ｑ_nが形成されている。ここで、これ
らの多結晶または単結晶シリコンＴＦＴＱ₁〜Ｑ_nの閾
値電圧Ｖ_th1〜Ｖ_thnは、チャンネルドーピングの調節
により徐々に少しずつ大きくなっている。より具体的に
は、これらの多結晶または単結晶シリコンＴＦＴＱ₁〜
Ｑ_nの閾値電圧はそれぞれＶ_th1、Ｖ_th2＝Ｖ_th1＋
Δ、Ｖ_th3＝Ｖ_th1＋２Δ、Ｖ_th4＝Ｖ_th1＋３Δ、・
・・、Ｖ_thn-1＝Ｖ_th1＋（ｎ−２）Δ、Ｖ_thn＝Ｖ
_th1＋（ｎ−１）Δに設定されている。ただし、Δは正
の微小量である。

【００４１】各多結晶または単結晶シリコン薄膜４の両
端のソース領域５およびドレイン領域６の上方における
ゲート絶縁膜７には、開口９、１０が設けられている。
そして、これらの開口９、１０を通じて、ソース領域５
およびドレイン領域６にそれぞれプローブ電極Ｐ_i、Ｐ
_i´（ただし、ｉ＝１〜ｎ）が接続されている。これら
のプローブ電極Ｐ_i、Ｐ_i´の他端部にはパッド部が設
けられている。これらのプローブ電極Ｐ_i、Ｐ_i´は、
例えば、アルミニウム（Ａｌ）、Ａｌ合金、銅（Ｃｕ）
などからなる。

【００４２】図３に多結晶または単結晶シリコンＴＦＴ
Ｑ₁〜Ｑ_nの部分のパターン形状およびレイアウトの詳
細を示す。図示は省略するが、プローブ電極Ｐ₁〜
Ｐ_n、Ｐ₁´〜Ｐ_n´およびゲート電極８を覆うように
全面にパッシベーション膜が形成されている。このパッ
シベーション膜としては、例えば、ＳｉＯ₂膜、ＳｉＮ
膜、ＳｉＯ₂膜とＳｉＮ膜との複合膜などを用いること
ができる。このパッシベーション膜には、プローブ電極
Ｐ₁〜Ｐ_n、Ｐ₁´〜Ｐ_n´のパッド部およびゲート電
極８のパッド部の上の部分に開口が形成されており、こ
れらの開口を通じてプローブ電極Ｐ₁〜Ｐ_n、Ｐ ₁´〜
Ｐ_n´およびゲート電極８を外部配線と接続することが
できるようになっている。

【００４３】この連続閾値ＴＦＴスイッチャーを例えば
ＬＣＤの水平または垂直または水平／垂直走査用スイッ
チング素子として用いる場合には、短冊状の多結晶また
は単結晶シリコン薄膜４の数、したがって多結晶または
単結晶シリコンＴＦＴの数ｎはその走査線と同じ数に選
ばれる。そして、走査線と駆動回路との間にこの連続閾
値ＴＦＴスイッチャーが配置され、各走査線の一端がプ
ローブ電極Ｐ_iと接続され、駆動回路の端子がプローブ
電極Ｐ_i´と接続される。ゲート電極８には、駆動回路
と同期したゲート電圧が印加される。短冊状の多結晶ま
たは単結晶シリコン薄膜４の数、したがって多結晶また
は単結晶シリコンＴＦＴの数ｎの具体例を挙げると、Ｌ
ＣＤを走査線の数が１１２５本のＨＤＴＶ（High Defin
ition Television）対応とする場合、１１２５となる。

【００４４】次に、上述のように構成された連続閾値Ｔ
ＦＴスイッチャーの製造方法について説明する。まず、
この製造方法において非晶質シリコン薄膜の形成に使用
する触媒ＣＶＤ装置について説明する。図４は触媒ＣＶ
Ｄ装置の一例を示す。

【００４５】図４に示すように、この触媒ＣＶＤ装置に
おいては、成長チャンバー５１の側壁に真空排気管５２
を介してターボ分子ポンプ（ＴＭＰ）が接続されてお
り、このＴＭＰにより成長チャンバー５１内を例えば１
×１０^-6Ｐａ程度の圧力に真空排気することができるよ
うになっている。この成長チャンバー５１の底部にはガ
ス供給管５３が取り付けられており、このガス供給管５
３を通じて成長に使用する反応ガスを成長チャンバー５
１内に供給することができるようになっている。非晶質
シリコン薄膜を成長させる基板５４は、図示省略したロ
ードロックチャンバーを経由して、成長チャンバー５１
の内部の上部中央に設けられた試料ホルダー部５５に取
り付けられる。この試料ホルダー部５５は例えばＳｉＣ
でコーティングされたグラファイトサセプターからな
り、大気側からヒーター５６により加熱することができ
るようになっている。ガス供給管５３の先端のガス吹き
出しノズル５７と試料ホルダー部５５との間に触媒体５
８が設置されている。この触媒体５８としては、例えば
Ｗ線をコイル状に巻き、そのコイル状のＷ線を何度か往
復させて、基板５４の全体をカバーする面積を張るよう
に、かつ、その張る面が試料ホルダー５５の面と平行に
なるように形成したものが用いられる。この触媒体５８
は、直接通電することにより加熱されている。なお、触
媒体５８の形状は必ずしも線状に限るものではない。基
板５４の温度は、基板ホルダー部５５の基板５４の横に
取り付けられた熱電対５９により測定することができる
ようになっている。

【００４６】この製造方法においては、まず、図５Ａに
示すように、ガラス基板１の表面を例えば反応性イオン
エッチング（ＲＩＥ）法などのドライエッチング法によ
り選択的にエッチングして溝２を形成する。

【００４７】次に、図５Ｂに示すように、例えばプラズ
マＣＶＤ法などにより例えば２００〜３００℃の低温で
基板全面に例えば厚さが３０〜１００ｎｍのＳｉＮ膜を
形成し、あるいは厚さが３０〜１００ｎｍのＳｉＮ膜と
厚さが３０〜１５０ｎｍのＳｉＯ₂膜とを順次形成して
保護膜３を形成する。ここで、ＳｉＮ膜の形成時には例
えば水素をキャリアガスとし、モノシランまたはジクロ
ルシランにアンモニアを混合したものを原料ガスとして
用い、ＳｉＯ₂膜の形成時には例えば水素をキャリアガ
スとし、モノシランにヘリウム希釈酸素を混合したもの
を原料ガスとして用いる。次に、図５Ｃに示すように、
図４に示す触媒ＣＶＤ装置を用いて触媒ＣＶＤ法により
非晶質シリコン薄膜１１を成長させる。

【００４８】この触媒ＣＶＤ法による成長は次のような
手順で行う。すなわち、まず、保護膜３を形成したガラ
ス基板１を希釈フッ酸（１〜５％水溶液）などで洗浄し
てから、純水で洗浄し、その後乾燥を行う。

【００４９】次に、このガラス基板１を、図示省略した
ロードロックチャンバーを経由して図４に示す触媒ＣＶ
Ｄ装置の成長チャンバー５１内の試料ホルダー部５５の
サセプターに取り付ける。この試料ホルダー部５５のサ
セプターは、あらかじめヒーター５６により成長温度、
例えば２００〜３００℃に設定しておく。

【００５０】次に、成長チャンバー５１内をＴＭＰによ
り例えば（１〜２）×１０^-6Ｐａ程度まで減圧し、特に
成長チャンバー５１内に外部から持ち込まれた酸素およ
び水分を排気する。この排気に要する時間は例えば約５
分である。

【００５１】次に、成長チャンバー５１内にガス供給管
５３から水素を流し、その流量、圧力およびサセプター
温度を所定の値に制御する。成長チャンバー５１内圧力
は、１．３３×１０^-3Ｐａ〜４Ｐａ（０．０１ｍＴｏｒ
ｒ〜３０ｍＴｏｒｒ以下）に設定する。水素流量は３０
ｓｃｃｍ／ｍｉｎに設定する。

【００５２】次に、触媒体５８に通電して１８００℃に
加熱し、この温度に例えば１０分間保持する。なお、上
述のように成長チャンバー５１内に水素を流しておくの
は触媒体５８の加熱時の酸化を防止するためである。

【００５３】次に、成長チャンバー５１内にガス供給管
５３から水素に加えてモノシランを流し、所定の厚さ、
例えば厚さ約４０〜５０ｎｍのシリコン薄膜を成長させ
る。水素流量は例えば３０ｓｃｃｍ／ｍｉｎ、モノシラ
ン流量は例えば０．３〜２ｓｃｃｍ／ｍｉｎ（１００％
モノシランを使用）に設定する。このようにして、図５
Ｃに示すように、非晶質シリコン薄膜１１が成長する。

【００５４】成長終了後、成長チャンバー５１に流すモ
ノシラン流量をゼロにし、例えば約５分後に触媒体５８
への電力供給を遮断して、その温度を下げる。次に、成
長チャンバー５１に流す水素流量をゼロにして、（１〜
２）×１０^-6Ｐａ程度まで減圧し、特に成長チャンバー
５１内に導入したモノシランを排気する。この排気には
例えば約５分かかる。この後、非晶質シリコン薄膜１１
を成長させたガラス基板１を、図示省略したロードロッ
クチャンバーを経由して、成長チャンバー５１の外部に
取り出す。

【００５５】次に、このガラス基板１を後述の光照射装
置の処理室内に入れ、非晶質シリコン薄膜１１に高圧水
銀ランプ光または高圧キセノン−水銀ランプ光を集光し
て照射することにより加熱または溶融して再結晶化を行
い、図５Ｄに示すように、溝２による段差をシードとし
て多結晶または単結晶シリコン薄膜４をグラフォエピタ
キシャル成長させる。次に、このようにして得られた多
結晶または単結晶シリコン薄膜４に、形成するＴＦＴが
ｎチャンネルであるかｐチャンネルであるかに応じてｐ
型またはｎ型の不純物をイオン注入などにより導入し、
ｐ型化またはｎ型化する。

【００５６】次に、図６Ａおよび図６Ｂに示すように、
多結晶または単結晶シリコン薄膜４上にフォトリソグラ
フィーにより所定形状のレジストパターン（図示せず）
を形成した後、このレジストパターンをマスクとして多
結晶または単結晶シリコン薄膜４をＲＩＥ法などにより
エッチングして短冊形状にパターン化する。

【００５７】次に、図７Ａに示すように、例えばプラズ
マＣＶＤ法により基板全面にゲート絶縁膜５を形成す
る。次に、図７Ｂに示すように、ゲート絶縁膜５上にフ
ォトリソグラフィーにより所定形状のレジストパターン
１２を形成した後、これをマスクとして多結晶または単
結晶シリコン薄膜４に不純物のイオン注入を十分に高濃
度に行い、ソース領域５およびドレイン領域６を形成す
る。このイオン注入の不純物としては、形成するＴＦＴ
がｎチャンネルであるかｐチャンネルであるかに応じて
ｎ型またはｐ型の不純物を用いる。この後、レジストパ
ターン１２を除去する。

【００５８】次に、図８Ａおよび図８Ｂに示すように、
フォトリソグラフィーにより各多結晶または単結晶シリ
コン薄膜４のチャンネル領域に対応する部分が開口した
レジストパターン１３を形成した後、これをマスクとし
て、ソース領域５およびドレイン領域６の間の部分の多
結晶または単結晶シリコン薄膜４、すなわちチャンネル
領域にゲート絶縁膜７を介して閾値電圧制御用の不純物
のドーピング（チャンネルドーピング）を行う。この不
純物ドーピング量は、多結晶または単結晶シリコンＴＦ
ＴＱ₁〜Ｑ_nの閾値電圧がそれぞれＶ_th1、Ｖ_th2＝Ｖ
_th1＋Δ、Ｖ_th ₃＝Ｖ_th1＋２Δ、Ｖ_th4＝Ｖ_th1＋３
Δ、・・・、Ｖ_thn-1＝Ｖ_th1＋（ｎ−２）Δ、Ｖ_thn
＝Ｖ_th1＋（ｎ−１）Δに設定されるように、各多結晶
または単結晶シリコン薄膜４毎に少しずつ異なるドーズ
量に設定する。この各多結晶または単結晶シリコン薄膜
４への不純物ドーピングは、原理的には、レジストパタ
ーンを形成しては、これをマスクとして閾値電圧制御用
の不純物（リンやホウ素など）のイオン注入を行う工程
を繰り返し行うことにより可能であるが、ｎが大きい場
合には、好適には例えば集束イオンビーム（ＦＩＢ）装
置を用いて不純物のイオンビーム描画を行う。このイオ
ンビーム描画はマスクレスで行うことができることか
ら、レジストパターン１３の形成を省略することがで
き、製造プロセスの簡略化を図ることができる。

【００５９】次に、レジストパターン１３を除去した
後、例えばＲＴＡ（Rapid Thermal Annealing)やＥＬＡ
（Eximer Laser Annealing) などにより、各多結晶また
は単結晶シリコン薄膜４に導入された不純物の活性化を
行う。

【００６０】次に、図９Ａおよび図９Ｂに示すように、
フォトリソグラフィーにより所定形状のレジストパター
ン（図示せず）を形成した後、このレジストパターンを
マスクとしてゲート絶縁膜７をエッチング除去すること
によりソース領域５およびドレイン領域６上にそれぞれ
開口９、１０を形成する。

【００６１】次に、図１０Ａおよび図１０Ｂに示すよう
に、例えば真空蒸着法、スパッタリング法などにより基
板全面にアルミニウム、アルミニウム合金、銅などを形
成した後、この金属膜上にフォトリソグラフィーにより
所定形状のレジストパターンを形成し、このレジストパ
ターンをマスクとしてこの金属膜をエッチングすること
により、ゲート電極８およびプローブ電極Ｐ₁〜Ｐ_n、
Ｐ₁´〜Ｐ_n´を形成する。

【００６２】次に、ソース領域５およびドレイン領域６
とプローブ電極Ｐ₁〜Ｐ_n、Ｐ₁´〜Ｐ_n´とのコンタ
クト部のオーミック性を良好にするために、例えば、窒
素ガス、水素ガスまたは水素ガス混合の窒素ガス（フォ
ーミングガス）中において３５０〜４５０℃の温度の熱
処理を行う。

【００６３】次に、例えばプラズマＣＶＤ法などにより
基板全面にＳｉＯ₂膜、ＳｉＮ膜などを適当な厚さに形
成してパッシベーション膜を形成する。次に、このパッ
シベーション膜の所定部分をエッチング除去して、ゲー
ト電極８およびプローブ電極Ｐ₁〜Ｐ_n、Ｐ₁´〜Ｐ_n
´のパッド部を露出させる。ここで、パッシベーション
膜として特に、Ｓｉ−Ｈ基を多く含むＳｉＮ膜をプラズ
マＣＶＤ法などにより２００〜３００℃の温度で４００
〜７００ｎｍ程度の厚さに形成し、窒素ガスなどの不活
性ガス中において４００〜４３０℃で２０分以上の熱処
理を行ってＳｉ−Ｈ基を分解させると、それにより発生
する水素による多結晶または単結晶シリコン薄膜４中の
ダングリングボンドの終端処理効果を得ることができ、
多結晶または単結晶シリコンＴＦＴＱ₁〜Ｑ_nの電気的
特性の顕著な改善を図ることができる。以上により、目
的とする連続閾値ＴＦＴスイッチャーが製造される。

【００６４】次に、この連続閾値ＴＦＴスイッチャーの
動作方法について説明する。上述のように、この連続閾
値ＴＦＴスイッチャーを構成するｎ個の多結晶または単
結晶シリコンＴＦＴＱ₁〜Ｑ_nの閾値電圧はそれぞれＶ
_th1、Ｖ_th2＝Ｖ_th ₁＋Δ、Ｖ_th3＝Ｖ_th1＋２Δ、Ｖ
_th4＝Ｖ_th1＋３Δ、・・・、Ｖ_thn-1＝Ｖ _th1＋（ｎ
−２）Δ、Ｖ_thn＝Ｖ_th1＋（ｎ−１）Δに設定されて
いる。そこで、ゲート電極８に、図１１Ａに示すような
周期Ｔの鋸歯状波形のゲート電圧を印加する。すると、
ゲート電圧が０から徐々に上昇して時刻ｔ₁にＶ_th1に
達すると、まず単結晶シリコンＴＦＴＱ₁がオンしてプ
ローブ電極Ｐ₁、Ｐ₁´間が導通し、続いて時刻ｔ₂に
Ｖ_th2に達すると、単結晶シリコンＴＦＴＱ₂もオンし
てプローブ電極Ｐ₂、Ｐ₂´間が導通するというよう
に、図１１Ａに示す鋸歯状波形の一周期で多結晶または
単結晶シリコンＴＦＴＱ₁〜Ｑ_nが順次オンし、対応す
るプローブ電極Ｐ_i、Ｐ_i´間が順次導通状態となり、
各周期毎にこれが繰り返される。このように、ゲート電
極８に周期Ｔの鋸歯状波形のゲート電圧が印加されるこ
とによって、各多結晶または単結晶シリコンＴＦＴＱ_i
が周期Ｔ毎に順次スイッチングを行う。

【００６５】以上のように、この第１の実施形態によれ
ば、溝２が形成され、それにより段差が形成されたガラ
ス基板１の主面上に非晶質シリコン薄膜４を形成し、こ
の非晶質シリコン薄膜４に高圧水銀ランプ光または高圧
キセノン−水銀ランプ光を集光して照射し、アニールを
行うことにより、溝２による段差をシードとして多結晶
または単結晶シリコン薄膜４をグラフォエピタキシャル
成長させ、これをパターン化することにより形成される
ｎ個の短冊状の多結晶または単結晶シリコン薄膜４を用
いてｎ個の多結晶または単結晶シリコンＴＦＴＱ₁〜Ｑ
_nを形成し、これらの多結晶または単結晶シリコンＴＦ
ＴＱ₁〜Ｑ_nにより連続閾値ＴＦＴスイッチャーを形成
しているので、次のような種々の利点を得ることができ
る。すなわち、良好な結晶性の多結晶または単結晶シリ
コン薄膜４を良好な膜質均一性および膜質安定性で形成
することができる。そして、この一つの多結晶または単
結晶シリコン薄膜４の近接した部分を用いて多結晶また
は単結晶シリコンＴＦＴＱ ₁〜Ｑ_nを形成しているの
で、これらの多結晶または単結晶シリコンＴＦＴの特性
を極めて均一にすることができ、スイッチング特性のば
らつきを非常に少なくすることができる。また、特に、
多結晶または単結晶シリコン薄膜４が単結晶シリコン薄
膜の場合には、電子移動度として４００〜５５０ｃｍ²
／Ｖ・ｓと単結晶シリコン基板並の大きな値を得ること
が可能であるため、動作速度が極めて高い単結晶シリコ
ンＴＦＴを得ることができる。また、これらの多結晶ま
たは単結晶シリコンＴＦＴＱ₁〜Ｑ_nは同一のガラス基
板１上にモノリシックに形成されることから、これらの
多結晶または単結晶シリコンＴＦＴの個数ｎが多くなっ
ても、それらが基板上で占有する面積を非常に少なく抑
えることができ、したがってＬＣＤの大画面化を図るこ
とができる。また、ガラス基板１は電気的絶縁性が高い
ことにより、これらの多結晶または単結晶シリコンＴＦ
ＴＱ₁〜Ｑ_nを高耐圧にすることができるとともに、そ
れらの間の電気的干渉が原理的に起こりにくく、誤作動
が生じにくい。したがって、この連続閾値ＴＦＴスイッ
チャーを、例えばＬＣＤの垂直または水平または垂直／
水平の走査用スイッチング装置として用いることによ
り、走査線毎にスイッチング素子を配置していた従来の
ＬＣＤの問題を一挙に解決することができる。

【００６６】さらに、触媒ＣＶＤ法により非晶質シリコ
ン薄膜１１を成長させる際の成長圧力を十分に低く、具
体的には例えば０．１３Ｐａ（１ｍＴｏｒｒ）前後に設
定していることにより、最大酸素濃度が３×１０¹⁸atom
s/cc以下と極めて低い非晶質シリコン薄膜１１を得るこ
とができる。そして、この低酸素濃度の非晶質シリコン
薄膜１１を結晶化させることにより形成される低酸素濃
度の多結晶または単結晶シリコン薄膜４を用いて、高性
能の多結晶または単結晶シリコンＴＦＴＱ₁〜Ｑ_nを形
成することができる。

【００６７】また、高圧水銀ランプ光または高圧キセノ
ン−水銀ランプ光の照射により非晶質シリコン薄膜４の
結晶化を行っているので、ＥＬＡを用いて結晶化を行う
場合に比べて処理装置が安価で済み、これは連続閾値Ｔ
ＦＴスイッチャーの製造コストの低減につながる。

【００６８】また、これに加えて、非晶質シリコン薄膜
１１の成長に触媒ＣＶＤ法を用いていることにより、モ
ノシランなどの反応ガスの反応効率が数１０％と高いた
め、省資源で環境への負荷が小さく、また、成長コスト
の低減を図ることができる。

【００６９】さらに、成長温度が上述のように２００〜
３００℃と低温で済むため、成長装置の加熱電源を小電
力とすることができ、冷却機構も簡単になるため、非晶
質シリン薄膜の成長装置が安価になる。

【００７０】ここで、ランプ光を非晶質シリコン薄膜に
照射することにより結晶化を行った実験結果について説
明する。光照射に使用した集光型ランプ光照射装置を図
１２に示す。図１２に示すように、この集光型ランプ光
照射装置においては、容器３１の下部にランプ３２およ
び楕円ミラー３３が設けられている。ランプ３２から発
生する光３４は楕円ミラー３３により上方に集められ、
容器３１の上部に設けられた反射ミラー３５に入射す
る。この反射ミラー３５により反射された光３４は試料
ホルダー３６に保持された試料３７に集光される。試料
ホルダー３６は、図示省略した駆動機構により、試料３
７への光入射方向から見て上下左右に移動可能に構成さ
れており、これらの移動により試料３７の全面に光を照
射することができるようになっている。

【００７１】図１３Ａおよび図１３Ｂに示すように、試
料ホルダー３６は、例えばアルミニウム製の支持棒３８
に例えば同じくアルミニウム製のＬ字型の保持具３９を
取り付けたものである。保持具３９の水平板部３９ａの
上面には溝（図示せず）が形成されており、この溝に試
料３７の最下部を差し込むことにより試料３７を保持す
るようになっている。ここで、必要に応じて、試料３７
の裏面を保持具３９の垂直板部３９ｂに密着させること
ができるようになっている。この垂直板部３９ｂには多
数の微小な穴（図示せず）が設けられており、これらの
穴を通して試料３７の裏面に例えば窒素、アルゴンなど
のガスを吹き付けることにより試料３７を冷却すること
ができるようになっている。

【００７２】ランプ３２としては、例えば高圧水銀ラン
プまたは高圧キセノン−水銀ランプを使用する。図１４
および図１５にそれぞれ高圧水銀ランプおよび高圧キセ
ノン−水銀ランプの出力分光分布を示す。

【００７３】表１に、厚さ０．７ｍｍのアルミケイ酸ガ
ラス基板上に厚さ３００ｎｍの非晶質シリコン薄膜を形
成し、この非晶質シリコン薄膜に高圧水銀ランプ光を集
光して照射し、結晶化した結果を示す。ただし、ここで
は非晶質シリコン薄膜はプラズマＣＶＤ法により形成し
た。照射時間は５〜３０秒間とし、試料位置を種々に変
化させた。

【００７４】表１ −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− 試料番号照射時間試料位置多結晶化領域ガラス歪み −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− １１０秒焦点−29mm 8×15mm 有（微量）２１０秒焦点−20mm 16×25mm 有（著しい）３１０秒焦点−10mm 10×10mm 有（微量）４１０秒焦点± 0mm 8×10mm 有（微量）５１０秒焦点＋15mm 8×10mm 有（微量）６１０秒焦点＋23mm 9×11mm 有（微量）７２０秒焦点± 0mm 15×20mm 有（軽微）８３０秒焦点± 0mm 16×20mm 有（軽微）９５秒焦点± 0mm 無無 −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−

【００７５】その結果、非晶質シリコン薄膜は、１０秒
以上の高圧水銀ランプ光照射によって色とラマン特性と
が変化し、これにより多結晶シリコン薄膜に変化したこ
とが確認できた。図１６〜図１９にラマン特性の変化を
示す。ここで、図１６は試料１の未照射領域のラマン特
性、図１７は試料１の照射領域のラマン特性、図１８は
試料２の照射領域のラマン特性、図１９は試料３〜８の
照射領域のラマン特性を示す。参考のために、単結晶シ
リコン基板のラマン特性を図２０に示す。ガラス基板の
裏面は保持具３９の垂直板部３９ｂに密着させ、ガラス
基板の温度上昇を抑制しようと試みたが、１０秒間以上
照射したら、ガラス基板に明らかに歪みが発生した。上
記光照射実験の際に保持具３９の一部が溶融した。ま
た、時折、ガラス基板が割れることもあった。

【００７６】ガラス基板裏面のガス冷却による歪み発生
の抑制を試みた結果を表２、表３に示す。試料の作製は
表１のものと同様に行った。ここで、表２の試料１１〜
１４は、ガラス基板を保持具３９に密着させずに光照射
を行った。また、表３の試料１６〜１９は、ガラス基板
の裏面に空気を風速５ｍ／秒で吹き付けた。表２の試料
１２〜１４ではガラス基板に歪みが発生したが、光照射
時にガラス基板裏面に空気を風速５ｍ／秒で吹き付けた
表３の試料１６〜１９の場合、ガラス基板に歪みは発生
せず、ガラス基板が割れることも見られなかった。

【００７７】表２ −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− 試料番号照射時間試料位置多結晶化領域ガラス歪み −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− １１５秒焦点± 0mm 無無１２１０秒焦点± 0mm 8×12mm 有（微量）１３２０秒焦点± 0mm 20×15mm 有（軽微）１４３０秒焦点± 0mm 20×17mm 有（著しい） −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−

【００７８】表３ −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− 試料番号照射時間試料位置多結晶化領域ガラス歪み −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− １６２０秒焦点± 0mm 5×6mm 無１７４０秒焦点± 0mm 7×8mm 無１８５０秒焦点± 0mm 7×9mm 無１９６０秒焦点± 0mm 7×9mm 無 −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−

【００７９】図１９のラマン特性を図２０の単結晶シリ
コンのラマン特性と比較すると、特性の差異が明らかに
見られる。特に感度が低いことから、多結晶シリコンの
粒径が小さく、１μｍ以下であることが推定される。こ
れは、光照射強度が小さく、シリコン薄膜が溶融してい
ないこと、および、当然横方向結晶成長が起こっていな
いためである。

【００８０】表４に、厚さ０．７ｍｍのアルミケイ酸ガ
ラス基板上にプラズマＣＶＤ法により厚さ５０ｎｍの非
晶質シリコン薄膜を形成し、この非晶質シリコン薄膜に
高圧水銀ランプ光を集光して照射し、結晶化した結果を
示す。照射時間は１０〜４０秒間とした。

【００８１】表４ −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− 試料番号照射時間試料位置多結晶化領域ガラス歪み −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− ２１１０秒焦点± 0mm 無無２２１０秒焦点± 0mm 無無２３１０秒焦点± 0mm 無無２４２０秒焦点± 0mm 5×7mm 有（軽微）２５３０秒焦点± 0mm 12×20mm 有（軽微）２６４０秒焦点± 0mm 12×20mm 有（軽微） −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−

【００８２】その結果、非晶質シリコン薄膜は、２０秒
以上の照射によって色とラマン特性とが変化し、多結晶
シリコン薄膜に変化したことが確認できた。図２１〜図
２３にラマン特性の変化を示した。非晶質シリコン薄膜
が薄い場合、長い照射時間が必要であることがわかっ
た。

【００８３】ガラス基板裏面は、保持具３９の垂直板部
３９ａに密着させ、ガラス基板の温度上昇を抑制しよう
と試みたが、２０秒以上照射したら、ガラス基板に明ら
かに歪みが発生した。試料２５についてホール（Hall）
効果電子移動度を測定評価したところ、５〜６ｃｍ²／
Ｖ・ｓｅｃが得られた。

【００８４】厚さ０．７ｍｍのアルミケイ酸ガラス基板
上にプラズマＣＶＤ法により厚さ３００ｎｍの非晶質シ
リコン薄膜を形成し、これに高圧水銀ランプ光を集光し
て照射した。照射時間は１０〜４０秒間とした。ランプ
光はφ３ｍｍ×０．１ｍｍに集光し、強度を向上させ
た。この結果、ガラス基板に歪みを発生させることなく
非晶質シリコン薄膜の結晶化を行って、粒径が１μｍ以
上の結晶性が良好な多結晶シリコン薄膜を形成すること
ができた。

【００８５】次に、この発明の第２の実施形態について
説明する。図２４はこの発明の第２の実施形態による透
過型ＣＣＤイメージセンサー装置の回路構成を示す。こ
の透過型ＣＣＤイメージセンサー装置においては、光透
過性のガラス基板上に画素７０がマトリクス状に配列さ
れて構成されている。各画素７０は、フォトセンサーを
構成するフォトダイオード７１と、フォトダイオード７
１を制御するフォトゲート７２と、転送トランジスタ７
３と、リセットトランジスタ７４と、増幅トランジスタ
７５と、垂直選択トランジスタ７６とを有する。ここ
で、フォトダイオード７１は多結晶または単結晶シリコ
ン薄膜により形成され、転送トランジスタ７３、リセッ
トトランジスタ７４、増幅トランジスタ７５、垂直選択
トランジスタ７６および後述の水平選択トランジスタ８
３は多結晶または単結晶シリコンＴＦＴにより形成され
る。

【００８６】フォトゲート７２は、対向する二つの電
極、すなわちフォトゲート電極およびその下の多結晶ま
たは単結晶シリコン薄膜を有する容量素子により構成さ
れ、その一方（多結晶または単結晶シリコン薄膜側）が
フォトダイオード７１のカソードに接続され、他方（フ
ォトゲート電極側）が配線７７に接続されている。

【００８７】転送トランジスタ７３のソース領域および
ドレイン領域の一方はフォトダイオード７１のカソード
およびフォトゲート７２の一方の電極に接続され、ゲー
トは垂直読み出し線７８に接続されている。

【００８８】リセットトランジスタ７４のソース領域お
よびドレイン領域の一方は転送トランジスタ７３のソー
ス領域およびドレイン領域の他方に接続されている。ま
た、リセットトランジスタ７４のソース領域およびドレ
イン領域の他方は電源電圧Ｖ _DD供給線と接続され、ゲー
トはリセット線７９に接続されている。このリセットト
ランジスタ７４は、転送トランジスタ７３により転送さ
れてくる電荷を排出してリセットするためのものであ
る。

【００８９】増幅トランジスタ７５のソース領域および
ドレイン領域の一方は電源電圧Ｖ_DD供給線と接続され、
ゲートは転送トランジスタ７３のソース領域およびドレ
イン領域の他方ならびにリセットトランジスタ７４のソ
ース領域およびドレイン領域の一方に接続されている。
この増幅トランジスタ７５は、転送トランジスタ７３に
より転送される電荷を増幅して信号とするためのもので
ある。

【００９０】垂直選択トランジスタ７６のソース領域お
よびドレイン領域の一方は増幅トランジスタ７５のソー
ス領域およびドレイン領域の他方と接続されている。垂
直選択トランジスタ７６のソース領域およびドレイン領
域の他方は垂直信号線８０に接続され、ゲートは垂直選
択線８１に接続されている。この垂直選択トランジスタ
７６は、増幅トランジスタ７５により生成される信号を
垂直信号線８０に送るためのものである。

【００９１】垂直読み出し線７８は垂直走査回路８２に
接続され、この垂直走査回路８２から駆動パルスφＴＸ
（φＴＸ₁、・・・、φＴＸ_m、・・・）が供給される
ようになっている。例えば、ｍ行の垂直読み出し線７８
には垂直走査回路８２から駆動パルスφＴＸ_mが供給さ
れる。

【００９２】垂直選択線８１は同様に垂直走査回路８２
に接続され、この垂直走査回路８２から駆動パルスφＶ
Ｓ（φＶＳ₁、・・・、φＶＳ_m、・・・）が供給され
るようになっている。例えば、ｍ行の垂直選択線７１に
は垂直走査回路８２から駆動パルスφＶＳ_mが供給され
る。

【００９３】リセット線７９は同様に垂直走査回路８２
に接続され、この垂直走査回路８２から駆動パルスφＲ
ＳＴ（φＲＳＴ₁、・・・、φＲＳＴ_m、・・・）が供
給されるようになっている。例えば、ｍ行のリセット線
７９には垂直走査回路８２から駆動パルスφＲＳＴ_mが
供給される。

【００９４】フォトゲート７２に接続された配線７７は
同様に垂直走査回路８２に接続され、駆動パルスφＰＧ
（φＰＧ₁、・・・、φＰＧ_m、・・・）が供給される
ようになっている。例えば、ｍ行の配線７７には垂直走
査回路８２から駆動パルスφＰＧ_mが供給される。

【００９５】垂直信号線８０は、水平選択トランジスタ
８３を介して水平信号線８４に接続されている。水平選
択トランジスタ８３のゲートは水平走査回路８５に接続
され、駆動パルスφＨ（φＨ₁、・・・、φＨ_n、・・
・）が供給されるようになっている。例えば、ｎ列の水
平選択トランジスタ８３のゲートには水平走査回路８５
から駆動パルスφＨ_nが供給される。

【００９６】水平信号線８４の一端には出力端子８６が
設けられ、この出力端子８６から信号が出力されるよう
になっている。

【００９７】この透過型ＣＣＤイメージセンサー装置の
駆動方法について、図２４におけるｍ行ｎ列の画素７０
の駆動を例にとり説明する。まず、ｍ行が選択される水
平走査期間のうちの例えば水平ブランキング期間内にお
いて、ｍ行の垂直選択線８１の駆動パルスφＶＳ_mを高
レベルにして、ｍ行の画素７０の垂直選択トランジスタ
７６をオンにするとともに、ｍ行の垂直読み出し線７８
の駆動パルスφＴＸ_mを高レベルにして、ｍ行の画素７
０の転送トランジスタ７３をオンにする。

【００９８】これにより、フォトダイオード７１に電荷
が蓄積されていると、この電荷が増幅トランジスタ７５
のゲート側に転送される。このようにゲートに電荷が転
送されて蓄積されることにより、増幅トランジスタ７５
がオンになり、蓄積された電荷の量に対応した信号が増
幅トランジスタ７５から垂直選択トランジスタ７６に送
られる。このとき垂直選択トランジスタ７６もオンにな
っているため、信号はこの垂直選択トランジスタ７６を
経て垂直信号線８０に伝送される。このとき水平選択ト
ランジスタ８３をオフにしておくと、信号は垂直信号線
８０に保持されている。

【００９９】その後、ｍ行の垂直読み出し線７８に供給
する駆動パルスφＴＸ_mを低レベルにすると、転送トラ
ンジスタ７３がオフになる。そして、垂直走査回路８２
から配線７７を通じて駆動パルスφＰＧを印加すること
により、フォトゲート７２を動作させてフォトダイオー
ド７１に光電変換した電荷の蓄積を行うことが可能とな
る。

【０１００】続いて、１列から順次、水平走査回路８５
からの駆動パルスφＨを印加していく。そして、ｎ行の
駆動パルスφＨ_nを高レベルにすると、ｎ行の水平選択
トランジスタ８３がオンになり、ｎ列の垂直信号線８０
に保持されていた信号が水平信号線８４に伝送され、出
力端子８６から出力される。

【０１０１】同様の動作をマトリクス状に配列された画
素７０に対して繰り返し行うことにより、撮像した画像
信号を得ることができる。また、垂直走査回路８２から
ｍ行のリセット線７９に駆動パルスφＲＳＴ_mを印加す
れば、増幅トランジスタ７５のゲート側に転送された電
荷を排出してリセットを行うことができる。

【０１０２】図２５は、この第２の実施形態による透過
型ＣＣＤイメージセンサー装置の受光部の画素７０にお
けるフォトダイオード７１および転送トランジスタ７３
の部分ならびに周辺回路を構成するＣＭＯＳ回路部の断
面図を示す。周辺回路には、駆動回路（垂直走査回路、
水平走査回路）や選択回路などが含まれる。

【０１０３】図２５に示すように、画素部においては、
光透過性のガラス基板１０１上にＳｉＯ₂膜１０２が形
成され、その上にシリコン薄膜のグラフォエピタキシャ
ル成長に用いられる段差を形成するＳｉＮ膜１０３およ
びＳｉＯ₂膜１０４が所定形状に形成され、これらの上
に低不純物濃度のｐ型の多結晶または単結晶シリコン薄
膜１０５が所定パターンで形成されている。ガラス基板
１０１としては、例えば、石英ガラス、ホウケイ酸ガラ
ス、アルミケイ酸ガラスなどからなるものを用いること
ができる。ＳｉＮ膜１０３は、ガラス基板１０１からの
アルカリイオン（ＮａイオンやＫイオンなど）のような
可動イオンの拡散による多結晶または単結晶シリコン薄
膜１０５の汚染防止のための保護膜用として形成してい
る。このＳｉＮ膜１０３の厚さは例えば３０〜１００ｎ
ｍである。また、ＳｉＯ₂膜１０４の厚さは例えば３０
〜１５０ｎｍである。多結晶または単結晶シリコン薄膜
１０５の上に、例えばＳｉＯ₂膜１０６およびＳｉＮ膜
１０７を介して、例えばＡｌ膜からなるフォトゲート電
極１０８および転送ゲート電極１０９が形成されてい
る。ＳｉＯ₂膜１０６の厚さは例えば５０〜１００ｎ
ｍ、ＳｉＮ膜１０７の厚さは例えば１００〜２００ｎｍ
である。

【０１０４】転送ゲート電極１０９の両側の部分におけ
るｐ型の多結晶または単結晶シリコン薄膜１０５中に
は、ソース領域またはドレイン領域を構成する高不純物
濃度のｎ型領域１１０、１１１が形成されている。これ
らの転送ゲート電極１０９、ＳｉＯ₂膜１０６およびＳ
ｉＮ膜１０７からなるゲート絶縁膜、ｎ型領域１１０、
１１１により、ｎチャンネルＴＦＴからなる転送トラン
ジスタ７３が構成されている。

【０１０５】フォトダイオード７１では、フォトゲート
電極１０８に駆動パルスφＰＳを印加して電圧を供給す
ることにより、その下の部分のｐ型の多結晶または単結
晶シリコン薄膜１０５に空乏層を形成することができ
る。この多結晶または単結晶シリコン薄膜１０５に形成
された空乏層において、ガラス基板１０１を通して入射
した光を光電変換して電荷を発生させ、この発生した電
荷を蓄積することができる。そして、この光電変換によ
り発生した電荷のうち、電子は各画素に設けられたフォ
トダイオード７１から転送トランジスタ７３のｎ型領域
１１０に送られ、蓄積される。

【０１０６】ここで、フォトゲート電極１０８はＡｌ膜
により形成されていることにより、ガラス基板１０１の
反対側から入射する光を遮断することができ、雑音の発
生を防止することができるとともに、ガラス基板１０１
の裏面側から入射して多結晶または単結晶シリコン薄膜
１０５を透過した光を反射させてこの多結晶または単結
晶シリコン薄膜１０５に戻すことができ、フォトダイオ
ード７１における光電変換の効率を向上させることがで
きる。

【０１０７】転送トランジスタ７３では、転送ゲート電
極１０９に駆動パルスφＴＸが印加されることにより、
所定の電圧が供給されて転送トランジスタ７３がオン状
態になり、電荷（電子）がｎ型領域１１０からｎ型領域
１１１に流れる。そして、ｎ型領域１１１に接続された
配線１１２を通じて、信号として出力される。

【０１０８】一方、図２５に示す周辺回路部において
は、ガラス基板１０１上にＭｏ／Ｔａの２層構造のゲー
ト電極１１３、１１４が形成されている。これらのゲー
ト電極１１３、１１４を覆うようにＳｉＯ₂膜１０２お
よびＳｉＮ膜１０３が形成され、その上にシリコン薄膜
のグラフォエピタキシャル成長に用いられる段差を形成
するＳｉＯ₂膜１０４が所定パターンで形成されてい
る。そして、これらの上に多結晶または単結晶シリコン
薄膜１０５が所定パターンで形成されている。

【０１０９】ｐチャンネルＴＦＴの部分における多結晶
または単結晶シリコン薄膜１０５は低不純物濃度のｎ型
であり、ゲート電極１１３の両側の部分におけるこの多
結晶または単結晶シリコン薄膜１０５中にソース領域ま
たはドレイン領域を構成する高不純物濃度のｐ型領域１
１５、１１６が形成されている。これらのゲート電極１
１３、ＳｉＯ₂膜１０２およびＳｉＮ膜１０３からなる
ゲート絶縁膜、ｐ型領域１１５、１１６により、ボトム
ゲート型のｐチャンネルＴＦＴが構成されている。多結
晶または単結晶シリコン薄膜１０５上には例えばＳｉＯ
₂膜１０６およびＳｉＮ膜１０７が形成されている。こ
れらのＳｉＯ₂膜１０６およびＳｉＮ膜１０７には、ｐ
型領域１１５、１１６の上の部分にそれぞれ開口１１
７、１１８が形成されており、これらの開口１１７、１
１８を通じてｐ型領域１１５、１１６上にそれぞれ電極
１１９、１２０が形成されている。

【０１１０】ｎチャンネルＴＦＴの部分における多結晶
または単結晶シリコン薄膜１０５は低不純物濃度のｐ型
であり、ゲート電極１１４の両側の部分におけるこの多
結晶または単結晶シリコン薄膜１０５中にソース領域ま
たはドレイン領域を構成する高不純物濃度のｎ型領域１
２１、１２２が形成されている。これらのゲート電極１
１４、ＳｉＯ₂膜１０２およびＳｉＮ膜１０３からなる
ゲート絶縁膜、ｎ型領域１２１、１２２により、ボトム
ゲート型のｎチャンネルＴＦＴが構成されている。多結
晶または単結晶シリコン薄膜１０５上には例えばＳｉＯ
₂膜１０６およびＳｉＮ膜１０７が形成されている。こ
れらのＳｉＯ₂膜１０６およびＳｉＮ膜１０７には、ｎ
型領域１２１、１２２の上の部分にそれぞれ開口１２
３、１２４が形成されており、これらの開口１２３、１
２４を通じてｎ型領域１２１、１２２上にそれぞれ電極
１２５、１２６が形成されている。

【０１１１】上述のようにｐチャンネルＴＦＴのゲート
電極１１３およびｎチャンネルＴＦＴのゲート電極１１
４をＭｏ／Ｔａ膜により形成していることにより、これ
らのゲート電極１１３、１１４を低抵抗とすることがで
きるとともに、基板１０１側から入射する光に対して遮
光膜として作用させることができるため、光の入射によ
る、これらのｐチャンネルＴＦＴおよびｎチャンネルＴ
ＦＴからなるＣＭＯＳトランジスタの誤動作を防止する
ことができる。

【０１１２】図示は省略するが、フォトゲート電極１０
８、転送ゲート電極１０９、電極１１９、１２０、１２
５、１２６を覆うように全面にパッシベーション膜が形
成されている。このパッシベーション膜としては、例え
ば、ＳｉＯ₂膜、ＳｉＮ膜、ＳｉＯ₂膜とＳｉＮ膜との
複合膜などを用いることができる。次に、上述のように
構成された透過型ＣＣＤイメージセンサー装置の製造方
法について説明する。

【０１１３】図２６に示すように、まず、ガラス基板１
０１の全面に例えばスパッタリング法によりＭｏ／Ｔａ
膜を例えば３００〜４００ｎｍの厚さに形成した後、そ
の上にフォトリソグラフィーにより所定形状のレジスト
パターン（図示せず）を形成し、このレジストパターン
をマスクとしてＭｏ／Ｔａ膜を例えば側面が３０〜４５
°のテーパを有するようにエッチングすることにより、
周辺回路部を構成するＣＭＯＳ回路のｐチャンネルＴＦ
ＴおよびｎチャンネルＴＦＴのゲート電極１１３、１１
４を形成する。

【０１１４】次に、図２７に示すように、全面にＳｉＯ
₂膜１０２、ＳｉＮ膜１０３、ＳｉＯ₂膜１０４を順次
形成する。これらの膜の形成には、膜形成時にガラス基
板１０１に熱の影響が及ばないように、触媒ＣＶＤ法や
プラズマＣＶＤ法などの低温で膜形成が可能な方法を用
いる。

【０１１５】次に、図２８に示すように、フォトリソグ
ラフィーによりＳｉＯ₂膜１０４上に所定形状のレジス
トパターン（図示せず）を形成した後、このレジストパ
ターンをマスクとしてＳｉＯ₂膜１０４をエッチングす
ることにより、画素部におけるフォトセンサーおよび転
送トランジスタとなる部分ならびに周辺回路部における
ＣＭＯＳ回路を構成するｐチャンネルＴＦＴおよびｎチ
ャンネルＴＦＴとなる部分のＳｉＯ₂膜１０４を除去
し、除去せずに残したＳｉＯ₂膜１０４との間で段差部
を形成する。

【０１１６】次に、図２９に示すように、画素部におけ
るフォトセンサーおよび転送トランジスタとなる部分の
光透過性を高めるために、フォトリソグラフィーにより
レジストパターン１２７を形成して周辺回路部の表面を
覆い、この状態で、画素部におけるフォトセンサーおよ
び転送トランジスタとなる部分におけるＳｉＮ膜１０３
を除去する。

【０１１７】次に、レジストパターン１２７を除去した
後、図３０に示すように、全面に多結晶または単結晶シ
リコン薄膜１０５を形成する。この多結晶または単結晶
シリコン薄膜１０５は、第１の実施形態と同様な方法に
より形成する。すなわち、基板全面に非晶質シリコン薄
膜を形成した後、この非晶質シリコン薄膜に集光した高
圧水銀ランプ光または高圧キセノン−水銀ランプ光を照
射してＳｉＯ₂膜１０４あるいはＳｉＮ膜１０３および
ＳｉＯ₂膜１０４の段差をシードとしてグラフォエピタ
キシャル成長させることにより結晶化し、多結晶または
単結晶シリコン薄膜１０５を形成する。この多結晶また
は単結晶リコン薄膜１０５の膜厚は例えば４０〜６０ｎ
ｍとする。

【０１１８】次に、図３１に示すように、フォトリソグ
ラフィーによりレジストパターン１２８を形成して画素
部のフォトセンサーおよび転送トランジスタの部分なら
びに周辺回路のｎチャンネルＴＦＴの部分の表面を除い
た表面を覆い、このレジストパターン１２８をマスクと
して多結晶または単結晶リコン薄膜１０５にｐ型不純物
として例えばホウ素（Ｂ）をイオン注入することにより
ｐ型化する。

【０１１９】次に、レジストパターン１２８を除去した
後、図３２に示すように、再びフォトリソグラフィーに
よりレジストパターン１２９を形成して周辺回路部のｐ
チャンネルＴＦＴの部分の表面を除いた表面を覆い、こ
のレジストパターン１２９をマスクとして多結晶または
単結晶リコン薄膜１０５にｎ型不純物として例えばリン
（Ｐ）をイオン注入することによりｎ型化する。

【０１２０】次に、図３３に示すように、フォトリソグ
ラフィーにより所定形状のレジストパターン１３０を形
成した後、このレジストパターン１３０をマスクとして
画素部の転送トランジスタおよび周辺回路部のｎチャン
ネルＴＦＴの部分のｐ型の多結晶または単結晶シリコン
薄膜１０５にｎ型不純物、例えばリン（Ｐ）をイオン注
入することにより、ソース領域またはドレイン領域とな
るｐ型領域１１０、１１１、１２１、１２２を形成す
る。

【０１２１】次に、レジストパターン１３０を除去した
後、図３４に示すように、再びフォトリソグラフィーに
より所定形状のレジストパターン１３１を形成した後、
このレジストパターン１３１をマスクとして周辺回路部
のｐチャンネルＴＦＴの部分のｎ型の多結晶または単結
晶シリコン薄膜１０５にｐ型不純物、例えばホウ素
（Ｐ）をイオン注入することにより、ソース領域または
ドレイン領域となるｎ型領域１１５、１１６を形成す
る。

【０１２２】次に、図３５に示すように、全面にＳｉＯ
₂膜１０６およびＳｉＮ膜１０７を順次形成する。次
に、例えばＲＴＡやＥＬＡなどにより、多結晶または単
結晶シリコン薄膜１０５に導入された不純物の活性化を
行う。次に、ＳｉＮ膜１０７上にフォトリソグラフィー
により所定形状のレジストパターン（図示せず）を形成
した後、このレジストパターンをマスクとしてＳｉＮ膜
１０７およびＳｉＯ₂膜１０６を順次エッチングするこ
とにより開口１１７、１１８、１２３、１２４を形成す
る。

【０１２３】次に、レジストパターンを除去した後、例
えばスパッタリング法や真空蒸着法などにより全面に例
えば厚さ０．５〜１．２μｍのＡｌ膜を形成し、このＡ
ｌ膜上にフォトリソグラフィーにより所定形状のレジス
トパターン（図示せず）を形成した後、このレジストパ
ターンをマスクとしてＡｌ膜をエッチングし、フォトゲ
ート電極１０８、転送ゲート電極１０９、電極１１９、
１２０、１２５、１２６を形成するとともに、データラ
インおよびゲートラインを形成する。次に、ｐ型領域１
１５、１１６およびｎ型領域１２１、１２２と電極１１
９、１２０、１２５、１２６とのコンタクト部のオーミ
ック性を良好にするために、例えば、窒素ガス、水素ガ
スまたは水素ガス混合の窒素ガス（フォーミングガス）
中において３５０〜４２０℃の温度で３０〜６０分の熱
処理（シンター処理）を行う。

【０１２４】次に、例えばプラズマＣＶＤ法などにより
基板全面にオーバーコート膜としてＳｉＯ₂膜、ＳｉＮ
膜などを適当な厚さに形成する。次に、このオーバーコ
ート膜の所定部分をエッチング除去して電極取り出し部
分の窓開けを行う。ここで、オーバコート膜として特
に、Ｓｉ−Ｈ基を多く含むＳｉＮ膜をプラズマＣＶＤ法
などにより２００〜３００℃の温度で４００〜７００ｎ
ｍ程度の厚さに形成し、窒素ガスなどの不活性ガス中に
おいて３５０〜４２０℃で２０分以上の熱処理を行って
Ｓｉ−Ｈ基を分解させると、それにより発生する水素に
よる多結晶または単結晶シリコン薄膜１０５中のダング
リングボンドの終端処理効果を得ることができ、この多
結晶または単結晶シリコン薄膜１０５を用いて形成され
たフォトダイオード７１やｐチャンネルＴＦＴおよびｎ
チャンネルＴＦＴの電気的特性の顕著な改善を図ること
ができる。以上により、目的とする透過型ＣＣＤイメー
ジセンサー装置が製造される。

【０１２５】以上のように、この第２の実施形態によれ
ば、ＳｉＮ膜１０３およびＳｉＯ₂膜１０４あるいはＳ
ｉＯ₂膜１０４による段差が形成されたガラス基板１０
１の主面上に非晶質シリコン薄膜を形成し、この非晶質
シリコン薄膜に高圧水銀ランプ光または高圧キセノン−
水銀ランプ光を集光して照射し、アニールを行うことに
より、上記の段差をシードとして多結晶または単結晶シ
リコン薄膜１０５をグラフォエピタキシャル成長させ、
この多結晶または単結晶シリコン薄膜１０５を用いて画
素部のフォトセンサー、すなわちフォトダイオード７３
ならびに周辺回路を構成するＣＭＯＳ回路のｐチャンネ
ルＴＦＴおよびｎチャンネルＴＦＴを形成しているの
で、次のような種々の利点を得ることができる。すなわ
ち、グラフォエピタキシャル成長により結晶性の良好な
多結晶または単結晶シリコン薄膜１０５を得ることがで
きるので、この多結晶または単結晶シリコン薄膜１０５
の電子移動度が高い。また、触媒ＣＶＤ法により非晶質
シリコン薄膜を成長させる際の成長圧力を十分に低く、
具体的には例えば０．１３Ｐａ（１ｍＴｏｒｒ）前後に
設定していることにより、最大酸素濃度が３×１０¹⁸at
oms/cc以下と極めて低い非晶質シリコン薄膜を得ること
ができ、したがってこの低酸素濃度の非晶質シリコン薄
膜を結晶化させることにより形成される多結晶または単
結晶シリコン薄膜１０５も低酸素濃度となり、この意味
でもこの多結晶または単結晶シリコン薄膜１０５の結晶
性は良好となる。これによって、フォトダイオード７３
および周辺回路部のＣＭＯＳトランジスタとも良好な特
性を有することから、高性能の周辺回路一体型の透過型
ＣＣＤイメージセンサー装置を実現することができる。
特に、多結晶または単結晶シリコン薄膜１０５が単結晶
シリコン薄膜の場合には、電子移動度として４００〜５
５０ｃｍ²／Ｖ・ｓと単結晶シリコン基板並の大きな値
を得ることが可能であるため、高速で高感度の透過型Ｃ
ＣＤイメージセンサー装置を実現することができる。

【０１２６】また、この透過型ＣＣＤイメージセンサー
装置の製造に必要なプロセス温度は５００〜６００℃程
度以下と低温で済むため、安価な低融点のガラス基板な
どを用いることができ、製造コストの低減を図ることが
できる。また、単結晶シリコン基板を用いた従来の固体
撮像装置では、９００℃以上の高温プロセスにより発生
する結晶欠陥を低減するために１０００℃以上の高温中
でリンゲッタリングなどを行う必要があるが、この第２
の実施形態によれば、適度なラジカル水素処理により多
結晶または単結晶シリコン薄膜１０５のゲッタリング効
果を得ることができるため、上述のような高温ゲッタリ
ング処理は不要である。

【０１２７】また、これに加えて、非晶質シリコン薄膜
の成長に触媒ＣＶＤ法を用いていることにより、モノシ
ランなどの反応ガスの反応効率が数１０％と高いため、
省資源で環境への負荷が小さく、また、成長コストの低
減を図ることができる。

【０１２８】さらに、非晶質シリコン薄膜の成長温度が
上述のように２００〜３００℃と低温で済むため、成長
装置の加熱電源を小電力とすることができ、冷却機構も
簡単になるため、成長装置が安価になる。

【０１２９】以上、この発明の実施形態について説明し
たが、この発明は、上述の実施形態に限定されるもので
はなく、この発明の技術的思想に基づく各種の変形が可
能である。

【０１３０】すなわち、上述の実施形態において用いた
数値、構造、形状、プロセス、反応ガス、基板材料など
はあくまでも例に過ぎず、必要に応じて、これらと異な
る数値、構造、形状、プロセス、反応ガス、基板材料な
どを用いることも可能である。また、上述の実施形態に
おいて用いた触媒ＣＶＤ装置も単なる一例に過ぎず、必
要に応じて、これと異なる構成の触媒ＣＶＤ装置を用い
ることも可能であり、さらには、触媒体もＷ以外のもの
を用いることも可能である。

【０１３１】また、耐圧の向上を図る観点からは、上述
の第１の実施形態における多結晶または単結晶シリコン
ＴＦＴの代わりに、ドレイン領域に低不純物濃度部を設
けてドレイン領域近傍の電界を緩和するＬＤＤ（Lightl
y Doped Drain)構造の多結晶または単結晶シリコンＴＦ
Ｔを用いてもよい。

【０１３２】また、第２の実施形態において、非晶質シ
リコン薄膜を結晶化させるための高圧水銀ランプ光の照
射による加熱は、図３５に示す工程で行う注入不純物の
活性化のための熱処理と兼用するようにしてもよい。ま
た、受光部のフォトセンサー部分のＳｉＮ膜１０３を除
去したが、必ずしも除去しなくてもよい。

【０１３３】さらに、第２の実施形態において、遮光材
となるＡｌ膜により、アクティブ方式とする電極、すな
わち増幅トランジスタ７５のゲートを兼用することがで
きるように回路構成を行うことができる。例えば、転送
トランジスタ７３のｎ型領域１１２に接続された配線１
１２をＡｌ膜により形成し、この配線１１２のＡｌ膜を
増幅トランジスタ７５のゲートとして用いるようにすれ
ばよい。

【０１３４】また、上述の第１および第２の実施形態に
おいて、非晶質シリコン薄膜の成長時にｐ型不純物また
はｎ型不純物をドーピングしてｐ型またはｎ型の非晶質
シリコン薄膜を成長させ、これを結晶化するようにして
もよい。

【０１３５】また、上述の第１および第２の実施形態に
おいて用いた各種の絶縁膜の代わりに、必要に応じて、
例えば酸窒化シリコン（ＳｉＯＮ）膜、窒化アルミニウ
ム（ＡｌＮ）膜、酸化アルミニウム（Ａｌ₂Ｏ₃）膜、
酸化タンタル（Ｔａ₂Ｏ₅）膜などを用いてもよい。

【０１３６】

【発明の効果】以上説明したように、この発明によれ
ば、基板の段差を有する主面上に非晶質シリコン薄膜を
形成し、この非晶質シリコン薄膜に少なくとも紫外域の
波長の光を含むランプ光を照射して上記の段差をシード
としてグラフォエピタキシャル成長により結晶化するこ
とにより多結晶または単結晶のシリコン薄膜を形成し、
これをパターン化することにより形成された複数の多結
晶または単結晶のシリコン薄膜のそれぞれに薄膜トラン
ジスタを形成しているので、これらの薄膜トランジスタ
の特性を極めて均一にすることができる。また、これら
の薄膜トランジスタは同一の基板上にモノリシックに形
成されることから、これらの薄膜トランジスタの個数が
多くなっても、それらが基板上で占有する面積を非常に
少なく抑えることができる。また、電気的絶縁性の高い
基板を用いることにより、これらの薄膜トランジスタを
高耐圧のものとすることができるとともに、薄膜トラン
ジスタ相互間の電気的干渉が原理的に起こりにくい。

【０１３７】さらに、非晶質シリコン薄膜を触媒ＣＶＤ
法により成長させる場合に、少なくとも成長初期に成長
雰囲気の全圧を１．３３×１０^-3Ｐａ以上４Ｐａ以下に
設定することにより、少なくとも成長初期に成長雰囲気
中の酸素および水分の分圧を６．６５×１０^-10Ｐａ以
上２×１０^-6Ｐａ以下にすることができ、このため成長
層への酸素の取り込み量を極めて少なくすることができ
る。そして、この非晶質シリコン薄膜の結晶化により得
られる多結晶または単結晶のシリコン薄膜の最大酸素濃
度は３×１０¹⁸原子／ｃｍ³以下と比べて極めて低くな
り、高品質の多結晶または単結晶のシリコン薄膜を得る
ことができ、この高品質の多結晶または単結晶のシリコ
ン薄膜を用いて高性能の薄膜トランジスタを形成するこ
とができる。

【０１３８】特に、上記の高品質の多結晶または単結晶
のシリコン薄膜を用いて特性の良好な受光素子および周
辺回路の薄膜トランジスタを形成することができること
により、低温プロセスで固体撮像装置を製造することが
できる。

【図面の簡単な説明】

【図１】この発明の第１の実施形態による連続閾値ＴＦ
Ｔスイッチャーを示す平面図である。

【図２】図１のＩＩ−ＩＩ線に沿っての拡大断面図であ
る。

【図３】この発明の第１の実施形態による連続閾値ＴＦ
Ｔスイッチャーの要部のレイアウトを示す平面図であ
る。

【図４】この発明の第１の実施形態において用いる触媒
ＣＶＤ装置の一例を示す略線図である。

【図５】この発明の第１の実施形態による連続閾値ＴＦ
Ｔスイッチャーの製造方法を説明するための断面図であ
る。

【図６】この発明の第１の実施形態による連続閾値ＴＦ
Ｔスイッチャーの製造方法を説明するための断面図およ
び平面図である。

【図７】この発明の第１の実施形態による連続閾値ＴＦ
Ｔスイッチャーの製造方法を説明するための断面図であ
る。

【図８】この発明の第１の実施形態による連続閾値ＴＦ
Ｔスイッチャーの製造方法を説明するための断面図およ
び平面図である。

【図９】この発明の第１の実施形態による連続閾値ＴＦ
Ｔスイッチャーの製造方法を説明するための断面図およ
び平面図である。

【図１０】この発明の第１の実施形態による連続閾値Ｔ
ＦＴスイッチャーの製造方法を説明するための断面図お
よび平面図である。

【図１１】この発明の第１の実施形態による連続閾値Ｔ
ＦＴスイッチャーの動作方法を説明するための略線図で
ある。

【図１２】この発明の第１の実施形態において非晶質シ
リコン薄膜の結晶化に用いる集光型ランプ光照射装置を
示す略線図である。

【図１３】図１２に示す集光型ランプ光照射装置の試料
ホルダーを示す正面図および側面図である。

【図１４】高圧水銀ランプの出力分光分布を示す略線図
である。

【図１５】高圧キセノン−水銀ランプの出力分光分布を
示す略線図である。

【図１６】高圧水銀ランプ光の照射により結晶化を行っ
た試料のラマン特性を示す略線図である。

【図１７】高圧水銀ランプ光の照射により結晶化を行っ
た試料のラマン特性を示す略線図である。

【図１８】高圧水銀ランプ光の照射により結晶化を行っ
た試料のラマン特性を示す略線図である。

【図１９】高圧水銀ランプ光の照射により結晶化を行っ
た試料のラマン特性を示す略線図である。

【図２０】単結晶シリコン基板のラマン特性を示す略線
図である。

【図２１】高圧水銀ランプ光の照射により結晶化を行っ
た試料のラマン特性を示す略線図である。

【図２２】高圧水銀ランプ光の照射により結晶化を行っ
た試料のラマン特性を示す略線図である。

【図２３】高圧水銀ランプ光の照射により結晶化を行っ
た試料のラマン特性を示す略線図である。

【図２４】この発明の第２の実施形態による透過型ＣＣ
Ｄイメージセンサー装置を示す回路図である。

【図２５】この発明の第２の実施形態による透過型ＣＣ
Ｄイメージセンサー装置の要部を示す断面図である。

【図２６】この発明の第２の実施形態によるＣＣＤイメ
ージセンサー装置の製造方法を説明するための断面図で
ある。

【図２７】この発明の第２の実施形態によるＣＣＤイメ
ージセンサー装置の製造方法を説明するための断面図で
ある。

【図２８】この発明の第２の実施形態によるＣＣＤイメ
ージセンサー装置の製造方法を説明するための断面図で
ある。

【図２９】この発明の第２の実施形態によるＣＣＤイメ
ージセンサー装置の製造方法を説明するための断面図で
ある。

【図３０】この発明の第２の実施形態によるＣＣＤイメ
ージセンサー装置の製造方法を説明するための断面図で
ある。

【図３１】この発明の第２の実施形態によるＣＣＤイメ
ージセンサー装置の製造方法を説明するための断面図で
ある。

【図３２】この発明の第２の実施形態によるＣＣＤイメ
ージセンサー装置の製造方法を説明するための断面図で
ある。

【図３３】この発明の第２の実施形態によるＣＣＤイメ
ージセンサー装置の製造方法を説明するための断面図で
ある。

【図３４】この発明の第２の実施形態によるＣＣＤイメ
ージセンサー装置の製造方法を説明するための断面図で
ある。

【図３５】この発明の第２の実施形態によるＣＣＤイメ
ージセンサー装置の製造方法を説明するための断面図で
ある。

【符号の説明】

１・・・ガラス基板、２・・・溝、３・・・保護膜、４
・・・多結晶または単結晶シリコン薄膜、５・・・ソー
ス領域、６・・・ドレイン領域、７・・・ゲート絶縁
膜、８・・・ゲート電極、Ｑ₁〜Ｑ_n・・・単結晶シリ
コンＴＦＴ、１０１・・・ガラス基板、１０２、１０６
・・・ＳｉＯ₂膜、１０３、１０７・・・ＳｉＮ膜、１
０５・・・多結晶または単結晶シリコン薄膜、１０８・
・・フォトゲート電極、１１３、１１４・・・ゲート電
極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 29/78 ６１４６１８Ｇ６２６Ｃ 27/14 Ｃ (72)発明者山中英雄東京都品川区北品川６丁目７番35号ソニー株式会社内Ｆターム(参考） 2H092 JA34 JA37 KA03 KA04 KA05 MA08 MA29 NA27 4M118 AB01 BA05 CA02 CA32 CA34 CB07 FB03 FB08 FB13 FB16 5F052 AA02 AA24 BB07 DA02 DB01 FA14 FA15 JA01 JA08 5F110 AA01 AA04 AA11 AA17 AA30 BB02 BB04 BB10 BB20 CC02 CC08 DD02 DD03 DD13 DD14 DD17 DD21 EE02 EE03 EE04 EE06 EE14 EE23 EE43 EE44 FF01 FF02 FF03 FF04 FF09 FF29 FF30 GG02 GG12 GG13 GG16 GG23 GG25 GG28 GG32 GG33 GG34 GG44 GG45 GG51 GG52 GG55 GG57 HJ01 HJ13 HJ23 HL02 HL03 HL06 HL22 HL23 HL27 HM15 NN03 NN04 NN23 NN24 NN35 NN78 PP02 PP27 PP40 QQ23 QQ24

Claims

【特許請求の範囲】

【請求項１】基板の段差を有する主面上に形成された
非晶質シリコン薄膜に少なくとも紫外域の波長の光を含
むランプ光を照射して結晶化することにより形成され、
かつ、所定形状にパターン化された複数の多結晶または
単結晶のシリコン薄膜を有し、上記複数の多結晶または単結晶のシリコン薄膜のそれぞ
れに薄膜トランジスタが形成されていることを特徴とす
るスイッチング素子。
【請求項２】上記複数の多結晶または単結晶のシリコ
ン薄膜のそれぞれにゲート電極を共通にして薄膜トラン
ジスタが形成されていることを特徴とする請求項１記載
のスイッチング素子。
【請求項３】上記複数の多結晶または単結晶のシリコ
ン薄膜上に同一のゲート絶縁膜が形成されていることを
特徴とする請求項１記載のスイッチング素子。
【請求項４】上記複数の多結晶または単結晶のシリコ
ン薄膜は互いにほぼ平行に配列した短冊状の形状を有す
る複数の多結晶または単結晶のシリコン薄膜からなるこ
とを特徴とする請求項１記載のスイッチング素子。
【請求項５】上記複数の多結晶または単結晶のシリコ
ン薄膜のそれぞれの一端部および他端部にそれぞれソー
ス領域およびドレイン領域が形成され、これらのソース
領域およびドレイン領域にそれぞれ第１の電極および第
２の電極が接続されていることを特徴とする請求項４記
載のスイッチング素子。
【請求項６】上記薄膜トランジスタのチャンネル領域
に反転層が形成されたときに上記第１の電極および上記
第２の電極間が導通することを特徴とする請求項５記載
のスイッチング素子。
【請求項７】上記複数の多結晶または単結晶のシリコ
ン薄膜のそれぞれに形成された薄膜トランジスタの閾値
電圧は上記複数の多結晶または単結晶のシリコン薄膜の
配列順序にしたがって増加していることを特徴とする請
求項４記載のスイッチング素子。
【請求項８】上記ゲート電極に鋸歯状波形のゲート電
圧を印加することにより上記複数の薄膜トランジスタを
順次オンさせるようにしたことを特徴とする請求項２記
載のスイッチング素子。
【請求項９】上記ランプ光は高圧水銀ランプ光または
高圧キセノン−水銀ランプ光であることを特徴とする請
求項１記載のスイッチング素子。
【請求項１０】上記ランプ光を集光して上記非晶質シ
リコン薄膜に照射することを特徴とする請求項１記載の
スイッチング素子。
【請求項１１】上記非晶質シリコン薄膜はプラズマＣ
ＶＤ法により形成されたものであることを特徴とする請
求項１記載のスイッチング素子。
【請求項１２】上記非晶質シリコン薄膜は触媒ＣＶＤ
法により形成されたものであることを特徴とする請求項
１記載のスイッチング素子。
【請求項１３】少なくともチャンネル領域における上
記多結晶または単結晶のシリコン薄膜の最大酸素濃度が
５×１０¹⁸原子／ｃｍ³以下であることを特徴とする請
求項１２記載のスイッチング素子。
【請求項１４】少なくともチャンネル領域における上
記多結晶または単結晶のシリコン薄膜の最大酸素濃度が
３×１０¹⁸原子／ｃｍ³以下であることを特徴とする請
求項１２記載のスイッチング素子。
【請求項１５】上記非晶質シリコン薄膜は、少なくと
も成長初期に成長雰囲気の全圧を１．３３×１０^-3Ｐａ
以上４Ｐａ以下に設定して成長させたものであることを
特徴とする請求項１２記載のスイッチング素子。
【請求項１６】上記非晶質シリコン薄膜は、少なくと
も成長初期に成長雰囲気における酸素および水分の分圧
を６．６５×１０^-10Ｐａ以上２×１０^-6Ｐａ以下に設
定して成長させたものであることを特徴とする請求項１
２記載のスイッチング素子。
【請求項１７】上記基板は電気的絶縁性を有すること
を特徴とする請求項１記載のスイッチング素子。
【請求項１８】基板の段差を有する主面上に非晶質シ
リコン薄膜を形成する工程と、上記非晶質シリコン薄膜に少なくとも紫外域の波長の光
を含むランプ光を照射して結晶化することにより多結晶
または単結晶のシリコン薄膜を形成する工程と、上記多結晶または単結晶のシリコン薄膜を所定形状にパ
ターン化して複数の多結晶または単結晶のシリコン薄膜
を形成する工程と、上記複数の多結晶または単結晶のシリコン薄膜のそれぞ
れに薄膜トランジスタを形成する工程とを有することを
特徴とするスイッチング素子の製造方法。
【請求項１９】上記複数の多結晶または単結晶のシリ
コン薄膜のそれぞれにゲート電極を共通にして薄膜トラ
ンジスタを形成することを特徴とする請求項１８記載の
スイッチング素子の製造方法。
【請求項２０】上記複数の多結晶または単結晶のシリ
コン薄膜上に同一のゲート絶縁膜を形成することを特徴
とする請求項１８記載のスイッチング素子の製造方法。
【請求項２１】上記複数の多結晶または単結晶のシリ
コン薄膜は互いにほぼ平行に配列した短冊状の形状を有
する複数の多結晶または単結晶のシリコン薄膜からなる
ことを特徴とする請求項１８記載のスイッチング素子の
製造方法。
【請求項２２】上記複数の多結晶または単結晶のシリ
コン薄膜のそれぞれの一端部および他端部にそれぞれソ
ース領域およびドレイン領域を形成し、これらのソース
領域およびドレイン領域にそれぞれ第１の電極および第
２の電極を接続することを特徴とする請求項２１記載の
スイッチング素子の製造方法。
【請求項２３】上記複数の多結晶または単結晶のシリ
コン薄膜のそれぞれに、上記複数の多結晶または単結晶
のシリコン薄膜の配列順序にしたがって閾値電圧が増加
するように薄膜トランジスタを形成することを特徴とす
る請求項２１記載のスイッチング素子の製造方法。
【請求項２４】上記ランプ光は高圧水銀ランプ光また
は高圧キセノン−水銀ランプ光であることを特徴とする
請求項１８記載のスイッチング素子の製造方法。
【請求項２５】上記ランプ光を集光して上記非晶質シ
リコン薄膜に照射することを特徴とする請求項１８記載
のスイッチング素子の製造方法。
【請求項２６】上記非晶質シリコン薄膜をプラズマＣ
ＶＤ法により形成することを特徴とする請求項１８記載
のスイッチング素子の製造方法。
【請求項２７】上記非晶質シリコン薄膜を触媒ＣＶＤ
法により形成することを特徴とする請求項１８記載のス
イッチング素子の製造方法。
【請求項２８】少なくとも成長初期に成長雰囲気の全
圧を１．３３×１０ ^-3Ｐａ以上４Ｐａ以下に設定して上
記非晶質シリコン薄膜を成長させることを特徴とする請
求項２７記載のスイッチング素子の製造方法。
【請求項２９】少なくとも成長初期に成長雰囲気にお
ける酸素および水分の分圧を６．６５×１０^-10Ｐａ以
上２×１０^-6Ｐａ以下に設定して上記非晶質シリコン薄
膜を成長させることを特徴とする請求項２７記載のスイ
ッチング素子の製造方法。
【請求項３０】上記基板は電気的絶縁性を有すること
を特徴とする請求項１８記載のスイッチング素子の製造
方法。
【請求項３１】基板の段差を有する主面上に形成され
た非晶質シリコン薄膜に少なくとも紫外域の波長の光を
含むランプ光を照射して結晶化することにより形成さ
れ、かつ、所定形状にパターン化された複数の多結晶ま
たは単結晶のシリコン薄膜を有し、上記複数の多結晶または単結晶のシリコン薄膜のそれぞ
れに薄膜トランジスタが形成されていることを特徴とす
る半導体装置。
【請求項３２】基板の段差を有する主面上に非晶質シ
リコン薄膜を形成する工程と、上記非晶質シリコン薄膜に少なくとも紫外域の波長の光
を含むランプ光を照射して結晶化することにより多結晶
または単結晶のシリコン薄膜を形成する工程と、上記多結晶または単結晶のシリコン薄膜を所定形状にパ
ターン化して複数の多結晶または単結晶のシリコン薄膜
を形成する工程と、上記複数の多結晶または単結晶のシリコン薄膜のそれぞ
れに薄膜トランジスタを形成する工程とを有することを
特徴とする半導体装置の製造方法。
【請求項３３】基板の段差を有する主面上に形成され
た非晶質シリコン薄膜に少なくとも紫外域の波長の光を
含むランプ光を照射して結晶化することにより形成さ
れ、かつ、所定形状にパターン化された複数の多結晶ま
たは単結晶のシリコン薄膜を有し、上記複数の多結晶または単結晶のシリコン薄膜のそれぞ
れに薄膜トランジスタが形成されていることを特徴とす
る電気光学装置。
【請求項３４】基板の段差を有する主面上に非晶質シ
リコン薄膜を形成する工程と、上記非晶質シリコン薄膜に少なくとも紫外域の波長の光
を含むランプ光を照射して結晶化することにより多結晶
または単結晶のシリコン薄膜を形成する工程と、上記多結晶または単結晶のシリコン薄膜を所定形状にパ
ターン化して複数の多結晶または単結晶のシリコン薄膜
を形成する工程と、上記複数の多結晶または単結晶のシリコン薄膜のそれぞ
れに薄膜トランジスタを形成する工程とを有することを
特徴とする電気光学装置の製造方法。
【請求項３５】基板の段差を有する主面上に形成され
た非晶質シリコン薄膜に少なくとも紫外域の波長の光を
含むランプ光を照射して結晶化することにより形成され
た多結晶または単結晶のシリコン薄膜を有し、上記多結晶または単結晶のシリコン薄膜を用いて受光素
子および周辺回路の薄膜トランジスタが形成されている
ことを特徴とする固体撮像装置。
【請求項３６】基板の段差を有する主面上に非晶質シ
リコン薄膜を形成する工程と、上記非晶質シリコン薄膜に少なくとも紫外域の波長の光
を含むランプ光を照射して結晶化することにより多結晶
または単結晶のシリコン薄膜を形成する工程と、上記多結晶または単結晶のシリコン薄膜を用いて受光素
子および周辺回路の薄膜トランジスタを形成する工程と
を有することを特徴とする固体撮像装置の製造方法。