KR100480552B1 - 실리콘막의결정화방법 - Google Patents

실리콘막의결정화방법 Download PDF

Info

Publication number
KR100480552B1
KR100480552B1 KR1019970045535A KR19970045535A KR100480552B1 KR 100480552 B1 KR100480552 B1 KR 100480552B1 KR 1019970045535 A KR1019970045535 A KR 1019970045535A KR 19970045535 A KR19970045535 A KR 19970045535A KR 100480552 B1 KR100480552 B1 KR 100480552B1
Authority
KR
South Korea
Prior art keywords
silicon film
crystallizing
sls
driving circuit
crystallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019970045535A
Other languages
English (en)
Other versions
KR19990024437A (ko
Inventor
김현재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970045535A priority Critical patent/KR100480552B1/ko
Publication of KR19990024437A publication Critical patent/KR19990024437A/ko
Application granted granted Critical
Publication of KR100480552B1 publication Critical patent/KR100480552B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

실리콘막의 결정화방법에 대해 기재되어 있다. 이 방법은, 화소부 및 구동 회로부를 갖는 기판 상에 실리콘막을 형성하는 단계, 및 실리콘막을 결정화하되, 상기 화소부와 구동 회로부를 서로 다른 결정화 방법을 이용하여 결정화하는 단계를 포함하는 것을 특징으로 한다. 바람직한 실시예로서는, SLS 방법과 다중 스캔(Multiple scan) 방법, SLS 방법과 고상 결정화(SPC) 방법, SLS 방법과 증착(as-deposited) 다결정실리콘 방법, 또는 SLS 방법과 급속열처리(RTA) 방법을 사용할 수 잇다.

Description

실리콘막의 결정화 방법{Method for crystallizing a silicon film}
본 발명은 실리콘막의 결정화 방법에 관한 것으로, 특히 두 가지 이상의 방법을 이용한 실리콘막의 결정화 방법에 관한 것이다.
액정 표시소자(Liquid Crystal Display; LCD)의 스위칭소자로 박막 트랜지스터(Thin Film Transistor; 이하, TFT로 칭함)가 널리 사용되고 있다. 이 TFT의 채널(channel)로 사용되는 반도체층을 다결정실리콘으로 제작(이하, 다결정실리콘- TFT라 칭함)하기 위하여 기판 상에 형성된 비정질 상태의 실리콘막을 결정화해야 할 필요가 있다.
실리콘막을 결정화하여 다결정 실리콘막을 형성하는 방법에는 몇 가지가 있는데, 이들을 간략히 설명하기로 한다.
① 다결정 실리콘막을 직접 증착하는(as-deposition) 방법
이 방법은 580℃ 이상의 온도와 0.1 ∼ 0.2torr의 압력하에서 유리기판 위에 직접 증착하는 방법이다. 그러나, 일반적인 유리기판이 이러한 고온에서 오랜 시간 동안 견딜 수 없으므로 대형 유리패널에 적용하는 것은 불리하다. 실란(SiH4) 가스를 사용하여 530℃에서 성공한 예도 있으나, 아직 실용화하기엔 문제점이 많은 것으로 알려져 있다.
② 고상 결정화(Solid Phase Crystallization; SPC) 방법
비정질 실리콘으로부터 다결정 실리콘 박막을 얻는 가장 직접적이고도 오래 사용되는 방법으로서, 증착된 막질에 실리콘이온을 주입한 후 600℃이하의 온도에서 적어도 수십 시간 어닐링한다. 최종 그레인의 크기는 이온주입된 실리콘 이온의 도우즈(dose), 가열온도, 가열시간 등에 따라 좌우된다. 이 SPC 방법으로 얻어진 다결정 실리콘막은 보통 수 ㎛ 수준의 비교적 큰 그레인들을 가지나. 단점은 그 그레인 내에 결함(defect)이 많다는 것이다. 이러한 결함들은 그레인 바운더리(grain boundary) 다음으로 TFT의 성능에 좋지 않은 영향을 미치는 것으로 알려져 있다.
③ 급속열처리(Rapid Thermal Annealing; RTA) 방법
높은 양산성(throughput)을 갖는 방법으로서, 가열온도는 700℃ ∼ 1,100℃ 정도이며, 가열시간은 수 초이다. 그레인 내의 결함들은 SPC 방법보다 작은 장점이 있으나, 가열시 기판의 변형 또는 손상이 결정적인 단점이다. 가열시간이 짧다고 하나 패널(panel)이나 회로부의 미세한 수축 및 팽창은 패턴의 미스얼라인 마진(misalign margin)을 작게 하여 결과적으로 불가능한 공정이 되고 만다. 최근에는, 이러한 RTA 공정이 비정질 실리콘막을 결정화시키는 공정에 사용되기 보다는 PECVD 방법으로 비정질 실리콘막을 증착한 후 수소원자를 제거하는 탈수소화(dehydrogenation) 공정이나, 이온주입 후 활성화시키는 공정으로 많이 사용된다.
④ CW(Continuous Wave) 아르곤(Ar) 방법
연속파(Continuous Wave)를 사용한 아르곤(Ar) 레이저로 결정화시키는 방법이다.
⑤ 엑시머 레이저(Eximer Laser) 어닐링 방법
현재 저온 다결정 실리콘 TFT-LCD를 제조하는 핵심적인 방법으로서, 30 ∼ 200ns의 짧은 시간 내에만 레이저 빔을 "온(on)" 시켜주어 비정질 실리콘을 순간적으로 다결정 실리콘으로 바꾸어 주는 방법이다. 이 방법에서는 아주 짧은 시간에 비정질 실리콘의 용융과 결정화가 이루어지므로, 유리기판이 전혀 손상을 입지 않는다는 장점이 있다. 실제 걸리는 시간은 각 펄스(pulse) 당 수백 ns(nano second)에 불과하며, 실제 상온에서 사용 가능한 기술이다. 단일 펄스만을 사용하지는 않으며, 빔의 길이가 15 ∼ 30㎝, 폭은 0.2 ∼ 3㎜ 정도이다. 레이저의 빔 프로파일(beam profile), 펄스의 수, 최초의 기판온도, 비정질 실리콘막의 증착조건 및 방법 등이 주요 변수가 되어 최종 결정성에 큰 영향을 미친다.
이상에서 열거한 방법들은 모두 비정질상태의 실리콘 박막을 유리기판에 여러 가지 방법으로 증착하는데, 경우에 따라서는 실리콘 박막 하부에 실리콘산화막으로 이루어진 버퍼층을 형성하기도 한다.
비정질 실리콘막을 증착하는 대표적인 방법으로는, 저압 화학 기상 증착(Low Pressure Chemical Vapor Deposition; LOCVD) 방법과 플라즈마 화학 기상 증착(Plasma Enhanced CVD; PECVD) 방법이 있다. PECVD 방법으로 비정질 실리콘막을 증착할 경우에는, 증착시 기판의 온도에 따라 다소 차이는 있으나 약 20％ 내외의 수소원자가 비정질 실리콘막에 포함되어 있기 때문에, 이와 같은 많은 양의 수소원자(Hydrogen atom)들을 따로 어닐링하여 배출시키는 공정이 필수적으로 따라야 한다. 그 이유는, 수소원자가 비정질 실리콘막 증착에 뒤따르는 레이저 결정화시 다결정 실리콘 박막의 질을 저하시키고, 특히 표면의 거칠기(roughness)를 악화시키기 때문이다.
상기한 방법중 가장 많이 사용되는 방법은 엑시머 레이저를 이용한 어닐링 방법으로서, 최근 개발되거나 상품화되는 중소형 저온 다결정 실리콘 TFT-LCD 제품에 실제 사용되는 방법이다. 그러나, 다결정 실리콘막의 특성에 결정적인 영향을 주는 그레인 크기를 크게 하는 데에 한계가 있으며, 막의 균일도(uniformity)를 개선하는 데에 한계가 있다. 다중 펄스(multiple pulse)의 펄스 대 펄스(pulse-to-pulse)의 안정성(stability)이 매우 중요해서 어느 한 번의 빔이라도 어긋나면(에너지 높거나 낮으면), 전체 다결정 실리콘막의 균일도가 좋지 않게 되는 문제점이 있다.
최근, "Sequential Lateral Solidification(이하, SLS라 칭함)"이라는 새로운 레이저 결정화 방법이 개발되어 주목을 받고 있다. 이 방법은 유리기판 위에 결정성과 균일도가 모두 우수한 저온 다결정 실리콘 TFT를 만들 수 있는 방법으로서, 특히 이 때의 실리콘은 다결정 상태가 아닌 단결정 수준의 결정성을 나타낸다.
이 방법을 간략히 설명하면, 먼저 패터닝된 마스크를 사용하여 레이저 빔을 일부만 통과시킨다. 이 때 비정질 실리콘 샘플은 5 ∼ 10㎚/shot 정도로 아주 미세하게 이동하는 스테이지(stage) 위에 놓여져 있다. 부분적으로 통과된 레이저 빔은 비정질 실리콘을 아주 얇게 용융시키는 것을 되풀이한다. 즉, 수백 ns(nano second) 내에 한번의 용융과 응고가 되풀이되어, 이론적으로는 무한대의 단결정 실리콘을 만들어 낼 수 있다. 그러나, 이 방법은 실제 대면적의 LCD 패널에 적용하기가 어렵다는 문제점이 있다. 실제 이동자(translator)의 속도가 너무 느리기 때문에, 양산성이 너무 낮다는 결정적인 단점이 있다.
이상과 같은 종래의 결정화 방법들은 여러 가지 문제점을 가짐에도 불구하고, 종래에는 한 가지 방법만을 사용하기 때문에 이러한 문제점들을 극복할 수 없었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 결정의 균일도 및 양산성을 동시에 만족시킬 수 있는 실리콘막의 결정화 방법을 제공하는 것이다.
상기 과제를 이루기 위하여 본 발명에 의한 실리콘막의 결정화 방법은, 기판 상에 실리콘막을 형성하는 단계; 및 상기 실리콘막을 결정화하되, 두 가지 이상의 다른 결정화 방법을 이용하여 결정화하는 단계를 포함하는 것을 특징으로 한다.
이 때, 상기 실리콘막을 결정화하는 단계에서는, 화소부와 구동회로부에 각각 다른 결정화 방법을 사용한다. 바람직한 실시예로서는, SLS 방법과 다중 스캔(Multiple scan) 방법, SLS 방법과 고상 결정화(SPC) 방법, SLS 방법과 증착(as-deposited) 다결정실리콘 방법, 또는 SLS 방법과 급속열처리(RTA) 방법을 사용하는 것이 바람직하다. 이 때, 상기 SLS 방법과 다중 스캔(Multiple scan) 방법을 사용할 경우에는, 레이저 빔을 두 개로 분리하여 상기 SLS 방법과 다중 스캔 scan) 방법을 동시에 진행할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1은 LCD 패널을 나타낸 도면으로서, 화상을 표시하기 위한 곳으로서 박막 트랜지스터와 화소전극이 배열되어 있는 화소부와, 상기 화소부의 주변에 위치하여 상기 박막 트랜지스터를 구동하여 상기 화소부에 화상을 구현하기 위한 구동회로부를 나타낸다.
일반적으로 저온 다결정실리콘 TFT-LCD에 있어서 TFT를 만들어 주는 곳은 화소부와 주변의 구동회로부의 두 부분이다. 이 중, 화소부의 TFT는 20 ∼ 50㎠/Vs 정도의 이동도를 만족시키면 되므로 그다지 우수한 특성을 요구하지는 않는다. 반면, 구동회로 쪽에서는 N채널 TFT와 P채널 TFT를 모두 형성하여야 하고, 이 TFT의 특성은 LCD 패널의 구동에 있어서 결정적인 영향을 미친다. 따라서, 다결정 실리콘막의 결정이 단결정에 가까울수록 유리하며, 막의 균일도 또한 차동증폭기가 들어가는 등 대화면 구동회로를 볼 때 매우 중요하다. 따라서, 본 발명에서는 이러한 TFT-LCD의 부분별 특징을 고려하여 다음과 같은 방법들을 제시한다.
제1 실시예 - SLS + 다중스캔(multi-scan) 방식
화소부의 결정화는 기존의 다중 레이저 스캔 방식으로 하고, 구동회로부의 결정화는 SLS 방법으로 진행한다. 이는 두 가지의 방법으로 진행할 수 있다.
먼저, 레이저 빔을 둘로 분리(split)하여 한쪽은 화소부의 다중 스캔 방법을, 다른 쪽은 SLS 방법을 진행한다. 이 방법은 한번의 공정으로 화소부 및 구동회로부의 결정화가 동시에 가능하며, 화소부의 결정성은 다소 떨어지지만 균일한 다결정 실리콘막을 얻을 수 있다. 한편, 구동회로부는 SLS 방법을 통해 한쪽 방향으로는 거의 단결정 정도의 결정성이 좋은 다결정 실리콘막을 얻을 수 있다.
도 2는 SLS 방법을 구현하기 위한 장치를 도식적으로 나타낸 것이다.
도면 참조부호 "10"은 엑시머 레이저를 발생시키기 위한 레이저 빔 발생장치를, "12"는 레이저 빔 발생장치에서 발생된 레이저 빔을 소정 에너지를 갖도록 감쇄 또는 균질화시키기 위한 감쇄기(Attenuator) 또는 균질기(Homogenizer)를 "14", "16" 및 "24"는 입사된 레이저 빔을 소정 각도로 반사시키기 위한 반사경을, "18" 및 "22"는 상기 반사경에서 반사된 레이저 빔을 집속시키기 위한 렌즈를, "20"은 레이저 빔을 소정의 모양으로 투과시키기 위한 패터닝된 마스크를, "26"은 결정화가 이루어질 비정질실리콘막이 증착되어 있는 샘플을, 그리고 "28"은 상기 샘플을 미세하게 이동시키기 위한 스테이지(stage)를 각각 나타낸다.
엑시머 레이저 발생장치(10)에서 조사되어 감쇄기(또는 균질기)(12)에 의해 소정의 펄스와 에너지를 갖도록 된 레이저 빔은 반사경(14, 16) 및 렌즈(18)를 통해 소정의 패턴으로 패터닝된 마스크(20)에 입사된다. 상기 패터닝된 마스크(20)는 가운데에 형성된 슬릿(slit)을 제외한 부분으로 입사된 거의 모든 레이저 빔을 차단하는 역할을 한다. 상기 마스크(20)에 의해 일부만 통과된 레이저 빔은 렌즈(22)와 반사경(24)을 거쳐 5 ∼ 10㎚/shot 정도로 아주 미세하게 이동하도록 조절된 샘플(26)에 조사된다. 이 레이저 빔은 샘플에 증착된 비정질 실리콘을 아주 얇게 완전용융시키는 것을 되풀이함으로써, 상기 비정질 실리콘막을 단결정에 가까운 실리콘막으로 결정화시킨다.
SLS와 다중스캔(multi-scan) 방식을 사용하는 다른 방법은, 레이저 빔을 이용하여 화소부 및 구동회로부를 포함하는 전체 기판을 스캔한다. 이렇게 하면 전체 비정질 실리콘막이 작은 그레인 사이즈를 갖는 다결정 실리콘막으로 결정화된다. 다음에, 두 번째의 레이저 공정을 이용하여 구동회로부만 SLS 방법으로 재 결정화하면 구동회로부에서는 결정성이 좋은 다결정 실리콘막이 형성된다.
도 3a 및 도 3b는 다중스캔 방법과 SLS 방법으로 각각 결정화된 다결정 실리콘막의 결정상태를 도식적으로 나타낸 도면들이다. 도시된 바와 같이, SLS 방법을 사용할 경우 폭은 좁지만 긴 단결정 수준의 다결정 실리콘막을 얻을 수 있다.
제2 실시예 - SLS + 고상결정화(SPC) 방식
PE-CVD 방법으로 증착된 마이크로 결정(microcrystalline) 실리콘을 이용하면 고상결정화(SPC) 방법의 경우 낮은 온도에서도 비교적 짧은 시간이 다결정실리콘을 얻을 수 있다. 따라서, 화소부 및 구동회로부를 포함하는 전체 기판에 1차적으로 SPC 방법에 의한 다결정실리콘막을 형성한다. 이후, 구동회로부만 SLS 방법으로 재 결정화하면 구동회로부에서는 결정성이 좋은 다결정 실리콘막이 형성된다.
상기 1차 결정화 공정에 고상결정화(SPC) 방법 대신에 급속열처리(RTA) 방법을 사용할 수도 있다.
제3 실시예 - SLS + 증착(As-deposited) 다결정실리콘 방식
이 방법은, 처음 반도체막을 증착할 때 구동회로부 및 화소부를 포함하는 전체 기판 상에 다결정실리콘막이 형성되도록 한 후, SLS 공정을 실시하여 필요한 부분, 즉 구동회로부에 단결정 수준의 다결정실리콘막을 얻는 방법이다.
상기한 본 발명의 실시예들에 기술한 바와 같이, 어떠한 방법이든지 SLS 공정은 필수적으로 포함된다. 특히, SLS 공정의 유리한 점 중의 하나는 처음 시작하는 물질이 다결정 실리콘막이든 비정질실리콘막이든 관계가 없이 양질의 다결정 실리콘막을 얻을 수 있다는 것이다. 또한, LCD 패널에 있어서 실제 구동회로가 차지하는 면적은 폭이 1㎜ 이하로 매우 작다. 따라서, 구동회로부에 SLS 방법을 사용하면, SLS 공정이 낮은 처리량(throughput)울 가짐에도 불구하고 효과적으로 사용할 수 있다.
이상 본 발명을 상세히 설명하였으나, 본 발명은 이에 한정되지 않으며, 본 발명이 속하는 기술적 사상내에서 당분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 물론이다.
상술한 본 발명에 의한 실리콘막의 결정화방법에 따르면, 구동회로부와 같이 우수한 특성의 다결정 실리콘막을 요구하는 부분과 화소부와 같이 적정 수준만을 요구하는 부분에 각각 다른 결정화 방법을 사용한다. 이렇게 하면, 우수한 특성이 요구되는 부분에는 결정의 크기가 단결정 수준의 양질의 다결정 실리콘막을 형성할 수 있으며, 이외의 부분에는 양산성이 좋고 공정시간을 단축시킬 수 있다.
도 1은 일반적인 LCD 패널을 도시한 도면이다.
도 2는 SLS 방법을 설명하기 위한 도면이다.
도 3a 및 도 3b는 각각 다중 스캔(multiple scan) 방법과 SLS 방법으로 결정화된 다결정실리콘막의 결정상태를 도식적으로 나타낸 도면들이다.

Claims (6)

  1. 화소부 및 구동 회로부가 한정된 기판을 제공하는 단계;
    상기 기판상에 실리콘막을 형성하는 단계; 및
    상기 실리콘막을 결정화하는 단계를 포함하며,
    상기 화소부에 형성된 실리콘막과 상기 구동 회로부에 형성된 실리콘막을 각기 다른 방법으로 결정화하는 것을 특징으로 하는 실리콘막의 결정화 방법.
  2. 제 1 항에 있어서, 상기 실리콘막을 결정화하는 단계는,
    SLS 방법과 다중 스캔(Multiple scan) 방법을 사용하여 이루어지는 것을 특징으로 하는 실리콘막의 결정화 방법.
  3. 제 2 항에 있어서, 상기 실리콘막을 결정화하는 단계에서,
    레이저 빔을 분리하여 상기 SLS 방법과 다중 스캔(Multiple scan) 방법을 동시에 진행하는 것을 특징으로 하는 실리콘막의 결정화 방법.
  4. 제 1 항에 있어서, 상기 실리콘막을 결정화하는 단계는,
    SLS 방법과 고상 결정화(SPC) 방법을 사용하여 이루어지는 것을 특징으로 하는 실리콘막의 결정화 방법.
  5. 제 1 항에 있어서, 상기 실리콘막을 결정화하는 단계는,
    SLS 방법과 증착(as-deposited) 다결정실리콘 방법을 사용하여 이루어지는 것을 특징으로 하는 실리콘막의 결정화 방법.
  6. 제 1 항에 있어서, 상기 실리콘막을 결정화하는 단계는,
    SLS 방법과 급속열처리(RTA) 방법을 사용하여 이루어지는 것을 특징으로 하는 실리콘막의 결정화 방법.
KR1019970045535A 1997-09-02 1997-09-02 실리콘막의결정화방법 Expired - Fee Related KR100480552B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970045535A KR100480552B1 (ko) 1997-09-02 1997-09-02 실리콘막의결정화방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970045535A KR100480552B1 (ko) 1997-09-02 1997-09-02 실리콘막의결정화방법

Publications (2)

Publication Number Publication Date
KR19990024437A KR19990024437A (ko) 1999-04-06
KR100480552B1 true KR100480552B1 (ko) 2005-05-16

Family

ID=37302554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970045535A Expired - Fee Related KR100480552B1 (ko) 1997-09-02 1997-09-02 실리콘막의결정화방법

Country Status (1)

Country Link
KR (1) KR100480552B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4472073B2 (ja) 1999-09-03 2010-06-02 株式会社半導体エネルギー研究所 表示装置及びその作製方法
US6737672B2 (en) * 2000-08-25 2004-05-18 Fujitsu Limited Semiconductor device, manufacturing method thereof, and semiconductor manufacturing apparatus
KR101101034B1 (ko) 2009-10-27 2011-12-29 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그를 구비하는 유기전계발광 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0531354A (ja) * 1991-08-02 1993-02-09 Seiko Epson Corp レーザ照射装置
JPH05299348A (ja) * 1992-02-20 1993-11-12 Nec Corp 多結晶シリコン薄膜の形成方法
JPH07221017A (ja) * 1994-02-03 1995-08-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH07335547A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH09199417A (ja) * 1996-01-12 1997-07-31 Seiko Epson Corp 半導体膜の結晶化方法、アクティブマトリクス基板、液晶表示装置及びアニール装置
JPH09213630A (ja) * 1996-02-05 1997-08-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0531354A (ja) * 1991-08-02 1993-02-09 Seiko Epson Corp レーザ照射装置
JPH05299348A (ja) * 1992-02-20 1993-11-12 Nec Corp 多結晶シリコン薄膜の形成方法
JPH07221017A (ja) * 1994-02-03 1995-08-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH07335547A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH09199417A (ja) * 1996-01-12 1997-07-31 Seiko Epson Corp 半導体膜の結晶化方法、アクティブマトリクス基板、液晶表示装置及びアニール装置
JPH09213630A (ja) * 1996-02-05 1997-08-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
KR19990024437A (ko) 1999-04-06

Similar Documents

Publication Publication Date Title
KR100379361B1 (ko) 실리콘막의 결정화 방법
US6509212B1 (en) Method for laser-processing semiconductor device
KR100364944B1 (ko) 반도체 박막의 제조 방법
US6741621B2 (en) Laser irradiation apparatus and method of treating semiconductor thin film
US6495405B2 (en) Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films
JP4443646B2 (ja) 多結晶半導体膜の製造方法
US7027022B2 (en) Drive circuit of active matrix type display device having buffer with parallel connected elemental circuits and manufacturing method thereof
US6686978B2 (en) Method of forming an LCD with predominantly <100> polycrystalline silicon regions
JPH01194351A (ja) 薄膜半導体装置
US7087964B2 (en) Predominantly <100> polycrystalline silicon thin film transistor
US6723590B1 (en) Method for laser-processing semiconductor device
KR100269312B1 (ko) 실리콘막의결정화방법및이를이용한박막트랜지스터-액정표시장치(tft-lcd)의제조방법
US20030148566A1 (en) Production method for flat panel display
US7767558B2 (en) Method of crystallizing amorphous silicon and device fabricated using the same
JP2603418B2 (ja) 多結晶半導体薄膜の製造方法
JP2000058478A (ja) エキシマレーザアニール装置および半導体膜の製造方法
KR100480552B1 (ko) 실리콘막의결정화방법
US7083676B2 (en) Method of laser crystallization
KR20010030458A (ko) 액정 디스플레이 패널 제조 방법
KR100304123B1 (ko) 트렌치 구조 및 덮개층을 이용한 박막 트랜지스터 제조방법
KR20030056248A (ko) 레이저를 이용한 실리콘 박막의 결정화 방법
JP4357006B2 (ja) 多結晶半導体薄膜の形成方法及び薄膜トランジスタの製造方法
KR100502336B1 (ko) 실리콘 막의 결정화 방법
KR19980060717A (ko) 실리콘박막의 결정화방법
JPH1116834A (ja) 非単結晶薄膜のレーザー結晶化方法

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20170325

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20170325

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000