KR100709651B1 - 반도체 박막의 제조 방법 및 반도체 박막 제조 장치 - Google Patents

반도체 박막의 제조 방법 및 반도체 박막 제조 장치 Download PDF

Info

Publication number
KR100709651B1
KR100709651B1 KR1020050048302A KR20050048302A KR100709651B1 KR 100709651 B1 KR100709651 B1 KR 100709651B1 KR 1020050048302 A KR1020050048302 A KR 1020050048302A KR 20050048302 A KR20050048302 A KR 20050048302A KR 100709651 B1 KR100709651 B1 KR 100709651B1
Authority
KR
South Korea
Prior art keywords
laser beam
thin film
semiconductor thin
laser
wavelength
Prior art date
Application number
KR1020050048302A
Other languages
English (en)
Other versions
KR20060048219A (ko
Inventor
마사노리 세끼
요시히로 다니구찌
뎅쯔야 이누이
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20060048219A publication Critical patent/KR20060048219A/ko
Application granted granted Critical
Publication of KR100709651B1 publication Critical patent/KR100709651B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/16—Heating of the molten zone
    • C30B13/22—Heating of the molten zone by irradiation or electric discharge
    • C30B13/24—Heating of the molten zone by irradiation or electric discharge using electromagnetic waves
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

적어도 2종의 레이저 빔을 전구체 반도체 박막에 조사하여, 전구체 반도체 박막을 용융 재결정화시켜서 다결정 반도체 영역을 갖는 반도체 박막을 제조하는 방법으로서, 소정의 기준 레이저 빔을 전구체 반도체 박막에 조사하고, 기준 레이저 빔을 조사한 부분의 반사율의 변화에 따라, 레이저 빔의 조사 개시 시간 또는 파워 밀도를 제어한다. 본 발명의 제조 방법에 사용되는 반도체 박막 제조 장치(10)는, 2개 이상의 광원(11, 12), 검지 수단(12), 및 제어 수단(23)을 포함한다. 조사마다의 에너지의 변동에 의해 형성되는 결정 길이는 상이하게 되지 않는다.
기판 복합체, 절연성 기판, 버퍼층, 감쇠기, 균일 조사 광학계

Description

반도체 박막의 제조 방법 및 반도체 박막 제조 장치{METHOD OF FABRICATING A SEMICONDUCTOR THIN FILM AND SEMICONDUCTOR THIN FILM FABRICATION APPARATUS}
도 1은 본 발명의 반도체 박막을 제조하는 제1 방법에 대하여 설명하기 위한 그래프.
도 2는 기판에 제2 레이저 빔을 조사한 다음, 소정의 시간이 경과된 후에 제1 레이저 빔을 조사하는, 기판 온도의 검지 결과를 이용하지 않는 것 이외에는, 제1 방법과 마찬가지로 용융 재결정화를 행한 경우에 수행된 실험 결과에 대하여 나타내는 그래프.
도 3은 본 발명의 반도체 박막을 제조하는 제3 방법에 대하여 설명하기 위한 그래프.
도 4는 본 발명의 반도체 박막의 제조 방법에 적합하게 사용할 수 있는 기판 복합체(5)의 바람직한 일례를 모식적으로 도시하는 도면.
도 5는 본 발명의 반도체 박막 제조 장치(10)의 바람직한 일례를 개략적으로 도시하는 도면.
도 6a 및 도 6b는 종래의 반도체 박막의 제조 방법을 설명하기 위한 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 제1 레이저 빔의 조사 파형
2 : 제2 레이저 빔의 조사 파형
3 : 제1 레이저 빔의 조사 파형
4 : 제2 레이저 빔의 조사 파형
5 : 기판 복합체
6 : 전구체 반도체 박막
7 : 절연성 기판
8 : 버퍼층
10 : 반도체 박막 제조 장치
11 : 제1 레이저 광원
12 : 제2 레이저 광원
13, 14 : 감쇠기
15, 16 : 균일 조사 광학계
17, 18 : 마스크
19 : 스테이지
20 : 결상 렌즈
21 : 미러
22 : 검지 수단
23 : 제어 수단
[특허 문헌 1] WO97/45827
[특허 문헌 2] 일본 특개평6-291034호 공보
[특허 문헌 3] 일본 특개평4-338631호 공보
[특허 문헌 4] 일본 특개평5-235169호 공보
본 정식 출원은, 2004년 6월 7일에 일본 특허청에 출원되고 본 명세서 전체에서 참조로 사용되는 일본 특허 출원 번호 제2004-168616호를 우선권 주장한다.
본 발명은, 에너지 빔, 특히 레이저 빔을 이용한 반도체 박막의 제조 방법 및 그를 위한 제조 장치에 관한 것이다.
다결정 박막 트랜지스터는, 비정질 반도체 박막을 재결정화하여 획득한 다결정 반도체 박막으로 형성한 트랜지스터에 대응한다. 그러한 다결정 박막 트랜지스터는, 비정질 반도체 박막에 직접 트랜지스터를 형성한 대응하는 비정질 박막 트랜지스터에 비해 전계 이동도가 크기 때문에 고속 동작을 기대할 수 있다. 다결정 박막 트랜지스터는, 액정 장치의 구동계뿐만 아니라 유리 기판 상에서의 대규모 집적 회로를 실현할 수 있는 가능성을 갖고 있다.
결정성 실리콘의 박막 트랜지스터를 이용한 경우에는, 예를 들면, 액정 표시 장치의 화소 부분에 스위칭 소자를 형성하는 것뿐만 아니라, 화소 주변 부분에 구동 회로 및 일부의 주변 회로를 형성할 수도 있다. 이들 소자나 회로는 1개의 기판 상에 형성될 수 있다. 이 때문에, 별도 드라이버 IC나 구동 회로 기판을 표시 장치에 더 이상 실장할 필요가 없어져서, 표시 장치를 저가로 제공하는 것이 가능하게 된다.
결정성 실리콘의 박막 트랜지스터를 이용한 경우에서의 다른 장점은, 트랜지스터의 치수를 미세화할 수 있다는 것이다. 화소 부분을 구성하는 스위칭 소자가 작아져서, 표시 장치의 고개구율화를 도모할 수 있다. 이 때문에, 고휘도, 고정밀한 표시 장치를 제공하는 것이 가능하게 된다.
다결정 반도체 박막은, 기상 성장법에 의해 얻어지는 비정질 반도체 박막을, 장시간 동안, 유리의 왜곡점(약 600∼650℃) 이하에서 열 어닐링하거나, 레이저 등의 고에너지 밀도를 갖는 광을 수광하는 광 어닐링법에 의해 얻어진다. 광 어닐링법은 유리 기판의 온도를 왜곡점까지 상승시키지 않고, 반도체 박막에만 높은 에너지를 부여하는 것이 가능하기 때문에, 이동도가 높은 반도체 박막의 결정화에는 매우 효과적이라고 생각된다.
상기 엑시머 레이저를 채용하는 재결정화 기술은 일반적으로 ELA(Excimer Laser Annealing)법이라 부르며, 생산성이 우수한 레이저 결정화 기술로서, 공업적으로 이용되고 있다. ELA법에 따르면 비정질 실리콘 박막을 형성한 유리 기판을 400℃ 정도로 가열한다. 길이 200∼400㎜, 폭 0.2∼1.0㎜ 정도의 선 형상의 엑시머 레이저 빔을 소정 속도로 이동하는 유리 기판 상의 비정질 실리콘 박막에 펄스 방사하는 것이다. 이 방법에 의해, 비정질 실리콘 박막의 두께와 동일한 정도의 평균 입경을 갖는 다결정 실리콘 박막이 형성된다. 이 때, 엑시머 레이저를 조사한 부분의 비정질 실리콘 박막은, 두께 방향 전역에 걸쳐 용융시키는 것이 아니라, 일부의 비정질 영역을 남기고 용융시킨다. 그 때문에 레이저 빔 조사 영역 전면에 걸쳐, 도처에 실리콘의 결정 핵이 발생하여서, 실리콘 박막의 최표층을 향해 실리콘의 결정이 성장한다.
또한 고성능의 표시 장치를 얻기 위해서는, 상기의 다결정 실리콘의 결정 입경을 크게 하고 및/또는 실리콘 결정 방위를 제어하는 것 등이 필요하다. 단결정 실리콘의 성능과 유사한 성능을 갖는 다결정 실리콘 박막을 얻는 것을 목적으로 하여, 수많은 제안이 이루어지고 있다. 이러한 여러가지 접근법 중에서도 특히, 결정을 가로 방향으로 성장시키는 기술(특허 문헌 1 참조)이 공지되어 있다(이하, "수퍼 래터럴 성장법(super lateral growth)"이라 함). 구체적으로는, 수 ㎛ 정도의 아주 미세한 폭의 펄스 레이저를 실리콘 박막에 조사하고, 실리콘 박막을 레이저 조사 영역의 두께 방향 전역에 걸쳐 용융·응고시켜 결정화를 행한다. 용융부와 비용융부 간의 경계가 유리 기판면에 대하여 수직으로 형성되기 때문에, 이에 따라 발생한 결정 핵으로부터의 결정이 모두 가로 방향으로 성장한다. 그 결과, 1 펄스의 레이저 조사에 의해, 유리의 기판면에 대하여 평행하며, 크기가 균일한 바늘 형상의 결정이 얻어진다. 1 펄스의 레이저 조사에 의해 형성되는 결정 길이는 1㎛ 정도이지만 이전 단계의 레이저 조사에 의해 형성된 이전의 바늘 형상의 결정의 일부와 중복되도록 순차적으로 레이저 펄스를 조사해 감에 따라, 이미 성장한 결정을 이어 받아서, 긴 바늘 형상의 결정립(crystal grain)이 얻어지는 등의 특징을 갖고 있다.
상술한 수퍼 래터럴 성장법에 따르면, 1 펄스의 레이저 조사에 의해 형성되는 결정 길이는 1㎛ 정도이다. 도 6a 및 도 6b에 도시한 바와 같이, 결정 길이의 2배 이상의 영역을 용융시킨 경우에는, 용융 영역의 중앙부에 미세한 결정이 형성된다(도 6b). 이 미세한 결정은, 래터럴 성장한 결정이 아니라, 기판 방향으로의 열의 유입에 지배되어서, 기판의 수직 방향으로 성장한 것으로 된다. 용융 영역을 확대함으로써, 결정 길이가 비약적으로 긴 바늘 형상의 결정을 얻을 수는 없다. 따라서, 수퍼 래터럴 성장법에 따르면, 0.4∼0.7㎛ 정도의 매우 미소한 피치로 펄스 레이저 조사를 반복하여 행할 필요가 있다. 이 때문에, 표시 장치 등에 이용하는 기판의 전면에 걸쳐 결정화를 행하기 위해서는 매우 긴 시간이 필요하였다. 따라서, 제조 효율이 매우 나쁘다는 문제가 지적되고 있다.
1 펄스의 레이저 조사에 의해 보다 긴 바늘 형상의 결정을 형성하는 것에 대하여, 기판을 히터로 가열하는 방법이나, 기판 혹은 기초막을 레이저로 가열하는 방법 등의 다양한 방법이 제안되고 있다(예를 들면, 특허 문헌 2를 참조). 그러나, 특허 문헌 2에 기재된 방법은, ZMR(Zone Melting Recrystallization)법(대역 용융 재결정화법) 및, 기판에 수직인 방향으로 결정 성장시키는 방법에 관한 것이지, 래터럴 성장법에 관한 것은 아니다.
일반적으로 레이저 가공 장치는, 설정값의 조사 에너지에 대하여, 실제의 조사 에너지에는 변동이 있다. 이러한 레이저 가공 장치를 이용하여 형성된 결정은, 입경에 변동이 나타날 것이다. 결정 입경을 확대할수록, 그 변동은 현저하게 나타난다. 임의의 결정 입경의 차이는 반도체 장치 특성의 변동을 일으킨다. 자세하게는, 반도체 장치의 제작 위치에 따라, 결정 입경이 상이하면, 특정한 소정의 채널 길이에 대하여, 전자의 이동 방향으로서의 입계 수가 상이해질 것이다. 그 결과 이동도 등의 반도체 장치 특성에 변동이 발생한다.
반도체 박막 표면의 온도를 일정하게 유지하기 위해, 반도체 기판 표면에서의 온도의 변화를 검지함으로써 레이저 광원을 제어하는 기술이 제안되고 있다(예를 들면, 특허 문헌 3을 참조). 이 특허 문헌 3에 기재된 기술은, 레이저 조사부의 온도를 방사 온도계를 이용하여 검지하여, 그 결과에 따라 레이저 빔을 변조하는 것에 관한 것이다. 그러나, 방사 온도 온도계의 응답 속도는, 빠른 것도 수 미리초(ms) 정도 임을 유의한다. 따라서, 수백 나노초(㎱) 또는, 마이크로초(㎲) 정도의 펄스 폭을 갖는 레이저 빔을 이용하는 레이저 가공 위치의 온도 측정에는 적용할 수 없다는 문제점이 있었다.
본 발명은, 상기 과제를 해결하기 위해 이루어진 것으로서, 그 목적은 조사 마다의 에너지의 변동에 의해 형성되는 결정 길이가 상이하게 되지 않는 반도체 박막의 제조 방법, 및 그것을 위한 제조 장치를 제공하는 것이다.
본 발명의 일 양태에 따르면, 다결정 반도체 영역을 갖는 반도체 박막을 제조하는 방법은 적어도 2종의 레이저 빔을 전구체 반도체 박막에 조사하여, 상기 전구체 반도체 박막을 용융 재결정화시키는 것을 포함하며, 소정의 기준 레이저 빔을 전구체 반도체 박막에 조사하고, 상기 기준 레이저 빔을 전구체 반도체 박막에 조사한 부분의 반사율의 변화에 따라, 레이저 빔의 조사 개시 시간 또는 파워 밀도를 제어한다.
각 조사마다 형성되는 결정의 길이가 본 발명에 따라 균일하게 설정되기 때문에, 래터럴 성장 거리에 있어 비약적으로 커진 결정 길이를 갖는 다결정 반도체 영역을 포함하는 반도체 박막을 안정적으로 제조하는 방법, 및 그를 위한 제조 장치가 제공될 수 있다. 본 발명의 제조 방법 및 제조 장치에 의해, 종래에 비해 성능이 향상된 TFT(Thin Film Transistor)를 안정적으로 제조할 수 있다. 수퍼 래터럴 성장 시 피딩 피치가 본 발명의 제조 방법에 따라 비약적으로 증가될 수 있기 때문에, 결정화 과정 시간 또한 비약적으로 감소될 수 있다.
상기 적어도 2종의 레이저 빔은, 전구체 반도체 박막에 흡수 가능한 파장 및 전구체 반도체 박막을 용융 가능한 에너지를 갖는 제1 레이저 빔과, 용융한 전구체 반도체 박막의 재결정화의 과정을 제어 가능한 파장 및 에너지를 갖는 제2 레이저 빔을 포함하는 것이 바람직하다.
본 발명의 반도체 박막의 제조 방법에서는, 상기 기준 레이저 빔이 제2 레이저 빔이다. 상기 제2 레이저 빔의 반사율의 변화에 따라, 제1 또는 제2 레이저 빔의 조사 개시 시간 또는 파워 밀도를 제어하여, 전구체 반도체 박막을 용융 재결정화시키는 것이 바람직하다.
본 발명의 반도체 박막의 제조 방법에서는, 제2 레이저 빔의 반사광의 파워 밀도의 변화에 따라 제1 레이저 빔을 조사하거나, 제2 레이저 빔의 반사광의 파워 밀도의 변화에 따라, 제1 레이저 빔의 파워 밀도를 제어하거나, 또는, 제2 레이저 빔의 반사광의 파워 밀도의 변화에 따라, 제2 레이저 빔의 파워 밀도를 제어하는 것이 바람직하다.
본 발명의 반도체 박막의 제조 방법에서는, 상기 제1 레이저 빔은 자외선 영역 또는 가시 영역의 파장을 가지며, 상기 제2 레이저 빔은 가시 영역 또는 적외선 영역의 파장을 포함하는 것이 바람직하다.
본 발명에 이용되는 제2 레이저 빔은 9㎛∼11㎛의 범위 내의 파장을 갖는 것이 바람직하다.
본 발명의 반도체 박막의 제조 방법에서의 재결정화 시에 성장하는 결정은, 반도체 박막 기판면에 대하여 대략 평행하게 성장되는 것이 바람직하다.
본 발명의 또 다른 양태에 따라, 반도체 박막 제조 장치는, 적어도 2종의 레이저 빔을 전구체 반도체 박막에 조사 가능한 2개 이상의 레이저 광원과, 소정의 기준 레이저 빔을 전구체 반도체 박막에 조사한 부분의 반사율의 변화를 검지 가능한 검지 수단과, 상기 기준 레이저 빔을 전구체 반도체 박막에 조사한 부분의 반사율의 변화에 따라 레이저 빔의 조사 개시 시간 또는 파워 밀도를 제어 가능한 제어 수단을 구비한다.
본 발명의 반도체 박막 제조 장치에서, 상기 2개 이상의 레이저 광원은, 전구체 반도체 박막에 흡수 가능한 파장 및 전구체 반도체 박막을 용융 가능한 에너지를 갖는 제1 레이저 빔을 조사하는 제1 레이저 광원과, 용융한 전구체 반도체 박막의 재결정화의 과정을 제어 가능한 파장 및 에너지를 갖는 제2 레이저 빔을 조사하는 제2 레이저 광원을 포함하는 것이 바람직하다. 검지 수단은, 기준 레이저 빔으로서 제2 레이저 빔이 조사된 부분의 반사율의 변화를 검지한다. 제어 수단은, 제2 레이저 빔을 전구체 반도체 박막에 조사한 부분의 반사율의 변화에 따라 제1 또는 제2 레이저 빔의 조사 개시 시간 또는 파워 밀도를 제어한다.
상기 검지 수단은, 상기 제2 레이저 빔이 조사된 부분에서의 제2 레이저 빔의 반사광의 파워 밀도의 변화를 검지할 수 있는 센서가 바람직하며, 그 중에서도 상기 검지가 가능한 광 센서인 것이 보다 바람직하다.
본 발명의 반도체 박막 제조 장치에서는, 상기 제1 레이저 광원이 자외선 영역 또는 가시 영역의 파장을 갖는 제1 레이저 빔을 조사하는 것이며, 상기 제2 레이저 광원이 가시 영역 또는 적외선 영역의 파장을 갖는 제2 레이저 빔을 조사하는 것인 것이 바람직하다.
본 발명의 반도체 박막 제조 장치에서의 제2 레이저 광원으로부터 조사되는 제2 레이저 빔으로서는, 9㎛∼11㎛의 범위 내의 파장을 갖는 것이 바람직하다.
본 발명의 반도체 박막 제조 장치에 의한 재결정화 시에 성장하는 결정은, 반도체 박막 기판면에 대하여 대략 평행하게 결정 성장되는 것이 바람직하다.
본 발명의 후술될 및 다른 목적, 특징, 양태 및 목적은 첨부된 도면에 관련하여 이루어진 이하 상세한 설명으로부터 보다 명백해질 것이다.
본 발명의 반도체 박막의 제조 방법은, 적어도 2종의 레이저 빔을 전구체 반도체 박막에 조사하고, 전구체 반도체 박막을 용융 재결정화시킴으로써, 다결정 반도체 영역을 갖는 반도체 박막을 제조하는 방법을 전제로 한다. 본 발명에서는 적어도 2종의 레이저 빔이 이용된다. 이 레이저 빔의 종류는, 그 적어도 2종의 레이저 빔들 중 어느 하나의 레이저 빔이 전구체 반도체 박막에 조사됨으로써, 전구체 반도체 박막이 용융 재결정화되어 다결정 반도체 영역이 형성되는 것이면 되며, 특별히 제한되는 것은 아니다. 본 발명의 레이저 빔은 전구체 반도체 박막에 흡수 가능한 파장 및 전구체 반도체 박막을 용융할 수 있는 제1 레이저 빔과, 용융한 전구체 반도체 박막의 재결정화의 과정을 제어 가능한 파장 및 에너지를 갖는 제2 레이저 빔을 포함하는 것이 바람직하다.
본 발명의 반도체 박막의 제조 방법에서 중요한 특징은, 소정의 기준 레이저 빔을 전구체 반도체 박막에 조사한 부분의 반사율의 변화에 따라, 레이저 빔의 조사 개시 시간 또는 파워 밀도를 제어하는 것이다. 본 명세서에서 이용되는, "기준 레이저 빔"은, 상기 적어도 2종의 레이저 빔 중에서 임의로 미리 정해진 레이저 빔이다. 기준 레이저 빔은 전구체 반도체 박막의 용융 재결정화를 위한 레이저 빔의 조사에 앞서, 전구체 반도체 박막에 조사된다. 상기 제1 레이저 빔 및 제2 레이저 빔을 이용하는 경우, 제2 레이저 빔을 기준 레이저 빔으로 하여도 된다. 또한 다른 레이저 빔(제3 레이저 빔)을 기준 레이저 빔으로서 적용 하여도 된다.
본 발명에서, 전구체 반도체 박막의 용융 재결정화에 대한 레이저 빔은, 상기 기준 레이저 빔이 전구체 반도체 박막에 조사된 부분의 반사율의 변화에 따라 제어된다. 본 명세서에서 이용되는, "반사율의 변화"란, 전구체 반도체 박막 상에서의 기준 레이저 빔의 "반사광의 파워 밀도의 변화"를 말한다. "반사광의 파워 밀도의 변화"란, 반사광의 파워 밀도의 절대값의 변화, 혹은 어떤 소정의 시간의 파워 밀도를 기준으로 한 경우의 파워 밀도의 비율의 변화를 말한다. 기준 레이저 빔의 파워 밀도에 변동이 있을 가능성이 있기 때문에, 전구체 반도체 박막 상에서의 기준 레이저 빔의 파워 밀도의 비율의 변화에 따라, 전구체 반도체 박막의 용융 재결정화에 대한 레이저 빔의 조사 개시 시간 또는 파워 밀도가 제어되도록 실현되는 것이 가장 바람직하다.
본 발명에서는, 상기 기준 레이저 빔이 전구체 반도체 박막에 조사된 부분에서의 반사율의 변화에 따라, 용융 재결정화를 위한 레이저 빔의 조사 개시 시간(조사의 타이밍) 또는 이 레이저 빔의 파워 밀도가 제어된다. 전술한 바와 같이 "적어도 2종의 레이저 빔"이 상기 제1 레이저 빔 및 제2 레이저 빔을 포함하는 경우에는, 기준 레이저 빔의 상기 반사율의 변화에 따라 제어되는 것은, 제1 레이저 빔, 또는 제2 레이저 빔 중 어느 것이어도 된다.
본 발명의 반도체 박막의 제조 방법에서는, 재결정화 시에 성장하는 결정은, 바람직하게는, 반도체 박막 기판면에 대하여 대략 평행하게 결정 성장되는 것이다. 본 발명에 따라 각 조사마다 형성된 결정의 길이가 균일하게 설정되기 때문에, 래터럴 성장 거리가 비약적으로 증대된 결정 길이를 가지는 다결정 반도체 영역을 갖는 반도체 박막을 안정적으로 제조하는 방법을 제공할 수 있다. 이러한 본 발명의 제조 방법에 의해, 종래에 비해 성능이 대폭 향상된 TFT를 안정적으로 제조하는 것이 가능하게 된다. 본 발명의 제조 방법에 따르면, 수퍼 래터럴 성장법에서의 피딩(feeding) 피치를 비약적으로 길게 할 수 있기 때문에, 결정화 처리 시간의 비약적인 단축도 가능하게 된다.
적어도 2종의 레이저 빔이, 전구체 반도체 박막에 흡수 가능한 파장 및 전구체 반도체 박막을 용융 가능한 에너지를 갖는 제1 레이저 빔과, 용융한 전구체 반도체 박막의 재결정화의 과정을 제어 가능한 파장 및 에너지를 갖는 제2 레이저 빔을 포함한다. 본 발명의 반도체 박막 제조 방법에서, 상기 제2 레이저 빔을 기준 레이저 빔으로 하여, 제2 레이저 빔의 반사율의 변화에 따라, 제1 또는 제2 레이저 빔의 조사 개시 시간 또는 파워 밀도를 제어하면서 전구체 반도체 박막을 용융 재결정화시킨다. 제3 레이저 빔을 기준 레이저 빔으로 하는 것보다도, 제2 레이저 빔을 기준 레이저 빔으로 사용함으로써, 장치 구조를 간략화할 수 있다는 이점이 있다.
전술한 본 발명의 반도체 박막의 제조 방법 중에서도, 이하의 접근법 (1)∼(3) 중 어느 하나의 양태가, 특히 바람직하다.
(1) 제2 레이저 빔의 반사광의 파워 밀도의 변화에 따라, 제1 레이저 빔을 조사하는 방법(이하, "제1 방법"이라 함),
(2) 제2 레이저 빔의 반사광의 파워 밀도의 변화에 따라, 제1 레이저 빔의 파워 밀도를 제어하는 방법(이하, "제2 방법"이라 함), 및
(3) 제2 레이저 빔의 반사광의 파워 밀도의 변화에 따라, 제2 레이저 빔의 파워 밀도를 제어하는 방법(이하, "제3 방법"이라 함).
이하, 이들 각 방법에 대하여 상술할 것이다.
(1) 제1 방법
도 1은, 본 발명의 반도체 박막의 제조 방법 중, 상기 제1 방법에 대하여 설명하기 위한 그래프이다. 종축에 따라 파워 밀도가 도시되며, 횡축을 따라 시간이 도시된다. 도 1의 그래프에서, 참조 부호 1은 제1 레이저 빔의 조사 파형을 나타내고 있는 한편, 참조 부호 2는 제2 레이저 빔의 조사 파형을 나타내고 있다. 또한, 도 2는, 제2 레이저 빔을 조사한 다음, 이 제2 레이저 빔의 반사율의 변화를 검지하지 않고 제1 레이저 빔의 조사를 행한 경우에 수행되는 실험 결과에 대하여 나타내는 그래프이다. 본 발명에서의 제1 제조 방법에 따르면, 기준 레이저 빔으로서 제2 레이저 빔을 이용하여 비정질 반도체 영역을 갖는 전구체 반도체 박막 기판에 이 제2 레이저 빔을 조사한다. 그리고, 전구체 반도체 박막 상의 제2 레이저 빔의 반사광의 파워 밀도를 검지한 후, 검지된 파워 밀도가 소정값으로 된 시점에서, 제1 레이저 빔을 조사한다. 따라서, 이러한 제1 방법에 의해, 비약적으로 결정 길이가 긴 바늘 형상의 결정을 얻을 수 있다.
용융한 전구체 반도체 박막의 재결정화의 과정을 제어 가능한 파장 및 에너지를 갖는 제2 레이저 빔을, 비정질 반도체 영역을 갖는 전구체 반도체 박막에 조사하면, 전구체 반도체 박막이 가열될 것이다. 제2 레이저 빔의 에너지는 조사마다 변동되므로, 가령 제2 레이저 빔의 발진 시간으로부터 제1 레이저 빔의 발진 시간까지의 지연 시간이 동일하여도, 제1 레이저 빔이 조사될 때의 전구체 반도체 박막 및 전구체 반도체 박막 기판의 온도는 제2 레이저 빔의 조사마다 상이하다. 그 때문에, 도 2에 도시한 바와 같이, 비약적으로 래터럴 결정의 결정 길이를 늘리는 것에 대한 레이저 가공 조건에서, 제1 레이저 빔의 플루언스 에너지가 동일하여도, 제2 레이저 빔의 조사마다 결정 길이가 상이하였다. 특히, 파워 밀도를 P(t), 조사 시간을 t1로 하면, 사각형 파형을 갖는 조사 레이저 빔에 대하여 P(t)=P에 기초하는, 값 P×t1과, 사각형이 아닌 파형을 갖는 조사 레이저 빔에 대한 값
Figure 112006079071453-pat00001
이 동일하더라도, 결정 길이는 제2 레이저 빔의 조사마다 상이하였다. 상술한 바와 같이, 본 발명에서의 제1 방법은 제2 레이저 빔의 조사에 의한 전구체 반도체 박막의 온도의 변화를, 그 관련된 제2 레이저 빔의 파워 밀도의 변화에 의해 검지한 다음, 전구체 반도체 박막 또는 전구체 반도체 박막 기판이 소정의 온도에 도달한 시점에서, 제1 레이저 빔을 조사하는 것을 제시한다. 따라서, 제2 레이저 빔의 조사마다의 에너지의 변동의 영향을 결정이 받기 어려워져서, 조사마다 안정된 결정 길이를 얻을 수 있다.
기준 레이저 빔으로서 식별된 제2 레이저 빔의 조사에 의한 전구체 반도체 박막의 온도 변화는, 상기 제2 레이저 빔의 반사광의 파워 밀도에 의해 검지할 수 있다. 일반적으로, 반도체 재료 및 금속 재료는, 각 파장의 광에 대하여 소정의 반사율을 갖고 있다. 이것은 반사율이 각 재료의 각 파장에서의 굴절률에 의존하기 때문이다. 굴절률은 재료의 온도에 대하여 의존성을 갖고 있다. 그 때문에, 반사율은 온도 의존성을 갖는다. 본 발명자들은, 비정질 반도체 영역을 갖는 전구체 반도체 박막으러부터의, 파장 10.6㎛의 레이저 빔에 대한 반사율은, 실온(25℃), 약 300℃, 및 약 600℃에서 각각 약 16%, 약 19%, 및 약 20%라는 결과를 얻었다. 반사율은 하기에 설명되는 바와 같이 얻어졌다. 비정질 반도체 영역을 갖는 전구체 반도체 박막 기판의 온도를 거의 상승시키지 않을 정도의 파장 대략 10.6㎛을 갖는 레이저 빔을 경사 방향으로 기판에 조사하였다. 그 기판으로부터의 반사 전과 반사 후의 펄스 에너지를 에너지 미터에 의해 측정하였다. 반사 전의 측정값에 대한 반사 후의 측정값의 비율로부터 반사율을 구하였다. 실온 이외의 온도에 대응하는 반사율은 히터로 기판을 가열하면서 측정을 기초하여 구하였다. 측정에 이용한 반도체 박막 기판의 막 구조는, 유리 기판, 1000Å의 산화 규소막(SiO2), 및450Å의 비정질 규소막(a-Si)으로 이루어졌다. 각 온도에서의 제2 레이저 빔의 파워 밀도는, (제2 레이저 빔의 파워 밀도)×(각 온도에서의 반사율)에 의해 구할 수 있다. 제2 레이저 빔이 파워 밀도 8100J/㎡, 펄스 폭(조사 시간) 130㎲를 가진다고 가정하면, 검지되는 제2 레이저 빔의 반사광의 파워 밀도는 실온, 300℃, 및 600℃에서 각각 10.0㎿/㎡, 11.9㎿/㎡, 및 12.5㎿/㎡이다. 그러므로, 예를 들면, 전구체 반도체 박막의 온도가 300℃일 때에 제1 레이저 빔을 조사하는 경우에는, 검지된 제2 레이저 빔의 파워 밀도가 10.0㎿/㎡로부터 11.9㎿/㎡로 변동된 것을 검지할 때에 제1 레이저 빔을 조사해야 한다고 인식된다. 전구체 반도체 박막의 온도가 300℃ 주변인 경우에는, 전구체 반도체 박막의 온도가 매 10℃ 변위될 때마다, 반사광의 파워 밀도는 0.03㎿/㎡ 변위된다. 이 변위량 0.03㎿/㎡을 인식할 때, 제1 레이저 빔의 조사의 타이밍을 제어하는 것이 바람직하다.
이러한 제1 방법에서는, 제1 레이저 빔, 및 제2 레이저 빔의 플루언스 에너지(파워 밀도×조사 시간)는, 상수 값을 취한다. 이 경우, 제1 레이저 빔의 에너지 플루언스는, 1500J/㎡∼3500J/㎡의 범위로부터 선택되며, 2500J/㎡∼3000J/㎡의 범위로부터 선택되는 것이 보다 바람직하다. 이는 제1 레이저 빔의 에너지 플루언스가 1500J/㎡ 미만이면, 결정 길이가 긴 결정립을 형성할 수 없게 되는 경향이 있으며, 제1 레이저 빔의 에너지 플루언스가 3500J/㎡를 초과하면, Si 박막의 박리가 발생하기 쉬워지는 경향이 있기 때문이다. 제2 레이저 빔의 펄스 폭이 130㎲인 경우, 제2 레이저 빔의 에너지 플루언스는, 7500∼10000J/㎡의 범위로부터 선택되는 것이 바람직하며, 8000∼9000J/㎡의 범위로부터 선택되는 것이 보다 바람직하다. 이는 제2 레이저 빔의 에너지 플루언스가 7500J/㎡ 미만이면 결정 길이가 긴 결정립을 형성할 수 없게 되는 경향이 있으며, 제2 레이저 빔의 에너지 플루언스가 10000J/㎡를 초과하면, Si 박막의 박리가 발생하기 쉬워지고, 반도체 박막 기판이 제2 레이저 빔에 의해 변형 및/또는 파손되게 되는 등과 같은 경향이 있기 때문이다.
(2) 제2 방법
본 발명의 제2 방법에 따르면, 도 1에 도시한 바와 같이, 기준 레이저 빔으로서 식별된 제2 레이저 빔을 전구체 반도체 박막에 조사한 다음, 소정의 시간이 경과된 후에, 제1 레이저 빔을 조사한다. 제2 방법은, 전구체 반도체 박막으로부터의 제2 레이저 빔의 반사광의 파워 밀도를 검지하고, 제1 레이저 빔을 조사하기 직전에 검지된 파워 밀도에 따라, 제1 레이저 빔의 파워 밀도를 제어한다는 점에서 전술한 제1 방법과 다르다. 구체적으로는, 검지된 제2 레이저 빔의 반사광의 파워 밀도가 소정의 값보다 작은 경우에는, 제1 레이저 빔의 파워 밀도를 크게 한다. 반대로, 반사광의 검지된 파워 밀도가 소정의 값보다 큰 경우에는, 제1 레이저 빔의 파워 밀도를 작게 한다. 도 2로부터, 제1 레이저 빔의 에너지 플루언스의 증가에 수반하여, 결정 길이가 증가하고 있는 것을 알 수 있다. 제2 방법을 통하여 제2 레이저 빔의 반사광의 파워 밀도의 변동에 따라, 제1 레이저 빔의 파워 밀도를 제어함으로써, 원하는 결정 길이를 갖는 반도체 박막을 제조하는 것이 가능하게 된다.
이러한 제2 방법에서, 제1 레이저 빔의 조사를 개시하는 시점은 고정된다. 제1 레이저 빔의 조사 개시 시점은, 원하는 결정 길이, 제1 레이저 빔의 파워 밀도, 제2 레이저 빔의 파워 밀도, 및 제2 레이저 빔의 펄스 폭에 따라서 결정된다. 상기 소정 시간이 경과되기 전에 조사가 개시되는 경우에는, 결정 길이가 원하는 길이보다 짧아지는 경향이 있다. 제2 레이저 빔의 펄스 폭에 대응하는 시간이 경과한 후에 조사가 개시되는 경우에도, 결정 길이가 원하는 길이보다 짧아지는 경향이 있다.
예를 들면, 원하는 결정 길이를 10㎛ 이상, 제1 레이저 빔의 에너지 플루언스를 3000J/㎡, 제2 레이저 빔의 에너지 플루언스를 8100J/㎡, 및 펄스 폭(조사 시간)을 130㎲로 한 경우, 제1 레이저 빔의 조사 개시 시점은, 제2 레이저 빔의 조사 개시로부터 110㎲∼130㎲의 범위 내의 시점인 것이 바람직하며, 120㎲∼130㎲의 범위 내의 시점인 것이 보다 바람직하다. 이것은 제2 레이저 빔의 조사 개시 후 110㎲ 미만인 시점에서 제1 레이저 빔을 조사 개시하면, 결정 길이가 원하는 길이보다도 짧게 되는 경향이 있기 때문이다. 또한, 제2 레이저 빔의 조사 개시 후 130㎲를 초과한 시점에서 제1 레이저 빔을 조사 개시한 경우에도 결정 길이가 원하는 길이보다 짧아지는 등과 같은 경향이 있기 때문이다.
(3) 제3 방법
도 3은, 본 발명의 반도체 박막의 제조 방법 중, 상기 제3 방법에 대하여 설명하기 위한 그래프이다. 종축에 따라 파워 밀도가 도시되며, 횡축을 따라 시간이 도시된다. 도 3의 그래프에서, 참조 부호 3은 제1 레이저 빔의 조사 파형을 나타내고 있으며, 참조 부호 4는 제2 레이저 빔의 조사 파형을 나타내고 있다. 본 발명의 제3 방법에서는, 도 3에 도시한 바와 같이, 기준 레이저 빔으로서 식별된 제2 레이저 빔을 전구체 반도체 박막에 조사한 다음, 소정의 시간이 경과된 후에, 제1 레이저 빔을 조사하였다. 제3 방법에서는, 전구체 반도체 박막으로부터의 제2 레이저 빔의 반사광의 파워 밀도를 검지하고, 제1 레이저 빔을 조사하기 직전에 검지된 파워 밀도에 따라, 제2 레이저 빔의 파워 밀도를 제어한다는 점에서 전술한 제2 방법과 다르다. 구체적으로는, 검지된 제2 레이저 빔의 반사광의 파워 밀도가 소정의 값보다 작은 경우에는, 제2 레이저 빔의 파워 밀도를 크게한다. 반사광의 파워 밀도가 소정의 값보다 큰 경우에는, 제2 레이저 빔의 파워 밀도를 작게 한다. 도 6b에 도시한 바와 같은 미세한 결정은, 기판 방향으로의 열 유입에 의해 래터럴 성장이 억지됨으로써, 레이저 조사 영역의 중앙부에 형성된다. 따라서, 레이저 조사 영역의 중앙부에 형성되는 미세한 결정의 발생을 억지하여 래터럴 성장 거리를 보다 길게 하기 위해서는, 레이저 조사 영역 중앙부의 응고를 늦출 수 있으면 된다. 제3 방법에서는, 용융 실리콘에의 제2 레이저 빔의 파워 밀도를 제어함으로써, 용융한 실리콘의 재결정화의 과정의 제어(냉각 속도의 조정)를 할 수 있어서, 조사마다 안정된 결정 길이를 얻을 수 있다.
전술한 제2 방법과 마찬가지로 이러한 제3 방법에서도, 제1 레이저 빔의 조사를 개시하는 시점은 고정된다. 제1 레이저 빔의 조사 개시 시점은, 원하는 결정 길이, 제1 레이저 빔의 파워 밀도, 제2 레이저 빔의 파워 밀도, 및 제2 레이저 빔의 펄스 폭에 따라서 결정된다. 상기 소정 시간이 경과되기 전에 조사가 개시되는 경우에는, 결정 길이가 원하는 길이보다 짧아지는 경향이 있다. 제2 레이저 빔의 펄스 폭에 대응하는 시간이 경과한 후에 조사가 개시되는 경우에도 결정 길이가 원하는 길이보다 짧아지는 경향이 있다.
예를 들면, 원하는 결정 길이를 10㎛ 이상, 제1 레이저 빔의 에너지 플루언스를 3000J/㎡, 제2 레이저 빔의 에너지 플루언스를 8100J/㎡, 및 펄스 폭(조사 시간)을 130㎲로 한 경우, 제1 레이저 빔의 조사 개시 시점은, 제2 레이저 빔의 조사 개시 후, 110㎲∼130㎲의 범위 내의 시점인 것이 바람직하며, 120㎲∼130㎲의 범위 내의 시점인 것이 보다 바람직하다. 이것은, 제2 레이저 빔의 조사 개시 후 110㎲ 미만인 시점에서 제1 레이저 빔을 조사가 개시되면, 결정 길이가 원하는 길이보다도 짧아지게 되는 등의 경향이 있기 때문이다. 또한, 제2 레이저 빔의 조사 개시 후 130㎲를 초과한 시점에서 제1 레이저 빔을 조사를 개시한 경우도, 결정 길이가 원하는 길이보다 짧아지는 경향이 있기 때문이다.
본 발명의 반도체 박막의 제조 방법에서는, 적어도 2종의 레이저 빔이 상술한 바와 같이 제1 레이저 빔 및 제2 레이저 빔을 포함하는 경우, ㎱∼㎲ 정도의 매우 짧은 기간에 큰 에너지를 박막에 인가할 수 있으며, 자외선 영역의 광은 실리콘 박막에 잘 흡수되기 때문에, 자외선 영역의 파장을 갖는 제1 레이저 빔을 이용하는 것이 바람직하다. 본 명세서에서 사용되는, "자외선 영역의 파장"이란, 1㎚ 이상 400㎚ 미만의 파장을 칭한다. 이러한 제1 레이저 빔으로서는, 예를 들면, 엑시머 레이저, YAG 레이저 등의 각종 고체 레이저 등이 채용할 수 있다. 특히, 파장 308㎚을 가지는 엑시머 레이저가 바람직하다.
상술한 바와 같이, 적어도 2종의 레이저 빔이 상기 제1 레이저 빔 및 제2 레이저 빔을 포함하는 경우, 상기 제2 레이저 빔을 통해 용융된 실리콘의 재결정화의 과정을 제어할 수 있어야 한다. 즉, 제2 레이저 빔이 비정질 반도체 영역을 갖는 전구체 반도체 박막 기판을 가열할 수 있으며, 용융 실리콘에 흡수될 수 있을 필요가 있다. 따라서, 가시 영역 또는 적외선 영역의 파장을 갖는 레이저 빔(가시 영역으로부터 적외선 영역의 파장을 갖는 레이저 빔)이 바람직하다. 본 명세서에서 사용되는, "가시 영역의 파장"이란 400㎚ 이상 750㎚ 미만의 파장을 칭한다. "적외선 영역의 파장"이란 750㎚ 이상 1㎜ 이하의 파장을 말한다. 이러한 제2 레이저 빔으로서는, 532㎚의 파장을 갖는 YAG 레이저, 및 1064㎚의 파장을 갖는 YAG 레이저 빔, 또는 9㎛∼11㎛의 범위의 파장(특히, 10.6㎛의 파장)을 갖는 CO2 레이저빔이 특히 적절하다. 파장이 532㎚, 및 1064㎚인 광에 대한 액체 실리콘의 흡수율은 약 60%(특허 문헌 4를 참조)이다. 파장이 10.6㎛인 광에 대한 액체 실리콘의 흡수율은 약 10%∼20%(본 발명의 본 발명자들이 수행한 실험 결과)이다. 따라서, 제3 방법에서는, 용융 실리콘에 대한 흡수율이 큰, 파장이 532㎚, 및 1064㎚인 레이저를 채용하는 것이다.
본 발명의 제조 방법에 이용하는 전구체 반도체 박막으로서는, 비정질 반도체 혹은 결정성 반도체이면 특별히 한정되지 않으며, 임의의 반도체 재료를 이용할 수 있다. 전구체 반도체 박막의 재질의 구체예로서는, 종래부터 액정 표시 소자의 제조 공정에서 이용되고 있으며, 제조가 용이하다는 사실 때문에, 수화된 비정질 실리콘(a-Si:H) 등의 비정질 실리콘을 포함하는 재질이 바람직하다. 이러한 재질은 비정질 실리콘을 포함하는 재질을 포함하지만 이에 한정되는 것은 아니다. 다소 결정성이 떨어지는 다결정 실리콘을 포함하는 재질, 또는 미소 결정 실리콘을 포함하는 재질이 이용될 수 있다. 또한, 전구체 반도체 박막의 재질은, 실리콘만으로 이루어지는 재질에 한정되는 것은 아니다. 게르마늄 등의 다른 원소를 포함한 실리콘을 주성분으로 하는 재질이 채용될 수 있다. 예를 들면, 게르마늄을 첨가함으로써 전구체 반도체 박막의 금지대(forbidden band) 폭을 임의로 제어할 수 있다.
전구체 반도체 박막의 두께는, 특별히 제한되는 것은 아니지만, 30㎚∼200㎚의 범위가 바람직하다. 이는 전구체 반도체 박막이 지나치게 얇으면, 균일한 두께로 막이 성장하기가 곤란해질 수 있기 때문이다. 또한, 전구체 반도체 박막이 지나치게 두꺼우면, 막이 성장하는 데 걸리는 시간이 길어질 수 있다.
전구체 반도체 박막은, 통상적으로, 절연성 기판 상에 형성된 구조물(본 명세서에서는 "기판 복합체"라 함)의 형태로, 본 발명의 제조 방법에 적용된다. 도 4는, 본 발명의 반도체 박막의 제조 방법에 적합하게 사용할 수 있는 기판 복합체(5)의 바람직한 일례를 모식적으로 도시한다. 이러한 기판 복합체(5)에서, 전구체 반도체 박막(6)은, 예를 들면, CVD(Chemical Vapor Deposition)법에 의해 절연성 기판(7) 상에 형성된다.
절연성 기판(7)으로서는, 유리나 석영 등을 포함하는 재질로 형성된 공지의 기판을 적합하게 이용할 수 있다. 저가인 점, 대면적의 절연성 기판을 용이하게 제조할 수 있는 점에서, 유리의 절연성 기판을 이용하는 것이 바람직하다. 절연성 기판의 두께는, 특별히 제한되는 것은 아니지만, 0.5㎜∼1.2㎜인 것이 바람직하다. 이는 절연성 기판의 두께가 0.5㎜ 미만이면, 절연성 기판이 깨어지기 쉽기 때문이다. 또한 고평탄성의 기판을 제조하는 것이 곤란해질 수 있다. 또한 절연성 기판의 두께가 1.2㎜를 초과하면, 표시 소자를 형성하였을 때에 기판이 과도하게 두껍거나, 지나치게 무거울 수 있다.
상기 기판 복합체(5)에서, 전구체 반도체 박막(6)은, 절연성 기판(7) 상에 버퍼층(8)을 개재하여 형성되어 이루어지는 것이 바람직하다. 버퍼층(8)을 형성함으로써, 레이저 빔에 의한 용융, 재결정화 시에, 용융한 전구체 반도체 박막(6)의 열 영향이 유리 절연성 기판에 못 미치게 할 수 있다. 또한 유리 기판인 절연성 기판(7)으로부터 전구체 반도체 박막(6)으로의 불순물 확산을 방지할 수 있다. 버퍼층(8)은, 해당 분야에서 종래부터 이용되고 있는 산화 실리콘, 질화 실리콘 등의 재료를 이용하여 예를 들면 CVD법 등에 의해 형성할 수 있으며, 특별히 제한되는 것은 아니다. 버퍼층(8)의 두께는, 특별히 제한되는 것은 아니지만, 100㎚∼500㎚인 것이 바람직하다. 이는 버퍼층이 지나치게 얇으면, 불순물 확산 방지 효과가 불충분할 우려가 있기 때문이다. 또한, 버퍼층이 층이 지나치게 두꺼우면, 성막에 지나치게 시간이 걸리는 경향이 있기 때문이다.
본 발명은 또한, 반도체 박막 제조 장치도 제공한다. 이러한 본 발명의 반도체 박막 제조 장치는, 적어도 2종의 레이저 빔을 전구체 반도체 박막에 조사 가능한 2개 이상의 레이저 광원, 소정의 기준 레이저 빔을 전구체 반도체 박막에 조사한 부분의 반사율의 변화를 검지 가능한 검지 수단, 및 상기 기준 레이저 빔을 전구체 반도체 박막에 조사한 부분의 반사율의 변화에 따라 레이저 빔의 조사 개시 시간 또는 파워 밀도를 제어 가능한 제어 수단을 구비한다. 본 발명의 반도체 박막 제조 장치에서, "적어도 2종의 레이저 빔", "기준 레이저 빔", "반사율의 변화" 등의 용어는, 반도체 박막의 제조 방법의 설명에서 전술한 바와 같다. 이러한 반도체 박막 제조 장치를 이용함으로써, 전술한 본 발명의 반도체 박막의 제조 방법을 적합하게 행할 수 있다. 재결정화 시에 성장하는 결정은, 바람직하게는, 반도체 박막 기판면에 대하여 대략 평행하게 결정 성장된다. 본 발명의 반도체 박막 제조 장치에 따르면, 조사마다의 에너지의 변동에 의해 형성되는 결정 길이가 상이하게 되지 않으면서, 래터럴 성장 거리가 비약적으로 증대된 결정 길이의 다결정 반도체 영역을 갖는 반도체 박막을 안정적으로 제조할 수 있다. 결과적으로, 종래에 비해 성능이 대폭 향상된 TFT를 안정적으로 제조하는 것이 가능하게 된다.
도 5는, 본 발명의 반도체 박막 제조 장치(10)의 바람직한 일례를 개략적으로 도시한다. 본 발명의 반도체 박막 제조 장치(10)는 전구체 반도체 박막에 흡수 가능한 파장 및 전구체 반도체 박막을 용융 가능한 에너지를 갖는 제1 레이저 빔을 조사하는 제1 레이저 광원(제1 레이저 발진기)(11)에 대응하는 적어도 2개의 레이저 광원과, 용융한 전구체 반도체 박막의 재결정화의 과정을 제어 가능한 파장 및 에너지를 갖는 제2 레이저 빔을 조사하는 제2 레이저 광원(제2 레이저 발진기)(12)을 갖고, 기준 레이저 빔으로서 식별되는 제2 레이저 빔이 조사된 부분의 반사율의 변화를 검지 가능한 검지 수단(22), 및 제2 레이저 빔을 전구체 반도체 박막에 조사한 부분의 반사율의 변화에 따라 제1 또는 제2 레이저 빔의 조사 개시 시간 또는 파워 밀도를 제어 가능한 제어 수단(23)을 기본적으로 구비한다. 도 5의 반도체 박막 제조 장치(10)는 해당 분야에서 종래부터 널리 이용되고 있는 공지되어 있는 레이저 광원, 및 각종 광학 부품, 검지 수단 및 제어 수단을 적절하게 조합함으로써 적합하게 실현할 수 있다.
도 5의 반도체 박막 제조 장치(10)는 제1 레이저 광원(11)으로부터 방사된 제1 레이저 빔은, 감쇠기(13), 균일 조사 광학계(15), 마스크(17), 결상 렌즈(20)를 통과하여, 기판 복합체(31) 상에 조사되도록 구성된다. 기판 복합체(31)는, XY 방향으로 소정의 속도로 이동 가능한 스테이지(19) 상에 재치된다.
제1 레이저 광원(11)은, 전구체 반도체 박막에 흡수 가능한 파장을 갖고 전구체 반도체 박막을 용융 가능한 레이저 빔을 조사할 수 있는 것이면, 특별히 제한되는 것은 아니다. ㎱∼㎲ 정도의 매우 짧은 시간에 큰 에너지를 박막에 인가할 수 있으며, 자외선 영역의 광은 실리콘 박막에 잘 흡수되는 견지에서, 제1 레이저 광원(11)은 자외선 영역의 파장을 갖는 레이저 빔을 발진 가능한 것이 바람직하다. 이러한 제1 레이저 광원으로서는, 예를 들면, 엑시머 레이저 및 YAG 레이저 등의 자외선 레이저가 사용될 수 있다. 특히, 파장이 308㎚인 엑시머 레이저 빔을 발진할 수 있는 레이저 광원이 바람직하다. 또한, 제1 레이저 광원은 펄스 상태의 에너지 빔을 방사하는 것이 바람직하다.
제1 레이저 광원(11)으로부터 방사된 레이저 빔은, 제1 레이저 광로에 설치된 감쇠기(13)에 의해, 소정의 광 에너지로 감쇠되어, 파워 밀도가 조정된다. 그 후, 제1 레이저 빔은, 균일 조사 광학계(15)에 의해 파워 밀도 분포가 균일화되어 적당한 치수로 정형되어서, 마스크(17)의 패턴 형성면에 균일하게 조사된다. 마스크(17)의 상은, 결상 렌즈(20)에 의해, 기판 복합체(31) 상에 소정 배율(예를 들면, 1/4)로 결상된다. 또한, 레이저 빔을 반사하기 위해 제1 레이저 광로에 설치된 미러(21)는, 위치 및 수량에 제한은 없으며, 장치의 광학계, 및 구성 설계에 따라 적절하게 배치하는 것이 가능하다.
도 5의 반도체 박막 제조 장치(10)에서는, 제2 광원(12)으로부터 방사된 제2 레이저 빔이, 감쇠기(14), 균일 조사 광학계(16), 마스크(18), 및 결상 렌즈(24)가 구성하는 제2 레이저 광로를 통과하여, 기판 복합체(31) 상에 조사된다.
제2 레이저 광원(12)은, 용융한 전구체 반도체 박막의 재결정화의 과정을 제어 가능한 파장 및 에너지를 갖는 레이저 빔을 발진 가능한 것이면, 특별히 제한되는 것은 아니다. 용융된 실리콘의 재결정화의 과정을 제어할 수 있음과 함께 전구체 반도체 박막을 가열할 수 있으며, 또한 용융 실리콘에 잘 흡수될 수 있다는 견지에서, 제2 레이저 광원(12)은 가시 영역 또는 적외선 영역의 파장을 갖는 레이저 빔(가시 영역으로부터 적외선 영역 까지의 파장을 갖는 레이저 빔)을 발진 가능한 광원이 바람직하다. 예를 들면, 532㎚의 파장을 갖는 YAG 레이저, 1064㎚의 파장을 갖는 YAG 레이저, 또는 9㎛∼11㎛의 범위의 파장(특히, 10.6㎛의 파장)을 갖는 CO2 레이저가 바람직하다.
제2 레이저 광원(12)으로부터 방사된 레이저 빔은, 제2 레이저 광로에 설치된 감쇠기(14)에 의해, 소정의 광 에너지로 감쇠되어, 파워 밀도가 조정된다. 그 후, 제2 레이저 빔은, 균일 조사 광학계(16)에 의해 파워 밀도 분포가 균일화되어 적당한 치수로 정형되어서, 마스크(18)의 패턴 형성면에 균일하게 조사된다. 마스크(18)의 상은, 결상 렌즈(24)에 의해, 기판 복합체(31) 상에 소정 배율로 결상된다. 레이저 빔을 반사하기 위해 제2 레이저 광로에 설치된 미러(21)는, 위치 및 수량에 제한은 없으며, 장치의 광학계 및 구성 설계에 따라 적절하게 배치하는 것이 가능하다.
검지 수단(22)은, 전구체 반도체 박막 상에서의 제2 레이저 빔의 반사광의 파워 밀도를 계측할 수 있도록 구성되어 있다. 검지 수단(22)은 상기 파워 밀도를 계측 가능한 것이면 특별히 제한되는 것은 아니다. 광 센서, 초전 센서 등, 종래에 이용된 공지의 검지 수단을 이용할 수 있다. 특히, 고속 응답성이 우수한 광 센서가 바람직하다.
광 센서는 특별히 제한되는 것은 아니며, 감광부가 Si에 의해 구성되는 광 센서가 이용될 수 있다. 제2 광원으로서 파장 1064㎚의 YAG 레이저를 이용한 경우에는, 감광부가 AgOCs 혹은 InGaAs에 의해 구성되어 있는 것이 바람직하다. 제2 광원으로서 파장 10.6㎛의 CO2 레이저를 이용한 경우에는, 감광부가 HdCdZnTe에 의해 구성되는 것이 바람직하다.
광 센서는, 또한 그 계측 결과를, 전압값으로 하여 제어 수단(23)에 출력할 수 있는 구성으로 한 것이 바람직하다. 광 센서는, 소정의 레이저 내력(resistance)을 갖기 때문에, 감쇠 광학계(도시 생략)를 갖는 것이 바람직하다. 또한, 반도체 기판(31)이 10℃ 온도 변화될 때마다 광 센서의 출력치인 전압값이 노이즈 성분의 진동의 폭 이상 변위되게 한 제어 회로를 갖고 있는 것이 바람직하다.
제어 수단(23)은, 검지 수단(22)에 의해 검지된, 제2 레이저 빔을 전구체 반도체 박막에 조사한 부분의 반사율의 변화에 따라 제1 또는 제2 레이저 빔의 조사 개시 시점 또는 파워 밀도를 제어 가능한 것이면, 특별히 제한되지는 않는다. 구체적으로는, 전술한 본 발명의 반도체 박막의 제1 내지 제3 제조 방법 중, 어느 양태에 적용시킬지에 따라, 상이한 구성을 채용한다. 예를 들면, 제1 방법에 대응하는 반도체 박막 제조 장치에서의 제어 수단은, 검지 수단에 의해 검지된 제2 레이저 빔의 반사광의 파워 밀도의 변화에 따라, 제1 레이저 빔의 조사의 타이밍을 제어할 수 있도록 실현된다. 제2 방법에 대응하는 반도체 박막 제조 장치에서의 제어 수단은, 검지 수단에 의해 검지된 제2 레이저 빔의 반사광의 파워 밀도의 변화에 따라, 제1 레이저 빔의 파워 밀도를 제어할 수 있도록 실현된다. 제3 방법에 대응하는 반도체 박막 제조 장치에서의 제어 수단은, 검지 수단에 의해 검지된 제2 레이저 빔의 반사광의 파워 밀도의 변화에 따라, 제2 레이저 빔의 파워 밀도를 제어할 수 있도록 실현된다. 전술한 바와 같은 제어 수단은, 종래 공지의 적절한 제어 수단을 이용하거나, 혹은 조합함으로써, 실현할 수 있다. 제어 수단(23)은, 도시하지 않은 상기 스테이지 위치의 제어, 레이저 조사 목표 위치의 기억, 장치 내부의 온도 제어, 및 장치 내부의 분위기 제어를 행하도록 실현되어 있어도 된다.
검지 수단으로서, 제2 레이저 빔의 반사광의 파워 밀도를 검지하는 광 센서 등을 예시하였지만, 본 발명의 반도체 박막 제조 장치에서의 검지 수단은, 전구체 반도체 박막 상의 기준 레이저 빔이 조사된 부분에서의 반사율의 변화를 검지할 수 있는 임의의 검지 수단일 수 있다. 또한, 본 발명의 장치는 제3 레이저 빔을 조사 가능한 레이저 광원(제3 레이저 광원)을 더 구비할 수 있다. 이러한 제3 레이저 빔을 기준 레이저 빔으로서 이용하고, 이 제3 레이저 빔의 파장에 대응하여 검지 가능한 광 센서 등을 이용하도록 하여도 된다. 이러한 경우, 전구체 반도체 박막의 온도 변화에 대하여 보다 반사율이 크게 변화되는 파장을 갖는 레이저 빔이 이용된다. 예를 들면, 기준 레이저 빔으로서 532㎚의 파장을 갖는 YAG 레이저와 10.6㎛의 파장을 갖는 탄산가스 레이저의 비교 실험을 행하였다. 본 발명의 본 발명자들은, 전구체 반도체 박막의 온도가 300℃ 주변인 경우, 전구체 반도체 박막 기판의 온도가 약 10℃ 변위될 때마다, 반사율의 변화량은 각각 0.07% 및 0.09%가 되었음을 식별하였다. 단위 온도당 반사율의 변화량이 큰 쪽이, 온도차를 더 쉽게 검지할 수 있기 때문에, 탄산가스 레이저가 보다 바람직하다. 이 경우, 감광부가 HdCdZnTe에 의해 형성된 광센서를 이용하는 것이 바람직하다.
이하 설명도리 실시예를 기초로 하여 본 발명을 보다 상세히 설명할 것이다. 본 발명은 이들에 한정되는 것은 아니라고 이해되어야 한다.
<예 1>
도 5에 도시한 바와 같은 구성의 반도체 박막 제조 장치를 이용하여, 기준 레이저 빔으로서, 기판면 상에서의 사이즈가 5.5㎜×5.5㎜로 되도록 사각형으로 정형된 제2 레이저 빔을 기판 복합체 상에 경사 입사시키도록 조사하였다. 제2 레이저 빔의 반사광의 파워 밀도의 변화에 따라, 기판면 상에서의 사이즈가 40㎛×500㎛로 되도록 사각형으로 정형된 제1 레이저 빔을 수직 방향으로부터 입사시키도록 조사하였다. 제1 레이저 빔으로서는, 펄스 상태의 에너지를 방사하는 파장 308를 갖는의 엑시머 레이저를 이용하였다. 제2 레이저 빔으로서는, 펄스 상태의 에너지를 방사하는 파장 10.6㎛를 갖는 탄산가스 레이저를 이용하였다. 또한, 제1 레이저 빔의 에너지 플루언스를 3000J/㎡로 설정하였다. 제2 레이저 빔의 에너지 플루언스는 8100mJ/㎡으로 설정하였다. 펄스 폭(조사 시간)은 130㎲로 설정하였다.
제2 레이저 빔의 반사광의 파워 밀도는, 광 센서(PD-10 Series Photovoltaic CO2 Laser Detectors, Vigo System사제, 감광부 형성 재료 : HdCdZnTe, 상승 시간 : 약 1㎱ 이하)를 이용하여, 그 전압값의 변화에 기초하여 검지되도록 하였다. 광 센서에 의한 검지 결과는, 전압값으로서 제어 수단에 출력되도록 하였다. 이러한 광 센서의 검지 결과의 출력에 기초하여, 제어 수단에 의해, 제1 레이저 빔의 조사 타이밍을 제어하도록 하였다.
<예 2>
제1 레이저 빔을 조사하기 직전의 상술한 광 센서의 검지 결과에 따라 제1 레이저 빔의 방사 에너지의 설정을 변경할 수 있도록 구현된 제어 수단을 구비하는 것 이외에는, 예 1에서 이용한 것과 마찬가지의 반도체 박막 제조 장치를 이용하여, 반도체 박막을 제조하였다.
도 1에 도시한 바와 같이, 기판 복합체 상에 제2 레이저 빔을 조사한 다음, 소정의 시간이 경과된 후(제2 레이저 빔의 조사 개시 시부터 120㎲ 후)에 제1 레이저 빔을 조사하였다. 이 때, 제1 레이저 빔의 조사 에너지는 제1 레이저 빔을 조사하기 직전의 광 센서(22)의 검출 결과에 따라 설정하도록 하여, 파워 밀도를 제어하였다. 예를 들면, 제2 레이저 빔의 반사광의 파워 밀도가 62.3㎿/㎡보다 작은 경우에는, 제1 레이저 빔의 에너지 플루언스를 3000J/㎡보다 크게 하였다.
<예 3>
제1 레이저 빔이 조사되기 직전의 반사광의 파워 밀도 변화와 제1 레이저 빔 조사에 의해 실리콘이 용융된 것을 검지할 수 있는 광 센서을 구비하는 이외에는, 예 1에서 이용한 것과 마찬가지의 반도체 박막 제조 장치를 이용하여, 반도체 박막을 제조하였다. 또한, 제어 수단은 제1 레이저 빔을 조사하기 직전의 상기 광 센서의 검지 결과에 따라 제2 레이저 빔의 파워 밀도를 제어할 수 있도록 구현하였다.
도 3에 도시한 바와 같이, 기판 복합체 상에 제2 레이저 빔을 조사한 다음, 소정의 시간이 경과된 후(제2 레이저 빔의 조사 개시 시부터 120㎲ 후)에 제1 레이저 빔을 조사하였다. 이 때, 제1 레이저 빔에 의해 전구체 반도체 박막을 용융시킨 후에, 제2 레이저 빔의 파워 밀도를 변조시켰다.
<비교예 1>
비교를 위해, 검지 수단과 제어 수단을 구비하지 않는 것 이외에는, 제1 실시예에서 이용한 것과 마찬가지의 종래의 반도체 박막 제조 장치를 이용하여, 반도체 박막을 제조하였다.
기판 복합체 상에 제2 레이저 빔을 조사한 다음, 소정의 시간이 경과된 후(제2 레이저 빔의 조사 개시 시부터 120㎲ 후)에 제1 레이저 빔을 조사하였다. 제1 레이저 빔의 에너지 플루언스를 3000J/㎡, 제2 레이저 빔의 에너지 플루언스를 8100J/㎡, 및 펄스 폭(조사 시간)을 130㎲로 설정하였다.
래터럴 성장 거리(㎛)
예 1 17~18
예 2 17~18
예 3 17~18
비교예 1 12~18
상기 표 1은 전술한 예1 내지 예 3 및, 비교예 1에 의해 얻어진 반도체 박막의 래터럴 성장 거리를 나타낸다. 본 발명의 제조 방법에 따라, 비약적으로 긴 결정 길이를 안정적으로 얻는 것이 가능하게 되었음을 표 1로부터 알 수 있다.
종래에는 조사마다 결정 길이가 상이하면, 결정화부를 활성층으로 하는 반도체 장치를 제작한 경우, 그 특성, 특히 이동도가 조사마다 상이하다는 문제가 발생하고 있었다. 이것은, 형성된 결정 길이가 원하는 결정 길이 이하이면, 채널부의 전자 이동 방향으로 대하여 결정 입계가 존재하는 경우가 있기 때문이다. 또한, 형성되는 결정 길이가 피딩 피치 이하로 되면, 1회 이전의 조사에 의해 형성된 결정을 이어받을 수 없게 된다. 그러므로, 피딩 피치는 수퍼 래터럴 성장에서 형성된 최단 결정 길이에 기초하여 결정된다. 따라서, 피딩 피치는 표 1의 비교예에서의 최단의 결정 길이인 12㎛에 기초하여 피딩 피치를 결정할 필요가 있었다. 대조적으로, 본 발명의 방법에 따르면, 최단의 결정 길이인 17㎛에 기초하여 피딩 피치를 결정할 수 있다. 이것은, 본 발명이 종래예에 비해 보다 긴 피딩 피치를 설정할 수 있으므로, 적은 조사 횟수로 긴 결정을 얻을 수 있다는 것을 의미한다.
본 발명에 따르면, 조사마다의 에너지의 변동에 의해 형성되는 결정 길이가 상이하게 되지 않으며, 래터럴 성장 거리가 비약적으로 증대된 결정 길이의 다결정 반도체 영역을 갖는 반도체 박막을 안정적으로 제조하는 방법, 및 그것을 위한 제조 장치를 제공할 수 있다. 이러한 본 발명의 제조 방법, 제조 장치에 의해, 종래에 비해 성능이 대폭 향상된 TFT를 안정적으로 제조하는 것이 가능하게 된다. 또한, 본 발명의 제조 방법에 따르면, 수퍼 래터럴 성장법에서의 피딩 피치를 비약적으로 길게 할 수 있기 때문에, 결정화 처리 시간의 비약적인 단축도 가능하게 된다.
본 발명이 상세하게 설명되고 예시되었지만, 단지 설명 및 예일 뿐이고 이에 한정되지 않는다는 것은 자명하며, 본 발명의 사상 및 범위는 단지 첨부된 청구범위에 의해 한정된다.

Claims (18)

  1. 적어도 2종의 레이저 빔을 전구체 반도체 박막에 조사하여, 상기 전구체 반도체 박막을 용융 재결정화시킴으로써 다결정 반도체 영역을 갖는 반도체 박막을 제조하는 방법으로서,
    상기 적어도 2종의 레이저 빔 중 하나를 기준 레이저 빔으로 하여 상기 기준 레이저 빔을 전구체 반도체 박막에 조사하고, 상기 기준 레이저 빔을 조사한 부분의 반사율의 변화에 따라, 레이저 빔의 조사 개시 시간 또는 파워 밀도를 제어하는
    반도체 박막의 제조 방법.
  2. 제1항에 있어서,
    상기 적어도 2종의 레이저 빔은, 상기 전구체 반도체 박막에 흡수 가능한 파장 및 상기 전구체 반도체 박막을 용융 가능한 에너지를 갖는 제1 레이저 빔과, 용융한 전구체 반도체 박막의 재결정화의 과정을 제어 가능한 파장 및 에너지를 갖는 제2 레이저 빔을 포함하는 반도체 박막의 제조 방법.
  3. 제2항에 있어서,
    상기 기준 레이저 빔이 제2 레이저 빔이며, 상기 제2 레이저 빔의 반사율의 변화에 따라, 상기 제1 또는 제2 레이저 빔의 조사 개시 시간 또는 파워 밀도를 제어하여, 상기 전구체 반도체 박막을 용융 재결정화시키는 반도체 박막의 제조 방법.
  4. 제2항에 있어서,
    상기 제2 레이저 빔의 반사광의 파워 밀도가 소정의 값이 되는 시점에서, 상기 제1 레이저 빔을 조사하는 반도체 박막의 제조 방법.
  5. 제2항에 있어서,
    상기 제2 레이저 빔의 반사광의 파워 밀도의 변화에 따라, 상기 제1 레이저 빔의 파워 밀도를 제어하는 반도체 박막의 제조 방법.
  6. 제2항에 있어서,
    상기 제2 레이저 빔의 반사광의 파워 밀도의 변화에 따라, 상기 제2 레이저 빔의 파워 밀도를 제어하는 반도체 박막의 제조 방법.
  7. 제2항에 있어서,
    상기 제1 레이저 빔은 자외선 영역의 파장을 갖고, 상기 제2 레이저 빔은 가시 영역 또는 적외선 영역의 파장을 갖는 반도체 박막의 제조 방법.
  8. 제2항에 있어서,
    상기 제1 레이저 빔은 가시 영역의 파장을 갖고, 상기 제2 레이저 빔은 가시 영역 또는 적외선 영역의 파장을 갖는 반도체 박막의 제조 방법.
  9. 제2항에 있어서,
    상기 제2 레이저 빔이 9㎛∼11㎛의 범위 내의 파장을 갖는 반도체 박막의 제조 방법.
  10. 제1항에 있어서,
    재결정화 시에 성장하는 결정은, 반도체 박막 기판면에 대하여 평행하게 성장되는 반도체 박막의 제조 방법.
  11. 제1항의 반도체 박막의 제조 방법에 사용되는 반도체 박막 제조 장치로서,
    적어도 2종의 레이저 빔을 전구체 반도체 박막에 조사 가능한 2개 이상의 레이저 광원과,
    상기 적어도 2종의 레이저 빔 중 하나를 기준 레이저 빔으로 하여 상기 기준 레이저 빔을 기준 레이저 빔을 전구체 반도체 박막에 조사한 부분의 반사율의 변화를 검지 가능한 검지 수단과,
    상기 기준 레이저 빔을 상기 전구체 반도체 박막에 조사한 부분의 반사율의 변화에 따라 레이저 빔의 조사 개시 시간 또는 파워 밀도를 제어하는 제어 수단
    을 구비하는 반도체 박막 제조 장치.
  12. 제11항에 있어서,
    상기 2개 이상의 레이저 광원은, 상기 전구체 반도체 박막에 흡수 가능한 파장 및 상기 전구체 반도체 박막을 용융 가능한 에너지를 갖는 제1 레이저 빔을 조사하는 제1 레이저 광원과, 용융한 전구체 반도체 박막의 재결정화의 과정을 제어 가능한 파장 및 에너지를 갖는 제2 레이저 빔을 조사하는 제2 레이저 광원을 갖고,
    상기 검지 수단은, 기준 레이저 빔으로서 제2 레이저 빔이 조사된 부분의 반사율의 변화를 검지 가능한 것이며,
    상기 제어 수단은, 상기 제2 레이저 빔을 상기 전구체 반도체 박막에 조사한 부분의 반사율의 변화에 따라 상기 제1 또는 제2 레이저 빔의 조사 개시 시간 또는 파워 밀도를 제어 가능한 반도체 박막 제조 장치.
  13. 제12항에 있어서,
    상기 검지 수단은, 상기 제2 레이저 빔이 조사된 부분에서의 상기 제2 레이저 빔의 반사광의 파워 밀도의 변화를 검지할 수 있는 반도체 박막 제조 장치.
  14. 제13항에 있어서,
    상기 검지 수단은 광 센서를 포함하는 반도체 박막 제조 장치.
  15. 제12항에 있어서,
    상기 제1 레이저 광원은 자외선 영역의 파장을 갖는 제1 레이저 빔을 조사하는 것이며, 상기 제2 레이저 광원은 가시 영역 또는 적외선 영역의 파장을 갖는 제2 레이저 빔을 조사하는 것인 반도체 박막 제조 장치.
  16. 제12항에 있어서,
    상기 제1 레이저 광원은 가시 영역의 파장을 갖는 제1 레이저 빔을 조사하는 것이며, 상기 제2 레이저 광원은 가시 영역 또는 적외선 영역의 파장을 갖는 제2 레이저 빔을 조사하는 것인 반도체 박막 제조 장치.
  17. 제12항에 있어서,
    상기 제2 레이저 광원에 의해 조사되는 상기 제2 레이저 빔은 9㎛∼11㎛의 파장을 갖는 반도체 박막 제조 장치.
  18. 제11항에 있어서,
    재결정화 시에 성장하는 결정은, 반도체 박막 기판면에 대하여 평행하게 성장되는 반도체 박막 제조 장치.
KR1020050048302A 2004-06-07 2005-06-07 반도체 박막의 제조 방법 및 반도체 박막 제조 장치 KR100709651B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004168616A JP2005347694A (ja) 2004-06-07 2004-06-07 半導体薄膜の製造方法および半導体薄膜製造装置
JPJP-P-2004-00168616 2004-06-07

Publications (2)

Publication Number Publication Date
KR20060048219A KR20060048219A (ko) 2006-05-18
KR100709651B1 true KR100709651B1 (ko) 2007-04-20

Family

ID=35449500

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050048302A KR100709651B1 (ko) 2004-06-07 2005-06-07 반도체 박막의 제조 방법 및 반도체 박막 제조 장치

Country Status (3)

Country Link
US (1) US20050272185A1 (ko)
JP (1) JP2005347694A (ko)
KR (1) KR100709651B1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347694A (ja) 2004-06-07 2005-12-15 Sharp Corp 半導体薄膜の製造方法および半導体薄膜製造装置
US20050275880A1 (en) * 2004-06-09 2005-12-15 Roland Korst Apparatus and method for controlling and managing an RFID printer system
JP2006005148A (ja) * 2004-06-17 2006-01-05 Sharp Corp 半導体薄膜の製造方法および製造装置
DE102005043303B4 (de) * 2005-09-12 2010-07-08 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Rekristallisierung von Schichtstrukturen mittels Zonenschmelzen und dessen Verwendung
JP2007221062A (ja) * 2006-02-20 2007-08-30 Sharp Corp 半導体デバイスの製造方法および製造装置
KR100785019B1 (ko) * 2006-06-09 2007-12-11 삼성전자주식회사 하부 게이트 박막 트랜지스터 및 그 제조방법
KR100785020B1 (ko) * 2006-06-09 2007-12-12 삼성전자주식회사 하부 게이트 박막 트랜지스터 및 그 제조방법
KR100740124B1 (ko) * 2006-10-13 2007-07-16 삼성에스디아이 주식회사 다결정 실리콘 박막 트랜지스터 및 그 제조방법
US20090120924A1 (en) * 2007-11-08 2009-05-14 Stephen Moffatt Pulse train annealing method and apparatus
US7947599B2 (en) * 2008-01-23 2011-05-24 International Business Machines Corporation Laser annealing for 3-D chip integration
JP5574312B2 (ja) * 2008-03-25 2014-08-20 国立大学法人山口大学 多結晶シリコン結晶粒界改質方法及び装置
TWI575630B (zh) * 2011-06-10 2017-03-21 應用材料股份有限公司 脈衝循環器
CN103155106B (zh) * 2011-06-15 2016-09-07 株式会社日本制钢所 激光处理装置和激光处理方法
CN103959442B (zh) * 2011-12-07 2017-09-15 应用材料公司 用于基板处理的激光反射仪
US10226837B2 (en) * 2013-03-15 2019-03-12 Nlight, Inc. Thermal processing with line beams
US9413137B2 (en) * 2013-03-15 2016-08-09 Nlight, Inc. Pulsed line beam device processing systems using laser diodes
TW201528379A (zh) * 2013-12-20 2015-07-16 Applied Materials Inc 雙波長退火方法與設備
US10466494B2 (en) 2015-12-18 2019-11-05 Nlight, Inc. Reverse interleaving for laser line generators
KR102505732B1 (ko) * 2016-03-24 2023-03-03 고쿠리쓰다이가쿠호진 규슈다이가쿠 레이저 어닐 장치
JP6616368B2 (ja) * 2017-09-14 2019-12-04 ファナック株式会社 レーザ加工前に光学系の汚染レベルに応じて加工条件を補正するレーザ加工装置
JP7203417B2 (ja) * 2019-01-31 2023-01-13 株式会社ブイ・テクノロジー レーザアニール方法、レーザアニール装置、およびｔｆｔ基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121378A (ja) 1997-10-14 1999-04-30 Toshiba Corp 多結晶半導体膜の製造方法、半導体装置の製造方法、液晶表示装置の製造方法、及びレーザアニール装置
KR100227439B1 (ko) 1994-12-27 1999-11-01 모리시타 요이찌 다결정 박막 및 박막 반도체 장치 제작 방법
JP2000174286A (ja) 1998-12-08 2000-06-23 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法およびレーザアニール装置
JP3204307B2 (ja) 1998-03-20 2001-09-04 日本電気株式会社 レーザ照射方法およびレーザ照射装置
US20050272185A1 (en) 2004-06-07 2005-12-08 Sharp Kabushiki Kaisha Method of fabricating a semiconductor thin film and semiconductor thin film fabrication apparatus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753542A (en) * 1985-08-02 1998-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for crystallizing semiconductor material without exposing it to air
JP3213338B2 (ja) * 1991-05-15 2001-10-02 株式会社リコー 薄膜半導体装置の製法
JP2769661B2 (ja) * 1992-09-29 1998-06-25 三菱電機株式会社 半導体装置およびその製造方法
US5364187A (en) * 1993-03-08 1994-11-15 Micron Semiconductor, Inc. System for repeatable temperature measurement using surface reflectivity

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100227439B1 (ko) 1994-12-27 1999-11-01 모리시타 요이찌 다결정 박막 및 박막 반도체 장치 제작 방법
JPH11121378A (ja) 1997-10-14 1999-04-30 Toshiba Corp 多結晶半導体膜の製造方法、半導体装置の製造方法、液晶表示装置の製造方法、及びレーザアニール装置
JP3204307B2 (ja) 1998-03-20 2001-09-04 日本電気株式会社 レーザ照射方法およびレーザ照射装置
JP2000174286A (ja) 1998-12-08 2000-06-23 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法およびレーザアニール装置
US20050272185A1 (en) 2004-06-07 2005-12-08 Sharp Kabushiki Kaisha Method of fabricating a semiconductor thin film and semiconductor thin film fabrication apparatus

Also Published As

Publication number Publication date
US20050272185A1 (en) 2005-12-08
KR20060048219A (ko) 2006-05-18
JP2005347694A (ja) 2005-12-15

Similar Documents

Publication Publication Date Title
KR100709651B1 (ko) 반도체 박막의 제조 방법 및 반도체 박막 제조 장치
KR100713750B1 (ko) 반도체 박막의 제조 방법 및 제조 장치
JP4748836B2 (ja) レーザ照射装置
JP3213338B2 (ja) 薄膜半導体装置の製法
KR100674061B1 (ko) 반도체 소자 및 제조 방법
KR100652082B1 (ko) 반도체 디바이스, 그 제조 방법 및 제조 장치
JP3871725B2 (ja) レーザー処理方法
JP2002141302A (ja) レーザアニーリング用レーザ光学系とこれを用いたレーザアニーリング装置
JP2004207691A (ja) 半導体薄膜の製造方法、その製造方法により得られる半導体薄膜、その半導体薄膜を用いる半導体素子および半導体薄膜の製造装置
JP2008227077A (ja) レーザ光のマスク構造、レーザ加工方法、ｔｆｔ素子およびレーザ加工装置
WO2006075568A1 (ja) 多結晶半導体薄膜の製造方法および製造装置
JP3289681B2 (ja) 半導体薄膜の形成方法、パルスレーザ照射装置、および半導体装置
JPH06252048A (ja) 多結晶半導体薄膜の製造方法
JP2006196534A (ja) 半導体薄膜の製造方法および半導体薄膜の製造装置
KR100682439B1 (ko) 반도체 박막의 제조 방법
JP4410926B2 (ja) レーザアニーリング方法
WO2004064133A1 (ja) 結晶化半導体薄膜の製造方法ならびにその製造装置
JPH09162121A (ja) 半導体装置の製造方法
JPH0521339A (ja) 薄膜半導体装置とその製法
JP5236929B2 (ja) レーザアニール方法
JP2007208044A (ja) 半導体薄膜の製造方法および半導体薄膜の製造装置
JP2006086447A (ja) 半導体薄膜の製造方法および半導体薄膜の製造装置
JP2007207896A (ja) レーザビーム投影マスクおよびそれを用いたレーザ加工方法、レーザ加工装置
JP2005191470A (ja) 半導体薄膜の製造方法
JP4467276B2 (ja) 半導体薄膜を製造する方法と装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee