CN102306650A - 像素结构及其制作方法 - Google Patents

像素结构及其制作方法 Download PDF

Info

Publication number
CN102306650A
CN102306650A CN2011102633185A CN201110263318A CN102306650A CN 102306650 A CN102306650 A CN 102306650A CN 2011102633185 A CN2011102633185 A CN 2011102633185A CN 201110263318 A CN201110263318 A CN 201110263318A CN 102306650 A CN102306650 A CN 102306650A
Authority
CN
China
Prior art keywords
electrode
perforation
insulating barrier
drain electrode
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102633185A
Other languages
English (en)
Inventor
李建志
沈佩谊
郑景阳
黄淑敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN102306650A publication Critical patent/CN102306650A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开一种像素结构及其制作方法。像素结构包含有基板、设于基板上的电极图案、设置于电极图案上的第一绝缘层、设于第一绝缘层上的共通电极、设于共通电极上的第二绝缘层以及设于第二绝缘层上的漏极。第一绝缘层具有第一穿孔，且第二绝缘层具有第二穿孔。漏极包含通过第一穿孔与第二穿孔与电极图案电连接的第一部分及延伸至共通电极上方的第二部分。共通电极分别与电极图案以及第二部分耦合而成第一存储电容与第二存储电容。

Description

像素结构及其制作方法
技术领域
本发明涉及一种像素结构及其制作方法，尤其是涉及一种具有由三层电及构成两个存储电容的像素结构及其制作方法。
背景技术
为了维持输入像素电极的电荷直到下一次扫描，液晶显示面板的像素结构中必须设置存储电容，以增加电容量。请参考图1。图1为现有液晶显示面板的像素结构的示意图。如图1所示，像素结构10包括基板12，基板12上定义有薄膜晶体管区14与像素区16。薄膜晶体管区14内设置有薄膜晶体管，其包含有栅极18、栅极绝缘层20、半导体层22、重掺杂半导体层24、源极26，以及漏极28。像素区16内设置有共通电极30、介电层32与像素电极34，其中像素电极34与漏极28电连接，且漏极28与共通电极30部分重叠，且其重叠部分构成存储电容Cst。
由上述可知，现有液晶显示面板的像素结构的存储电容Cst由漏极28与共通电极30两层导电层的重叠部分所构成，因此若需增加电容量，必须增加漏极28与共通电极30重叠的面积，然而如此一来会造成开口率下降而影响显示效果。
发明内容
本发明的主要目的在于提供一种像素结构及其制作方法，以提升开口率。
为达上述的目的，本发明提供一种像素结构，其包含有基板、栅极、电极图案、第一绝缘层、共通电极、第二绝缘层、半导体层、源极、漏极、保护层以及像素电极。栅极设置于基板上，且电极图案设置于基板上。第一绝缘层设置于栅极、电极图案以及基板上，且第一绝缘层具有第一穿孔曝露出部分电极图案。共通电极设置于第一绝缘层上且对应于电极图案。第二绝缘层设置于共通电极与第一绝缘层上，且第二绝缘层具有第二穿孔对应第一穿孔。半导体层设置于第二绝缘层上，且对应栅极。源极与漏极设置于半导体层与第二绝缘层上，并对应栅极的二侧。漏极包含第一部分及第二部分，其中漏极的第一部分通过第一穿孔与第二穿孔与电极图案电连接，漏极的第二部分延伸至共通电极上方。电极图案与共通电极部分重叠且耦合而成第一存储电容，且漏极的第二部分与共通电极部分重叠且耦合而成第二存储电容。保护层设置于半导体层、源极、漏极以及第二绝缘层上，且保护层具有第三穿孔曝露出部分漏极。像素电极设置于保护层上，且像素电极经由第三穿孔与漏极电连接。
为达上述的目的，本发明提供一种像素结构的制作方法。首先，提供基板。然后，在基板上形成栅极与电极图案。接着，在栅极、电极图案以及基板上形成第一绝缘层，并在第一绝缘层上形成共通电极。随后，在部分第一绝缘层及共通电极上形成第二绝缘层，并在第二绝缘层上形成半导体通道层。接下来，在第二绝缘层中形成第二穿孔，且经由第二穿孔于第一绝缘层中形成第一穿孔，以曝露出部分电极图案。然后，在半导体通道层与第二绝缘层上形成源极与漏极，且漏极包含第一部分及第二部分，漏极的第一部分通过第一穿孔与第二穿孔与电极图案电连接，漏极的第二部分延伸至共通电极上方，其中电极图案与共通电极部分重叠而构成第一存储电容，且漏极与共通电极部分重叠而构成第二存储电容。接着，在半导体通道层、源极、漏极以及第二绝缘层上形成保护层。随之，在保护层中形成第三穿孔曝露出部分漏极。最后，在保护层上形成像素电极，且像素电极经由第三穿孔与漏极电连接。
本发明的像素结构具有彼此重叠且并联的第一存储电容与第二存储电容。由此，在不需影响像素结构的开口率的情况下，像素结构可大幅增加存储电容的电容量，或者可利用缩小电极图案、共通电极以及漏极的第二部分的面积来减少第一存储电容与第二存储电容所占面积，进而增加开口率。
附图说明
图1为现有液晶显示面板的像素结构的示意图；
图2至图10为本发明一较佳实施例的像素结构的制作方法示意图；
图11为本发明较佳实施例的像素结构的上视示意图。
主要元件符号说明
10     像素结构        12      基板
14     薄膜晶体管区    16      像素区
18     栅极            20      栅极绝缘层
22     半导体层        24      重掺杂半导体层
26     源极            28      漏极
30     共通电极        32      介电层
34     像素电极        100     像素结构
102    基板            104     第一金属层
106    栅极            108     电极图案
110    第一绝缘层      110a    第一穿孔
112    共通电极        114     第二绝缘层
114a   第二穿孔        116     半导体层
116a   半导体通道层    116b    重掺杂半导体层
118    源极            120     漏极
120a   第一部分        120b    第二部分
122    保护层          122a    第三穿孔
124    有机层          124a    第四穿孔
126    像素电极        128     第一层导电图案
130    第二层导电图案  132     第三层导电图案
134    扫描线          136     数据线
Cst1   第一存储电容    Cst2    第二存储电容
具体实施方式
为使熟习本发明所属技术领域的通常知识者能更进一步了解本发明，下文特列举本发明的数个较佳实施例，并配合所附附图，详细说明本发明的构成内容及所欲达成的功效。
请参考图2至图10，图2至图10绘示了本发明一较佳实施例的像素结构的制作方法示意图。另外，本发明的较佳实施例以液晶显示面板的像素结构为例说明本发明的应用，但本发明的像素结构并不以此为限而可应用于其他类型的显示面板中。如图2所示，首先提供基板102，例如玻璃基板或是可挠性基板。接着在基板102上形成第一金属层104。然后，如图3所示，利用第一道光刻暨蚀刻制作工艺(photolithography-and-etching process，PEP)图案化第一金属层104，以于基板102上形成扫描线(图未示)、栅极106与电极图案108。本发明的栅极106与电极图案108不限于由同一金属层所构成或不限于同一蚀刻制作工艺中形成，也可利用蚀刻不同金属层来形成。并且，本发明形成电极图案108的材料不限为金属，也可为其他导电材料。
如图4所示，接下来于基板102、栅极106以及电极图案108上形成第一绝缘层110，并在第一绝缘层110上形成第二金属层(图未示)。然后，利用第二道光刻暨蚀刻制作工艺图案化第二金属层，以在第一绝缘层110上形成共通电极112。其中，共通电极112位于电极图案108的正上方，使共通电极112与电极图案108重叠而相互耦合。本发明形成共通电极112的材料不限为金属，也可为其他导电材料。
如图5所示，然后在第一绝缘层110及共通电极112上形成第二绝缘层114以及半导体层116，其中半导体层116包含有半导体通道层116a与重掺杂半导体层116b。接着，利用第三道光刻暨蚀刻制作工艺移除部分半导体层116，使残留的半导体层116位于栅极106正上方。在本实施例中，半导体通道层116a包含有例如多晶硅的半导体材料，且重掺杂半导体层116b包含有例如已掺杂的多晶硅的材料。
如图6所示，接着利用第四道光刻暨蚀刻制作工艺蚀刻第二绝缘层114，以在第二绝缘层114中形成第二穿孔114a，然后经由第二穿孔114a继续蚀刻第一绝缘层110，以于第一绝缘层110中形成第一穿孔110a，且第一穿孔110a曝露出部分电极图案108。本发明的第一穿孔110a与第二穿孔114a不限于同一蚀刻制作工艺中形成，也可利用不同蚀刻制作工艺分阶段形成。
如图7所示，随后在第二绝缘层114与半导体层116上形成第三金属层(图未示)，且第三金属层填入第一穿孔110a与第二穿孔114a。接着，利用第五道光刻暨蚀刻制作工艺图案化第三金属层，以形成数据线(图未示)、源极118以及漏极120，并继续移除重掺杂半导体层116b以及部分半导体通道层116a。并且，源极118与漏极120分别设于半导体层116与第二绝缘层114上，且对应于栅极106的两侧。值得注意的是，漏极120包含第一部分120a及第二部分120b，第一部分120a与第二部分120b相连接，漏极120的第一部分120a通过第一穿孔110a以及第二穿孔114a与电极图案108电连接，且漏极120的第二部分120b延伸至共通电极112的正上方，使漏极120的第二部分120b可与共通电极112部分重叠而互相耦合。
如图8所示，接下来于第二绝缘层114、半导体层116、源极118以及漏极120上依序形成保护层122与有机层124，其中有机层124覆盖于保护层122上，用于作为平坦层。在本实施中，保护层122由例如氮化硅的绝缘材料所构成，且有机层124由例如光致抗蚀剂材料的有机材料所构成。然后，如图9所示，利用第六道光刻暨蚀刻制作工艺图案化有机层124，以于有机层124中形成第四穿孔124a。然后利用第七道光刻暨蚀刻制作工艺，经由第四穿孔124a图案化保护层122，以在保护层122中形成第三穿孔122a，并曝露出部分漏极120的第二部分120b，其中第四穿孔124a对应于第三穿孔122a。
如图10所示，最后利用第八道光刻暨蚀刻制作工艺，在保护层122上形成像素电极126，且像素电极126经由第四穿孔124a、第三穿孔122a与漏极120的第二部分120b电连接。至此已完成本实施例的像素结构100。由上述可知，本实施例于形成栅极106的步骤中同时形成电极图案108，并且在形成漏极120之前于第一绝缘层110与第二绝缘层114中形成第一穿孔110a与第二穿孔114a，使后续形成的漏极120可与电极图案108电连接。由此，电极图案108可通过漏极120的第二部分120b而电连接至像素电极126，且电极图案108、第一绝缘层110以及共通电极112可构成第一存储电容Cst1，而漏极120的第二部分120b、第二绝缘层114以及共通电极112可构成第二存储电容Cst2。因此，本实施例的像素结构100可具有彼此重叠且并联的第一存储电容Cst1与第二存储电容Cst2。
以下将进一步说明本实施例的像素结构100。请参考图11，且一并参考图10。图11为本发明较佳实施例的像素结构的上视示意图，且图10为图11沿着剖面线AA’的剖面示意图。如图10与图11所示，本实施例的像素结构100包含有基板102、第一层导电图案128、第一绝缘层110、第二层导电图案130、第二绝缘层114、半导体层116、第三层导电图案132、保护层122、有机层124以及像素电极126。第一层导电图案128设于基板102上，且包含有栅极106、扫描线134以及电极图案108，其中栅极106电连接至扫描线134。第一绝缘层110覆盖于基板102与第一层导电图案128上，且第一绝缘层110具有第一穿孔110a，曝露出部分电极图案108。第二层导电图案130设于第一绝缘层110上，且包含有共通电极112。共通电极112对应于电极图案108，且位于电极图案108的正上方。并且，共通电极112电连接至位于彩色滤光片基板上的共通电极层，以用于传送共通信号。第二绝缘层114覆盖于第一绝缘层110与第二层导电图案130上，且第二绝缘层114具有第二穿孔114a，对应于第一穿孔110a，使被第一穿孔110a曝露出的部分电极图案108可透过第二穿孔114a曝露出。半导体层116设于第二绝缘层114上，且位于栅极106的正上方，以对应于栅极106。第三层导电图案132设于半导体层116a与第二绝缘层114上，且包含有数据线136、源极118与漏极120，且源极118与漏极120分别对应于栅极106的二侧。详细而言，半导体层116包括半导体通道层116a以及重掺杂半导体层116b，重掺杂半导体层116b分别设置于半导体通道层116a与源极118以及半导体通道层116a与漏极120之间。
值得注意的是，漏极120包含第一部分120a及第二部分120b，且第一部分120a及第二部分120b相互连接。漏极120的第一部分120a从栅极106的正上方经由第一穿孔110a以及第二穿孔114a延伸至与电极图案108相接触，以与电极图案108电连接。漏极120的第二部分120b从第二穿孔114a上延伸至共通电极112正上方。由此，由电极图案108与共通电极112相互耦合而成的第一存储电容Cst1，以及漏极120的第二部分120b与共通电极112相互耦合而成的第二存储电容Cst2并联于漏极120与电极图案108之间。并且，漏极120的第二部分120b与大部分的共通电极112与电极图案108重叠。由此可知，本实施例的像素结构100具有彼此重叠且并联的第一存储电容Cst1与第二存储电容Cst2，因此在不需影响像素结构100的开口率的情况下，可大幅增加存储电容的电容量，或者可缩小电极图案108、共通电极112以及漏极120的第二部分120b的面积来减少第一存储电容Cst1与第二存储电容Cst2所占面积，进而增加开口率。
另外，保护层122与有机层124依序设置于第二绝缘层114、半导体层116、源极118以及漏极120上，其中保护层122具有第三穿孔122a，曝露出部分漏极120的第二部分120b，且有机层124具有第四穿孔124a对应于第三穿孔122a。像素电极126设置于有机层124上，且经由第四穿孔124a以及第三穿孔122a与漏极120的第二部分120b相接触，以电连接至漏极120。值得一提的是，本实施例的像素结构100利用于保护层122上设置有机层124，以增加像素电极126与数据线136之间的距离，进而降低像素电极126与数据线136之间的相互干扰。
综上所述，本发明制作像素结构的方法是在形成栅极的步骤中同时形成电极图案，并且在形成漏极之前于第一绝缘层与第二绝缘层中形成第一穿孔与第二穿孔，使后续形成的漏极可与电极图案电连接，进而形成具有彼此重叠的第一存储电容与第二存储电容。由此，在不需影响像素结构的开口率的情况下，像素结构可大幅增加存储电容的电容量，或者可利用缩小电极图案、共通电极以及漏极的第二部分的面积来减少第一存储电容与第二存储电容所占面积，进而增加开口率。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (14)

1.一种像素结构，包含有：
基板；
栅极，设置于该基板上；
电极图案，设置于该基板上；
第一绝缘层，设置于该基板、该栅极以及该电极图案上，且该第一绝缘层具有第一穿孔曝露出部分该电极图案；
共通电极，设置于该第一绝缘层上且对应于该电极图案；
第二绝缘层，设置于该共通电极与该第一绝缘层上，且该第二绝缘层具有一第二穿孔对应该第一穿孔；
半导体层，设置于该第二绝缘层上，且对应该栅极；
源极以及一漏极，设置于该半导体层与该第二绝缘层上，并对应该栅极的二侧，该漏极包含第一部分及第二部分，该漏极的该第一部分与该漏极的该第二部分相互连接，且该漏极的该第一部分通过该第一穿孔以及该第二穿孔与该电极图案电连接，该漏极的该第二部分延伸至该共通电极上方，其中该电极图案与该共通电极部分重叠且耦合而成一第一存储电容，且该漏极的该第二部分与该共通电极部分重叠且耦合而成一第二存储电容；
保护层，设置于该第二绝缘层、该半导体层、该源极以及该漏极上，且该保护层具有第三穿孔曝露出部分该漏极；以及
像素电极，设置于该保护层上，且该像素电极经由该第三穿孔与该漏极电连接。
2.如权利要求1所述的像素结构，其中该栅极与该电极图案由一第一金属层所构成。
3.如权利要求1所述的像素结构，其中该共通电极为一第二金属层。
4.如权利要求1所述的像素结构，其中该源极与该漏极由一第三金属层所构成。
5.如权利要求1所述的像素结构，其中该半导体层包括半导体通道层，以及一重掺杂半导体层设置于该半导体通道层与该源极以及该漏极之间。
6.如权利要求1所述的像素结构，其中该保护层的该第三穿孔曝露出该漏极的该第二部分。
7.如权利要求6所述的像素结构，另包括有机层，设于该保护层与该像素电极之间，且该有机层具有一第四穿孔对应该第三穿孔。
8.一种像素结构的制作方法，包含有：
提供一基板；
在该基板上形成一栅极与一电极图案；
在该栅极、该电极图案以及该基板上形成一第一绝缘层，并在该第一绝缘层上形成一共通电极；
在该第一绝缘层及该共通电极上形成一第二绝缘层，并在该第二绝缘层上形成一半导体通道层；
在该第二绝缘层中形成一第二穿孔，且经由该第二穿孔在该第一绝缘层中形成一第一穿孔，以曝露出部分该电极图案；
在该半导体通道层与该第二绝缘层上形成一源极与一漏极，且该漏极包含第一部分及第二部分，且该漏极的该第一部分与该漏极的该第二部分相互连接，该漏极的该第一部分通过该第一穿孔以及该第二穿孔与该电极图案电连接，该漏极的该第二部分延伸至该共通电极上方，其中该电极图案与该共通电极部分重叠而构成一第一存储电容，且该漏极与该共通电极部分重叠而构成一第二存储电容；
在该第二绝缘层、该半导体通道层、该源极以及该漏极上形成一保护层；
在该保护层中形成一第三穿孔曝露出部分漏极；以及
在该保护层上形成一像素电极，且该像素电极经由该第三穿孔与该漏极电连接。
9.如权利要求8所述的像素结构的制作方法，其中形成该栅极与该电极图案的步骤包括：
形成一金属层；以及
图案化该金属层，以形成该栅极与该电极图案。
10.如权利要求8所述的像素结构的制作方法，其中形成该第一穿孔的步骤与形成该第二穿孔的步骤是利用同一蚀刻制作工艺达成。
11.如权利要求8所述的像素结构的制作方法，其中在形成该保护层的步骤与形成该第三穿孔的步骤之间，该方法另包括在保护层上形成一有机层。
12.如权利要求11所述的像素结构的制作方法，其中形成该有机层的步骤与形成该第三穿孔的步骤之间，该方法另包括在该有机层中形成一第四穿孔对应该第三穿孔。
13.如权利要求8所述的像素结构的制作方法，其中形成该共通电极的材料为金属。
14.如权利要求8所述的像素结构的制作方法，还包括在该半导体通道层上形成一重掺杂半导体层。
CN2011102633185A 2011-07-13 2011-09-07 像素结构及其制作方法 Pending CN102306650A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100124773 2011-07-13
TW100124773A TWI453516B (zh) 2011-07-13 2011-07-13 畫素結構及其製作方法

Publications (1)

Publication Number Publication Date
CN102306650A true CN102306650A (zh) 2012-01-04

Family

ID=45380485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102633185A Pending CN102306650A (zh) 2011-07-13 2011-09-07 像素结构及其制作方法

Country Status (3)

Country Link
US (2) US8575612B2 (zh)
CN (1) CN102306650A (zh)
TW (1) TWI453516B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102749776A (zh) * 2012-07-02 2012-10-24 深圳市华星光电技术有限公司 一种阵列基板、液晶显示装置及阵列基板的制造方法
US8842252B2 (en) 2012-07-02 2014-09-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate, LCD device, and method for manufacturing array substrate
CN104396019A (zh) * 2012-06-19 2015-03-04 夏普株式会社 半导体装置及其制造方法
CN105336747A (zh) * 2015-10-28 2016-02-17 深圳市华星光电技术有限公司 阵列基板及其修复方法
CN105700745A (zh) * 2016-01-08 2016-06-22 京东方科技集团股份有限公司 阵列基板及其制造方法、驱动方式、触摸屏、显示装置
WO2016112572A1 (zh) * 2015-01-13 2016-07-21 深圳市华星光电技术有限公司 一种阵列基板的制作方法、阵列基板及显示面板
CN106527005A (zh) * 2016-12-30 2017-03-22 惠科股份有限公司 像素结构的制造方法
CN108761937A (zh) * 2018-05-09 2018-11-06 深圳市华星光电技术有限公司 阵列基板及其制作方法
CN109378326A (zh) * 2018-09-21 2019-02-22 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
WO2019080564A1 (en) * 2017-10-27 2019-05-02 Boe Technology Group Co., Ltd. DISPLAY APPARATUS, AND DISPLAY SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME
CN111463248A (zh) * 2020-04-10 2020-07-28 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制作方法、显示面板

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201341916A (zh) * 2012-04-12 2013-10-16 Innocom Tech Shenzhen Co Ltd 畫素結構及應用其之液晶顯示結構
JP6070073B2 (ja) * 2012-10-31 2017-02-01 凸版印刷株式会社 薄膜トランジスタアレイ
KR102109166B1 (ko) 2013-01-15 2020-05-12 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 기판
US10642116B2 (en) * 2013-05-01 2020-05-05 Apple Inc. Display pixels with improved storage capacitance
TWI518382B (zh) * 2013-06-26 2016-01-21 友達光電股份有限公司 畫素結構及具有此畫素結構的顯示面板
TWI552322B (zh) 2015-08-06 2016-10-01 友達光電股份有限公司 畫素結構
CN105448932A (zh) * 2015-11-18 2016-03-30 武汉华星光电技术有限公司 薄膜晶体管结构及制造方法
CN105679768B (zh) * 2016-01-25 2019-07-12 武汉华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
CN105977261B (zh) * 2016-05-27 2019-01-04 武汉华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
CN105929610B (zh) * 2016-07-01 2019-05-24 上海中航光电子有限公司 一种阵列基板和包括其的液晶显示面板
CN109643659B (zh) * 2016-08-23 2022-07-26 凸版印刷株式会社 有机薄膜晶体管及其制造方法以及图像显示装置
KR20180071538A (ko) 2016-12-20 2018-06-28 엘지디스플레이 주식회사 표시 장치용 기판과 그를 포함하는 표시 장치
TWI671578B (zh) * 2018-03-30 2019-09-11 友達光電股份有限公司 畫素結構及觸控面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101075623A (zh) * 2007-06-11 2007-11-21 友达光电股份有限公司 画素结构及其形成方法
CN101086567A (zh) * 2006-06-09 2007-12-12 群康科技(深圳)有限公司 液晶显示面板
CN101162337A (zh) * 2007-11-19 2008-04-16 友达光电股份有限公司 半穿透反射式液晶显示阵列基板的像素结构及制造方法
CN101295721A (zh) * 2008-06-06 2008-10-29 友达光电股份有限公司 显示面板的像素结构及其制作方法
JP2011209539A (ja) * 2010-03-30 2011-10-20 Dainippon Printing Co Ltd アクティブマトリクス型駆動基板、その製造方法及び表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100892945B1 (ko) * 2002-02-22 2009-04-09 삼성전자주식회사 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법
CN1560687B (zh) 2004-03-08 2010-05-05 友达光电股份有限公司 画素结构及其制造方法
US7675582B2 (en) 2004-12-03 2010-03-09 Au Optronics Corporation Stacked storage capacitor structure for a thin film transistor liquid crystal display
RU2411660C2 (ru) * 2005-10-31 2011-02-10 Эл Джи Электроникс Инк. Способ передачи и приема информации о радиодоступе в системе беспроводной подвижной связи
TWI376556B (en) 2007-05-30 2012-11-11 Au Optronics Corp Pixel structure and method for forming thereof
TWI360711B (en) 2008-05-23 2012-03-21 Au Optronics Corp Pixel structure of display panel and method of mak
TWI387822B (zh) * 2008-07-01 2013-03-01 Chunghwa Picture Tubes Ltd 薄膜電晶體陣列基板及其製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101086567A (zh) * 2006-06-09 2007-12-12 群康科技(深圳)有限公司 液晶显示面板
CN101075623A (zh) * 2007-06-11 2007-11-21 友达光电股份有限公司 画素结构及其形成方法
CN101162337A (zh) * 2007-11-19 2008-04-16 友达光电股份有限公司 半穿透反射式液晶显示阵列基板的像素结构及制造方法
CN101295721A (zh) * 2008-06-06 2008-10-29 友达光电股份有限公司 显示面板的像素结构及其制作方法
JP2011209539A (ja) * 2010-03-30 2011-10-20 Dainippon Printing Co Ltd アクティブマトリクス型駆動基板、その製造方法及び表示装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104396019A (zh) * 2012-06-19 2015-03-04 夏普株式会社 半导体装置及其制造方法
CN104396019B (zh) * 2012-06-19 2017-04-12 夏普株式会社 半导体装置及其制造方法
WO2014005349A1 (zh) * 2012-07-02 2014-01-09 深圳市华星光电技术有限公司 一种阵列基板、液晶显示装置及阵列基板的制造方法
US8842252B2 (en) 2012-07-02 2014-09-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate, LCD device, and method for manufacturing array substrate
CN102749776A (zh) * 2012-07-02 2012-10-24 深圳市华星光电技术有限公司 一种阵列基板、液晶显示装置及阵列基板的制造方法
WO2016112572A1 (zh) * 2015-01-13 2016-07-21 深圳市华星光电技术有限公司 一种阵列基板的制作方法、阵列基板及显示面板
CN105336747A (zh) * 2015-10-28 2016-02-17 深圳市华星光电技术有限公司 阵列基板及其修复方法
CN105336747B (zh) * 2015-10-28 2018-08-14 深圳市华星光电技术有限公司 阵列基板及其修复方法
CN105700745A (zh) * 2016-01-08 2016-06-22 京东方科技集团股份有限公司 阵列基板及其制造方法、驱动方式、触摸屏、显示装置
CN106527005A (zh) * 2016-12-30 2017-03-22 惠科股份有限公司 像素结构的制造方法
CN106527005B (zh) * 2016-12-30 2020-03-27 惠科股份有限公司 像素结构的制造方法
WO2019080564A1 (en) * 2017-10-27 2019-05-02 Boe Technology Group Co., Ltd. DISPLAY APPARATUS, AND DISPLAY SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME
US11563059B2 (en) 2017-10-27 2023-01-24 Boe Technology Group Co., Ltd. Display substrate having auxiliary electrode layer electrically connected to first electrode display apparatus, and method of fabricating display substrate
CN108761937A (zh) * 2018-05-09 2018-11-06 深圳市华星光电技术有限公司 阵列基板及其制作方法
CN109378326A (zh) * 2018-09-21 2019-02-22 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN109378326B (zh) * 2018-09-21 2023-05-30 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN111463248A (zh) * 2020-04-10 2020-07-28 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制作方法、显示面板

Also Published As

Publication number Publication date
US8575612B2 (en) 2013-11-05
US20130015449A1 (en) 2013-01-17
US8652899B2 (en) 2014-02-18
TWI453516B (zh) 2014-09-21
US20130323889A1 (en) 2013-12-05
TW201303455A (zh) 2013-01-16

Similar Documents

Publication Publication Date Title
CN102306650A (zh) 像素结构及其制作方法
US10599277B2 (en) Touch panel and display device
CN103946742B (zh) 半导体装置、显示装置和半导体装置的制造方法
CN107490913B (zh) 阵列基板、显示面板及显示装置
CN106354347A (zh) 内嵌式触控显示面板以及其制作方法
EP3088951B1 (en) Array substrate, preparation method thereof, motherboard comprising array substrate and display apparatus
CN104716144A (zh) 阵列基板及其制作方法、显示装置
CN103227177B (zh) 像素结构
CN103488015B (zh) 像素结构及具有此像素结构的显示面板
CN102945846B (zh) 阵列基板及其制造方法、显示装置
CN103811499A (zh) 薄膜晶体管阵列面板及其制造方法
CN100399569C (zh) 像素结构和液晶显示器及其制作方法
CN104102057A (zh) 薄膜晶体管阵列面板及其制造方法
CN101477989B (zh) 薄膜晶体管基板及其制造方法
CN110764645B (zh) 像素阵列基板
CN101894836B (zh) 像素结构及其制作方法
CN108490707B (zh) 阵列基板及显示面板
CN109270754B (zh) 阵列基板和显示装置
JP2010097077A (ja) 表示装置及びその製造方法
US11087671B2 (en) Pixel structure
CN103123428A (zh) Tft-lcd阵列基板及其制造方法
CN101295721B (zh) 显示面板的像素结构及其制作方法
CN102244037B (zh) 画素结构及其制作方法
CN104898338B (zh) 一种阵列基板及显示装置
CN103928462A (zh) 主动基板以及显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120104