CN1751367A - 电容器及制造电容器的方法 - Google Patents

电容器及制造电容器的方法 Download PDF

Info

Publication number
CN1751367A
CN1751367A CNA200480004600XA CN200480004600A CN1751367A CN 1751367 A CN1751367 A CN 1751367A CN A200480004600X A CNA200480004600X A CN A200480004600XA CN 200480004600 A CN200480004600 A CN 200480004600A CN 1751367 A CN1751367 A CN 1751367A
Authority
CN
China
Prior art keywords
electrode
hole
semiconductor substrate
dielectrics
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200480004600XA
Other languages
English (en)
Other versions
CN1751367B (zh
Inventor
H·-J·巴斯
P·菲斯纳
E·卡塔里奥鲁
U·科斯特
T·沙夫鲍尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1751367A publication Critical patent/CN1751367A/zh
Application granted granted Critical
Publication of CN1751367B publication Critical patent/CN1751367B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Abstract

本发明系提供一种半导体装置，其系具有由一高K电介质及一对在该电介质两侧之相互连接所形成之电容，本发明亦提供一种制造此种半导体装置之方法。该相互连接包含一通孔及一金属层。

Description

电容器及制造电容器的方法
背景技术
不同形式的装置会采用半导体组件以便达成广泛的应用目的，电容就是很多装置都会使用的一种半导体组件之重要形式，尽管电容亦有很多种形式，但一种典型的电容结构会包含两个电极板或是电极，其系由一介电材料分开。电容储存可代表资料的电荷，其可被用以作为电子装置之间的绝缘，亦可执行许多其它的功能，在某些像是无线射频(RF)、混合信号以及动态随机存取存储器(DRAM)等高需求技术中，电容的选择对于系统成效以及成本都有显著的影响。
电容可由半导体装置之集成部分构成，例如置于DRAM存储单元内之沟渠电容。电容亦可在半导体芯片工艺中的不同阶段形成，举例来说，电容可在半导体装置与芯片之其它区域之间的相互连接之制造期间或是之后所形成，在相互连接之制造之前执行的工艺一般称作前端工艺(FEOL)，而在相互连接之制造期间或之后执行的工艺则被视为后端工艺(BEOL)。
包含电容在内的半导体组件可使用光刻工艺图形化，举例来说，在介电物质置于半导体衬底之后，以影印光刻所形成具有所需图形之屏蔽层可用以在介电物质上形成一个或多个凹处，其中该屏蔽层可使该介电物质之某些区域曝光，并覆盖住该介电物质之其它区域，接着便使用蚀刻工艺移除介电物质之曝光部分。其后，导体层或半导体层便可沉积于该介电物质之该凹处，蚀刻和沉积新物质的步骤可以重复地执行，直到所需的组件形成为止。
金属-绝缘体-金属电容(MIMCAP)系为一种藉由光刻后端工艺所制造的电容形式，MIMCAP包含形成该电容电极板之金属层，以及包含介电物质的绝缘体。MIMCAP典型地利用例如二氧化硅(SiO2)或是氮化物作为绝缘体，这类物质可形成具有电容区域大于0.7fF/μm2之电容。MIMCAP可由利用一或多个屏蔽层之光刻工艺所制造，每一个屏蔽层需要多个步骤，例如涂布以及图形化该屏蔽层、蚀刻由该图形化屏蔽层曝光之区域、移除任何剩余之屏蔽层、如果需要的话尚可进行清洗步骤。每一个屏蔽层亦必须对照之前的屏蔽层适当地校正，因此在光刻工艺中每一个额外的步骤都会增加制造该装置的时间和支出。举例来说，在使用以铜为基础的相互连接技术中，大多数的MIMCAP都需要至少两个屏蔽层以便满足「资格标准」(Qualification Criteria)，例如操作温度、操作电压以及装置的寿命。
另一种使用后端工艺制造之电容形式为垂直三明治电容(VerticalSandwich Capacitor)，图7所示为一种公知的垂直三明治电容300之截面图，电容300系以金属层以及在层间介电(ILD)中的通孔层所形成，其可在半导体芯片之衬底301之内或之上所制造。如果图7所示，其系使用四个金属层及三个通孔层，其中金属层基本上系与衬底平面平行。更具体地描述，一第一电极330包含一第一金属304、一第二金属312以及一第三金属320，其系由一第一通孔308及一第二通孔316所连接，一第二电极332则包含一第一金属306、一第二金属314、一第三金属322以及一第四金属326，其系由一第一通孔310、一第二通孔318以及一第三通孔324所分离，一有效电容340则介于该第二电极332之该第四金属326以及该第一电极330之该第三金属320之间。图7之垂直三明治电容能无须额外的屏蔽步骤制造，然而此种电容典型地需要至少三个金属层，且其具有相对较低的电容区域，约为0.2fF/μm2。由于使用相对较低的电容区域为了要形成电容就必须要使用较大的芯片区域，且至少要使用三或四层金属层，因此使用垂直三明治电容成本就会较贵。因此，便有在后端工艺中使用最少额外步骤以制造电容的需要，同时还能提供所需之电容区域。
发明内容
本发明提供一种简单且低成本的MIMCAP，其可用于不同的半导体装置，并可轻易地在后端工艺期间组合。
依据本发明之一实施例样态，其系提供一种电容，该电容包含一第一电极、一第二电极以及一高K之电介质。该第一电极系由一半导体衬底所形成，该第一电极包含一第一通孔和一连接至该第一通孔之金属层，该第一电极系电连接于该半导体衬底之一第一区域。该第二电极系于该半导体衬底内形成，且包含一第二通孔以及一连接于该第二通孔之金属层，该第二电极系电连接于该半导体衬底之一第二区域。该高K电介质系置于该第一电极和该第二电极之间。较佳地，该第一电极和第二电极之金属层系分别置于该第一电极和第二电极之通孔上，该高K电介质之介电常数较佳地为至少3.9以上，该第一电极和第二电极系可叉合。该第一电极更可包含一第一外衬，其实际上系围绕于该第一电极之该第一通孔及该金属层，同样地，该第二电极亦可包含一第二外衬，其实际上系围绕于该第二电极之该第二通孔及该金属层。
依据本发明之另一实施例样态，其系提供一种半导体装置。该半导体装置包含一半导体衬底、一第一电极装置、一第二电极装置、一第一电极、一第二电极以及一高K电介质。该第一电极装置系于该半导体衬底之一第一区域中形成，该第二电极装置则于该半导体衬底之一第二区域中形成。该第一电极系于该半导体衬底之一第三区域中形成，该第一电极包含一第一通孔及一连接于该第一通孔之金属层，该第一电极系电连接于该第一电极装置。该第二电极系于该半导体衬底之一第四区域中形成，该第二电极包含一第二通孔及一连接于该第二通孔之金属层，该第二电极系电连接于该第二电极装置。该高K电介质系置于该第一电极和该第二电极之间。该第一电极、该第二电极以及该高K电极包含一电容器，该第一电极及该第二电极大体上系以平行于该半导体衬底之平面的方式形成会较好。
依据本发明之另一实施例样态，其系提供一种制造一电容器之方法。该方法包含于一半导体衬底之一第一部份形成一第一电极、于一半导体衬底之一第二部份形成一第二电极、以及在该第一和第二电极之间形成一高K电介质。该第一电极包含一第一通孔及一金属层，该第一电极系电连接于该半导体衬底之一第一区域。该第二电极包含一第二通孔及一金属层，该第二电极系电连接于该半导体衬底之一第二区域。形成该高K电介质之步骤包含：首先由介于该第一电极和该第二电极之间的半导体衬底之一第三部分移除一层间介电物质，接着在一所选温度下沈积该高K电介质于该第一电极和该第二电极之间，该所选温度较佳地系为400℃，较佳地，该第一电极和该第二电极系藉由双镶嵌结构工艺所形成。
依据本发明之又一实施例，其系提供一种制造一半导体装置之方法。该方法包含：于一半导体衬底之一第一区域内形成一第一电极装置、于一半导体衬底之一第二区域内形成一第二电极装置、于一半导体装置之一第三区域形成一第一电极、于一半导体装置之一第四区域形成一第二电极、以及在该第一电极和该第二电极之间形成一高K电介质。该第一电极包含一第一通孔及一金属层、该第一电极系电连接于该第一电极装置。该第二电极包含一第二通孔及一金属层，该第二电极系电连接于该第二电极装置。较佳地，该第一电极和该第二电极系形成已具有叉合结构，较佳地，形成该第一电极和该第二电极系使用双镶嵌结构工艺。
前述本发明之实施样态、特征及优点，在透过参照下文较佳实施例的叙述以及对照的图式后，将会有更进一步的了解。
附图说明
图1系为本发明之一半导体装置之截面图，其系在电容器侧壁形成之前。
图2系为本发明之一半导体装置之截面图，其系在一顶部衬垫层被蚀刻及部分层间介电被移除以定义该电容器侧壁之后。
图3系为本发明之一半导体装置之截面图，其系在一高K电介质被沉积之后。
图4系为本发明之一半导体装置之上视图。
图5系为一截面图，其系用以说明形成本发明之一半导体装置之工艺中的替代步骤结果。
图6系为本发明之一半导体装置置于一作用装置之顶部之截面图。
图7系为一公知的垂直三明治电容器示意图。
具体实施方式
本发明将对照图式说明，其中相同的参考号码代表相同的组件，必须要了解的是某些步骤可能会有不同的执行顺序，或是同时执行。
图1所示为于一半导体衬底100上，制造本发明之电容器之工艺的一阶段截面图。在本文中所使用之术语「半导体衬底」，并未限制为初始的晶圆，其可能包含物质、组件及/或装置形成于其上。在本文中所使用之术语「上」，其系表示在该衬底之上或是其内，而不管是不是与该衬底有直接的接触。该衬底100包含一下部102，其可形成一或多种半导体装置(图上未示)，离如沟槽电容器或是晶体管。该下部102较佳地系为硅，但亦可使用其它例如砷化镓、磷化铟或是碳化硅等物质，该下部102亦可包含一或多个生长层或是沉积层物质形成于该衬底100之上。物质层之部分典型地会被图形化、蚀刻及/或掺杂以形成半导体装置。
一内衬108较佳地系形成于该下部102之顶部，且将该下部102与一上部104分离，该内衬108实质上可为非导体，且较佳地系由氮化物或是其它绝缘物质所形成。
该上部104系形成于该内衬108之顶部，且其包含一ILD 106覆盖该内衬108之上表面之一部份，该ILD 106系电绝缘于配置在该上部104之多层间的相互连接。较佳地，该ILD 106之介电常数尽可能低到能将邻近相互连接之间的耦合或是「串音」降至最低，介于相互连接之间的串音会干扰装置运作或可能会损害与其关连的装置，较佳地，该ILD 106之材料具有一低于二氧化硅之介电常数，亦即3.9。举例来说，该ILD 106可为SilkTM，其系为一种来自Dow化学公司的半导体介电树脂，该产品具有低于3的介电常数。
相互连接120、130系形成于该上部104上，且可透过内衬108之开口与位于下部102不同的电子装置接触，及/或提供连接至该衬底100之其它区域，例如至位于上部104之上或之内的诱导装置。电子装置举例来说可包含，晶体管、诱导器、或其它主动或被动装置。
在图1之截面图中，该相互连接120系示于该相互连接130之两侧，而介于相互连接120、130之间便由ILD 106提供电绝缘功能，该相互连接120、130可分段或是叉合，且如同图4之上视图所示，可形成平行于该衬底100平面之梳状或是交错结构。
回到图1，每一相互连接120、130较佳地系包含一外衬132、一通孔部分134以及一接触部分136。该通孔部分134提供一电连接以及由该上部104延伸至该下部102，该接触部分136较佳地系在该衬底100内之该上部104之内提供一侧向连接，而该通孔部分134及该接触136能同时或以接续步骤形成，较佳地，该通孔部分134及该接触部分136系为金属，较佳地，他们更包含铜。包含镶嵌结构工艺之不同工艺可用以制造相互连接120、130，而整体结构系为「水平三明治」电容器。
镶嵌结构工艺可透过化学机械性研磨(CMP)形成金属相互连接。一相互连接图形可光刻式地定义于介电材料层上，接着，金属可沉积以填满相物连接图形，CMP接着利用泥浆化合物施用于该金属上以便移除多余的金属。
更佳地，系使用双镶嵌结构工艺以形成该相互连接120、130。双镶嵌结构工艺系为典型镶嵌结构工艺之改版，在双镶嵌结构工艺中，两个相互连接图形可以光刻式地定义于该介电材料层，接着，金属可沉积以填满该相互连接图形，接着CMP便可利用泥浆化合物施用于该金属上以便移除多余的金属。
现在将描述一种制造该相互连接120、130之过程。首先，该上部104之该ILD 106系沉积于该内衬108之顶部，该ILD 106接着藉由，举例来说CMP进行平面化以制造水平面。接着，一第一屏蔽层系沉积在该ILD 106之上且使用一适合的光刻技术图形化，该图形化之第一屏蔽层曝光该ILD 106之部分以便形成该通孔部分134，该ILD 106之曝光部分接着被蚀刻掉以形成凹处，其系使用例如反应离子蚀刻(RIE)或是其它蚀刻工艺。接着，一第二屏蔽层系于该ILD 106之上沉积并且图形化，该第二屏蔽层系图形化以形成该接触部分136。接着该ILD 106被蚀刻以形成该接触部分136沉积之凹处。可选择性地，相同的屏蔽和蚀刻步骤皆可用来形成该通孔部分134以及该接触部分136。
该蚀刻之凹处较佳地系延伸穿过该上部104及该内衬108，并且进入该下部102之一区域。该区域可为，举例来说，一半导体装置之组件，像是晶体管的源极、漏极或是一电容器的电极。
接着，该外衬132较佳地系沿着该凹处之侧壁沉积，(该外衬132可为导体材料，例如金属)，在该外衬132沉积之后，该凹处系以例如铜之金属填满，其较佳地系形成该通孔部分134及该接触部分136，该金属接着可藉由CMP平面化。此后，一顶衬110系沉积在ILD 106及该相互连接120、130之上，该顶衬110较佳地系为一非导体材料，例如氮化物。
在顶衬110之上更进一步沉积一个屏蔽层，且其系图形化以曝光该ILD 106之一部份和介于相互连接120、130之所选部分之间的顶衬110。如同图2所示，由该屏蔽层更进一步曝光之该顶衬110和该ILD106能藉由RIE或是其它蚀刻工艺所蚀刻掉，其在该相互连接120、130之间形成沟槽112，该沟槽112系由该外衬132之外部侧壁114以及由该内衬108定义之一底层所定义。
在该相互连接120、130所选部分之间的ILD 106被蚀刻之后，一高介电常数(高K)电介质140系形成于该沟槽112之内，举例来说，其系藉由化学气相沉积法(CVD)，如同图3所示。该高K电介质140以及在两侧之相互连接120、130一起形成电容器142，该相互连接120、130系作为该电容器142之电极，较佳地该高K电介质140具有至少与二氧化硅一样大之介电常数，其大约为3.9。更佳地，该高K电介质140系为具有介电常数大于二氧化硅之材料，例如氮化物，其具有大约为7之介电常数，或是五氧化二钽(Ta2O5)，其具有大约为25之介电常数。所形成之电容器142较佳地具有一区域电容约为0.7fF/μm2，值得注意的是，该电容取决于包含介电常数、相互连接120、130之间的空间以及每一相互连接120、130之高度等因素。
除了具有高介电常数之外，选择该高K电介质140之材料系决定于该材料之可靠度性质，包含衰竭行为和资格标准。选择一介电材料尚期待当欲最小化所形成之裂缝、空隙或是其它在其中的缺陷时，其实质上能填满该沟槽112。选择该材料另一个因素是该高K电介质140之漏损电流，一般来说，漏损电流是一种流过半导体装置之无用的寄生电流，因此，该高K电介质的选择应该满足上述标准。
该高K电介质较佳地系在一温度下沉积，该温度不会造成包含该相互连接120、130的金属融化或其它损害。较佳地，该高K电介质140之沉积温度系低于400℃。选择性地，该高K介电可于层中沉积，或是在稍后的制造步骤中增加额外的高K电介质140。
如同第一至三图所示，该电容器142在该相互连接120、130制造之后，能仅以一额外的屏蔽层制造。当然可执行更进一步的处理，例如平面化该高K电介质140之表面、提供该电容器142导线、以及在该相互连接120、130之上形成额外层。
图4所示为包含该电容器142之该衬底100之上视图。该顶衬110覆盖该ILD 106，该顶衬110仅图标部分以更清楚地说明该电容器142。选择性地，该顶衬110亦可覆盖相互连接120、130之部分或是全部。该相互连接120、130可分段或是叉合以形成梳状结构，如同第一至图3之截面图所示。然而，该相互连接120、130之分段亦可使用其它几何结构，其系用以制造该电容器142，且实质上相互平行。该分段可包含一或多个侧壁150、一另一侧壁152以及一尾壁154，该另一侧壁可相邻于该侧壁150，该尾壁可相邻于该侧壁150。
图5所示为本发明之另一实施例，其中该顶衬110覆盖该ILD 106但并未覆盖该相互连接120、130，而该高K电介质140沉积其中。一个简单的光刻屏蔽步骤可用以蚀刻该ILD 106，以作为沈积该高K电介质140之准备，该顶衬110可在沈积该高K电介质140之前移除，而一新的顶衬层会沉积在该相互连接120、130之顶部，以便在其后的制造步骤中，在该衬底100上形成额外的相互连接层。
图6所示为一后端工艺部分204沉积在一前端工艺部分202，其系形成于一衬底200之上。如同参照图1至图5所描述之实施例，一内衬208较佳地分离该前端工艺部分202及该后端工艺部分204。该后端工艺部分204较佳地包含一ILD 206、一顶衬210及一根据本发明所形成之电容器212，该电容器212包含相互连接220及230，其系由一高K电介质240所分离，该相互连接包含接触部分236及通孔部分234，其较佳地系由相同的金属，例如铜，在一双镶嵌结构工艺期间形成。一外衬(图上未示)实质上可保护该接触部分236及该通孔部分234。回到该电容器212，该通孔部分234可由一第一通孔层形成于该第一金属层之上，同样地，该接触部分236可在一第二金属层上形成。
该前端工艺部分202较佳地系包含主动装置，其可形成在例如n-井250以及p-井260之上，如同先前技术所知。如同图中所示，该主动装置系为分别由源极252、262、漏极254、264和栅极256、266所构成之场效晶体管，然而，亦可使用其它装置。绝缘装置238、例如浅沟槽绝缘装置，较佳地分离该主动装置。
如同图中所示，该电容器212系透过接触连接于该主动装置之井250、260。具体地说，相互连接220系透过一接触282及一接触272连接于源极264，其可位于由一层276分离之不同层上。值得注意的是，该接触282及该接触272较佳地系为直接实体接触，例如该接触272、282其中之一延伸穿透该层276。同样地，该相互连接230系透过一接触284及一接触274连接于该栅极256，如同接触272、282一样，该接触274及284较佳地系为直接实体接触。
该栅极266可透过接触270、280连接于例如一信号或电源，该接触280、282、284较佳地系为金属，且可形成于该主动装置之上之一第一金属层，该接触280、282及284可由一ILD 288分离，同样地，该接触270、272及274可由一ILD 278与通孔分离。
本发明之一优点在于，水平三明治电容器在制造上会比传统的MIMCAP电容器及垂直三明治电容器更有效率，该水平三明治电容器之区域电容系有0.7fF/μm2的等级，相对于垂直三明治电容器其区域电容仅有0.2fF/μm2而已。水平三明治电容器用传统工艺仅需一个屏蔽即可形成，而MIMCAP使用传统工艺可能需要两个、三个或更多屏蔽。另外尚有一个优点，即本发明之电容器可使用双镶嵌结构工艺制造，更可降低成本和复杂度，另一个优点便是在电容器中使用高K电介质，其可增强该区域电容。
尽管本发明已在此文中参照特定实施例描述，要了解的是这些实施例仅是为了说明本发明之原则和应用之用，因此必须了解的是。说明用之实施例可有数种变型，而其它装置则可在不脱附本发明之权利要求之精神和保护之下设计。

Claims (26)

1.一种电容器，其包含：
一第一电极，其系形成于一半导体衬底内，该第一电极包含一第一通孔及一连接于该第一通孔之金属层，该第一电极系电连接于该半导体衬底之一第一区域；
一第二电极，其系形成于该半导体衬底内，该第二电极包含一第二通孔及一连接于该第二通孔之金属层，该第二电极系电连接于该半导体衬底之一第二区域；以及
一高K电介质，其系置于该第一电极和该第二电极之间。
2.如权利要求1所述之电容器，其中该第一电极之该金属层系置于该第一通孔之上，而该第二电极之该金属层系置于该第二通孔之上。
3.如权利要求1所述之电容器，其中该第一电极及该第二电极之形成实质上系垂直于该半导体衬底之一平面。
4.如权利要求1所述之电容器，其中该高K电介质具有至少3.9之介电常数。
5.如权利要求4所述之电容器，其中该高K电介质系为一氮化物。
6.如权利要求4所述之电容器，其中该高K电介质系为五氧化钽。
7.如权利要求1所述之电容器，其中该第一电极和该第二电极系为叉合结构。
8.如权利要求1所述之电容器，其中该第一电极和该第二电极每一系由复数个片段所形成。
9.如权利要求1所述之电容器，更包含：
一第一外衬，实质上系环绕于该第一电极之该第一通孔及该金属层；以及
一第二外衬，实质上系环绕于该第二电极之该第二通孔及该金属层。
10.一种半导体装置，其包含：
(a)一半导体衬底；
(b)一第一电子装置，其系形成于该半导体衬底之一第一区域内；
(c)一第二电子装置，其系形成于该半导体衬底之一第二区域内；
(d)一第一电极，其系形成于该半导体衬底之一第三区域内，该第一电极包含一第一通孔及一连接于该第一通孔之金属层，该第一电极系电连接于该第一电子装置；
(e)一第二电极，其系形成于该半导体衬底之一第四区域内，该第二电极包含一第二通孔及一连接于该第二通孔之金属层，该第二电极系电连接于该第二电子装置；以及
(f)一高K电介质，其系置于该第一电极和该第二电极之间，其中该第一电极、该第二电极及该高K电介质包含一电容器。
11.如权利要求10所述之半导体装置，其中该第一电极之金属层系置于该第一电极之该第一通孔之上，而该第二电极之金属层系置于该第二电极之该第二通孔之上。
12.如权利要求10所述之半导体装置，其中该第一电极及该第二电极之形成实质上系垂直于该半导体衬底之一平面。
13.如权利要求第12项所述之半导体装置，其中该第一电极和该第二电极系为叉合结构。
14.如权利要求10所述之半导体装置，其中该该第三区域至少部分置于该第一区域之上，而该第四区域至少部分置于该第二区域之上。
15.如权利要求10所述之半导体装置，更包含：
一第一外衬，实质上系环绕于该第一电极之该第一通孔及该金属层；以及
一第二外衬，实质上系环绕于该第二电极之该第二通孔及该金属层。
16.一种制造一电容器之方法，其步骤系包含：
(a)在一半导体衬底之一第一部份上形成一第一电极，该第一电极包含一第一通孔及一金属层，且其系电连接于该半导体衬底之一第一区域；
(b)在该半导体衬底之一第二部份上形成一第二电极，该第二电极包含一第二通孔及一金属层，且其系电连接于该半导体衬底之一第二区域；以及
(c)在该第一电极和该第二电极之间形成一高K电介质。
17.如权利要求16所述之方法，其中形成该高K电介质包含：
自该半导体衬底之一第三部分移除一层间介电物质，该第三部分系位于该第一电极和该第二电极之间；
在一所选温度下，沈积该高K电介质于该第一电极和该第二电极之间。
18.如权利要求17所述之方法，其中该所选温度系低于400℃。
19.如权利要求16所述之方法，其中该第一电极和该第二电极系藉由一双镶嵌结构工艺所形成。
20.如权利要求16所述之方法，其中在形成该第一电极和该第二电极之前，系执行如下步骤：
在该半导体衬底之该第一部份沉积一第一外衬；以及
在该半导体衬底之该第二部份沉积一第二外衬，
其中该第一电极实质上系形成于该第一外衬内，而该第二电极实质上系形成于该第二外衬内。
21.一种制造一半导体装置之方法，其步骤系包含：
(a)于一半导体衬底之一第一区域形成一第一电子装置；
(b)于该半导体衬底之一第二区域形成一第二电子装置；
(c)于该半导体衬底之一第三区域形成一第一电极，该第一电极包含一第一通孔及一金属层，该第一电极系电连接于该第一电子装置；
(d)于该半导体衬底之一第四区域形成一第二电极，该第二电极包含一第二通孔及一金属层，该第二电极系电连接于该第二电子装置；以及
(e)在该第一电极和该第二电极之间形成一高K电介质。
22.如权利要求21所述之方法，其中在形成该第一电极和该第二电极之前，系执行如下步骤：
在至少该第一电子装置及该第二电子装置其中之一之上，沉积一层间介电物质。
23.如权利要求21所述之方法，其中形成该高K电介质包含：
自该半导体衬底之一第三部分移除一层间介电物质，该第三部分系位于该第一电极和该第二电极之间；
在一所选温度下，沈积该高K电介质于该第一电极和该第二电极之间。
24.如权利要求21所述之方法，其中该第一电极及该第二电极之形成实质上系垂直于该半导体衬底之一平面。
25.如权利要求21所述之方法，其中该第一电极和该第二电极之形成系具有叉合结构。
26.如权利要求21所述之方法，其中系使用一双镶嵌结构工艺，以形成该第一电极和该第二电极。
CN200480004600XA 2003-02-20 2004-02-17 电容器及制造电容器的方法 Expired - Fee Related CN1751367B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/370,535 2003-02-20
US10/370,535 US7268383B2 (en) 2003-02-20 2003-02-20 Capacitor and method of manufacturing a capacitor
PCT/EP2004/050145 WO2004075218A1 (en) 2003-02-20 2004-02-17 Capacitor, semiconductor device with a capacitor and method of manufactuing thereof

Publications (2)

Publication Number Publication Date
CN1751367A true CN1751367A (zh) 2006-03-22
CN1751367B CN1751367B (zh) 2010-06-16

Family

ID=32868184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200480004600XA Expired - Fee Related CN1751367B (zh) 2003-02-20 2004-02-17 电容器及制造电容器的方法

Country Status (6)

Country Link
US (2) US7268383B2 (zh)
EP (1) EP1595268B1 (zh)
JP (1) JP2006512787A (zh)
CN (1) CN1751367B (zh)
DE (1) DE602004003476T2 (zh)
WO (1) WO2004075218A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446892A (zh) * 2011-10-12 2012-05-09 上海华力微电子有限公司 一种高性能金属-氧化物-金属电容及其制作方法
CN103515350A (zh) * 2012-06-18 2014-01-15 上海华虹Nec电子有限公司 垂直金属/绝缘层/金属mim电容及其制造方法
CN106340509A (zh) * 2016-11-25 2017-01-18 南通沃特光电科技有限公司 一种半导体器件的制造方法
CN106409809A (zh) * 2016-11-25 2017-02-15 南通沃特光电科技有限公司 一种带有电容器的半导体器件

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7015582B2 (en) * 2003-04-01 2006-03-21 International Business Machines Corporation Dummy metal fill shapes for improved reliability of hybrid oxide/low-k dielectrics
JP2007066984A (ja) * 2005-08-29 2007-03-15 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶素子およびそれを用いた不揮発性半導体記憶装置
JP4835082B2 (ja) * 2005-09-28 2011-12-14 株式会社デンソー 半導体装置及びその製造方法
CN1953181B (zh) * 2005-10-21 2010-10-13 松下电器产业株式会社 模拟数字转换器
JP4927494B2 (ja) * 2005-10-21 2012-05-09 パナソニック株式会社 アナログディジタル変換器、およびアナログディジタル変換器の設計方法
US20080173981A1 (en) * 2007-01-19 2008-07-24 Chinthakindi Anil K Integrated circuit (ic) chip with one or more vertical plate capacitors and method of making the capacitors
US7456463B2 (en) * 2007-02-06 2008-11-25 International Business Machines Corporation Capacitor having electrodes at different depths to reduce parasitic capacitance
JP4357577B2 (ja) 2007-06-14 2009-11-04 太陽誘電株式会社 コンデンサ及びその製造方法
US20090014832A1 (en) * 2007-07-09 2009-01-15 Peter Baumgartner Semiconductor Device with Reduced Capacitance Tolerance Value
JP4382841B2 (ja) 2007-08-20 2009-12-16 太陽誘電株式会社 コンデンサ及びその製造方法
US10283443B2 (en) 2009-11-10 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package having integrated capacitor
US9343237B2 (en) 2009-11-10 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical metal insulator metal capacitor
US9941195B2 (en) 2009-11-10 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical metal insulator metal capacitor
US8810002B2 (en) * 2009-11-10 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical metal insulator metal capacitor
US8877601B2 (en) * 2010-09-21 2014-11-04 Freescale Semiconductor, Inc. Lateral capacitor and method of making
CN102543729B (zh) * 2010-12-31 2014-03-12 中芯国际集成电路制造(上海)有限公司 电容的形成方法及其电容结构
JP5863381B2 (ja) * 2011-10-17 2016-02-16 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US20130334657A1 (en) * 2012-06-15 2013-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Planar interdigitated capacitor structures and methods of forming the same
US8901711B1 (en) 2013-08-07 2014-12-02 International Business Machines Corporation Horizontal metal-insulator-metal capacitor
KR102193685B1 (ko) 2014-05-02 2020-12-21 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자
CN105321886B (zh) 2014-05-29 2019-07-05 联华电子股份有限公司 电容器结构及其制造方法
US20160343796A1 (en) * 2015-05-22 2016-11-24 Mediatek Inc. Capacitor structure and method for forming the same
US9881738B2 (en) * 2015-08-05 2018-01-30 Globalfoundries Inc. Capacitor structures with embedded electrodes and fabrication methods thereof
KR101748949B1 (ko) * 2015-09-18 2017-06-21 서울대학교산학협력단 반도체 메모리 소자 및 이의 제조 방법
CN114121494B (zh) * 2021-11-30 2023-04-18 上海交通大学 3d多层高介电常数高功率密度超级电容器和微加工方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6338248A (ja) 1986-08-04 1988-02-18 Hitachi Ltd 半導体装置およびその製造方法
US6531730B2 (en) * 1993-08-10 2003-03-11 Micron Technology, Inc. Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same
US5625232A (en) * 1994-07-15 1997-04-29 Texas Instruments Incorporated Reliability of metal leads in high speed LSI semiconductors using dummy vias
JPH08273979A (ja) 1995-03-31 1996-10-18 Sumitomo Metal Ind Ltd セラミックスコンデンサアレイ
JP3432963B2 (ja) 1995-06-15 2003-08-04 沖電気工業株式会社 半導体集積回路
JP3535615B2 (ja) * 1995-07-18 2004-06-07 株式会社ルネサステクノロジ 半導体集積回路装置
KR0156646B1 (ko) 1995-10-13 1998-10-15 문정환 반도체 기억소자의 캐패시터 제조방법
US6346741B1 (en) * 1997-11-20 2002-02-12 Advanced Technology Materials, Inc. Compositions and structures for chemical mechanical polishing of FeRAM capacitors and method of fabricating FeRAM capacitors using same
US6124198A (en) 1998-04-22 2000-09-26 Cvc, Inc. Ultra high-speed chip interconnect using free-space dielectrics
US6255186B1 (en) 1998-05-21 2001-07-03 Micron Technology, Inc. Methods of forming integrated circuitry and capacitors having a capacitor electrode having a base and a pair of walls projecting upwardly therefrom
JP2000182890A (ja) 1998-12-11 2000-06-30 Tateyama Kagaku Kogyo Kk チップ型コンデンサネットワークおよびチップ型ｒｃネットワーク
DE19950364A1 (de) 1999-10-19 2001-04-26 Infineon Technologies Ag Integrierte Schaltungsanordnung mit mindestens einem Kondensator und Verfahren zu deren Herstellung
US6117747A (en) 1999-11-22 2000-09-12 Chartered Semiconductor Manufacturing Ltd. Integration of MOM capacitor into dual damascene process
US20020072189A1 (en) 1999-12-17 2002-06-13 Haroun Baher S. Via capacitor
US6348373B1 (en) 2000-03-29 2002-02-19 Sharp Laboratories Of America, Inc. Method for improving electrical properties of high dielectric constant films
US6747307B1 (en) * 2000-04-04 2004-06-08 Koninklijke Philips Electronics N.V. Combined transistor-capacitor structure in deep sub-micron CMOS for power amplifiers
US6822312B2 (en) * 2000-04-07 2004-11-23 Koninklijke Philips Electronics N.V. Interdigitated multilayer capacitor structure for deep sub-micron CMOS
JP4707803B2 (ja) * 2000-07-10 2011-06-22 エルピーダメモリ株式会社 エラーレート判定方法と半導体集積回路装置
JP2002043306A (ja) 2000-07-25 2002-02-08 Fujitsu Ltd 層間絶縁膜材料並びにそれを用いた半導体装置とその製造方法
JP4895420B2 (ja) 2000-08-10 2012-03-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US6524926B1 (en) * 2000-11-27 2003-02-25 Lsi Logic Corporation Metal-insulator-metal capacitor formed by damascene processes between metal interconnect layers and method of forming same
US6451667B1 (en) 2000-12-21 2002-09-17 Infineon Technologies Ag Self-aligned double-sided vertical MIMcap
US6410955B1 (en) * 2001-04-19 2002-06-25 Micron Technology, Inc. Comb-shaped capacitor for use in integrated circuits
US6596579B1 (en) * 2001-04-27 2003-07-22 Lsi Logic Corporation Method of forming analog capacitor dual damascene process
JP3433738B2 (ja) * 2001-05-16 2003-08-04 セイコーエプソン株式会社 半導体装置、メモリシステムおよび電子機器
US6740922B2 (en) * 2001-08-14 2004-05-25 Agere Systems Inc. Interdigitated capacitor and method of manufacturing thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446892A (zh) * 2011-10-12 2012-05-09 上海华力微电子有限公司 一种高性能金属-氧化物-金属电容及其制作方法
CN102446892B (zh) * 2011-10-12 2013-06-26 上海华力微电子有限公司 一种金属-氧化物-金属电容及其制作方法
CN103515350A (zh) * 2012-06-18 2014-01-15 上海华虹Nec电子有限公司 垂直金属/绝缘层/金属mim电容及其制造方法
CN103515350B (zh) * 2012-06-18 2016-02-10 上海华虹宏力半导体制造有限公司 垂直金属/绝缘层/金属mim电容及其制造方法
CN106340509A (zh) * 2016-11-25 2017-01-18 南通沃特光电科技有限公司 一种半导体器件的制造方法
CN106409809A (zh) * 2016-11-25 2017-02-15 南通沃特光电科技有限公司 一种带有电容器的半导体器件
CN106340509B (zh) * 2016-11-25 2019-01-15 广西天融电气科技有限公司 一种半导体器件的制造方法

Also Published As

Publication number Publication date
CN1751367B (zh) 2010-06-16
WO2004075218A1 (en) 2004-09-02
DE602004003476D1 (de) 2007-01-11
JP2006512787A (ja) 2006-04-13
DE602004003476T2 (de) 2007-09-20
US7615440B2 (en) 2009-11-10
EP1595268B1 (en) 2006-11-29
US20070294871A1 (en) 2007-12-27
EP1595268A1 (en) 2005-11-16
US20040164339A1 (en) 2004-08-26
US7268383B2 (en) 2007-09-11

Similar Documents

Publication Publication Date Title
CN1751367B (zh) 电容器及制造电容器的方法
CN101246910B (zh) 金属-绝缘-金属型电容器及其制作方法
US6646323B2 (en) Zero mask high density metal/insulator/metal capacitor
KR100847649B1 (ko) 반도체 장치
JP5039267B2 (ja) コンデンサ構造及びこれをジュアルダマスカス過程にて製造する方法
US6391707B1 (en) Method of manufacturing a zero mask high density metal/insulator/metal capacitor
US20040232552A1 (en) Air gap dual damascene process and structure
US20080158771A1 (en) Structure and method for self aligned vertical plate capacitor
US20080213958A1 (en) Capacitor structure and fabricating method thereof
US6576525B2 (en) Damascene capacitor having a recessed plate
US20020155676A1 (en) Zero mask MIMcap process for a low k BEOL
EP1743366B1 (en) Wiring structure for integrated circuit with reduced intralevel capacitance
US7678659B2 (en) Method of reducing current leakage in a metal insulator metal semiconductor capacitor and semiconductor capacitor thereof
US20060255427A1 (en) Integrated circuit comprising at least one capacitor and process for forming the capacitor
US6372570B1 (en) Method of formation of a capacitor on an integrated circuit
CN100397617C (zh) 制作一高密度电容的方法
CN100461393C (zh) 用于将铜与金属-绝缘体-金属电容器结合的方法和结构
US20090040684A1 (en) Creation of capacitors equipped with means to reduce the stresses in the metal material of their lower structures
US6432771B1 (en) DRAM and MOS transistor manufacturing
US20180102328A1 (en) Integrated circuit chip reinforced against front side deprocessing attacks
US6184122B1 (en) Method for preventing crosstalk between conductive layers
KR100341248B1 (ko) 반도체소자의 저장전극 형성방법
KR100523168B1 (ko) 반도체 소자의 커패시터 제조 방법
CN1278410C (zh) 存储器装置及其制造方法
US6639784B1 (en) Wedge-shaped high density capacitor and method of making the capacitor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100616

Termination date: 20220217

CF01 Termination of patent right due to non-payment of annual fee