CN1278410C - 存储器装置及其制造方法 - Google Patents

存储器装置及其制造方法 Download PDF

Info

Publication number
CN1278410C
CN1278410C CN 02120373 CN02120373A CN1278410C CN 1278410 C CN1278410 C CN 1278410C CN 02120373 CN02120373 CN 02120373 CN 02120373 A CN02120373 A CN 02120373A CN 1278410 C CN1278410 C CN 1278410C
Authority
CN
China
Prior art keywords
metal layer
layer
barrier
storage arrangement
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 02120373
Other languages
English (en)
Other versions
CN1459847A (zh
Inventor
刘光文
黄仲文
吕瑞霖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CN 02120373 priority Critical patent/CN1278410C/zh
Publication of CN1459847A publication Critical patent/CN1459847A/zh
Application granted granted Critical
Publication of CN1278410C publication Critical patent/CN1278410C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

一种存储器装置及其制造方法,该装置包括存储器基板、绝缘层、阻挡金属层、第二介电层及第二金属层。存储器基板包括基板、存储单元区、外围电路区、第一介电层及第一金属层,存储单元区与外围电路区形成于基板,第一介电层形成于存储单元区与外围电路区,第一金属层形成于第一介电层,绝缘层形成于未被第一金属层覆盖的第一介电层上,阻挡金属层形成于存储单元区上方的绝缘层,第二介电层形成于阻挡金属层、未被阻挡金属层覆盖的绝缘层及未被阻挡金属层与绝缘层覆盖的第一金属层,第二金属层形成于第二介电层。本发明是于绝缘层形成阻挡金属层,能利用阻挡金属层挡住等离子体电荷,避免电荷被捕捉在存储单元栅极,提高元件的稳定性及可靠度。

Description

存储器装置及其制造方法
技术领域
本发明涉及关于一种存储器装置及其制造方法,特别涉及一种在存储单元区上具有阻挡金属层的存储器装置及其制造方法。
背景技术
在现今的半导体制造技术中,使用离子化技术来进行半导体后段工艺,是一种极为常见且重要的步骤,例如,利用离子化技术来进行蚀刻工艺、物理气相沉积工艺(PVD)等等。
然而,在进行离子化工艺时,在制造机台的反应室中会产生大量的等离子体(plasma),这些等离子体通常带有大量的电荷(charge),结果这些带电荷的等离子体会造成半导体元件带电,进而影响半导体元件的稳定性及可靠度。
以存储器元件为例,特别是针对较先进的闪存(flash RAM)及氮化硅存储器(NROM),其使用浮置栅极(floating gate)技术来形成存储器的各存储单元(memory cell)。如上所述,在进行存储器元件的后段工艺时,由于所产生的大量等离子体会产生许多电荷,这些等离子体电荷会进一步冲击存储器元件的存储单元,更详细地说,等离子体电荷会被捕捉(trap)在存储器元件的存储单元中,结果会影响存储器元件的程序化(program)、写入(write)及读取(read),进而导致半导体元件的稳定性及可靠度不佳。
综上所述,如何能够避免于半导体后段工艺中所产生的大量等离子体电荷被捕捉在存储器元件的存储单元中,进一步提高存储器元件的稳定性及可靠度,实在是当前半导体技术的一大课题。
发明内容
针对上述问题,本发明的目的为提供一种能够屏蔽等离子体电荷以避免其被捕捉于存储单元的存储器装置及其制造方法。
为达上述目的,依本发明的存储器装置包括一存储器基板、一绝缘层、一阻挡金属层、一第二介电层以及一第二金属层。在本发明中,存储器基板包括一基板、一存储单元区、一外围电路区、一第一介电层、以及一第一金属层,其中,存储单元区与外围电路区形成于基板上,第一介电层形成于存储单元区与外围电路区上,第一金属层形成于第一介电层的一部分上;绝缘层形成于未被第一金属层所覆盖的第一介电层上;阻挡金属层形成于存储单元区上方的绝缘层上;阻挡金属层上、未被阻挡金属层所覆盖的绝缘层上以及未被阻挡金属层与绝缘层所覆盖的第一金属层上形成有第二介电层;第二金属层则形成于第二介电层上。
另外,在本发明的另一实施例中,存储器基板还包含一隔片(spacer)以及一阻挡层(barrier layer)。其中,隔片形成于第一金属层的侧边,而阻挡层形成于第一介电层上方,以及第一金属层与隔片下方。
本发明亦揭露一种存储器装置的制造方法,其步骤包括提供存储器基板、沉积绝缘层、沉积阻挡金属层、蚀刻绝缘层与阻挡金属层、形成第二介电层、以及形成第二金属层。
本发明的存储器装置制造方法,包含:提供一存储器基板,该存储器基板包含一基板、一存储单元区、一外围电路区、一第一介电层、以及一第一金属层,该存储单元区与该外围电路区形成于该基板上,该第一介电层形成于该存储单元区与该外围电路区上,该第一金属层形成于该第一介电层的一部分上;沉积一绝缘层于该第一金属层与未被该第一金属层所覆盖的该第一介电层上;沉积一阻挡金属层于该绝缘层上;蚀刻该绝缘层与该阻挡金属层,以便移除该第一金属层上的该绝缘层与该阻挡金属层,以及移除该外围电路区上方的该阻挡金属层;形成一第二介电层于该阻挡金属层、未被该阻挡金属层所覆盖的该绝缘层以及未被该阻挡金属层与该绝缘层所覆盖的该第一金属层上;以及形成一第二金属层于该第二介电层上。
如上所述,由于依本发明的存储器装置及其制造方法乃是于存储单元区上方的绝缘层上形成阻挡金属层,因此,能够利用阻挡金属层来挡住于半导体后段工艺中所产生的大量等离子体电荷,以避免等离子体电荷被捕捉在存储单元的栅极中,进而提高存储器元件的稳定性及可靠度。
附图说明
下面结合附图及实施例对本发明进行详细说明:
图1为一示意图,显示依本发明较佳实施例的存储器装置的示意图;
图2为一示意图,显示如图1所示的存储器装置的存储器基板的示意图;
图3A~3C为示意图,显示依本发明较佳实施例的存储器装置制造方法的流程的示意图。
图中符号说明
1      存储器装置
11     存储器基板
111    基板
112    存储单元区
113    外围电路区
114    第一介电层
115    第一金属层
116    接触孔
117    隔片
118    阻挡层
12     绝缘层
13     阻挡金属层
131    隔片
14     第二介电层
141    接触孔
15     第二金属层
16     光致抗蚀剂层
具体实施方式
以下将参照相关附图,说明依本发明较佳实施例的存储器装置及其制造方法,其中相同的元件将以相同的参照符号加以说明。
请参照图1所示,本发明较佳实施例的存储器装置1包括一存储器基板11、一绝缘层12、一阻挡金属层13、一第二介电层14以及一第二金属层15。
在本实施例中,存储器基板11包括一基板111、一存储单元区112、一外围电路区113、一第一介电层114、以及一第一金属层115。存储单元区112与外围电路区113形成于基板111上,第一介电层114形成于存储单元区112与外围电路区113上,第一金属层115形成于第一介电层114上。凡本领域技术人员应当了解,存储单元区112具有多个存储单元,而该存储单元分别电连接至多个字线(word line)与多个位线(bit line),而上述的字线与位线即为存储器装置1中的各金属层(包括第一金属层115与第二金属层15)所构成。有关该存储单元与该金属层的电路设计为本领域技术人员所熟悉,故此不再阐述。外围电路区113是用来控制各存储单元的存取。第一介电层114可以是一内介电层(ILD),而且在第一介电层114中形成有多个接触孔(contacthole)116,因此,第一金属层115能够透过该接触孔116分别与存储单元区112以及外围电路区113电连接,以便依据设计形成所需的电路布局。
另外,在本发明另一较佳实施例中,存储器基板11可以还包括一隔片117以及一阻挡层118。如图2所示,隔片117形成于第一金属层115的侧边,阻挡层118乃形成于第一介电层114以及第一金属层115与隔片117之间。其中,阻挡层118的材质可以为氮化钛或是钛,以便屏蔽于半导体后段工艺中所产生的大量等离子体电荷。
请再参照图1所示,绝缘层12形成于存储器基板11上,且形成于未被第一金属层115所覆盖的第一介电层114上。
阻挡金属层13形成于存储单元区112上方的绝缘层12上。在本实施例中,阻挡金属层的材质可以为氮化硅、或是氮化钛、或是钛。
如图1所示,阻挡金属层13上、未被阻挡金属层13所覆盖的绝缘层12上,以及未被阻挡金属层13与绝缘层12所覆盖的第一金属层115上形成有第二介电层14。在本实施例中,第二介电层14为一金属内介电层(IMD)。
最后,第二金属层15形成于第二介电层14上。而且,第二金属层15透过形成于第二介电层14中的多个接触孔141分别与第一金属层115电连接,以便依据设计形成所需的电路布局。
为使本发明的内容更容易理解,以下将举一实例,以说明依本发明较佳实施例的存储器装置的制造方法的流程。
请参照图3A至图3C所示,依本发明较佳实施例的存储器装置的制造方法包括以下步骤。
如图3A所示,首先提供存储器基板11。需注意的是,存储器基板11可以是包括隔片117以及阻挡层118(如图2所示),以便加强存储器装置1屏蔽等离子体电荷的能力。
接着,沉积(deposit)绝缘层12于第一金属层115与未被第一金属层115所覆盖的第一介电层114上(如图3A所示)。在本实施例中,沉积绝缘层12的方式可以是利用物理气相沉积(PVD),或者是化学气相沉积(CVD)。
紧接着,沉积阻挡金属层13于绝缘层12上(如图3B所示)。如前所述,阻挡金属层13可以是利用物理气相沉积(PVD),亦可以是利用化学气相沉积(CVD)所形成。
请参照图3B所示,蚀刻绝缘层12与阻挡金属层13,以便移除第一金属层115上的绝缘层12与阻挡金属层13,以及移除外围电路区113上方的阻挡金属层13。在本实施例中,利用干蚀刻(dry etching)工艺来蚀刻绝缘层12与阻挡金属层13,因此,在执行蚀刻工艺之后,在第一金属层115的两侧会形成一隔片131。凡本领域技术人员应该了解,上述的蚀刻工艺包括在进行蚀刻的前于阻挡金属层13上形成具有特定图案(pattern)的一光致抗蚀剂层16(如图3B所示)、以及在进行蚀刻之后移除光致抗蚀剂层16。
请参照图3C所示,接着形成第二介电层14,以便覆盖住阻挡金属层13、未被阻挡金属层13所覆盖的绝缘层12以及未被阻挡金属层13与绝缘层12所覆盖的第一金属层115。需注意的是,在形成第二介电层14之后,必须于第二介电层14中形成多个接触孔141,以便导通第一金属层115。
最后,在第二介电层14上形成第二金属层15。如前所述,经由接触孔141以及接触孔116的导通,可以分别经由第一金属层115与第二金属层15输入控制信号至存储单元区112中的每一存储单元,进而控制存储单元区112中的每一存储单元的存取;另外,经由接触孔141以及接触孔116的导通,可以分别经由第一金属层115与第二金属层15输入控制信号至外围电路区113,以启动外围电路区113的电路,例如可以进行逻辑分析。
需注意的是,形成上述的阻挡层118与阻挡金属层13的材料可以是任意一种能够应用于半导体工艺,而且具有屏蔽等离子体电荷功能的金属或是非金属材料,而并非局限于本实施例中所述的氮化硅、氮化钛、钛等等。
综上所述,由于依本发明较佳实施例的存储器装置及其制造方法乃是于存储单元区上方的绝缘层上形成阻挡金属层,因此,能够利用阻挡金属层来挡住于半导体后段工艺中所产生的大量等离子体电荷,以避免等离子体电荷被捕捉在存储单元的栅极中,进而提高存储器元件的稳定性及可靠度。
以上所述仅为举例性,而非为限制性。任何未脱离本发明的精神与范畴,而对其进行的等效修改或变更,均应包含于后附的申请专利范围中。

Claims (25)

1、一种存储器装置制造方法,包含:
提供一存储器基板,该存储器基板包含一基板、一存储单元区、一外围电路区、一第一介电层、以及一第一金属层,该存储单元区与该外围电路区形成于该基板上,该第一介电层形成于该存储单元区与该外围电路区上,该第一金属层形成于该第一介电层的一部分上;
沉积一绝缘层于该第一金属层与未被该第一金属层所覆盖的该第一介电层上;
沉积一阻挡金属层于该绝缘层上;
蚀刻该绝缘层与该阻挡金属层,以便移除该第一金属层上的该绝缘层与该阻挡金属层,以及移除该外围电路区上方的该阻挡金属层;
形成一第二介电层于该阻挡金属层、未被该阻挡金属层所覆盖的该绝缘层以及未被该阻挡金属层与该绝缘层所覆盖的该第一金属层上;以及
形成一第二金属层于该第二介电层上。
2、如权利要求1所述的存储器装置制造方法,其特征在于:该第一介电层为一内介电层。
3、如权利要求1所述的存储器装置制造方法,其特征在于:该第二介电层为一金属内介电层。
4、如权利要求1所述的存储器装置制造方法,其特征在于:该第一金属层透过形成于该第一介电层中的多个接触孔分别与该存储单元区以及该外围电路区电连接。
5、如权利要求1所述的存储器装置制造方法,其特征在于:该第二金属层透过形成于该第二介电层中的多个接触孔分别与该第一金属层电连接。
6、如权利要求1所述的存储器装置制造方法,其特征在于:蚀刻该绝缘层与该阻挡金属层使用于蚀刻技术。
7、如权利要求1所述的存储器装置制造方法,其特征在于:该阻挡金属层的材质为氮化硅。
8、如权利要求1所述的存储器装置制造方法,其特征在于:该阻挡金属层的材质为氮化钛。
9、如权利要求1所述的存储器装置制造方法,其特征在于:该阻挡金属层的材质为钛。
10、如权利要求1所述的存储器装置制造方法,其特征在于:该存储器基板还包含一隔片,其形成于该第一金属层的侧边。
11、如权利要求10所述的存储器装置制造方法,其特征在于:该存储器基板还包含一阻挡层,其形成于该第一介电层上方,以及该第一金属层与该隔片下方。
12、如权利要求11所述的存储器装置制造方法,其特征在于:该阻挡层的材质为氮化钛。
13、如权利要求11所述的存储器装置制造方法,其特征在于:该阻挡层的材质为钛。
14、一种存储器装置,其特征在于,包含:
一存储器基板,其包含一基板、一存储单元区、一外围电路区、一第一介电层、以及一第一金属层,该存储单元区与该外围电路区形成于该基板上,该第一介电层形成于该存储单元区与该外围电路区上,该第一金属层形成于该第一介电层的一部分上;
一绝缘层,其形成于未被该第一金属层所覆盖的该第一介电层上;
一阻挡金属层,其形成于该存储单元区上方的该绝缘层上;
一第二介电层,其形成于该阻挡金属层、未被该阻挡金属层所覆盖的该绝缘层以及未被该阻挡金属层与该绝缘层所覆盖的该第一金属层上;以及
一第二金属层,其形成于该第二介电层上。
15、如权利要求14所述的存储器装置,其特征在于:该第一介电层为一内介电层。
16、如权利要求14所述的存储器装置,其特征在于:该第二介电层为一金属内介电层。
17、如权利要求14所述的存储器装置,其特征在于:该第一金属层透过形成于该第一介电层中的多个接触孔分别与该存储单元区以及该外围电路区电连接。
18、如权利要求14所述的存储器装置,其特征在于:该第二金属层透过形成于该第二介电层中的多个接触孔分别与该第一金属层电连接。
19、如权利要求14所述的存储器装置,其特征在于:该阻挡金属层的材质为氮化硅。
20、如权利要求14所述的存储器装置,其特征在于:该阻挡金属层的材质为氮化钛。
21、如权利要求14所述的存储器装置,其特征在于:该阻挡金属层的材质为钛。
22、如权利要求14所述的存储器装置,其特征在于:该存储器基板还包含一隔片,其形成于该第一金属层的侧边。
23、如权利要求22所述的存储器装置,其特征在于:该存储器基板还包含一阻挡层,其形成于该第一介电层上方,以及该第一金属层与该隔片下方。
24、如权利要求23所述的存储器装置,其特征在于:该阻挡层的材质为氮化钛。
25、如权利要求23所述的存储器装置,其特征在于:该阻挡层的材质为钛。
CN 02120373 2002-05-23 2002-05-23 存储器装置及其制造方法 Expired - Fee Related CN1278410C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 02120373 CN1278410C (zh) 2002-05-23 2002-05-23 存储器装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 02120373 CN1278410C (zh) 2002-05-23 2002-05-23 存储器装置及其制造方法

Publications (2)

Publication Number Publication Date
CN1459847A CN1459847A (zh) 2003-12-03
CN1278410C true CN1278410C (zh) 2006-10-04

Family

ID=29427015

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 02120373 Expired - Fee Related CN1278410C (zh) 2002-05-23 2002-05-23 存储器装置及其制造方法

Country Status (1)

Country Link
CN (1) CN1278410C (zh)

Also Published As

Publication number Publication date
CN1459847A (zh) 2003-12-03

Similar Documents

Publication Publication Date Title
CN2750477Y (zh) 埋入式电容器介层窗的结构
CN1638098A (zh) 形成半导体器件的位线的方法
CN1751367A (zh) 电容器及制造电容器的方法
CN1716543A (zh) 多层堆栈栅极结构及其制作方法
CN1293638C (zh) 半导体存储器件和采用镶嵌位线工艺制造该器件的方法
CN1252811C (zh) Cmos工艺中的同轴互连线的制作方法
CN1941367A (zh) 降低半导体电容的漏电流的方法与相关的装置
CN1822369A (zh) 半导体存储装置
CN1870248A (zh) 用于半导体存储单元的有隔离环的沟槽电容器的制造方法
CN1104054C (zh) 半导体存储器件及其制造方法
CN1257311A (zh) 半导体存储器及其制造方法
CN1278410C (zh) 存储器装置及其制造方法
CN1248315C (zh) 制造集成半导体存储装置的方法
CN1614763A (zh) 制造半导体器件的方法
CN1309041C (zh) 内存组件的位线与位线接触窗的制造方法
CN1591837A (zh) 用于制造闪存器件的方法
CN1236974A (zh) 用两个腐蚀图形制造半导体存储器件的方法
CN1230022A (zh) 半导体器件及其制造方法
CN1684247A (zh) 深沟槽电容的制作方法
CN1399331A (zh) 氮化物只读存储器及其制造方法
JP3965323B2 (ja) メモリ装置及びその製造方法
CN1291491C (zh) 半导体元件及其制作方法
CN1286164C (zh) 具有自行对准接触窗的存储器元件的制造方法及结构
CN1271680C (zh) 沟槽电容的下电极的制造方法
CN1324686C (zh) 半导体元件的制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061004

Termination date: 20210523