CN102446892B - 一种金属-氧化物-金属电容及其制作方法 - Google Patents

Abstract

一种高性能金属-氧化物-金属电容以及制作高性能金属-氧化物-金属电容的方法，通过有选择性对金属介电层进行光刻蚀刻来实现在同一层金属介电层中存在两种k值薄膜，将非MOM区域用低k介质填充，使得MOM区域采用高K介质，实现了高性能的金属-氧化物-金属电容，节省了芯片面积，降低了成本，同时与传统工艺相适应。

Description

一种金属-氧化物-金属电容及其制作方法

技术领域

本发明涉及一种MOM（metal-oxide-metal）电容及其制作方法，属于集成电路制造，尤其涉及一种高性能金属-氧化物-金属电容及其制作方法。

背景技术

随着CMOS器件尺寸的不断缩小，其后段互联所用的介电质的介电常数k也不断降低，人们也在不断寻找新的介电质材料，从最初单纯的二氧化硅发展到了FSG、SiOC，直到45nm节点一下的多孔的超低k薄膜。

参考图1和图2所示出的现有技术的属-氧化物-金属电容的结构示意图，其中，为了更好的进行说明，图1划分了铜互连区域1和金属-氧化物-金属电容区域1，图2为图1中A-A’线处的截面图，可以发现，铜互连区域1和金属-氧化物-金属电容区域2中，都采用的是低K值薄膜3。

目前的技术发展是，随着薄膜k值的降低，在互连中集成相同大小的电容C就需要更大的面积（C∝K），面积的浪费就增加了芯片的制作成本。

因此，提供一种能够有效提高金属-氧化物-金属电容性能，同时互连结构采用低K薄膜的结构就显得尤为重要了。

发明内容

本发明的目的是是用选择性的光刻来实现高k和低k薄膜，从而在高k薄膜上实现高性能MOM，而能保持传统互连低k的优越性。

本发明公开一种高性能金属-氧化物-金属电容，其中，包括：

形成在第一刻蚀阻挡层上的第一低K值介电层薄膜，所述第一低K值介电层薄膜上覆盖有第一介电层薄膜，所述第一介电层薄膜包括第一高K值区域和第一低K值区域，所述第一低K值介电层薄膜和所述第一低K值区域的材料相同；

形成在第二刻蚀阻挡层上的第二低K值介电层薄膜，所述第二低K值介电层薄膜上覆盖有第二介电层薄膜，所述第二介电层薄膜包括第二高K值区域和第二低K值区域，所述第二低K值介电层薄膜和所述第二低K值区域的材料相同；

所述第二刻蚀阻挡层覆盖所述第一介电层薄膜，所述第二高K值区域位于所述第一高K值区域的竖直上方，所述第二低K值区域位于所述第一低K值区域的竖直上方；

所述第一介电层薄膜中的所述第一高K值区域和第一低K值区域分别设置有金属填充的若干下沟槽，所述第二介电层薄膜中的第二高K值区域和第二低K值区域分别设置有金属填充的若干上沟槽，每一个上沟槽在竖直方向上至少对应一个下沟槽；

竖直贯穿第二低K值介电层薄膜和第二刻蚀阻挡层的接触孔，每一个接触孔分别与一个第二低K值区域中的上沟槽在竖直方向上重合，并接触位于所述接触孔竖直下方的下沟槽。

上述的高性能金属-氧化物-金属电容，其中，所述第一高K值区域的材料为USG，FSG，BD，BD1或BDII中一种，所述第一低K值介电层薄膜以及所述第一低K值区域的材料为USG，FSG，BD，BD1或BDII中比所述第一高K值区域K值低的一种。

上述的高性能金属-氧化物-金属电容，其中，所述第一高K值区域和第二高K值区域的材料相同，所述第一低K值区域和第二低K值区域的材料相同，所述第一低K值介电层薄膜和第二低K值介电层薄膜的材料相同。

上述的高性能金属-氧化物-金属电容，其中，所述第一低K值介电层薄膜和所述第二低K值介电层薄膜厚度相同，所述第一介电层薄膜和第二介电层薄膜的厚度相同。

上述的高性能金属-氧化物-金属电容，其中，所述第一低K值介电层薄膜和所述第二低K值介电层薄膜厚度取值范围均为1000～10000埃，所述第一介电层薄膜和第二介电层薄膜厚度取值范围均为1000～10000埃。

根据本发明的另一个方面，一种高性能金属-氧化物-金属电容的制作方法，其中，包括如下步骤：

提供一淀积有第一刻蚀阻挡层的晶圆；

在所述第一刻蚀阻挡层上淀积第一低K值介电层薄膜，在所述第一低K值介电层薄膜中刻蚀形成第一沟槽，所述第一沟槽底部不接触所述第一刻蚀阻挡层；

淀积第一高K值介电层薄膜覆盖所述第一低K值介电层薄膜和所述第一沟槽；

化学机械平坦化所述第一高K值介电层薄膜，使所述第一低K值介电层薄膜暴露；

在位于第一低K值介电层薄膜和所述第一高K值介电层薄膜中分别刻蚀若干下沟槽并填充金属；

化学机械平坦化所述第一低K值介电层薄膜和所述第一高K值介电层薄膜，并完成沟槽中金属的填充；

淀积第二刻蚀阻挡层覆盖所述第一低K值介电层薄膜和所述第一高K值介电层薄膜；

在所述第二刻蚀阻挡层上淀积第二低K值介电层薄膜，在所述第二低K值介电层薄膜中刻蚀形成第二沟槽，所述第二沟槽底部不接触所述第二刻蚀阻挡层；

淀积第二高K值介电层薄膜覆盖所述第二低K值介电层薄膜；

化学机械平坦化所述第二高K值介电层薄膜，使所述第二低K值介电层薄膜暴露；

在所述第二低K值介电层薄膜和所述第二高K值介电层薄膜中分别刻蚀若干上沟槽，每一个上沟槽在竖直方向上至少对应一个下沟槽；

在所述第二低K值介电层薄膜中刻蚀接触孔，所述接触孔与一个第二低K值介电层薄膜中的上沟槽在竖直方向上重合，并接触位于其竖直下方的下沟槽；

在所述上沟槽和所述接触孔中填充金属；

化学机械平坦化所述第二高K值介电层薄膜和所述第二低K值介电层薄膜。

上述的制作方法，其中，所述第一高K值介电层薄膜和所述第二高K值介电层薄膜的材料相同，均为USG，FSG，BD，BD1或BDII中一种，所述第一低K值介电层薄膜和第二低K值介电层薄膜的材料相同，均为USG，FSG，BD，BD1或BDII中比所述第一低K值介电层薄膜K值低的一种。

上述的制作方法，其中，所述第一高K值介电层薄膜和所述第二高K值介电层薄膜厚度相同，所述第一低K值介电层薄膜和第二低K值介电层薄膜的厚度相同，所述第一低K值介电层薄膜比所述第一高K值介电层薄膜厚。

上述的制作方法，其中，所述第一高K值介电层薄膜和所述第二高K值介电层薄膜厚度取值范围均为1000～10000埃，所述第一低K值介电层薄膜和第二低K值介电层薄膜厚度取值范围均为1000～10000埃。

本发明通过有选择性对金属介电层进行光刻蚀刻来实现在同一层金属介电层中存在两种k值薄膜，将非MOM区域用低k介质填充，使得MOM区域采用高K介质，实现了高性能的金属-氧化物-金属电容，节省了芯片面积，降低了成本。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。在附图中，为清楚明了，放大了部分部件。

图1为现有技术的金属-氧化物-金属电容的俯视图；

图2为图1中A-A’线处的截面图；

图3示出了根据本发明的，一种高性能金属-氧化物-金属电容的结构示意图；

图4a至图4d示出了根据本发明的，一种高性能金属-氧化物-金属电容中不同K值介电层的制作方法的各个步骤；以及

图5a至图5b示出了制作沟槽各个步骤。

具体实施方式

以下结合附图及具体实施方式对本发明进行进一步详细说明。此处所描述的具体实施方式仅用于解释本发明，并不用于限定本发明的保护范围。

参考图3所示的根据本发明的，一种高性能金属-氧化物-金属电容的结构示意图，为了提高电容的性能，在铜互连区域1和MOM（金属-氧化物-金属）区域2采用不同的介电材料。具体地，本发明的电容包括：

形成在第一刻蚀阻挡层101上的第一低K值介电层薄膜203，所述第一低K值介电层薄膜203上覆盖有第一介电层薄膜201，所述第一介电层薄膜201包括第一高K值区域211和第一低K值区域221，所述第一低K值介电层薄膜203和所述第一低K值区域221的材料相同；

形成在第二刻蚀阻挡层102上的第二低K值介电层薄膜204，所述第二低K值介电层薄膜204上覆盖有第二介电层薄膜202，所述第二介电层薄膜202包括第二高K值区域212和第二低K值区域222，所述第二低K值介电层薄膜204和所述第二低K值区域222的材料相同，其中，上述的第一低K值介电层薄膜203和第一低K值区域221为一整体，为了更清楚的说明本发明电容的结构，在此将本发明的电容中的低K值介电质部分分块描述，使得更为容易理解，本领域技术人员理解，上述的第一低K值介电层薄膜203和第一低K值区域221为一整体，可以通过一次淀积一层上述的低K值介电层形成，在此不予赘述，类似的，所述第二低K值介电层薄膜204和第二低K值区域222也是一整体；

所述第二刻蚀阻挡层102覆盖所述第一介电层薄膜201，所述第二高K值区域212位于所述第一高K值区域211的竖直上方，所述第二低K值区域222位于所述第一低K值区域221的竖直上方；

所述第一介电层薄膜201中的所述第一高K值区域211和第一低K值区域221分别设置有金属填充的若干下沟槽301，所述第二介电层薄膜202中的第二高K值区域212和第二低K值区域222分别设置有金属填充的若干上沟槽302，每一个上沟槽302在竖直方向上至少对应一个下沟槽301；

竖直贯穿第二低K值介电层薄膜204和第二刻蚀阻挡层102的接触孔303，每一个接触孔303分别与一个第二低K值区域222中的上沟槽302在竖直方向上重合，并接触位于所述接触孔303竖直下方的下沟槽301。

具体地，本发明的高性能金属-氧化物-金属电容中，所述第一高K值区域211的材料为USG，FSG，BD，BD1或BDII中一种，所述第一低K值介电层薄膜203以及所述第一低K值区域221的材料为USG，FSG，BD，BD1或BDII中比所述第一高K值区域211K值低的一种。

更为具体地，所述第一高K值区域211和第二高K值区域212的材料相同，所述第一低K值区域221和第二低K值区域222的材料相同，所述第一低K值介电层薄膜203和第二低K值介电层薄膜204的材料相同，优选地，所述第一低K值介电层薄膜203、第二低K值介电层薄膜204、第一低K值区域221以及第二低K值区域222的材料都采用同一种。

在一个具体实施例中，所述第一介电层薄膜201和所述第二介电层薄膜202厚度相同，所述第一低K值介电层薄膜203和第二低K值介电层薄膜的厚度相同204。

优选地，所述第一介电层薄膜201和所述第二介电层薄膜202厚度取值范围均为1000～10000埃，所述第一低K值介电层薄膜203和第二低K值介电层薄膜204厚度取值范围均为1000～10000埃。

本发明有选择性对金属介电层进行光刻蚀刻来实现在同一层金属介电层中存在两种k值薄膜，将非MOM区域用低k介质填充。以下对本发明的实现做详细说明，其中，对于刻蚀、化学机械平坦化等现有技术工艺不做详细叙述，如何采用光刻胶进行刻蚀的工艺不是本发明的重点，而且本领域技术人员可以结合现有技术实现所述工艺步骤。参考图3，并结合图4a至图4d以及图5a至图5b，本发明方法的实现步骤为：

提供一淀积有第一刻蚀阻挡层101的晶圆；

在所述第一刻蚀阻挡层101上淀积第一低K值介电层薄膜203，在所述第一低K值介电层薄膜203中刻蚀形成第一沟槽9，所述第一沟槽9底部不接触所述第一刻蚀阻挡层101；

淀积第一高K值介电层薄膜901覆盖所述第一低K值介电层薄膜203和所述第一沟槽9；

化学机械平坦化所述第一高K值介电层薄膜901，使所述第一低K值介电层薄膜203暴露，这样，参考图3，剩余的第一高K值介电层薄膜901就形成了第一高K值区域211，位于第一高K值介电层薄膜901水平高度的第一低K值介电层薄膜203部分就形成了第一低K值区域221；

在位于第一低K值介电层薄膜203和所述第一高K值介电层薄膜901中分别刻蚀若干下沟槽301并填充金属；

化学机械平坦化所述第一低K值介电层薄膜203和所述第一高K值介电层薄膜901，并完成沟槽中金属的填充；

淀积第二刻蚀阻挡层102覆盖所述第一低K值介电层薄膜203和所述第一高K值介电层薄膜901；

在所述第二刻蚀阻挡层102上淀积第二低K值介电层薄膜204，在所述第二低K值介电层薄膜204中刻蚀形成第二沟槽（附图中未标示），所述第二沟槽底部不接触所述第二刻蚀阻挡层102；

淀积第二高K值介电层薄膜（附图中未标示）覆盖所述第二低K值介电层薄膜204；

化学机械平坦化所述第二高K值介电层薄膜，使所述第二低K值介电层薄膜204暴露，再参考图3，剩余的第二高K值介电层薄膜就形成了第二高K值区域212，位于第二高K值介电层薄膜水平高度的第二低K值介电层薄膜204部分就形成了第二低K值区域222；

在所述第二低K值介电层薄膜204和所述第二高K值介电层薄膜中分别刻蚀若干上沟槽302，每一个上沟槽302在竖直方向上至少对应一个下沟槽301；

在所述第二低K值介电层薄膜204中刻蚀接触孔303，所述接触孔303与一个第二低K值介电层薄膜204中的上沟槽302在竖直方向上重合，并接触位于其竖直下方的下沟槽301；

在所述上沟槽302和所述接触孔303中填充金属；

化学机械平坦化所述第二高K值介电层薄膜和所述第二低K值介电层薄膜204。

进一步地，所述第一高K值介电层薄膜901和所述第二高K值介电层薄膜的材料相同，均为USG，FSG，BD，BD1或BDII中一种，所述第一低K值介电层薄膜203和第二低K值介电层薄膜204的材料相同，均为USG，FSG，BD，BD1或BDII中比所述第一低K值介电层薄膜203K值低的一种。

在一个优选例中，所述第一高K值介电层薄膜901和所述第二高K值介电层薄膜厚度相同，所述第一低K值介电层薄膜203和第二低K值介电层薄膜204的厚度相同，所述第一低K值介电层薄膜203比所述第一高K值介电层薄膜901厚。

更为优选地，所述第一高K值介电层薄膜901和所述第二高K值介电层薄膜厚度取值范围均为1000～10000埃，所述第一低K值介电层薄膜203和第二低K值介电层薄膜204厚度取值范围均为1000～10000埃。

通过上述方法步骤，就能得到如图3所示的本发明的高性能电容结构。

本领域技术人员结合现有技术以及上述实施例可以实现所述变化例，这样的变化例并不影响本发明的实质内容，在此不予赘述。

以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (9)

1.一种金属-氧化物-金属电容，其特征在于，包括：

形成在第一刻蚀阻挡层上的第一低K值介电层薄膜，所述第一低K值介电层薄膜上覆盖有第一介电层薄膜，所述第一介电层薄膜包括第一高K值区域和第一低K值区域，所述第一低K值介电层薄膜和所述第一低K值区域的材料相同；

形成在第二刻蚀阻挡层上的第二低K值介电层薄膜，所述第二低K值介电层薄膜上覆盖有第二介电层薄膜，所述第二介电层薄膜包括第二高K值区域和第二低K值区域，所述第二低K值介电层薄膜和所述第二低K值区域的材料相同；

所述第二刻蚀阻挡层覆盖所述第一介电层薄膜，所述第二高K值区域位于所述第一高K值区域的竖直上方，所述第二低K值区域位于所述第一低K值区域的竖直上方；

所述第一介电层薄膜中的所述第一高K值区域和第一低K值区域分别设置有金属填充的若干下沟槽，所述第二介电层薄膜中的第二高K值区域和第二低K值区域分别设置有金属填充的若干上沟槽，每一个上沟槽在竖直方向上至少对应一个下沟槽；

竖直贯穿第二低K值介电层薄膜和第二刻蚀阻挡层的接触孔，每一个接触孔分别与一个第二低K值区域中的上沟槽在竖直方向上重合，并接触位于所述接触孔竖直下方的下沟槽。

2.根据权利要求1所述的金属-氧化物-金属电容，其特征在于，所述第一高K值区域的材料为USG，FSG，BD，BD1或BDII中一种，所述第一低K值介电层薄膜以及所述第一低K值区域的材料为USG，FSG，BD，BD1或BDII中比所述第一高K值区域K值低的一种。

3.根据权利要求2所述的金属-氧化物-金属电容，其特征在于，所述第一高K值区域和第二高K值区域的材料相同，所述第一低K值区域和第二低K值区域的材料相同，所述第一低K值介电层薄膜和第二低K值介电层薄膜的材料相同。

4.根据权利要求1或2所述的金属-氧化物-金属电容，其特征在于，所述第一低K值介电层薄膜和所述第二低K值介电层薄膜厚度相同，所述第一介电层薄膜和第二介电层薄膜的厚度相同。

5.根据权利要求4所述的金属-氧化物-金属电容，其特征在于，所述第一低K值介电层薄膜和所述第二低K值介电层薄膜厚度取值范围均为1000～10000埃，所述第一介电层薄膜和第二介电层薄膜厚度取值范围均为1000～10000埃。

6.一种金属-氧化物-金属电容的制作方法，其特征在于，包括如下步骤：

提供一淀积有第一刻蚀阻挡层的晶圆；

在所述第一刻蚀阻挡层上淀积第一低K值介电层薄膜，在所述第一低K值介电层薄膜中刻蚀形成第一沟槽，所述第一沟槽底部不接触所述第一刻蚀阻挡层；

淀积第一高K值介电层薄膜覆盖所述第一低K值介电层薄膜和所述第一沟槽；

化学机械平坦化所述第一高K值介电层薄膜，使所述第一低K值介电层薄膜暴露；

在位于第一低K值介电层薄膜和所述第一高K值介电层薄膜中分别刻蚀若干下沟槽并填充金属；

化学机械平坦化所述第一低K值介电层薄膜和所述第一高K值介电层薄膜，并完成沟槽中金属的填充；

淀积第二刻蚀阻挡层覆盖所述第一低K值介电层薄膜和所述第一高K值介电层薄膜；

在所述第二刻蚀阻挡层上淀积第二低K值介电层薄膜，在所述第二低K值介电层薄膜中刻蚀形成第二沟槽，所述第二沟槽底部不接触所述第二刻蚀阻挡层；

淀积第二高K值介电层薄膜覆盖所述第二低K值介电层薄膜；

化学机械平坦化所述第二高K值介电层薄膜，使所述第二低K值介电层薄膜暴露；

在所述第二低K值介电层薄膜和所述第二高K值介电层薄膜中分别刻蚀若干上沟槽，每一个上沟槽在竖直方向上至少对应一个下沟槽；

在所述第二低K值介电层薄膜中刻蚀接触孔，所述接触孔与一个第二低K值介电层薄膜中的上沟槽在竖直方向上重合，并接触位于其竖直下方的下沟槽；

在所述上沟槽和所述接触孔中填充金属；

化学机械平坦化所述第二高K值介电层薄膜和所述第二低K值介电层薄膜。

7.根据权利要求6所述的制作方法，其特征在于，所述第一高K值介电层薄膜和所述第二高K值介电层薄膜的材料相同，均为USG，FSG，BD，BD1或BDII中一种，所述第一低K值介电层薄膜和第二低K值介电层薄膜的材料相同，均为USG，FSG，BD，BD1或BDII中比所述第一高K值介电层薄膜K值低的一种。

8.根据权利要求6或7所述的制作方法，其特征在于，所述第一高K值介电层薄膜和所述第二高K值介电层薄膜厚度相同，所述第一低K值介电层薄膜和第二低K值介电层薄膜的厚度相同，所述第一低K值介电层薄膜比所述第一高K值介电层薄膜厚。

9.根据权利要求8所述的制作方法，其特征在于，所述第一高K值介电层薄膜和所述第二高K值介电层薄膜厚度取值范围均为1000～10000埃，所述第一低K值介电层薄膜和第二低K值介电层薄膜厚度取值范围均为1000～10000埃。

Images