CN103178002B - 空气隙、空气隙的形成方法及半导体器件 - Google Patents
空气隙、空气隙的形成方法及半导体器件 Download PDFInfo
- Publication number
- CN103178002B CN103178002B CN201110436157.5A CN201110436157A CN103178002B CN 103178002 B CN103178002 B CN 103178002B CN 201110436157 A CN201110436157 A CN 201110436157A CN 103178002 B CN103178002 B CN 103178002B
- Authority
- CN
- China
- Prior art keywords
- gap
- air
- dielectric layer
- metal
- interconnect structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种空气隙的形成方法，包括：首先提供金属互连结构，该金属互连结构包括金属结构及其间的金属间介电层；接着光刻、刻蚀所述金属互连结构的金属间介电层形成空气隙；之后淀积层间介质层封住所述空气隙；最后在所述层间介质层上制作导电插塞；其中，所述光刻、刻蚀步骤中形成的空气隙为蜂窝状分布的多个顶部及底部面积小，中间区域面积大的胖肚型结构。本发明还提供了该空气隙结构及包含该结构的半导体器件。采用本发明的技术方案，形成的顶层介电层机械强度增强，不易坍塌，且对下一工序形成通孔时的自对准精度要求低。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种空气隙、空气隙的形成方法及半导体器件。
背景技术
当半导体工业将工艺技术演进至90nm以下，相邻的连接线间的距离变得越来越小，其间产生的电容越来越大，该电容也称寄生电容，该电容不仅影响芯片的运行速度，也对芯片上的器件的可靠性有严重影响。为了减轻这种问题，半导体工艺以低介电材料(3.0＜k＜4.2)取代例如氧化硅(k＝4.2)等高介电常数的层间介质层及金属间介电层，以降低相邻的连线间的电容。当工艺技术演进至32-45nm时，电容的问题变得更加严重，3.0＜k＜4.2的低介电材料已无法满足要求，业内希望进一步降低层间介质层及金属间介电层的介电常数。
理想情况下，该介电常数可以降低至1.0，这为真空的介电常数，空气的介电常数为1.001，几乎接近真空的介电常数。因此，业内出现了在金属导线之间形成空气隙(airgap)，以降低金属导线间的电容耦合。
图1为现有的空气隙14的立体结构图。底层介电层11上形成有金属互连结构12，该结构中的金属间介电层被刻蚀后形成空气隙14，接着还形成有顶层介电层13，该介电层13用于封闭该空气隙14，并且之后其中形成有通孔(via)，该通孔用于淀积金属形成导电插塞。
图1所示结构在形成过程中会出现一些问题。例如去掉顶层介电层13后，该图1中的结构如图2所示，其中的空气隙14为长条形槽状，在其上淀积顶层介电层13时，为了减小寄生电容，该顶层介电层13一般需选用低k材料，该低介电材料的机械应力通常较低，因而，在长条形槽状上形成低k的顶层介电层13时，该层13容易坍塌。此外，该层13中形成通孔采用的方法为自对准刻蚀，该自对准过程中有可能会有误差，经常出现偏移，如图3所示的截面图，该偏移轻微的情况会导致形成的通孔15不能完全落在金属结构上，即部分形成在空气隙14内，这会导致之后形成的导电插塞会出现空洞(void)，性能不可靠，偏移严重的情况下，会导致原本应该填充在该通孔15内的导电材质填充至空气隙14内，造成不希望的金属互连结构之间电导通。
有鉴于此，实有必要提出一种新的空气隙、空气隙的形成方法，以避免现有技术的缺陷。
发明内容
本发明实现的目的是提供一种新的空气隙、空气隙的形成方法，使形成的顶层介电层机械强度增强，不易坍塌，且对下一工序形成通孔时的自对准精度要求低。
为实现上述目的，本发明提供一种空气隙的形成方法，包括：
提供金属互连结构；所述金属互连结构包括金属结构及其间的金属间介电层；
光刻、刻蚀所述金属互连结构的金属间介电层形成空气隙；
淀积层间介质层封住所述空气隙；
在所述层间介质层上制作导电插塞；
其中，所述光刻、刻蚀步骤中形成的空气隙为蜂窝状分布的多个顶部及底部面积小，中间区域面积大的胖肚型结构。
可选地，所述光刻、刻蚀形成空气隙步骤中，还包括在所述金属互连结构上形成扩散阻挡层，所述光刻、刻蚀是在所述扩散阻挡层上进行的。
可选地，所述刻蚀形成空气隙步骤中，采用电感耦合等离子体刻蚀，且为高压。
可选地，所述高压刻蚀的压力范围为：40-200mT。
可选地，所述刻蚀形成空气隙步骤中，采用高浓度氧气灰化。
可选地，所述氧气的流量范围为：50-1000sccm。
可选地，所述刻蚀形成空气隙步骤中，采用高浓度CO/CO2灰化。
可选地，所述提供的金属互连结构中的金属间介电层为低k材料。
本发明还提供一种空气隙，形成于金属互连结构的金属间介电层中，其特征在于，所述空气隙为顶部与底部面积小，中间区域面积大的胖肚型结构。
可选地，所述金属互连结构中的金属间介电层为低k材料。
可选地，所述低k材料的k值范围为：2.0-3.0。
可选地，所述空气隙的顶部为扩散阻挡层。
可选地，所述空气隙的顶部设置有层间介质层以封住所述空气隙。
可选地，所述层间介质层内形成有导电插塞。
可选地，所述导电插塞的材质为铜。
可选地，所述金属互连结构中形成有多个空气隙，多个所述空气隙呈蜂窝煤状。
此外，本发明还提供一种半导体器件，包括上述描述的空气隙。
与现有技术相比，上述技术方案具有以下优点：采用光刻、刻蚀，在所述金属互连结构的金属间介电层中形成空气隙；其中，所述空气隙为蜂窝状分布的多个顶部及底部面积小，中间区域面积大的胖肚型结构，与现有技术中的长条形槽状的空气隙相比，该蜂窝状分布在淀积顶层介电层时，对顶层介电层的支撑力进行了均匀分布，使得该层机械强度增强，不易坍塌，此外，该顶部及底部面积小的结构相对于长条形槽状，减小了暴露面积，与下一工序形成的通孔的底部重叠机会变小，因而对非对准情况的容忍度变高，增大了通孔的可形成区域(窗口)；
进一步地，所述光刻、刻蚀形成空气隙步骤中，还包括在所述金属互连结构上形成扩散阻挡层，由于层间介质层及金属间介电层仍优选使用低介电常数材质，而该低介电常数材质比较松软，使得金属原子容易扩散入其中，造成漏电，因而，该扩散阻挡层可以阻止导电插塞中的金属扩散入金属间介电层，也阻止了金属互连结构中的金属原子扩散入层间介质层；
进一步地，所述刻蚀形成空气隙步骤中，采用高压刻蚀，该高压刻蚀可以在一个小的开口内进行大范围的刻蚀，最终形成一个顶部与底部面积小，中间面积大的胖肚型的空气隙，尽可能使空隙所在的空间大；
进一步地，所述刻蚀形成空气隙步骤后，采用高浓度氧气灰化，该灰化可以使刻蚀的产物尽可能变成易被清洗的材质，目的也是增大胖肚型结构的中间区域的面积大度。
附图说明
图1是现有技术中的空气隙的立体结构示意图；
图2是图1中去掉顶层介电层的结构示意图；
图3是图1中的结构制作导电插塞过程中自对准偏移情况下的截面结构示意图；
图4是实施例提供的空气隙的形成方法的流程图；
图5至图10是按照图4流程形成的中间结构示意图；
图11是按照图4流程形成的最终结构的截面示意图；
图12是按照图4流程形成的最终结构的俯视图。
具体实施方式
正如背景技术所述，现有技术中的空气隙为长条形槽状，在其上淀积顶层介电层时，该层容易坍塌，另外，该长条形的槽状的空气隙对通孔的自对准精度要求较高，本发明提出采用光刻、刻蚀，在所述金属互连结构的金属间介电层中形成空气隙；其中，所述空气隙为蜂窝状分布的多个顶部及底部面积小，中间区域面积大的胖肚型结构，与现有技术中的长条形槽状的空气隙相比，该蜂窝状分布在淀积顶层介电层时，对顶层介电层的支撑力进行了均匀分布，使得该层机械强度增强，不易坍塌，此外，该顶部及底部面积小相对于长条形槽状，减小了暴露面积，与下一工序形成的通孔的底部重叠机会变小，因而对非对准情况的容忍度变高，增大了通孔的可形成区域(窗口)。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。由于本发明重在解释原理，因此，未按比例制图。
图4是本发明实施例提供的空气隙的形成方法的流程图。需要说明的是，本说明书中所指的下一工序是相对于在先执行的上一工序而言的。
结合图1，以下详细介绍该方法的操作步骤。
首先执行步骤S11，提供金属互连结构。
如图5所示，本实施例中提供的金属互连结构形成在层间介质层上，例如底层介电层21上，且该互连结构包括金属结构22及其间的金属间介电层25。为减小寄生电容，底层介电层21与金属间介电层25优选低k材质，且该低k材料的k值范围优选：2.0-3.0。该低k材质可为现有技术中的材质。该金属结构22的材质可以选择铝或铜等现有的材质，本实施例中为铜。
接着执行步骤S12，光刻、刻蚀所述金属互连结构的金属间介电层形成空气隙。
本步骤在具体执行过程中，包括以下步骤S121-S123。
步骤S121，参照图6所示，在该金属互连结构上形成扩散阻挡层26。扩散阻挡层26的作用为：层间介质层及金属间介电层25优选使用低介电常数材质，而该低介电常数材质比较松软，使得金属原子容易扩散入其中，造成漏电，扩散阻挡层26可以阻止导电插塞中的金属扩散入金属间介电层25，也阻止了金属互连结构中的金属原子扩散入层间介质层。
步骤S122，在扩散阻挡层26上形成光刻胶，利用掩膜板曝光显影后，在金属间介电层25上形成多个圆形组成的蜂窝状的的光刻胶图案，该图案的俯视图如图7所示。曝光显影为现有工艺中的常用手段，在此不再赘述。需要说明的是，此处的蜂窝煤状并不限制多个圆形成阵列或对称分布，该去除的圆形区域需根据金属间介电层25所在的位置决定，换句话说，多个圆形大致呈蜂窝煤状分布即可。
步骤S123，以光刻胶图案为掩膜，刻蚀所述扩散阻挡层26及金属间介电层25。
本步骤采用电感耦合等离子体(ICP)刻蚀，刻蚀气体主要采用含氟气体，例如CF4、CHF3、C3F8等，参数可以参照现有工艺，不同的是，本实施例中采用高压刻蚀，该高压刻蚀可以在一个小的开口内进行大范围的刻蚀，最终形成一个顶部与底部面积小，中间区域面积大的胖肚型的空气隙24，如图8所示，该胖肚型的空气隙24尽可能使空隙所在的空间大，降低该金属间介电层的有效介电常数；该面积较小的顶部与底部减小了与之后形成的通孔重叠的几率，也增大了通孔的可形成区域(窗口)。本发明人发现，压力范围为：40-200mT时，形成的空气隙的形状较为理想。
需要说明的是，本发明中的胖肚型的空气隙24中间区域的面积是指中间区域平行与顶部与底部的平面的横截面的面积。
为了进一步增大胖肚型结构空气隙24的中间区域的面积，在刻蚀之后，还采用高浓度氧气灰化，该灰化可以使刻蚀的产物尽可能变成易被清洗的材质，该氧气的流量范围例如为：50-1000sccm。
此外，除了氧气外，本步骤中也可以采用高浓度CO/CO2灰化，是否采用氧气还是后两者气体的混合物，取决于刻蚀后形成的胖肚型结构24的侧壁弧度是否满足需求，弧度大需选择含氧量高的O2，弧度小选择含氧量小的CO/CO2。
然后执行步骤S13，淀积层间介质层封住所述空气隙。
本实施例中，该层间介质层为顶层介电层23，形成的结构的截面示意图如图9所示。该淀积步骤可以选用现有的封住空气隙的方法，例如PVD。
接着执行步骤S14，在所述层间介质层上制作导电插塞。
如图10所示，本实施例中，在顶层介电层23上先进行光刻、刻蚀形成通孔27。接着，在通孔27内淀积导电材质，使用CMP去除通孔外的多余的导电材质形成导电插塞28，最终形成的结构截面示意图如图11所示。本实施例中，该导电材质为铜。
至此，本实施例提供的空气隙24已形成完毕。
综上，参考图12所示的最终结构俯视图，为以下描述方便，顶层介电层23未标识，多个空气隙24形成于金属互连结构的金属间介电层25中，且每个空气隙24为顶部与底部(图12中圆形实线所示)面积小，中间区域(图12中圆形虚线所示)面积大的胖肚型结构，由于该胖肚型结构的顶部与底部的尺寸均小于现有的长条形的槽状结构的尺寸，现有技术中，连接上下两层金属线的通孔27(导电插塞28)必须对准在金属结构22所在的区域，本实施例提供的技术方案中，通孔27(导电插塞28)只要不落在空气隙24为顶部(或底部)区域即可，可以部分落在金属间介电层25所在的区域，因而，不必完全限制在金属结构22所在的区域。所以，采用本实施例的空气隙24，在通孔27(相对于空气隙24的制作工序，通孔27的形成为下一工序制作而成)的制作过程中，对自对准精度要求较低，降低了工艺要求，同时，制作的导电插塞28性能可靠。
此外，该金属互连结构中的金属间介电层25为低k材料，具体实施过程中，低k材料的k值范围优选：2.0-3.0，最大程度降低形成的器件的有效介电常数。
参照图6所示，为避免导电插塞中的金属扩散入金属间介电层25，金属互连结构中的金属原子扩散入层间介质层，所述空气隙24的顶部形成有扩散阻挡层26。该扩散阻挡层26材质可以选用现有工艺中该层的所有材质。
此外，现有的互连结构多为一层互连图案，一层通孔27(导电插塞28)，如此重复叠加的多层金属互连结构，因而，该空气隙24的顶部设置有层间介质层以封住所述空气隙24，该层间介质层也用来形成通孔27，导电插塞28的材质为铜。
由于金属线结构22为金属图案，镶嵌于金属介电层25中，因而每两块金属间的金属介电层25都可以形成一个空气隙24，一个金属互连结构整体上形成有多个空气隙24，且该多个空气隙24呈蜂窝煤状。需要说明的是，此处的蜂窝煤状分布并不限制每个空气隙24单元成阵列或对称分布，大致呈蜂窝煤状分布即可。
与现有技术中的空气隙为长条形槽状相比，本发明提供的蜂窝状分布的空气隙24，在其上淀积顶层介电层23时，该层23在该蜂窝状分布上应力分布均匀，不易坍塌。
此外，本发明还提供一种半导体器件，该半导体器件的金属互连结构可以为一层互连图案，一层通孔27(导电插塞28)，如此重复叠加的多层金属互连结构，每层互连图案间具有上述形成的空气隙24。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (13)
1.一种空气隙的形成方法，其特征在于，包括：
提供金属互连结构；所述金属互连结构包括金属结构及其间的金属间介电层；
在所述金属互连结构上形成扩散阻挡层；
光刻、刻蚀所述扩散阻挡层和所述金属互连结构的金属间介电层形成空气隙，所述刻蚀采用高压电感耦合等离子体刻蚀，压力范围为40-200mTorr；
淀积层间介质层封住所述空气隙；
在所述层间介质层上制作导电插塞；
其中，所述光刻、刻蚀步骤中形成的空气隙为蜂窝状分布的多个顶部及底部面积小，中间区域面积大的胖肚型结构。
2.如权利要求1所述的空气隙的形成方法，其特征在于，所述刻蚀形成空气隙步骤后，采用高浓度氧气灰化。
3.如权利要求2所述的空气隙的形成方法，其特征在于，所述氧气的流量范围为：50-1000sccm。
4.如权利要求1所述的空气隙的形成方法，其特征在于，所述刻蚀形成空气隙步骤后，采用高浓度CO/CO2灰化。
5.如权利要求1所述的空气隙的形成方法，其特征在于，所述提供的金属互连结构中的金属间介电层为低k材料。
6.一种空气隙，形成于金属互连结构的金属间介电层中，其特征在于，所述空气隙为顶部与底部面积小，中间区域面积大的胖肚型结构，所述空气隙的顶部设置有扩散阻挡层，所述空气隙采用高压电感耦合等离子体刻蚀形成，所述高压电感耦合等离子体刻蚀的压力范围为40-200mTorr。
7.如权利要求6所述的空气隙，其特征在于，所述金属互连结构中的金属间介电层为低k材料。
8.如权利要求7所述的空气隙，其特征在于，所述低k材料的k值范围为：2.0-3.0。
9.如权利要求6所述的空气隙，其特征在于，所述空气隙的顶部设置有层间介质层以封住所述空气隙。
10.如权利要求9所述的空气隙，其特征在于，所述层间介质层内形成有导电插塞。
11.如权利要求10所述的空气隙，其特征在于，所述导电插塞的材质为铜。
12.如权利要求6所述的空气隙，其特征在于，所述金属互连结构中形成有多个空气隙，多个所述空气隙呈蜂窝煤状分布。
13.一种半导体器件，其特征在于，包括权利要求6至12中任意一项所述的空气隙。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110436157.5A CN103178002B (zh) | 2011-12-22 | 2011-12-22 | 空气隙、空气隙的形成方法及半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110436157.5A CN103178002B (zh) | 2011-12-22 | 2011-12-22 | 空气隙、空气隙的形成方法及半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103178002A CN103178002A (zh) | 2013-06-26 |
| CN103178002B true CN103178002B (zh) | 2016-03-16 |
Family
ID=48637772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110436157.5A Active CN103178002B (zh) | 2011-12-22 | 2011-12-22 | 空气隙、空气隙的形成方法及半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103178002B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9876075B2 (en) | 2015-10-16 | 2018-01-23 | International Business Machines Corporation | Method of forming dielectric with air gaps for use in semiconductor devices |
| CN107230658B (zh) * | 2016-03-25 | 2019-11-01 | 中芯国际集成电路制造(上海)有限公司 | 形成具有扩展空气间隙的半导体器件的方法 |
| CN106601667B (zh) * | 2016-12-20 | 2019-08-20 | 上海集成电路研发中心有限公司 | 一种具有空气隙的金属互连层结构及其制备方法 |
| WO2018171399A1 (en) * | 2017-03-22 | 2018-09-27 | The Hong Kong University Of Science And Technology | Ic structure with air gaps and protective layer and method for manufacturing the same |
| CN112582335B (zh) * | 2019-09-29 | 2023-08-11 | 芯恩（青岛）集成电路有限公司 | 一种半导体器件及其制备方法 |
| US10896848B1 (en) * | 2019-10-15 | 2021-01-19 | Nanya Technology Corporation | Method of manufacturing a semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1591855A (zh) * | 2003-09-05 | 2005-03-09 | 联华电子股份有限公司 | 一种具有空气间隔的集成电路结构及其制作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3222187B2 (ja) * | 1992-04-14 | 2001-10-22 | 沖電気工業株式会社 | 半導体装置のコンタクトホールエッチング方法 |
| JP2009094378A (ja) * | 2007-10-11 | 2009-04-30 | Panasonic Corp | 半導体装置及びその製造方法 |
| US7928003B2 (en) * | 2008-10-10 | 2011-04-19 | Applied Materials, Inc. | Air gap interconnects using carbon-based films |
-
2011
- 2011-12-22 CN CN201110436157.5A patent/CN103178002B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1591855A (zh) * | 2003-09-05 | 2005-03-09 | 联华电子股份有限公司 | 一种具有空气间隔的集成电路结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103178002A (zh) | 2013-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103178002B (zh) | 空气隙、空气隙的形成方法及半导体器件 | |
| CN107680953B (zh) | 金属内连线的互连结构及其形成方法、半导体器件 | |
| CN102637625B (zh) | 使用电介质膜填充端间的间隙 | |
| US6451669B2 (en) | Method of forming insulated metal interconnections in integrated circuits | |
| US20140035147A1 (en) | Semiconductor device and method for fabricating the same | |
| US8293638B2 (en) | Method of fabricating damascene structures | |
| CN112670296B (zh) | 三维存储器结构及其制备方法 | |
| US9741614B1 (en) | Method of preventing trench distortion | |
| CN101996929B (zh) | 双镶嵌结构的形成方法及半导体结构 | |
| CN1316592C (zh) | 制造半导体器件的方法 | |
| US7119010B2 (en) | Integrated circuit with self-aligned line and via and manufacturing method therefor | |
| CN103515353B (zh) | 一种光刻胶填充式金属互连结构及其制造方法 | |
| JP2004525514A (ja) | 相互接続構成および相互接続構成を製作する方法 | |
| CN105097768A (zh) | 电容器结构及其制造方法 | |
| CN102446895B (zh) | 一种金属-氧化物-金属电容及其制作方法 | |
| CN103824806A (zh) | 一种大马士革铜互连工艺 | |
| CN113793866B (zh) | 一种空气场板结构及其制作方法 | |
| CN102446894B (zh) | 一种高性能金属-氧化物-金属电容及其制作方法 | |
| CN102446891A (zh) | 一种高性能金属-氧化物-金属电容及其制作方法 | |
| US20200185337A1 (en) | Buffer Defense Band (BDB) Outside the Seal Ring to Enhance Crack Stopping in IC's | |
| CN115132586A (zh) | 半导体器件及其制造方法 | |
| CN102931172B (zh) | 测试器件及其制作方法、半导体器件及其制作方法 | |
| CN100423228C (zh) | 双重金属镶嵌结构及其制造方法 | |
| CN103956390A (zh) | 一种沟槽式肖特基芯片及其制造方法 | |
| CN117198996A (zh) | 一种大马士革结构的刻蚀方法和大马士革结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |