JP2004525514A - 相互接続構成および相互接続構成を製作する方法 - Google Patents
相互接続構成および相互接続構成を製作する方法 Download PDFInfo
- Publication number
- JP2004525514A JP2004525514A JP2002570300A JP2002570300A JP2004525514A JP 2004525514 A JP2004525514 A JP 2004525514A JP 2002570300 A JP2002570300 A JP 2002570300A JP 2002570300 A JP2002570300 A JP 2002570300A JP 2004525514 A JP2004525514 A JP 2004525514A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- interconnect
- interconnects
- insulating material
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
相互接続構成（１００）は、第１の層（１０１）と、第１の層表面（１０２）と、その上に、第１の層表面（１０２）と実質的に平行の第２の層表面（１０５）を有する少なくとも２つの相互接続（１０４）と、その上に、各相互接続（１０４）のそれぞれの第２の層（１０６）と、隣接し合う相互接続（１０４）間の領域を覆う隣接し合う相互接続の第２の層（１０６）と、その上に、隣接し合う相互接続（１０４）間の領域を被覆によって完全に閉じる第３の層（１０７）と、を有する。
【選択図】図１
【選択図】図１
Description
【技術分野】
【０００１】
本発明は、相互接続構成、および相互接続構成を製作する方法に関する。
【背景技術】
【０００２】
集積回路構成は、益々高い実装密度で製作される。その結果、メタライゼーション平面における相互接続間の距離が益々小さくなっている。これは、相互接続間に形成されるキャパシタンスが上昇して、信号伝搬時間が長くなり、電力損失が大きくなり、かつクロストークが起こることを意味する。これまで、相互接続間を絶縁するための誘電体として、主に、ＳｉＯ２が用いられてきた。その比誘電率は、εｒ＝３．９である。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
比誘電率εｒを低減するため、従って、相互接続平面内の相互接続間のキャパシタンスを低減するための多数の方法が、例えば、［１］、［２］または［３］から公知である。
【０００４】
引用された従来技術によると、相互接続平面内の相互接続間にキャビティが生成される。従って、相互接続間のキャパシタンスを決定する絶縁用誘電体は、ほぼ１に等しい比誘電率εｒを有する。この場合、相互接続それ自体は、絶縁の目的で、上側および下側が個体のＳｉＯ２層によって包囲される。
【０００５】
下に位置する絶縁層および上に位置する絶縁層のキャパシタンスは、層内で隣接し合う相互接続間のキャパシタンス全体にもまた、少なからず寄与し、これらの絶縁層は、依然として個体のＳｉＯ２材料からなるので、これらの絶縁層の高い比誘電率εｒは、隣接し合う相互接続間のキャパシタンス全体にかなりの影響を及ぼす。
【０００６】
相互接続の上の絶縁層にｌｏｗ−ｋ材料を用いる場合、ｌｏｗ−ｋ材料の粘性が低いために、隣接し合う相互接続間のキャビティは、再び充填される。その結果、比誘電率εｒが、再び高くなり、従って、隣接し合う相互接続間のキャパシタンス全体が高くなる。
【０００７】
従って、本発明は、相互接続構成、および相互接続構成を製作する方法を提示するという問題に基づく。この構成および方法において、相互接続間のキャビティは、その相互接続を覆う絶縁層のために用いられる材料に関係なく、可能な限り大きい空間を占め、従って、比誘電率が小さいために、相互接続間に可能な限り小さいキャパシタンスが、達成される。
【０００８】
この問題は、相互接続構成によって、および、さらに、独立請求項による特徴を有する相互接続構成を製作する方法によって解決される。
【０００９】
相互接続構成は、第１の層表面を有する第１の層であって、第１の絶縁材料を有する、第１の層と、第１の層表面と実質的に平行の第２の層表面を有する、第１の層表面上に位置する少なくとも２つの相互接続であって、導電性である第１の材料を有する、少なくとも２つの相互接続とを備える。さらに、相互接続構成は、第２の絶縁材料を含む第２の層を有し、この第２の層は、各相互接続の第２の層表面上に生成され、かつ相互接続を超えて突き出し、隣接し合う相互接続の第２の層は、隣接し合う相互接続間の領域を覆う。最後に、相互接続構成において、第３の層が第２の層を覆う。この第３の層は、第３の絶縁材料を有し、隣接し合う相互接続間の領域を、被覆によって完全に閉じる。
【００１０】
相互接続構成は、隣接し合う相互接続間の領域において第３の層もまた部分的に構成されるように設計され得る。しかしながら、隣接し合う相互接続間に可能な限り大きいキャビティを形成するために、隣接し合う相互接続間の領域に第３の層のいかなる部分も設けられない相互接続構成が望ましい。
【００１１】
相互接続構成を製作する方法において、少なくとも２つの相互接続が、第１の層の第１の層表面上に付与され、この相互接続は、第１の層表面と実質的に平行の第２の層表面、第１の層表面と、第２の層表面との間に位置する側壁、および導電性の第１の材料を有し、第１の層は、第１の絶縁材料を有する。相互接続ごとに、第１の絶縁材料を含む第２の層が第２の層表面上に生成され、各第２の層は、この第２の層が相互接続を超えて突き出し、かつ隣接し合う第２の層が依然として接触しないように構成される。最後に、第３の絶縁材料を含む第３の層が第２の層の上に生成され、これにより、第１の層と、隣接し合う相互接続と、第２の層と、第３の層との間に相互接続構成が形成される。
【課題を解決するための手段】
【００１２】
本発明の１つの利点は、隣接し合う相互接続間の絶縁層として可能な限り大きいキャビティを用いることにより、隣接し合う相互接続間の絶縁層の比誘電率εｒが、１とわずかにしか違わず、従って、これらの相互接続間のキャパシタンスが低減されるという事実に見出され得る。この相互接続構成は、集積回路内のキャパシタンス全体をかなり低減することを可能にする。相互接続構成の上下の漏れ領域が原因で、相互接続構成全体の有効な比誘電率εｒは、約２である。この場合、有効な比誘電率εｒの値は、相互接続構成全体の形状寸法に依存する。
【００１３】
本発明による相互接続構成のさらなる利点は、相互接続間のキャビティが、キャビティを覆う絶縁材料の層の選択的堆積によって製作される必要がないことである。従って、このような選択的堆積プロセスのための時間がかかるプロセス最適化も必要とされない。特に、本発明により、キャビティ領域における絶縁層材料を含むメニスカス（ｍｅｎｉｓｃｉ）の形成が回避される。
【００１４】
好適には、第１の層と、隣接し合う相互接続と、第２の層と、第３の層との間にキャビティが位置する。このキャビティは、隣接し合う相互接続間で電気的絶縁効果を有する。従って、内部に空気、真空、または絶縁ガス（六弗化いおう（ＳＦ６）等）が存在するこのキャビティは、相互接続構成が完成した後に１とほぼ等しい比誘電率εｒを有する。相互接続構成は、小さいキャパシタンス効果を有する。
【００１５】
本発明による相互接続構成の好適な展開において、第２の材料を含む少なくとも１つの中間層が第１の層と相互接続との間に位置する。この中間層は、例えば、通常、二酸化ケイ素（ＳｉＯ２）を有する第１の層が損傷されないように、相互接続構成の製作中に必要なエッチングプロセスのための障壁（Ｂａｒｒｉｅｒｅ）を提供するために提供され得る。
【００１６】
第３の絶縁材料は、好適には、１〜４の範囲の比誘電率εｒを有するｌｏｗ−ｋ材料である。相互接続構成を完全に覆い、かつ第１の層表面に対して垂直の方向で絶縁遮蔽を行う第３の層もまた、隣接し合う相互接続間のキャパシタンス全体に寄与するため、第３の層のために用いられる第３の絶縁材料も低い比誘電率εｒを有することを確実にするように注意が払われるべきである。
【００１７】
本発明による相互接続構成の好適な展開において、第３の絶縁材料は、１．５〜３の範囲の比誘電率εｒを有するｌｏｗ−ｋ材料である。
【００１８】
相互接続構成の第２の絶縁材料および／または第３の絶縁材料は、好適には、二酸化ケイ素（ＳｉＯ２）を有する。あるいは、第２の絶縁材料および／または第３の絶縁材料は、窒化ケイ素（Ｓｉ３Ｎ４）または有機材料を有してもよい。さらに、シリコンベースの酸化物−窒化物が、第２の絶縁材料および／または第３の絶縁材料として用いられてもよい。これらの絶縁材料を用いる場合、低い比誘電率εｒを取得するために、それぞれの絶縁材料が多孔性の形態で付与されるべきである。有機材料を用いる場合、好適には、ＰＥＣＶＤプロセス（ＰＥＣＶＤ＝ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）の間、メタン環境中でポリマーが付与される。
【００１９】
本発明の相互接続構成の好適な実施形態において、第１の層は、重ね合わせて構成される、少なくとも２つの部分層を有する。上部部分層は、相互接続の下に設けられ、かつ相互接続間の領域の下で少なくとも部分的に不在であるように、相互接続間の領域に対応してパターニングされる。従って、隣接し合う相互接続間で、絶縁する第１の層においてトレンチが形成される。この構成は、相互接続を最短ルートで接続する絶縁層上に、相互接続が直接的に付与されないという利点を有する。相互接続間を最短ルートで接続する絶縁層は、隣接し合う相互接続間に漏電場を促す。その結果、有効比誘電率εｒの、従って、隣接し合う相互接続間のキャパシタンス全体の値が不十分になる。パターニングされた上部部分層は、隣接し合う相互接続間の接続ルートを拡大し、従って、有効比誘電率εｒをさらに低減することを可能にする。従って、パターニングされた上部部分層は、隣接し合う相互接続間のキャパシタンス全体をさらに低減することを可能にする。
【００２０】
２つの部分層が同じ絶縁材料を有する場合、第３の材料を含むエッチングストップ層は、好適には、上部部分層と下部部分層との間に配置される。この場合、第３の材料は、好適には、第１の絶縁材料に作用するエッチャントに対して、実質的に耐性である。従って、上部部分層のパターニングは、相互接続をマスクとして用いて、上部部分層をエッチングすることによって製作され得る。エッチングは、エッチングストップ層が、隣接し合う相互接続間の領域の下で露出された場合に終了する。従って、隣接し合う相互接続間のトレンチの深さは、上部部分層の厚さによって設定され得る。
【００２１】
相互接続構成を製作する方法において、相互接続を第１の層表面上に付与する前に、好適には、第２の材料を含む少なくとも１つの中間層が第１の層表面上に生成される。この中間層は、通常、二酸化ケイ素（ＳｉＯ２）を有する第１の層が損傷されないように、相互接続構成の製作中に、エッチングプロセスのための障壁として提供される。酸素化合物が、第１の層の第１の絶縁材料として選択された場合、例えば、窒化チタン化合物等の窒素化合物が、好適には、中間層の第２の材料として用いられる。チタン−窒素化合物が用いられる場合、中間層は、相互接続によって覆われない第１の層表面の領域においても除去されなければならない。これは、通常、エッチングプロセスによって達成され、相互接続は、中間層用のマスクとして利用される。第１の層の第１の絶縁材料として窒素化合物を用いる場合、酸素化合物が、中間層の第２の材料として望ましい。中間層と、次に製作されるスペーサとに同じ材料が用いられる場合、異なった材料を含むさらなる薄い中間層が、好適には、中間層の上に直接に提供される。
【００２２】
好適には、少なくとも部分的に第１の層に達するトレンチが、隣接し合う相互接続間に生成される。これは、隣接し合う相互接続間の接続ルートを延長し、かつキャパシタンス全体に不利な影響を及ぼす漏電場の生成を低減する。
【００２３】
第１の層は、好適には、上部部分層、エッチングストップ層および下部部分層から生成される。従って、隣接し合う相互接続間のトレンチは、相互接続をマスクとして用いて、上部部分層が隣接し合う相互接続間の領域の下で除去されるという事実によって生成される。エッチングストップ層は、プロセスにおいて露出される。二酸化ケイ素（ＳｉＯ２）が、第１の層、従って、上部部分層および下部部分層の第１の絶縁材料として選択された場合、例えば、窒化ケイ素（Ｓｉ３Ｎ４）がエッチングストップ層のために用いられ得る。
【００２４】
本発明による方法の好適な展開において、相互接続の側壁にスペーサが生成され、このスペーサは、スペーサ材料を有し、かつ隣接し合う相互接続のスペーサが、依然として互いに接触しないように構成される。この場合、このスペーサは、相互接続を超えて突き出す第２の層を製作するための補助サポートとして利用される。用いられるスペーサ材料は、好適には、窒化ケイ素（Ｓｉ３Ｎ４）であり、これが、相互接続の側壁にコンフォーマルに付与される。あるいは、コンフォーマルに付与され、第２の層、および、さらに、第１の層に関して選択的にエッチングされ得る別のスペーサ材料を用いることも可能である。
【００２５】
本発明による方法の好適な実施形態において、スペーサは、スペーサ材料のコンフォーマルな堆積、およびスペーサ材料の選択的および異方性エッチングによって相互接続の側壁に生成される。最初に、スペーサ材料が、相互接続上および相互接続によって覆われない第１の層表面の領域上にコンフォーマルに堆積される。スペーサ材料は、次に、第２の層表面と平行に、異方的および選択的にエッチングされる。これは、スペーサの製造および形状の設定を的確に行うことを可能にする。堆積されたスペーサ材料の厚さは、好適には、２つの隣接し合う相互接続間に残っているギャップが完全には閉じられないように設定される。従って、隣接する相互接続間またはその側壁に位置するスペーサ間に薄いエアギャップが残る。
【００２６】
本発明による方法において、スペーサは、好適には、第２の層の下で、再び除去される。スペーサは、第２の層を製作するための補助サポートとしてのみ利用され、相互接続間の可能な限り大きいキャビティの形成を妨げるので、これらのスペーサは、第２の層が製作された後に、再び除去される。
【００２７】
第２の層は、好適には、コンフォーマルでない方法により、第２の層表面およびスペーサの上の第１の層表面と実質的に平行に生成される。このために、第２の層の第２の絶縁材料は、ＣＶＤプロセス（ＣＶＤ＝ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓｉｔｉｏｎ）により、主に、スペーサによって幅広くされた相互接続上に、可能な限り小さいエッジ被覆をともなって堆積される。そのために、ＣＶＤプロセスは、拡散を決定するレジーム（Ｒｅｇｉｍｅ）において、好適には、圧力を大きくすることによって行われる。ＣＶＤプロセスを用いる代わりに、第２の層を製作するための第２の絶縁材料をスパッタリングプロセスによって製造することも可能である。場合によっては、エアギャップの中に深く侵入した第２の絶縁材料は、例えば、ウェットケミカル、または乾式でのダウンストリームエッチングプロセス等のショート等方性エッチング（ｋｕｒｚｅ ｉｓｏｔｒｏｐｅ Ａｅｔｚｕｎｇ）の支援により、再び除去され得る。このようなダウンストリームエッチングプロセスは、［４］に記載される。
【００２８】
本発明による方法の好適な実施形態において、スペーサのスペーサ材料は、第２の層が生成された後、選択的エッチングプロセスが採用されて、エッチングにより除去される。この場合、選択的エッチングプロセスは、好適には、等方性である。この場合、隣接し合うスペーサ間に位置するエアギャップは、スペーサにおいてエッチャントをスペーサ上の侵食領域に提供するために、スペーサを除去するのに必要である。可能なエッチングプロセスは、例えば、ウェットケミカルエッチングプロセス、または二酸化ケイ素（ＳｉＯ２）に関して［５］に記載された、高い選択性を有するダウンストリームドライエッチングプロセスである。
【００２９】
第３の層の生成は、好適には、最初に、第１の層と、隣接し合う相互接続と、第２の層と、第３の層との間にキャビティが形成されるまで、第３の絶縁材料がコンフォーマルでない方法により第２の層上に堆積されるように行われる。その後、第３の絶縁材料が、コンフォーマルな標準的な方法によって堆積される。コンフォーマルでない方法の間、第２の層が遮壁のように作用するので、第３の絶縁材料は、生じるキャビティの中にほとんど侵入しない。その結果、相互接続の側壁が、第３の絶縁材料で、ほんのわずか被覆され、その結果、相互接続構成全体の比誘電率εｒがわずかにのみ影響を受ける。例えば、超大規模集積回路（ＶＬＳＩ回路＝ｖｅｒｙ ｌａｒｇｅ ｓｃａｌｅ ｉｎｔｅｇｒａｔｉｏｎ）といった、比較的小さい構造寸法の場合に、相互接続の側壁を第３の絶縁材料で被覆することは確認され得ない。
【００３０】
本発明の例示的実施形態は、図に示され、かつ以下においてより詳細に説明される。この場合、同様の識別符号は、同様のコンポーネントを示す。
【００３１】
図１は、本発明の第１の例示的実施形態による、相互接続構成１００の断面を示す。
【００３２】
相互接続構成１００は、第１の層表面１０２として形成された、基板表面を備える第１の層１０１としての基板を有する。基板材料として、絶縁材料（本例示的実施形態によると二酸化ケイ素（ＳｉＯ２））が選択される。
【００３３】
第１の層表面１０２において、第１の層表面１０２と相互接続１０４との間に、チタン−窒素化合物を含む中間層１０３をそれぞれ有するアルミニウムまたは銅を含む相互接続１０４が位置する。相互接続１０４は、第１の層表面１０２と平行に構成される第２の層表面１０５、および第１の層表面１０２と第２の層表面１０５とを接続する側壁１０８によって境界付けられる。
【００３４】
各相互接続１０４の第２の層表面１０５において、二酸化ケイ素（ＳｉＯ２）を含む第２の層１０６が位置し、これは、それぞれの相互接続１０４を超えて突き出す。本発明のこの例示的実施形態において、第２の層１０６は、相互接続１０４を覆う遮壁の形態を有する。この場合、第２の層１０６は、隣接し合う相互接続１０４間の領域を覆う。隣接し合う相互接続１０４の第２の層１０６は互いに接触しないので、隣接し合う相互接続１０４間の領域は、第２の層１０６によって完全には閉じられない。
【００３５】
二酸化ケイ素（ＳｉＯ２）を含む第３の層１０７は、第２の層１０６を覆い、従って、隣接し合う相互接続１０４間の領域を完全に閉じる。従って、第１の層表面１０２によって包囲されるキャビティ１０９、相互接続１０４の側壁１０８、第２の層１００および第３の層１０７が、隣接し合う相互接続１０４間に位置する。
【００３６】
第３の層１０７の製作中、二酸化ケイ素（ＳｉＯ２）は、隣接し合う相互接続１０４間の不完全に閉じられた領域の中に侵入することができる。これは、相互接続１０４の側壁１０８に、および、さらに、相互接続１０４によって覆われない第１の層表面１０２の部分に二酸化ケイ素（ＳｉＯ２）の薄い被覆１１０をもたらす。隣接し合う第２の層１０６間の距離が小さいほど、相互接続１０４の側壁１０８、および相互接続１０４によって覆われていない第１の層表面１０２の部分の被覆１１０が小さくなる。本発明の別の実施形態において（図示せず）、第２の層１０６は、被覆１１０がいかなる場合も生成されないような小さい間隔でもまた製作され得る。
【００３７】
相互接続構成１００の終端部分にて、最後の相互接続１０４は、一方の側のみに隣接する相互接続１０４を有する。隣接する相互接続１０４がない側にて、最後の相互接続１０４は、環境に対する電気的絶縁を必要とする。この場合、キャパシタンスを形成する、さらなる導電性素子が不在であるために、低い比誘電率εｒが放棄され得る。従って、最後の相互接続１０４は、隣接し合う相互接続１０４間のように、もはやキャビティ１０９によってではなく、終端キャビティ１１１および終端絶縁層１１２によって電気的に絶縁される。
【００３８】
隣接する相互接続１０４間の距離および相互接続１０４の厚さは、好適には、相互接続構成１００が、上述の相互接続構成１００上に設けられたさらなる層およびメタライゼーション平面のために十分に良好な支持能力（ｃａｒｒｙｉｎｇ ｃａｐａｂｉｌｉｔｙ）を有するように選択されるべきである。この例示的実施形態によると、相互接続１０４は、各々、隣接する相互接続１０４間の距離とほぼ等しい幅を有する。この例示的実施形態によると、相互接続１０４は、相互接続１０４の幅の２倍に相当する高さを有する。
【００３９】
あるいは、相互接続１０４の幅、高さおよび／または間隔について、他の寸法を選択することも可能である。
【００４０】
本発明の第１の例示的実施形態による相互接続構成１００を形成する方法が、以下において、工程ごとに記載される。
【００４１】
図２は、本発明の第１の例示的実施形態による製造方法の実行における、第１の時点の、未完成の相互接続構成２００の断面を示す。
【００４２】
第１の層表面１０２として形成された基板表面を有する基板は、第１の層１０１として用いられる。基板材料は、二酸化ケイ素（ＳｉＯ２）である。チタン−窒素化合物を含む中間層１０３は、従来の標準的な方法を用いて、第１の層表面１０２の領域上に付与される。相互接続材料がアルミニウムである場合、中間層１０３は、第１の層１０１上の相互接続１０４のための接着層として利用され、相互接続材料が銅である場合、この中間層は、第１の層１０１を保護するために、銅の拡散に対する障壁として利用される。相互接続材料が銅である場合、中間層１０３は、タンタルまたはタンタル−窒素化合物もまた有し得る。
【００４３】
アルミニウムまたは銅を含む複数の相互接続１０４は、公知の減法（ｓｕｂｔｒａｃｔｉｖｅ ｍｅｔｈｏｄｓ）を用いて中間層１０３上に形成される。相互接続１０４は、第１の層表面１０２と平行に第２の層表面１０５で終端し、第２の層表面１０５と第１の層表面１０２とを接続する側壁１０８を有する。
【００４４】
銅を含む相互接続１０４の製造中、いわゆるダマシン技術が、好適には採用され得る。すなわち、最初に、二酸化ケイ素（ＳｉＯ２）を含む補助層が、中間層１０３によって覆われる第１の層表面１０２の領域上に付与される。この場合、この補助層の厚さは、製作されるべき相互接続１０４の所望の高さに従って設定される。一般的なリソグラフィおよびエッチング技術を用いて、この補助層の中の、相互接続１０４が形成されるべき位置にてトレンチがエッチングされる。これらのトレンチは、製作されるべき相互接続１０４に従って、所望の幅、および所望の間隔を互いに有し、下方の中間層１０３に達する。
【００４５】
ここで、トレンチを有する補助層の上に、一般的なメタライゼーション法により、例えば、タンタル−窒素化合物を含む障壁層、次に、銅が堆積されて、トレンチが一杯に充填される。第１の層表面１０２と平行に第２の層表面１０５を製作するために、銅は、トレンチを一杯に充填し、さらに、障壁層は、化学的機械的研磨により面単位（ａｒｅａｌｌｙ）で除去される。最後に、二酸化ケイ素（ＳｉＯ２）を含む補助層は、銅に関して、中間層１０３に到達するまで、エッチングにより選択的に除去される。チタン−窒素化合物を含む中間層１０３は、この場合、エッチングストップ層として機能する。第１の層表面１０２および中間層１０３の上に形成された相互接続１０４は残る。
【００４６】
相互接続１０４を製作するプロセスは、相互接続１０４によって覆われていないすべての場所における中間層１０３の最終エッチング工程をさらに包含する。この場合、相互接続１０４は、最終エッチングのためのマスクとして利用される。その結果、第１の層表面１０２は、相互接続１０４間で、再び露出する。従って、中間層１０３は、ここで、相互接続１０４と第１の層表面１０２との間にのみ位置する。
【００４７】
図３は、本発明の第１の例示的実施形態による製造方法の実行における、第２の時点の、未完成のキャビティ構造３００の断面を示す。
【００４８】
窒化ケイ素（Ｓｉ３Ｎ４）を含むスペーサ３０１は、コンフォーマルな堆積、およびこれに続くエッチングにより、相互接続１０４の側壁１０８上にコンフォーマルに生成され、スペーサ３０１は、隣接し合う相互接続１０４のスペーサ３０１が、依然として互いに接触しないように構成される。この場合、スペーサ３０１は、相互接続１０４を超えて突き出す第２の層１０６の次の製造のための補助サポートとして利用される。
【００４９】
コンフォーマルに堆積されたスペーサ材料の選択的および異方性エッチングは、スペーサ３０１の製作および形成の設定を的確に行うことを可能にする。堆積されたスペーサ材料の厚さは、好適には、隣接し合う２つの相互接続１０４間に残るギャップが、完全には閉じられないように設定される。従って、隣接し合う相互接続１０４間、またはその側壁１０８に位置するスペーサ３０１間に薄いエアギャップ３０２が残る。
【００５０】
図４において、本発明の第１の例示的実施形態による、製造方法の実行における、第３の時点の、未完成の相互接続構成４００の断面を示す。
【００５１】
二酸化ケイ素（ＳｉＯ２）を含む第２の層１０６は、コンフォーマルでない方法によって、第２の層表面１０５およびスペーサ３０１の上に、第１の層表面１０２と実質的に平行に生成される。このために、二酸化ケイ素（ＳｉＯ２）は、ＣＶＤプロセスにより、可能な限りわずかなエッジ被覆をともなって、主に、スペーサ３０１の分だけ幅が広がった相互接続１０４上に堆積される。このために、ＣＶＤプロセスは、拡散を決定するレジームにおいて、圧力を大きくすることによって行われる。場合によっては、エアギャップ３０２の中に深く侵入した二酸化ケイ素（ＳｉＯ２）は、ダウンストリームエッチングプロセスにおいて、ショート等方性エッチングにより、再び除去される。
【００５２】
図５は、本発明の第１の例示的実施形態による製造方法の実行における第４の時点の未完成の相互接続構成５００の断面を示す。
【００５３】
スペーサ３０１は、明らかに、実質的に第２の層１０６を製作するための補助サポートとして利用され、相互接続１０４間の可能な限り大きいキャビティ１０９の形成を妨げるので、スペーサ３０１は、第２の層１０６の製作後に、再び除去される。このために、スペーサ３０１の窒化ケイ素（Ｓｉ３Ｎ４）は、第２の層１０６の生成後、選択的および等方性エッチングプロセスが採用され、エッチングにより除去される。この場合、隣接するスペーサ３０１間に位置するエアギャップ３０２は、スペーサ３０１においてエッチャントを侵食領域に提供するために、スペーサ３０を除去するのに必要である。
【００５４】
ここで、隣接し合う相互接続１０４の側壁１０８と、第１の層表面１０２と、第２の層１０６との間に可能な限り大きいすきま５０２が位置する。これらの間の距離が原因で、隣接し合う第２の層１０６のそれぞれが、すきま５０２のための開口部５０１を形成し、これにより、すきま５０２は、完全には閉じられない。
【００５５】
このすきま５０２からキャビティ１０９を形成するために、開口部５０１が、ここで、閉じられなければならない。従って、第３の層１０７は、２つの別個の方法工程で生成される。最初に、二酸化ケイ素（ＳｉＯ２）は、コンフォーマルでない方法により、開口部５０１が閉じられ、第１の層１０１と、隣接し合う相互接続１０４と、第２の層１０６と、第３の層１０７との間にキャビティ１０９が形成されるまで、第２の層１０６上に堆積される。その後、二酸化ケイ素（ＳｉＯ２）が、図１に示されるように、厚い第３の絶縁層１０７を形成するために、コンフォーマルな、標準的方法により堆積される。
【００５６】
コンフォーマルでない方法において、第２の層１０６が遮壁のように作用するので、二酸化ケイ素（ＳｉＯ２）は、生じたキャビティ１０９の中にほとんど侵入しない。その結果、二酸化ケイ素（ＳｉＯ２）を有する相互接続１０４の側壁１０８にほんのわずかな被覆１１０のみが生成され、その結果、相互接続構成１００全体の比誘電率εｒが、わずかにのみ影響を受ける。
【００５７】
相互接続構成１００、および、２つの側壁１０８の一方の傍らに隣接相互接続１０４を有さない最後の相互接続１０４は、環境に対する電気的絶縁を必要とする。従って、第３の層１０７は、相互接続構成１００全体の上に形成される。最後の相互接続１０４は、２つの側壁１０８の１つの近傍にのみ隣接する相互接続１０４を有するので、最後の相互接続１０４は、隣接し合う相互接続１０４間のような、キャビティ１０９および終端絶縁層１１２によってではなく、終端キャビティ１１１および終端絶縁層１１２によって絶縁される。この場合、終端絶縁層１１２は、第３の層１０７の製作中の、副次的作用として生成され、従って、同様に、二酸化ケイ素（ＳｉＯ２）を有する。
【００５８】
図６は、本発明の第２の例示的実施形態による製造方法の実行における、第１の時点の未完成の相互接続構成６００の断面を示す。
【００５９】
第２の例示的実施形態の未完成の相互接続構成６００は、第１の層１０１が異なった構造であるという点でのみ第１の例示的実施形態の未完成の相互接続構成２００と異なる。
【００６０】
本例示的実施形態によると、第１の層１０１は、二酸化ケイ素（ＳｉＯ２）を含む上部部分層６０１、窒化ケイ素（Ｓｉ３Ｎ４）を含むエッチングストップ層６０２、および二酸化ケイ素（ＳｉＯ２）を含む下部部分層６０３を有する。しかしながら、第１の層１０１は、さらに、異なった絶縁材料を有する層から構成されてもよい。エッチングプロセスにおいて異なった挙動の異なった絶縁材料が、上部部分層６０１および下部部分層６０３のために用いられる場合、エッチングストップ層６０２を省略することが可能である。
【００６１】
上部部分層６０１は、相互接続１０４の下に構成され、かつ相互接続１０４間の領域の下では不在であるようにパターニングされる。上部部分層６０１において、相互接続１０４間の幅が均一で、第２の層表面１０５からエッチングストップ層６０２まで下方に達するトレンチ６０４が位置する。
【００６２】
上部部分層６０１は、以下のようにパターニングされ得る。すなわち、最初に、上部部分層６０１の二酸化ケイ素（ＳｉＯ２）が面単位で堆積される。その後、図２に関する記載においてすでに説明されたように、相互接続１０４が製作される。次に、面単位で堆積された絶縁材料の中にエッチングによりトレンチ６０４が製作される。次に、トレンチ６０４が、面単位で堆積された絶縁材料にエッチングされる。相互接続はエッチングマスクとして用いられる。この場合、例として、ウェットケミカルダウンストリームエッチングプロセスが採用され得る。採用されるべきエッチングプロセスの選択において、エッチャントが、好適には、二酸化ケイ素（ＳｉＯ２）に作用し、相互接続材料には作用しないことを確実にするように注意が払われるべきである。エッチングプロセスは、エッチングストップ層６０２が露出されるとすぐに終了する。
【００６３】
本例示的実施形態によると、トレンチ６０４は、好適には、相互接続１０４の幅の０．５〜２倍に対応する深さを有する。
【００６４】
第２の例示的実施形態による相互接続構成のさらなる製造工程は、第１の例示的実施形態の上述の製造工程に対応する。従って、第２の例示的実施形態による相互接続構成は、第１の例示的実施形態による相互接続構成１００に、実質的に対応する。２つの例示的実施形態は、第１の層１０１の構造の点で異なるにすぎない。従って、第２の例示的実施形態におけるキャビティ１０９は、第１の例示的実施形態と比較して、トレンチ６０４が存在するために、より大きい容積を有する。
【００６５】
本発明による相互接続構成を第１または第２の例示的実施形態により形成するために、絶縁材料およびその製造プロセスを選択する代わりに、他の絶縁材料および製造プロセスを用いることも可能である。
【００６６】
例として、第３の層１０７の第３の絶縁材料として適切であるのは、低い比誘電率εｒを有する絶縁ｌｏｗ−ｋ材料であり、これは、スピンオンプロセスにて付与され、低粘性を有する。スピンオンプロセスにおいて、付与されるべき、通常、液体の材料が、スピンオンによるスピンコーティング中にコーティングされるべき領域に付与される。
【００６７】
高粘性を有するｌｏｗ−ｋ材料は、第３の絶縁材料として用いられ、その結果、第３の絶縁材料が開口部５０１を通ってすきま５０２に侵入せず、従って、被覆１１０が生成されない場合、ｌｏｗ−ｋ材料は、キャビティ１０９を終端させ、従って、第３の層１０７を形成するために直接用いられ得る。そうでない場合、最初に、キャビティ１０９を終端させる二酸化ケイ素（ＳｉＯ２）は、開口部５０１上にコンフォーマルでないように堆積され、そうして、ｌｏｗ−ｋ材料が第３の層１０７として堆積される。
【００６８】
以下の出版物がこの明細書において引用される。
【００６９】
［１］Ｂ．Ｓｈｉｅｈらによる「Ｓｏｌｉｄ Ｓｔａｔｅ Ｔｅｃｈｎｏｌｏｇｙ」ｐ．５１〜５８、１９９９年２月
［２］Ｊ．Ｇ．Ｆｌｅｍｉｎｇらによる「Ｃｏｎｆｅｒｅｎｃｅ Ｐｒｏｃｅｅｄｉｎｇｓ ＵＬＳＩ ＸＩＩ」Ｍａｔｅｒｉａｌｓ Ｒｅｓｅａｒｃｈ Ｓｏｃｉｅｔｙ、ｐ．４７１〜４７７、１９９７年
［３］Ｔ．Ｕｅｄａらによる「ＩＥＥＥ Ｐｒｏｃ．１９９８ Ｓｙｍｐ．ＶＬＳＩ Ｔｅｃｈｎ．」Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ、ｐ．４６〜４７、１９９８年
［４］Ｔ．Ｋｕｓｕｋｉらによる「Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔｓ ｏｆ ｔｈｅ Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ ｓｏｃｉｅｔｙ」Ｖｏｌ．９３〜１、３７５ページ、１９９３年
［５］Ｓ．Ｓｕｔｏらによる「Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ Ｅｌｅｃｔｒｏｃｈｅｍｃｉａｌ Ｓｏｃｉｅｔｙ」Ｖｏｌ．８８−７、ｐ．８８〜９４、１９８８年
【図面の簡単な説明】
【００７０】
【図１】図１は、本発明の第１の例示的実施形態による、相互接続構成の断面を示す。
【図２】図２は、本発明の第１の例示的実施形態による製造方法の実行における、第１の時点の、図１による未完成の相互接続構成の断面を示す。
【図３】図３は、本発明の第１の例示的実施形態による製造方法の実行における、第２の時点の、図１による未完成の相互接続構成の断面を示す。
【図４】図４は、本発明の第１の例示的実施形態による製造方法の実行における、第３の時点の、図１による未完成の相互接続構成の断面を示す。
【図５】図５は、本発明の第１の例示的実施形態による製造方法の実行における、第４の時点の、図１による未完成の相互接続構成の断面を示す。
【図６】図６は、本発明の第２の実施形態による製造方法の実行における、第１の時点の未完成の相互接続構成の断面を示す。
【符号の説明】
【００７１】
１００ 第１の例示的実施形態による相互接続構成
１０１ 第１の層
１０２ 第１の層表面
１０３ 中間層
１０４ 相互接続
１０５ 第２の層表面
１０６ 第２の層
１０７ 第３の層
１０８ 側壁
１０９ キャビティ
１１０ 被覆
１１１ 終端キャビティ
１１２ 終端絶縁層
２００ 第１の製造時点における第１の例示的実施形態による未完成の相互接続構成
３００ 第２の製造時点における第１の例示的実施形態による未完成の相互接続構成
３０１ スペーサ
３０２ エアギャップ
４００ 第３の製造時点における第１の例示的実施形態による未完成の相互接続構成
５００ 第４の製造時点における第１の例示的実施形態による未完成の相互接続構成
５０１ 開口部
５０２ すきま
６００ 第１の製造時点における第２の例示的実施形態による未完成の相互接続
６０１ 上部部分層
６０２ エッチングストップ層
６０３ 下部部分層
６０４ トレンチ
【０００１】
本発明は、相互接続構成、および相互接続構成を製作する方法に関する。
【背景技術】
【０００２】
集積回路構成は、益々高い実装密度で製作される。その結果、メタライゼーション平面における相互接続間の距離が益々小さくなっている。これは、相互接続間に形成されるキャパシタンスが上昇して、信号伝搬時間が長くなり、電力損失が大きくなり、かつクロストークが起こることを意味する。これまで、相互接続間を絶縁するための誘電体として、主に、ＳｉＯ２が用いられてきた。その比誘電率は、εｒ＝３．９である。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
比誘電率εｒを低減するため、従って、相互接続平面内の相互接続間のキャパシタンスを低減するための多数の方法が、例えば、［１］、［２］または［３］から公知である。
【０００４】
引用された従来技術によると、相互接続平面内の相互接続間にキャビティが生成される。従って、相互接続間のキャパシタンスを決定する絶縁用誘電体は、ほぼ１に等しい比誘電率εｒを有する。この場合、相互接続それ自体は、絶縁の目的で、上側および下側が個体のＳｉＯ２層によって包囲される。
【０００５】
下に位置する絶縁層および上に位置する絶縁層のキャパシタンスは、層内で隣接し合う相互接続間のキャパシタンス全体にもまた、少なからず寄与し、これらの絶縁層は、依然として個体のＳｉＯ２材料からなるので、これらの絶縁層の高い比誘電率εｒは、隣接し合う相互接続間のキャパシタンス全体にかなりの影響を及ぼす。
【０００６】
相互接続の上の絶縁層にｌｏｗ−ｋ材料を用いる場合、ｌｏｗ−ｋ材料の粘性が低いために、隣接し合う相互接続間のキャビティは、再び充填される。その結果、比誘電率εｒが、再び高くなり、従って、隣接し合う相互接続間のキャパシタンス全体が高くなる。
【０００７】
従って、本発明は、相互接続構成、および相互接続構成を製作する方法を提示するという問題に基づく。この構成および方法において、相互接続間のキャビティは、その相互接続を覆う絶縁層のために用いられる材料に関係なく、可能な限り大きい空間を占め、従って、比誘電率が小さいために、相互接続間に可能な限り小さいキャパシタンスが、達成される。
【０００８】
この問題は、相互接続構成によって、および、さらに、独立請求項による特徴を有する相互接続構成を製作する方法によって解決される。
【０００９】
相互接続構成は、第１の層表面を有する第１の層であって、第１の絶縁材料を有する、第１の層と、第１の層表面と実質的に平行の第２の層表面を有する、第１の層表面上に位置する少なくとも２つの相互接続であって、導電性である第１の材料を有する、少なくとも２つの相互接続とを備える。さらに、相互接続構成は、第２の絶縁材料を含む第２の層を有し、この第２の層は、各相互接続の第２の層表面上に生成され、かつ相互接続を超えて突き出し、隣接し合う相互接続の第２の層は、隣接し合う相互接続間の領域を覆う。最後に、相互接続構成において、第３の層が第２の層を覆う。この第３の層は、第３の絶縁材料を有し、隣接し合う相互接続間の領域を、被覆によって完全に閉じる。
【００１０】
相互接続構成は、隣接し合う相互接続間の領域において第３の層もまた部分的に構成されるように設計され得る。しかしながら、隣接し合う相互接続間に可能な限り大きいキャビティを形成するために、隣接し合う相互接続間の領域に第３の層のいかなる部分も設けられない相互接続構成が望ましい。
【００１１】
相互接続構成を製作する方法において、少なくとも２つの相互接続が、第１の層の第１の層表面上に付与され、この相互接続は、第１の層表面と実質的に平行の第２の層表面、第１の層表面と、第２の層表面との間に位置する側壁、および導電性の第１の材料を有し、第１の層は、第１の絶縁材料を有する。相互接続ごとに、第１の絶縁材料を含む第２の層が第２の層表面上に生成され、各第２の層は、この第２の層が相互接続を超えて突き出し、かつ隣接し合う第２の層が依然として接触しないように構成される。最後に、第３の絶縁材料を含む第３の層が第２の層の上に生成され、これにより、第１の層と、隣接し合う相互接続と、第２の層と、第３の層との間に相互接続構成が形成される。
【課題を解決するための手段】
【００１２】
本発明の１つの利点は、隣接し合う相互接続間の絶縁層として可能な限り大きいキャビティを用いることにより、隣接し合う相互接続間の絶縁層の比誘電率εｒが、１とわずかにしか違わず、従って、これらの相互接続間のキャパシタンスが低減されるという事実に見出され得る。この相互接続構成は、集積回路内のキャパシタンス全体をかなり低減することを可能にする。相互接続構成の上下の漏れ領域が原因で、相互接続構成全体の有効な比誘電率εｒは、約２である。この場合、有効な比誘電率εｒの値は、相互接続構成全体の形状寸法に依存する。
【００１３】
本発明による相互接続構成のさらなる利点は、相互接続間のキャビティが、キャビティを覆う絶縁材料の層の選択的堆積によって製作される必要がないことである。従って、このような選択的堆積プロセスのための時間がかかるプロセス最適化も必要とされない。特に、本発明により、キャビティ領域における絶縁層材料を含むメニスカス（ｍｅｎｉｓｃｉ）の形成が回避される。
【００１４】
好適には、第１の層と、隣接し合う相互接続と、第２の層と、第３の層との間にキャビティが位置する。このキャビティは、隣接し合う相互接続間で電気的絶縁効果を有する。従って、内部に空気、真空、または絶縁ガス（六弗化いおう（ＳＦ６）等）が存在するこのキャビティは、相互接続構成が完成した後に１とほぼ等しい比誘電率εｒを有する。相互接続構成は、小さいキャパシタンス効果を有する。
【００１５】
本発明による相互接続構成の好適な展開において、第２の材料を含む少なくとも１つの中間層が第１の層と相互接続との間に位置する。この中間層は、例えば、通常、二酸化ケイ素（ＳｉＯ２）を有する第１の層が損傷されないように、相互接続構成の製作中に必要なエッチングプロセスのための障壁（Ｂａｒｒｉｅｒｅ）を提供するために提供され得る。
【００１６】
第３の絶縁材料は、好適には、１〜４の範囲の比誘電率εｒを有するｌｏｗ−ｋ材料である。相互接続構成を完全に覆い、かつ第１の層表面に対して垂直の方向で絶縁遮蔽を行う第３の層もまた、隣接し合う相互接続間のキャパシタンス全体に寄与するため、第３の層のために用いられる第３の絶縁材料も低い比誘電率εｒを有することを確実にするように注意が払われるべきである。
【００１７】
本発明による相互接続構成の好適な展開において、第３の絶縁材料は、１．５〜３の範囲の比誘電率εｒを有するｌｏｗ−ｋ材料である。
【００１８】
相互接続構成の第２の絶縁材料および／または第３の絶縁材料は、好適には、二酸化ケイ素（ＳｉＯ２）を有する。あるいは、第２の絶縁材料および／または第３の絶縁材料は、窒化ケイ素（Ｓｉ３Ｎ４）または有機材料を有してもよい。さらに、シリコンベースの酸化物−窒化物が、第２の絶縁材料および／または第３の絶縁材料として用いられてもよい。これらの絶縁材料を用いる場合、低い比誘電率εｒを取得するために、それぞれの絶縁材料が多孔性の形態で付与されるべきである。有機材料を用いる場合、好適には、ＰＥＣＶＤプロセス（ＰＥＣＶＤ＝ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）の間、メタン環境中でポリマーが付与される。
【００１９】
本発明の相互接続構成の好適な実施形態において、第１の層は、重ね合わせて構成される、少なくとも２つの部分層を有する。上部部分層は、相互接続の下に設けられ、かつ相互接続間の領域の下で少なくとも部分的に不在であるように、相互接続間の領域に対応してパターニングされる。従って、隣接し合う相互接続間で、絶縁する第１の層においてトレンチが形成される。この構成は、相互接続を最短ルートで接続する絶縁層上に、相互接続が直接的に付与されないという利点を有する。相互接続間を最短ルートで接続する絶縁層は、隣接し合う相互接続間に漏電場を促す。その結果、有効比誘電率εｒの、従って、隣接し合う相互接続間のキャパシタンス全体の値が不十分になる。パターニングされた上部部分層は、隣接し合う相互接続間の接続ルートを拡大し、従って、有効比誘電率εｒをさらに低減することを可能にする。従って、パターニングされた上部部分層は、隣接し合う相互接続間のキャパシタンス全体をさらに低減することを可能にする。
【００２０】
２つの部分層が同じ絶縁材料を有する場合、第３の材料を含むエッチングストップ層は、好適には、上部部分層と下部部分層との間に配置される。この場合、第３の材料は、好適には、第１の絶縁材料に作用するエッチャントに対して、実質的に耐性である。従って、上部部分層のパターニングは、相互接続をマスクとして用いて、上部部分層をエッチングすることによって製作され得る。エッチングは、エッチングストップ層が、隣接し合う相互接続間の領域の下で露出された場合に終了する。従って、隣接し合う相互接続間のトレンチの深さは、上部部分層の厚さによって設定され得る。
【００２１】
相互接続構成を製作する方法において、相互接続を第１の層表面上に付与する前に、好適には、第２の材料を含む少なくとも１つの中間層が第１の層表面上に生成される。この中間層は、通常、二酸化ケイ素（ＳｉＯ２）を有する第１の層が損傷されないように、相互接続構成の製作中に、エッチングプロセスのための障壁として提供される。酸素化合物が、第１の層の第１の絶縁材料として選択された場合、例えば、窒化チタン化合物等の窒素化合物が、好適には、中間層の第２の材料として用いられる。チタン−窒素化合物が用いられる場合、中間層は、相互接続によって覆われない第１の層表面の領域においても除去されなければならない。これは、通常、エッチングプロセスによって達成され、相互接続は、中間層用のマスクとして利用される。第１の層の第１の絶縁材料として窒素化合物を用いる場合、酸素化合物が、中間層の第２の材料として望ましい。中間層と、次に製作されるスペーサとに同じ材料が用いられる場合、異なった材料を含むさらなる薄い中間層が、好適には、中間層の上に直接に提供される。
【００２２】
好適には、少なくとも部分的に第１の層に達するトレンチが、隣接し合う相互接続間に生成される。これは、隣接し合う相互接続間の接続ルートを延長し、かつキャパシタンス全体に不利な影響を及ぼす漏電場の生成を低減する。
【００２３】
第１の層は、好適には、上部部分層、エッチングストップ層および下部部分層から生成される。従って、隣接し合う相互接続間のトレンチは、相互接続をマスクとして用いて、上部部分層が隣接し合う相互接続間の領域の下で除去されるという事実によって生成される。エッチングストップ層は、プロセスにおいて露出される。二酸化ケイ素（ＳｉＯ２）が、第１の層、従って、上部部分層および下部部分層の第１の絶縁材料として選択された場合、例えば、窒化ケイ素（Ｓｉ３Ｎ４）がエッチングストップ層のために用いられ得る。
【００２４】
本発明による方法の好適な展開において、相互接続の側壁にスペーサが生成され、このスペーサは、スペーサ材料を有し、かつ隣接し合う相互接続のスペーサが、依然として互いに接触しないように構成される。この場合、このスペーサは、相互接続を超えて突き出す第２の層を製作するための補助サポートとして利用される。用いられるスペーサ材料は、好適には、窒化ケイ素（Ｓｉ３Ｎ４）であり、これが、相互接続の側壁にコンフォーマルに付与される。あるいは、コンフォーマルに付与され、第２の層、および、さらに、第１の層に関して選択的にエッチングされ得る別のスペーサ材料を用いることも可能である。
【００２５】
本発明による方法の好適な実施形態において、スペーサは、スペーサ材料のコンフォーマルな堆積、およびスペーサ材料の選択的および異方性エッチングによって相互接続の側壁に生成される。最初に、スペーサ材料が、相互接続上および相互接続によって覆われない第１の層表面の領域上にコンフォーマルに堆積される。スペーサ材料は、次に、第２の層表面と平行に、異方的および選択的にエッチングされる。これは、スペーサの製造および形状の設定を的確に行うことを可能にする。堆積されたスペーサ材料の厚さは、好適には、２つの隣接し合う相互接続間に残っているギャップが完全には閉じられないように設定される。従って、隣接する相互接続間またはその側壁に位置するスペーサ間に薄いエアギャップが残る。
【００２６】
本発明による方法において、スペーサは、好適には、第２の層の下で、再び除去される。スペーサは、第２の層を製作するための補助サポートとしてのみ利用され、相互接続間の可能な限り大きいキャビティの形成を妨げるので、これらのスペーサは、第２の層が製作された後に、再び除去される。
【００２７】
第２の層は、好適には、コンフォーマルでない方法により、第２の層表面およびスペーサの上の第１の層表面と実質的に平行に生成される。このために、第２の層の第２の絶縁材料は、ＣＶＤプロセス（ＣＶＤ＝ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓｉｔｉｏｎ）により、主に、スペーサによって幅広くされた相互接続上に、可能な限り小さいエッジ被覆をともなって堆積される。そのために、ＣＶＤプロセスは、拡散を決定するレジーム（Ｒｅｇｉｍｅ）において、好適には、圧力を大きくすることによって行われる。ＣＶＤプロセスを用いる代わりに、第２の層を製作するための第２の絶縁材料をスパッタリングプロセスによって製造することも可能である。場合によっては、エアギャップの中に深く侵入した第２の絶縁材料は、例えば、ウェットケミカル、または乾式でのダウンストリームエッチングプロセス等のショート等方性エッチング（ｋｕｒｚｅ ｉｓｏｔｒｏｐｅ Ａｅｔｚｕｎｇ）の支援により、再び除去され得る。このようなダウンストリームエッチングプロセスは、［４］に記載される。
【００２８】
本発明による方法の好適な実施形態において、スペーサのスペーサ材料は、第２の層が生成された後、選択的エッチングプロセスが採用されて、エッチングにより除去される。この場合、選択的エッチングプロセスは、好適には、等方性である。この場合、隣接し合うスペーサ間に位置するエアギャップは、スペーサにおいてエッチャントをスペーサ上の侵食領域に提供するために、スペーサを除去するのに必要である。可能なエッチングプロセスは、例えば、ウェットケミカルエッチングプロセス、または二酸化ケイ素（ＳｉＯ２）に関して［５］に記載された、高い選択性を有するダウンストリームドライエッチングプロセスである。
【００２９】
第３の層の生成は、好適には、最初に、第１の層と、隣接し合う相互接続と、第２の層と、第３の層との間にキャビティが形成されるまで、第３の絶縁材料がコンフォーマルでない方法により第２の層上に堆積されるように行われる。その後、第３の絶縁材料が、コンフォーマルな標準的な方法によって堆積される。コンフォーマルでない方法の間、第２の層が遮壁のように作用するので、第３の絶縁材料は、生じるキャビティの中にほとんど侵入しない。その結果、相互接続の側壁が、第３の絶縁材料で、ほんのわずか被覆され、その結果、相互接続構成全体の比誘電率εｒがわずかにのみ影響を受ける。例えば、超大規模集積回路（ＶＬＳＩ回路＝ｖｅｒｙ ｌａｒｇｅ ｓｃａｌｅ ｉｎｔｅｇｒａｔｉｏｎ）といった、比較的小さい構造寸法の場合に、相互接続の側壁を第３の絶縁材料で被覆することは確認され得ない。
【００３０】
本発明の例示的実施形態は、図に示され、かつ以下においてより詳細に説明される。この場合、同様の識別符号は、同様のコンポーネントを示す。
【００３１】
図１は、本発明の第１の例示的実施形態による、相互接続構成１００の断面を示す。
【００３２】
相互接続構成１００は、第１の層表面１０２として形成された、基板表面を備える第１の層１０１としての基板を有する。基板材料として、絶縁材料（本例示的実施形態によると二酸化ケイ素（ＳｉＯ２））が選択される。
【００３３】
第１の層表面１０２において、第１の層表面１０２と相互接続１０４との間に、チタン−窒素化合物を含む中間層１０３をそれぞれ有するアルミニウムまたは銅を含む相互接続１０４が位置する。相互接続１０４は、第１の層表面１０２と平行に構成される第２の層表面１０５、および第１の層表面１０２と第２の層表面１０５とを接続する側壁１０８によって境界付けられる。
【００３４】
各相互接続１０４の第２の層表面１０５において、二酸化ケイ素（ＳｉＯ２）を含む第２の層１０６が位置し、これは、それぞれの相互接続１０４を超えて突き出す。本発明のこの例示的実施形態において、第２の層１０６は、相互接続１０４を覆う遮壁の形態を有する。この場合、第２の層１０６は、隣接し合う相互接続１０４間の領域を覆う。隣接し合う相互接続１０４の第２の層１０６は互いに接触しないので、隣接し合う相互接続１０４間の領域は、第２の層１０６によって完全には閉じられない。
【００３５】
二酸化ケイ素（ＳｉＯ２）を含む第３の層１０７は、第２の層１０６を覆い、従って、隣接し合う相互接続１０４間の領域を完全に閉じる。従って、第１の層表面１０２によって包囲されるキャビティ１０９、相互接続１０４の側壁１０８、第２の層１００および第３の層１０７が、隣接し合う相互接続１０４間に位置する。
【００３６】
第３の層１０７の製作中、二酸化ケイ素（ＳｉＯ２）は、隣接し合う相互接続１０４間の不完全に閉じられた領域の中に侵入することができる。これは、相互接続１０４の側壁１０８に、および、さらに、相互接続１０４によって覆われない第１の層表面１０２の部分に二酸化ケイ素（ＳｉＯ２）の薄い被覆１１０をもたらす。隣接し合う第２の層１０６間の距離が小さいほど、相互接続１０４の側壁１０８、および相互接続１０４によって覆われていない第１の層表面１０２の部分の被覆１１０が小さくなる。本発明の別の実施形態において（図示せず）、第２の層１０６は、被覆１１０がいかなる場合も生成されないような小さい間隔でもまた製作され得る。
【００３７】
相互接続構成１００の終端部分にて、最後の相互接続１０４は、一方の側のみに隣接する相互接続１０４を有する。隣接する相互接続１０４がない側にて、最後の相互接続１０４は、環境に対する電気的絶縁を必要とする。この場合、キャパシタンスを形成する、さらなる導電性素子が不在であるために、低い比誘電率εｒが放棄され得る。従って、最後の相互接続１０４は、隣接し合う相互接続１０４間のように、もはやキャビティ１０９によってではなく、終端キャビティ１１１および終端絶縁層１１２によって電気的に絶縁される。
【００３８】
隣接する相互接続１０４間の距離および相互接続１０４の厚さは、好適には、相互接続構成１００が、上述の相互接続構成１００上に設けられたさらなる層およびメタライゼーション平面のために十分に良好な支持能力（ｃａｒｒｙｉｎｇ ｃａｐａｂｉｌｉｔｙ）を有するように選択されるべきである。この例示的実施形態によると、相互接続１０４は、各々、隣接する相互接続１０４間の距離とほぼ等しい幅を有する。この例示的実施形態によると、相互接続１０４は、相互接続１０４の幅の２倍に相当する高さを有する。
【００３９】
あるいは、相互接続１０４の幅、高さおよび／または間隔について、他の寸法を選択することも可能である。
【００４０】
本発明の第１の例示的実施形態による相互接続構成１００を形成する方法が、以下において、工程ごとに記載される。
【００４１】
図２は、本発明の第１の例示的実施形態による製造方法の実行における、第１の時点の、未完成の相互接続構成２００の断面を示す。
【００４２】
第１の層表面１０２として形成された基板表面を有する基板は、第１の層１０１として用いられる。基板材料は、二酸化ケイ素（ＳｉＯ２）である。チタン−窒素化合物を含む中間層１０３は、従来の標準的な方法を用いて、第１の層表面１０２の領域上に付与される。相互接続材料がアルミニウムである場合、中間層１０３は、第１の層１０１上の相互接続１０４のための接着層として利用され、相互接続材料が銅である場合、この中間層は、第１の層１０１を保護するために、銅の拡散に対する障壁として利用される。相互接続材料が銅である場合、中間層１０３は、タンタルまたはタンタル−窒素化合物もまた有し得る。
【００４３】
アルミニウムまたは銅を含む複数の相互接続１０４は、公知の減法（ｓｕｂｔｒａｃｔｉｖｅ ｍｅｔｈｏｄｓ）を用いて中間層１０３上に形成される。相互接続１０４は、第１の層表面１０２と平行に第２の層表面１０５で終端し、第２の層表面１０５と第１の層表面１０２とを接続する側壁１０８を有する。
【００４４】
銅を含む相互接続１０４の製造中、いわゆるダマシン技術が、好適には採用され得る。すなわち、最初に、二酸化ケイ素（ＳｉＯ２）を含む補助層が、中間層１０３によって覆われる第１の層表面１０２の領域上に付与される。この場合、この補助層の厚さは、製作されるべき相互接続１０４の所望の高さに従って設定される。一般的なリソグラフィおよびエッチング技術を用いて、この補助層の中の、相互接続１０４が形成されるべき位置にてトレンチがエッチングされる。これらのトレンチは、製作されるべき相互接続１０４に従って、所望の幅、および所望の間隔を互いに有し、下方の中間層１０３に達する。
【００４５】
ここで、トレンチを有する補助層の上に、一般的なメタライゼーション法により、例えば、タンタル−窒素化合物を含む障壁層、次に、銅が堆積されて、トレンチが一杯に充填される。第１の層表面１０２と平行に第２の層表面１０５を製作するために、銅は、トレンチを一杯に充填し、さらに、障壁層は、化学的機械的研磨により面単位（ａｒｅａｌｌｙ）で除去される。最後に、二酸化ケイ素（ＳｉＯ２）を含む補助層は、銅に関して、中間層１０３に到達するまで、エッチングにより選択的に除去される。チタン−窒素化合物を含む中間層１０３は、この場合、エッチングストップ層として機能する。第１の層表面１０２および中間層１０３の上に形成された相互接続１０４は残る。
【００４６】
相互接続１０４を製作するプロセスは、相互接続１０４によって覆われていないすべての場所における中間層１０３の最終エッチング工程をさらに包含する。この場合、相互接続１０４は、最終エッチングのためのマスクとして利用される。その結果、第１の層表面１０２は、相互接続１０４間で、再び露出する。従って、中間層１０３は、ここで、相互接続１０４と第１の層表面１０２との間にのみ位置する。
【００４７】
図３は、本発明の第１の例示的実施形態による製造方法の実行における、第２の時点の、未完成のキャビティ構造３００の断面を示す。
【００４８】
窒化ケイ素（Ｓｉ３Ｎ４）を含むスペーサ３０１は、コンフォーマルな堆積、およびこれに続くエッチングにより、相互接続１０４の側壁１０８上にコンフォーマルに生成され、スペーサ３０１は、隣接し合う相互接続１０４のスペーサ３０１が、依然として互いに接触しないように構成される。この場合、スペーサ３０１は、相互接続１０４を超えて突き出す第２の層１０６の次の製造のための補助サポートとして利用される。
【００４９】
コンフォーマルに堆積されたスペーサ材料の選択的および異方性エッチングは、スペーサ３０１の製作および形成の設定を的確に行うことを可能にする。堆積されたスペーサ材料の厚さは、好適には、隣接し合う２つの相互接続１０４間に残るギャップが、完全には閉じられないように設定される。従って、隣接し合う相互接続１０４間、またはその側壁１０８に位置するスペーサ３０１間に薄いエアギャップ３０２が残る。
【００５０】
図４において、本発明の第１の例示的実施形態による、製造方法の実行における、第３の時点の、未完成の相互接続構成４００の断面を示す。
【００５１】
二酸化ケイ素（ＳｉＯ２）を含む第２の層１０６は、コンフォーマルでない方法によって、第２の層表面１０５およびスペーサ３０１の上に、第１の層表面１０２と実質的に平行に生成される。このために、二酸化ケイ素（ＳｉＯ２）は、ＣＶＤプロセスにより、可能な限りわずかなエッジ被覆をともなって、主に、スペーサ３０１の分だけ幅が広がった相互接続１０４上に堆積される。このために、ＣＶＤプロセスは、拡散を決定するレジームにおいて、圧力を大きくすることによって行われる。場合によっては、エアギャップ３０２の中に深く侵入した二酸化ケイ素（ＳｉＯ２）は、ダウンストリームエッチングプロセスにおいて、ショート等方性エッチングにより、再び除去される。
【００５２】
図５は、本発明の第１の例示的実施形態による製造方法の実行における第４の時点の未完成の相互接続構成５００の断面を示す。
【００５３】
スペーサ３０１は、明らかに、実質的に第２の層１０６を製作するための補助サポートとして利用され、相互接続１０４間の可能な限り大きいキャビティ１０９の形成を妨げるので、スペーサ３０１は、第２の層１０６の製作後に、再び除去される。このために、スペーサ３０１の窒化ケイ素（Ｓｉ３Ｎ４）は、第２の層１０６の生成後、選択的および等方性エッチングプロセスが採用され、エッチングにより除去される。この場合、隣接するスペーサ３０１間に位置するエアギャップ３０２は、スペーサ３０１においてエッチャントを侵食領域に提供するために、スペーサ３０を除去するのに必要である。
【００５４】
ここで、隣接し合う相互接続１０４の側壁１０８と、第１の層表面１０２と、第２の層１０６との間に可能な限り大きいすきま５０２が位置する。これらの間の距離が原因で、隣接し合う第２の層１０６のそれぞれが、すきま５０２のための開口部５０１を形成し、これにより、すきま５０２は、完全には閉じられない。
【００５５】
このすきま５０２からキャビティ１０９を形成するために、開口部５０１が、ここで、閉じられなければならない。従って、第３の層１０７は、２つの別個の方法工程で生成される。最初に、二酸化ケイ素（ＳｉＯ２）は、コンフォーマルでない方法により、開口部５０１が閉じられ、第１の層１０１と、隣接し合う相互接続１０４と、第２の層１０６と、第３の層１０７との間にキャビティ１０９が形成されるまで、第２の層１０６上に堆積される。その後、二酸化ケイ素（ＳｉＯ２）が、図１に示されるように、厚い第３の絶縁層１０７を形成するために、コンフォーマルな、標準的方法により堆積される。
【００５６】
コンフォーマルでない方法において、第２の層１０６が遮壁のように作用するので、二酸化ケイ素（ＳｉＯ２）は、生じたキャビティ１０９の中にほとんど侵入しない。その結果、二酸化ケイ素（ＳｉＯ２）を有する相互接続１０４の側壁１０８にほんのわずかな被覆１１０のみが生成され、その結果、相互接続構成１００全体の比誘電率εｒが、わずかにのみ影響を受ける。
【００５７】
相互接続構成１００、および、２つの側壁１０８の一方の傍らに隣接相互接続１０４を有さない最後の相互接続１０４は、環境に対する電気的絶縁を必要とする。従って、第３の層１０７は、相互接続構成１００全体の上に形成される。最後の相互接続１０４は、２つの側壁１０８の１つの近傍にのみ隣接する相互接続１０４を有するので、最後の相互接続１０４は、隣接し合う相互接続１０４間のような、キャビティ１０９および終端絶縁層１１２によってではなく、終端キャビティ１１１および終端絶縁層１１２によって絶縁される。この場合、終端絶縁層１１２は、第３の層１０７の製作中の、副次的作用として生成され、従って、同様に、二酸化ケイ素（ＳｉＯ２）を有する。
【００５８】
図６は、本発明の第２の例示的実施形態による製造方法の実行における、第１の時点の未完成の相互接続構成６００の断面を示す。
【００５９】
第２の例示的実施形態の未完成の相互接続構成６００は、第１の層１０１が異なった構造であるという点でのみ第１の例示的実施形態の未完成の相互接続構成２００と異なる。
【００６０】
本例示的実施形態によると、第１の層１０１は、二酸化ケイ素（ＳｉＯ２）を含む上部部分層６０１、窒化ケイ素（Ｓｉ３Ｎ４）を含むエッチングストップ層６０２、および二酸化ケイ素（ＳｉＯ２）を含む下部部分層６０３を有する。しかしながら、第１の層１０１は、さらに、異なった絶縁材料を有する層から構成されてもよい。エッチングプロセスにおいて異なった挙動の異なった絶縁材料が、上部部分層６０１および下部部分層６０３のために用いられる場合、エッチングストップ層６０２を省略することが可能である。
【００６１】
上部部分層６０１は、相互接続１０４の下に構成され、かつ相互接続１０４間の領域の下では不在であるようにパターニングされる。上部部分層６０１において、相互接続１０４間の幅が均一で、第２の層表面１０５からエッチングストップ層６０２まで下方に達するトレンチ６０４が位置する。
【００６２】
上部部分層６０１は、以下のようにパターニングされ得る。すなわち、最初に、上部部分層６０１の二酸化ケイ素（ＳｉＯ２）が面単位で堆積される。その後、図２に関する記載においてすでに説明されたように、相互接続１０４が製作される。次に、面単位で堆積された絶縁材料の中にエッチングによりトレンチ６０４が製作される。次に、トレンチ６０４が、面単位で堆積された絶縁材料にエッチングされる。相互接続はエッチングマスクとして用いられる。この場合、例として、ウェットケミカルダウンストリームエッチングプロセスが採用され得る。採用されるべきエッチングプロセスの選択において、エッチャントが、好適には、二酸化ケイ素（ＳｉＯ２）に作用し、相互接続材料には作用しないことを確実にするように注意が払われるべきである。エッチングプロセスは、エッチングストップ層６０２が露出されるとすぐに終了する。
【００６３】
本例示的実施形態によると、トレンチ６０４は、好適には、相互接続１０４の幅の０．５〜２倍に対応する深さを有する。
【００６４】
第２の例示的実施形態による相互接続構成のさらなる製造工程は、第１の例示的実施形態の上述の製造工程に対応する。従って、第２の例示的実施形態による相互接続構成は、第１の例示的実施形態による相互接続構成１００に、実質的に対応する。２つの例示的実施形態は、第１の層１０１の構造の点で異なるにすぎない。従って、第２の例示的実施形態におけるキャビティ１０９は、第１の例示的実施形態と比較して、トレンチ６０４が存在するために、より大きい容積を有する。
【００６５】
本発明による相互接続構成を第１または第２の例示的実施形態により形成するために、絶縁材料およびその製造プロセスを選択する代わりに、他の絶縁材料および製造プロセスを用いることも可能である。
【００６６】
例として、第３の層１０７の第３の絶縁材料として適切であるのは、低い比誘電率εｒを有する絶縁ｌｏｗ−ｋ材料であり、これは、スピンオンプロセスにて付与され、低粘性を有する。スピンオンプロセスにおいて、付与されるべき、通常、液体の材料が、スピンオンによるスピンコーティング中にコーティングされるべき領域に付与される。
【００６７】
高粘性を有するｌｏｗ−ｋ材料は、第３の絶縁材料として用いられ、その結果、第３の絶縁材料が開口部５０１を通ってすきま５０２に侵入せず、従って、被覆１１０が生成されない場合、ｌｏｗ−ｋ材料は、キャビティ１０９を終端させ、従って、第３の層１０７を形成するために直接用いられ得る。そうでない場合、最初に、キャビティ１０９を終端させる二酸化ケイ素（ＳｉＯ２）は、開口部５０１上にコンフォーマルでないように堆積され、そうして、ｌｏｗ−ｋ材料が第３の層１０７として堆積される。
【００６８】
以下の出版物がこの明細書において引用される。
【００６９】
［１］Ｂ．Ｓｈｉｅｈらによる「Ｓｏｌｉｄ Ｓｔａｔｅ Ｔｅｃｈｎｏｌｏｇｙ」ｐ．５１〜５８、１９９９年２月
［２］Ｊ．Ｇ．Ｆｌｅｍｉｎｇらによる「Ｃｏｎｆｅｒｅｎｃｅ Ｐｒｏｃｅｅｄｉｎｇｓ ＵＬＳＩ ＸＩＩ」Ｍａｔｅｒｉａｌｓ Ｒｅｓｅａｒｃｈ Ｓｏｃｉｅｔｙ、ｐ．４７１〜４７７、１９９７年
［３］Ｔ．Ｕｅｄａらによる「ＩＥＥＥ Ｐｒｏｃ．１９９８ Ｓｙｍｐ．ＶＬＳＩ Ｔｅｃｈｎ．」Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ、ｐ．４６〜４７、１９９８年
［４］Ｔ．Ｋｕｓｕｋｉらによる「Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔｓ ｏｆ ｔｈｅ Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ ｓｏｃｉｅｔｙ」Ｖｏｌ．９３〜１、３７５ページ、１９９３年
［５］Ｓ．Ｓｕｔｏらによる「Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ Ｅｌｅｃｔｒｏｃｈｅｍｃｉａｌ Ｓｏｃｉｅｔｙ」Ｖｏｌ．８８−７、ｐ．８８〜９４、１９８８年
【図面の簡単な説明】
【００７０】
【図１】図１は、本発明の第１の例示的実施形態による、相互接続構成の断面を示す。
【図２】図２は、本発明の第１の例示的実施形態による製造方法の実行における、第１の時点の、図１による未完成の相互接続構成の断面を示す。
【図３】図３は、本発明の第１の例示的実施形態による製造方法の実行における、第２の時点の、図１による未完成の相互接続構成の断面を示す。
【図４】図４は、本発明の第１の例示的実施形態による製造方法の実行における、第３の時点の、図１による未完成の相互接続構成の断面を示す。
【図５】図５は、本発明の第１の例示的実施形態による製造方法の実行における、第４の時点の、図１による未完成の相互接続構成の断面を示す。
【図６】図６は、本発明の第２の実施形態による製造方法の実行における、第１の時点の未完成の相互接続構成の断面を示す。
【符号の説明】
【００７１】
１００ 第１の例示的実施形態による相互接続構成
１０１ 第１の層
１０２ 第１の層表面
１０３ 中間層
１０４ 相互接続
１０５ 第２の層表面
１０６ 第２の層
１０７ 第３の層
１０８ 側壁
１０９ キャビティ
１１０ 被覆
１１１ 終端キャビティ
１１２ 終端絶縁層
２００ 第１の製造時点における第１の例示的実施形態による未完成の相互接続構成
３００ 第２の製造時点における第１の例示的実施形態による未完成の相互接続構成
３０１ スペーサ
３０２ エアギャップ
４００ 第３の製造時点における第１の例示的実施形態による未完成の相互接続構成
５００ 第４の製造時点における第１の例示的実施形態による未完成の相互接続構成
５０１ 開口部
５０２ すきま
６００ 第１の製造時点における第２の例示的実施形態による未完成の相互接続
６０１ 上部部分層
６０２ エッチングストップ層
６０３ 下部部分層
６０４ トレンチ
Claims (22)
- 第１の層および第１の層表面であって、該第１の層は第１の絶縁材料を有する、第１の層および第１の層表面と、
該第１の層表面と実質的に平行の第２の層表面を有する、該第１の層表面上に位置する少なくとも２つの相互接続であって、該相互接続は、導電性である第１の材料を有する、少なくとも２つの相互接続と、
各相互接続の該第２の層表面上に生成され、かつ該相互接続を越えて突き出す、第２の絶縁材料を含む第２の層であって、隣接し合う相互接続の該第２の層は、該隣接し合う相互接続間の領域を覆う、第２の層と、
該第２の層を覆う第３の層であって、第３の絶縁材料を有し、かつ該隣接し合う相互接続間の領域が被覆によって完全に閉じられる、第３の層と
を備える、相互接続構成。 - 前記第３の層は、さらに、隣接し合う相互接続間の前記領域において部分的に設けられる、請求項１に記載の相互接続構成。
- 前記第１の層と、前記隣接し合う相互接続と、前記第２の層と、前記第３の層との間にキャビティが位置し、該キャビティは、該隣接し合う相互接続間の電気的絶縁効果を有する、請求項１または２に記載の相互接続構成。
- 第２の材料を含む少なくとも１つの中間層が、前記第１の層と前記相互接続との間に位置する、請求項１〜３のいずれか１つに記載の相互接続構成。
- 前記第３の絶縁材料は、１〜４の範囲の比誘電率εｒを有するｌｏｗ−ｋ材料である、請求項１〜４のいずれか１つに記載の相互接続構成。
- 前記第３の絶縁材料は、１．５〜３の範囲の比誘電率を有するｌｏｗ−ｋ材料である、請求項１〜５のいずれか１つに記載の相互接続構成。
- 前記第２の絶縁材料および／または前記第３の絶縁材料は、二酸化ケイ素を有する、請求項１〜６のいずれか１つに記載の相互接続構成。
- 前記第２の絶縁材料および／または前記第３の絶縁材料は、窒化ケイ素を有する、請求項１〜７のいずれか１つに記載の相互接続構成。
- 前記第２の絶縁材料および／または前記第３の絶縁材料は、有機材料を有する、請求項１〜８のいずれか１つに記載の相互接続構成。
- 前記第１の層は、重ね合わせて構成される少なくとも２つの部分層を有し、該上部部分層は、該上部部分層が前記相互接続の下に構成され、かつ該相互接続間の領域の下で少なくとも部分的に不在であるように、該相互接続間の該領域に対応してパターニングされる、請求項１〜９のいずれか１つに記載の相互接続構成。
- 前記２つの部分層は、前記同じ第１の絶縁材料を有し、第３の材料を含むエッチングストップ層は、前記上部部分層と前記下部部分層との間に位置し、該第３の材料は、該第１の絶縁材料に作用するエッチャントに対して、実質的に耐性である、請求項１０に記載の相互接続構成。
- 相互接続構成を製作する方法であって、
少なくとも２つの相互接続が、第１の層の第１の層表面上に付与され、該相互接続は、該第１の層表面と実質的に平行の第２の層表面と、該第１の層表面と該第２の層表面との間に位置する側壁とを有し、さらに、導電性の第１の材料と該第１の層は第１の絶縁材料を有し、
該相互接続ごとに、第１の絶縁材料を含む第２の層が、該第２の層表面上に生成され、各第２の層は、該第２の層が該相互接続を超えて突き出し、隣接する第２の層には依然として接触しないように構成され、
第３の絶縁材料を含む第３の層は、該第２の層の上に生成され、その結果、相互接続構成が、該第１の層と、該隣接し合う相互接続と、該第２の層と、該第３の層との間に形成される、方法。 - 前記相互接続を前記第１の層表面上に付与する前に、第２の材料を含む少なくとも１つの中間層が第１の層表面上に生成される、請求項１２に記載の方法。
- 少なくとも部分的に前記第１の層の中に達するトレンチが、隣接し合う層間に生成される、請求項１２または１３に記載の方法。
- 前記第１の層は、上部部分層、エッチングストップ層および下部部分層から生成され、前記相互接続をマスクとして用いて、該上部部分層が、隣接し合う相互接続間の領域の下で除去されて、該エッチングストップ層が露出されるという事実によって、前記トレンチが、隣接し合う相互接続間に生成される、請求項１４に記載の方法。
- スペーサは、前記相互接続の前記側壁上に生成され、該スペーサはスペーサ材料を有し、かつ隣接し合う相互接続のスペーサが、依然として互いに接触しないように構成される、請求項１２〜１５のいずれか１つに記載の方法。
- 前記スペーサ材料は、最初に、コンフォーマルに堆積され、その後、異方的および選択的に前記第１の層表面と平行にエッチングされる、請求項１６に記載の方法。
- 前記スペーサは、前記第２の層の下で、再び除去される、請求項１６または１７に記載の方法。
- 前記第２の層は、コンフォーマルでない方法により、前記第２の層表面および前記スペーサの上の前記第１の層表面と実質的に平行に生成される、請求項１６〜１８のいずれか１つに記載の方法。
- 前記スペーサの前記スペーサ材料は、前記第２の層が製作された後、エッチングによって除去され、選択的エッチングプロセスが採用される、請求項１６〜１９の１つに記載の方法。
- 前記選択的エッチングプロセスは、等方性である、請求項２０に記載の方法。
- 前記第３の層は、最初に、前記第１の層と、前記隣接し合う相互接続と、前記第２の層と、前記第３の層との間にキャビティが形成されるまで、第３の絶縁材料が、コンフォーマルでない方法によって前記第２の層上に堆積され、次に、第３の絶縁材料が、コンフォーマルな標準的方法によって堆積されるように生成される、請求項１２〜２１のいずれか１つに記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10109877A DE10109877A1 (de) | 2001-03-01 | 2001-03-01 | Leiterbahnanordnung und Verfahren zur Herstellung einer Leiterbahnanordnung |
| PCT/DE2002/000758 WO2002071483A2 (de) | 2001-03-01 | 2002-03-01 | Leiterbahnanordnung und verfahren zur herstellung einer leiterbahnanordnung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004525514A true JP2004525514A (ja) | 2004-08-19 |
| JP4291577B2 JP4291577B2 (ja) | 2009-07-08 |
Family
ID=7675941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002570300A Expired - Fee Related JP4291577B2 (ja) | 2001-03-01 | 2002-03-01 | 相互接続構成を製作する方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6888244B2 (ja) |
| EP (1) | EP1366522B1 (ja) |
| JP (1) | JP4291577B2 (ja) |
| KR (1) | KR100531338B1 (ja) |
| DE (2) | DE10109877A1 (ja) |
| TW (1) | TW556331B (ja) |
| WO (1) | WO2002071483A2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007088439A (ja) * | 2005-08-19 | 2007-04-05 | Infineon Technologies Ag | 導体トラック配列およびその製造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7649239B2 (en) * | 2006-05-04 | 2010-01-19 | Intel Corporation | Dielectric spacers for metal interconnects and method to form the same |
| KR100861839B1 (ko) * | 2006-12-28 | 2008-10-07 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| DE102008026134A1 (de) * | 2008-05-30 | 2009-12-17 | Advanced Micro Devices, Inc., Sunnyvale | Mikrostrukturbauelement mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen |
| CN104025263B (zh) | 2011-12-30 | 2018-07-03 | 英特尔公司 | 自封闭的非对称互连结构 |
| US8772938B2 (en) | 2012-12-04 | 2014-07-08 | Intel Corporation | Semiconductor interconnect structures |
| CN113611655A (zh) | 2021-06-11 | 2021-11-05 | 联芯集成电路制造(厦门)有限公司 | 半导体结构及其制作方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5494858A (en) * | 1994-06-07 | 1996-02-27 | Texas Instruments Incorporated | Method for forming porous composites as a low dielectric constant layer with varying porosity distribution electronics applications |
| JPH11307633A (ja) * | 1997-11-17 | 1999-11-05 | Sony Corp | 低誘電率膜を有する半導体装置、およびその製造方法 |
| US5759913A (en) * | 1996-06-05 | 1998-06-02 | Advanced Micro Devices, Inc. | Method of formation of an air gap within a semiconductor dielectric by solvent desorption |
| JPH10116903A (ja) * | 1996-10-11 | 1998-05-06 | Nippon Steel Corp | 半導体装置の製造方法 |
| US6130151A (en) * | 1999-05-07 | 2000-10-10 | Taiwan Semiconductor Manufacturing Company | Method of manufacturing air gap in multilevel interconnection |
| WO2001001485A2 (en) * | 1999-06-29 | 2001-01-04 | Koninklijke Philips Electronics N.V. | A semiconductor device |
-
2001
- 2001-03-01 DE DE10109877A patent/DE10109877A1/de not_active Ceased
-
2002
- 2002-03-01 WO PCT/DE2002/000758 patent/WO2002071483A2/de active IP Right Grant
- 2002-03-01 TW TW091103754A patent/TW556331B/zh not_active IP Right Cessation
- 2002-03-01 JP JP2002570300A patent/JP4291577B2/ja not_active Expired - Fee Related
- 2002-03-01 DE DE50213004T patent/DE50213004D1/de not_active Expired - Lifetime
- 2002-03-01 KR KR10-2003-7011396A patent/KR100531338B1/ko not_active IP Right Cessation
- 2002-03-01 EP EP02717985A patent/EP1366522B1/de not_active Expired - Fee Related
- 2002-03-01 US US10/469,272 patent/US6888244B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007088439A (ja) * | 2005-08-19 | 2007-04-05 | Infineon Technologies Ag | 導体トラック配列およびその製造方法 |
| JP2011129939A (ja) * | 2005-08-19 | 2011-06-30 | Infineon Technologies Ag | 導体トラック配列の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1366522B1 (de) | 2008-11-12 |
| JP4291577B2 (ja) | 2009-07-08 |
| WO2002071483A3 (de) | 2003-03-06 |
| WO2002071483A2 (de) | 2002-09-12 |
| KR20030080243A (ko) | 2003-10-11 |
| EP1366522A2 (de) | 2003-12-03 |
| US6888244B2 (en) | 2005-05-03 |
| US20040113274A1 (en) | 2004-06-17 |
| TW556331B (en) | 2003-10-01 |
| KR100531338B1 (ko) | 2005-11-29 |
| DE50213004D1 (de) | 2008-12-24 |
| DE10109877A1 (de) | 2002-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7056822B1 (en) | Method of fabricating an interconnect structure employing air gaps between metal lines and between metal layers | |
| EP2264758B1 (en) | Interconnection structure in semiconductor device | |
| US7037851B2 (en) | Methods for selective integration of airgaps and devices made by such methods | |
| KR100307490B1 (ko) | 반도체 장치의 기생 용량 감소 방법 | |
| US20070120263A1 (en) | Conductor track arrangement and associated production method | |
| US7033926B2 (en) | Strip conductor arrangement and method for producing a strip conductor arrangement | |
| WO2008056295A1 (en) | A semiconductor device and a method of manufacturing thereof | |
| KR20060072129A (ko) | 저 용량 배선용 조정 가능한 자기 정렬 에어 갭 유전체 | |
| US6451669B2 (en) | Method of forming insulated metal interconnections in integrated circuits | |
| US6686643B2 (en) | Substrate with at least two metal structures deposited thereon, and method for fabricating the same | |
| JP4291577B2 (ja) | 相互接続構成を製作する方法 | |
| JPH11186391A (ja) | 半導体装置およびその製造方法 | |
| US20040259273A1 (en) | Composite intermetal dielectric structure including low-k dielectric material | |
| KR20040057534A (ko) | 다마신 공정을 이용한 반도체소자 제조 방법 | |
| KR100193897B1 (ko) | 반도체 소자의 플러그 형성 방법 | |
| US6358845B1 (en) | Method for forming inter metal dielectric | |
| US6599825B2 (en) | Method for forming wiring in semiconductor device | |
| KR100691940B1 (ko) | 반도체소자의 배선 및 그 형성방법 | |
| KR20040058959A (ko) | 듀얼 다마신 패턴 형성 방법 | |
| KR100681207B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| EP1608013B1 (en) | Method of formation of airgaps around interconnecting line | |
| CN111244032A (zh) | 半导体器件的制作方法和半导体器件 | |
| KR100457407B1 (ko) | 반도체소자의금속배선형성방법 | |
| CN116438938A (zh) | 三维存储器及其制备方法 | |
| KR100414732B1 (ko) | 금속배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070525 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070601 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070601 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070608 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070827 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090316 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090403 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140410 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |