KR100861839B1 - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR100861839B1
KR100861839B1 KR1020060135965A KR20060135965A KR100861839B1 KR 100861839 B1 KR100861839 B1 KR 100861839B1 KR 1020060135965 A KR1020060135965 A KR 1020060135965A KR 20060135965 A KR20060135965 A KR 20060135965A KR 100861839 B1 KR100861839 B1 KR 100861839B1
Authority
KR
South Korea
Prior art keywords
metal wiring
insulating film
interlayer insulating
metal
dielectric constant
Prior art date
Application number
KR1020060135965A
Other languages
English (en)
Other versions
KR20080061092A (ko
Inventor
박경민
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060135965A priority Critical patent/KR100861839B1/ko
Publication of KR20080061092A publication Critical patent/KR20080061092A/ko
Application granted granted Critical
Publication of KR100861839B1 publication Critical patent/KR100861839B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선을 형성한다는 것으로, 이를 위하여 본 발명은, 금속 배선간에 폴리머층을 형성하여 금속 배선과 층간 절연막의 유전 상수를 감소시키는 종래 방법과는 달리, 저 유전 상수를 갖는 층간 절연막을 포함하는 반도체 소자의 금속 배선을 형성하는 방법으로서, 유기물 기판 상에 저 유전 상수를 갖는 층간 절연막을 형성하고, 반도체 기판 상에 금속 물질을 증착한 후 이를 패터닝하여 금속 배선을 형성하며, 유기물 기판 및 반도체 기판을 층간 절연막 및 금속 배선이 접촉되도록 위치시키고, 접촉된 층간 절연막 및 금속 배선을 핫 프레스 공정을 통해 부착시켜 금속 배선간에 에어 갭(air-gap)을 형성하며, 유기물 기판을 열 처리 공정을 통해 버닝시켜 제거함으로써, 반도체 기판의 금속 배선간에 에어 갭을 형성시켜 금속 배선과 층간 절연막 상의 유전 상수를 감소시킬 수 있는 것이다.
USG(Undoped Silicate Glass)막, FSG(Fluorinated Silica Glass)막, 핫 프레스(Hot Press) 공정

Description

반도체 소자의 금속 배선 형성 방법{METHOD FOR FORMING METAL LINE OF SEMICONDUCTOR DEVICE}
도 1a 내지 도 1d는 본 발명의 일 실시 예에 따라 에어 갭을 포함하는 금속 배선을 형성하는 과정을 나타내는 공정 순서도,
도 2는 종래에 따라 폴리 실리콘막을 포함하는 금속 배선의 구조를 나타낸 도면.
본 발명은 반도체 소자의 금속 배선을 형성하는 방법에 관한 것으로, 더욱 상세하게는 반도체 소자의 금속 배선 간 유전 상수를 감소시켜 금속 배선을 형성하는데 적합한 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
잘 알려진 바와 같이, 반도체 소자에서는 금속 배선의 두께 및 폭이 급격히 축소되고, 금속 배선간의 간격이 대략 0.1 ㎛ 정도로 좁아지기 때문에 이로 인한 반도체 소자의 기생 축전 용량(parasitic capacitance)이 급격히 증가되며, 반도체 소자의 동작 속도가 크게 저하되는 문제가 발생한다.
이러한 문제점을 해결하기 위해 저유전체 물질을 층간 절연막으로 사용되고 있는데, 도 2는 종래에 따라 폴리 실리콘막을 포함하는 금속 배선의 구조를 나타낸 도면으로, 반도체 기판(200), 금속 배선(202), 폴리머층(204) 및 층간 절연막(206)을 포함하며, 이러한 저유전율의 폴리머층(204)을 이용하여 반도체 소자의 기생 축전 용량을 감소시키게 된다.
또한, 반도체 소자의 층간 절연막(206)은 반도체 소자의 동작 속도을 향상시키기 위해 유전 상수(k)가 낮은 물질로 대체되고 있는데, 알루미늄(Al) BEOL(Back End Of Line) 공정에서는 USG(Undoped Silicate Glass)막(유전 상수 : 4.0 - 4.4)에서 FSG(Fluorinated Silica Glass)막(유전 상수 : 3.4 - 3.8)으로 대체되어 가는 추세이며, 대략 90 nm이하의 반도체 소자에서는 저 유전 상수(Low-k), 예를 들어 유전 상수가 대략 2.7 - 3.0인 물질이 각광받고 있다.
이러한 유전 상수를 더 감소시키기 위해 일반적인 저 유전 상수의 물질에 인위적인 기공(pore)을 형성시켜 진공의 유전 상수(k = 1)에 유사한 물질로서 포로즈(porous) 저 유전 상수(즉, 유전 상수가 대략 1.1 - 2.4)가 적용되고 있다.
하지만, 상술한 바와 같은 종래에 포로즈(porous) 저 유전 상수를 갖는 층간 절연막을 포함하는 금속 배선을 형성하는 경우 이러한 포로즈 저 유전 상수 물질이 그 내부에 다수의 기공(pore)이 존재하기 때문에 구리(Cu) BEOL 공정의 장벽 금속막이 포로즈 저 유전 상수를 갖는 층간 절연막의 기공(pore) 내부로 침투하여 유전 상수를 증가시키는 문제점이 있었고, 구리(Cu)가 포로즈 저 유전 상수 물질로 침투하는 현상이 발생하여 유전 상수를 증가시키는 문제점이 있어 소자 특성을 저하시키는 요인으로 작용하고 있는 실정이다.
따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 유기물 기판 상에 층간 절연막을 형성하여 금속 배선 상부에 층간 절연막이 접촉되도록 부착하여 금속 배선 구조를 형성할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은, 금속 배선 상부에 층간 절연막이 접촉되도록 부착하여 금속 배선간에 에어 갭(air-gap)을 형성함으로써, 유전 상수를 감소시킬 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은, 저 유전 상수를 갖는 층간 절연막을 포함하는 반도체 소자의 금속 배선을 형성하는 방법으로서, 유기물 기판 상에 상기 저 유전 상수를 갖는 층간 절연막을 형성하는 단계와, 반도체 기판 상에 금속 물질을 증착한 후 이를 패터닝하여 상기 금속 배선을 형성하는 단계와, 상기 유기물 기판 및 반도체 기판을 상기 층간 절연막 및 금속 배선이 접촉되도록 위치시키는 단계와, 상기 접촉된 층간 절연막 및 금속 배선을 핫 프레스 공정을 통해 부착시켜 상기 금속 배선간에 에어 갭(air-gap)을 형성하는 단계와, 상기 유기물 기판을 열 처리 공정을 통해 버닝시켜 제거하는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법.을 제공한다.
본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예 로부터 더욱 명확하게 될 것이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
본 발명의 기술요지는, 유기물 기판 상에 저 유전 상수를 갖는 층간 절연막을 형성하고, 반도체 기판 상에 금속 물질을 증착한 후 이를 패터닝하여 금속 배선을 형성하며, 층간 절연막 및 금속 배선이 접촉되도록 위치시키고, 핫 프레스 공정을 통해 부착시켜 금속 배선간에 에어 갭을 형성하며, 유기물 기판을 제거한다는 것으로, 이러한 기술적 수단을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.
도 1a 내지 도 1d는 본 발명의 일 실시 예에 따라 에어 갭을 포함하는 금속 배선을 형성하는 과정을 나타내는 공정 순서도로서, 이들 도면을 참조하여 본 발명의 일 실시 예에 따른 금속 배선 형성 방법을 설명한다.
도 1a를 참조하면, 유기물 기판(Organic Substance, 100)에 스핀 온 글라스(SOG : Spin On Glass) 방식으로 산화막을 이용한 층간 절연막(102)을 형성한다. 여기에서, 층간 절연막은, 유전 상수가 대략 4.0 - 4.4인 USG(Undoped Silicate Glass)막, 유전 상수가 대략 3.4 - 3.8인 FSG(Fluorinated Silica Glass)막 등을 이용하여 형성할 수 있다.
그리고, 반도체 기판(104)에 금속 물질(예를 들면, 알루미늄(Al) 등)을 증착한 후 이를 도시 생략된 포토 레지스트 패턴에 따라 반응성 이온 식각(RIE) 등의 방식으로 식각하여 도 1b에 도시한 바와 같이 금속 배선(106)을 형성한다. 이 후, 포토 레지스트 패턴은 Ar, O2 등의 가스를 이용한 애싱 공정을 통해 제거된다.
다음에, 도 1c에 도시한 바와 같이 층간 절연막(102)이 형성된 유기물 기판(100)을 층간 절연막(102)이 아래로 향하도록 금속 배선(106)이 형성된 반도체 기판(104)에 위치시켜 금속 배선(106)과 층간 절연막(102)이 접촉되도록 한 후에, 핫 프레스(Hot Press) 공정을 통해 금속 배선(106)과 층간 절연막(102)을 부착시킨다. 여기에서, 핫 프레스(Hot Press) 공정은 대략 100 ℃ - 300 ℃의 온도 조건으로 수행되며, 이에 따라 금속 배선(106)간에 에어 갭(air-gap)이 형성되고, 그 높이는 대략 160 nm - 200 nm의 두께 조건으로 형성된다.
이어서, 금속 배선(106)과 층간 절연막(102)이 부착된 반도체 기판(104)의 상부에 위치하는 유기물 기판(100)을 열 공정을 통해 버닝(burning)시켜 유기물 기판(100)을 제거하여 도 1d에 도시한 바와 같이 에어 갭(air gap)이 형성된 금속 배선(106)의 패턴과 그 상부에 층간 절연막(102)이 형성된 반도체 소자의 금속 배선 구조가 형성된다.
따라서, 유기물 기판에 층간 절연막을 형성하고, 반도체 기판에 금속 배선을 패터닝한 후, 층간 절연막 및 금속 배선을 접촉시킨 후 핫 프레스 공정을 통해 금속 배선과 층간 절연막을 부착 시켜 에어 갭이 형성된 금속 배선을 효과적으로 형성할 수 있다.
이상의 설명에서는 본 발명의 바람직한 실시 예들을 제시하여 설명하였으나 본 발명이 반드시 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여 러 가지 치환, 변형 및 변경이 가능함을 쉽게 알 수 있을 것이다.
이상 설명한 바와 같이 본 발명은, 금속 배선간에 폴리머층을 형성하여 금속 배선과 층간 절연막의 유전 상수를 감소시키는 종래 방법과는 달리, 유기물 기판 상에 저 유전 상수를 갖는 층간 절연막을 형성하고, 반도체 기판 상에 금속 물질을 증착한 후 이를 패터닝하여 금속 배선을 형성하며, 층간 절연막 및 금속 배선이 접촉되도록 위치시키고, 핫 프레스 공정을 통해 부착시켜 금속 배선간에 에어 갭을 형성하며, 유기물 기판을 열 처리 공정을 통해 제거함으로써, 반도체 기판의 금속 배선간에 에어 갭을 형성시켜 금속 배선과 층간 절연막 상의 유전 상수를 감소시킬 수 있다. 따라서, 금속 배선간의 에어 갭을 통해 유전 상수를 감소시킴으로써, 소자의 동작 속도 특성을 향상시킬 수 있다.

Claims (4)

  1. 저 유전 상수를 갖는 층간 절연막을 포함하는 반도체 소자의 금속 배선을 형성하는 방법으로서,
    유기물 기판 상에 상기 저 유전 상수를 갖는 층간 절연막을 형성하는 단계와,
    반도체 기판 상에 금속 물질을 증착한 후 이를 패터닝하여 상기 금속 배선을 형성하는 단계와,
    상기 유기물 기판 및 반도체 기판을 상기 층간 절연막 및 금속 배선이 접촉되도록 위치시키는 단계와,
    상기 접촉된 층간 절연막 및 금속 배선을 핫 프레스 공정을 통해 부착시켜 상기 금속 배선간에 에어 갭(air-gap)을 형성하는 단계와,
    상기 유기물 기판을 열 처리 공정을 통해 버닝시켜 제거하는 단계
    를 포함하는 반도체 소자의 금속 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 층간 절연막은, USG(Undoped Silicate Glass)막 또는 FSG(Fluorinated Silica Glass)막으로 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  3. 제 1 항에 있어서,
    상기 핫 프레스 공정은, 100 ℃ - 300 ℃의 온도 조건으로 수행되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  4. 제 1 항에 있어서,
    상기 에어 갭은, 그 높이가 160 nm - 200 nm의 두께 조건으로 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
KR1020060135965A 2006-12-28 2006-12-28 반도체 소자의 금속 배선 형성 방법 KR100861839B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060135965A KR100861839B1 (ko) 2006-12-28 2006-12-28 반도체 소자의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060135965A KR100861839B1 (ko) 2006-12-28 2006-12-28 반도체 소자의 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20080061092A KR20080061092A (ko) 2008-07-02
KR100861839B1 true KR100861839B1 (ko) 2008-10-07

Family

ID=39813525

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060135965A KR100861839B1 (ko) 2006-12-28 2006-12-28 반도체 소자의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100861839B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000041734A (ko) * 1998-12-23 2000-07-15 윤종용 배선간에 빈자리를 갖는 다층배선구조를 갖는 반도체장치 및 그제조방법
KR20030080243A (ko) * 2001-03-01 2003-10-11 인피네온 테크놀로지스 아게 도체 트랙 장치 및 도체 트랙 장치의 제조 방법
KR20040024524A (ko) * 2002-09-13 2004-03-20 쉬플리 캄파니, 엘.엘.씨. 에어 갭 형성
KR20060014425A (ko) * 2003-05-26 2006-02-15 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 기판 및 그 제조 방법과 이를 포함하는 반도체 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000041734A (ko) * 1998-12-23 2000-07-15 윤종용 배선간에 빈자리를 갖는 다층배선구조를 갖는 반도체장치 및 그제조방법
KR20030080243A (ko) * 2001-03-01 2003-10-11 인피네온 테크놀로지스 아게 도체 트랙 장치 및 도체 트랙 장치의 제조 방법
KR20040024524A (ko) * 2002-09-13 2004-03-20 쉬플리 캄파니, 엘.엘.씨. 에어 갭 형성
KR20060014425A (ko) * 2003-05-26 2006-02-15 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 기판 및 그 제조 방법과 이를 포함하는 반도체 장치

Also Published As

Publication number Publication date
KR20080061092A (ko) 2008-07-02

Similar Documents

Publication Publication Date Title
JP5306196B2 (ja) 誘電体空隙を有する相互接続構造体
US20060264027A1 (en) Air gap interconnect structure and method thereof
US8962432B2 (en) Semiconductor device with self aligned end-to-end conductive line structure and method for forming the same
JP2000077625A5 (ko)
TW200539281A (en) Wiring structure for integrated circuit with reduced intralevel capacitance
KR20030047075A (ko) 반도체 소자의 듀얼 다마신 구조 형성방법
KR20050110538A (ko) 유기성 플루오라이드 계열 완충 용액을 사용해서 반도체장치를 제조하는 방법들
US7659195B2 (en) Method for forming metal line of semiconductor device
JP2008503073A5 (ko)
JP2007027436A (ja) 半導体装置およびその製造方法
KR100861839B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100714623B1 (ko) 반도체 소자의 금속 배선 형성 방법
US7704820B2 (en) Fabricating method of metal line
KR100573897B1 (ko) 반도체 제조 방법
KR20010059539A (ko) 반도체 소자의 금속배선 형성방법
KR100607662B1 (ko) 메탈 절연체 메탈 커패시터 형성방법
KR100604756B1 (ko) 반도체 소자의 금속배선 형성방법
KR100685883B1 (ko) 반도체 소자의 제조방법
KR100217907B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR20100112889A (ko) 반도체 소자의 제조방법
KR100216730B1 (ko) 반도체 금속막 식각공정
KR20080022316A (ko) 반도체 장치의 금속 배선 형성 방법
KR20040053455A (ko) 반도체 소자의 ｉｍｄ용 절연막 형성 방법
KR20010066380A (ko) 다층 배선을 갖는 반도체장치의 제조방법
KR20020083034A (ko) 반도체 소자의 층간막 평탄화 구조의 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110809

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee