CN103956390A - 一种沟槽式肖特基芯片及其制造方法 - Google Patents

一种沟槽式肖特基芯片及其制造方法 Download PDF

Info

Publication number
CN103956390A
CN103956390A CN201410210599.1A CN201410210599A CN103956390A CN 103956390 A CN103956390 A CN 103956390A CN 201410210599 A CN201410210599 A CN 201410210599A CN 103956390 A CN103956390 A CN 103956390A
Authority
CN
China
Prior art keywords
groove
epitaxial loayer
type epitaxial
type
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410210599.1A
Other languages
English (en)
Other versions
CN103956390B (zh
Inventor
吕新立
关仕汉
薛涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zibo Micro Commerical Components Corp
Original Assignee
Zibo Micro Commerical Components Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zibo Micro Commerical Components Corp filed Critical Zibo Micro Commerical Components Corp
Priority to CN201410210599.1A priority Critical patent/CN103956390B/zh
Publication of CN103956390A publication Critical patent/CN103956390A/zh
Application granted granted Critical
Publication of CN103956390B publication Critical patent/CN103956390B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes

Abstract

一种沟槽式肖特基芯片及其制造方法，属于半导体器件制造领域。包括N型基片（6）、位于N型基片（6）上方的N型外延层（5），在N型外延层（5）上部刻蚀出多个沟槽（8），在沟槽（8）内形成氧化硅绝缘层（4）并填充有多晶硅（3），在沟槽（8）上方依次形成肖特基界面（2）和金属层（1），其特征在于：在所述的沟槽（8）外侧设置有一个降压环（7），降压环（7）内由氧化硅绝缘层（4）填充。本发明的沟槽式肖特基芯片省去传统沟槽式肖特基芯片生产时接触孔光刻步骤，简化了生产工艺同时性能与传统沟槽式肖特基芯片相同。

Description

一种沟槽式肖特基芯片及其制造方法
技术领域
一种沟槽式肖特基芯片及其制造方法，属于半导体器件制造领域。
背景技术
如图7所示，在传统的沟槽式肖特基芯片制作时需要采用三道光刻步骤。其中第一道为沟槽光刻，第一道光刻完成后在N型基片6上方的N型外延层5的表面光刻出若干彼此间隔的沟槽8，然后在N型外延层5表面进行氧化和多晶硅3的填充，完成之后将N型外延层5表面的氧化硅绝缘层4和多晶硅3去除，之后在N型外延层5表面覆盖硼磷硅玻璃绝缘层10，并进行第二道光刻。第二道为接触孔光刻：将中部的硼磷硅玻璃绝缘层9去除形成肖特基工作区，硼磷硅玻璃绝缘层9下方的沟槽形成肖特基工作区两侧的2~10个传统降压环11。然后在肖特基工作区上形成肖特基界面2，最后在表面进行覆盖金属层1并完成第三道的金属层光刻，完成后在晶圆上形成彼此独立的若干沟槽式肖特基芯片。如上所述，在传统的沟槽式肖特基芯片生产时需要进行三道光刻，其工艺复杂加工成本较高。
通过传统工艺生产的肖特基芯片，需要在肖特基界面2两端设置有硼磷硅玻璃层，生产成本以及材料成本较高。
发明内容
本发明要解决的技术问题是：克服现有技术的不足，提供一种节约了生产成本的肖特基芯片以及省去传统沟槽式肖特基芯片生产时接触孔光刻步骤，简化了生产工艺的肖特基芯片的制造方法。
本发明解决其技术问题所采用的技术方案是：该沟槽式肖特基芯片，包括N型基片、位于N型基片上方的N型外延层，在N型外延层上部刻蚀出多个沟槽，在沟槽内形成氧化硅绝缘层并填充有多晶硅，在沟槽上方依次形成肖特基界面和金属层，其特征在于：在所述的沟槽外侧设置有一个降压环，降压环内由氧化硅绝缘层填充。
优选的，所述的降压环的宽度为2~10个所述沟槽的宽度。
优选的，所述的金属层的边缘覆盖至降压环的中部。
一种沟槽式肖特基芯片的制造方法，其特征在于，包括如下步骤：
步骤1：在N型外延层表面刻蚀出多个沟槽和沟槽外侧的多个降压环沟槽；
步骤2：在N型外延层表面进行氧化形成氧化硅绝缘层，所有降压环沟槽经氧化成为由氧化硅绝缘层填充的一体的降压环；
步骤3：在N型外延层表面进行多晶硅填充；
步骤4，去除N型外延层表面的多晶硅和氧化硅绝缘层；
步骤5：在去除了多晶硅和氧化硅绝缘层的N型外延层的表面生成肖特基界面；
步骤6：在肖特基界面上方覆盖金属层。
与现有技术相比，本发明所具有的有益效果是：
1、本发明的一种沟槽式肖特基芯片及其制造方法省去了传统工艺生产时接触孔光刻的步骤，简化了生产工艺。
2、设置在沟槽外圈的降压环宽度为传统降压环宽度的2~10倍，可代替传统2~10个降压环的作用，与传统工艺生产的沟槽式肖特基芯片的性能相同。
3、省去了传统工艺生产时的硼磷硅玻璃绝缘层，节约了生产成本。
附图说明
图1为本沟槽式肖特基芯片结构示意图。
图2～图6本沟槽式肖特基芯片制造方法示意图。
图7为传统沟槽式肖特基芯片结构示意图。
其中：1、金属层  2、肖特基界面  3、多晶硅  4、氧化硅绝缘层  5、N型外延层  6、N型基片  7、降压环  8、沟槽  9、降压环沟槽  10、硼磷硅玻璃绝缘层  11、传统降压环。
具体实施方式
图1~7是本发明的最佳实施例，下面结合附图1~7对本发明做进一步说明。
如图1所示，本沟槽式肖特基芯片包括自下而上的N型基片6、N型外延层5，在N型外延层5的上表面通过传统工艺形成多个沟槽8，在沟槽8的内表面形成有氧化硅绝缘层4，在氧化硅绝缘层4的外部填充有多晶硅3。在沟槽8的外延设置有一个宽度为2~10个沟槽8宽度的降压环7，降压环7内由氧化硅绝缘层4填充。在沟槽8的上方设置有肖特基界面2，在肖特基界面2上方设置有金属层1，金属层1的边缘覆盖至降压环7的中部。
本沟槽式肖特基芯片的制造方法，包括如下步骤：
步骤1：在N型外延层5表面刻蚀出多个沟槽8和沟槽8外侧的多个降压环沟槽9；
如图2所示，在N型外延层5表面通过传统工艺刻蚀出多个宽度为1~5μm的沟槽8，同时在沟槽8外侧刻蚀出多个降压环沟槽9。两端的降压环沟槽9之间间隔的距离为2~10个沟槽8的宽度，相邻两降压环沟槽9之间的间隔距离及每个降压环沟槽9的宽度为900~3500埃。
步骤2：在N型外延层5表面进行氧化形成氧化硅绝缘层4，所有降压环沟槽9经氧化成为由氧化硅绝缘层4填充的一体的降压环7；
如图3所示，在N型外延层5的上表面进行氧化，在N型外延层5的表面生成氧化硅绝缘层4，由于N型外延层5为硅材料，所以在其表面生成的氧化硅绝缘层为氧化硅材质，即在N型外延层5的表面生成氧化硅绝缘层4。
在现有技术中，在对N型外延层5表面进行氧化时，在其表面形成的氧化硅绝缘层4由两部分组成，一部分是在N型外延层5的表面氧化形成的，另一部分是浸入N型外延层5内部形成的，两部分的总厚度为500~2000埃。在对N型外延层5表面进行氧化时，沟槽8外圈的降压环沟槽9处同时被氧化，如上所述，相邻两降压环沟槽9之间的间隔距离及每个降压环沟槽9的宽度为900~3500埃，同时在氧化过程中，在N型外延层5的表面氧化形成及渗入N型外延层5内部形成的氧化硅绝缘层4的总厚度为500~2000埃，所以在对N型外延层5氧化完成之后，氧化硅绝缘层4将每个降压环沟槽9完全填充并将相邻两降压环沟槽9之间硅材质的N型外延层5完全浸入并形成氧化硅绝缘层，从而使所有降压环沟槽9氧化为一体并完全被氧化硅绝缘层4填充，形成降压环7。
步骤3：在N型外延层5表面进行多晶硅3填充；
如图4所示，在N型外延层5的表面进行多晶硅3的填充，填充完成之后在N型外延层5上表面以及沟槽8内生成多晶硅3。
在本领域现有技术中，多晶硅3分为P型和N型，在本沟槽式肖特基芯片及其制造方法中，不对其具体类型进行限定。
步骤4，去除N型外延层5表面的多晶硅3和氧化硅绝缘层4；
如图5所示，通过传统手段将N型外延层5表面的多晶硅3和氧化硅绝缘层4去除。
步骤5：在去除了多晶硅3和氧化硅绝缘层的N型外延层5的表面生成肖特基界面2；
如图6所示，在N型外延层5的表面利用传统工艺生成肖特基界面2。
步骤6：在肖特基界面2上方覆盖金属层1；
利用传统工艺在肖特基界面2的上方覆盖金属层1，通过金属层1引出相应的电极，生成如图1所示的沟槽式肖特基芯片。
如图1所示，在去除表面得到氧化硅绝缘层4和第多晶硅3后，由于先前的两端的降压环沟槽9之间的间距为为2~10个沟槽8的宽度，且经过氧化后，所有的降压环沟槽9被氧化成为一个整体的被氧化硅绝缘层4填充的降压环7，由上述可知，降压环7的宽度为沟槽8宽度的2~10倍，从而可代替传统工艺中2~10个传统降压环10，所以性能与传统工艺生产的沟槽式肖特基芯片的性能相同。在进行金属层1的覆盖时，金属层1会覆盖到降压环7的中部，由于氧化硅绝缘层4均为绝缘物质，实现了金属层1与N型外延层5之间的绝缘。
本肖特基芯片的制造方法中省去了传统工艺生产沟槽式肖特基芯片时需要生成硼磷硅玻璃绝缘层10以及需要对硼磷硅玻璃绝缘层10进行接触孔光刻的步骤，从而节省开接触孔的光刻工序，只使用沟槽光刻及金属层光刻即可完成肖特基芯片的制作。降低芯片制作成本，其性能达到原工艺水平。
在本沟槽式肖特基芯片及其制造方法中，基片和外延层均为N型（N型外延层5、N型基片6），同样也适用于采用P型基片和P型外延层的沟槽式肖特基芯片。同时本同样适用于其他功率半导体器件的生产。
以上所述，仅是本发明的较佳实施例而已，并非是对本发明作其它形式的限制，任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更或改型为等同变化的等效实施例。但是凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与改型，仍属于本发明技术方案的保护范围。

Claims (4)

1.一种沟槽式肖特基芯片，包括N型基片（6）、位于N型基片（6）上方的N型外延层（5），在N型外延层（5）上部刻蚀出多个沟槽（8），在沟槽（8）内形成氧化硅绝缘层（4）并填充有多晶硅（3），在沟槽（8）上方依次形成肖特基界面（2）和金属层（1），其特征在于：在所述的沟槽（8）外侧设置有一个降压环（7），降压环（7）内由氧化硅绝缘层（4）填充。
2.根据权利要求1所述的沟槽式肖特基芯片，其特征在于：所述的降压环（7）的宽度为2~10个所述沟槽（8）的宽度。
3.根据权利要求1所述的沟槽式肖特基芯片，其特征在于：所述的金属层（1）的边缘覆盖至降压环（7）的中部。
4.一种权利要求1~3任一项所述的沟槽式肖特基芯片的制造方法，其特征在于，包括如下步骤：
步骤1：在N型外延层（5）表面刻蚀出多个沟槽（8）和沟槽（8）外侧的多个降压环沟槽（9）；
步骤2：在N型外延层（5）表面进行氧化形成氧化硅绝缘层（4），所有降压环沟槽（9）经氧化成为由氧化硅绝缘层（4）填充的一体的降压环（7）；
步骤3：在N型外延层（5）表面进行多晶硅（3）填充；
步骤4，去除N型外延层（5）表面的多晶硅（3）和氧化硅绝缘层（4）；
步骤5：在去除了多晶硅（3）和氧化硅绝缘层（4）的N型外延层（5）的表面生成肖特基界面（2）；
步骤6：在肖特基界面（2）上方覆盖金属层（1）。
CN201410210599.1A 2014-05-19 2014-05-19 一种沟槽式肖特基芯片的制造方法 Active CN103956390B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410210599.1A CN103956390B (zh) 2014-05-19 2014-05-19 一种沟槽式肖特基芯片的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410210599.1A CN103956390B (zh) 2014-05-19 2014-05-19 一种沟槽式肖特基芯片的制造方法

Publications (2)

Publication Number Publication Date
CN103956390A true CN103956390A (zh) 2014-07-30
CN103956390B CN103956390B (zh) 2017-01-11

Family

ID=51333641

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410210599.1A Active CN103956390B (zh) 2014-05-19 2014-05-19 一种沟槽式肖特基芯片的制造方法

Country Status (1)

Country Link
CN (1) CN103956390B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024746A (zh) * 2016-07-25 2016-10-12 扬州扬杰电子科技股份有限公司 一种适用于金属丝键合的trench肖特基芯片及其加工工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090309181A1 (en) * 2008-06-12 2009-12-17 Force Mos Technology Co. Ltd. Trench schottky with multiple epi structure
CN102222701A (zh) * 2011-06-23 2011-10-19 哈尔滨工程大学 一种沟槽结构肖特基器件
CN103456627A (zh) * 2013-08-28 2013-12-18 中航（重庆）微电子有限公司 一种复合型沟槽栅肖特基器件结构及其制造方法
CN103474348A (zh) * 2013-08-28 2013-12-25 中航（重庆）微电子有限公司 一种穿通型沟槽肖特基器件结构及其制造方法
CN203850309U (zh) * 2014-05-19 2014-09-24 淄博美林电子有限公司 一种沟槽式肖特基芯片

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090309181A1 (en) * 2008-06-12 2009-12-17 Force Mos Technology Co. Ltd. Trench schottky with multiple epi structure
CN102222701A (zh) * 2011-06-23 2011-10-19 哈尔滨工程大学 一种沟槽结构肖特基器件
CN103456627A (zh) * 2013-08-28 2013-12-18 中航（重庆）微电子有限公司 一种复合型沟槽栅肖特基器件结构及其制造方法
CN103474348A (zh) * 2013-08-28 2013-12-25 中航（重庆）微电子有限公司 一种穿通型沟槽肖特基器件结构及其制造方法
CN203850309U (zh) * 2014-05-19 2014-09-24 淄博美林电子有限公司 一种沟槽式肖特基芯片

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024746A (zh) * 2016-07-25 2016-10-12 扬州扬杰电子科技股份有限公司 一种适用于金属丝键合的trench肖特基芯片及其加工工艺
CN106024746B (zh) * 2016-07-25 2018-08-17 扬州扬杰电子科技股份有限公司 一种适用于金属丝键合的trench肖特基芯片及其加工工艺

Also Published As

Publication number Publication date
CN103956390B (zh) 2017-01-11

Similar Documents

Publication Publication Date Title
CN109979823B (zh) 一种屏蔽栅功率器件及制造方法
CN101777556A (zh) 一种沟槽型大功率mos器件及其制造方法
TW201707207A (zh) 半導體元件及其製作方法
CN106356299A (zh) 具有自我对准间隙壁的半导体结构及其制作方法
TWI619170B (zh) 半導體元件及其製造方法
CN106158748A (zh) 半导体元件及其制作方法
CN105185702A (zh) 高k金属栅极结构的制造方法
CN106952865A (zh) 半导体结构及其形成方法
CN105702709A (zh) 沟槽型超级结的制造方法
CN103022155B (zh) 一种沟槽mos结构肖特基二极管及其制备方法
CN103956390A (zh) 一种沟槽式肖特基芯片及其制造方法
CN203850309U (zh) 一种沟槽式肖特基芯片
CN104103576A (zh) 沟槽型双层栅功率mos器件的接触孔工艺方法
CN104103693A (zh) 一种u形沟槽的功率器件及其制造方法
CN106684126A (zh) 一种沟槽型晶体管器件结构及制作方法
TWI360184B (en) Method for fabricating semiconductor device with b
CN107452787A (zh) 沟槽栅极引出结构及其制造方法
CN102737972A (zh) 沟槽式栅极结构及其制作方法
CN105448981A (zh) 一种vdmos器件及其漏极结构和制作方法
US9093471B2 (en) Method for forming trench MOS structure
CN103377929B (zh) 垂直双扩散金属氧化物半导体晶体管及其制造方法
TWI548090B (zh) 半導體裝置及其製作方法
CN103824803A (zh) 场氧化层的形成方法
TWI497719B (zh) 溝槽式功率半導體結構之製造方法
CN102136495B (zh) 半导体高压器件的结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant