CN105702709A - 沟槽型超级结的制造方法 - Google Patents

沟槽型超级结的制造方法 Download PDF

Info

Publication number
CN105702709A
CN105702709A CN201610064035.0A CN201610064035A CN105702709A CN 105702709 A CN105702709 A CN 105702709A CN 201610064035 A CN201610064035 A CN 201610064035A CN 105702709 A CN105702709 A CN 105702709A
Authority
CN
China
Prior art keywords
groove
super junction
semiconductor substrate
epitaxial layer
substrate wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610064035.0A
Other languages
English (en)
Other versions
CN105702709B (zh
Inventor
李�昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201610064035.0A priority Critical patent/CN105702709B/zh
Publication of CN105702709A publication Critical patent/CN105702709A/zh
Application granted granted Critical
Publication of CN105702709B publication Critical patent/CN105702709B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials

Abstract

本发明公开了一种沟槽型超级结的制造方法，包括步骤：步骤一、提供表面形成有第一导电类型外延层的晶圆。步骤二、采用光刻工艺定义出沟槽形成区域，使位于晶圆的中间区域沟槽的顶部宽度大于位于边缘区域沟槽的顶部宽度。步骤三、对第一导电类型外延层进行刻蚀形成沟槽。步骤四、采用外延生长中在各沟槽中填充掺杂工艺条件相同的第二导电类型外延层。本发明能提高同一晶圆上的超级结器件的反向击穿电压的面内均匀性，以及能保证同一晶圆上的超级结器件的反向击穿电压的面内均匀性较好的条件下使超级结器的反向击穿电压提高。

Description

沟槽型超级结的制造方法
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种沟槽型超级结的制造方法。
背景技术
超级结为由形成于半导体衬底中的交替排列的P型薄层和N型薄层组成，利用P型薄层和N型薄层完成匹配形成的耗尽层来支持反向耐压。现有超级结的制造方法中包括沟槽型超级结的制造方法，这种方法是通过沟槽工艺制作超级结器件，需要先在半导体衬底如硅衬底表面的N型掺杂外延层上刻蚀一定深度和宽度的沟槽，然后利用外延填充(ERIFilling)的方式在刻出的沟槽上填充P型掺杂的硅外延。在沟槽的刻蚀中，同一半导体衬底晶圆中的不同区域的沟槽的形貌并不完全相同，而超级结器件的反向击穿电压受沟槽的形貌影响非常大，使得同一晶圆上的超级结器件的反向击穿电压的均匀性较差。
发明内容
本发明所要解决的技术问题是提供一种沟槽型超级结的制造方法，能提高同一晶圆上的超级结器件的反向击穿电压的面内均匀性，以及能保证同一晶圆上的超级结器件的反向击穿电压的面内均匀性较好的条件下使超级结器的反向击穿电压提高。
为解决上述技术问题，本发明提供的沟槽型超级结的制造方法包括如下步骤：
步骤一、提供一半导体衬底晶圆，在所述半导体衬底晶圆表面形成有第一导电类型外延层。
步骤二、采用光刻工艺定义出沟槽形成区域并将所述沟槽形成区域打开。
后续形成的各沟槽的顶部宽度由所述光刻工艺设定且各所述沟槽的顶部宽度的大小设定方法为：
利用刻蚀后位于所述半导体衬底晶圆的中间区域所述沟槽的侧面比位于所述半导体衬底晶圆的边缘区域所述沟槽的侧面更倾斜的特点并结合后续步骤三的刻蚀深度，通过所述光刻工艺的定义使位于所述半导体衬底晶圆的中间区域所述沟槽的顶部宽度大于位于所述半导体衬底晶圆的边缘区域所述沟槽的顶部宽度，并使刻蚀后位于所述半导体衬底晶圆的中间区域所述沟槽的沿宽度方向的断面面积和位于所述半导体衬底晶圆的边缘区域所述沟槽的沿宽度方向的断面面积的差值缩小并趋向于相等，从而提高所述沟槽的沿宽度方向的断面面积在所述半导体衬底晶圆的面内均匀性。
步骤三、对打开后的所述沟槽形成区域的所述第一导电类型外延层进行刻蚀形成所述沟槽。
步骤四、采用外延生长中在所述沟槽中填充第二导电类型外延层，由填充于所述沟槽中的所述第二导电类型外延层组成第二导电类型薄层，由各所述沟槽之间的所述第一导电类型外延层组成第一导电类型薄层，由所述第一导电类型薄层和所述第二导电类型薄层交替排列组成超级结。
各所述沟槽中的所述第二导电类型外延层的掺杂工艺条件相同，结合所述沟槽的沿宽度方向的断面面积的面内均匀性的特征使所述超级结的击穿电压的面内均匀性提高。
进一步的改进是，所述半导体衬底晶圆为硅衬底晶圆，所述第一导电类型外延层为第一导电类型硅外延层，所述第二导电类型外延层为第二导电类型硅外延层。
进一步的改进是，步骤二包括如下分步骤：
步骤21、在所述第一导电类型外延层表面形成硬质掩模层。
步骤22、在所述硬质掩模层表面涂布光刻胶，进行光刻工艺将所述沟槽形成区域打开。
步骤23、以所述光刻胶为掩模对所述硬质掩模层进行刻蚀，该刻蚀工艺将所述沟槽形成区域的所述硬质掩模层去除、所述沟槽外的所述硬质掩模层保留。
步骤24、去除所述光刻胶，由所述硬质掩模层将所述沟槽形成区域打开。
进一步的改进是，所述硬质掩模层由依次形成于所述第一导电类型外延层表面的第一氧化层、第二氮化硅层和第三氧化层叠加而成。
进一步的改进是，所述第一氧化层为热氧化层，厚度为100埃米～2000埃米；所述第二氮化硅层的厚度为100埃米～1500埃米；所述第三氧化层的厚度为0.5微米～3微米。
进一步的改进是，结合所述沟槽的掺杂浓度和反向击穿电压的关系曲线，在步骤四中将各所述沟槽中的所述第二导电类型外延层的掺杂浓度设定为使所述半导体衬底晶圆的中间区域和边缘区域的超级结的反向击穿电压都取最大值时对应的值。
进一步的改进是，第一导电类型为N型，第二导电类型为P型；所述半导体衬底晶圆为N型重掺杂。
进一步的改进是，第一导电类型为P型，第二导电类型为N型。
本发明在晶圆的中间区域和边缘区域形成沟槽时刻蚀不均匀的特征，预先在进行沟槽光刻定义时将晶圆中间区域的沟槽宽度增加，从而使得在刻蚀完成后，使得晶圆中间区域和边缘区域的沟槽的断面面积差得到缩小并趋于相等，这样在沟槽填充时采用相同的掺杂浓度的外延层就能使得晶圆中间区域和边缘区域的超级结的反向击穿电压同时取得最大值并具有相同的变化趋势，从而能提高同一晶圆上的超级结器件的反向击穿电压的面内均匀性，以及能保证同一晶圆上的超级结器件的反向击穿电压的面内均匀性较好的条件下使超级结器的反向击穿电压提高。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A是现有沟槽型超级结的制造方法形成位于晶圆的边缘区域超级结的断面结构示意图；
图1B是现有沟槽型超级结的制造方法形成的位于晶圆的中间区域超级结的断面结构示意图；
图2是现有沟槽型超级结的制造方法形成的位于晶圆的边缘区域和中间区域的超级结反向击穿电压和掺杂浓度的关系曲线；
图3是本发明实施例方法流程图
图4A是本发明实施例方法形成的位于晶圆的边缘区域超级结的断面结构示意图；
图4B是本发明实施例方法形成的位于晶圆的中间区域超级结的断面结构示意图；
图5是本发明实施例方法形成的位于晶圆的边缘区域和中间区域的超级结反向击穿电压和掺杂浓度的关系曲线。
具体实施方式
如图1A所示，是现有沟槽型超级结的制造方法形成位于晶圆的边缘区域超级结的结构示意图；如图1B所示，是现有沟槽型超级结的制造方法形成的位于晶圆的中间区域超级结的结构示意图；现有沟槽型超级结的制造方法包括如下步骤：
步骤一、提供一半导体衬底晶圆101，在所述半导体衬底晶圆101表面形成有第一导电类型外延层102，下面以N型外延层102为例进行说明；
步骤二、采用光刻工艺定义出沟槽形成区域并将所述沟槽形成区域打开；现有方法中，并未对半导体衬底晶圆101不同位置上的沟槽的尺寸进行特别设定，而是将半导体衬底晶圆101不同位置上的沟槽的宽度都设置为相同。
步骤三、对打开区域即沟槽形成区域的N型外延层102进行刻蚀形成沟槽。由于刻蚀工艺的特殊性，对N型外延层102进行刻蚀时，对半导体衬底晶圆101的中间区域和边缘区域的刻蚀参数如刻蚀角度会有一定的差异，使最后在晶圆不同区域形成的沟槽的断面结构即剖面结构会有差异，现说明如下：
比较图1A所示的沟槽103a和图1B所示的沟槽103b，沟槽103a的侧面比103b的侧面更直一些。沟槽103a和103b的顶部宽度都为d101，这个d101的值是由步骤二中的光刻工艺定义的；沟槽103a的底部宽度d102会大于沟槽103b的底部宽度d103，这是由步骤三的刻蚀工艺的本身特性决定的。可以看出，沟槽103a的断面面积会比沟槽103b的断面面积大。
步骤四、采用外延生长中在所述沟槽中填充第二导电类型外延层即P型外延层，图1A中显示在沟槽103a中填充的P型外延层用104a表示，图1B中显示在沟槽103b中填充的P型外延层用104b表示，但是实际上P型外延层104a和104b是采用相同的工艺同时形成的。
由于超级结是利用P型薄层和N型薄层完成匹配形成的耗尽层来支持反向耐压，超级结器件的反向击穿电压受沟槽的形貌影响非常大。而由上述现有方法可知，由于刻蚀工艺本身的特点会造成的晶圆中央区域和边缘区域的沟槽的断面结构具有差异，该差异很难通过对刻蚀工艺本身的改进来改善，故现有方法形成的沟槽反向击穿电压的面内均匀性非常差，现说明如下：
如图2是现有沟槽型超级结的制造方法形成的位于晶圆的边缘区域和中间区域的超级结反向击穿电压和掺杂浓度的关系曲线；其中曲线201对应于图1A所示的位于晶圆的边缘区域超级结的反向击穿电压和掺杂浓度的关系曲线，曲线202对应于图1B所示的位于晶圆的中间区域超级结的反向击穿电压和掺杂浓度的关系曲线,横坐标为掺杂浓度，单位为×1015cm-3；纵坐标为反向击穿电压，单位为V。虚线框203a所示区域对应于晶圆的边缘区域超级结的反向击穿电压取最大值时对应的掺杂范围，虚线框203b所示区域对应于晶圆的中间区域超级结的反向击穿电压取最大值时对应的掺杂范围，可知虚线框203a和203b的掺杂浓度范围相差较大，当掺杂浓度取虚线框203a所对应的值时，晶圆的中间区域超级结的反向击穿电压会降的很低；而当掺杂浓度取虚线框203b所对应的值时，晶圆的边缘区域超级结的反向击穿电压会降的很低，这两种情况都会使得反向击穿电压的面内均匀性变差。虚线框203c所示区域中，晶圆的边缘区域和中间区域的超级结的反向击穿电压虽然接近，能够使反向击穿电压的面内均匀性变好，但是却会使晶圆的边缘区域和中间区域的超级结的反向击穿电压的取值都较小。现有方法形成的超级结的反向击穿电压的面内均匀性和取值具有矛盾的关系，无法在取得较大的反向击穿电压的条件下提高反向击穿电压的面内均匀性。
如图3所示，是本发明实施例方法流程图；如图4A所示，是本发明实施例方法形成的位于晶圆的边缘区域超级结的断面结构示意图；如图4B所示，是本发明实施例方法形成的位于晶圆的中间区域超级结的断面结构示意图；本发明实施例沟槽型超级结的制造方法包括如下步骤：
步骤一、提供一半导体衬底晶圆1，在所述半导体衬底晶圆1表面形成有第一导电类型外延层2。较佳为，所述半导体衬底晶圆1为硅衬底晶圆，所述第一导电类型外延层2为第一导电类型硅外延层，所述第二导电类型外延层为第二导电类型硅外延层。
步骤二、采用光刻工艺定义出沟槽形成区域并将所述沟槽形成区域打开。
后续形成的各沟槽的顶部宽度由所述光刻工艺设定且各所述沟槽的顶部宽度的大小设定方法为：
利用刻蚀后位于所述半导体衬底晶圆1的中间区域所述沟槽3b的侧面比位于所述半导体衬底晶圆1的边缘区域所述沟槽3a的侧面更倾斜的特点并结合后续步骤三的刻蚀深度，通过所述光刻工艺的定义使位于所述半导体衬底晶圆1的中间区域所述沟槽3b的顶部宽度d3大于位于所述半导体衬底晶圆1的边缘区域所述沟槽3a的顶部宽度d1，并使刻蚀后位于所述半导体衬底晶圆1的中间区域所述沟槽3b的沿宽度方向的断面面积和位于所述半导体衬底晶圆1的边缘区域所述沟槽3a的沿宽度方向的断面面积的差值缩小并趋向于相等，从而提高所述沟槽的沿宽度方向的断面面积在所述半导体衬底晶圆1的面内均匀性。
本发明实施例中，步骤二包括如下分步骤：
步骤21、在所述第一导电类型外延层2表面形成硬质掩模层。
所述硬质掩模层由依次形成于所述第一导电类型外延层2表面的第一氧化层、第二氮化硅层和第三氧化层叠加而成。所述第一氧化层为热氧化层，厚度为100埃米～2000埃米；所述第二氮化硅层的厚度为100埃米～1500埃米；所述第三氧化层的厚度为0.5微米～3微米。
步骤22、在所述硬质掩模层表面涂布光刻胶，进行光刻工艺将所述沟槽形成区域打开。
步骤23、以所述光刻胶为掩模对所述硬质掩模层进行刻蚀，该刻蚀工艺将所述沟槽形成区域的所述硬质掩模层去除、所述沟槽外的所述硬质掩模层保留。
步骤24、去除所述光刻胶，由所述硬质掩模层将所述沟槽形成区域打开。
步骤三、对打开后的所述沟槽形成区域的所述第一导电类型外延层2进行刻蚀形成所述沟槽，如图3A中所示的沟槽3a和图3B中所示的沟槽3b。
步骤四、采用外延生长中在所述沟槽中填充第二导电类型外延层；图3A中，填充于所述沟槽3a中的所述第二导电类型外延层用标记4a表示；图3B中，填充于所述沟槽3b中的所述第二导电类型外延层用标记4b表示。
所述沟槽3a底部的宽度用d2表示，所述沟槽3b底部的宽度用d4表示；所述沟槽3b的侧面会比所述沟槽3a的侧面根据倾斜。为了作直观的比较，在图3B中示意出了沟槽3c和填充于沟槽3c中的用标记4c表示的第二导电类型外延层，沟槽3c表示顶部宽度采用d1而不是采用d3时在中间区域所应当形成的沟槽结构示意图，比较沟槽3b和3c可知，本发明实施例的沟槽3b通过将顶部宽度设置为d3，能够使沟槽3b的断面面积大于沟槽3c的断面面积。
本发明实施例中，由填充于所述沟槽中的所述第二导电类型外延层组成第二导电类型薄层，由各所述沟槽之间的所述第一导电类型外延层2组成第一导电类型薄层，由所述第一导电类型薄层和所述第二导电类型薄层交替排列组成超级结。
各所述沟槽中的所述第二导电类型外延层的掺杂工艺条件相同，结合所述沟槽的沿宽度方向的断面面积的面内均匀性的特征使所述超级结的击穿电压的面内均匀性提高。本发明实施例中，还能结合所述沟槽的掺杂浓度和反向击穿电压的关系曲线，在步骤四中将各所述沟槽中的所述第二导电类型外延层的掺杂浓度设定为使所述半导体衬底晶圆1的中间区域和边缘区域的超级结的反向击穿电压都取最大值时对应的值。
本发明实施例中，第一导电类型为N型，第二导电类型为P型；所述半导体衬底晶圆1为N型重掺杂。在其它实施例中，也能为：第一导电类型为P型，第二导电类型为N型。
如图5是本发明实施例沟槽型超级结的制造方法形成的位于晶圆的边缘区域和中间区域的超级结反向击穿电压和掺杂浓度的关系曲线；其中曲线301对应于图4A所示的位于晶圆的边缘区域超级结的反向击穿电压和掺杂浓度的关系曲线，曲线302对应于图4B所示的位于晶圆的中间区域超级结的反向击穿电压和掺杂浓度的关系曲线,横坐标为掺杂浓度，单位为×1015cm-3；纵坐标为反向击穿电压，单位为V。虚线框303a所示区域对应于晶圆的边缘区域超级结的反向击穿电压取最大值时对应的掺杂范围，虚线框303b所示区域对应于晶圆的中间区域超级结的反向击穿电压取最大值时对应的掺杂范围，可知虚线框303a和303b的掺杂浓度范围重合，也即在掺杂浓度取虚线框303a和303b所对应的掺杂浓度范围时，晶圆的边缘和中间区域超级结的反向击穿电压都能取最大值；和图2虚线框303a和303b所对应的区域进行比较可知，本发明实施例方法能够大大提高反向击穿电压的面内均匀性。同时，本发明在虚线框303a和303b所对应的掺杂浓度范围内晶圆的边缘和中间区域超级结的反向击穿电压都能取最大值，和图2虚线框303c所对应的区域进行比较可知，本发明实施例方法还能够大大提高反向击穿电压值。所以本发明实施例能够同时取得较好超级结的反向击穿电压的面内均匀性和较大的反向击穿电压。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (8)

1.一种沟槽型超级结的制造方法，其特征在于，包括如下步骤：
步骤一、提供一半导体衬底晶圆，在所述半导体衬底晶圆表面形成有第一导电类型外延层；
步骤二、采用光刻工艺定义出沟槽形成区域并将所述沟槽形成区域打开；
后续形成的各沟槽的顶部宽度由所述光刻工艺设定且各所述沟槽的顶部宽度的大小设定方法为：
利用刻蚀后位于所述半导体衬底晶圆的中间区域所述沟槽的侧面比位于所述半导体衬底晶圆的边缘区域所述沟槽的侧面更倾斜的特点并结合后续步骤三的刻蚀深度，通过所述光刻工艺的定义使位于所述半导体衬底晶圆的中间区域所述沟槽的顶部宽度大于位于所述半导体衬底晶圆的边缘区域所述沟槽的顶部宽度，并使刻蚀后位于所述半导体衬底晶圆的中间区域所述沟槽的沿宽度方向的断面面积和位于所述半导体衬底晶圆的边缘区域所述沟槽的沿宽度方向的断面面积的差值缩小并趋向于相等，从而提高所述沟槽的沿宽度方向的断面面积在所述半导体衬底晶圆的面内均匀性；
步骤三、对打开后的所述沟槽形成区域的所述第一导电类型外延层进行刻蚀形成所述沟槽；
步骤四、采用外延生长中在所述沟槽中填充第二导电类型外延层，由填充于所述沟槽中的所述第二导电类型外延层组成第二导电类型薄层，由各所述沟槽之间的所述第一导电类型外延层组成第一导电类型薄层，由所述第一导电类型薄层和所述第二导电类型薄层交替排列组成超级结；
各所述沟槽中的所述第二导电类型外延层的掺杂工艺条件相同，结合所述沟槽的沿宽度方向的断面面积的面内均匀性的特征使所述超级结的击穿电压的面内均匀性提高。
2.如权利要求1所述的沟槽型超级结的制造方法，其特征在于：所述半导体衬底晶圆为硅衬底晶圆，所述第一导电类型外延层为第一导电类型硅外延层，所述第二导电类型外延层为第二导电类型硅外延层。
3.如权利要求1或2所述的沟槽型超级结的制造方法，其特征在于：步骤二包括如下分步骤：
步骤21、在所述第一导电类型外延层表面形成硬质掩模层；
步骤22、在所述硬质掩模层表面涂布光刻胶，进行光刻工艺将所述沟槽形成区域打开；
步骤23、以所述光刻胶为掩模对所述硬质掩模层进行刻蚀，该刻蚀工艺将所述沟槽形成区域的所述硬质掩模层去除、所述沟槽外的所述硬质掩模层保留；
步骤24、去除所述光刻胶，由所述硬质掩模层将所述沟槽形成区域打开。
4.如权利要求3所述的沟槽型超级结的制造方法，其特征在于：所述硬质掩模层由依次形成于所述第一导电类型外延层表面的第一氧化层、第二氮化硅层和第三氧化层叠加而成。
5.如权利要求4所述的沟槽型超级结的制造方法，其特征在于：所述第一氧化层为热氧化层，厚度为100埃米～2000埃米；所述第二氮化硅层的厚度为100埃米～1500埃米；所述第三氧化层的厚度为0.5微米～3微米。
6.如权利要求1所述的沟槽型超级结的制造方法，其特征在于：结合所述沟槽的掺杂浓度和反向击穿电压的关系曲线，在步骤四中将各所述沟槽中的所述第二导电类型外延层的掺杂浓度设定为使所述半导体衬底晶圆的中间区域和边缘区域的超级结的反向击穿电压都取最大值时对应的值。
7.如权利要求1所述的沟槽型超级结的制造方法，其特征在于：第一导电类型为N型，第二导电类型为P型；所述半导体衬底晶圆为N型重掺杂。
8.如权利要求1所述的沟槽型超级结的制造方法，其特征在于：第一导电类型为P型，第二导电类型为N型。
CN201610064035.0A 2016-01-29 2016-01-29 沟槽型超级结的制造方法 Active CN105702709B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610064035.0A CN105702709B (zh) 2016-01-29 2016-01-29 沟槽型超级结的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610064035.0A CN105702709B (zh) 2016-01-29 2016-01-29 沟槽型超级结的制造方法

Publications (2)

Publication Number Publication Date
CN105702709A true CN105702709A (zh) 2016-06-22
CN105702709B CN105702709B (zh) 2018-08-21

Family

ID=56229842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610064035.0A Active CN105702709B (zh) 2016-01-29 2016-01-29 沟槽型超级结的制造方法

Country Status (1)

Country Link
CN (1) CN105702709B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107527818A (zh) * 2017-07-21 2017-12-29 上海华虹宏力半导体制造有限公司 超级结的制造方法
CN108269734A (zh) * 2018-02-07 2018-07-10 上海华虹宏力半导体制造有限公司 深沟槽外延填充方法
CN109119459A (zh) * 2018-08-14 2019-01-01 上海华虹宏力半导体制造有限公司 沟槽型超级结的制造方法
CN111200010A (zh) * 2018-11-20 2020-05-26 深圳尚阳通科技有限公司 超结器件及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057142A (ja) * 2003-08-06 2005-03-03 Fuji Electric Holdings Co Ltd 半導体基板の製造方法
US20100044791A1 (en) * 2008-08-20 2010-02-25 Alpha & Omega Semiconductor, Ltd Configurations and methods for manufacturing charge balanced devices
CN101958279A (zh) * 2009-07-21 2011-01-26 中芯国际集成电路制造(上海)有限公司 提高沟槽宽度均匀性的方法
JP2012165012A (ja) * 2004-12-27 2012-08-30 Third Dimension (3D) Semiconductor Inc 高電圧超接合端子の製造方法
CN103123893A (zh) * 2011-11-21 2013-05-29 上海华虹Nec电子有限公司 提高超级结产品良率的工艺方法
CN104157564A (zh) * 2013-05-15 2014-11-19 中芯国际集成电路制造(上海)有限公司 改善刻蚀后关键尺寸均匀性的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057142A (ja) * 2003-08-06 2005-03-03 Fuji Electric Holdings Co Ltd 半導体基板の製造方法
JP2012165012A (ja) * 2004-12-27 2012-08-30 Third Dimension (3D) Semiconductor Inc 高電圧超接合端子の製造方法
US20100044791A1 (en) * 2008-08-20 2010-02-25 Alpha & Omega Semiconductor, Ltd Configurations and methods for manufacturing charge balanced devices
CN101958279A (zh) * 2009-07-21 2011-01-26 中芯国际集成电路制造(上海)有限公司 提高沟槽宽度均匀性的方法
CN103123893A (zh) * 2011-11-21 2013-05-29 上海华虹Nec电子有限公司 提高超级结产品良率的工艺方法
CN104157564A (zh) * 2013-05-15 2014-11-19 中芯国际集成电路制造(上海)有限公司 改善刻蚀后关键尺寸均匀性的方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107527818A (zh) * 2017-07-21 2017-12-29 上海华虹宏力半导体制造有限公司 超级结的制造方法
CN107527818B (zh) * 2017-07-21 2020-02-07 上海华虹宏力半导体制造有限公司 超级结的制造方法
CN108269734A (zh) * 2018-02-07 2018-07-10 上海华虹宏力半导体制造有限公司 深沟槽外延填充方法
CN109119459A (zh) * 2018-08-14 2019-01-01 上海华虹宏力半导体制造有限公司 沟槽型超级结的制造方法
CN111200010A (zh) * 2018-11-20 2020-05-26 深圳尚阳通科技有限公司 超结器件及其制造方法
CN111200010B (zh) * 2018-11-20 2023-09-29 深圳尚阳通科技股份有限公司 超结器件及其制造方法

Also Published As

Publication number Publication date
CN105702709B (zh) 2018-08-21

Similar Documents

Publication Publication Date Title
CN105702709A (zh) 沟槽型超级结的制造方法
CN104779293A (zh) 沟槽型超级结器件的制造方法
US20160027913A1 (en) Trench mosfet and manufacturing method thereof
US7892912B2 (en) Method for forming vertical channel transistor of semiconductor device
TW201324621A (zh) 半導體裝置的製造方法
CN104103694A (zh) 一种沟槽型绝缘栅场效应晶体管及其制造方法
JP5217118B2 (ja) 炭化珪素半導体装置の製造方法
US20070200169A1 (en) Gate electrode of semiconductor device and method for fabricating the same
CN106098544A (zh) 改善沟槽型双层栅mos中介质层形貌的方法
CN105655385B (zh) 沟槽型超级结器件的制造方法
JP2016139676A (ja) 半導体装置と、その製造方法
CN103022036B (zh) 单边存取器件
CN102931089B (zh) Ldmos器件及其制造方法
US20170018432A1 (en) Manufacturing method of semiconductor structure
TWI360184B (en) Method for fabricating semiconductor device with b
ITTO20000319A1 (it) Procedimento per la fabbricazione di strutture di giunzione a sacche profonde.
CN105679660A (zh) 沟槽型超级结的制造方法
CN108470709A (zh) 浅沟槽绝缘结构的制造方法
CN111415907B (zh) 非晶硅结构的制造方法
CN104851834A (zh) 一种半导体器件的制备方法
JP4945931B2 (ja) 絶縁ゲート型バイポーラトランジスタおよびその製造方法
CN103854964A (zh) 改善沟槽栅分立功率器件晶圆内应力的方法
CN105489501A (zh) 沟槽型超级结的制造方法
CN103165463B (zh) 半导体装置的制造方法
CN106128994B (zh) 沟槽刻蚀工艺方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant