CN111200010A - 超结器件及其制造方法 - Google Patents

超结器件及其制造方法 Download PDF

Info

Publication number
CN111200010A
CN111200010A CN201811381201.5A CN201811381201A CN111200010A CN 111200010 A CN111200010 A CN 111200010A CN 201811381201 A CN201811381201 A CN 201811381201A CN 111200010 A CN111200010 A CN 111200010A
Authority
CN
China
Prior art keywords
sub
type
conductive type
groove
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811381201.5A
Other languages
English (en)
Other versions
CN111200010B (zh
Inventor
姜峰
肖胜安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Sanrise Tech Co ltd
Original Assignee
Shenzhen Sanrise Tech Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Sanrise Tech Co ltd filed Critical Shenzhen Sanrise Tech Co ltd
Priority to CN201811381201.5A priority Critical patent/CN111200010B/zh
Publication of CN111200010A publication Critical patent/CN111200010A/zh
Application granted granted Critical
Publication of CN111200010B publication Critical patent/CN111200010B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Thyristors (AREA)

Abstract

本发明公开了一种超结器件，超结结构采用多次沟槽刻蚀加填充工艺形成，对应沟槽在纵向上分成两个以上的子沟槽，各子沟槽中填充由第二导电类型子柱并叠加形成第二导电类型柱。在各子沟槽的叠加位置处，通过增加叠加位置处的第二导电类型杂质的总量，来提高叠加位置处的第二导电类型子柱被完全横向耗尽时的第一夹断电压并使第一夹断电压大于的底部的各纵向位置处的夹断电压，以保证反偏时各叠加位置底部的第二导电类型子柱都先于叠加位置夹断。本发明还提供一种超结器件的制造方法。本发明能采用多次沟槽刻蚀加填充形成的超结结构从而降低工艺难度，同时能增加子沟槽的叠加位置处的夹断电压，能提高超结器件的击穿电压。

Description

超结器件及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种超结(super junction)器件；本发明还涉及一种超结器件的制造方法。
背景技术
超结器件如超结MOSFET中采用了超结结构，超结结构由交替排列的N型柱和P型柱组成结构。如果用超结结构来取代垂直双扩散MOS晶体管(Vertical Double-diffusedMetal-Oxide-Semiconductor，VDMOS)器件中的N型漂移区，在导通状态下通过N型柱提供导通通路，导通时P型柱不提供导通通路；在截止状态下由PN立柱共同承受反偏电压，就形成了超结MOSFET。所以，超结MOSFET是在VDMOS基础上，在横向上加入具有纵向结构的P型柱。在很低的击穿电压情况下，P型柱跟由N型漂移区形成的N型柱进行横向耗尽，从而能在不降低击穿电压的情况下，大幅降低漂移区的导通电阻，从而可以实现更小的芯片面积和更快的开关速度。
超结MOSFET的超结结构中通常是在N型外延层中形成P型柱来实现，P型柱的形成有两种实现方式，一种是基于多次外延的工艺，另外一种是基于深沟槽即超结结构对应的沟槽的刻蚀的工艺。多次外延工艺具有实现方式简单，但是工艺步骤多，流程长。对于目前600V的超结MOSFET器件，采用多次外延技术，需要外延的层数通常超过7次，甚至达到13次。而基于深槽刻蚀和P型硅填入工艺形成P型柱，P型柱的形成仅仅是通过一次深槽刻蚀形成的，工艺步骤少。但是为了保证P型硅填入没有缺陷，其深槽刻蚀的角度通常不是垂直的，而是倾斜的，其角度通常在88度～89度之间。
如图1A至图1B所示，是现有第一种超结器件的制造方法形成超结结构的各步骤中的器件结构图；现有第一种超结器件的制造方法中，形成超结结构的步骤包括：
如图1A所示，提高一半导体衬底如硅衬底，通常所述半导体衬底为N+掺杂，掺杂杂质通常选用扩散速率较慢的As。所述半导体衬底的电阻率通常在1mΩ*cm～2mΩ*cm之间。在所述半导体衬底表面形成有N型外延层如N型硅外延层101，击穿电压越高，所需的所述N型外延层101的厚度越厚。对于目前常用的600V的超结MOSFET，其所述N型外延层101的厚度通常为50μm。
之后，采用光刻加刻蚀工艺在所述N型外延层101中形成沟槽102。通常，形成所述沟槽102的工艺中需要采用到硬质掩模层(Hard Mask)104。通常Hard Mask是由氧化层(Oxide)组成，也可以是氧化层加氮化层加氧化层的叠加层(Oxide+Nitride+Oxide，ONO)结构。
具体为：先在所述N型外延层101的表面形成所述硬质掩模层104，之后光刻定义出所述沟槽102的形成区域；之后，依次刻蚀所述硬质掩模层104和所述N型外延层101形成所述沟槽102。所述沟槽102刻蚀的角度通常是倾斜的，为88度～89度之间。这样会导致所述沟槽102上面的开口大，下面的开口小。以600V超结器件为例，所述沟槽102的开口为4μm，所述沟槽102刻蚀的深度为40μm,所述沟槽102刻蚀的倾斜角通常为88.5度，所述沟槽102底部的开口仅仅只有1.9μm，不到顶部开口的50％。
之后，如图1B所示，在所述沟槽102中填充P型外延层如P型硅外延层103。填充完成P型外延层103之后，通常还需要采用化学机械研磨(CMP)工艺进行平坦化，CMP以所述硬质掩模层104的剩余的膜层做停止层，CMP平坦化后去除剩余的所述硬质掩模层104。之后形成有填充于所述沟槽102中的P型外延层103组成的P型柱103，所述P型柱103之间的所述N型外延层101组成N型柱101，由所述P型柱103和所述N型柱101交替排列形成超结结构。由图1B所示可知，所述超结结构顶部区域中P型杂质总量多，N型杂质总量少；所述超结结构底部区域的P型杂质总量少，N型杂质总量多，这样导致PN平衡即P型柱和N型柱的杂质平衡匹配会偏离于理想状态，从而使PN平衡受到破坏。这样在超结结构的体内如P型柱的体内的纵向上形成一个电场强度的峰值，而理想情况超结结构如P型柱的体内在纵向上的电场强度的分布近似为平的。图4中的曲线401对应于现有第一种方法形成的超结器件的P型柱的电场强度的纵向分布曲线，可以看出，只有一个电场强度峰值。
为了降低上述PN平衡受到破坏并使电场强度分布会产生一个峰值对应的效应，采用两次沟槽来形成超结结构的工艺方法被提出来了。如图2所示，是现有第二种超结器件的制造方法形成超结结构的结构图；现有第二种方法主要是将现有第一种方法的沟槽在纵向上分成两个子沟槽，如将沟槽202在纵向上分成子沟槽202a和202b。形成子沟槽202a和202b的方法和现有第一种方法中形成沟槽的方法相同，也是采用光刻加刻蚀工艺形成；N型外延层201由N型子外延层201a和201b叠加而成。具体工艺顺序为：先提供N型外延层201中的底部的N型子外延层201a；之后，采用和现有第一种方法形成沟槽的相同的工艺即采用光刻加刻蚀工艺在N型子外延层201a中形成子沟槽202a；之后，采用第一种方法中填充沟槽的相同的工艺在子沟槽202a中填充P型子外延层并形成P型子柱203a，由P型子柱203a之间的N型子外延层201a组成N型子柱201a。
之后，形成N型子外延层201b，在N型子外延层201b中形成子沟槽202b，填充子沟槽202b并形成P型子柱203b，由P型子柱203b之间的N型子外延层201b组成N型子柱201b。
最后，形成有子沟槽202a和202b叠加而成的沟槽202，由P型子柱203a和203b叠加而成的P型柱203，由N型子柱201a和201b叠加而成的N型柱201，整个叠加形成的N型外延层也用标记201表示。由N型柱201和P型柱203交替排列形成超结结构。
在超结结构形成器件的正面结构和背面结构就形成对应的超结器件。以600V超结MOSFET为例，采用第二种方法形成的结构具有如下特点：
第一次沟槽刻蚀即子沟槽202a对应的刻蚀的顶部开口宽度即w201a还是4μm，顶部开口直接由光刻工艺定义；但是第一次沟槽刻蚀的深度只有20μm，这样会使第一次沟槽刻蚀的难度降低后续的沟槽填充工艺的难度也降低；而且子沟槽202a底部的开口宽度变为2.95μm，相对于第一种方法的1.9μm会增加；上述宽度的比较是假定第一沟槽刻蚀的倾斜角度和现有第一种方法的沟槽刻蚀相同不变。而实际上沟槽刻蚀的深度越浅，P型硅填入的工艺更容易实现，沟槽刻蚀的倾斜角可以更接近于垂直。因为子沟槽202a的底部的开口变宽了，PN平衡会更接近于理想情况。第二次沟槽刻蚀和第一次沟槽刻蚀相同，也使子沟槽202b具有和子沟槽202a相似的优点，并最后使顶部的P型子柱203b和N型子柱201b之间的PN平衡特性得到改善。对于，沟槽202的深度为20微米的情形，N型子外延层201b的厚度为20微米，第二次沟槽刻蚀的深度一般大于N型子外延层201b的厚度，这样能保证子沟槽202b和202a能连接起来。考虑到工艺的波动(Variation)，在实际情况下，通常将其子沟槽202b的刻蚀的深度取为N型子外延层201b厚度的1.1倍，例如取为22μm。图2中显示子沟槽202b和202a的深度是一样的，在实际过程中可以选择不一样。
相对于现有第一种方法，现有第二种方法的工艺步骤虽然会增加，但是每一步工艺的复杂度都降低了。如每次沟槽刻蚀的深度只有原来的一半，其深宽比降为原来的一半。由于沟槽刻蚀的深度降低，P型硅填入工艺的难度也降低了。更重要的是，现有第一种方法中，如果继续减小超结器件的步进(Pitch)即超结单元的宽度，包括了P型柱103的宽度和P型柱103的间距即N型柱101的宽度，则需要降低P型柱103的宽度。而降低P型柱103的宽度，会进一步增加沟槽刻蚀的深宽比，这给工艺上带来了极大的难度。而采用现有第二种方法，如果保证深宽比不变的情况下，P型柱203的宽度能降为原来的一半。从而能在不增加工艺复杂度情况下，降低超结器件的步进的方法。
采用现有第二种方法，由于PN平衡更好了，其电场强度在体内的分布变得更加均匀。图4中的曲线402对应于现有第二种方法形成的超结器件的P型柱的电场强度的纵向分布曲线，可以看出，P型柱内的电场强度具有两个峰值；比较曲线401和402所示可知，曲线402的电场强度的体内分布更加均匀，所覆盖的面积更大，器件的击穿电压会更高。通过流片验证能发现，在外延层即N型外延层和P型外延层的掺杂浓度都不变的情况下，跟采用一次沟槽刻蚀的现有第一种方法相比，采用两次沟槽刻蚀的现有第二种方法形成的超结MOSFET的击穿电压能提高150V以上。如图5所示，是现有第二种方法和现有第一种方法形成的超结器件的击穿电压曲线，曲线对应于漏极电流和漏极电压的曲线，漏极电流突然变大处的漏极电压对应于击穿电压，曲线403对应于现有第一种方法形成的超结器件的击穿电压曲线，曲线404对应于现有第二种方法形成的超结器件的击穿电压曲线，可以看出，现有第二种方法的击穿电压得到提高且能提高150V以上。而，如果保证器件击穿电压不变，两次沟槽工艺能采用更低电阻率的外延层，从而得到更低的比导通电阻。理论计算表明，如果在击穿电压保持不变的情况下，采用两次沟槽刻蚀，其可以实现的比导通电阻只有一次深槽刻蚀的一半。
发明内容
本发明所要解决的技术问题是提供一种超结器件，能采用多次沟槽刻蚀加填充形成的超结结构，同时能保证各子沟槽的叠加位置处的夹断电压(pinch off)增加并大于叠加位置对应的底部各位置的夹断电压，从而能使超结结构的耐压能力得到保证并提高超结器件的击穿电压。为此，本发明还提供一种超结器件的制造方法。
为解决上述技术问题，本发明提供的超结器件包括由第一导电类型柱和第二导电类型柱交替排列形成的超结结构。
所述第二导电类型柱由填充于沟槽中的第二导电类型外延层组成，所述沟槽形成于第一导电类型外延层中，所述第一导电类型柱由所述沟槽之间的第一导电类型外延层组成。
超结器件的漂移区具有第一导电类型且包括所述第一导电类型柱以及所述超结结构底部的所述第一导电类型外延层。
所述沟槽在纵向上分成两个以上的子沟槽叠加而成，各所述子沟槽形成于对应的所述第一导电类型子外延层中，各所述子沟槽被单独外延形成的第二导电类型子外延层填充，由填充于对应的所述子沟槽中的所述第二导电类型子外延层组成第二导电类型子柱，由各所述第二导电类型子柱叠加形成第二导电类型柱；各所述子沟槽之间的所述第一导电类型子外延层组成第一导电类型子柱，由各所述第一导电类型子柱叠加形成所述第一导电类型柱；利用所述子沟槽的深宽比小于所述沟槽的深宽比的特征降低沟槽刻蚀和外延填充的工艺难度；各所述子沟槽具有倾斜的侧面，通过倾斜的侧面降低沟槽刻蚀和外延填充的工艺难度。
在各所述子沟槽的叠加位置处，所述叠加位置对应于所述叠加位置的顶部的所述第二导电类型子柱的底部以及对应于所述叠加位置的低部的所述第二导电类型子柱的顶部，通过增加所述叠加位置处的第二导电类型杂质的总量，来提高所述叠加位置处的所述第二导电类型子柱被完全横向耗尽时的第一夹断电压，且使所述第一夹断电压大于所述叠加位置处的底部的所述第二导电类型子柱的各纵向位置处的夹断电压，以保证在所述超结结构进行反偏时各所述叠加位置底部的所述第二导电类型子柱都先于所述叠加位置夹断并从而保证所述第二导电类型柱在纵向能完全被横向耗尽，从而提高所述超结结构的耐压。
进一步的改进是，对于纵向叠加的两个上下相邻的所述子沟槽，顶部的所述子沟槽的顶部开口宽度大于底部的所述子沟槽的顶部开口宽度，通过增加顶部的所述子沟槽的顶部开口宽度来增加两个上下相邻的所述子沟槽的叠加位置处的所述第一夹断电压。
进一步的改进是，对于纵向叠加的两个上下相邻的所述子沟槽，顶部的所述子沟槽的侧面倾角大于底部的所述子沟槽的侧面倾角，通过增加顶部的所述子沟槽的侧面倾角来增加顶部的所述子沟槽的底部宽度并从而增加两个上下相邻的所述子沟槽的叠加位置处的所述第一夹断电压。
进一步的改进是，对于纵向叠加的两个上下相邻的所述子沟槽，在两个上下相邻的所述子沟槽的叠加位置处还包括第二导电类型杂质注入区，所述第二导电类型杂质注入区在顶部的所述子沟槽填充之前注入在填充于底部的所述子沟槽中的所述第二导电类型子柱的顶部，通过所述第二导电类型杂质注入区来增加两个上下相邻的所述子沟槽的叠加位置处的所述第一夹断电压。
进一步的改进是，各所述沟槽对应的纵向叠加的所述子沟槽的数量为2个。
进一步的改进是，对于纵向叠加的两个上下相邻的所述子沟槽，顶部的所述子沟槽的顶部开口宽度和底部的所述子沟槽的顶部开口宽度的差大于等于0.5微米。
进一步的改进是，对于纵向叠加的两个上下相邻的所述子沟槽，顶部的所述子沟槽的侧面倾角和底部的所述子沟槽的侧面倾角的差大于等于0.5度。
进一步的改进是，所述第二导电类型杂质注入区的离子注入的注入能量为50kev～200kev，注入剂量为3e11cm-2～2e12cm-2。
进一步的改进是，第一导电类型为N型，第二导电类型为P型；或者，第一导电类型为P型，第二导电类型为N型。
进一步的改进是，超结器件为超结MOSFET。
为解决上述技术问题，本发明提供的超结器件的制造方法中的超结器件包括由第一导电类型柱和第二导电类型柱交替排列形成的超结结构；所述超结结构的形成步骤包括：
步骤一、提供最底部的第一导电类型子外延层，采用光刻加刻蚀工艺在最底部的所述第一导电类型子外延层中形成最底部的子沟槽。
步骤二、在最底部的所述子沟槽中填充第二导电类型子外延层形成最底部的第二导电类型子柱，由最底部的所述第二导电类型子柱之间的所述第二导电类型子外延层组成最底部的第一导电类型子柱，由最底部的所述第一导电类型子柱和所述第二导电类型子柱交替排列形成最底部的超结子结构。
步骤三、在已形成的最顶部的所述超结子结构的表面形成下一层对应的第一导电类型外延子层，采用光刻加刻蚀工艺在下一层对应的所述第一导电类型子外延层中形成下一层对应的所述子沟槽。
步骤四、在下一层对应的所述子沟槽中填充第二导电类型子外延层形成下一层对应的第二导电类型子柱，由下一层对应的所述第二导电类型子柱之间的所述第二导电类型子外延层组成下一层对应的第一导电类型子柱，由下一层对应的所述第一导电类型子柱和所述第二导电类型子柱交替排列形成下一层对应的超结子结构。
步骤五、重复步骤三和四得到所需厚度的所述超结结构，所述超结结构由各层所述超结子结构叠加而成，由各层所述第一导电类型子外延层叠加形成第一导电类型外延层，由各所述子沟槽叠加形成沟槽，由各所述第二导电类型子柱叠加形成第二导电类型柱，由各所述第一导电类型子柱叠加形成第一导电类型柱，由各所述第一导电类型柱和所述第二导电类型柱交替排列形成所述超结结构。
超结器件的漂移区具有第一导电类型且包括所述第一导电类型柱以及所述超结结构底部的所述第一导电类型外延层。
利用所述子沟槽的深宽比小于所述沟槽的深宽比的特征降低沟槽刻蚀和外延填充的工艺难度；各所述子沟槽具有倾斜的侧面，通过倾斜的侧面降低沟槽刻蚀和外延填充的工艺难度。
在各所述子沟槽的叠加位置处，所述叠加位置对应于所述叠加位置的顶部的所述第二导电类型子柱的底部以及对应于所述叠加位置的低部的所述第二导电类型子柱的顶部，通过增加所述叠加位置处的第二导电类型杂质的总量，来提高所述叠加位置处的所述第二导电类型子柱被完全横向耗尽时的第一夹断电压，且使所述第一夹断电压大于所述叠加位置处的底部的所述第二导电类型子柱的各纵向位置处的夹断电压，以保证在所述超结结构进行反偏时各所述叠加位置底部的所述第二导电类型子柱都先于所述叠加位置夹断并从而保证所述第二导电类型柱在纵向能完全被横向耗尽，从而提高所述超结结构的耐压。
进一步的改进是，对于纵向叠加的两个上下相邻的所述子沟槽，顶部的所述子沟槽的顶部开口宽度大于底部的所述子沟槽的顶部开口宽度，通过增加顶部的所述子沟槽的顶部开口宽度来增加两个上下相邻的所述子沟槽的叠加位置处的所述第一夹断电压；各层所述子沟槽的顶部开口通过光刻定义。
进一步的改进是，对于纵向叠加的两个上下相邻的所述子沟槽，顶部的所述子沟槽的侧面倾角大于底部的所述子沟槽的侧面倾角，通过增加顶部的所述子沟槽的侧面倾角来增加顶部的所述子沟槽的底部宽度并从而增加两个上下相邻的所述子沟槽的叠加位置处的所述第一夹断电压；各层所述子沟槽的侧面倾角通过刻蚀工艺定义。
进一步的改进是，对于纵向叠加的两个上下相邻的所述子沟槽，在两个上下相邻的所述子沟槽的叠加位置处还包括第二导电类型杂质注入区，所述第二导电类型杂质注入区在顶部的所述子沟槽填充之前注入在填充于底部的所述子沟槽中的所述第二导电类型子柱的顶部，通过所述第二导电类型杂质注入区来增加两个上下相邻的所述子沟槽的叠加位置处的所述第一夹断电压。
进一步的改进是，对于纵向叠加的两个上下相邻的所述子沟槽，顶部的所述子沟槽的顶部开口宽度和底部的所述子沟槽的顶部开口宽度的差大于等于0.5微米。
进一步的改进是，对于纵向叠加的两个上下相邻的所述子沟槽，顶部的所述子沟槽的侧面倾角和底部的所述子沟槽的侧面倾角的差大于等于0.5度。
进一步的改进是，所述第二导电类型杂质注入区的离子注入的注入能量为50kev～200kev，注入剂量为3e11cm-2～2e12cm-2。
进一步的改进是，第一导电类型为N型，第二导电类型为P型；或者，第一导电类型为P型，第二导电类型为N型。
进一步的改进是，超结器件为超结MOSFET。
本发明的超结结构的第二导电类型柱通过填充于沟槽中的第二导电类型外延层组成，本发明通过将沟槽分成多个纵向叠加的子沟槽，子沟槽分别通过对应的沟槽刻蚀工艺形成，这样能减少各子沟槽的深度，从而减少各子沟槽的沟槽刻蚀和外延填充工艺的难度。
同时，本发明针对本发明所提出的技术问题，对各子沟槽的叠加位置处的夹断电压即第一夹断电压进行了特别的设置，是通过增加叠加位置处的第二导电类型杂质的总量来实现，这样能提高叠加位置处的第一夹断电压，且使第一夹断电压大于叠加位置处的底部的第二导电类型子柱的各纵向位置处的夹断电压，从而能保证在超结结构进行反偏时各叠加位置底部的述第二导电类型子柱都先于叠加位置夹断并从而保证第二导电类型柱在纵向能完全被横向耗尽，从而提高超结结构的耐压并提高超结器件的击穿电压。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1B是现有第一种超结器件的制造方法形成超结结构的各步骤中的器件结构图；
图2是现有第二种超结器件的制造方法形成超结结构的结构图；
图3是现有第二种方法形成的超结器件的仿真图；
图4是沿图3中的AA线对现有第二种方法和现有第一种方法形成的超结器件的P型柱的电场强度进行仿真得到的曲线；
图5是现有第二种方法和现有第一种方法形成的超结器件的击穿电压曲线；
图6是现有第二种方法形成的超结器件所具有的缺陷的仿真图；
图7是图3所对应的仿真器件和图6所对应的仿真器件的沿图3中AA线对应位置的P型柱的电场强度分布的仿真曲线；
图8是本发明第一实施例超结器件的超结结构的示意图；
图9是本发明第二实施例超结器件的超结结构的示意图；
图10是本发明第三实施例超结器件的超结结构的示意图。
具体实施方式
现有第二种方法的缺陷分析：
本发明各实施例超结器件的结构和相应的制造方法是在通过对现有第二种方法的缺陷进行分析的基础上得到的，通过对现有第二种方法的缺陷进行分析来提出本发明实施例所对应的需要解决的技术问题，最后得到本发明各实施例超结器件的结构和相应的制造方法。
现有第二种方法形成的超结器件的超结结构中，因为采用的各沟槽刻蚀的开口的宽度即各子沟槽的顶部开口宽度比较窄，子沟槽202a和202b的顶部开口宽度都为2μm，第一段沟槽即子沟槽202a的深度为20μm，第二段沟槽即子沟槽202b的深度为22μm。如图6的椭圆圈对应的区域405所示，区域405为P型子柱203a和203b的叠加位置处，由于子沟槽202b的顶部开口较窄，且由于子沟槽202b的侧面倾斜，这会使得子沟槽202b的底部开口即区域405处的开口宽度会变得很窄。由于，子沟槽202b的底部开口很窄，导致这个地方即区域405处的P型杂质在很低的电压下就容易被完全耗尽。如果区域405处的P型杂质的被完全耗尽了，区域405底部的沟槽内的P型柱203的电位不在跟源极即0电位相连，而是跟漏极高电位相连。这样位于区域405底部的第一段底部的沟槽即沟槽202a中的P型子柱203a和对应的横向的N型子柱201a之间不再发生耗尽，这是因为二者的电位都连接到漏极而相等，没有了用于耗尽的横向电位差，这会导致超结器件的有效P型柱203的深度仅仅为P型子柱203b的深度，器件的击穿电压会降低一半。这种，底部的P型子柱203a不会发生耗尽的情形比较容易发生在P型杂质填入的浓度比较淡的情况，这个情况下区域405处的P型杂质容易被完全耗尽，从而阻止了底部的P型子柱203a发生耗尽。
图7是图3所对应的仿真器件和图6所对应的仿真器件的沿图3中AA线对应位置的P型柱的电场强度分布的仿真曲线，这里对应的仿真为TCAD仿真，图7中的曲线402和图4中的曲线402相同，都是对应于P型柱203的填充是理想的情形下，在反向偏压时，两段P型子柱203a和203b都能被完全耗尽。而当P型柱203的浓度偏淡时，图7对应的仿真中为偏淡10％，区域405位置处的P型柱部分的杂质会被提前耗尽，即在底部的P型子柱203a还未耗尽的情形下，区域405处的P型杂质已经被完全耗尽，对应的P型柱的电场强度分布仿真曲线为曲线406，可以看出，在区域405以下，P型子柱203a将直接连接漏极，从而使得P型子柱203a的内部电场降低为0，无法实现耗尽。使P型柱203的深度仅等效于第二段即P型子柱203b的深度，这个时候器件的击穿电压会急剧降低，只有正常情况下击穿电压的46％。
本发明第一实施例超结器件：
如图8所示，是本发明第一实施例超结器件的超结结构的示意图；本发明第一实施例超结器件包括由第一导电类型柱301和第二导电类型柱303交替排列形成的超结结构。
所述第二导电类型柱303由填充于沟槽302中的第二导电类型外延层303组成，所述沟槽302形成于第一导电类型外延层301中，所述第一导电类型柱301由所述沟槽302之间的第一导电类型外延层301组成。这里，所述第二导电类型柱和所述第二导电类型外延层都采用标记303表示，所述第一导电类型柱和所述第一导电类型外延层都采用标记301表示。
超结器件的漂移区具有第一导电类型且包括所述第一导电类型柱301以及所述超结结构底部的所述第一导电类型外延层301。
所述沟槽302在纵向上分成两个以上的子沟槽叠加而成，图8中显示了两个所述子沟槽，分别用标记302a和302b表示。各所述子沟槽形成于对应的所述第一导电类型子外延层中，各所述子沟槽被单独外延形成的第二导电类型子外延层填充，由填充于对应的所述子沟槽中的所述第二导电类型子外延层组成第二导电类型子柱，图8中，子沟槽302a中的第二导电类型子柱用标记303a表示，子沟槽302b中的第二导电类型子柱用标记303b表示，由各所述第二导电类型子柱叠加形成第二导电类型柱303；各所述子沟槽之间的所述第一导电类型子外延层组成第一导电类型子柱，各所述子沟槽302a之间的所述第一导电类型子柱用标记301a表示，各所述子沟槽302b之间的所述第一导电类型子柱用标记301b表示，由各所述第一导电类型子柱叠加形成所述第一导电类型柱301；利用所述子沟槽的深宽比小于所述沟槽302的深宽比的特征降低沟槽302刻蚀和外延填充的工艺难度；各所述子沟槽具有倾斜的侧面，通过倾斜的侧面降低沟槽302刻蚀和外延填充的工艺难度。
在各所述子沟槽的叠加位置处，所述叠加位置对应于所述叠加位置的顶部的所述第二导电类型子柱的底部以及对应于所述叠加位置的低部的所述第二导电类型子柱的顶部，通过增加所述叠加位置处的第二导电类型杂质的总量，来提高所述叠加位置处的所述第二导电类型子柱被完全横向耗尽时的第一夹断电压，且使所述第一夹断电压大于所述叠加位置处的底部的所述第二导电类型子柱的各纵向位置处的夹断电压，以保证在所述超结结构进行反偏时各所述叠加位置底部的所述第二导电类型子柱都先于所述叠加位置夹断并从而保证所述第二导电类型柱303在纵向能完全被横向耗尽，从而提高所述超结结构的耐压。
本发明第一实施例中，对于纵向叠加的两个上下相邻的所述子沟槽，顶部的所述子沟槽302b的顶部开口宽度w301b大于底部的所述子沟槽302a的顶部开口宽度w301a，通过增加顶部的所述子沟槽302b的顶部开口宽度w301b来增加两个上下相邻的所述子沟槽的叠加位置处的所述第一夹断电压。也即，当所述子沟槽302b的顶部开口宽度w301b增加时，所述子沟槽302b的底部开口宽度也会增加，从而能增加对应的所述第一夹断电压。
本发明第一实施例中，各所述沟槽302对应的纵向叠加的所述子沟槽的数量为2个。对于纵向叠加的两个上下相邻的所述子沟槽，顶部的所述子沟槽302b的顶部开口宽度宽度w301b和底部的所述子沟槽302a的顶部开口宽度宽度w301a的差大于等于0.5微米。由于，各所述子沟槽302a的顶部开口都是通过光刻定义，故宽度w301a和w301b都是通过光刻定义。
例如：和图2所示的现有第二种方法形成的超结器件相比，本发明第一实施例中，w301a设置为4微米，w301a设置为4.5μm甚至是5μm，其他参数设置为和图2所示的现有结构相同，包括：所述第二导电类型柱303的厚度为40微米，所述第二导电类型子柱303a的厚度为20微米，所述第二导电类型子柱303b的厚度为20微米；所述子沟槽302a的侧面倾角α301a和所述子沟槽302b的侧面倾角α301b相等且都设置为88度～89度之间，例如都设置为88.5度。所述子沟槽302a的深度为20微米，所述子沟槽302b的深度通常要求保证穿过对应的所述第一导电类型子层301b，例如所述子沟槽302b的深度位置为22微米。
和图2所示的结构相比，本发明第一实施例的超结器件中，在所述子沟槽302a和302b的交叠位置处，所述子沟槽302b的底部的宽度会增加，对应的所述第二导电类型子柱303b的底部的宽度增加，所以，该交叠位置处的被夹断即被完全横向耗尽的电压会提高。
本发明第一实施例中，第一导电类型为N型，第二导电类型为P型。在其他实施例中，也能为：第一导电类型为P型，第二导电类型为N型。
本发明第一实施例中，超结器件为超结MOSFET。
本发明第一实施例的超结结构的第二导电类型柱303通过填充于沟槽302中的第二导电类型外延层303组成，本发明通过将沟槽302分成多个纵向叠加的子沟槽，子沟槽分别通过对应的沟槽302刻蚀工艺形成，这样能减少各子沟槽的深度，从而减少各子沟槽的沟槽302刻蚀和外延填充工艺的难度。
同时，本发明第一实施例针对本发明所提出的技术问题，对各子沟槽的叠加位置处的夹断电压即第一夹断电压进行了特别的设置，是通过增加叠加位置处的第二导电类型杂质的总量来实现，这样能提高叠加位置处的第一夹断电压，且使第一夹断电压大于叠加位置处的底部的第二导电类型子柱的各纵向位置处的夹断电压，从而能保证在超结结构进行反偏时各叠加位置底部的述第二导电类型子柱都先于叠加位置夹断并从而保证第二导电类型柱303在纵向能完全被横向耗尽，从而提高超结结构的耐压并提高超结器件的击穿电压。
本发明第二实施例超结器件：
本发明第二实施例超结器件和本发明第一实施例超结器件的区别之处为：
如图9所示，是本发明第二实施例超结器件的超结结构的示意图，本发明第二实施例超结器件中，对于纵向叠加的两个上下相邻的所述子沟槽302a和302b，顶部的所述子沟槽302b的侧面倾角α301b大于底部的所述子沟槽302a的侧面倾角α301a，通过增加顶部的所述子沟槽302b的侧面倾角α301b来增加顶部的所述子沟槽302b的底部宽度并从而增加两个上下相邻的所述子沟槽302a和302b的叠加位置处的所述第一夹断电压。由图9所示可知，当顶部的所述子沟槽302b的侧面倾角α301b增加时也就即更加趋于90度即垂直时，所述子沟槽302b的顶部开口和底部开口的宽度差会变小，从而能在不增加所述子沟槽302b的顶部开口的情形下增加底部开口的宽度。
例如：和图2所示的现有第二种方法形成的超结器件相比，本发明第二实施例超结器件中，对于纵向叠加的两个上下相邻的所述子沟槽302a和302b，顶部的所述子沟槽302b的侧面倾角α301b和底部的所述子沟槽302a的侧面倾角α301a的差大于等于0.5度。以一个具体参数的实施方式为例：当α301a为88度时，α301b能取为88.5度；当α301a为88.5度时，α301b能取为89度。
本发明第三实施例超结器件：
本发明第三实施例超结器件和本发明第一实施例超结器件的区别之处为：
如图10所示，是本发明第三实施例超结器件的超结结构的示意图，本发明第三实施例超结器件中，对于纵向叠加的两个上下相邻的所述子沟槽302a和302b，在两个上下相邻的所述子沟槽302a和302b的叠加位置处还包括第二导电类型杂质注入区302c303c，所述第二导电类型杂质注入区302c303c在顶部的所述子沟槽302b填充之前注入在填充于底部的所述子沟槽302a中的所述第二导电类型子柱303a的顶部，通过所述第二导电类型杂质注入区302c来增加两个上下相邻的所述子沟槽302a和302b的叠加位置处的所述第一夹断电压。
例如：和图2所示的现有第二种方法形成的超结器件相比，本发明第三实施例超结器件中，所述第二导电类型杂质注入区302c的离子注入的注入能量为50kev～200kev，注入剂量为3e11cm-2～2e12cm-2。
其他实施例超结器件：
在其他实施例超结器件中，能结合本发明第一实施例超结器件中对各所述子沟槽的顶部开口宽度的控制以及本发明第二实施例超结器件中的对各所述子沟槽的侧面倾角的控制以及本发明第三实施例超结器件中的所述第二导电类型杂质注入区302c的设置来进行组合形成其他实施例超结器件，组合的方式能为两两组合，也能为3个结合在一起的组合。
本发明第一实施例方法：
本发明第一实施例超结器件的制造方法中的超结器件包括由第一导电类型柱301和第二导电类型柱303交替排列形成的超结结构；所述超结结构的形成步骤包括：
步骤一、提供最底部的第一导电类型子外延层301a，采用光刻加刻蚀工艺在最底部的所述第一导电类型子外延层301a中形成最底部的子沟槽302a。
步骤二、在最底部的所述子沟槽302a中填充第二导电类型子外延层303a形成最底部的第二导电类型子柱303a，由最底部的所述第二导电类型子柱303a之间的所述第二导电类型子外延层301a组成最底部的第一导电类型子柱301a，由最底部的所述第一导电类型子柱301a和所述第二导电类型子柱303a交替排列形成最底部的超结子结构。
步骤三、在已形成的最顶部的所述超结子结构的表面形成下一层对应的第一导电类型外延子层301b，采用光刻加刻蚀工艺在下一层对应的所述第一导电类型子外延层301b中形成下一层对应的所述子沟槽302b。
步骤四、在下一层对应的所述子沟槽302b中填充第二导电类型子外延层303b形成下一层对应的第二导电类型子柱303b，由下一层对应的所述第二导电类型子柱303b之间的所述第二导电类型子外延层301b组成下一层对应的第一导电类型子柱301b，由下一层对应的所述第一导电类型子柱301b和所述第二导电类型子柱303b交替排列形成下一层对应的超结子结构。
步骤五、重复步骤三和四得到所需厚度的所述超结结构，所述超结结构由各层所述超结子结构叠加而成，由各层所述第一导电类型子外延层叠加形成第一导电类型外延层301，由各所述子沟槽叠加形成沟槽302，由各所述第二导电类型子柱叠加形成第二导电类型柱303，由各所述第一导电类型子柱叠加形成第一导电类型柱301，由各所述第一导电类型柱301和所述第二导电类型柱303交替排列形成所述超结结构。
超结器件的漂移区具有第一导电类型且包括所述第一导电类型柱301以及所述超结结构底部的所述第一导电类型外延层301。
利用所述子沟槽的深宽比小于所述沟槽302的深宽比的特征降低沟槽302刻蚀和外延填充的工艺难度；各所述子沟槽具有倾斜的侧面，通过倾斜的侧面降低沟槽302刻蚀和外延填充的工艺难度。
在各所述子沟槽的叠加位置处，所述叠加位置对应于所述叠加位置的顶部的所述第二导电类型子柱的底部以及对应于所述叠加位置的低部的所述第二导电类型子柱的顶部，通过增加所述叠加位置处的第二导电类型杂质的总量，来提高所述叠加位置处的所述第二导电类型子柱被完全横向耗尽时的第一夹断电压，且使所述第一夹断电压大于所述叠加位置处的底部的所述第二导电类型子柱的各纵向位置处的夹断电压，以保证在所述超结结构进行反偏时各所述叠加位置底部的所述第二导电类型子柱都先于所述叠加位置夹断并从而保证所述第二导电类型柱303在纵向能完全被横向耗尽，从而提高所述超结结构的耐压。
本发明第一实施例中，对于纵向叠加的两个上下相邻的所述子沟槽，顶部的所述子沟槽302b的顶部开口宽度w301b大于底部的所述子沟槽302a的顶部开口宽度w301a，通过增加顶部的所述子沟槽302b的顶部开口宽度w301b来增加两个上下相邻的所述子沟槽的叠加位置处的所述第一夹断电压。也即，当所述子沟槽302b的顶部开口宽度w301b增加时，所述子沟槽302b的底部开口宽度也会增加，从而能增加对应的所述第一夹断电压。
本发明第一实施例中，各所述沟槽302对应的纵向叠加的所述子沟槽的数量为2个。对于纵向叠加的两个上下相邻的所述子沟槽，顶部的所述子沟槽302b的顶部开口宽度宽度w301b和底部的所述子沟槽302a的顶部开口宽度宽度w301a的差大于等于0.5微米。由于，各所述子沟槽302a的顶部开口都是通过光刻定义，故宽度w301a和w301b都是通过光刻定义。
例如：和图2所示的现有第二种方法形成的超结器件相比，本发明第一实施例中，w301a设置为4微米，w301a设置为4.5μm甚至是5μm，其他参数设置为和图2所示的现有结构相同，包括：所述第二导电类型柱303的厚度为40微米，所述第二导电类型子柱303a的厚度为20微米，所述第二导电类型子柱303b的厚度为20微米；所述子沟槽302a的侧面倾角α301a和所述子沟槽302b的侧面倾角α301b相等且都设置为88度～89度之间，例如都设置为88.5度。所述子沟槽302a的深度为20微米，所述子沟槽302b的深度通常要求保证穿过对应的所述第一导电类型子层301b，例如所述子沟槽302b的深度位置为22微米。
和图2所示的结构相比，本发明第一实施例的超结器件中，在所述子沟槽302a和302b的交叠位置处，所述子沟槽302b的底部的宽度会增加，对应的所述第二导电类型子柱303b的底部的宽度增加，所以，该交叠位置处的被夹断即被完全横向耗尽的电压会提高。
本发明第一实施例中，第一导电类型为N型，第二导电类型为P型。在其他实施例中，也能为：第一导电类型为P型，第二导电类型为N型。
本发明第一实施例方法中，超结器件为超结MOSFET。
本发明第二实施例方法：
本发明第二实施例超结器件的制造方法和本发明第一实施例超结器件的制造方法的区别之处为：
如图9所示，本发明第二实施例方法中，对于纵向叠加的两个上下相邻的所述子沟槽302a和302b，顶部的所述子沟槽302b的侧面倾角α301b大于底部的所述子沟槽302a的侧面倾角α301a，通过增加顶部的所述子沟槽302b的侧面倾角α301b来增加顶部的所述子沟槽302b的底部宽度并从而增加两个上下相邻的所述子沟槽302a和302b的叠加位置处的所述第一夹断电压。由图9所示可知，当顶部的所述子沟槽302b的侧面倾角α301b增加时也就即更加趋于90度即垂直时，所述子沟槽302b的顶部开口和底部开口的宽度差会变小，从而能在不增加所述子沟槽302b的顶部开口的情形下增加底部开口的宽度。
例如：和图2所示的现有第二种方法形成的超结器件相比，本发明第二实施例方法形成的超结器件中，对于纵向叠加的两个上下相邻的所述子沟槽302a和302b，顶部的所述子沟槽302b的侧面倾角α301b和底部的所述子沟槽302a的侧面倾角α301a的差大于等于0.5度。以一个具体参数的实施方式为例：当α301a为88度时，α301b能取为88.5度；当α301a为88.5度时，α301b能取为89度。
本发明第三实施例方法：
本发明第三实施例超结器件的制造方法和本发明第一实施例超结器件的制造方法的区别之处为：
如图10所示，本发明第三实施例方法中，对于纵向叠加的两个上下相邻的所述子沟槽302a和302b，在两个上下相邻的所述子沟槽302a和302b的叠加位置处还包括第二导电类型杂质注入区302c303c，所述第二导电类型杂质注入区302c303c在顶部的所述子沟槽302b填充之前注入在填充于底部的所述子沟槽302a中的所述第二导电类型子柱303a的顶部，通过所述第二导电类型杂质注入区302c来增加两个上下相邻的所述子沟槽302a和302b的叠加位置处的所述第一夹断电压。
例如：和图2所示的现有第二种方法形成的超结器件相比，本发明第三实施例方法形成的超结器件中，所述第二导电类型杂质注入区302c的离子注入的注入能量为50kev～200kev，注入剂量为3e11cm-2～2e12cm-2。
其他实施例超结器件的制造方法：
在其他实施例超结器件的制造方法中，能结合本发明第一实施例方法中对各所述子沟槽的顶部开口宽度的控制以及本发明第二实施例方法中的对各所述子沟槽的侧面倾角的控制以及本发明第三实施例方法中的所述第二导电类型杂质注入区302c的设置来进行组合形成其他实施例方法，组合的方式能为两两组合，也能为3个结合在一起的组合。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种超结器件，其特征在于，包括由第一导电类型柱和第二导电类型柱交替排列形成的超结结构；
所述第二导电类型柱由填充于沟槽中的第二导电类型外延层组成，所述沟槽形成于第一导电类型外延层中，所述第一导电类型柱由所述沟槽之间的第一导电类型外延层组成；
超结器件的漂移区具有第一导电类型且包括所述第一导电类型柱以及所述超结结构底部的所述第一导电类型外延层；
所述沟槽在纵向上分成两个以上的子沟槽叠加而成，各所述子沟槽形成于对应的所述第一导电类型子外延层中，各所述子沟槽被单独外延形成的第二导电类型子外延层填充，由填充于对应的所述子沟槽中的所述第二导电类型子外延层组成第二导电类型子柱，由各所述第二导电类型子柱叠加形成第二导电类型柱；各所述子沟槽之间的所述第一导电类型子外延层组成第一导电类型子柱，由各所述第一导电类型子柱叠加形成所述第一导电类型柱；利用所述子沟槽的深宽比小于所述沟槽的深宽比的特征降低沟槽刻蚀和外延填充的工艺难度；各所述子沟槽具有倾斜的侧面，通过倾斜的侧面降低沟槽刻蚀和外延填充的工艺难度；
在各所述子沟槽的叠加位置处，所述叠加位置对应于所述叠加位置的顶部的所述第二导电类型子柱的底部以及对应于所述叠加位置的低部的所述第二导电类型子柱的顶部，通过增加所述叠加位置处的第二导电类型杂质的总量，来提高所述叠加位置处的所述第二导电类型子柱被完全横向耗尽时的第一夹断电压，且使所述第一夹断电压大于所述叠加位置处的底部的所述第二导电类型子柱的各纵向位置处的夹断电压，以保证在所述超结结构进行反偏时各所述叠加位置底部的所述第二导电类型子柱都先于所述叠加位置夹断并从而保证所述第二导电类型柱在纵向能完全被横向耗尽，从而提高所述超结结构的耐压。
2.如权利要求1所述的超结器件，其特征在于：对于纵向叠加的两个上下相邻的所述子沟槽，顶部的所述子沟槽的顶部开口宽度大于底部的所述子沟槽的顶部开口宽度，通过增加顶部的所述子沟槽的顶部开口宽度来增加两个上下相邻的所述子沟槽的叠加位置处的所述第一夹断电压。
3.如权利要求1所述的超结器件，其特征在于：对于纵向叠加的两个上下相邻的所述子沟槽，顶部的所述子沟槽的侧面倾角大于底部的所述子沟槽的侧面倾角，通过增加顶部的所述子沟槽的侧面倾角来增加顶部的所述子沟槽的底部宽度并从而增加两个上下相邻的所述子沟槽的叠加位置处的所述第一夹断电压。
4.如权利要求1所述的超结器件，其特征在于：对于纵向叠加的两个上下相邻的所述子沟槽，在两个上下相邻的所述子沟槽的叠加位置处还包括第二导电类型杂质注入区，所述第二导电类型杂质注入区在顶部的所述子沟槽填充之前注入在填充于底部的所述子沟槽中的所述第二导电类型子柱的顶部，通过所述第二导电类型杂质注入区来增加两个上下相邻的所述子沟槽的叠加位置处的所述第一夹断电压。
5.如权利要求1所述的超结器件，其特征在于：各所述沟槽对应的纵向叠加的所述子沟槽的数量为2个。
6.如权利要求2所述的超结器件，其特征在于：对于纵向叠加的两个上下相邻的所述子沟槽，顶部的所述子沟槽的顶部开口宽度和底部的所述子沟槽的顶部开口宽度的差大于等于0.5微米。
7.如权利要求3所述的超结器件，其特征在于：对于纵向叠加的两个上下相邻的所述子沟槽，顶部的所述子沟槽的侧面倾角和底部的所述子沟槽的侧面倾角的差大于等于0.5度。
8.如权利要求4所述的超结器件，其特征在于：所述第二导电类型杂质注入区的离子注入的注入能量为50kev～200kev，注入剂量为3e11cm-2～2e12cm-2。
9.一种超结器件的制造方法，其特征在于，超结器件包括由第一导电类型柱和第二导电类型柱交替排列形成的超结结构；所述超结结构的形成步骤包括：
步骤一、提供最底部的第一导电类型子外延层，采用光刻加刻蚀工艺在最底部的所述第一导电类型子外延层中形成最底部的子沟槽；
步骤二、在最底部的所述子沟槽中填充第二导电类型子外延层形成最底部的第二导电类型子柱，由最底部的所述第二导电类型子柱之间的所述第二导电类型子外延层组成最底部的第一导电类型子柱，由最底部的所述第一导电类型子柱和所述第二导电类型子柱交替排列形成最底部的超结子结构；
步骤三、在已形成的最顶部的所述超结子结构的表面形成下一层对应的第一导电类型外延子层，采用光刻加刻蚀工艺在下一层对应的所述第一导电类型子外延层中形成下一层对应的所述子沟槽；
步骤四、在下一层对应的所述子沟槽中填充第二导电类型子外延层形成下一层对应的第二导电类型子柱，由下一层对应的所述第二导电类型子柱之间的所述第二导电类型子外延层组成下一层对应的第一导电类型子柱，由下一层对应的所述第一导电类型子柱和所述第二导电类型子柱交替排列形成下一层对应的超结子结构；
步骤五、重复步骤三和四得到所需厚度的所述超结结构，所述超结结构由各层所述超结子结构叠加而成，由各层所述第一导电类型子外延层叠加形成第一导电类型外延层，由各所述子沟槽叠加形成沟槽，由各所述第二导电类型子柱叠加形成第二导电类型柱，由各所述第一导电类型子柱叠加形成第一导电类型柱，由各所述第一导电类型柱和所述第二导电类型柱交替排列形成所述超结结构；
超结器件的漂移区具有第一导电类型且包括所述第一导电类型柱以及所述超结结构底部的所述第一导电类型外延层；
利用所述子沟槽的深宽比小于所述沟槽的深宽比的特征降低沟槽刻蚀和外延填充的工艺难度；各所述子沟槽具有倾斜的侧面，通过倾斜的侧面降低沟槽刻蚀和外延填充的工艺难度；
在各所述子沟槽的叠加位置处，所述叠加位置对应于所述叠加位置的顶部的所述第二导电类型子柱的底部以及对应于所述叠加位置的低部的所述第二导电类型子柱的顶部，通过增加所述叠加位置处的第二导电类型杂质的总量，来提高所述叠加位置处的所述第二导电类型子柱被完全横向耗尽时的第一夹断电压，且使所述第一夹断电压大于所述叠加位置处的底部的所述第二导电类型子柱的各纵向位置处的夹断电压，以保证在所述超结结构进行反偏时各所述叠加位置底部的所述第二导电类型子柱都先于所述叠加位置夹断并从而保证所述第二导电类型柱在纵向能完全被横向耗尽，从而提高所述超结结构的耐压。
10.如权利要求9所述的超结器件的制造方法，其特征在于：对于纵向叠加的两个上下相邻的所述子沟槽，顶部的所述子沟槽的顶部开口宽度大于底部的所述子沟槽的顶部开口宽度，通过增加顶部的所述子沟槽的顶部开口宽度来增加两个上下相邻的所述子沟槽的叠加位置处的所述第一夹断电压；各层所述子沟槽的顶部开口通过光刻定义。
11.如权利要求9所述的超结器件的制造方法，其特征在于：对于纵向叠加的两个上下相邻的所述子沟槽，顶部的所述子沟槽的侧面倾角大于底部的所述子沟槽的侧面倾角，通过增加顶部的所述子沟槽的侧面倾角来增加顶部的所述子沟槽的底部宽度并从而增加两个上下相邻的所述子沟槽的叠加位置处的所述第一夹断电压；各层所述子沟槽的侧面倾角通过刻蚀工艺定义。
12.如权利要求9所述的超结器件的制造方法，其特征在于：对于纵向叠加的两个上下相邻的所述子沟槽，在两个上下相邻的所述子沟槽的叠加位置处还包括第二导电类型杂质注入区，所述第二导电类型杂质注入区在顶部的所述子沟槽填充之前注入在填充于底部的所述子沟槽中的所述第二导电类型子柱的顶部，通过所述第二导电类型杂质注入区来增加两个上下相邻的所述子沟槽的叠加位置处的所述第一夹断电压。
13.如权利要求10所述的超结器件的制造方法，其特征在于：对于纵向叠加的两个上下相邻的所述子沟槽，顶部的所述子沟槽的顶部开口宽度和底部的所述子沟槽的顶部开口宽度的差大于等于0.5微米。
14.如权利要求11所述的超结器件的制造方法，其特征在于：对于纵向叠加的两个上下相邻的所述子沟槽，顶部的所述子沟槽的侧面倾角和底部的所述子沟槽的侧面倾角的差大于等于0.5度。
15.如权利要求12所述的超结器件的制造方法，其特征在于：所述第二导电类型杂质注入区的离子注入的注入能量为50kev～200kev，注入剂量为3e11cm-2～2e12cm-2。
CN201811381201.5A 2018-11-20 2018-11-20 超结器件及其制造方法 Active CN111200010B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811381201.5A CN111200010B (zh) 2018-11-20 2018-11-20 超结器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811381201.5A CN111200010B (zh) 2018-11-20 2018-11-20 超结器件及其制造方法

Publications (2)

Publication Number Publication Date
CN111200010A true CN111200010A (zh) 2020-05-26
CN111200010B CN111200010B (zh) 2023-09-29

Family

ID=70746220

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811381201.5A Active CN111200010B (zh) 2018-11-20 2018-11-20 超结器件及其制造方法

Country Status (1)

Country Link
CN (1) CN111200010B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144292A (ja) * 1999-11-17 2001-05-25 Denso Corp 炭化珪素半導体装置
JP2004072068A (ja) * 2002-06-14 2004-03-04 Fuji Electric Holdings Co Ltd 半導体素子
CN101399268A (zh) * 2007-09-27 2009-04-01 三洋电机株式会社 半导体装置及其制造方法
CN103151384A (zh) * 2013-03-07 2013-06-12 矽力杰半导体技术(杭州)有限公司 一种半导体装置及其制造方法
CN103730372A (zh) * 2013-12-27 2014-04-16 西安龙腾新能源科技发展有限公司 一种可提高器件耐压的超结制造方法
CN104779293A (zh) * 2015-04-17 2015-07-15 上海华虹宏力半导体制造有限公司 沟槽型超级结器件的制造方法
CN105590844A (zh) * 2015-12-23 2016-05-18 西安龙腾新能源科技发展有限公司 超结结构深沟槽的制造方法
CN105702709A (zh) * 2016-01-29 2016-06-22 上海华虹宏力半导体制造有限公司 沟槽型超级结的制造方法
CN108258031A (zh) * 2018-01-11 2018-07-06 上海华虹宏力半导体制造有限公司 超级结及其制造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144292A (ja) * 1999-11-17 2001-05-25 Denso Corp 炭化珪素半導体装置
JP2004072068A (ja) * 2002-06-14 2004-03-04 Fuji Electric Holdings Co Ltd 半導体素子
CN101399268A (zh) * 2007-09-27 2009-04-01 三洋电机株式会社 半导体装置及其制造方法
CN103151384A (zh) * 2013-03-07 2013-06-12 矽力杰半导体技术(杭州)有限公司 一种半导体装置及其制造方法
CN103730372A (zh) * 2013-12-27 2014-04-16 西安龙腾新能源科技发展有限公司 一种可提高器件耐压的超结制造方法
CN104779293A (zh) * 2015-04-17 2015-07-15 上海华虹宏力半导体制造有限公司 沟槽型超级结器件的制造方法
CN105590844A (zh) * 2015-12-23 2016-05-18 西安龙腾新能源科技发展有限公司 超结结构深沟槽的制造方法
CN105702709A (zh) * 2016-01-29 2016-06-22 上海华虹宏力半导体制造有限公司 沟槽型超级结的制造方法
CN108258031A (zh) * 2018-01-11 2018-07-06 上海华虹宏力半导体制造有限公司 超级结及其制造方法

Also Published As

Publication number Publication date
CN111200010B (zh) 2023-09-29

Similar Documents

Publication Publication Date Title
JP6369173B2 (ja) 縦型半導体装置およびその製造方法
JP5196980B2 (ja) 半導体装置
CN105280711B (zh) 电荷补偿结构及用于其的制造
CN105957896B (zh) 超结功率器件及其制造方法
US20140203356A1 (en) Semiconductor device including vertical semiconductor element
CN107482061B (zh) 超结器件及其制造方法
EP2530721A1 (en) Semiconductor device
JP2008182054A (ja) 半導体装置
CN109166922B (zh) 一种沟槽型超结功率终端结构及其制备方法
CN109755291B (zh) 超结器件及其制造方法
JP2007300034A (ja) 半導体装置及び半導体装置の製造方法
CN112864246B (zh) 超结器件及其制造方法
CN103137661B (zh) 横向双扩散金属氧化物半导体器件及其制造方法
US11251299B2 (en) Silicon carbide semiconductor device and manufacturing method of same
CN108074963B (zh) 超结器件及其制造方法
CN105895533A (zh) 超结结构的制造方法
CN111341829B (zh) 超结结构及其制造方法
CN112864219A (zh) 超结器件及其制造方法
CN105826360A (zh) 沟槽型半超结功率器件及其制作方法
JP4997715B2 (ja) 半導体装置およびその製造方法
CN108091683B (zh) 半导体功率器件的超结结构及其制作方法
CN109755292B (zh) 超结器件及其制造方法
CN111341830B (zh) 超结结构及其制造方法
CN111341828B (zh) 超结结构及其制造方法
CN111200007B (zh) 超结器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 518057 unit 601-602, building B, tefa information port, No.2 Kefeng Road, high tech Zone, Nanshan District, Shenzhen City, Guangdong Province

Applicant after: Shenzhen Shangyangtong Technology Co.,Ltd.

Address before: 518057 unit 601-602, building B, tefa information port, No.2 Kefeng Road, high tech Zone, Nanshan District, Shenzhen City, Guangdong Province

Applicant before: SHENZHEN SANRISE-TECH Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant