CN108258031A - 超级结及其制造方法 - Google Patents

超级结及其制造方法 Download PDF

Info

Publication number
CN108258031A
CN108258031A CN201810024835.9A CN201810024835A CN108258031A CN 108258031 A CN108258031 A CN 108258031A CN 201810024835 A CN201810024835 A CN 201810024835A CN 108258031 A CN108258031 A CN 108258031A
Authority
CN
China
Prior art keywords
super junction
top layer
conductivity type
layer
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810024835.9A
Other languages
English (en)
Inventor
李�昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810024835.9A priority Critical patent/CN108258031A/zh
Publication of CN108258031A publication Critical patent/CN108258031A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种超级结，包括两层以上的纵向叠加在一起的超级结子层；在纵向上相邻的两层超级结子层的底层第二导电类型柱和顶层第二导电类型柱呈相互垂直的正交结构，正交结构使各顶层第一导电类型柱同时和底部相交的多个底层第一导电类型柱相接触以及使各顶层第二导电类型柱同时和底部相交的多个底层第二导电类型柱相接触。本发明还公开了一种超级结的制造方法。本发明能降低相邻超级结子层之间的对准难度，从而能降低器件的工艺难度，提高器件的性能和生产良率。

Description

超级结及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种超级结；本发明还涉及一种超级结的制造方法。
背景技术
超级结为由形成于半导体衬底中的交替排列的P型薄层也称P型柱(Pillar)和N型薄层也称N型柱组成，利用P型薄层和N型薄层完成匹配形成的耗尽层来支持反向耐压同时保持较小的导通电阻。
超级结的PN间隔的Pillar结构是超级结的最大特点。现有制作PN间隔的pillar结构主要有两种方法，一种是通过多次外延以及离子注入的方法获得，另一种是通过深沟槽刻蚀以及外延(EPI)填充的方式来制作。后一种方法即为超级结的制造方法，这种方法是通过沟槽工艺制作超级结器件，需要先在半导体衬底如硅衬底表面的N型掺杂外延层上刻蚀一定深度和宽度的沟槽，然后利用外延填充(EPI Filling)的方式在刻出的沟槽上填充P型掺杂的硅外延。
如图1所示，是现有一次沟槽刻蚀和填充形成的超级结的剖视图；在N型半导体衬底如硅衬底101的表面形成有N型外延层102，在N型外延层102中形成有多个沟槽并在各沟槽中填充有P型外延层103，由填充于各沟槽中的P型外延层103组成P型薄层即P型柱103，由各P型薄层103之间的N型外延层102组成N型薄层。图1所示结构中表示了超级结由多个交替排列的N型薄层和P型薄层103组成。图1中显示了多个N型薄层和P型薄层103的交替排列结构。
图1中P型外延层103对应的沟槽是采用一次刻蚀工艺形成于N型外延层102中。为了进一步的提升超级结器件的耐压，可以采用多次即大于等于2次的深沟槽刻蚀和填充过程工艺来形成超级结，利用现有工艺能力，进行叠加使得超级结结构组成的耐压层更厚，以实现更高耐压的器件。如图2所示，是现有多次沟槽刻蚀和填充形成的超级结的剖视图；超级结包括两层，底层超级结对应的底层沟槽形成于底层N型外延层102a中，在底层沟槽中填充P型外延层103a形成底层P型薄层103a，由底层P型薄层103a之间的底层N型外延层102a组成底层N型薄层102a，底层P型薄层103a和底层N型薄层102a呈交替排列的结构并组成底层超级结。
顶层N型外延层102b形成于形成了底层超级结的底层N型外延层102a的表面上并形成由顶层沟槽以及在顶层沟槽中填充P型外延层103b形成顶层P型薄层103b，由顶层P型薄层103b之间的顶层N型外延层102b组成顶层N型薄层102b，顶层P型薄层103b和顶层N型薄层102b呈交替排列的结构并组成顶层超级结。
由图2所示可知，各顶层P型薄层103b叠加在对应的底层P型薄层103a的顶部形成P型薄层103，各顶层N型薄层102b叠加在对应的底层N型薄层102a的顶部形成N型薄层102，P型薄层103和N型薄层102呈交替排列的结构并形成由底层超级结和顶层超级结叠加形成的整个厚度加厚的超级结。
多次深沟槽刻蚀和填充工艺能很好地利用现有工艺能力生产更高端的器件，该工艺有一个难点在于两次沟槽的对准工艺，也即底层P型薄层103a对应的底层沟槽和对应的顶层P型薄层103b对应的顶层沟槽之间要对准，如果做不到两次沟槽的较好对准，将对器件性能和生产良率产生较大的影响；两次沟槽之间的对准增加了工艺难度且对准的偏差会使器件的性能下降以及生产良率降低。
发明内容
本发明所要解决的技术问题是提供一种超级结，能降低相邻超级结子层之间的对准难度，从而能降低器件的工艺难度，提高器件的性能和生产良率。为此，本发明还提供一种超级结的制造方法。
为解决上述技术问题，本发明提供的超级结包括两层以上的纵向叠加在一起的超级结子层；在纵向上相邻的两层超级结子层具有如下结构：
底层超级结子层包括形成于第一导电类型的底层外延层中的多个底层第二导电类型柱，由各所述底层第二导电类型柱之间的所述底层外延层组成底层第一导电类型柱，由所述底层第一导电类型柱和所述底层第二导电类型柱沿所述底层第二导电类型柱的宽度方向交替排列形成底层超级结。
顶层超级结子层包括形成于第一导电类型的顶层外延层中的多个顶层第二导电类型柱，由各所述顶层第二导电类型柱之间的所述顶层外延层组成顶层第一导电类型柱，由所述顶层第一导电类型柱和所述顶层第二导电类型柱沿所述顶层第二导电类型柱的宽度方向交替排列形成顶层超级结。
所述底层第二导电类型柱和所述顶层第二导电类型柱呈相互垂直的正交结构，所述正交结构使各所述顶层第一导电类型柱同时和底部相交的多个所述底层第一导电类型柱相接触形成相邻层之间的第一导电类型柱的电连接，所述正交结构使各所述顶层第二导电类型柱同时和底部相交的多个所述底层第二导电类型柱相接触形成相邻层之间的第二导电类型柱的电连接。
进一步的改进是，所述底层超级结的步进和所述顶层超级结的步进之间呈互相独立的大小关系。
进一步的改进是，所述底层超级结的步进小于等于所述顶层超级结的步进，通过减少所述底层超级结的步进提高超级结的耐压，通过增加所述顶层超级结的步进增加设计规则尺寸和生产工艺窗口。
进一步的改进是，所述底层第二导电类型柱由填充于底层沟槽中的底层第二导电类型层组成，所述底层沟槽形成于所述底层外延层中；或者，所述底层第二导电类型柱由形成于所述底层外延层中的第二导电类型离子注入区组成。
进一步的改进是，所述顶层第二导电类型柱由填充于顶层沟槽中的顶层第二导电类型层组成，所述顶层沟槽形成于所述顶层外延层中；或者，所述顶层第二导电类型柱由形成于所述顶层外延层中的第二导电类型离子注入区组成。
进一步的改进是，所述超级结的最底层的超级结子层的对应的第一导电类型的最底层外延层形成于第一导电类型的半导体衬底上。
进一步的改进是，最底层的超级结子层的对应的最底层沟槽底部和所述半导体衬底之间有间距。
进一步的改进是，第一导电类型为N型，第二导电类型为P型；或者第一导电类型为P型，第二导电类型为N型。
为解决上述技术问题，本发明提供的超级结的制造方法中的超级结包括两层以上的纵向叠加在一起的超级结子层；在纵向上相邻的两层超级结子层的叠加结构采用如下步骤形成：
步骤一、提供第一导电类型的底层外延层，在所述底层外延层中形成多个底层第二导电类型柱；由各所述底层第二导电类型柱之间的所述底层外延层组成底层第一导电类型柱，由所述底层第一导电类型柱和所述底层第二导电类型柱沿所述底层第二导电类型柱的宽度方向交替排列形成底层超级结。
步骤二、在形成有所述底层超级结的所述底层外延层表面形成第一导电类型的顶层外延层，在所述顶层外延层中形成多个顶层第二导电类型柱，由各所述顶层第二导电类型柱之间的所述顶层外延层组成顶层第一导电类型柱，由所述顶层第一导电类型柱和所述顶层第二导电类型柱沿所述顶层第二导电类型柱的宽度方向交替排列形成顶层超级结。
所述底层第二导电类型柱和所述顶层第二导电类型柱呈相互垂直的正交结构，所述正交结构使各所述顶层第一导电类型柱同时和底部相交的多个所述底层第一导电类型柱相接触形成相邻层之间的第一导电类型柱的电连接，所述正交结构使各所述顶层第二导电类型柱同时和底部相交的多个所述底层第二导电类型柱相接触形成相邻层之间的第二导电类型柱的电连接。
进一步的改进是，所述底层超级结的步进和所述顶层超级结的步进之间呈互相独立的大小关系。
进一步的改进是，所述底层超级结的步进小于等于所述顶层超级结的步进，通过减少所述底层超级结的步进提高超级结的耐压，通过增加所述顶层超级结的步进增加设计规则尺寸和生产工艺窗口。
进一步的改进是，步骤一中形成所述底层第二导电类型柱的步骤包括：在所述底层外延层中形成底层沟槽，在所述底层沟槽中填充底层第二导电类型层形成所述底层第二导电类型柱。
或者，步骤一中形成所述底层第二导电类型柱的步骤包括：在所述底层外延层的选定区域中进行第二导电类型离子注入并进行退火推进，由推进后形成的第二导电类型离子注入区组成所述底层第二导电类型柱。
进一步的改进是，步骤二中形成所述顶层第二导电类型柱的步骤包括：在所述顶层外延层中形成顶层沟槽，在所述顶层沟槽中填充顶层第二导电类型层形成所述顶层第二导电类型柱。
或者，步骤三中形成所述顶层第二导电类型柱的步骤包括：在所述顶层外延层的选定区域中进行第二导电类型离子注入并进行退火推进，由推进后形成的第二导电类型离子注入区组成所述顶层第二导电类型柱。
进一步的改进是，所述超级结的最底层的超级结子层的对应的第一导电类型的最底层外延层形成于第一导电类型的半导体衬底上。
进一步的改进是，第一导电类型为N型，第二导电类型为P型；或者第一导电类型为P型，第二导电类型为N型。
本发明的超级结中包括两层以上的纵向叠加在一起的超级结子层，两层以上超级结子层的意思即为超级结子层的层数包括2层、3层和4层以及需要的更多层；和现有技术中纵向相邻的超级结子层之间需要通过对准叠加不同，本发明的相邻的超级结子层之间成正交结构，主要是通过将顶层沟槽和底层沟槽呈相互垂直的正交结构实现，这种正交结构使各顶层第一导电类型柱同时和底部相交的多个底层第一导电类型柱相接触以及使各顶层第二导电类型柱同时和底部相交的多个底层第二导电类型柱相接触，这样能降低顶层超级结和底层超级结之间的对准难度，故能降低器件的工艺难度，提高器件的性能和生产良率。
另外，顶层超级结和底层超级结之间的步进可以单独设置，也即顶层超级结的步进能小于、等于或大于底层超级结的步进，能根据需要分别对顶层超级结和底层超级结的步进进行设定。在一种较佳的设置为，能够将底层超级结的步进设置为小于等于顶层超级结的步进，通过减少底层超级结的步进能提高超级结的耐压；通过增加顶层超级结的步进能增加设计规则尺寸和生产工艺窗口。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有一次沟槽刻蚀和填充形成的超级结的剖视图；
图2是现有多次沟槽刻蚀和填充形成的超级结的剖视图；
图3是本发明实施例超级结的俯视面图；
图4是本发明实施例超级结的整体结构图；
图5A是沿图3中AA线的剖视图；
图5B是沿图3中BB线的剖视图。
具体实施方式
如图3所示，是本发明实施例超级结的俯视面图；如图4所示，是本发明实施例超级结的整体结构图；图5A是沿图3中AA线的剖视图；图5B是沿图3中BB线的剖视图；本发明实施例超级结包括两层以上的纵向叠加在一起的超级结子层，两层以上超级结子层的意思即为超级结子层的层数包括2层、3层和4层以及需要的更多层；由于各相邻的两层超级结子层之间的相对结构关系相同，故本发明实施例中以两层纵向叠加在一起的超级结子层组成的超级结为例进行说明。在纵向上相邻的两层超级结子层具有如下结构：
底层超级结子层包括形成于第一导电类型的底层外延层202中的多个底层第二导电类型柱1，由各所述底层第二导电类型柱1之间的所述底层外延层202组成底层第一导电类型柱，由所述底层第一导电类型柱和所述底层第二导电类型柱1沿所述底层第二导电类型柱1的宽度方向交替排列形成底层超级结。
顶层超级结子层包括形成于第一导电类型的顶层外延层203中的多个顶层第二导电类型柱2，由各所述顶层第二导电类型柱2之间的所述顶层外延层203组成顶层第一导电类型柱，由所述顶层第一导电类型柱和所述顶层第二导电类型柱2沿所述顶层第二导电类型柱2的宽度方向交替排列形成顶层超级结。
所述底层第二导电类型柱1和所述顶层第二导电类型柱2呈相互垂直的正交结构，所述正交结构使各所述顶层第一导电类型柱同时和底部相交的多个所述底层第一导电类型柱相接触形成相邻层之间的第一导电类型柱的电连接，所述正交结构使各所述顶层第二导电类型柱2同时和底部相交的多个所述底层第二导电类型柱1相接触形成相邻层之间的第二导电类型柱的电连接。
所述底层超级结的步进和所述顶层超级结的步进之间呈互相独立的大小关系。本发明实施例中，所述底层超级结的步进小于等于所述顶层超级结的步进，通过减少所述底层超级结的步进提高超级结的耐压，通过增加所述顶层超级结的步进增加设计规则尺寸和生产工艺窗口。
所述超级结的最底层的超级结子层的对应的第一导电类型的最底层外延层形成于第一导电类型的半导体衬底201上，由于本发明实施例中以两层超级结子层为例进行说明，故底层外延层202即为最底层外延层。最底层的超级结子层的对应的最底层沟槽底部和所述半导体衬底201之间有间距。
较佳为，所述半导体衬底201为硅衬底，底层外延层202和顶层外延层203都为硅外延层。
本发明实施例中，所述底层第二导电类型柱1由填充于底层沟槽中的底层第二导电类型层组成，所述底层沟槽形成于所述底层外延层202中；较佳为，底层第二导电类型层为硅外延层。在其它实施例中也能为：所述底层第二导电类型柱1由形成于所述底层外延层202中的第二导电类型离子注入区组成。
本发明实施例中，所述顶层第二导电类型柱2由填充于顶层沟槽中的顶层第二导电类型层组成，所述顶层沟槽形成于所述顶层外延层203中，较佳为，顶层第二导电类型层为硅外延层。在其它实施例中也能为：所述顶层第二导电类型柱2由形成于所述顶层外延层203中的第二导电类型离子注入区组成。
本发明实施例中，第一导电类型为N型，第二导电类型为P型。在其它实施例中也能为：第一导电类型为P型，第二导电类型为N型。
本发明实施例的超级结中包括两层以上的纵向叠加在一起的超级结子层；和现有技术中纵向相邻的超级结子层之间需要通过对准叠加不同，本发明实施例的相邻的超级结子层之间成正交结构，主要是通过将顶层沟槽和底层沟槽呈相互垂直的正交结构实现，这种正交结构使各顶层第一导电类型柱同时和底部相交的多个底层第一导电类型柱相接触以及使各顶层第二导电类型柱2同时和底部相交的多个底层第二导电类型柱1相接触，这样能降低顶层超级结和底层超级结之间的对准难度，比如本发明实施例能图2所示的现有器件的0.1μm～0.2μm的套偏扩大到约为2μm的套偏容忍，等于扩大了一个数量级的套偏值；所以本发明实施例能降低器件的工艺难度，提高器件的性能和生产良率。
另外，顶层超级结和底层超级结之间的步进可以单独设置，也即顶层超级结的步进能小于、等于或大于底层超级结的步进，能根据需要分别对顶层超级结和底层超级结的步进进行设定。在一种较佳的设置为，能够将底层超级结的步进设置为小于等于顶层超级结的步进，通过减少底层超级结的步进能提高超级结的耐压；通过增加顶层超级结的步进能增加设计规则尺寸和生产工艺窗口。
本发明实施例超级结的制造方法中的超级结包括两层以上的纵向叠加在一起的超级结子层；在纵向上相邻的两层超级结子层的叠加结构采用如下步骤形成：
步骤一、提供第一导电类型的底层外延层202，在所述底层外延层202中形成多个底层第二导电类型柱1；由各所述底层第二导电类型柱1之间的所述底层外延层202组成底层第一导电类型柱，由所述底层第一导电类型柱和所述底层第二导电类型柱1沿所述底层第二导电类型柱1的宽度方向交替排列形成底层超级结。
所述超级结的最底层的超级结子层的对应的第一导电类型的最底层外延层形成于第一导电类型的半导体衬底201上。由于本发明实施例方法是以两层纵向叠加的超级结子层为例进行说明，故底层外延层202即为最底层外延层，所以底层外延层202形成于第一导电类型的半导体衬底201上。通常，最底层的超级结子层的对应的最底层沟槽底部和所述半导体衬底201之间有间距。
较佳为，所述半导体衬底201为硅衬底，底层外延层202和顶层外延层203都为硅外延层。
本发明实施例方法中，形成所述底层第二导电类型柱1的步骤包括：在所述底层外延层202中形成底层沟槽，在所述底层沟槽中填充底层第二导电类型层形成所述底层第二导电类型柱1；较佳为，底层第二导电类型层采用硅外延工艺形成。在其它实施例方法中也能为：形成所述底层第二导电类型柱1的步骤包括：在所述底层外延层202的选定区域中进行第二导电类型离子注入并进行退火推进，由推进后形成的第二导电类型离子注入区组成所述底层第二导电类型柱1。
步骤二、在形成有所述底层超级结的所述底层外延层202表面形成第一导电类型的顶层外延层203，在所述顶层外延层203中形成多个顶层第二导电类型柱2，由各所述顶层第二导电类型柱2之间的所述顶层外延层203组成顶层第一导电类型柱，由所述顶层第一导电类型柱和所述顶层第二导电类型柱2沿所述顶层第二导电类型柱2的宽度方向交替排列形成顶层超级结。
本发明实施例方法中，形成所述顶层第二导电类型柱2的步骤包括：在所述顶层外延层203中形成顶层沟槽，在所述顶层沟槽中填充顶层第二导电类型层形成所述顶层第二导电类型柱2；较佳为，顶层第二导电类型层采用硅外延工艺形成。在其它实施例方法中也能为：形成所述顶层第二导电类型柱2的步骤包括：在所述顶层外延层203的选定区域中进行第二导电类型离子注入并进行退火推进，由推进后形成的第二导电类型离子注入区组成所述顶层第二导电类型柱2。
所述底层第二导电类型柱1和所述顶层第二导电类型柱2呈相互垂直的正交结构，所述正交结构使各所述顶层第一导电类型柱同时和底部相交的多个所述底层第一导电类型柱相接触形成相邻层之间的第一导电类型柱的电连接，所述正交结构使各所述顶层第二导电类型柱2同时和底部相交的多个所述底层第二导电类型柱1相接触形成相邻层之间的第二导电类型柱的电连接。
所述底层超级结的步进和所述顶层超级结的步进之间呈互相独立的大小关系。本发明实施例方法中，所述底层超级结的步进小于等于所述顶层超级结的步进，通过减少所述底层超级结的步进提高超级结的耐压，通过增加所述顶层超级结的步进增加设计规则尺寸和生产工艺窗口。
本发明实施例方法中，第一导电类型为N型，第二导电类型为P型。在其它实施例中也能为：第一导电类型为P型，第二导电类型为N型。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种超级结，其特征在于，包括两层以上的纵向叠加在一起的超级结子层；在纵向上相邻的两层超级结子层具有如下结构：
底层超级结子层包括形成于第一导电类型的底层外延层中的多个底层第二导电类型柱，由各所述底层第二导电类型柱之间的所述底层外延层组成底层第一导电类型柱，由所述底层第一导电类型柱和所述底层第二导电类型柱沿所述底层第二导电类型柱的宽度方向交替排列形成底层超级结；
顶层超级结子层包括形成于第一导电类型的顶层外延层中的多个顶层第二导电类型柱，由各所述顶层第二导电类型柱之间的所述顶层外延层组成顶层第一导电类型柱，由所述顶层第一导电类型柱和所述顶层第二导电类型柱沿所述顶层第二导电类型柱的宽度方向交替排列形成顶层超级结；
所述底层第二导电类型柱和所述顶层第二导电类型柱呈相互垂直的正交结构，所述正交结构使各所述顶层第一导电类型柱同时和底部相交的多个所述底层第一导电类型柱相接触形成相邻层之间的第一导电类型柱的电连接，所述正交结构使各所述顶层第二导电类型柱同时和底部相交的多个所述底层第二导电类型柱相接触形成相邻层之间的第二导电类型柱的电连接。
2.如权利要求1所述的超级结，其特征在于：所述底层超级结的步进和所述顶层超级结的步进之间呈互相独立的大小关系。
3.如权利要求1所述的超级结，其特征在于：所述底层超级结的步进小于等于所述顶层超级结的步进，通过减少所述底层超级结的步进提高超级结的耐压，通过增加所述顶层超级结的步进增加设计规则尺寸和生产工艺窗口。
4.如权利要求1所述的超级结，其特征在于：所述底层第二导电类型柱由填充于底层沟槽中的底层第二导电类型层组成，所述底层沟槽形成于所述底层外延层中；或者，所述底层第二导电类型柱由形成于所述底层外延层中的第二导电类型离子注入区组成。
5.如权利要求1所述的超级结，其特征在于：所述顶层第二导电类型柱由填充于顶层沟槽中的顶层第二导电类型层组成，所述顶层沟槽形成于所述顶层外延层中；或者，所述顶层第二导电类型柱由形成于所述顶层外延层中的第二导电类型离子注入区组成。
6.如权利要求1所述的超级结，其特征在于：所述超级结的最底层的超级结子层的对应的第一导电类型的最底层外延层形成于第一导电类型的半导体衬底上。
7.如权利要求6所述的超级结，其特征在于：最底层的超级结子层的对应的最底层沟槽底部和所述半导体衬底之间有间距。
8.如权利要求1至7中任一权项所述的超级结，其特征在于：第一导电类型为N型，第二导电类型为P型；或者第一导电类型为P型，第二导电类型为N型。
9.一种超级结的制造方法，其特征在于，超级结包括两层以上的纵向叠加在一起的超级结子层；在纵向上相邻的两层超级结子层的叠加结构采用如下步骤形成：
步骤一、提供第一导电类型的底层外延层，在所述底层外延层中形成多个底层第二导电类型柱；由各所述底层第二导电类型柱之间的所述底层外延层组成底层第一导电类型柱，由所述底层第一导电类型柱和所述底层第二导电类型柱沿所述底层第二导电类型柱的宽度方向交替排列形成底层超级结；
步骤二、在形成有所述底层超级结的所述底层外延层表面形成第一导电类型的顶层外延层，在所述顶层外延层中形成多个顶层第二导电类型柱，由各所述顶层第二导电类型柱之间的所述顶层外延层组成顶层第一导电类型柱，由所述顶层第一导电类型柱和所述顶层第二导电类型柱沿所述顶层第二导电类型柱的宽度方向交替排列形成顶层超级结；
所述底层第二导电类型柱和所述顶层第二导电类型柱呈相互垂直的正交结构，所述正交结构使各所述顶层第一导电类型柱同时和底部相交的多个所述底层第一导电类型柱相接触形成相邻层之间的第一导电类型柱的电连接，所述正交结构使各所述顶层第二导电类型柱同时和底部相交的多个所述底层第二导电类型柱相接触形成相邻层之间的第二导电类型柱的电连接。
10.如权利要求9所述的超级结的制造方法，其特征在于：所述底层超级结的步进和所述顶层超级结的步进之间呈互相独立的大小关系。
11.如权利要求10所述的超级结的制造方法，其特征在于：所述底层超级结的步进小于等于所述顶层超级结的步进，通过减少所述底层超级结的步进提高超级结的耐压，通过增加所述顶层超级结的步进增加设计规则尺寸和生产工艺窗口。
12.如权利要求9所述的超级结的制造方法，其特征在于：步骤一中形成所述底层第二导电类型柱的步骤包括：在所述底层外延层中形成底层沟槽，在所述底层沟槽中填充底层第二导电类型层形成所述底层第二导电类型柱；
或者，步骤一中形成所述底层第二导电类型柱的步骤包括：在所述底层外延层的选定区域中进行第二导电类型离子注入并进行退火推进，由推进后形成的第二导电类型离子注入区组成所述底层第二导电类型柱。
13.如权利要求9所述的超级结的制造方法，其特征在于：步骤二中形成所述顶层第二导电类型柱的步骤包括：在所述顶层外延层中形成顶层沟槽，在所述顶层沟槽中填充顶层第二导电类型层形成所述顶层第二导电类型柱；
或者，步骤三中形成所述顶层第二导电类型柱的步骤包括：在所述顶层外延层的选定区域中进行第二导电类型离子注入并进行退火推进，由推进后形成的第二导电类型离子注入区组成所述顶层第二导电类型柱。
14.如权利要求9所述的超级结的制造方法，其特征在于：所述超级结的最底层的超级结子层的对应的第一导电类型的最底层外延层形成于第一导电类型的半导体衬底上。
15.如权利要求9至14中任一权项所述的超级结的制造方法，其特征在于：第一导电类型为N型，第二导电类型为P型；或者第一导电类型为P型，第二导电类型为N型。
CN201810024835.9A 2018-01-11 2018-01-11 超级结及其制造方法 Pending CN108258031A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810024835.9A CN108258031A (zh) 2018-01-11 2018-01-11 超级结及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810024835.9A CN108258031A (zh) 2018-01-11 2018-01-11 超级结及其制造方法

Publications (1)

Publication Number Publication Date
CN108258031A true CN108258031A (zh) 2018-07-06

Family

ID=62724842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810024835.9A Pending CN108258031A (zh) 2018-01-11 2018-01-11 超级结及其制造方法

Country Status (1)

Country Link
CN (1) CN108258031A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111200010A (zh) * 2018-11-20 2020-05-26 深圳尚阳通科技有限公司 超结器件及其制造方法
CN111799323A (zh) * 2020-07-21 2020-10-20 苏州华太电子技术有限公司 超级结绝缘栅双极型晶体管结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110006364A1 (en) * 2009-07-08 2011-01-13 Kabushiki Kaisha Toshiba Semiconductor device
CN104124276A (zh) * 2014-08-11 2014-10-29 肖胜安 一种超级结器件及其制作方法
CN204289463U (zh) * 2014-11-06 2015-04-22 宁波比亚迪半导体有限公司 超级结半导体器件
CN105633153A (zh) * 2014-11-06 2016-06-01 比亚迪股份有限公司 超级结半导体器件及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110006364A1 (en) * 2009-07-08 2011-01-13 Kabushiki Kaisha Toshiba Semiconductor device
CN104124276A (zh) * 2014-08-11 2014-10-29 肖胜安 一种超级结器件及其制作方法
CN204289463U (zh) * 2014-11-06 2015-04-22 宁波比亚迪半导体有限公司 超级结半导体器件
CN105633153A (zh) * 2014-11-06 2016-06-01 比亚迪股份有限公司 超级结半导体器件及其形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111200010A (zh) * 2018-11-20 2020-05-26 深圳尚阳通科技有限公司 超结器件及其制造方法
CN111200010B (zh) * 2018-11-20 2023-09-29 深圳尚阳通科技股份有限公司 超结器件及其制造方法
CN111799323A (zh) * 2020-07-21 2020-10-20 苏州华太电子技术有限公司 超级结绝缘栅双极型晶体管结构及其制作方法
CN111799323B (zh) * 2020-07-21 2024-06-25 苏州华太电子技术股份有限公司 超级结绝缘栅双极型晶体管结构及其制作方法

Similar Documents

Publication Publication Date Title
JP3988262B2 (ja) 縦型超接合半導体素子およびその製造方法
CN101308848B (zh) 半导体器件
CN103828058A (zh) 包括垂直半导体元件的半导体器件
CN105580139A (zh) 半导体装置
CN104254920A (zh) 半导体装置及半导体装置的制造方法
CN103000665A (zh) 超级结器件及制造方法
CN104051540A (zh) 超级结器件及其制造方法
CN108258031A (zh) 超级结及其制造方法
CN109686781A (zh) 一种多次外延的超结器件制作方法
CN112864219A (zh) 超结器件及其制造方法
JP4844371B2 (ja) 縦型超接合半導体素子
CN106684128B (zh) 平面栅沟槽型超级结器件及其制造方法
CN105977285A (zh) 半导体器件及其制造方法
JP2017022185A (ja) 半導体装置及びその製造方法
CN104779296A (zh) 一种非对称超结mosfet结构及其制作方法
CN105633153A (zh) 超级结半导体器件及其形成方法
CN107799581A (zh) 沟槽型超级结及其制造方法
CN104124276B (zh) 一种超级结器件及其制作方法
CN104037206B (zh) 超级结器件及制造方法
CN111341828A (zh) 超结结构及其制造方法
JP2018061055A (ja) 半導体装置
CN104183626A (zh) 超结半导体器件的终端结构及其制造方法
CN109713038A (zh) 一种超级结器件及制造方法
CN103094124A (zh) 高压结型场效应管的结构及制造方法
JP2017055102A (ja) トレンチゲート型半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180706