CN204289463U - 超级结半导体器件 - Google Patents

Abstract

本实用新型公开了一种超级结半导体器件。该超级结半导体器件包括：半导体衬底；位于半导体衬底之上的埋层，埋层包括交替排列的、沿第一方向延伸的多个P型条状埋区和多个N型条状埋区；位于埋层之上的超级结器件层，超级结器件层底部包括交替排列的、沿第二方向延伸的多个P型条状掺杂区和多个N型条状掺杂区，其中第一方向与第二方向相交。本实用新型的超级结半导体器件具有耐压性能好、结构简单、制造成本低等优点。

Description

超级结半导体器件

技术领域

本实用新型涉及半导体器件制造技术领域，具体涉及一种超级结半导体器件。

背景技术

VDMOS(vertical double-diffusion metal-oxide-semiconductor,垂直双扩散金属氧化物半导体结构)器件是新一代功率半导体器件，在电力电子领域得到了广泛的应用。

图1为传统的功率VDMOS器件的元胞示意图，其中：N型外延层通过背面电极引出，作为漏电极（Drain）；P型阱区（P-body）通过表面P+、N+引出，作为源电极（Source）；P型阱区之间的外延层上设有栅电极，与N型外延层间有绝缘介质间隔。器件工作截止态时，源极接地，漏极加正电压，所加电压主要由P-body和N外延层形成的PN结承担；随着所加电压的增大，电场随之升高；当电场最高点达到击穿电压Ec时，器件就发生击穿。图2为图1所示器件击穿时沿a-c处的电场分布。由半导体物理可知，电压为电场的积分，因此，图2中的阴影部分的面积就是击穿电压的值。

为了提高功率VDMOS器件的耐压性能，技术人员提出了一种具有超极结结构的功率VDMOS器件。图3为具有超极结结构的功率VDMOS器件的元胞结构示意图。超级结结构形成于器件的漂移层内。该漂移层内包括N型导电类型柱（简称“N柱”）和P型导电类型柱（简称“P柱”），N柱和P柱交替邻接设置而成的多个P-N柱对形成超结结构。N柱具有N导电类型杂质，P柱具有P导电类型杂质，而且，N柱的杂质量与P柱的杂质量保持一致。当具有超结结构的器件反向截止时，超结结构中的N柱和P柱分别被耗尽，耗尽层从每个N柱和P柱间的P-N结界面延伸，由于N柱内的杂质量与P柱内的杂质量相等，因此耗尽层延伸并完全耗尽N柱与P柱，从而支持器件耐压。由于交替邻接排列的P柱和N柱能够形成电场平衡，可以降低掺外延杂浓度，即器件的导通电阻极大减小。在理论上的理想情况下，其击穿时沿a-b-c处的电场分布如图4所示。显然地，图4中阴影部分的面积明显大于图2中的阴影部分的面积，这说明增设了超级结结构之后提高了器件的击穿电压值。因此，具有超结结构的半导体功率器件具有高耐压和低导通电阻的电学特性。

由上可知，超级结器件的击穿电压主要由形成电场平衡的P柱和N柱的深度决定。但现有技术中欲形成较深的P柱和N柱，其工艺过程中的一致性和稳定性较难控制，并且制造成本昂贵，不利于产品性价比的提高。

实用新型内容

本实用新型旨在至少在一定程度上解决如何低成本地、通过形成P柱或N柱来提高器件击穿电压的技术问题。为此，本实用新型的目的在于提出一种具有埋层结构的超级结半导体器件。

根据本实用新型实施例的超级结半导体器件，可以包括：半导体衬底；位于所述半导体衬底之上的埋层，所述埋层包括交替排列的、沿第一方向延伸的多个P型条状埋区和多个N型条状埋区；位于所述埋层之上的超级结器件层，所述超级结器件层底部包括交替排列的、沿第二方向延伸的多个P型条状掺杂区和多个N型条状掺杂区，其中所述第一方向与所述第二方向相交；位于所述超级结器件层之上的钝化层，所述钝化层覆盖所述超级结器件层的上表面。

根据本实用新型实施例的超级结半导体器件中，通过增设具有交替邻接的P型条状埋区和N型条状埋区的埋层，相当于对原本的超级结器件层中的P型条状掺杂区和N型条状掺杂区进行了局部的纵向延伸，整个器件中的P柱和N柱的厚度增加，从而提高了整个器件的耐压性能。该超级结器件还具有结构简单，制造成本低等优点。

另外，根据本实用新型上述实施例的超级结半导体器件还可以具有如下附加的技术特征：

在本实用新型的一个实施例中，所述第一方向与所述第二方向垂直。

在本实用新型的一个实施例中，所述P型条状埋区或所述N型条状埋区的深度与宽度的比值不超过10。

在本实用新型的一个实施例中，所述多个P型条状埋区的厚度、所述多个N型条状埋区的厚度均与所述埋层厚度相等。

附图说明

图1 为传统的普通功率VDMOS器件的元胞结构示意图。

图2为图1所示器件击穿时沿图1结构中a-c处的电场分布示意图。

图3为现有的具有超级结结构的功率VDMOS器件的元胞结构示意图。

图4为图3所示器件在理论情况下其击穿时沿图3结构中a-b-c处的电场分布示意图。

图5为具体实施示例一本实用新型沟槽栅型MOSFET器件的三维结构示意图。

图6为如图5所示器件的A-A’剖面示意图。

图7为如图5所示器件的B-B’剖面示意图。

图8为具体实施示例二本实用新型平面栅型MOSFET器件的三维结构示意图。

图9为如图8所示器件C-C’的剖面示意图。

图10为如图8所示器件D-D’的剖面示意图。

具体实施方式

下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本实用新型，而不能理解为对本实用新型的限制。

本实用新型第一方面提出一种超级结半导体器件，可以包括：半导体衬底1、位于半导体衬底1之上的埋层2，以及位于埋层2之上的超级结器件层3。埋层2包括交替排列的、沿第一方向延伸的多个P型条状埋区和多个N型条状埋区，P型条状埋区和N型条状埋区的掺杂浓度基本一致（指掺杂浓度在同一数量级）。超级结器件层3底部包括交替排列的、沿第二方向延伸的多个P型条状掺杂区和多个N型条状掺杂区，P型条状掺杂区和N型条状掺杂区的掺杂浓度基本一致。需要说明的是，第一方向与第二方向相交，是出于电场扩展的需要，以保证埋层2中的P型条状埋区和超级结器件层3中的P型条状掺杂区能够局部相互接触，埋层2中的N型条状埋区和超级结器件层3中的N型条状掺杂区也能够局部相互接触，同时还能使超级结器件中的电场均匀分布。需要说明的是，超级结器件层3中除了底部的超级结结构之外，通常还包括超级结结构上方的器件结构和终端结构，例如位于所述超级结器件层之上的钝化层，所述钝化层覆盖所述超级结器件层的上表面，通过在所述超级结器件层之上设置钝化层，可以防止外界环境（例如有毒气体、强酸、强咸等）对超级结器件层的侵蚀。本领域技术人员能够根据实际情况灵活设计该器件结构和终端结构，相关细节本文不赘述。

为使本领域技术人员更好地理解，下面申请人结合图5-图10介绍两个具体实施示例来进一步说明本实用新型的超级结器件。

图5为具体实施示例一本实用新型沟槽栅型MOSFET器件的三维结构示意图。图6为如图5所示器件的A-A’剖面示意图。图7为如图5所示器件的B-B’剖面示意图。如图5-图7所示，该实施示例一的器件结构中，垂直方向分为半导体衬底1、埋层2和超级结器件层3。半导体衬底1是典型的N+硅衬底，其厚度约为20-25mils，电阻率约为0.005-0.01Ω·cm。埋层2中具有超结结构（交替邻接的P柱和N柱），其中P型条状埋区（相当于P柱）和N型条状埋区（相当于N柱）沿第一方向延伸，二者交替排列分布且彼此邻接。超级结器件层3中底部也具有超结结构（交替邻接的P柱和N柱），其中P型条状掺杂区（相当于P柱）和N型条状掺杂区（相当于N柱）沿第二方向延伸，二者交替排列分布且彼此邻接。第一方向与第二方向交叉。超级结器件层3中还包括源区、阱区、栅氧层、沟槽栅等结构。

图8为具体实施示例二本实用新型平面栅型MOSFET器件的三维结构示意图。图9为如图8所示器件C-C’的剖面示意图。图10为如图8所示器件D-D’的剖面示意图。如图8-图10所示，该实施示例二的器件结构中，垂直方向分为半导体衬底1、埋层2和超级结器件层3。半导体衬底1是典型的N+硅衬底，其厚度约为20-25mils，电阻率约为0.005-0.01Ω·cm。埋层2中具有超结结构（交替邻接的P柱和N柱），其中P型条状埋区（相当于P柱）和N型条状埋区（相当于N柱）沿第一方向延伸，二者交替排列分布且彼此邻接。超级结器件层3中底部也具有超结结构（交替邻接的P柱和N柱），其中P型条状掺杂区（相当于P柱）和N型条状掺杂区（相当于N柱）沿第二方向延伸，二者交替排列分布且彼此邻接。第一方向与第二方向交叉。超级结器件层3中还包括源区、阱区、栅氧层、平面栅等结构。

由上可知，根据本实用新型实施例的超级结器件，通过增设具有交替邻接的P型条状埋区和N型条状埋区的埋层，相当于对原本的超级结器件层中的P型条状掺杂区和N型条状掺杂区进行了局部的纵向延伸，整个器件中的P柱和N柱的厚度增加，从而提高了整个器件的耐压性能。该超级结器件还具有结构简单，制造成本低等优点。

在本实用新型的一个实施例中，第一方向可以与第二方向垂直。该情况下能够确保P型条状埋区与P型条状掺杂区有一定的接触面积，同时N型条状埋区与N型条状掺杂区有一定的接触面积。

在本实用新型的一个实施例中，P型条状埋区或N型条状埋区的深度与宽度的比值不超过10。例如，宽度约为5um，深度约为45um。该尺寸范围下，本实用新型的工艺过程中的一致性和稳定性较易于实现。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、 “示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本实用新型的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本实用新型的实施例所属技术领域的技术人员所理解。

尽管上面已经示出和描述了本实用新型的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本实用新型的限制，本领域的普通技术人员在本实用新型的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (4)

1.一种超级结半导体器件，其特征在于，包括：

半导体衬底；

位于所述半导体衬底之上的埋层，所述埋层包括交替排列的、沿第一方向延伸的多个P型条状埋区和多个N型条状埋区；

位于所述埋层之上的超级结器件层，所述超级结器件层底部包括交替排列的、沿第二方向延伸的多个P型条状掺杂区和多个N型条状掺杂区，其中所述第一方向与所述第二方向相交；

位于所述超级结器件层之上的钝化层，所述钝化层覆盖所述超级结器件层的上表面。

2.根据权利要求1所述的超级结半导体器件，其特征在于，所述第一方向与所述第二方向垂直。

3.根据权利要求1所述的超级结半导体器件，其特征在于，所述P型条状埋区或所述N型条状埋区的深度与宽度的比值不超过10。

4.根据权利要求1所述的超级结半导体器件，其特征在于，所述多个P型条状埋区的厚度、所述多个N型条状埋区的厚度均与所述埋层厚度相等。