CN104051437B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN104051437B
CN104051437B CN201410094909.8A CN201410094909A CN104051437B CN 104051437 B CN104051437 B CN 104051437B CN 201410094909 A CN201410094909 A CN 201410094909A CN 104051437 B CN104051437 B CN 104051437B
Authority
CN
China
Prior art keywords
chip
capacitive couplings
semiconductor devices
antenna
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410094909.8A
Other languages
English (en)
Other versions
CN104051437A (zh
Inventor
M.克努德森
T.迈尔
S.马鲁塔姆图
A.沃尔特
G.赛德曼
P.赫雷罗
P.贾埃维南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel IP Corp
Original Assignee
Intel IP Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel IP Corp filed Critical Intel IP Corp
Publication of CN104051437A publication Critical patent/CN104051437A/zh
Application granted granted Critical
Publication of CN104051437B publication Critical patent/CN104051437B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0414—Substantially flat resonant element parallel to ground plane, e.g. patch antenna in a stacked or folded configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0421—Substantially flat resonant element parallel to ground plane, e.g. patch antenna with a shorting wall or a shorting pin at one end of the element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6688—Mixed frequency adaptations, i.e. for operation at different frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10252—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明涉及半导体器件。一种半导体器件可以包括：芯片；至少部分地围绕所述芯片并且具有配置成接收第一电容性耦合结构的接收区的芯片封装结构；布置在所述接收区中的第一电容性耦合结构；以及布置在所述第一电容性耦合结构之上并且电容性地耦合到所述第一电容性耦合结构的第二电容性耦合结构。

Description

半导体器件
技术领域
各种方面涉及半导体器件。
背景技术
可以根据带宽准则、尺寸准则和/或效率准则来设计天线。用于天线的设计准则例如可以是互相关联的。例如，天线的特定尺寸可以对可以通过天线来实现的最大带宽和/或效率设定限制。
即使天线可以被设计成满足特定准则，也可能存在例如可能负面地影响天线的性能的因素。例如，天线可以被设计成满足效率准则。然而，电阻性和/或介电损耗可以在天线中和/或在连接(例如电力地和/或电容性地连接)到天线的部件中发生，从而减少天线的效率。因此，天线可能无法实现它被设计针对的效率准则。可能期望最小化天线中的电阻性和/或介电损耗，并且因此提高天线的效率。
发明内容
提供了一种半导体器件，其可以包括：芯片；至少部分地围绕所述芯片并且具有配置成接收第一电容性耦合结构的接收区的芯片封装结构；布置在所述接收区中的第一电容性耦合结构；以及布置在所述第一电容性耦合结构之上并且电容性地耦合到所述第一电容性耦合结构的第二电容性耦合结构。
此外，提供了一种半导体器件，其可以包括：芯片；布置在所述芯片之上并且电力地耦合到所述芯片的第一电容性耦合结构；至少部分地围绕所述芯片和所述第一电容性耦合结构的芯片封装结构；以及布置在所述芯片封装结构外并且电容性地耦合到所述第一电容性耦合结构的第二电容性耦合结构。
此外，提供了一种半导体器件，其可以包括：第一芯片；至少部分地围绕所述第一芯片并且具有配置成接收第一天线耦合元件的第一接收区的第一芯片封装结构；布置在所述第一接收区中的第一天线耦合元件；布置在所述第一天线耦合元件之上并且电容性地耦合到所述第一天线耦合元件的第一天线；第二芯片；至少部分地围绕所述第二芯片并且具有配置成接收第二天线耦合元件的第二接收区的第二芯片封装结构；布置在所述第二接收区中的第二天线耦合元件；布置在所述第二天线耦合元件之上并且电容性地耦合到所述第二天线耦合元件的第二天线；以及电力地耦合到所述第一芯片和所述第二芯片的第三芯片。
附图说明
在图中，同样的附图标记通常遍及所有不同的视图指代相同的部分。图未必按比例绘制，重点替代地通常被放在举例说明本发明的原理之上。在以下描述中，参考以下图来描述本发明的各个方面，在图中：
图1示出了包括芯片和天线的通信设备。
图2A至图2C示出了包括芯片、天线以及可以电力地将芯片和天线耦合到彼此的电连接的各种布置。
图3A和图3B示出了半导体器件的各种横截面视图。
图4A和图4B示出了耦合板的各种视图。
图5A和图5B示出了半导体器件的各种平面视图。
图6示出了包括测试探针的半导体器件的横截面视图。
图7示出了包括气隙的半导体器件的横截面视图。
图8A和图8B示出了半导体器件的各种视图，其中半导体器件的芯片可以包括放大器、收发器以及调谐器中的至少一个。
图9示出了包括第一芯片、第二芯片、第三芯片、多个第一电容性耦合结构以及多个第二电容性耦合结构的半导体器件的平面视图。
图10示出了配置为嵌入式晶片级球栅阵列(eWLB)封装的半导体器件。
图11示出了包括布置在屏蔽结构与第一电容性耦合结构之间的介电层的半导体器件。
图12示出了包括在芯片封装结构的侧面处形成的屏蔽结构的半导体器件。
图13示出了包括介电层和在该介电层的侧面处形成的屏蔽结构的半导体器件。
图14示出了包括介电层、屏蔽结构以及第一电容性耦合结构的半导体器件，其中屏蔽结构可以被形成在介电层的侧面处，并且其中第一电容性耦合结构可以被形成在介电层的另一侧处。
图15示出了包括在芯片封装结构一侧之上形成的屏蔽结构的半导体器件，其中介电层被布置在芯片封装结构与屏蔽结构之间。
图16A和图16B示出了图示出可以利用图3A至图15中所示出的半导体器件中的任何一个或其任何组合获得的损耗减少的图表。
具体实施方式
以下具体描述参考附图，附图通过图示的方式示出了其中可以实践本发明的特定细节和方面。这些方面被足够详细地描述以使本领域的技术人员能够实践本发明。在不背离本发明的范围的情况下，可以利用其他方面并且可以做出结构上的、逻辑上的以及电气改变。各种方面未必是相互排斥的，因为一些方面能够与一个或多个其他方面组合以形成新的方面。针对结构或设备描述了各个方面，并且针对方法描述了各个方面。可以理解的是，关于结构或设备所描述的一个或多个(例如所有)方面可以同样地适用于方法，并且反之亦然。
词“示例性”在本文中被用来意指“用作示例、实例或图示”。在本文中描述为“示例性”的任何方面或设计未必被解释为优于其他方面或设计为优选的或有利的。
在本文中用来描述将特征例如层形成在侧面或表面“之上”的词“在…之上”可以被用来意味着特征例如层可以被形成“直接地在...上”，例如与所暗示的面或表面直接接触。在本文中用来描述将特征例如层形成在面或表面“之上”的词“在…之上”可以被用来意味着在一个或多个附加的层被布置在所暗示的面或表面与所形成的层之间情况下特征例如层可以被形成“间接地在”所暗示的面或表面“上”。
以同样的方式，在本文中被用来描述布置在另一个之上的特征例如“覆盖”面或表面的层的词“覆盖”可以被用来意味着该特征例如层可以被布置在所暗示的面或表面之上并且与其直接接触。在本文中被用来描述布置在另一个之上的特征例如“覆盖”面或表面的层的词“覆盖”可以被用来意味着在一个或多个附加的层被布置在所暗示的面或表面与覆盖层之间情况下特征例如层可以被布置在所暗示的面或表面之上并且与其间接接触。
在本文中用来描述特征被连接到至少一个其他暗示的特征的术语“被耦合”和/或“电力地耦合”和/或“被连接”和/或“电力地连接”不意在意味着特征和至少一个其他暗示的特征必须被直接地耦合或者连接在一起；可以在特征与至少一个其他暗示的特征之间提供中间特征。
诸如例如“上部”、“下部”、“顶部”、“底部”、“左手”、“右手”等之类的方向术语可以参考正被描述的(一个或多个)图的定向来使用。因为(一个或多个)图的部件可以被定位在许多不同的定向上，所以方向术语是用于图示的目的而决不是限制性的。应当理解的是，在不背离本发明的范围的情况下可以做出结构上的或逻辑上的改变。
图1示出了包括芯片102和天线104的通信设备100。
通信设备100可以包括或者可以是无线通信设备、电话(例如移动电话)、手持计算设备(例如个人数字助理(PDA))、媒体播放设备、便携式游戏设备、个人计算机以及膝上型计算机中的至少一个，但是其他通信设备同样可以是可能的。
通信设备100 (例如无线通信设备)可以包括天线104 (例如至少一个天线)，所述天线104可以被配置成传送和/或接收信号106 (例如无线信号)。在图1中，信号106的传送可以由箭头108a来指示，并且信号106的接收可以由箭头108b来指示。
信号106 (例如在天线104上传送的和/或接收的)可以包括或者可以是语音数据、视频数据、音频数据、多媒体数据、控制信息中的至少一个，但是其他信号同样也许是可能的。
信号106在天线104上的传送和/或接收例如可以由芯片102来控制，所述芯片102例如可以经由天线104与芯片102之间的导电连接被耦合(例如电力地耦合)到天线104。
芯片102可以包括收发器和放大器(例如功率放大器)。可选地，芯片102可以附加地包括调谐器(例如天线调谐器)。收发器可以被配置成控制信号106在天线104上的传送和/或接收。例如，收发器可以包括或者可以是三频通用移动电信系统(UMTS)收发器、四频全球移动通信系统(GSM)收发器、无线局域网(WLAN)收发器、全球定位系统(GPS)收发器以及手持数字视频广播(DVB-H)收发器中的至少一个，但是其他类型的收发器同样也许是可能的。调谐器(例如天线调谐器)可以被配置成调谐通过其信号106可以被传送和/或接收的频率或频带。放大器(例如功率放大器)可以被配置成改变(例如放大和/或衰减)信号106的功率，例如，以便满足传送和/或接收要求。
天线104的设计参数可以包括或者可以是通过其信号106可以在天线104上被传送和/或接收的频率或频带。例如，天线104可以被设计成最大化可以被用来传送和/或接收信号106的频率和/或频带的数目。所用频率或频带的数目还可以被称为“天线104的带宽”。因此，天线104的设计参数可以是天线104的带宽的最大化。
通信设备100的天线104的设计参数可以包括或者可以是天线104的效率。天线104的效率例如可以是提供给天线104的信号106中有多少能量被天线104传送(例如辐射)的量度。例如，如图1中所示，(例如由芯片102)提供给天线104的信号106的能量可以被表示为E_总。能量E_总的至少一部分可以被天线104传送(例如辐射)。这可以在图1中被指示为E_辐射的。能量E_总的至少一部分可以被天线104反射(例如回到芯片102)。这可以在图1中被指示为E_反射的。例如，能量E_总的至少一部分可以被天线104反射(例如回到芯片102)，以防天线104被阻塞(例如被对象，例如通信设备100的用户，例如通信设备100的用户的手)。通过另一示例的方式，通信设备100的材料和/或通信设备100的部件例如可以引起天线104在频率上移位，这例如可以引起信号106的能量E_总的至少一部分反射回到芯片102。
可能未被反射和/或传送(例如辐射)的能量可以被天线104 (例如天线104的材料)和/或通信设备100的一个或多个其他零件或部件(例如通信设备100的一个或多个其他零件或部件的材料)吸收。吸收能量在图1中未被指示。天线104的效率例如可以通过E_辐射的与E_总的比值(例如E_辐射的:E_总)来量化，例如表达为百分比。换句话说，天线104的效率例如可以被确定为分数E_辐射的/E_总，例如表达为百分比。因此，天线104的设计参数可以是天线104的效率的最大化。这可能类似于在天线104中(例如在天线104的材料中)和/或在通信设备100的一个或多个其他零件或部件中(例如在通信设备100的一个或多个其他零件或部件的材料中)的损耗(例如能量损耗)的最小化。
100%的效率可能要求在通信设备100中使用无损耗的材料(即不产生损耗(例如能量损耗)的材料)。这可能不是能实现的。然而用于通信设备100和/或用于通信设备100的部件的材料的明智选择可以减少损耗(例如能量损耗)。例如，在可以接近于天线104的通信设备100的部件中使用的材料的明智选择可以减少损耗(例如能量损耗)。这样的部件可以包括但不限于与天线104的电连接、天线板的材料、通信设备100的机架的材料、油漆的材料、电池的材料、扬声器的材料、PCB的材料、装饰零件的材料以及铰链的材料。
通信设备100的天线104的设计参数可以包括或者可以是天线104的尺寸。天线104的尺寸例如可以包括或者可以是天线104的维度，例如天线104的长度和/或宽度和/或厚度。例如，天线104的设计参数可以是天线104的尺寸上的最小化。
天线104的尺寸例如可能与天线104的带宽和/或效率相关。例如，具有更大尺寸(例如更大长度和/或宽度)的天线104例如可以被配置成在更宽范围的频率或频带之上传送和/或接收信号106。换句话说，更大天线104 (例如具有更大长度和/或宽度)可以具有更大带宽。
通过另一示例的方式，具有更大尺寸(例如更大长度和/或宽度)的天线104例如可以被配置成在传送(例如辐射)提供(例如通过收发器102)给天线104的信号106的能量E_总时更高效。换句话说，具有更大尺寸的天线104例如可以具有更大效率。
通过又一个示例的方式，天线104的尺寸可以是基于天线104的效率和带宽之间的权衡的。例如，天线104的特定尺寸可能对可以通过天线104来实现的最大带宽和/或效率设定限制。
因此，天线104的设计可以至少取决于天线104的尺寸以及通信设备100的和/或通信设备100的部件的材料。
一个或多个集成天线在现代通信系统(例如无线电通信网络)中的使用已使得天线104的设计变得更困难。例如，集成天线可以由金属(例如低成本金属)制造，所述金属可以在信号106中引发损耗(例如能量损耗)，从而降低天线104的效率。通过另一示例的方式，可能要求集成天线在尺寸上为小的，从而降低天线104的效率和带宽。这通过不断提高对更高数据速率和/或更高带宽(例如在多媒体应用中)的需求而被加重。
可调谐天线可以被用来克服为具有小尺寸的天线104获得大带宽的局限性。可调谐天线可以具有较小的瞬时带宽。然而，可调谐天线也许能调谐到多个频率。换句话说，可调谐天线也许能转移其操作频率。因此，可调谐天线也许能经由调谐来覆盖各式各样的频率或频带，从而提高天线104的带宽。
例如，智能天线前端(SAFE)计划提出了调谐具有窄带的天线104以便覆盖由例如无线电通信网络(例如UMTS网络)所要求的所有频率或频带。具有窄带的天线104可以具有高Q因数(质量因数)。此外窄带天线104的调谐可以使用具有高Q因数的可调谐电路元件来执行。窄带天线104和/或高Q可调谐电路元件的高Q性质可以提供滤波，所述滤波可以使得有可能减少RF(射频)滤波要求。
图2A至图2C示出了包括芯片102、天线104以及可以电力地将芯片102和天线104耦合到彼此的电连接的各种布置。
图2A至图2C中所示出的天线104可以包括或可以是可调谐天线。图2A至图2C中所示出的天线104可以包括或者可以是具有窄带和/或高Q因数的天线。
如图2A中所示，布置200可以包括载体299 (例如印刷电路板(PCB))。例如借助于至少一个互连(未在图2A中示出)，芯片102和天线104可以被附连到载体299 (例如PCB)。
布置200可以包括可以被配置成耦合(例如电容性地耦合)到天线104的天线耦合器104-C。芯片102可以借助于至少一个通孔202和至少一个导电轨道(track) 204被电力地连接到天线耦合器104-C。例如可以在载体299 (例如PCB)中形成至少一个通孔202，如图2A中所示。例如可以在载体299 (例如PCB)的表面(例如顶部和/或底部表面)处形成至少一个导电轨道204。在其中载体299可以包括或者可以是PCB的示例中，至少一个导电轨道204可以是PCB轨道。
布置200可以包括至少一个测试连接器208，所述测试连接器208例如可以将测试接口提供给芯片102、天线耦合器104-C以及天线104 (例如借助于天线耦合器104-C与天线104之间的电容性耦合)。至少一个测试连接器208可以包括或者可以是同轴连接器。至少一个测试连接器208可以被耦合(例如电力地耦合)到例如可以被与测试相结合地使用的开关(例如机械开关)。至少一个测试连接器208可以借助于至少一个通孔202和至少一个导电轨道204而被电力地连接到芯片102和天线耦合器104-C中的每一个。
如上面所描述的那样，天线104可以包括或者可以是具有窄带和/或高Q因数的天线。然而，随着天线104的Q因数提高，在天线104中流动的电流可以增加。此外，在可以被连接到天线104的部件中流动的电流可以增加。例如，在至少一个通孔202、至少一个导电轨道204以及天线耦合器104-C中流动的电流可以随着天线104的Q因数提高而增加。因此，可能存在可以在图2A中所示出的布置200中招致的损耗(例如电阻性损耗和/或介电损耗)。因此，天线104的效率可能降低。
虽然也许可以通过选取具有低损耗角正切的材料来最小化天线耦合器104-C中的损耗(例如电阻性损耗和/或介电损耗)，但是芯片102与天线耦合器104-C之间的电连接可以包括至少一个通孔202和至少一个导电轨道204。至少一个通孔202和至少一个导电轨道204例如可以包括或者可以由可能招致高损耗(例如电阻性损耗)的低成本材料(例如焊料)构成。此外，因为至少一个测试连接器208可以借助于例如电连接(例如同轴连接)来提供测试接口，所以另外的损耗(例如电阻性损耗)可以是由至少一个测试连接器208招致的。
如上面所描述的那样，芯片102可以包括收发器和放大器(例如功率放大器)，并且可能包括调谐器(例如天线调谐器)。换句话说，收发器、放大器(以及可选地调谐器)可以全部被包括在单个芯片中。可替换地，前述部件中的一个或多个可以被包括在单独的芯片中，如图2B和图2C中所示。
图2B示出了包括第一芯片102-1并且进一步包括第二芯片102-2的布置201，所述第一芯片102-1包括放大器(例如功率放大器)，所述第二芯片102-2包括收发器。
如图2B中所示，第一芯片(放大器) 102-1和第二芯片(收发器) 102-2可以经由至少一个通孔212和至少一个导电轨道214而被电力地连接到彼此。因此，另外的损耗(例如电阻性损耗)可以是由第一芯片(放大器) 102-1与第二芯片(收发器) 102-2之间的电连接招致的。
图2C示出了包括包括放大器(例如功率放大器)的第一芯片102-1、包括收发器的第二芯片102-2以及包括调谐器的第三芯片102-3的布置203。
如图2C中所示，可以存在更大数目的在第一芯片(放大器) 102-1(例如功率放大器)、第二芯片(收发器) 102-2以及第三芯片(调谐器) 102-3之间提供的电连接。因此，另外的损耗(例如电阻性损耗)可以是由这些电连接招致的。
鉴于上面提到的图2A至图2C中所示出的布置的特征，可以标识以下需要：
可能存在基本上减少或者消除天线中的电阻性和/或介电损耗的需要。
可能存在基本上减少或者消除天线耦合器中的电阻性和/或介电损耗的需要。
可能存在基本上减少或者消除天线与天线耦合器之间的耦合中的电阻性和/或介电损耗的需要。
可能存在基本上减少或者消除芯片与天线耦合器之间的耦合中的电阻性和/或介电损耗的需要。
可能存在基本上减少或者消除芯片与天线之间的耦合中的电阻性和/或介电损耗的需要。
可能存在基本上减少或者消除测试接口中的电阻性和/或介电损耗的需要。
可能存在基本上减少测试天线耦合器和/或芯片的成本的需要。
可能存在提高天线的效率的需要。
前述需要中的一个或多个例如可以由图3中所示出的半导体器件来满足。
图3A示出了半导体器件300的横截面视图。
半导体器件300可以包括芯片302、芯片封装结构304、第一电容性耦合结构306-1以及第二电容性耦合结构306-2。
一个芯片302作为示例被示出，然而芯片302的数目可以大于一，并且例如可以是二、三、四、五等。例如，半导体器件300可以包括多个芯片302，所述多个芯片302例如可以被布置为横向地彼此相邻和/或布置在其中所述多个芯片302中的一个芯片可以被堆叠在所述多个芯片302中的另一芯片上的堆叠中。
图3中所示出的芯片302例如可以用图1中所示出的芯片102或者用图2A至图2C中所示出的芯片102-1、102-2、102-3中的一个来标识。
芯片302 (或管芯)可以包括或者可以是用于在通信应用中使用的芯片(或管芯)。例如，芯片302可以是用于在通信系统例如无线电通信网络中使用的芯片(或者管芯)。
芯片302可以包括或者可以是收发器、放大器(例如功率放大器)以及调谐器(例如天线调谐器)中的至少一个。可以被包括在芯片302中的收发器可以被配置成控制信号在通信系统例如无线通信网络中的传送和/或接收。可以被包括在芯片302中的放大器可以被配置成放大例如可以在通信系统例如无线通信网络中传送和/或接收的信号(例如信号的振幅和/或功率)。可以被包括在芯片302中的调谐器可以被配置成选择(例如调谐到)例如可以被用来在通信系统例如无线电通信网络中传送和/或接收信号的频率和/或频带。芯片302可以包括无源部件(例如电阻器和/或电容器和/或电感器)。
芯片302可以包括半导体衬底，所述半导体衬底可以包括或者可以由半导体材料构成。半导体材料可以包括或者可以是选自一组材料的至少一个材料，所述组包括：硅、锗、氮化镓、砷化镓以及碳化硅，但是其他材料同样也许是可能的。
芯片302可以具有第一面302a和在第一面302a对面的第二面302b。芯片302可以进一步包括至少一个侧壁302c。芯片302的第一面302a和第二面302b分别可以包括或者可以是芯片302的正面和背面。通过另一示例的方式，芯片302的第一面302a可以包括或者可以是芯片302的有源面。通过仍然另一示例的方式，芯片302的第一面302a和第二面302b分别可以包括或者可以是芯片302的底部表面和顶部表面。
芯片302可以被布置在载体399之上(例如布置在其上)。例如，在图3A中所示出的半导体器件300中，芯片302的第一面302a (例如正面)可以面向载体399。载体399例如可以用图2A至图2C中所示出的载体299来标识。载体399例如可以包括或者可以是印刷电路板(PCB)。
半导体器件300可以包括芯片封装结构304。
芯片封装结构304可以具有第一面304a和在第一面304a对面的第二面304b。芯片封装结构304的第一面304a和第二面304b例如可以是芯片封装结构300的外面，如图3A中所示。芯片封装结构304的第一面304a例如可以是芯片封装结构304的正面。芯片封装结构304的第二面304b例如可以是芯片封装结构304的背面。
芯片封装结构304的第二面304b可以背朝芯片302，如图3A中所示。例如，芯片封装结构304的第二面304b可以在与芯片302的第二面302b (例如背面)相同的方向上面向。例如，如图3A中所示，芯片封装结构304的第二面304b和芯片302的第二面302b (例如背面)可以背朝芯片302的第一面302a。芯片封装结构304的第一面304a可以至少基本上与芯片302的第一面302a (例如正面)齐平。换句话说，芯片封装结构304的第一面304a和芯片302的第一面302a可以形成半导体器件300的至少基本上平的表面，如图3A中所示。可替换地，芯片封装结构304可以至少部分地覆盖芯片302的第一面302a (例如正面)。
芯片封装结构304可以至少部分地灌封（encapsulate）芯片302。换句话说，芯片封装结构304可以至少部分地围绕芯片302。例如，在图3A中所示出的半导体器件300中，芯片封装结构304可以从至少一个侧壁302c (例如从所有侧壁302c)和第二面302b包封芯片302。在另一示例(例如其中芯片封装结构304可以覆盖芯片302的第一面302a (例如正面))中，芯片封装结构304可以从至少一个侧壁302c (例如从所有侧壁302c)、第一面302a以及第二面302b包封芯片302。在这样的示例中，芯片封装结构304可以从所有面包封(例如完全地包封)芯片302。
芯片封装结构304可以包括或者可以由可以不同于芯片302的材料构成。芯片封装结构304可以包括或者可以由绝缘材料构成。芯片封装结构304可以包括或者可以由模制材料(即，例如借助于模制工艺可以被模制的材料)构成。例如，芯片封装结构304可以包括或者可以由模具化合物（mold compound）构成。通过另一示例的方式，芯片封装结构304可以包括或者可以由芯片封装材料(即，可以适合于封装和/或灌封芯片的材料)构成。
芯片封装结构304可以包括或者可以由选自一组材料的至少一个材料构成，所述组包括以下各项：塑料材料、陶瓷材料以及玻璃，但是其他材料同样可以是可能的。通过示例的方式，芯片封装结构304可以包括或者可以由塑料材料(例如，环氧树脂或混合物，例如热固性模制化合物，例如热塑性塑料，例如高纯度氟聚合物)构成，可能包括由可以适合于填料颗粒的硅石、橡胶、玻璃、陶瓷或其他材料制成的填料颗粒。
半导体器件300可以包括第一电容性耦合结构306-1。
芯片封装结构304可以包括接收区304-R，所述接收区304-R可以被配置成接收第一电容性耦合结构306-1。如图3A中所示，接收区304-R可以包括例如可以被布置在芯片302(例如芯片302的第二面302b)处(例如布置在其上或在其之上)的芯片封装结构304的至少一部分。例如，接收区304-R可以包括布置在芯片302的第二面302b (例如背面)与芯片封装结构304的第二面304b (例如背面)之间的芯片封装结构304的部分。
第一电容性耦合结构306-1可以被布置在芯片封装结构304的接收区304-R中。如上面所描述的那样，接收区304-R可以包括例如可以被布置在芯片302 (例如芯片302的第二面302b)处(例如布置在其上或在其之上)的芯片封装结构304的至少一部分。因此，第一电容性耦合结构306-1可以被布置在芯片302的第二面302b (例如背面)处或在其之上。
例如，在图3A中所示出的半导体器件300中，第一电容性耦合结构306-1可以包括部分306-1a，所述部分306-1a例如可以被布置在芯片封装结构304的部分中，所述芯片封装结构304的部分被布置在芯片302的第二面302b (例如背面)与芯片封装结构304的第二面304b之间。如图3A中所示，第一电容性耦合结构306-1可以包括例如可以被布置为靠近芯片302例如在芯片302的侧壁302c与芯片封装结构304的侧壁304e之间的部分306-1b，如图所示。
第一电容性耦合结构306-1可以被至少部分地嵌入在芯片封装结构304中(例如在芯片封装结构304的接收区304-R中)。例如，在图3A中所示出的半导体器件300中，在布置在芯片302的第二面302b (例如背面)与芯片封装结构304的第二面304b之间的芯片封装结构304的部分中布置的第一电容性耦合结构306-1的部分306-1a，以及靠近芯片例如在芯片302的侧壁302c与芯片封装结构304的侧壁304e之间布置的部分306-1b可以被完全地嵌入在芯片封装结构304中。在另一示例中，第一电容性耦合结构306-1的部分306-1a可以被布置在芯片封装结构304的第二表面304b处(例如在其上或在其之上)，并且靠近芯片302布置的部分306-1b可以被完全地嵌入在芯片封装结构304中。在这样的示例中，第一电容性耦合结构306-1可以被部分地嵌入在芯片封装结构304中(见下面的描述，例如关于图10至图15)。
第一电容性耦合结构306-1例如可以被耦合(例如电力地耦合)到芯片302。例如，第一电容性耦合结构306-1的部分306-1b可以被耦合(例如电力地耦合)到芯片302。
如上面所描述的那样，芯片302例如可以被配置用于在通信系统例如无线电通信网络中使用。在这样的示例中，芯片302可以包括触点(例如输出触点，例如，射频(RF)输出触点)，所述触点例如可以被耦合(例如电力地耦合)到第一电容性耦合结构306-1的部分306-1b，从而将第一电容性耦合结构306-1和芯片302耦合(例如电力地耦合)到彼此。
第一电容性耦合结构306-1例如可以被至少部分地嵌入在芯片封装结构304中，以便使得可以存在布置在第一电容性耦合结构306-1与芯片302之间的芯片封装结构304的一部分。例如，在图3A中所示出的半导体器件300中，可以存在布置在第一电容性耦合结构306-1的部分306-1a与芯片302的第二面302b (例如背面)之间的芯片封装结构304的一部分。换句话说，芯片302 (例如，芯片302的第二面302b，例如背面)和布置在芯片封装结构304的接收区304-R中的第一电容性耦合结构306-1 (例如第一电容性耦合结构306-1的部分306-1a)可以被彼此间隔开某距离G1，所述距离G1可以对应于布置在其间的芯片封装结构304的部分的厚度。距离G1例如可以在从约0.1 mm至约3 mm的范围内，例如在从约0.5 mm至约2 mm的范围内，例如约1 mm，但是其他距离同样也许是可能的。
第一电容性耦合结构306-1可以包括或者可以由选自一组导电材料的至少一个导电材料构成。例如，第一电容性耦合结构306-1可以包括或者可以由金属或金属合金构成。例如，第一电容性耦合结构306-1可以包括或者可以由铜或铜合金构成。通过另一示例的方式，第一电容性耦合结构306-1可以包括或者可以由铝或铝合金构成。
第一电容性耦合结构306-1可以包括或者可以是天线耦合元件(其还可以被称为“天线耦合器”)。换句话说，第一电容性耦合结构306-1可以包括或者可以是用于(例如借助于电容性耦合)耦合到天线的元件。例如，第一电容性耦合结构306-1可以用图2A至图2C中所示出的天线耦合器104-C来标识。
第一电容性耦合结构306-1可以包括或者可以是耦合板。例如，在图3A中所示出的半导体器件300中，第一电容性耦合结构306-1的部分306-1a可以包括或者可以是耦合板。该耦合板(例如第一电容性耦合结构306-1的部分306-1a)可以包括或者可以是金属板(例如铜和/或铝板)或金属合金板(例如铜合金和/或铝合金板)。
耦合板(例如第一电容性耦合结构306-1的部分306-1a)例如可以具有例如可能落入特定范围的值内的尺寸(例如维度，例如长度和/或宽度和/或厚度)。
图4A示出了例如可以用第一电容性耦合结构306-1的部分306-1a来标识的耦合板400的视图。
如图4A中所示，耦合板400可以具有可以在与芯片302的第二面302b平行的方向上被测量到的长度L1。耦合板400的长度L1例如可以是在从约0.5 mm至约5 mm的范围内，例如在从约1 mm至约3 mm的范围内，例如约2 mm，但是其他长度同样也许是可能的。
如图4A中所示，耦合板400可以具有可以在与芯片302的第二面302b平行并且与长度L1垂直的方向上被测量到的宽度W1。耦合板400的宽度W1例如可以是在从约0.5 mm至约5mm的范围内，例如在从约1 mm至约3 mm的范围内，例如约2 mm，但是其他宽度同样也许是可能的。
如图4A中所示，耦合板400可以具有可以在与长度L1和宽度W1垂直的方向上被测量到的厚度T1。耦合板400的厚度T1例如可以是在从约0.1 mm至约3 mm的范围内，例如在从约0.5 mm至约2 mm的范围内，例如约1 mm，但是其他厚度同样也许是可能的。
图3A中所示出的半导体器件300可以包括第二电容性耦合结构306-2。
第二电容性耦合结构306-2可以被布置在第一电容性耦合结构306-1之上。例如，在图3A中所示出的半导体器件300中，第二电容性耦合结构306-2可以包括例如可以被布置在第一电容性耦合结构306-1的部分306-1a之上的一部分306-2a。
在第二电容性耦合结构306-2与第一电容性耦合结构306-1之间可能存在电容性耦合。换句话说，第二电容性耦合结构306-2可以被电容性地耦合到第一电容性耦合结构306-1。例如，如图3A中所示，第二电容性耦合结构306-2的部分306-2a和第一电容性耦合结构306-1的部分306-1a例如可以用电容器的板来标识。因此，第二电容性耦合结构306-2的部分306-2a和第一电容性耦合结构306-1的部分306-1a可以被电容性地耦合到彼此。
第二电容性耦合结构306-2例如可以被布置在芯片封装结构304的第二面304b处(例如布置在其上或在其之上)，如图3A中所示。
第二电容性耦合结构306-2可以被附连到芯片封装结构304的第二面304b。例如借助于胶粘，第二电容性耦合结构306-2可以被附连到芯片封装结构304的第二面304b。换句话说，第二电容性耦合结构306-2可以被胶粘到芯片封装结构304的第二面304b。例如,在图3A中所示出的半导体器件300中，第二电容性耦合结构306-2的部分306-2a可以被胶粘到芯片封装结构304的第二面304b。可替换地，或者此外，例如借助于焊接，第二电容性耦合结构306-2可以被附连到芯片封装结构304的第二面304b。
例如，借助于例如可以被布置在芯片封装结构304的第二面304b处(例如布置在其上或在其之上)的弹性结构308 (例如至少一个弹力元件)，第二电容性耦合结构306-2可以被附连到芯片封装结构304的第二面304b。
图3B示出了包括弹性结构308的半导体器件301的横截面视图。
与图3A中相同的图3B中的附图标记表示与图3A中相同或类似的元件。因此，将不在这里再次详细地描述这些元件；参考上面的描述。
如图3B中所示，弹性结构308 (例如至少一个弹力元件)可以被附连到芯片封装结构304的第二面304b。弹性结构308 (例如至少一个弹力元件)例如可以被进一步附连到第二电容性耦合结构306-2。例如，在图3B中所示出的半导体器件301中，弹性结构308 (例如至少一个弹力元件)可以被附连到第二电容性耦合结构306-2的部分306-2a。因此，第二电容性耦合结构306-2 (例如第二电容性耦合结构306-2的部分306-2a)可以例如借助于弹性结构308 (例如至少一个弹力元件)而被附连到芯片封装结构304的第二面304b。
在图3B中所示出的半导体器件中，弹性结构308 (例如至少一个弹力元件)可以被附连到芯片封装结构304的第二面304b并且可以横向地在接收区304-R外。然而，在另一示例中，弹性结构308 (例如弹力元件)可以被附连到芯片封装结构304的第二面304b并且可以横向地在接收区304-R内。
如图3A和图3B中所示，芯片封装结构304、第一电容性耦合结构306-1以及第二电容性耦合结构306-2可以被布置为以便使得可以存在布置在第一电容性耦合结构306-1与第二电容性耦合结构306-2之间的芯片封装结构304的一部分。例如，在分别在图3A和图3B中所示出的半导体器件300和301中，芯片封装结构304的一部分可以被布置在第一电容性耦合结构306-1的部分306-1a与第二电容性耦合结构306-2的部分306-2a之间。
可以被布置在第一电容性耦合结构306-1与第二电容性耦合结构306-2之间的芯片封装结构304的部分可以具有厚度TC。例如，在图3A中所示出的半导体器件300中，第一电容性耦合结构306-1的部分306-1a和第二电容性耦合结构306-2的部分306-2a可以被可能至少基本上等于布置在第一电容性耦合结构306-1与第二电容性耦合结构306-2之间的芯片封装结构304的部分的厚度TC的距离分离。然而，在图3B中所示出的半导体器件301中，第一电容性耦合结构306-1的部分306-1a和第二电容性耦合结构306-2的部分306-2a可以被可能至少基本上等于布置在第二电容性耦合结构306-2与芯片封装结构304的第二面304b之间的弹性结构308 (例如弹力元件)的厚度TC和长度TR的和的距离分离。
布置在第一电容性耦合结构306-1与第二电容性耦合结构306-2之间的芯片封装结构304的部分的厚度TC可以是在从约0.1 mm至约3 mm的范围内，例如在从约0.5 mm至约2mm的范围内，例如约1 mm，但是其他厚度同样也许是可能的。换句话说，在图3A所示出的半导体器件300中，第一电容性耦合结构306-1的部分306-1a和第二电容性耦合结构306-2的部分306-2a可以被可以为在从约0.1 mm至约3 mm的范围内例如在从约0.5 mm至约2 mm的范围内例如约1 mm的距离分离，但是其他分离距离同样也许是可能的。
如关于图3B中所示出的半导体器件301上面所描述的那样，弹性结构308 (例如弹力元件)例如可以将第二电容性耦合结构306-2 (例如第二电容性耦合结构306-2的部分306-2b)附连到芯片封装结构304 (例如芯片封装结构304的第二面304b)。例如可以校准弹性结构308 (例如弹力元件)的长度TR以便使第一电容性耦合结构306-1 (例如第一电容性耦合结构306-1的部分306-1a)和第二电容性耦合结构306-2 (例如第二电容性耦合结构306-2的部分306-2a)分离期望的距离，所述期望的距离例如可以落入上面标识的距离范围中。
例如可以依照第一电容性耦合结构306-1与第二电容性耦合结构306-2之间的期望耦合特性来确定或者选择距离TC和/或TR。
第二电容性耦合结构306-2可以包括或者可以由选自一组导电材料的至少一个导电材料构成。例如，第二电容性耦合结构306-2可以包括或者可以由金属或金属合金构成。例如，第二电容性耦合结构306-2可以包括或者可以由铜或铜合金构成。通过另一示例的方式，第二电容性耦合结构306-2可以包括或者可以由铝或铝合金构成。
第二电容性耦合结构306-2可以包括或者可以是天线。例如，第二电容性耦合结构306-2可以被配置成传送和/或接收信号。例如，第二电容性耦合结构306-2可以被配置成辐射信号(例如通信信号)。
第二电容性耦合结构306-2可以包括或者可以是耦合板。例如,在图3A和图3B中所示出的半导体器件300中，第二电容性耦合结构306-2的部分306-2a可以包括或者可以是耦合板。该耦合板(例如第二电容性耦合结构306-2的部分306-2a)可以包括或者可以是金属板(例如铜和/或铝板)或金属合金板(例如铜合金和/或铝合金板)。
耦合板(例如第二电容性耦合结构306-2的部分306-2a)例如可以具有例如可能落入特定范围的值内的尺寸(例如维度，例如长度和/或宽度和/或厚度)。
图4B示出了例如可以用第二电容性耦合结构306-2的部分306-2a来标识的耦合板401的视图。
如图4B中所示，耦合板401可以具有可以在与芯片302的第二面302b平行的方向上被测量到的长度L2。耦合板401的长度L2例如可以是在从约0.5 mm至约5 mm的范围内，例如在从约1 mm至约3 mm的范围内，例如约2 mm，但是其他长度同样也许是可能的。
如图4B中所示，耦合板401可以具有可以在与芯片302的第二面302b平行并且与长度L2垂直的方向上被测量到的宽度W2。耦合板401的宽度W2例如可以是在从约0.5 mm至约5mm的范围内，例如在从约1 mm至约3 mm的范围内，例如约2 mm，但是其他宽度同样也许是可能的。
如图4B中所示，耦合板401可以具有可以在与长度L2和宽度W2垂直的方向上被测量到的厚度T2。耦合板400的厚度T2例如可以是在从约0.1 mm至约3 mm的范围内，例如在从约0.5 mm至约2 mm的范围内，例如约1 mm，但是其他厚度同样也许是可能的。
第二电容性耦合结构306-2的耦合板401可以被布置为基本上与第一电容性耦合结构306-1的耦合板400平行。
图5A示出了图3A中所示出的半导体器件300和/或图3B中所示出的半导体器件301沿着线A-A’的平面视图500。
如视图500中所示，第二电容性耦合结构306-2 (例如天线)可以被布置在第一电容性耦合结构306-1 (例如天线耦合元件)之上，所述第一电容性耦合结构306-1例如可以被至少部分地嵌入(例如完全地嵌入)在例如可以被布置在载体399 (例如PCB)之上的芯片封装结构304中。
如上面所描述的那样，第一电容性耦合结构306-1 (例如天线耦合元件)和第二电容性耦合结构306-2 (例如天线)可以例如经由可以表现为电容器的部分306-1a和306-2a(例如耦合板，例如金属板)而被电容性地耦合。
图3A中所示出的半导体器件300和图3B中所示出的半导体器件301示出了一个第一电容性耦合结构306-1和一个第二电容性耦合结构306-2。然而，第一电容性耦合结构306-1 (例如天线耦合元件)的数目可以大于一，并且例如可以是二、三、四、五等。以同样的方式，第二电容性耦合结构306-2 (例如天线)的数目可以大于一，并且例如可以是二、三、四、五等。
图5B示出了包括多个第一电容性耦合结构306-1和多个第二电容性耦合结构306-2的半导体器件的平面视图501。
如视图501中所示，芯片封装结构304可以具有至少部分地嵌入(例如完全地嵌入)在它中的多个第一电容性耦合结构306-1-1、306-1-2 (例如天线耦合元件)。如视图501中所示，所述多个第一电容性耦合结构306-1-1、306-1-2 (例如天线耦合元件)可以被至少部分地嵌入(例如至少部分地包封和/或灌封)在例如可以由芯片封装结构304所提供的一个封装中。
图5B中所示出的半导体器件可以包括可以被布置在所述多个第一电容性耦合结构306-1-1、306-1-2 (例如天线耦合元件)之上的多个第二电容性耦合结构306-2-1、306-2-2 (例如天线)。例如，在图5B中所示出的视图501中，相应的第二电容性耦合结构(例如天线)可以被布置在相应的第一电容性耦合结构(例如天线耦合元件)之上。例如，第二电容性耦合结构306-2-1可以被布置在第一电容性耦合结构306-1-1之上。以同样的方式，第二电容性耦合结构306-2-2可以被布置在第一电容性耦合结构306-1-2之上。相应的第一电容性耦合结构306-1 (例如天线耦合元件)和相应的第二电容性耦合结构306-2 (例如天线)可以被电容性地耦合到彼此。相应的第一电容性耦合结构306-1 (例如天线耦合元件)和相应的第二电容性耦合结构306-2 (例如天线)可以彼此被分离某一距离，所述距离例如如图3A中所示出的距离TC或如图3B中所示出的距离TC+TR或距离TR (未示出)。
所述多个第一电容性耦合结构306-1-1、306-1-2 (例如天线耦合元件)例如可以被配置成调谐到多个频率或频带。例如，第一电容性耦合结构306-1-1可以被配置成调谐到第一频率或频带，并且第二电容性耦合结构306-1-2可以被配置成调谐到可以不同于第一频率或频带的第二频率或频带。因此，所述多个第一电容性耦合结构306-1-1、306-1-2 (例如天线耦合元件)例如可以被配置成支持信号的多频接收和/或传送。
在另一示例中，第一电容性耦合结构306-1-1可以被配置成调谐到第一频率或频带，并且第二电容性耦合结构306-1-2可以被配置成调谐到可以与第一频率或频带相同的第二频率或频带。在这样的示例中，所述多个第一电容性耦合结构306-1-1、306-1-2 (例如天线耦合元件)可以将传送和/或接收分集提供给可以包括图5B中所示出的半导体器件的器件。例如，可以包括图5B中所示出的半导体器件的器件可以被配置用于在多输入多输出(MIMO)通信系统中使用。
如上面所描述的那样，芯片302例如可以被配置用于在通信系统例如无线电通信网络中使用。在这样的示例中，芯片302可以包括触点(例如输出触点，例如，射频(RF)输出触点)，所述触点例如可以被耦合(例如电力地耦合)到第一电容性耦合结构306-1 (例如部分306-1b)。如上面所描述的那样，第二电容性耦合结构306-2 (例如天线，例如辐射和/或接收天线)可以被电容性地耦合到第一电容性耦合结构306-1 (例如，部分306-1b)。
为了避免芯片302与第二电容性耦合结构306-2 (例如天线，例如辐射和/或接收天线)和/或第一电容性耦合结构306-1 (例如天线耦合元件)之间的干扰(例如射频干扰)，芯片302可以是屏蔽芯片302 (例如射频屏蔽芯片)。换句话说，芯片302可以被屏蔽免于例如射频干扰，所述射频干扰可能是由例如第二电容性耦合结构306-2 (例如天线)与第一电容性耦合结构306-1 (例如天线耦合元件)之间的电容性耦合引起的。在这点上，半导体器件300和/或半导体器件301可以包括屏蔽结构，所述屏蔽结构例如可以被布置在芯片302与第一电容性耦合结构306-1之间(见例如在下面关于图10的描述)。
如图3A和图3B中所示，可以最小化或者至少基本上减少芯片302与第二电容性耦合结构306-2 (例如天线)之间的互连长度。
如图3A和图3B中所示，可以最小化或者至少基本上减少提供给第二电容性耦合结构306-2 (例如天线)的电连接(例如通孔和/或轨道)的数目。因此，由半导体器件300和/或半导体器件301所提供的效果可以是第二电容性耦合结构306-2 (例如天线)中的电阻性和/或介电损耗的实质减少或消除。
如图3A和图3B中所示，可以最小化或者至少基本上减少提供给第一电容性耦合结构306-1 (例如天线耦合元件)的电连接(例如通孔和/或轨道)的数目。因此，由半导体器件300和/或半导体器件301所提供的效果可以是第一电容性耦合结构306-1 (例如天线耦合元件)中的电阻性和/或介电损耗的实质减少或消除。
如图3A和图3B中所示，第一电容性耦合结构306-1 (例如天线耦合元件)可以被至少部分地嵌入在芯片封装结构304中。因此，由半导体器件300和/或半导体器件301所提供的效果可以是第一电容性耦合结构306-1 (例如天线耦合元件)与第二电容性耦合结构306-2 (例如天线)之间的耦合中的电阻性和/或介电损耗的实质减少或消除。
如图3A和图3B中所示，可以最小化或者至少基本上减少芯片302与第一电容性耦合结构306-1 (例如天线耦合元件)之间的互连长度。因此，由半导体器件300和/或半导体器件301所提供的效果可以是芯片302与第一电容性耦合结构306-1 (例如天线耦合元件)之间的耦合中的电阻性和/或介电损耗的实质减少或消除。
如图3A和图3B中所示，可以最小化或者至少基本上减少芯片302与第二电容性耦合结构306-2 (例如天线耦合元件)之间的互连长度。因此，由半导体器件300和/或半导体器件301所提供的效果可以是芯片302与第二电容性耦合结构306-2 (例如天线)之间的耦合中的电阻性和/或介电损耗的实质减少或消除。
因此，由半导体器件300和/或半导体器件301所提供的效果可以是第二电容性耦合结构306-2 (例如天线)的效率的提高。
图6示出了包括测试探针602的半导体器件600的横截面视图。
与图3A和/或图3B中相同的图6中的附图标记表示与图3A和/或图3B中相同的或类似的元件。因此，将不在这里再次详细地描述这些元件；参考上面的描述。关于图3A和/或图3B中所示出的半导体器件上面所描述的各种效果对于图6中所示出的半导体器件600可能是类似地有效的。在下面描述图6与图3A和/或图3B之间的差异。
如关于图2A至图2C上面所描述的那样，测试接口例如可以由测试连接器208 (例如同轴连接器)来提供，所述测试连接器208可以被耦合(例如电力地耦合)到开关(例如机械开关)。
在半导体器件600中，到第一电容性耦合结构306-1 (例如天线耦合元件)的测试接口例如可以由第一电容性耦合结构306-1 (例如天线耦合元件)与测试探针602之间的电容性耦合来提供。换句话说，可以被电容性地耦合到第一电容性耦合结构306-1 (例如天线耦合元件)的第二电容性耦合结构可以包括或者可以是测试探针602。
由图6中示出的半导体器件600所提供的效果(例如附加的效果)可以是在测试第一电容性耦合结构306-1 (例如天线耦合元件)和/或芯片302时测试连接器(例如同轴连接器)和/或开关(例如机械开关)的使用的避免。
由图6中示出的半导体器件600所提供的效果(例如附加的效果)可以是测试接口中的电阻性和/或介电损耗的实质减少或消除。
由图6中示出的半导体器件600所提供的效果(例如附加的效果)可以是测试第一电容性耦合结构306-1 (例如天线耦合元件)和/或芯片302的成本中的减少，例如因为可以避免测试连接器(例如同轴连接器)和/或开关(例如机械开关)的使用。
可以借助于气隙来进一步减少在半导体器件300、301以及600中的至少一个中的损耗(例如介电损耗)。
图7示出了包括气隙AG的半导体器件700的横截面视图。
图7中所图示的半导体器件700例如可以是在芯片302与第一电容性耦合结构306-1之间例如在芯片302的第二面302b与第一电容性耦合结构306-1的部分306-1a (例如耦合板)之间提供有气隙AG的半导体器件300。
与图3A和/或图3B中相同的图7中的附图标记表示与图3A和/或图3B中相同的或类似的元件。因此，将不在这里再次详细地描述这些元件；参考上面的描述。关于图3A和/或图3B中所示出的半导体器件上面所描述的各种效果对于图7中所示出的半导体器件700可能是类似地有效的。在下面描述图7与图3A和/或图3B之间的差异。
如图7中所示，半导体器件700可以包括例如可以被芯片封装结构304包封的气隙AG。在这点上，芯片封装结构304可以包括侧壁304c (例如内侧壁)和可以面向芯片302的面304d (例如内面，例如，内天花板)。例如，在图7中所示出的半导体器件700中，面304d可以面向芯片302的第二面302b (例如背面)。
在图7中所示出的半导体器件700中，芯片封装结构304的接收区304-R可以包括可以面向芯片302的芯片封装结构304的面304d (例如内面，例如，内天花板)和芯片封装结构304的侧壁(例如内侧壁) 304c。
如上面所描述的那样，第一电容性耦合结构306-1可以被布置在接收区304-R中。在这点上，图7中所示出的第一电容性耦合结构306-1可以被布置在芯片封装结构304的面304d (例如内面，例如，内侧天花板)处，所述面304d可以被包括在接收区304-R中。因此，气隙AG可以被布置在第一电容性耦合结构306-1与芯片302 (例如芯片302的第二面302b)之间。
布置在第一电容性耦合结构306-1与芯片302 (例如芯片302的第二面302b)之间的气隙AG的高度G2例如可以是在从约1 mm至约10 mm的范围内，例如在从约2 mm至约8 mm的范围内，例如在从约4 mm至约6 mm的范围内，例如约5 mm，但是其他高度同样也许是可能的。
如上面所描述的那样，芯片302可以包括或者可以是收发器、放大器(例如功率放大器)以及调谐器(例如天线调谐器)中的至少一个。例如，收发器、放大器以及可选地调谐器可以全部被包括在单个芯片即芯片302中。可替换地，前述部件中的一个或多个可以被包括在单独的芯片中。
图8A示出了包括第一芯片302-1并且进一步包括第二芯片302-2的半导体器件800，所述第一芯片302-1可以包括或为放大器，所述第二芯片302-2可以包括或者是收发器，其中芯片302-1、302-2中的每一个都可以至少部分地被相应的芯片封装结构304-1、304-2灌封，并且其中可以在至少部分地灌封第一芯片(放大器) 302-1的芯片封装结构304-1处提供第一和第二电容性耦合结构306-1、306-2。
与图3A和/或图3B中相同的图8A中的附图标记表示与图3A和/或图3B中相同的或类似的元件。因此，将不在这里再次详细地描述这些元件；参考上面的描述。关于图3A和/或图3B中所示出的半导体器件上面所描述的各种效果对于图8A中所示出的半导体器件800可能是类似地有效的。在下面描述图8A与图3A和/或图3B之间的差异。
如图8A中所示，第一芯片(放大器) 302-1 (例如功率放大器)可以经由至少一个贯穿通孔802 (例如形成在载体399例如PCB中)和/或至少一个导电轨道804 (例如形成在载体399例如PCB的表面处)而被连接到(例如电力地连接)到第二芯片(收发器) 302-2。例如，至少一个导电轨道804可以被印刷在载体399例如PCB的表面上。
图8B示出了半导体器件801，其中芯片302可以包括第一芯片(包括放大器) 302-1、第二芯片(包括收发器) 302-2以及第三芯片(包括调谐器) 302-3，其中的每一个都可以被相应的芯片封装结构304-1、304-2、304-3至少部分地灌封，并且其中可以在至少部分地灌封第三芯片(调谐器) 302-3的芯片封装结构304-3处提供第一和第二电容性耦合结构306-1、306-2。
与图3A和/或图3B中相同的图8B中的附图标记表示与图3A和/或图3B中相同的或类似的元件。因此，将不在这里再次详细地描述这些元件；参考上面的描述。关于图3A和/或图3B中所示出的半导体器件上面所描述的各种效果对于图8B中所示出的半导体器件801可能是类似地有效的。在下面描述图8B与图3A和/或图3B之间的差异。
如图8B中所示，第一芯片(放大器) 302-1 (例如功率放大器)、第二芯片(收发器)302-2以及第三芯片(调谐器) 302-3可以经由至少一个贯穿通孔802 (例如形成在载体399例如PCB中)和/或至少一个导电轨道804 (例如形成在载体399例如PCB的表面处)而被连接到(例如电力地连接)彼此。例如，至少一个导电轨道804可以被印刷在载体399例如PCB的表面上。
如上面所描述的那样，半导体器件可以包括多个第一电容性耦合结构306-1 (例如天线耦合元件)和多个第二电容性耦合结构306-2 (例如天线)。
图9示出了包括第一芯片902-1、第二芯片902-2、第三芯片902-3、多个第一电容性耦合结构306-1-1、306-1-2以及多个第二电容性耦合结构306-2-1、306-2-2的半导体器件900的平面视图。
半导体器件900的视图例如可以对应于图8B中所示出的半导体器件801沿着线B-B’的平面视图。
与图8B中相同的图9中的附图标记表示与图8B中相同的或类似的元件。因此，将不在这里再次详细地描述这些元件；参考上面的描述。关于8B中所示出的半导体器件上面所描述的各种效果对于图9中所示出的半导体器件900可能是类似地有效的。在下面描述图9与图8B之间的差异。
如图9中所示，半导体器件900可以包括第一芯片902-1和第二芯片902-2。第一芯片902-1和/或第二芯片902-2例如可以用图8B中所示出的第三芯片(调谐器) 302-3来标识。换句话说，第一芯片902-1和/或第二芯片902-2可以包括或者可以是调谐器 (例如天线调谐器)。
半导体器件900可以包括在第一芯片902-1和第二芯片902-2处提供的所述多个第一电容性耦合结构306-1-1、306-1-2。例如，可以在第一芯片902-1处提供第一电容性耦合结构306-1-1，并且可以在第二芯片902-2处提供第一电容性耦合结构306-1-2。
半导体器件900可以包括布置在所述多个第一电容性耦合结构306-1-1、306-1-2之上的所述多个第二电容性耦合结构306-2-1、306-2-2。例如，第二电容性耦合结构306-2-1可以被布置在第一电容性耦合结构306-1-1之上，并且第二电容性耦合结构306-2-2可以被布置在第一电容性耦合结构306-1-2之上。
包括第二电容性耦合结构306-2-1、第一电容性耦合结构306-1-1以及第一芯片902-1的布置例如可以用图8B中所示出的第二电容性耦合结构306-2、第一电容性耦合结构306-1以及第三芯片(调谐器) 302-3来标识。
半导体器件900可以包括第三芯片902-3。第三芯片902-3例如可以包括放大器(例如功率放大器)、收发器、双工器以及基带电路中的至少一个。例如，在图9中所示出的半导体器件900中，第三芯片902-3可以包括放大器(例如功率放大器)(在图9中指示为“PA”)、收发器(在图9中指示为“Trx”)、双工器以及基带电路(在图9中指示为“BB”)。第三芯片902-3例如可以用图8B中所示出的第一芯片(放大器) 302-1 (例如功率放大器)和/或第二芯片(收发器) 302-2来标识。例如，图9中的收发器Trx可以用图8B中所示出的第二芯片(收发器) 302-2来标识，并且图9中的放大器PA可以用图8B中所示出的第一芯片(放大器) 302-1来标识。功率放大器PA与双工器、收发器Trx以及基带电路BB可以全部被包括在相同的芯片中(单芯片概念)。然而，前述部件中的一个或多个(例如全部)可以可替换地被提供为独立的芯片。
例如，经由至少一个贯穿通孔802 (例如形成在载体399例如PCB中)和/或至少一个导电轨道804 (例如形成在载体399例如PCB的表面处)，第三芯片902-3可以被耦合(例如电力地耦合)到第一芯片902-1和第二芯片902-2。
如上面所描述的那样，第一芯片902-1和/或第二芯片902-2可以用图8B中所示出的第三芯片(调谐器) 302-3来标识。换句话说，第一芯片902-1和第二芯片902-2分别可以包括或者可以是第一天线调谐器和第二天线调谐器。
第一芯片902-1 (例如第一天线调谐器)可以被配置成调谐到第一频率或频带，并且第二芯片902-2 (例如第二天线调谐器)可以被配置成调谐到可以不同于第一频率或频带的第二频率或频带。因此，第一芯片902-1 (例如第一天线调谐器)和第二芯片902-2 (例如第二天线调谐器)例如可以被配置成支持信号的多频接收和/或传送。
在另一示例中，第一芯片902-1 (例如第一天线调谐器)可以被配置成调谐到第一频率或频带，并且第二芯片902-2 (例如第二天线调谐器)可以被配置成调谐到可以与第一频率或频带相同的第二频率或频带。在这样的示例中，第一芯片902-1 (例如第一天线调谐器)和第二芯片902-2 (例如第二天线调谐器)可以将传送和/或接收分集提供给可以包括图9中所示出的半导体器件900的器件。例如，可以包括图9中所示出的半导体器件900的器件可以被配置用于在多输入多输出(MIMO)通信系统中使用。
如上面所描述的那样，芯片封装结构304可以至少部分地灌封芯片302。因此，芯片封装结构304和芯片302例如可以形成芯片封装。
芯片封装结构304可以包括或者可以是倒装芯片(flip chip)封装。通过另一示例的方式，芯片封装结构304可以包括或者可以是晶片级封装(WLP)。例如，芯片封装结构304的横向延伸可以至少基本上等于芯片302的横向延伸。通过又一个示例的方式，芯片封装结构304可以包括或者可以是嵌入式晶片级球栅阵列(eWLB)封装。例如，芯片封装结构304的横向延伸可以大于芯片302的横向延伸。例如，芯片封装结构304可以包括例如可以从芯片302的至少一个面(例如从芯片302的所有面)横向地延伸的延伸层。
在以下的描述中，呈现了可以包括第一电容性耦合结构306-1和第二电容性耦合结构306-2的eWLB封装的各种示例。然而，eWLB封装的特征可以类似地适用于倒装芯片封装、WLP或其他芯片封装。
图10示出了配置为嵌入式晶片级球栅阵列(eWLB)封装的半导体器件1000。
与图3A和/或图3B中相同的图10中的附图标记表示与图3A和/或图3B中相同的或类似的元件。因此，将不在这里再次详细地描述这些元件；参考上面的描述。关于图3A和/或图3B中所示出的半导体器件上面所描述的各种效果对于图10中所示出的半导体器件1000可能是类似地有效的。在下面描述图10与图3A和/或图3B之间的差异。
如图10中所示，半导体器件1000可以包括芯片302和芯片封装结构304，所述芯片封装结构304可以至少部分地围绕芯片302。
芯片302可以包括例如可以为芯片302提供接口(例如电接口)的至少一个导电触点302d (例如垫)。换句话说，可以经由至少一个导电触点302d与芯片302交换信号(例如电信号、电源电位、接地电位等)。至少一个导电触点302d可以被布置在芯片302的第一面(例如正面)302a处。
半导体器件1000可以包括多个焊球1012。芯片302可以借助于再分配层(RDL)1016而被电力地连接到所述多个焊球1012中的至少一个焊球。例如，RDL 1016可以被电力地连接到芯片302的至少一个导电触点302d。RDL 1016例如可以被部分地或者完全地布置在绝缘层1017 (例如介电层和/或焊接停止层)内。RDL 1016可以再分配和/或再映射从芯片302到所述多个焊球1012的电连接。
在图10中所示出的半导体器件1000中，接收区304-R可以包括例如可以背朝芯片302的芯片封装结构304的第二面304b (例如背面)的至少一部分。此外，如上面所描述的那样，第一电容性耦合结构306-1可以被布置在接收区304-R中。在这点上，第一电容性耦合结构306-1可以被形成在例如可以背朝芯片302的芯片封装结构304的第二面304b (例如背面)处(例如布置在其处或在其之上)。例如，在图10中所示出的半导体器件1000中，第一电容性耦合结构306-1可以被布置在芯片封装结构304的第二面304b (例如背面)上。
第一电容性耦合结构306-1可以借助于例如薄膜技术(例如溅射工艺和/或电镀工艺)而被形成在芯片封装结构304的第二面304b (例如背面)处(例如布置在其处或在其之上)，但是形成第一电容性耦合结构306-1的其他方法同样也许是可能的。
半导体器件1000可以包括布置在第二电容性耦合结构306-2 (例如天线)与第一电容性耦合结构306-1 (例如天线耦合元件)之间的层1020。
可以被电容性地耦合到第一电容性耦合结构306-1 (例如天线耦合元件)的第二电容性耦合结构306-2 (例如天线)可以借助于粘合剂(例如聚合物粘合剂)而被附连到第一电容性耦合结构306-1 (例如天线耦合元件)。在这点上，层1020可以包括或者可以是粘合层。该粘合层可以包括或者可以是薄膜粘合剂(例如干膜粘合剂，例如环氧树脂干膜粘合剂)。
如上面所描述的那样，第二电容性耦合结构306-2 (例如天线)可以被电容性地耦合到第一电容性耦合结构306-1 (例如天线耦合元件)。第二电容性耦合结构306-2 (例如天线)与第一电容性耦合结构306-1 (例如天线耦合元件)之间的电容性耦合可以通过提供可以被布置在第二电容性耦合结构306-2 (例如天线)与第一电容性耦合结构306-1 (例如天线耦合元件)之间的介电层来校准(例如调谐)。因此，布置在第二电容性耦合结构306-2(例如天线)与第一电容性耦合结构306-1 (例如天线耦合元件)之间的层1020可以包括或者可以是介电层。
第二电容性耦合结构306-2 (例如天线)与第一电容性耦合结构306-1 (例如天线耦合元件)之间的电容性耦合可以通过调整第二电容性耦合结构306-2 (例如天线)与第一电容性耦合结构306-1 (例如天线耦合元件)之间的距离G3来校准(例如调谐)。因此，层1020例如可以确保可以在第一电容性耦合结构306-1 (例如天线耦合元件)与第二电容性耦合结构306-2(例如天线)之间维持恒定距离G3。
如上面所描述的那样，芯片封装结构304 (例如eWLB封装)可以包括延伸层E，所述延伸层E例如可以从芯片302的至少一个面(例如从芯片302的所有面)横向地延伸。如图10中所示，延伸层E可以是芯片302的延伸并且有时还可以被称为芯片延伸或重构层。延伸层E可以包括或者可以由不同于芯片302的材料构成，所述材料例如封装材料，例如芯片封装材料。例如，延伸层E可以包括或者可以由模制材料(例如模具化合物)构成。
芯片封装结构304可以包括可以被形成在延伸层E中的至少一个贯穿通孔1022。在其中芯片封装结构304的延伸层E包括或者由模制材料(例如模具化合物)构成的示例中，至少一个贯穿通孔1022可以被称为模具贯穿(through-mold)通孔(TMV)。
至少一个贯穿通孔1022可以从芯片封装结构304的第一面304a (例如正面)延伸到芯片封装结构304的第二面304b (例如背面)。至少一个贯穿通孔1022可以耦合(例如电力地耦合)芯片302和第一电容性耦合结构306-1。例如，至少一个贯穿通孔1022可以例如在芯片封装结构304的第二面304b (例如背面)处被耦合到第一电容性耦合结构306-1，并且可以被耦合到芯片302 (例如经由RDL 1016)，从而耦合芯片302和第一电容性耦合结构306-1。
至少一个贯穿通孔1022例如可以包括或者可以由至少一个导电材料例如金属和/或金属合金构成。所述至少一个导电材料可以选自一组导电材料，所述组包括：铝、铜以及金，但是其他导电材料同样也许是可能的。
如关于图3A上面所描述的那样，可以在半导体器件中提供屏蔽结构以便避免芯片302与第二电容性耦合结构306-2 (例如天线例如辐射和/或接收天线)和/或第一电容性耦合结构306-1 (例如天线耦合元件)之间的干扰(例如射频和/或电磁干扰)。换句话说，芯片302可以是屏蔽芯片。
半导体器件1000可以包括例如可以被布置在芯片302与第一电容性耦合结构306-1之间的屏蔽结构1024。
屏蔽结构1024可以被布置在芯片302的第二面302b (例如背面)之上，如图10中所示。
屏蔽结构1024可以被至少部分地嵌入在芯片封装结构304 (例如模制材料)中。例如，屏蔽结构1024的至少一个面可以被芯片封装结构304 (例如模制材料)包封。在图10中所示出的示例中，屏蔽结构1024的至少一个侧壁(例如所有侧壁)和/或背朝芯片302的屏蔽结构1024的表面可以被芯片封装结构304包封。
屏蔽结构1024可以包括或者可以由金属或金属合金构成。例如，屏蔽结构1024可以包括或者可以由铜或铜合金构成。通过另一示例的方式，屏蔽结构1024可以包括或者可以由铝或铝合金构成。
屏蔽结构1024可以包括或者可以是金属化层。例如，在图10中所示出的半导体器件1000中，布置在芯片302的第二面302b (例如背面)之上的屏蔽结构1024可以包括或者可以是芯片302的金属化层(例如背面金属化)。
屏蔽结构1024例如可以被耦合(例如电力地耦合)到芯片302。例如，在图10中所示出的半导体器件1000中，芯片302可以包括至少一个贯穿通孔1026。在其中芯片302可以包括或者可以由硅构成的示例中，至少一个贯穿通孔1026可以被称为硅贯穿(through-silicon)通孔(TSV)。
至少一个贯穿通孔1026例如可以从芯片302的第一面302a延伸到芯片302的第二面302a。至少一个贯穿通孔1026可以被电力地耦合到屏蔽结构1024 (例如在如图10中所示出的芯片302的第二面302b处)，并且可以被电力地耦合到芯片302的至少一个导电触点302d，从而电力地将屏蔽结构1024耦合到芯片302。
图11示出了包括布置在屏蔽结构1024与第一电容性耦合结构306-1之间的介电层1120的半导体器件1100。
与图10中相同的图11中的附图标记表示与图10中相同的或类似的元件。因此，将不在这里再次详细地描述这些元件；参考上面的描述。关于10中所示出的半导体器件上面所描述的各种效果对于图11中所示出的半导体器件1100可能是类似地有效的。在下面描述图11与图10之间的差异。
例如免于射频和/或电磁干扰的芯片302的屏蔽可以通过提供可以被布置在屏蔽结构1024与第一电容性耦合结构306-1之间的介电层1120来增强。
如图11中所示，介电层1120可以被至少部分地嵌入在芯片封装结构304中。例如，介电层1120可以包括至少一个侧壁1120c，并且可以通过芯片封装结构304被从至少一个侧壁1120c (例如所有侧壁)包封。介电层1120可以包括可以背朝芯片302的面1120b。在图11中所示出的半导体器件1100中，面1120b可以至少基本上与芯片封装结构304的第二面304b齐平。在另一示例中，芯片封装结构304可以被布置在介电层1120的面1120b之上。在这样的示例中，介电层1120可以被完全地嵌入在芯片封装结构304中。
介电层1120可以包括或者可以由高k介电材料(例如具有高于氧化硅的介电常数的介电常数的材料)构成。例如，介电层1120可以包括或者可以由陶瓷材料组成。介电层1120可以覆盖屏蔽结构1024的整个上部表面。介电层1120可以横向地延伸超过屏蔽结构1024，例如超过芯片302的一个或多个(例如全部)侧壁302c，如所示出的那样。
介电层1120例如可以借助于模制工艺来形成。例如，介电层1120可以被模制到芯片封装结构304 (例如模具化合物)中。例如，介电层1120 (例如包括或者由陶瓷材料构成)可以借助于模具凹口(例如顶部模具凹口)而被模制到芯片封装结构304中(例如嵌入在其中)。
在上面所描述的示例中，可以在形成芯片封装结构304之后或作为其一部分来形成介电层1120。在另一示例中，可以在将介电层1120附连到芯片302 (例如到芯片302的第二面302b)之后形成芯片封装结构304。例如，介电层1120可以借助于粘合层1102 (例如包括或者由胶构成)而被附连到芯片302 (例如到芯片302的第二面302b)。
在图11中所示出的示例中，可以借助于例如薄膜技术(例如溅射工艺和/或电镀工艺)在芯片封装结构304的第二面304b (例如背面)和介电层1120处（例如，布置在其处或其之上）形成第一电容性耦合结构306-1，但是形成第一电容性耦合结构306-1的其他方法同样也许是可能的。
图12示出了包括在芯片封装结构304的第二面304b处形成的屏蔽结构1024的半导体器件1200。
与图10中相同的图12中的附图标记表示与图10中相同的或类似的元件。因此，将不在这里再次详细地描述这些元件；参考上面的描述。关于10中所示出的半导体器件上面所描述的各种效果对于图12中所示出的半导体器件1200可能是类似地有效的。在下面描述图12与图10之间的差异。
如图12中所示，屏蔽结构1024可以不像图10中那样被布置在芯片302的第二面302b上，但可以被布置在芯片封装结构304的第二面304b处。例如，图12中所示出的屏蔽结构1024可以被布置在芯片封装结构304的第二面304b处，以便使得第二面304b可以至少基本上与背朝芯片302的屏蔽结构1024的面1024b齐平。换句话说，屏蔽结构1024可以被布置在芯片302 (例如芯片302的第二面302b)之上(例如布置在其上方)。
如图12中所示，屏蔽结构1024可以被至少部分地嵌入在芯片封装结构304中。例如，屏蔽结构1024可以包括至少一个侧壁1024c，并且可以通过芯片封装结构304被从至少一个侧壁1124c (例如所有侧壁)包封。在图12中所示出的半导体器件1200中，面1024b可以至少基本上与芯片封装结构304的第二面304b齐平。在另一示例中，芯片封装结构304的一部分可以被布置在屏蔽结构1024的面1024b之上。在这样的示例中，屏蔽结构1024可以被完全地嵌入在芯片封装结构304中。
屏蔽结构1024可以包括或者可以是再分配层。如上面所描述的那样，芯片封装结构304的面304b例如可以为芯片封装结构304的背面。因此，布置在芯片封装结构304的第二面304b处的屏蔽结构1024可以包括或者可以是背面再分配层。
图12中所示出的屏蔽结构1024例如可以借助于模制工艺来形成。例如，屏蔽结构1024可以例如在形成芯片封装结构304之后被模制到芯片封装结构304 (例如模具化合物)中。例如，屏蔽结构1024 (例如金属，例如金属膜)可以借助于模具凹口(例如顶部模具凹口)而被分配到芯片封装结构304中。
在上面所描述的示例中，可以在形成芯片封装结构304之后或作为其一部分来形成屏蔽结构1024。在另一示例中，可以在将屏蔽结构1024附连到芯片302 (例如到芯片302的第二面302b)之后形成芯片封装结构304。例如，屏蔽结构1024可以借助于可以被布置在芯片302与屏蔽结构1024(未在图12中示出)之间的粘合层(例如包括或者由胶构成)而被附连到芯片302 (例如到芯片302的第二面302b)。
延伸层E可以包括例如可以从芯片封装结构304的第一面304a延伸到屏蔽结构1024的至少一个贯穿通孔1222。在其中延伸层E可以包括或者由模制材料(例如模具化合物)构成的示例中，至少一个贯穿通孔1222可以被称为模具贯穿通孔(TMV)。至少一个贯穿通孔1222可以被耦合(例如电力地耦合)到屏蔽结构1024。
至少一个贯穿通孔1222可以被耦合(例如电力地耦合)到RDL 1016，所述RDL 1016可以进而被耦合(例如电力地耦合)到所述多个焊球1012中的至少一个焊球和/或到芯片302 (例如到芯片302的至少一个导电触点302d)。因此，屏蔽结构1024可以被电力地耦合到芯片302 (例如经由至少一个贯穿通孔1222和RDL 1016)。
如图12中所示，第一电容性耦合结构306-1可以被形成在芯片封装结构304的第二面304b之上。换句话说，第一电容性耦合结构306-1可以被布置在芯片封装结构304的第二面304b之上。在这样的示例中，至少一个贯穿通孔1022 (其可以被电力地耦合到第一电容性耦合结构306-1)例如可以延伸超过芯片封装结构304的第二面304b到第一电容性耦合结构306-1。
图12中所示出的第一电容性耦合结构306-1可以借助于例如薄膜技术(例如溅射工艺和/或电镀工艺)而被形成在芯片封装结构304的第二面304b (例如背面)之上，但是形成第一电容性耦合结构306-1的其他方法同样也许是可能的。例如，第一电容性耦合结构306-1可以被应用(例如借助于薄膜技术)在例如可以被布置在芯片封装结构304的第二面304b之上并且布置在屏蔽结构1024与第一电容性结构306-1之间的介电层1220之上。布置在屏蔽结构1024与第一电容性耦合结构306-1之间的介电层1220可以电力地使第一电容性耦合结构306-1 (例如天线耦合元件)与屏蔽结构1024绝缘。
介电层1220可以包括或者可以由可以不同于芯片封装结构304的材料构成。介电层1220可以包括或者可以由聚合物材料构成。
第二电容性耦合结构306-2 (例如天线)可以被耦合(例如电力地耦合)到可以被形成在介电层1220处(例如布置在其处或在其之上)的触点1206。触点1206可以通过层1020而与第一电容性耦合结构306-1电力地绝缘，所述层1020可以是介电层(例如聚合物层)。到触点1206的耦合可以通过布置在触点1206与可以包括或者由焊料和/或胶构成的第二电容性耦合结构306-2之间的耦合层1208来实现，但是其他材料同样也许是可能的。
层1020 (例如聚合物层)可以被布置在第二电容性耦合结构306-2与第一电容性耦合结构306-1之间，并且可以确保恒定距离G3在第一电容性耦合306-1 (例如天线耦合元件)与第二电容性耦合结构306-2 (例如天线)之间被维持。
图13示出了包括介电层1320的半导体器件1300，其中屏蔽结构1024可以被形成在介电层1320的一面处。
与图12中相同的图13中的附图标记表示与图12中相同的或类似的元件。因此，将不在这里再次详细地描述这些元件；参考上面的描述。关于12中所示出的半导体器件上面所描述的各种效果对于图13中所示出的半导体器件1300可能是类似地有效的。在下面描述图13与图12之间的差异。
如图13中所示，半导体器件1300可以包括可以具有第一面1320a和在第一面1320a对面的第二面1320b的介电层1320。第一面1320a可以包括或者可以是介电层1320的正面。第二面1320b可以包括或者可以是介电层1320的背面。介电层的第二面1320b可以面向芯片302的第二面302b。
布置在屏蔽结构1024与第一电容性耦合结构306-1之间的介电层1320例如可以增强芯片302的屏蔽，例如，免于射频和/或电磁干扰。
介电层1320可以包括或者可以由可以不同于芯片封装结构304的材料构成。介电层1320可以包括或者可以由高k介电材料(例如具有高于氧化硅的介电常数的介电常数的材料)构成。例如，介电层1320可以包括或者可以由陶瓷材料构成。
屏蔽结构1024例如可以被形成在介电层1320的第二面1320b (例如背面)处(例如布置在其处或在其之上)。例如，屏蔽结构1024可以包括或者可以是介电层1320的金属化层(例如背面金属化层)。
具有在其第二面1320b (例如背面)处形成的屏蔽结构1024 (例如金属化层)的介电层1320可以借助于粘合层1202 (例如包括或者由胶构成)而被附连到芯片302 (例如到芯片302的第二面302b)。可以在形成芯片封装结构304之前执行这个。换句话说，可以在具有屏蔽结构1024 (例如金属化层)的介电层1320 (例如借助于粘合层1202)被附连到芯片302之后执行形成芯片封装结构304 (例如借助于模制工艺)。
在介电层1302的第二面1302b (例如背面)处形成的屏蔽结构1024 (例如金属化层)可以借助于至少一个贯穿通孔1222来接触(例如电力地接触)。
图14示出了包括介电层1320的半导体器件1400，其中屏蔽结构1024可以被形成在介电层1320的第一面处，并且其中第一电容性耦合结构306-1可以被形成在在介电层1320的第一面对面的介电层1320的第二面处。
与图13中相同的图14中的附图标记表示与图13中相同的或类似的元件。因此，将不在这里再次详细地描述这些元件；参考上面的描述。关于13中所示出的半导体器件上面所描述的各种效果对于图14中所示出的半导体器件1400可能是类似地有效的。在下面描述图14与图13之间的差异。
第一电容性耦合结构306-1例如可以被形成在介电层1320的第一面1320a (例如正面)处(例如布置在其处或在其之上)。例如，第一电容性耦合结构306-1可以包括或者可以是介电层1320的金属化层(例如正面金属化层)。
具有在其第二面1320b (例如背面)处形成的屏蔽结构1024 (例如金属化层)的介电层1320和在其第一面1320a (例如正面)处形成的第一电容性耦合结构306-1可以借助于粘合层1202 (例如包括或者由胶构成)而被附连到芯片302 (例如到芯片302的第二面302b)。可以在形成芯片封装结构304之前执行这个。换句话说，可以在具有屏蔽结构1024的介电层1320和第一电容性耦合结构(例如借助于粘合层1202)被附连到芯片302之后执行形成芯片封装结构304 (例如借助于模制工艺)。
在介电层1302的第一面1302a (例如正面)处形成的第一电容性耦合结构306-1(例如金属化层)可以借助于至少一个贯穿通孔1022和可以被形成在介电层1320中的至少一个贯穿通孔1322来接触 (例如电力地接触)。至少一个贯穿通孔1022可以从芯片封装结构304的第二面304a延伸到介电层1320的第二面1320b，并且至少一个贯穿通孔1322可以从介电层1320的第二面1320b延伸到介电层1320的第一面1320a，并且可以被耦合到至少一个贯穿通孔1022和第一电容性耦合结构306-1。
图15示出了包括形成在芯片封装结构304的第二面304b之上的屏蔽结构1024和布置在芯片封装结构304的第二面304b与屏蔽结构1024之间的介电层1520的半导体器件1500。
如图15中所示，屏蔽结构1024可以被形成在芯片封装结构304的第二面304b之上。例如，屏蔽结构1024可以不与芯片封装结构304接触(例如物理接触，例如直接物理接触)。
介电层1520可以被布置在屏蔽结构1024与芯片封装结构304之间，并且例如可以增强芯片302的屏蔽，例如，免于射频和/或电磁干扰。
介电层1520可以包括或者可以由可以不同于芯片封装结构304的材料构成。介电层1520可以包括或者可以由高k介电材料(例如具有高于氧化硅的介电常数的介电常数的材料)构成。例如，介电层1520可以包括或者可以由陶瓷材料组成。
图16A和图16B示出了图示出可以利用图3A至图15中所示出的半导体器件中的任何一个或其任何组合获得的损耗减少的图表。
图16A示出了图示衰减常数的图表1600，所述衰减常数例如可以被表示为第一电容性耦合结构306-1的插入损耗(在图16A中指示为用dB/mm所表达的线路衰减)。例如，图16A中所图示的衰减常数可以示出第一电容性耦合结构306-1在不同材料之上的频率相关损耗。第一电容性耦合结构306-1可以包括或者可以是共面波导(CPW)。例如，第一电容性耦合结构306-1 (例如CPW)可以包括可者可以是形成在模制材料(例如eWLB封装的模制材料)上或在其之上的CPW。在这样的示例中，第一电容性耦合结构306-1 (例如形成在模制材料上或在其之上的CPW)的频率相关损耗可以由图16A中所示出的曲线1606来表示。例如，曲线1606示出了在约10 GHz处约0.1dB/mm的插入损耗和在约60 GHz处约0.25 dB/mm的插入损耗以得到曲线1606。
通过另一示例的方式，第一电容性耦合结构306-1 (例如CPW)可以包括或者可以是形成在硅(例如具有从约1 Ω-cm至约100 Ω-cm的范围内的电阻率的硅)上或在其之上的CPW。在这样的示例中，第一电容性耦合结构306-1 (例如形成在硅上或在其之上的CPW)的频率相关损耗可以由图16A中所示出的曲线1602来表示。
通过又一个示例的方式，第一电容性耦合结构306-1可以包括或者可以是薄膜微带线(TFMSL)。例如，第一电容性耦合结构306-1 (例如TFMSL)可以包括可者可以是形成在介电材料(例如苯并环丁烯(BCB))上或在其之上的TFMSL。在这样的示例中，第一电容性耦合结构306-1 (例如形成在介电材料上或在其之上的TFMSL)的频率相关损耗可以由图16A中所示出的曲线1604来表示。
第一电容性耦合结构306-1可以包括或者可以是微带线(MSL)。例如，第一电容性耦合结构306-1 (例如MSL)可以包括或者可以是形成在层压板(例如RO3003层压板)上或在其之上的MSL。在这样的示例中，第一电容性耦合结构306-1 (例如形成在层压板上或在其之上的MSL)的频率相关损耗可以由图16A中所示出的曲线1608来表示。
如图16A中所示，如由曲线1606所指示的形成在模制材料上或在其之上的第一电容性耦合结构306-1 (例如CPW)的插入损耗可以比得上如由曲线1604所指示的形成在介电材料上或在其之上的第一电容性耦合结构306-1 (例如TFMSL)的插入损耗。
图16B示出了图示处导体损耗(由αC指示)和介电损耗(由αD指示)对第一电容性耦合结构306-1(例如TFMSL)的衰减的贡献的图表1601 (由曲线1604指示)，所述第一电容性耦合结构306-1可以包括或者可以是形成在介电材料(例如苯并环丁烯(BCB))上或在其之上的TFMSL。导体损耗(由αC指示)的贡献可以被计算为R/2Z0，其中Z0可以是特性阻抗并且其中R可以是电阻。介电损耗(由αD指示)的贡献可以被计算为GZ0/2，其中G可以是每单位长度的电导。
如图16B中所示，介电损耗αD可以小于导体损耗αC。注意的是，可以利用低损耗薄膜电介质来进一步减少介电损耗αD。
根据一个或多个方面，当前公开提出了使用芯片与天线的辐射结构之间的电容性耦合，其中天线耦合元件(例如耦合板，例如金属板)可以被集成到可以灌封该芯片的芯片封装结构中(例如到模具化合物中)。
根据一个或多个方面，当前公开提出可以在将芯片耦合到天线时避免PCB轨道、通孔和/或焊膏的使用和固有材料损耗的方式。因此，与常规器件相比也许可以减少互连损耗。根据一个或多个方面，可以避免测试连接器(例如同轴连接器)的成本和损耗。
根据一个或多个方面，当前公开提出采用例如弹性结构、胶等等将天线的辐射结构附连到芯片的表面。
根据一个或多个方面，当前公开提出将电容性耦合用作测试接口。
根据一个或多个方面，当前公开提出使用电容性测试探针以用于将芯片连接到测试设备。
根据一个或多个方面，当前公开提出经由可以被集成到芯片封装结构中的天线耦合器板将芯片连接到天线或测试设备。
根据本文中所描述的各种示例，可以提供半导体器件。所述半导体器件可以包括：芯片；至少部分地围绕芯片并且具有配置成接收第一电容性耦合结构的接收区的芯片封装结构；布置在接收区中的第一电容性耦合结构；以及布置在第一电容性耦合结构之上并且电容性地耦合到第一电容性耦合结构的第二电容性耦合结构。
第一电容性耦合结构可以包括或者可以是天线耦合元件。
第一电容性耦合结构可以包括或者可以是耦合板。
第一电容性耦合结构可以包括或者可以由金属或金属合金构成。
耦合板可以包括或者可以是金属板。
耦合板可以具有在从约0.5 mm至约5 mm的范围内的长度。
耦合板可以具有在从约0.5 mm至约5 mm的范围内的宽度。
耦合板可以具有在从约0.1 mm至约3 mm的范围内的厚度。
第二电容性耦合结构可以包括或者可以是天线。
第二电容性耦合结构可以包括或者可以是耦合板。
耦合板可以包括或者可以由金属或金属合金构成。
耦合板可以包括或者可以是金属板。
耦合板可以具有在从约0.5 mm至约5 mm的范围内的长度。
耦合板可以具有在从约0.5 mm至约5 mm的范围内的宽度。
耦合板可以具有在从约0.1 mm至约3 mm的范围内的厚度。
接收区可以包括面向芯片的芯片封装结构的面。
第一电容性耦合结构可以被附连到面向芯片的芯片封装结构的面。
芯片封装结构的面可以是芯片封装结构的内面。
所述半导体器件可以进一步包括布置在芯片与第一电容性耦合结构之间的气隙。
气隙可以具有在从约1 mm至约10 mm的范围内的高度。
接收区可以包括背朝芯片的芯片封装结构的面。
第一电容性耦合结构可以被附连到背朝芯片的芯片封装结构的面。
背朝芯片的芯片封装结构的面可以是芯片封装结构的外面。
第一电容性耦合结构可以被至少部分地嵌入在芯片封装结构中。
第一电容性耦合结构可以被完全地嵌入在芯片封装结构中。
芯片封装结构的一部分可以被布置在第一电容性耦合结构与第二电容性耦合结构之间。
芯片封装结构的部分可以具有在从约0.1 mm至约3 mm的范围内的厚度。
第二电容性耦合结构可以被附连到背朝芯片的芯片封装结构的第二面。
第二电容性耦合结构可以被胶粘到芯片封装结构的第二面。
所述半导体器件可以进一步包括弹力元件，其中第二电容性耦合结构可以借助于该弹力元件而被附连到芯片封装结构的第二面。
芯片封装结构的第二面可以是芯片封装结构的外面。
芯片封装结构可以包括或者可以由不同于芯片的材料构成。
芯片封装结构可以包括或者可以由绝缘材料构成。
芯片封装结构可以包括或者可以由芯片封装材料构成。
芯片封装结构可以包括或者可以由模制材料组成。
所述半导体器件可以进一步包括布置在芯片封装结构与第二电容性耦合结构之间的介电层。
介电层可以包括或者可以由不同于芯片封装结构的材料构成。
第二电容性耦合结构可以包括或者可以是测试探针。
第一电容性耦合结构可以被布置在芯片的背面之上。
芯片可以包括或者可以是屏蔽芯片。
所述半导体器件可以进一步包括布置在芯片与第一电容性耦合结构之间的屏蔽结构。
屏蔽结构可以包括或者可以由金属或金属合金构成。
屏蔽结构可以包括或者可以是金属化层。
屏蔽结构可以包括或者可以是再分配层。
屏蔽结构可以包括或者可以是芯片的背面金属化。
屏蔽结构可以被至少部分地嵌入在芯片封装结构中。
芯片可以包括电力地耦合到屏蔽结构的至少一个贯穿通孔。
所述半导体器件可以进一步包括布置在屏蔽结构与第一电容性耦合结构之间的介电层。
介电层可以包括或者可以是高k介电材料。
介电层可以包括或者可以是至少部分地嵌入在芯片封装结构中的陶瓷层。
芯片封装结构可以包括或者可以是倒装芯片封装。
芯片封装结构可以包括或者可以是晶片级封装(WLP)。
芯片封装结构可以包括或者可以是嵌入式晶片级球栅阵列 (eWLB)封装。
芯片封装结构可以包括从芯片的至少一个面延伸的延伸层。
延伸层可以包括或者可以由模制材料构成。
所述半导体器件可以进一步包括电力地将芯片耦合到第一电容性耦合结构的至少一个贯穿通孔。
延伸层可以包括电力地耦合到屏蔽结构的至少一个贯穿通孔，以及电力地将第一电容性耦合结构耦合到芯片的至少一个贯穿通孔。
所述半导体器件可以进一步包括布置在第一电容性耦合结构与第二电容性耦合结构之间的介电层。
所述半导体器件可以进一步包括粘合层，其中第二电容性耦合结构可以借助于该粘合层而被附连到第一电容性耦合结构。
粘合层可以包括或者可以是干式粘附膜。
芯片可以包括或者可以是下列中的至少一个：收发器；放大器；调谐器。
根据本文中所描述的各种示例，可以提供半导体器件。所述半导体器件可以包括：芯片；布置在芯片之上并且电力地耦合到芯片的第一电容性耦合结构；至少部分地围绕芯片和第一电容性耦合结构的芯片封装结构；以及布置在芯片封装结构外并且电容性地耦合到第一电容性耦合结构的第二电容性耦合结构。
第一电容性耦合结构可以被至少部分地嵌入在芯片封装结构中。
第一电容性耦合结构可以被完全地嵌入在芯片封装结构中。
所述第一电容性耦合结构可以被附连到面向芯片的芯片封装结构的第一面。
芯片封装结构的第一面可以是芯片封装结构的内面。
所述半导体器件可以进一步包括布置在第一电容性耦合结构与芯片之间的气隙。
第二电容性耦合结构可以被附连到背朝芯片的芯片封装结构的第二面。
芯片封装结构的第二面可以是芯片封装结构的外面。
芯片封装结构可以包括或者可以由模制材料例如模具化合物构成。
第一电容性耦合结构可以包括或者可以是天线耦合器。
第二电容性耦合结构可以包括或者可以是天线。
第二电容性耦合结构可以包括或者可以是测试探针。
芯片可以包括或者可以是下列中的至少一个：收发器；放大器；调谐器。
根据本文中所描述的各种示例，可以提供半导体布置。所述半导体布置可以包括：第一芯片；至少部分地围绕第一芯片并且具有配置成接收第一天线耦合元件的第一接收区的第一芯片封装结构；布置在第一接收区中的第一天线耦合元件；布置在第一天线耦合元件之上并且电容性地耦合到第一天线耦合元件的第一天线；第二芯片；至少部分地围绕第二芯片并且具有配置成接收第二天线耦合元件的第二接收区的第二芯片封装结构；布置在第二接收区中的第二天线耦合元件；布置在第二天线耦合元件之上并且电容性地耦合到第二天线耦合元件的第二天线；以及电力地耦合到第一芯片和第二芯片的第三芯片。
第一芯片可以包括或者可以是第一天线调谐器，并且第二芯片可以包括或者可以是第二天线调谐器。
第一天线调谐器可以被配置成调谐到第一频率或频带，并且第二天线调谐器可以被配置成调谐到不同于第一频率或频带的第二频率或频带。
第三芯片可以包括或者可以是下列中的至少一个：放大器；双工器；收发器；基带电路。
在本文中所描述的芯片布置或芯片封装或方法中的一个的上下文中描述的各种示例和方面对于本文中所描述的其他芯片布置或芯片封装或方法可能是类似地有效的。
虽然已经参考本公开的这些方面特别示出并且描述了各种实施例，但是本领域内的技术人员应该理解的是，在不背离如由所附权利要求所限定的本公开的精神和范围的情况下可以做出形式和细节上的各种改变。本公开的范围因此由所附权利要求来指示，并且落入权利要求的意义和等价范围内的所有改变因此旨在被包含。

Claims (26)

1.一种半导体器件，包括：
芯片；
至少部分地围绕所述芯片并且具有配置成接收第一电容性耦合结构的接收区的芯片封装结构；
布置在所述接收区中的第一电容性耦合结构；以及
布置在所述第一电容性耦合结构之上并且电容性地耦合到所述第一电容性耦合结构的第二电容性耦合结构；
其中所述第一电容性耦合结构包括天线耦合元件并且所述第二电容性耦合结构包括天线或测试探针。
2.根据权利要求1所述的半导体器件，其中所述第一电容性耦合结构包括耦合板。
3.根据权利要求1所述的半导体器件，其中所述第二电容性耦合结构包括耦合板。
4.根据权利要求1所述的半导体器件，其中所述接收区包括面向所述芯片的所述芯片封装结构的面。
5.根据权利要求4所述的半导体器件，其中所述第一电容性耦合结构被附连到面向所述芯片的所述芯片封装结构的所述面。
6.根据权利要求4所述的半导体器件，进一步包括布置在所述芯片与所述第一电容性耦合结构之间的气隙。
7.根据权利要求1所述的半导体器件，其中所述接收区包括背朝所述芯片的所述芯片封装结构的第二面。
8.根据权利要求7所述的半导体器件，其中所述第一电容性耦合结构被附连到背朝所述芯片的所述芯片封装结构的所述第二面。
9.根据权利要求1所述的半导体器件，其中所述第一电容性耦合结构被至少部分地嵌入在所述芯片封装结构中。
10.根据权利要求1所述的半导体器件，其中所述芯片封装结构的一部分被布置在所述第一电容性耦合结构与所述第二电容性耦合结构之间。
11.根据权利要求1所述的半导体器件，其中所述第二电容性耦合结构被附连到背朝所述芯片的所述芯片封装结构的第二面。
12.根据权利要求1所述的半导体器件，进一步包括布置在所述芯片与所述第一电容性耦合结构之间的屏蔽结构。
13.根据权利要求12所述的半导体器件，其中所述屏蔽结构包括金属化层。
14.根据权利要求12所述的半导体器件，其中所述屏蔽结构被至少部分地嵌入在所述芯片封装结构中。
15.根据权利要求12所述的半导体器件，其中所述芯片包括电力地耦合到所述屏蔽结构的至少一个贯穿通孔。
16.根据权利要求12所述的半导体器件，进一步包括布置在所述屏蔽结构与所述第一电容性耦合结构之间的介电层。
17.根据权利要求16所述的半导体器件，其中所述介电层包括高k电介质。
18.根据权利要求1所述的半导体器件，其中所述芯片封装结构包括从所述芯片的至少一个面延伸的延伸层。
19.根据权利要求1所述的半导体器件，进一步包括电力地将所述芯片耦合到所述第一电容性耦合结构的至少一个贯穿通孔。
20.根据权利要求12所述的半导体器件，其中所述芯片封装结构包括从所述芯片的至少一个面延伸的延伸层，其中所述延伸层包括电力地耦合到所述屏蔽结构的至少一个贯穿通孔，以及电力地将所述第一电容性耦合结构耦合到所述芯片的至少一个贯穿通孔。
21.根据权利要求1所述的半导体器件，进一步包括布置在所述第一电容性耦合结构与所述第二电容性耦合结构之间的介电层。
22.一种半导体器件，包括：
芯片；
布置在所述芯片之上并且电力地耦合到所述芯片的第一电容性耦合结构；
至少部分地围绕所述芯片和所述第一电容性耦合结构的芯片封装结构；以及
布置在所述芯片封装结构外并且电容性地耦合到所述第一电容性耦合结构的第二电容性耦合结构；
其中所述第一电容性耦合结构包括天线耦合元件并且所述第二电容性耦合结构包括天线或测试探针。
23.根据权利要求22所述的半导体器件，其中所述第一电容性耦合结构被至少部分地嵌入在所述芯片封装结构中。
24.一种半导体器件，包括：
第一芯片；
至少部分地围绕所述第一芯片并且具有配置成接收第一天线耦合元件的第一接收区的第一芯片封装结构；
布置在所述第一接收区中的第一天线耦合元件；
布置在所述第一天线耦合元件之上并且电容性地耦合到所述第一天线耦合元件的第一天线；
第二芯片；
至少部分地围绕所述第二芯片并且具有配置成接收第二天线耦合元件的第二接收区的第二芯片封装结构；
布置在所述第二接收区中的第二天线耦合元件；
布置在所述第二天线耦合元件之上并且电容性地耦合到所述第二天线耦合元件的第二天线；以及
电力地耦合到所述第一芯片和所述第二芯片的第三芯片。
25.根据权利要求24所述半导体器件，其中所述第一芯片包括第一天线调谐器，并且其中所述第二芯片包括第二天线调谐器。
26.根据权利要求25所述的半导体器件，其中所述第一天线调谐器被配置成调谐到第一频率或频带并且所述第二天线调谐器被配置成调谐到不同于所述第一频率或频带的第二频率或频带。
CN201410094909.8A 2013-03-14 2014-03-14 半导体器件 Expired - Fee Related CN104051437B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/803,143 US8779564B1 (en) 2013-03-14 2013-03-14 Semiconductor device with capacitive coupling structure
US13/803143 2013-03-14

Publications (2)

Publication Number Publication Date
CN104051437A CN104051437A (zh) 2014-09-17
CN104051437B true CN104051437B (zh) 2017-01-18

Family

ID=50238218

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410094909.8A Expired - Fee Related CN104051437B (zh) 2013-03-14 2014-03-14 半导体器件

Country Status (4)

Country Link
US (1) US8779564B1 (zh)
EP (1) EP2824705B1 (zh)
KR (1) KR101639472B1 (zh)
CN (1) CN104051437B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9722325B2 (en) * 2015-03-27 2017-08-01 Intel IP Corporation Antenna configuration with coupler(s) for wireless communication
US10263646B2 (en) 2015-09-08 2019-04-16 Beammwave Ab Analog processing system for massive-MIMO
WO2017108122A1 (en) * 2015-12-23 2017-06-29 Intel IP Corporation Wafer level package structure with internal conductive layer
US10128203B2 (en) * 2016-02-02 2018-11-13 Taiwan Semiconductor Manufacturing Company Ltd. Fan-out package structure, antenna system and associated method
EP3455907B1 (en) 2016-05-10 2020-06-24 Sony Mobile Communications Inc. C-fed antenna formed on multi-layer printed circuit board edge
US11569146B2 (en) 2016-06-24 2023-01-31 Agency For Science, Technology And Research Semiconductor package and method of forming the same
US10236260B2 (en) 2016-06-30 2019-03-19 Nxp Usa, Inc. Shielded package with integrated antenna
US10332841B2 (en) 2016-07-20 2019-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. System on integrated chips and methods of forming the same
US10269732B2 (en) * 2016-07-20 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Info package with integrated antennas or inductors
CN107580094B (zh) * 2017-10-27 2020-10-02 合肥光万信息科技有限公司 一种实现两部手机的翻盖式结构
US11081453B2 (en) 2018-07-03 2021-08-03 Mediatek Inc. Semiconductor package structure with antenna
US11682584B2 (en) * 2018-12-26 2023-06-20 Camtek Ltd. Measuring buried layers
KR20200145959A (ko) 2019-06-21 2020-12-31 삼성전자주식회사 반도체 패키지
CN112802764B (zh) * 2020-12-31 2024-03-26 上海易卜半导体有限公司 封装件及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008012533A1 (en) * 2006-07-28 2008-01-31 Iti Scotland Limited Antenna arrangment as heat sink
US8039303B2 (en) * 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure
CN102324416A (zh) * 2010-09-16 2012-01-18 日月光半导体制造股份有限公司 整合屏蔽膜及天线的半导体封装件
CN102622688A (zh) * 2012-03-21 2012-08-01 熊文俊 基于防屏蔽通用天线贴片的近场支付系统

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8193034B2 (en) * 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
US8338936B2 (en) * 2008-07-24 2012-12-25 Infineon Technologies Ag Semiconductor device and manufacturing method
US8263437B2 (en) * 2008-09-05 2012-09-11 STATS ChiPAC, Ltd. Semiconductor device and method of forming an IPD over a high-resistivity encapsulant separated from other IPDS and baseband circuit
US7799602B2 (en) * 2008-12-10 2010-09-21 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer over a semiconductor die after forming a build-up interconnect structure
US7989270B2 (en) * 2009-03-13 2011-08-02 Stats Chippac, Ltd. Semiconductor device and method of forming three-dimensional vertically oriented integrated capacitors
US8232925B2 (en) 2009-05-29 2012-07-31 Intel Mobile Communications GmbH Impedance tuning of transmitting and receiving antennas
US8405568B2 (en) 2009-05-29 2013-03-26 Intel Mobile Communications GmbH Wireless communication device antenna with tuning elements
US8170510B2 (en) 2009-05-29 2012-05-01 Intel Mobile Communications GmbH Minimizing mutual coupling
WO2010141316A1 (en) * 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit wafer probe diagnostic tool
US8508422B2 (en) * 2009-06-09 2013-08-13 Broadcom Corporation Method and system for converting RF power to DC power utilizing a leaky wave antenna
US20110117862A1 (en) 2009-11-16 2011-05-19 Oluf Bagger Multiband RF Device
TWI509873B (zh) * 2010-06-07 2015-11-21 Universal Global Scient Ind Co 具有天線的封裝結構及其製作方法
US9007273B2 (en) * 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8482675B2 (en) * 2010-09-30 2013-07-09 Newport Media, Inc. Multi-chip antenna diversity picture-in-picture architecture
IT1403475B1 (it) * 2010-12-20 2013-10-17 St Microelectronics Srl Struttura di connessione per un circuito integrato con funzione capacitiva
US8718550B2 (en) * 2011-09-28 2014-05-06 Broadcom Corporation Interposer package structure for wireless communication element, thermal enhancement, and EMI shielding

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008012533A1 (en) * 2006-07-28 2008-01-31 Iti Scotland Limited Antenna arrangment as heat sink
US8039303B2 (en) * 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure
CN102324416A (zh) * 2010-09-16 2012-01-18 日月光半导体制造股份有限公司 整合屏蔽膜及天线的半导体封装件
CN102622688A (zh) * 2012-03-21 2012-08-01 熊文俊 基于防屏蔽通用天线贴片的近场支付系统

Also Published As

Publication number Publication date
KR20140113440A (ko) 2014-09-24
CN104051437A (zh) 2014-09-17
EP2824705B1 (en) 2021-10-27
EP2824705A3 (en) 2015-06-17
US8779564B1 (en) 2014-07-15
KR101639472B1 (ko) 2016-07-13
EP2824705A2 (en) 2015-01-14

Similar Documents

Publication Publication Date Title
CN104051437B (zh) 半导体器件
US11038266B2 (en) Shielded radio frequency component with integrated antenna
US8269344B2 (en) Method and system for inter-chip communication via integrated circuit package waveguides
Zhang et al. Antenna-in-package design for wirebond interconnection to highly integrated 60-GHz radios
Wang et al. InFO_AiP technology for high performance and compact 5G millimeter wave system integration
KR101150249B1 (ko) 집적 회로 패키지 내에 임베딩된 위상 배열 안테나를 위한 방법 및 시스템
US7808434B2 (en) Systems and methods for integrated antennae structures in multilayer organic-based printed circuit devices
CN104871369B (zh) 背面再分布层贴片天线
US8384596B2 (en) Method and system for inter-chip communication via integrated circuit package antennas
KR101721703B1 (ko) 반도체 소자 및 그 제조 방법
CN102184917B (zh) 采用四方扁平无引脚封装的gsm射频发射前端模块
Lin et al. Miniature Butler matrix design using glass-based thin-film integrated passive device technology for 2.5-GHz applications
Hagelauer et al. Integrated systems-in-package: Heterogeneous integration of millimeter-wave active circuits and passives in fan-out wafer-level packaging technologies
Kam et al. Low-cost antenna-in-package solutions for 60-GHz phased-array systems
US8450846B2 (en) Method and system for communicating via flip-chip die and package waveguides
Tsai et al. Array antenna integrated fan-out wafer level packaging (InFO-WLP) for millimeter wave system applications
US20090219908A1 (en) Method and system for processing signals via diplexers embedded in an integrated circuit package
Wojnowski et al. Embedded wafer level ball grid array (eWLB) technology for high-frequency system-in-package applications
US20180294569A1 (en) Radio-frequency module with integrated shield layer antenna and integrated cavity-based antenna
CN211404488U (zh) 一种毫米波芯片封装结构及其测试结构
US10833394B2 (en) Electronic package and method for fabricating the same
CN102201607A (zh) 基于ltcc技术的微带-带状线转换
Braun et al. Opportunities of fan-out wafer level packaging (FOWLP) for RF applications
Ndip et al. A novel packaging and system-integration platform with integrated antennas for scalable, low-cost and high-performance 5G mmWave systems
Tian et al. Design and implementation of a compact 3-D stacked RF front-end module for micro base station

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170118

Termination date: 20210314