CN104871369B - 背面再分布层贴片天线 - Google Patents
背面再分布层贴片天线 Download PDFInfo
- Publication number
- CN104871369B CN104871369B CN201480003454.2A CN201480003454A CN104871369B CN 104871369 B CN104871369 B CN 104871369B CN 201480003454 A CN201480003454 A CN 201480003454A CN 104871369 B CN104871369 B CN 104871369B
- Authority
- CN
- China
- Prior art keywords
- back side
- patch antenna
- layer
- integrated circuit
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010703 silicon Substances 0.000 claims abstract description 25
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims description 56
- 238000000034 method Methods 0.000 claims description 33
- 230000008569 process Effects 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 230000005611 electricity Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 description 20
- 239000002184 metal Substances 0.000 description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 6
- 238000004891 communication Methods 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical group CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5225—Shielding layers formed together with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/12—Supports; Mounting means
- H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
- H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q21/00—Antenna arrays or systems
- H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
- H01Q21/061—Two dimensional planar arrays
- H01Q21/065—Patch antenna array
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
- Waveguide Aerials (AREA)
- Semiconductor Integrated Circuits (AREA)
- Details Of Aerials (AREA)
Abstract
本发明描述了一种贴片天线系统，其包括：集成电路管芯，其具有包括有源层的有源侧、以及背面；形成在所述背面上的电介质层；以及形成在所述电介质层上的再分布层，其中，所述再分布层形成贴片阵列。所述贴片天线还包括多个穿硅通孔(TSV)，其中，所述TSV将所述贴片阵列电连接到所述有源层。
Description
背景技术
半导体产业正在移动到无处不在的无线通信。未来的片上系统(SoC)解决方案会要求小形状因子以实现系统集成。随着联邦通信委员会(FCC)对57千兆赫(GHz)与64GHz(毫米波)之间的7GHz的频谱的巨大连续块解除分配，将其用于在无任何许可费的情况下进行无线通信，越来越多的通信设备将开始在该范围内通信。利用这些通信设备的高频率，毫米波适合于超高速数据传输，而另一优点在于这些通信设备有能力使用小天线进行数据传输。
以往的研究已经利用有源金属层(尤其是高前侧金属层)来创建片上天线。这可能需要使用待由天线占用的宝贵有源层面积。替代地，现有技术已经使用了需要大面积的片下天线。另外，在天线与有源层之间可能需要空间来隔离串音。
附图说明
下面将结合所附附图对本发明的说明性实施例进行详细描述，在附图中：
图1示出了根据本发明的被封装为3D堆叠体的片上天线的一个实施例；
图2示出了图1的片上天线的顶视图；
图3示出了图1的片上天线的截面图；
图3A是根据另一个说明性实施例的片上天线的截面图；
图4是衬底为电介质的片上天线的实施例的截面图；
图5示出了包括片上天线和电路的系统的一个实施例；
图6是示出根据本发明的片上天线的制造方法的实施例的流程图；
图7是示出片上天线的制造方法的替代的实施例的流程图；
图8是示出片上天线的制造方法的另一个替代的实施例的流程图；以及
图9是根据说明性实施例的用于定义尺寸术语的片上天线的截面图。
具体实施方式
以下描述和附图充分地示出了本发明的具体实施例，以使本领域的技术人员能够实践本发明。其它实施例可以包含结构、逻辑、电气、工艺以及其它变化。示例仅代表可能的变型。除非明确要求，否则单独的部件和功能都是可选的，并且操作顺序可以改变。一些实施例的部分和特征可以包括在其它实施例的部分和特征中或者由其它实施例的部分和特征替代。在权利要求中阐述的本发明的实施例包含那些权利要求的等同物。本发明的实施例在此处可以单独或统一地被称为术语“发明”，仅仅出于方便起见，并且不是要将本申请的范围限制于任何单个发明或发明构思(如果实际上公开了一个以上的发明或发明构思)。
如本文中使用的，贴片天线元件通常是扁平的矩形金属片或“贴片”，安装在被称为接地平面或反射器的金属片之上。在一个实施例中，接地平面或反射器通常大于贴片天线元件。电介质层可以存在于贴片与反射器之间。通常，贴片的连接到馈送连接并且与馈送连接相对的两个边缘提供天线辐射。
如本文中使用的，穿硅通孔(TSV)是穿过硅晶片或管芯的电连接。通常，TSV在与衬底和有源电路层的平面垂直的方向上穿过管芯，该方向在本文中被称为“垂直”方向。TSV可以用作通往天线的贴片的馈送线，如本文所描述的。
如本文中使用的，集成电路管芯可以包括具有有源层的衬底、以及背面。有源层可以包括多个金属层，并且该层可以是半导体管芯中发生放大、整流、发光或其它动态行为的地方。通常，有源层可以覆盖衬底。通常，背面是管芯的非有源层。
三维(3D)芯片是一种芯片封装类型，其中，两个或更多半导体有源层被垂直并且水平集成到单个电路中。在单片式3D芯片中，电子部件及其连接(布线)分层地建立在单个半导体晶片上，然后将该半导体晶片切成3D IC。由于仅存在一个衬底，所以不需要对准、减薄、接合或穿硅通孔。在晶片上晶片3D技术中，电路建立在两个或更多半导体晶片上，这些半导体晶片然后被对准、接合并被切成3D集成电路。每个晶片可以在接合之前或之后被减薄。垂直连接可以在接合之前建立到晶片中或者可以在接合之后创建在堆叠体中。这些“穿硅通孔”(TSV)穿过有源层之间和/或有源层与外部接合焊盘之间的(多个)硅衬底。通过使用两个晶片来创建晶片上管芯3D集成电路。将一个晶片切成管芯，并且将管芯对准并接合到第二晶片的管芯位置上。如在晶片上晶片方法中一样，在接合之前或之后执行减薄和TSV创建。可以在切成管芯之前将额外的管芯添加到堆叠体。在管芯上管芯3D IC中，电子部件建立在多个管芯上，然后将多个管芯对准并接合。3D封装也可以包括倒装芯片，其也被称为可控坍塌芯片连接或其缩写C4，用于将管芯互连。将管芯倒装并且设置为使管芯的有源层连接到其它管芯的电路。本发明的各种实施例可以利用这些集成电路类型中的任何一种以及许多其它类型。
再分布层(RDL)是芯片上的金属层，其由于电路设计的影响而允许将输入/输出连接焊盘重新定位到与它们所处位置不同的地方。RDL可以被认为是用于在半导体管芯的表面上创建分布式导电金属线的方法。RDL可以包含将另一导电层添加在衬底之上、并使该导电层图案化和金属化，以在新位置处提供新的接合焊盘。该层可以与衬底电隔离，除了在原始接合焊盘处的连接或通往金属方向的连接之外。
图1是根据说明性实施例的片上天线100。贴片天线包括管芯110，该管芯110具有衬底130和可以使用再分布层(RDL)150来制造在衬底130的背面处的贴片120。穿硅通孔(TSV)140可以用作从包括射频(RF)发射器和接收器520(图5)的有源层144到天线贴片120的馈送线。在实施例中，片上天线可以被封装为3D堆叠体，其中，顶部管芯110安装在倒装芯片封装上，即，顶部管芯110被倒装并且被设置在第二管芯160的顶部上。使用RDL制造在顶部管芯的背面上的天线贴片现在是正面，这确保了辐射天线阵列正指向空中。天线贴片可以是平面的和矩形的，并且被配置为作为相位阵列天线系统而进行操作。
图2示出了根据说明性实施例200的片上天线的顶视图。管芯包括衬底210、金属贴片220和TSV 230。电介质层可以设置在贴片220与衬底210之间。衬底210被配置为反射器(接地平面)。尽管示出了连接到贴片的一个TSV 230，但是可以存在连接到贴片的多个TSV。
图3是根据说明性实施例的形成在管芯300的背面上的片上天线305的截面图。片上天线可以包括背面硅衬底330、设置在衬底330的背面上的电介质层320、以及形成在电介质层320上的RDL贴片310。在该实施例中，电介质320可以是二氧化硅，并且反射器可以是硅衬底330。管芯300还可以包括有源侧电路340，其包括路由和布线350。电介质层320可以包括二氧化硅(SiO2)。在实施例中，衬底330可以具有介电常数(er)4。由于反射器必须高度导电，所以这种低电阻衬底有助于片上天线。衬底可以包括硅，但是也可以是诸如二氧化硅、氧化铝、蓝宝石、锗、砷化镓(GaAs)、硅和锗的合金、或磷化铟(InP)、或它们的组合之类的材料。在另一个实施例中，TSV 355可以将RDL贴片310与有源层电路340连接。
图3A是根据说明性实施例的片上天线367的截面图。管芯360可以包括沉积在有源层364的背面368上的金属层363、可以是SiO2的电介质层362、以及形成在电介质362上的RDL贴片天线361。在实施例中，金属层363可以由RDL形成。有源层364可以包括有源电路，其包括路由和布线365。衬底可以是硅，但是也可以是诸如二氧化硅、氧化铝、蓝宝石、锗、砷化镓(GaAs)、硅和锗的合金、或磷化铟(InP)、或它们的组合之类的材料。TSV 366可以将RDL贴片361与有源层电路364连接。在该构造中，金属层363被配置为反射器，并且层362被配置为电介质。换言之，制造两个不同的RDL层以在背面上创建金属贴片(RDL)361-SiO2电介质362-金属接地平面(RDL)363。
图4是根据说明性实施例的片上天线405的截面图。管芯400包括形成在背面衬底450上的RDL贴片410、以及包含填料单元440和至少一个金属层430的有源层435。作为管芯的有源层的其中之一的金属层430的其中之一可以被配置为反射器(接地平面)。在该构造中，背面衬底450可以用作电介质。可能不需要单独的电介质层。在实施例中，TSV 455将RDL贴片410与包括路由和布线460的有源层430连接。
图5示出了根据说明性实施例500的包括片上天线和电路的天线系统。系统可以包括天线阵列510、收发器520的阵列、以及基带信号处理器530的阵列。每个单独的天线515可以连接至其自己的收发器522和信号处理器533。在实施例中，天线贴片利用RDL形成在衬底330、450的背面上；收发器520和信号处理器530存在于管芯的有源层340、435中。TSV 550、555从有源层馈送天线贴片。任选地，收发器、信号处理器或其它电路可以作为3D堆叠体的部件而被制造在单独的管芯中。在该构造中，包括天线贴片的管芯通过倒装芯片方法被倒装并连接到收发器或其它电路管芯，如以上图1中所述。将有源层与天线贴片之间的相互作用最小化，并且可以选择馈送的位置和量，用于获得适当的阻抗并且创建产生辐射波/接收波的期望的极化的电流分布。不需要耗费四分之一波长线或插入馈送的空间。
图6是示出根据说明性实施例的片上天线的制造的流程图。提供衬底610，在优选为硅的衬底的背面上沉积优选为SiO2的电介质层620。然后可以在电介质层上形成RDL以形成多个天线贴片630。可以使用多种沉积技术，包括物理气相沉积(PVD)、化学气相沉积(CVD)、电化学沉积(ECD)、分子束外延(MBE)，并且此外，还可以使用最近的原子层沉积(ALD)。各种层可以由TSV连接。任选地，将片上天线封装为3D堆叠体640。
在另一个实施例中，图7是示出根据说明性实施例的片上天线的制造的流程图。提供衬底710，并且在衬底的背面上形成第一RDL 720。在第一RDL层上沉积优选为二氧化硅的电介质层730。在电介质层上形成第二RDL740，第二RDL形成天线贴片。各种层可以由TSV连接。在该实施例中，第一RDL被配置为接地平面。任选地，将片上天线封装为3D堆叠体750。
在另一个实施例中，图8是示出根据说明性实施例的片上天线的制造的流程图。提供衬底810，并且在衬底的背面上形成RDL 820，RDL形成多个天线贴片。在衬底的有源层上沉积金属层830。可以在衬底与金属层之间添加填料单元以连接在制造期间创建的间隙，或者可以添加填料单元来改善衬底偏置。各种层可以由TSV连接。任选地，将片上天线封装为3D堆叠体840。
根据图6-8制造的片上天线可以被封装为3D堆叠体。在该构造中，可以将包括片上天线的管芯倒装，以使管芯的有源层连接到其它管芯。由于天线贴片位于背面上，所以将管芯倒装使得贴片在被封装在3D堆叠体中的同时被暴露于空气。
图9示出了根据说明性实施例的用于定义尺寸术语的片上天线的截面图。管芯900包括形成在衬底920的背面上的RDL贴片910、以及接地平面930。RDL贴片910包括宽度940和长度960。衬底920具有厚度950。磁场的方向如970所示。
进行测试以确定贴片相对于电介质厚度、介电常数和信号频率的尺寸。通常，贴片元件的横向尺寸与波长的一半除以电介质层的介电常数的平方根的结果成比例。表1中示出了片上天线的一些示例性实施例的贴片和电介质层的尺寸。
表1
| 频率(GHz) | 电介质厚度 | 介电常数(利用硅作为电介质) | 贴片(长度) | 贴片(宽度) |
| 60 | 0.6mm | 11.9 | 0.45mm | 0.98mm |
| 60 | 0.1mm | 11.9 | 0.7mm | 0.98mm |
| 60 | 100mm | 11.9 | 0.72mm | 0.98mm |
| (利用SiO2作为电介质) | ||||
| 60 | 0.6mm | 4 | 0.92mm | 1.58mm |
| 60 | 0.1mm | 4 | 1.2mm | 1.58mm |
| 60 | 100mm | 4 | 1.24mm | 1.58mm |
这些测量结果显示，当电介质层的厚度增加时，可能可以减小贴片尺寸。与这些测量结果一样，在一个实施例中，宽5mm、长5mm的管芯可以具有大约20个天线贴片的阵列，其中，单个贴片具有0.72mm的长度以及0.98mm的宽度。另外，由于天线形成在管芯的背面上，所以与有源层中的电路产生干扰的风险较低。相似地，由于与电路产生干扰的风险较低，所以管芯的整个背面可以用于形成贴片。
应该理解，在附图中示出并且在本说明书内描述的特定实施例是出于示例的目的，并且不应该被解释为限制本发明，本发明的限制将在以下权利要求中描述。此外，显然，本领域的技术人员现在可以在不脱离本发明构思的情况下对所描述的具体实施例进行若干使用和修改。可以用等效结构和过程来替代所描述的各种结构和过程；在一些实例中，可以采用不同顺序来执行本发明方法的子过程；或者，可以使用多种不同的材料和元件。因此，本发明不应被解释为包含了在所描述的系统和方法中存在的和/或所描述的系统和方法所拥有的每个和每一个新颖特征以及特征的新颖组合。
在实施例中，片上天线包括：具有有源侧和背面的集成电路芯片；接地平面；形成在接地平面上的电介质；以及形成在电介质层上的再分布层，再分布层包括一个或多个片上天线元件。任选地，背面包括高导电背面衬底，并且接地平面包括高导电背面衬底。任选地，电介质层包括形成在背面衬底上的二氧化硅层。任选地，背面包括背面衬底，并且电介质包括背面衬底。任选地，有源侧包括金属层，并且接地平面包括有源侧金属层。任选地，一个或多个片上天线贴片元件包括相控阵列。
在另一个实施例中，片上天线系统包括：具有有源侧和背面的集成电路芯片；接地平面；形成在接地平面上的电介质；形成在所述电介质层上的再分布层，再分布层包括一个或多个片上天线元件；并且其中，所述有源侧包括收发器和基带信号处理单元。任选地，所述集成电路管芯安装在倒装芯片构造100中的倒装芯片封装上。任选地，穿硅通孔结构将片上天线元件与收发器和基带信号处理电路连接。任选地，存在多个片上天线元件以及多个收发器和基带信号处理电路；收发器和基带信号处理电路的其中之一通过穿硅通孔结构的至少其中之一来电连接到多个片上天线元件中的每一个；并且片上天线系统包括相控阵列。任选地，背面包括高导电背面衬底，并且接地平面包括高导电背面衬底。任选地，背面包括背面衬底，并且电介质包括背面硅衬底。任选地，存在多个再分布层，一个或多个贴片元件由再分布层中的第一再分布层形成，并且所述接地平面由再分布层中的第二再分布层形成。任选地，所述系统的操作频率是从58GHz至62GHz。任选地，所述系统的操作频率是从57GHz至64GHz，贴片中的每一个的长度是从0.45mm至1.24mm，并且宽度是从0.98mm至1.58mm。
在另一个实施例中，集成电路包括：具有有源侧和背面的集成电路管芯；接地平面；形成在接地平面上的电介质；形成在电介质层上的再分布层，再分布层形成在集成电路管芯的背面上并且包括一个或多个片上天线元件。任选地，背面包括高导电背面衬底，并且接地平面包括高导电背面衬底。任选地，背面包括背面衬底，并且电介质包括背面硅衬底。
在其它实施例中，制造片上天线的方法包括：提供集成电路管芯，所述管芯包括包含有源层的有源侧、以及背面；在背面上形成电介质层；以及在电介质层上形成再分布层，再分布层包括一个或多个片上天线元件。任选地，形成将一个或多个贴片天线元件电连接到有源层的一个或多个穿硅通孔(TSV)。
Claims (25)
1.一种片上天线，包括：
集成电路芯片，其具有有源侧和背面；
形成在所述集成电路芯片的所述背面上的接地平面；
形成在所述接地平面上的电介质层；以及
形成在所述电介质层上的再分布层，所述再分布层包括一个或多个贴片天线元件，其中所述一个或多个贴片天线元件形成在所述集成电路芯片的所述背面上方。
2.根据权利要求1所述的片上天线，其中，所述背面包括背面衬底，并且所述接地平面包括所述背面衬底。
3.根据权利要求1所述的片上天线，其中，所述一个或多个贴片天线元件包括相控阵列。
4.一种贴片天线系统，包括：
集成电路管芯，其具有有源侧和背面；
形成在所述集成电路管芯的所述背面上的接地平面；
形成在所述接地平面上的电介质层；
形成在所述电介质层上的再分布层，所述再分布层包括一个或多个贴片天线元件；以及
其中，所述有源侧包括收发和基带信号处理电路，并且其中所述一个或多个贴片天线元件形成在所述集成电路管芯的所述背面上方。
5.根据权利要求4所述的贴片天线系统，其中，所述集成电路管芯以倒装芯片构造安装在倒装芯片封装上。
6.根据权利要求5所述的贴片天线系统，还包括连接所述贴片天线元件与所述收发和基带信号处理电路的穿硅通孔结构。
7.根据权利要求6所述的贴片天线系统，其中：存在多个所述贴片天线元件和多个所述收发和基带信号处理电路；所述收发和基带信号处理电路的其中之一通过所述穿硅通孔结构的至少其中之一来电连接到多个所述贴片天线元件中的每一个；并且所述贴片天线系统包括相控阵列。
8.根据权利要求4所述的贴片天线系统，其中，所述背面包括背面衬底，并且所述接地平面包括所述背面衬底。
9.根据权利要求4所述的贴片天线系统，其中，所述背面包括背面衬底，并且所述电介质层包括所述背面衬底。
10.根据权利要求4所述的贴片天线系统，其中，存在多个所述再分布层，所述一个或多个贴片元件由所述再分布层中的第一再分布层形成，并且所述接地平面由所述再分布层中的第二再分布层形成。
11.根据权利要求4所述的贴片天线系统，其中，所述系统的操作频率是从57GHz到64GHz，贴片中的每一个的长度是从0.45mm到1.24mm，并且宽度是从0.98mm到1.58mm。
12.一种集成电路，包括：
集成电路管芯，其具有有源侧和背面；
形成在所述集成电路管芯的所述背面上的接地平面；
形成在所述接地平面上的电介质层；以及
形成在所述电介质层上的再分布层，所述再分布层形成在所述集成电路管芯的所述背面上并且包括一个或多个贴片天线元件，其中所述一个或多个贴片天线元件形成在所述集成电路管芯的所述背面上方。
13.根据权利要求12所述的集成电路，其中，所述背面包括背面衬底，并且所述接地平面包括所述背面衬底。
14.根据权利要求12所述的集成电路，其中，所述背面包括背面衬底，并且所述电介质层包括所述背面衬底。
15.一种制造贴片天线的方法，所述方法包括：
提供集成电路管芯，所述集成电路管芯包括背面以及包含有源层的有源侧；
在所述集成电路管芯的所述背面上形成接地平面；
在所述接地平面上形成电介质层；以及
在所述电介质层上形成再分布层，所述再分布层包括一个或多个贴片天线元件，其中所述一个或多个贴片天线元件形成在所述集成电路管芯的所述背面上方。
16.根据权利要求15所述的制造贴片天线的方法，还包括：形成将所述一个或多个贴片天线元件电连接到所述有源层的一个或多个穿硅通孔(TSV)。
17.根据权利要求15所述的制造贴片天线的方法，还包括：将所述集成电路管芯以倒装芯片构造安装在倒装芯片封装上。
18.根据权利要求15所述的方法，还包括：在所述有源侧上形成收发和基带信号处理电路。
19.根据权利要求18所述的方法，还包括：经由穿硅通孔结构连接所述贴片天线元件与所述收发和基带信号处理电路。
20.根据权利要求19所述的方法，还包括：
形成多个所述贴片天线元件和多个所述收发和基带信号处理电路；以及
通过所述穿硅通孔结构的至少其中之一将所述收发和基带信号处理电路的其中之一电连接到所述多个贴片天线元件中的每一个。
21.根据权利要求20所述的方法，还包括：形成具有所述贴片天线元件的相控阵列。
22.根据权利要求21所述的方法，还包括：以从58GHz到62GHz的频率操作所述相控阵列。
23.根据权利要求21所述的方法，还包括：以从57GHz到64GHz的频率操作所述相控阵列。
24.一种制造贴片天线的装置，其包括用于执行权利要求15-23中的任一项所述的方法的模块。
25.一种机器可读介质，其包括代码，所述代码在被执行时使机器执行根据权利要求15-23中的任一项所述的方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/740,428 | 2013-01-14 | ||
| US13/740,428 US10403511B2 (en) | 2013-01-14 | 2013-01-14 | Backside redistribution layer patch antenna |
| PCT/US2014/010895 WO2014110273A1 (en) | 2013-01-14 | 2014-01-09 | Backside redistribution layer patch antenna |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104871369A CN104871369A (zh) | 2015-08-26 |
| CN104871369B true CN104871369B (zh) | 2018-05-25 |
Family
ID=51164748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201480003454.2A Active CN104871369B (zh) | 2013-01-14 | 2014-01-09 | 背面再分布层贴片天线 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US10403511B2 (zh) |
| EP (1) | EP2943997A4 (zh) |
| JP (2) | JP6122508B2 (zh) |
| KR (1) | KR101690112B1 (zh) |
| CN (1) | CN104871369B (zh) |
| TW (1) | TWI595701B (zh) |
| WO (1) | WO2014110273A1 (zh) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9726818B1 (en) | 2013-05-30 | 2017-08-08 | Hrl Laboratories, Llc | Multi-wavelength band optical phase and amplitude controller |
| US9608334B2 (en) * | 2014-03-31 | 2017-03-28 | Nxp B.V. | Radar antenna system |
| JP6429680B2 (ja) * | 2015-03-03 | 2018-11-28 | パナソニック株式会社 | アンテナ一体型モジュール及びレーダ装置 |
| US10270186B2 (en) * | 2015-08-31 | 2019-04-23 | Kabushiki Kaisha Toshiba | Antenna module and electronic device |
| EP4142165A1 (en) | 2015-09-08 | 2023-03-01 | Beammwave AB | Analog processing system for massive-mimo |
| US10128192B2 (en) * | 2016-07-22 | 2018-11-13 | Mediatek Inc. | Fan-out package structure |
| US10505258B2 (en) * | 2016-08-02 | 2019-12-10 | Analog Devices Global Unlimited Company | Radio frequency isolator |
| US11050155B2 (en) * | 2016-12-14 | 2021-06-29 | Intel Corporation | Microelectronic devices designed with mold patterning to create package-level components for high frequency communication systems |
| US11088467B2 (en) | 2016-12-15 | 2021-08-10 | Raytheon Company | Printed wiring board with radiator and feed circuit |
| US10581177B2 (en) | 2016-12-15 | 2020-03-03 | Raytheon Company | High frequency polymer on metal radiator |
| US10541461B2 (en) | 2016-12-16 | 2020-01-21 | Ratheon Company | Tile for an active electronically scanned array (AESA) |
| KR102610547B1 (ko) * | 2017-01-04 | 2023-12-05 | 인텔 코포레이션 | 안테나 어레이를 위한 패키지 아키텍처 |
| WO2018182653A1 (en) * | 2017-03-30 | 2018-10-04 | Intel Corporation | Rfic having coaxial interconnect and molded layer |
| US11374323B2 (en) | 2017-03-31 | 2022-06-28 | Intel Corporation | Patch antennas stitched to systems in packages and methods of assembling same |
| CN108695588A (zh) * | 2017-04-07 | 2018-10-23 | 庄晴光 | 整合电路与天线的晶粒及整合方法 |
| US10186492B1 (en) * | 2017-07-18 | 2019-01-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure and manufacturing method thereof |
| US10361485B2 (en) | 2017-08-04 | 2019-07-23 | Raytheon Company | Tripole current loop radiating element with integrated circularly polarized feed |
| US10483617B2 (en) * | 2017-09-29 | 2019-11-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure |
| CN108011183B (zh) * | 2017-11-15 | 2019-08-13 | 电子科技大学 | 基于矩形贴片tm20模式的一维宽角度扫描相控阵 |
| JP7023683B2 (ja) | 2017-11-29 | 2022-02-22 | Tdk株式会社 | パッチアンテナ |
| KR102025906B1 (ko) * | 2017-12-06 | 2019-11-04 | 삼성전자주식회사 | 안테나 모듈 |
| US11211687B2 (en) * | 2017-12-07 | 2021-12-28 | Sj Semiconductor (Jiangyin) Corporation | Method of fabricating a semiconductor structure with an antenna module |
| CN108172564B (zh) * | 2017-12-24 | 2020-01-03 | 中国电子科技集团公司第五十五研究所 | 一种毫米波天线与硅基组件三维集成封装 |
| US10897073B2 (en) | 2018-08-27 | 2021-01-19 | Canon Kabushiki Kaisha | Receiver for detecting a terahertz wave and image forming apparatus |
| JP7091961B2 (ja) * | 2018-09-13 | 2022-06-28 | Tdk株式会社 | オンチップアンテナ |
| US10411752B1 (en) | 2018-10-29 | 2019-09-10 | Globalfoundries Inc. | Methods, apparatus, and system for high-bandwidth on-mold antennas |
| CN109888454B (zh) * | 2018-12-29 | 2021-06-11 | 瑞声精密制造科技(常州)有限公司 | 一种封装天线模组及电子设备 |
| US11258161B2 (en) | 2019-02-08 | 2022-02-22 | Texas Instmments Incorporated | Antenna-on-package integrated circuit device |
| US12015191B2 (en) * | 2019-02-08 | 2024-06-18 | Texas Instruments Incorporated | Antenna-on-package integrated circuit device |
| US20220158736A1 (en) * | 2019-02-27 | 2022-05-19 | Telefonaktiebolaget Lm Ericsson (Publ) | Optical Module and Method of Fabrication |
| US20230144206A1 (en) * | 2021-11-10 | 2023-05-11 | Intel Corporation | Packaging architectures for sub-terahertz radio frequency devices |
| US20230290700A1 (en) * | 2022-03-08 | 2023-09-14 | Mediatek Inc. | Antenna package |
| US20240213678A1 (en) * | 2022-12-23 | 2024-06-27 | Psemi Corporation | 3-D Integrated Circuit Antenna Arrays |
| CN116995068B (zh) * | 2023-09-25 | 2024-01-09 | 之江实验室 | 芯片集成天线封装结构及封装方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102800961A (zh) * | 2011-05-24 | 2012-11-28 | 台湾积体电路制造股份有限公司 | 使用硅通孔的天线 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04160804A (ja) | 1990-10-24 | 1992-06-04 | Mitsubishi Electric Corp | モノリシックアンテナ |
| JP3130575B2 (ja) | 1991-07-25 | 2001-01-31 | 日本電気株式会社 | マイクロ波ミリ波送受信モジュール |
| CA2160286C (en) * | 1994-12-08 | 1999-01-26 | James Gifford Evans | Small antennas such as microstrip patch antennas |
| JP3377786B2 (ja) | 2000-06-21 | 2003-02-17 | 日立マクセル株式会社 | 半導体チップ |
| US6838773B2 (en) | 2000-06-21 | 2005-01-04 | Hitachi Maxell, Ltd. | Semiconductor chip and semiconductor device using the semiconductor chip |
| JP2002299947A (ja) | 2001-03-30 | 2002-10-11 | Fujitsu Quantum Devices Ltd | 高周波半導体装置 |
| US6870503B2 (en) * | 2002-11-19 | 2005-03-22 | Farrokh Mohamadi | Beam-forming antenna system |
| US7391372B2 (en) | 2003-06-26 | 2008-06-24 | Hrl Laboratories, Llc | Integrated phased array antenna |
| US7548205B2 (en) | 2003-07-15 | 2009-06-16 | Farrokh Mohamadi | Wafer scale antenna module with a backside connectivity |
| JP2007036571A (ja) | 2005-07-26 | 2007-02-08 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US7894777B1 (en) * | 2006-12-29 | 2011-02-22 | Broadcom Corporation | IC with a configurable antenna structure |
| US7880677B2 (en) * | 2007-12-12 | 2011-02-01 | Broadcom Corporation | Method and system for a phased array antenna embedded in an integrated circuit package |
| JP2009266979A (ja) | 2008-04-24 | 2009-11-12 | Shinko Electric Ind Co Ltd | 半導体装置 |
| US8633858B2 (en) | 2010-01-29 | 2014-01-21 | E I Du Pont De Nemours And Company | Method of manufacturing high frequency receiving and/or transmitting devices from low temperature co-fired ceramic materials and devices made therefrom |
| US9007273B2 (en) | 2010-09-09 | 2015-04-14 | Advances Semiconductor Engineering, Inc. | Semiconductor package integrated with conformal shield and antenna |
| TWI418269B (zh) | 2010-12-14 | 2013-12-01 | Unimicron Technology Corp | 嵌埋穿孔中介層之封裝基板及其製法 |
| US8901688B2 (en) | 2011-05-05 | 2014-12-02 | Intel Corporation | High performance glass-based 60 ghz / mm-wave phased array antennas and methods of making same |
-
2013
- 2013-01-14 US US13/740,428 patent/US10403511B2/en active Active
-
2014
- 2014-01-09 KR KR1020157015634A patent/KR101690112B1/ko active IP Right Grant
- 2014-01-09 EP EP14737516.6A patent/EP2943997A4/en active Pending
- 2014-01-09 WO PCT/US2014/010895 patent/WO2014110273A1/en active Application Filing
- 2014-01-09 CN CN201480003454.2A patent/CN104871369B/zh active Active
- 2014-01-09 JP JP2015549873A patent/JP6122508B2/ja active Active
- 2014-01-10 TW TW103100973A patent/TWI595701B/zh active
-
2017
- 2017-03-31 JP JP2017073031A patent/JP2017153110A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102800961A (zh) * | 2011-05-24 | 2012-11-28 | 台湾积体电路制造股份有限公司 | 使用硅通孔的天线 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101690112B1 (ko) | 2016-12-27 |
| KR20150086306A (ko) | 2015-07-27 |
| US10403511B2 (en) | 2019-09-03 |
| JP6122508B2 (ja) | 2017-04-26 |
| EP2943997A1 (en) | 2015-11-18 |
| WO2014110273A1 (en) | 2014-07-17 |
| TWI595701B (zh) | 2017-08-11 |
| JP2016506675A (ja) | 2016-03-03 |
| CN104871369A (zh) | 2015-08-26 |
| TW201434203A (zh) | 2014-09-01 |
| EP2943997A4 (en) | 2016-11-16 |
| JP2017153110A (ja) | 2017-08-31 |
| US20140198013A1 (en) | 2014-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104871369B (zh) | 背面再分布层贴片天线 | |
| US11715668B2 (en) | Integrated antenna on interposer substrate | |
| US10103450B2 (en) | Integration of area efficient antennas for phased array or wafer scale array antenna applications | |
| US8648454B2 (en) | Wafer-scale package structures with integrated antennas | |
| US7342299B2 (en) | Apparatus and methods for packaging antennas with integrated circuit chips for millimeter wave applications | |
| US10510693B2 (en) | Semiconductor package structure | |
| US12094842B2 (en) | Semiconductor device having an antenna arranged over an active main surface of a semiconductor die | |
| US20100127937A1 (en) | Antenna Integrated in a Semiconductor Chip | |
| US9305888B2 (en) | Integrated antenna structure and array | |
| US10879197B2 (en) | Package structure and method of fabricating package structure | |
| EP4160668A1 (en) | Leadless power amplifier package including topside termination arrangements | |
| Biglarbegian et al. | Integrated microstrip-fed slot array antenna for emerging wireless application in IPD technology | |
| Hu et al. | High-efficiency horn antenna using solder balls for seamless package with millimeter-wave 3D chips |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |