CN106921357A - 声波设备及其晶圆级封装方法 - Google Patents

声波设备及其晶圆级封装方法 Download PDF

Info

Publication number
CN106921357A
CN106921357A CN201710113319.9A CN201710113319A CN106921357A CN 106921357 A CN106921357 A CN 106921357A CN 201710113319 A CN201710113319 A CN 201710113319A CN 106921357 A CN106921357 A CN 106921357A
Authority
CN
China
Prior art keywords
acoustic wave
pad
wave device
substrate
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710113319.9A
Other languages
English (en)
Inventor
陈高鹏
刘海玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ideal Semiconductor (suzhou) Co Ltd
Huatian Technology Kunshan Electronics Co Ltd
Original Assignee
Ideal Semiconductor (suzhou) Co Ltd
Huatian Technology Kunshan Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ideal Semiconductor (suzhou) Co Ltd, Huatian Technology Kunshan Electronics Co Ltd filed Critical Ideal Semiconductor (suzhou) Co Ltd
Priority to CN201710113319.9A priority Critical patent/CN106921357A/zh
Publication of CN106921357A publication Critical patent/CN106921357A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/703—Networks using bulk acoustic wave devices
    • H03H9/706—Duplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H03H9/725—Duplexers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本发明公开一种声波设备及其晶圆级封装方法，涉及半导体领域。其中声波设备包括基底、屏蔽环和声波器件，屏蔽环设置在基底和声波器件之间，以便由基底、屏蔽环和声波器件构成密闭腔室，在密闭腔室中，声波器件的管脚焊盘与基底上对应的焊盘连接，以便引出声波器件的管脚。本发明通过直接在基底上进行声波器件的封装，可实现尺寸小，制作简单，价格低廉，且易于集成的封装设备。

Description

声波设备及其晶圆级封装方法
技术领域
本发明涉及半导体领域，特别涉及一种声波设备及其晶圆级封装方法。
背景技术
随着无线移动通信系统所支持的模式及频段的不断增加，当前无线通信移动终端的射频前端架构也变得越来越复杂。
图1为一个支持2G、3G、4G多模式以及各个模式中多个频段的无线通信移动终端的射频前端架构。108是移动终端的射频收发信机芯片，负责将基带芯片产生的射频信号发送到对应的功率放大器芯片以及对接收到的射频信号进行处理。107、105、106分别是2G功率放大器芯片、3G/4G单频功率放大器芯片、3G/4G多模多频功率放大器芯片，这些芯片都对从射频收发信机108所发送来的射频信号进行功率放大。104为一系列双工器芯片，每一个FDD模式的频段都需要一个对应的双工器芯片来进行发射和接收信号的分离。103是一个集成了低通滤波器的单刀多掷射频天线开关芯片，用于将多个射频功率放大器的输出信号以及多路从天线接收到的射频信号进行分路分离，以使得多个射频发射通路及多个射频接收通路可以共享同一个主天线101。单刀多掷射频天线开关芯片103中通常都集成两个低通滤波器，分别用于滤除2G高频段(1710-1910MHz)射频功率放大器的谐波及2G低频段(820-920MHz)射频功率放大器的谐波。102是一个连接在主天线101与多模多频射频天线开关芯片103之间的天线匹配调谐芯片，用于对天线阻抗匹配进行实时调节以保证良好的天线阻抗匹配。111是一个分集射频天线开关芯片，用于对从分集天线112上接收到的射频信号进行分路分离。110是一系列滤波器芯片，用于对分集射频天线开关芯片111输出的各路射频信号进行滤波，其输出信号又通过接收通路开关芯片109发送到射频收发信机芯片108的相应接收端口。
由图1可以看出，随着多模多频射频前端模块需求的增长，双工器及滤波器将成为主要的器件。滤波器部分主要采用分立电感、电容器件来实现，或者采用IPD工艺实现；双工器则主要采用声表面波(SAW)、体声波(BAW)、薄膜体声波(BAW)等声波器件实现。声表面波是声波在物体表面有限深度内进行传播，沿固体与空气界面传播，同时，声表面波是一种能量集中在介质表面传播的弹性波；体声波及薄膜体声波利用的是体声波信号在不同介质传播时，在两电极与空气的交界地方发生反射，体声波及薄膜体声波与基底表面形成一个空气腔体，将声波限制在压电振荡腔内。由此可见，对于声表面波，体声波及薄膜体声波，都需要在与基底的交界面处，形成一个密闭的腔体，用于限制声波的传播路径。声波器件制作的滤波器及双工器，插入损耗小，带外抑制好等优点，被广泛应用于无线通信领域。封装的方式主要分为:金属封装，塑料封装，表贴封装。它们最少有两部分组成，即封装的基底和上盖。在基底上涂上少量的黏合剂，然后把芯片贴在上面。经过固化处理，将芯片牢固的贴在基底上。
金属封装：由包含着绝缘和接地引脚的金属基底以及金属帽子组成。放入脉冲点焊封机进行封帽，得到密封性良好的成品。金属封装用普通的工艺就可以制造出密封性良好的高频滤波器，同时由于机械性能强度高，可以封装体积大的芯片。
塑料封装：由槽和帽子两部分组成，芯片通过键合线连接到引线框上，金属的引线框从一边伸入槽中，最后将两个部分粘合在一起。这种封装技术的主要优势在于成本低。
表贴封装：陶瓷SMD(Surface Mounted Device:表面贴装器件)，采用基底和帽状上盖。根据不同用途采用了两种技术：对于高频器件和高频精度高器件，采用金属层包封；对于低频器件，采用塑性吸声材料包封。
图2为采用金属层包封示意图。其中210为基底，材料为基于陶瓷LTCC或HTCC工艺。203为声波滤波器或双工器，采用倒扣的方式，通过铜凸柱或者锡球204、205与基底210上的焊盘206、207连接；并通过基底210内部金属走线及过孔208、209与基底210底部的焊盘211、212连接，引出声波器件的管脚。201为金属帽，通过焊接或胶粘的方式与基底210相连；金属帽201与声波器件之间空隙填入聚合物材料202，用于支撑金属帽，防止金属帽塌陷。213为声波器件与基底之间形成的密闭腔体。
图3为采用塑性吸声材料包封示意图。其中310为基底，材料为基于陶瓷LTCC或HTCC工艺。303为声波滤波器或双工器，采用倒扣的方式，通过铜凸柱或者锡球304、305与310上的焊盘306、307连接；并通过基底310内部金属走线及过孔308、309与基底310底部焊盘311、312连接，引出声波器件的管脚。301为塑性吸声材料，通过胶粘的方式与基底310相连；塑性吸声材料与声波器件之间空隙填入聚合物材料302，用于支撑塑性吸声材料，防止塑性吸声材料塌陷。313为声波器件与基底之间形成的密闭腔体。
图4为现有技术中基于晶圆级封装的示意图，其中401为声波器件，在声波器件的上表面制作滤波器或双工器。402为基底，采用Si工艺制成。403为屏蔽环，通过焊接或者胶粘的方式，将声波器件401与基底402连接在一起，起到屏蔽及支撑的作用；在声波器件401、基底402和屏蔽环403之间形成了密闭腔体404，实现了声波器件与基底之间必须存在的一个腔体。同时，在声波器件401的上表面生长引出声波器件的输入输出管脚405、406，沿着屏蔽环及基底的外表面，引到基底的上表面，通过铜凸柱或者锡球407、408将声波器件的管脚引出。
金属封装和塑性封装存在共同的缺点，有比较长的引脚，导致器件的体积太大，很难与射频前端模块集成在一起。基于陶瓷的表贴封装，虽然应用广泛，但制作工艺复杂，陶瓷材料HTCC及LTCC价格贵，并且很难与其他工艺集成在一起，同时，现有的基于晶圆级封装的声波器件，也存在着工艺较难实现，成本高的缺陷。因此，需要找到一种方法，尺寸小，制作简单，价格低廉，且易于与其他器件集成的封装方法。
发明内容
本发明实施例提供一种声波设备及其晶圆级封装方法，通过直接在基底上进行声波器件的封装，可实现尺寸小，制作简单，价格低廉，且易于集成的封装设备。
根据本发明的一个方面，提供一种声波设备，包括基底、屏蔽环和声波器件，其中：
屏蔽环设置在基底和声波器件之间，以便由基底、屏蔽环和声波器件构成密闭腔室；
在密闭腔室中，声波器件的管脚焊盘与基底上对应的焊盘连接，以便引出声波器件的管脚。
在一个实施例中，屏蔽环为金属材料或塑性材料。
在一个实施例中，金属材料为金、银、铜、铁、镍、钯或锡。
在一个实施例中，屏蔽环通过焊接或胶粘方式与基底和声波器件连接。
在一个实施例中，声波器件的管脚焊盘为铝凸柱，铜凸柱或锡球。
在一个实施例中，声波器件包括声表面波SAW滤波器、体声波BAW滤波器或薄膜体声波FBAR滤波器，或者包括声表面波SAW双工器、体声波BAW双工器或薄膜体声波FBAR双工器，或者包括采用SAW、BAW或FBAR技术制造的器件。
在一个实施例中，基底包括设置在基底顶部的上焊盘以及设置在基底底部的下焊盘，其中基底顶部的上焊盘与对应声波器件的管脚焊盘连接，基底顶部的上焊盘与基底底部对应的下焊盘连接。
在一个实施例中，声波设备中包括多个一一对应的声波器件和屏蔽环。
在一个实施例中，声波设备还包括与声波器件异质的第一电子器件，其中：
第一电子器件的管脚焊盘与基底上对应的焊盘连接，以便引出第一电子器件的管脚。
在一个实施例中，第一电子器件包括基于GaAs HBT工艺、GaAs pHEMT工艺或GaN工艺的射频功率放大器，基于GaAs pHEMT工艺的低噪声放大器，基于GaAs pHEMT工艺的开关，基于IPD工艺的滤波器中的至少一个。
在一个实施例中，在基底底部，与第一电子器件的管脚焊盘相对应的第一下焊盘同与声波器件的管脚焊盘相对应的第二下焊盘连接。
在一个实施例中，第一下焊盘通过重布线层RDL与第二下焊盘连接。
在一个实施例中，声波设备还包括与声波器件异质的第二电子器件，其中：
第二电子器件包括第一连接焊盘和第二连接焊盘，第一连接焊盘与第一下焊盘连接，第二连接焊盘与第二下焊盘连接。
在一个实施例中，第二电子器件包括射频功率放大器的驱动级电路、开关电路、电源跟踪和包络跟踪电路、直流-直流转换电路、模数转换电路、数模转换电路中的至少一个。
根据本发明的另一方面，提供一种声波设备的晶圆级封装方法，包括：
在基底上设置屏蔽环；
在屏蔽环上设置声波器件，以便由基底、屏蔽环和声波器件构成密闭腔室；
在密闭腔室中，将声波器件的管脚焊盘与基底上对应的焊盘连接，以便引出声波器件的管脚。
在一个实施例中，将声波器件的管脚焊盘与基底上对应的焊盘连接包括：
在声波器件的管脚焊盘下方的基底中制作通孔；
在基底的上表面形成与声波器件的管脚焊盘连接的上焊盘；
上焊盘沿通孔延伸到基底的下表面以形成下焊盘。
在一个实施例中，在基底上设置与声波器件异质的第一电子器件；
将第一电子器件的管脚焊盘与基底上对应的焊盘连接，以便引出第一电子器件的管脚。
在一个实施例中，在基底底部，将与第一电子器件的管脚焊盘相对应的第一下焊盘，同与声波器件的管脚焊盘相对应的第二下焊盘连接。
在一个实施例中，第一下焊盘通过重布线层RDL与第二下焊盘连接。
在一个实施例中，第一下焊盘通过第二电子器件与第二下焊盘连接，其中与声波器件异质的第二电子器件包括第一连接焊盘和第二连接焊盘，第一连接焊盘与第一下焊盘连接，第二连接焊盘与第二下焊盘连接。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中无线通信系统射频前端架构示意图。
图2为现有技术中声波器件封装一种方案的示意图。
图3为现有技术中声波器件封装另一方案的示意图。
图4为现有技术中声波器件封装再一方案的示意图。
图5为本发明声波设备一个实施例的示意图。
图6为本发明声波器件下表面的剖面示意图。
图7为本发明基底上表面的剖面示意图。
图8为本发明声波设备另一实施例的示意图。
图9为本发明声波设备又一实施例的示意图。
图10为本发明声波设备又一实施例的示意图。
图11为本发明声波设备晶圆级封装方法一个实施例的示意图。
图12-图22为本发明声波设备晶圆级封装方法另一实施例的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图5为本发明声波设备一个实施例的示意图。如图5所示，声波设备包括基底51、屏蔽环52和声波器件53。其中：
屏蔽环52设置在基底51和声波器件53之间，以便由基底51、屏蔽环52和声波器件53构成密闭腔室54。
在密闭腔室54中，声波器件53的管脚焊盘531、532与基底上对应的焊盘连接，以便引出声波器件的管脚。
其中，基底51为基于Si工艺材料的基底，屏蔽环52为金属材料或塑性材料。例如，该金属材料可为金、银、铜、铁、镍、钯或锡。声波器件可包括声表面波SAW滤波器、体声波BAW滤波器或薄膜体声波FBAR滤波器，或者包括声表面波SAW双工器、体声波BAW双工器或薄膜体声波FBAR双工器，或者包括采用SAW、BAW或FBAR技术制造的器件。
可选地，屏蔽环52可通过焊接或胶粘方式与基底51和声波器件53连接，起到屏蔽和支撑的作用。
可选地，声波器件53的管脚焊盘531、532可为铝凸柱，铜凸柱或锡球。
基于本发明上述实施例提供的声波设备，通过直接在基底上进行声波器件的封装，可实现尺寸小，制作简单，价格低廉，且易于集成的封装设备。
可选地，如图5所示，基底51可包括设置在基底顶部的上焊盘511、512以及设置在基底底部的下焊盘515、516，其中基底顶部的上焊盘511与对应声波器件的管脚焊盘531连接，上焊盘512与对应声波器件的管脚焊盘532连接，基底顶部的上焊盘511通过通孔513与基底底部对应的下焊盘515连接，上焊盘512通过通孔514与基底底部对应的下焊盘516连接。以便引出声波器件的管脚。
图6为本发明声波器件下表面的剖面示意图，图7为本发明基底上表面的剖面示意图。其中，在制作声波器件53及基底51的过程中，需保证屏蔽环52部分的大小重合，允许存在小于10um的误差。声波器件53上的焊盘61-65分别与基底51的焊盘71-75一一对应，相对位置偏差不超过10um。在声波器件的有源区必须采用钝化进行保护，在图中未标示出。
在图5所示实施例中，在基底上设置了一个声波器件。实际上，根据本申请所涉及的方案，可以在基底上设置多个声波器件，相应地要设置多个屏蔽环，即声波器件和屏蔽环是一一对应的。
作为示例，如图8所示，在基底上设置了两个声波器件。具体地，在基底81上分别设有两个屏蔽环821、822，以及两个声波器件83、84，其中基底81、屏蔽环821和声波器件83构成密闭腔室851，基底81、屏蔽环822和声波器件84构成密闭腔室852。
其中，声波器件83的管脚焊盘831、832分别与基底顶部的焊盘811、812连接，焊盘811、812分别通过通孔801、802与基底底部对应的焊盘815、816连接，声波器件84的管脚焊盘841、842分别与基底顶部的焊盘813、814连接，焊盘813、814分别通过通孔803、804与基底底部对应的焊盘817、818连接，以便引出声波器件83、84的管脚。
此外，在声波器件的有源区必须采用钝化进行保护，在图中未标示出。该实施例实现了多个声波器件集成在同一个基底上，本发明并不限制声波器件的个数。
图9为本发明声波设备又一实施例的示意图。与图8所述实施例相比，在图9所示实施例中，在基底上除了设置了两个声波器件之外，还进一步包括与声波器件异质的第一电子器件86。
例如，第一电子器件86包括基于GaAs HBT工艺、GaAs pHEMT工艺或GaN工艺的射频功率放大器，基于GaAs pHEMT工艺的低噪声放大器，基于GaAs pHEMT工艺的开关，基于IPD工艺的滤波器中的至少一个。
为了便于说明，在图9中仅给出了声波器件84的右侧部分以及第一电子器件86。由于在图8所示实施例中已经对声波器件83、84的连接关系进行了具体描述，因此这里不展开说明。
如图9所示，第一电子器件86的管脚焊盘与基底81上对应的焊盘连接，以便引出第一电子器件的管脚。
具体地，第一电子器件86的管脚焊盘861、862和863分别与基底顶部的焊盘871、872和873连接，焊盘871、872和873分别通过通孔805、806和807分别与基底底部对应的焊盘874、875和876连接，以便引出第一电子器件86的管脚。
在基底底部，与第一电子器件86的管脚焊盘861相对应的焊盘874同与声波器件84的管脚焊盘842相对应的焊盘818连接。
例如，如图9所示，焊盘874通过重布线层RDL与焊盘818连接。其中，RDL金属层可以是单层或者多层。该实施例实现了多个声波器件及其他异质结构的芯片集成在同一个基底上，本发明并不限制声波器件的个数及异质结构芯片的个数。
在图10所示实施例中，给出了第一电子器件86的管脚与声波器件84的管脚的另一连接方式。其中，如图10所示，第一电子器件86的管脚焊盘861相对应的焊盘874通过第二电子器件88与声波器件84的管脚焊盘842相对应的焊盘818连接。
可选地，第二电子器件为基于Si的CMOS工艺或SOI工艺实现的控制电路、或射频功率放大器等。
例如，第二电子器件可包括射频功率放大器的驱动级电路、开关电路、电源跟踪和包络跟踪电路、直流-直流转换电路、模数转换电路、数模转换电路中的至少一个。
其中，第二电子器件88包括第一连接焊盘881和第二连接焊盘882，第一连接焊盘881通过RDL金属层与焊盘818连接，第二连接焊盘882通过RDL金属层与焊盘874连接。
其中，根据实际需要，RDL金属层可以是单层或者多层。由于芯片规模封装要求的管芯焊盘尺寸(通常小于40um*40um)远小于键合线封装要求的管芯焊盘尺寸，并且芯片规模封装中RDL金属层上的金属连接线的线宽线距(通常小于15um/15um)也远小于键合线要求的引线间距。芯片间的互联所占用的面积极小，从而也使得开关的管芯与射频功率放大器的管芯面积远小于采用键合线引线封装模式下的面积，具有良好的成本控制效应。该实施例实现了多个声波器件及其他异质结构的芯片集成在同一个基底上，本发明并不限制声波器件的个数及异质结构芯片的个数。
另外需要说明的是，本发明所提出的技术方案中的基底晶圆，既可以是其上未制作半导体器件及电路的裸晶圆，也可以是其上已经制作了半导体器件及电路功能晶圆。譬如，所述基底晶圆可以是其上制作了模拟、射频、数字电路的SOI晶圆，通过本发明所述的方案，这些制作于SOI晶圆上的电路可以实现与声波器件的互联，从而实现了更高集成度的射频前端芯片。
图11为本发明声波设备晶圆级封装方法一个实施例的示意图。其中：
步骤1101，在基底上设置屏蔽环。
可选地，可采用基于Si工艺材料作为基底。
步骤1102，在屏蔽环上设置声波器件，以便由基底、屏蔽环和声波器件构成密闭腔室。
步骤1103，在密闭腔室中，将声波器件的管脚焊盘与基底上对应的焊盘连接，以便引出声波器件的管脚。
基于本发明上述实施例涉及的声波设备晶圆级封装方法，通过直接在基底上进行声波器件的封装，可实现尺寸小，制作简单，价格低廉，且易于集成的封装设备。
可选地，将声波器件的管脚焊盘与基底上对应的焊盘连接的步骤可包括：在声波器件的管脚焊盘下方的基底中制作通孔，在基底的上表面形成与声波器件的管脚焊盘连接的上焊盘，上焊盘沿通孔延伸到基底的下表面以形成下焊盘。
在另一实施例中，还可在基底上设置与声波器件异质的第一电子器件，通过将第一电子器件的管脚焊盘与基底上对应的焊盘连接，以便引出第一电子器件的管脚。
可将第一电子器件的管脚与声波器件的管脚连接。例如，在基底底部，将与第一电子器件的管脚焊盘相对应的第一下焊盘，同与声波器件的管脚焊盘相对应的第二下焊盘连接。可选地，第一下焊盘通过重布线层RDL与第二下焊盘连接，如图9所示。
当然也可采用其它连接方式。例如，第一下焊盘可通过第二电子器件与第二下焊盘连接，其中与声波器件异质的第二电子器件包括第一连接焊盘和第二连接焊盘，第一连接焊盘与第一下焊盘连接，第二连接焊盘与第二下焊盘连接，如图10所示。
下面通过一个具体示例对本发明的晶圆级封装方法进行说明。
如图12和图13所示，在高阻Si基底1201(通常为直径8英寸或12英寸的晶圆)上制作一层屏蔽环1202，屏蔽环的宽度根据实际情况而定，这里不做限定，并且采用金属材料，金、银、铜、铁、镍、钯、锡等或者塑性材料。其中图12为俯视图，图13为侧视图。
在图14和图15中，将采用倒装方式的声波器件1203一颗颗的贴到Si基底上，采用焊接或者胶粘的方式，将声波器件1203与基底1201对应的屏蔽环1202粘贴在一起，声波器件1203的端口通过铜凸柱或锡球1213，1223引出，此时，基底1201，屏蔽环1202，声波器件1203围成了一个密闭腔体1204，实现了声波器件与基底之间必须存在的一个腔体。其中图14为俯视图，图15为侧视图。
在图16和图17中，将临时支撑晶圆1205通过胶粘的方式与声波器件1203的上表面连接，为后续的减薄作业提供支撑载体。其中，图16为俯视图，图17为侧视图。
在图18中，将高阻Si基底1201进行减薄作业，减薄的厚度依实际情况而定。
在图19中，在基底1201上制作通孔。其中，在声波器件管脚焊盘1213、1223下方对应的基底1201处，进行通孔1261、1262制作，通孔1261、1262采用金属材料，金、银、铜、铁、镍、钯、锡等，同时，通孔1261、1262可以是实心金属，也可以是空心金属，在基底的上表面形成焊盘1271、1272与声波器件的管脚焊盘1213、1223相连，引出声波器件管脚到基底1201的下表面。
在图20中，通过RDL走线及钝化处理，将声波器件1203的管脚引到基底1201的下表面焊盘1273、1274。
在图21中，将临时支撑晶圆1205经过解键合的方式去掉；再经过切割工艺，形成了单个声波器件的晶圆级封装芯片，如图22所示。
需要说明的是，在上述封装方法流程中，基底1201通常为直径为8英寸或12英寸的高阻Si晶圆，其阻值高于1000ohm·cm；声波器件1203经由Pick-and-Place流程倒扣贴装到基底1201上。临时支撑晶圆1205在工艺流程中仅起到临时支撑作用，通常为与基底1201晶圆尺寸一致的晶圆。
本发明通过采用基于Si工艺材料作为基底，进行声波器件的晶圆级封装，将集成CMOS管芯和SOI管芯，及基于GaAs工艺的射频功率放大器管芯异质集成于同一个封装当中，充分利用基于Si的CMOS或SOI管芯低成本、高集成度特性，及GaAs工艺的高击穿电压和高电子迁移率特性，在射频功率放大器中得到广泛的应用，以及扇出型芯片规模封装的高密度再布线层(RDL，Re-Distribute Layer)特性，可实现低成本、高性能的射频功率放大器芯片。
本发明的描述是为了示例和描述起见而给出的，而并不是无遗漏的或者将本发明限于所公开的形式。很多修改和变化对于本领域的普通技术人员而言是显然的。选择和描述实施例是为了更好说明本发明的原理和实际应用，并且使本领域的普通技术人员能够理解本发明从而设计适于特定用途的带有各种修改的各种实施例。

Claims (20)

1.一种声波设备，其特征在于，包括基底、屏蔽环和声波器件，其中：
所述屏蔽环设置在所述基底和所述声波器件之间，以便由所述基底、屏蔽环和声波器件构成密闭腔室；
在所述密闭腔室中，所述声波器件的管脚焊盘与所述基底上对应的焊盘连接，以便引出所述声波器件的管脚。
2.根据权利要求1所述的声波设备，其特征在于，
所述屏蔽环为金属材料或塑性材料。
3.根据权利要求2所述的声波设备，其特征在于，
所述金属材料为金、银、铜、铁、镍、钯或锡。
4.根据权利要求1所述的声波设备，其特征在于，
所述屏蔽环通过焊接或胶粘方式与所述基底和所述声波器件连接。
5.根据权利要求1所述的声波设备，其特征在于，
所述声波器件的管脚焊盘为铝凸柱，铜凸柱或锡球。
6.根据权利要求1所述的声波设备，其特征在于，
所述声波器件包括声表面波SAW滤波器、体声波BAW滤波器或薄膜体声波FBAR滤波器，或者包括声表面波SAW双工器、体声波BAW双工器或薄膜体声波FBAR双工器，或者包括采用SAW、BAW或FBAR技术制造的器件。
7.根据权利要求1所述的声波设备，其特征在于，
所述基底包括设置在所述基底顶部的上焊盘以及设置在所述基底底部的下焊盘，其中所述基底顶部的上焊盘与对应声波器件的管脚焊盘连接，所述基底顶部的上焊盘与所述基底底部对应的下焊盘连接。
8.根据权利要求1-7中任一项所述的声波设备，其特征在于，
所述声波设备中包括多个一一对应的声波器件和屏蔽环。
9.根据权利要求8所述的声波设备，其特征在于，还包括与所述声波器件异质的第一电子器件，其中：
所述第一电子器件的管脚焊盘与所述基底上对应的焊盘连接，以便引出所述第一电子器件的管脚。
10.根据权利要求9所述的声波设备，其特征在于，
所述第一电子器件包括基于GaAs HBT工艺、GaAs pHEMT工艺或GaN工艺的射频功率放大器，基于GaAs pHEMT工艺的低噪声放大器，基于GaAs pHEMT工艺的开关，基于IPD工艺的滤波器中的至少一个。
11.根据权利要求9所述的声波设备，其特征在于，
在所述基底底部，与所述第一电子器件的管脚焊盘相对应的第一下焊盘同与所述声波器件的管脚焊盘相对应的第二下焊盘连接。
12.根据权利要求11所述的声波设备，其特征在于，
所述第一下焊盘通过重布线层RDL与所述第二下焊盘连接。
13.根据权利要求11所述的声波设备，其特征在于，还包括与所述声波器件异质的第二电子器件，其中：
所述第二电子器件包括第一连接焊盘和第二连接焊盘，所述第一连接焊盘与所述第一下焊盘连接，所述第二连接焊盘与所述第二下焊盘连接。
14.根据权利要求13所述的声波设备，其特征在于，
所述第二电子器件包括射频功率放大器的驱动级电路、开关电路、电源跟踪和包络跟踪电路、直流-直流转换电路、模数转换电路、数模转换电路中的至少一个。
15.一种声波设备的晶圆级封装方法，其特征在于，包括：
在基底上设置屏蔽环；
在所述屏蔽环上设置声波器件，以便由所述基底、屏蔽环和声波器件构成密闭腔室；
在所述密闭腔室中，将所述声波器件的管脚焊盘与所述基底上对应的焊盘连接，以便引出所述声波器件的管脚。
16.根据权利要求15所述的封装方法，其特征在于，
将所述声波器件的管脚焊盘与所述基底上对应的焊盘连接包括：
在所述声波器件的管脚焊盘下方的基底中制作通孔；
在所述基底的上表面形成与所述声波器件的管脚焊盘连接的上焊盘；
所述上焊盘沿所述通孔延伸到所述基底的下表面以形成下焊盘。
17.根据权利要求15或16所述的封装方法，其特征在于，还包括：
在所述基底上设置与所述声波器件异质的第一电子器件；
将所述第一电子器件的管脚焊盘与所述基底上对应的焊盘连接，以便引出所述第一电子器件的管脚。
18.根据权利要求17所述的封装方法，其特征在于，还包括：
在所述基底底部，将与所述第一电子器件的管脚焊盘相对应的第一下焊盘，同与所述声波器件的管脚焊盘相对应的第二下焊盘连接。
19.根据权利要求18所述的封装方法，其特征在于，
所述第一下焊盘通过重布线层RDL与所述第二下焊盘连接。
20.根据权利要求18所述的封装方法，其特征在于，还包括：
所述第一下焊盘通过第二电子器件与所述第二下焊盘连接，其中与所述声波器件异质的所述第二电子器件包括第一连接焊盘和第二连接焊盘，所述第一连接焊盘与所述第一下焊盘连接，所述第二连接焊盘与所述第二下焊盘连接。
CN201710113319.9A 2017-02-28 2017-02-28 声波设备及其晶圆级封装方法 Pending CN106921357A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710113319.9A CN106921357A (zh) 2017-02-28 2017-02-28 声波设备及其晶圆级封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710113319.9A CN106921357A (zh) 2017-02-28 2017-02-28 声波设备及其晶圆级封装方法

Publications (1)

Publication Number Publication Date
CN106921357A true CN106921357A (zh) 2017-07-04

Family

ID=59454276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710113319.9A Pending CN106921357A (zh) 2017-02-28 2017-02-28 声波设备及其晶圆级封装方法

Country Status (1)

Country Link
CN (1) CN106921357A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108155287A (zh) * 2018-02-11 2018-06-12 海宁市瑞宏科技有限公司 一种具有抗温度冲击效果的晶圆级sawf封装结构
CN108313974A (zh) * 2018-02-07 2018-07-24 宜确半导体（苏州）有限公司 声学设备及其晶圆级封装方法
CN109004084A (zh) * 2018-08-01 2018-12-14 苏州伟锋智芯微电子有限公司 一种声表面波器件及声表面波器件的制造方法
CN109285815A (zh) * 2018-09-25 2019-01-29 宜确半导体（苏州）有限公司 半导体器件、射频芯片和制造方法
CN109728792A (zh) * 2019-01-04 2019-05-07 宜确半导体（苏州）有限公司 声学设备及其封装方法
CN110994099A (zh) * 2019-12-06 2020-04-10 北京汉天下微电子有限公司 滤波器封装结构及其制造方法
CN111082190A (zh) * 2019-11-15 2020-04-28 天津大学 一种双工器
CN111697938A (zh) * 2020-05-29 2020-09-22 诺思(天津)微系统有限责任公司 一种半导体芯片、多工器及通信设备
CN111952199A (zh) * 2019-05-16 2020-11-17 中芯集成电路（宁波）有限公司 空气隙型半导体器件封装结构及其制作方法
WO2021114140A1 (zh) * 2019-12-11 2021-06-17 广东省半导体产业技术研究院 滤波芯片封装方法及封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1518213A (zh) * 2003-01-28 2004-08-04 ��ʿͨý�岿Ʒ��ʽ���� 表面声波器件及其制造方法
US20140111062A1 (en) * 2011-04-08 2014-04-24 Epcos Ag Wafer-Level Package and Method for Production Thereof
CN105789163A (zh) * 2016-03-23 2016-07-20 宜确半导体（苏州）有限公司 射频前端芯片集成模块和射频前端芯片集成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1518213A (zh) * 2003-01-28 2004-08-04 ��ʿͨý�岿Ʒ��ʽ���� 表面声波器件及其制造方法
US20140111062A1 (en) * 2011-04-08 2014-04-24 Epcos Ag Wafer-Level Package and Method for Production Thereof
CN105789163A (zh) * 2016-03-23 2016-07-20 宜确半导体（苏州）有限公司 射频前端芯片集成模块和射频前端芯片集成方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108313974A (zh) * 2018-02-07 2018-07-24 宜确半导体（苏州）有限公司 声学设备及其晶圆级封装方法
CN108155287A (zh) * 2018-02-11 2018-06-12 海宁市瑞宏科技有限公司 一种具有抗温度冲击效果的晶圆级sawf封装结构
CN109004084A (zh) * 2018-08-01 2018-12-14 苏州伟锋智芯微电子有限公司 一种声表面波器件及声表面波器件的制造方法
CN109285815B (zh) * 2018-09-25 2020-07-17 宜确半导体（苏州）有限公司 半导体器件、射频芯片和制造方法
CN109285815A (zh) * 2018-09-25 2019-01-29 宜确半导体（苏州）有限公司 半导体器件、射频芯片和制造方法
CN109728792A (zh) * 2019-01-04 2019-05-07 宜确半导体（苏州）有限公司 声学设备及其封装方法
CN109728792B (zh) * 2019-01-04 2023-09-12 宜确半导体（苏州）有限公司 声学设备及其封装方法
CN111952199A (zh) * 2019-05-16 2020-11-17 中芯集成电路（宁波）有限公司 空气隙型半导体器件封装结构及其制作方法
CN111082190A (zh) * 2019-11-15 2020-04-28 天津大学 一种双工器
CN110994099A (zh) * 2019-12-06 2020-04-10 北京汉天下微电子有限公司 滤波器封装结构及其制造方法
WO2021114140A1 (zh) * 2019-12-11 2021-06-17 广东省半导体产业技术研究院 滤波芯片封装方法及封装结构
US11784625B2 (en) 2019-12-11 2023-10-10 Guangdong Institute Of Semiconductor Industrial Technology Packaging method and package structure for filter chip
CN111697938A (zh) * 2020-05-29 2020-09-22 诺思(天津)微系统有限责任公司 一种半导体芯片、多工器及通信设备
CN111697938B (zh) * 2020-05-29 2021-09-21 诺思(天津)微系统有限责任公司 一种半导体芯片、多工器及通信设备

Similar Documents

Publication Publication Date Title
CN106921357A (zh) 声波设备及其晶圆级封装方法
CN106888001A (zh) 声波设备及其晶圆级封装方法
JP6947153B2 (ja) 高周波モジュールおよび通信装置
CN108321123A (zh) 声学设备及其晶圆级封装方法
CN101018044B (zh) 多带滤波器模块以及制造该模块的方法
US20220102296A1 (en) Radio-frequency module and communication device
CN106888002A (zh) 声波设备及其晶圆级封装方法
CN110121768A (zh) 开关ic、前端模块以及通信装置
US8594610B2 (en) Stacked CMOS power amplifier and RF coupler devices and related methods
US20190273521A1 (en) Radio-frequency module and communication apparatus
WO2020090230A1 (ja) 高周波モジュールおよび通信装置
CN108313974A (zh) 声学设备及其晶圆级封装方法
US11451251B2 (en) Radio frequency module and communication device
CN105958963B (zh) 一种封装结构及其制造方法
US20230066774A1 (en) High frequency module and communication apparatus
US20230121885A1 (en) High frequency module and communication apparatus
CN106876578B (zh) 声波设备及其晶圆级封装方法
WO2021002156A1 (ja) 高周波モジュール及び通信装置
CN204966479U (zh) 一种射频芯片及其无源器件的封装结构
CN116073849B (zh) Pop堆叠集成的微型宽带收发变频模组及其装配方法
JP2012191039A (ja) 電子回路モジュールおよび低温焼成セラミック部品
JP2007134795A (ja) 送受信チップパッケージとその実装方法及び製造方法、並びに、送受信チップパッケージを用いた送受信モジュール及び送受信デュプレクサパッケージ
CN108447776A (zh) 半导体装置及其制造方法、集成阵列装置
US11621739B2 (en) Radio-frequency module and communications device
CN109285815B (zh) 半导体器件、射频芯片和制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170704