CN111697938A - 一种半导体芯片、多工器及通信设备 - Google Patents
一种半导体芯片、多工器及通信设备 Download PDFInfo
- Publication number
- CN111697938A CN111697938A CN202010476283.2A CN202010476283A CN111697938A CN 111697938 A CN111697938 A CN 111697938A CN 202010476283 A CN202010476283 A CN 202010476283A CN 111697938 A CN111697938 A CN 111697938A
- Authority
- CN
- China
- Prior art keywords
- isolation layer
- wafer
- sealing ring
- lower wafer
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004891 communication Methods 0.000 title claims abstract description 11
- 238000002955 isolation Methods 0.000 claims abstract description 114
- 235000012431 wafers Nutrition 0.000 claims abstract description 108
- 238000007789 sealing Methods 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims description 24
- 239000004020 conductor Substances 0.000 claims description 13
- 238000004806 packaging method and process Methods 0.000 claims description 7
- 210000001503 joint Anatomy 0.000 claims description 5
- 230000008878 coupling Effects 0.000 abstract description 9
- 238000010168 coupling process Methods 0.000 abstract description 9
- 238000005859 coupling reaction Methods 0.000 abstract description 9
- 238000005516 engineering process Methods 0.000 abstract description 2
- 230000006866 deterioration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 17
- 238000003032 molecular docking Methods 0.000 description 6
- 101000590281 Homo sapiens 26S proteasome non-ATPase regulatory subunit 14 Proteins 0.000 description 5
- 101001114059 Homo sapiens Protein-arginine deiminase type-1 Proteins 0.000 description 5
- 102100023222 Protein-arginine deiminase type-1 Human genes 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
- H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Acoustics & Sound (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
本发明涉及滤波器技术领域，特别地涉及一种半导体芯片、多工器及通信设备。该半导体芯片中，晶圆之间的密封环与无源器件之间也利用隔离层进行了隔离，通过密封环隔离层避免/减小密封环与无源器件之间的耦合，从而避免/降低多工器隔离度恶化。
Description
技术领域
本发明涉及滤波器技术领域，特别地涉及一种半导体芯片、多工器及通信设备。
背景技术
近年来的通信设备小型化和高性能趋势的加快，给射频前端提出了更高的挑战。在射频通信前端中，一方面要通过减小芯片和封装基板的尺寸来实现小型化，另一方面要通过减少损耗来源以及更好的谐振器配合设计来实现更好的性能。在现有的滤波器结构中，用于匹配的无源器件较多，同时用于改善特定性能比如滚降插损等也需要额外引入更多的电感、电容、耦合等多种结构。
普通的滤波器的一种典型结构如图1所示，图1是根据现有技术中的声波滤波器的一种结构的示意图。这种滤波器10中，输入端131和输出端132之间有电感121、122以及多个谐振器(通常称作串联谐振器)101～104，各串联谐振器的连接点与接地端之间的多个支路(通常称作并联支路)上分别设置有谐振器111～113(通常称作并联谐振器)，以及电感123～125。各并联谐振器上添加有质量负载层，使并联谐振器的频率和串联谐振器的频率具有差异从而形成滤波器的通带。
四工器包括四颗滤波器，四颗滤波器(芯片)的频段分别为B3TX：1710～1785MHz，B3RX：1805～1880MHz，B1TX：1920～1980MHz，B1RX：2110～2170MHz。图2为现有的四工器中四颗芯片及匹配电感之间的位置关系图。如图2所示，该四工器20的尺寸较大，因此四颗芯片及其上的电学结构与封装基板上的匹配电感21具有一定的距离，彼此间的耦合较小。
目前通常采用的一种方式是，通过调整芯片的摆放位置的方式进一步缩小四工器的尺寸。图3为现有的改进后的四工器中四颗芯片及匹配电感之间的位置关系图。如图3所示，该滤波器30中，将原四颗平面布置的芯片改为两两上下堆叠设置，水平方向将原四颗芯片减少为两颗，进而可缩小四工器的总面积。由图3可知，由于芯片与匹配电感31之间相对位置没有改变，因此耦合不变。为了进一步缩小四工器的尺寸，可将四工器的封装基板进一步缩小，其中封装基板缩小，将改变封装基板上匹配电感与芯片之间的相对关系。图4为另一种改进后的四工器中四颗芯片及匹配电感之间的位置关系图。如图4所示，该滤波器40中匹配电感41位于芯片的下方，此结构下，匹配电感41与芯片之间存在耦合，四工器中耦合增强会恶化四工器的隔离度。
图5为现有的两个上下布置的芯片的剖视图，图6为图5中上晶圆下表面的平面图。如图5所示，在上晶圆的谐振器通过对接管脚PAD1穿过两层晶圆的通孔连接到下方的接地管脚PAD上，中晶圆的谐振器通过对接管脚PAD1穿过一层晶圆的通孔连接到下方的接地管脚PAD上，接地管脚PAD下方连接封装基板，封装基板中集成无源器件。相邻的晶圆之间设置密封环，密封环布置在对接管脚PAD1的外侧形成密封结构。如图6所示，上晶圆包括串联谐振器S1～S4，并联谐振器P1～P3，输入管脚IN，输入管脚OUT，对接管脚G1、G2，以及隔离层(图中竖线所占区域)和密封环。其中，隔离层需要和其中一个对接管脚PAD1以及对应的通孔连接实现接地，或者通过额外的对接管脚以及对应的通孔接地(图6中隔离层与对接管脚G2连接)。
发明内容
本发明提供了一种半导体芯片、多工器及通信设备，在密封环和无源器件之间增加隔离层，避免两者产生耦合，从而改善多工器的隔离度。
为实现上述目的，根据本发明的一个方面，提供了一种半导体芯片。
本发明的半导体芯片包括上晶圆和下晶圆，下晶圆底部连接封装基板，上晶圆和下晶圆之间具有密封环，密封环与下晶圆之间设有密封环隔离层；或者，密封环的内侧和外侧分别设有密封环内隔离层和密封环外隔离层，其中，密封环内隔离层与密封环外隔离层之间通过导体连接。
可选地，所述导体位于密封环与下晶圆之间。
可选地，下晶圆的上表面还设有谐振器隔离层，谐振器隔离层与密封环隔离层或密封环内隔离层为一体结构；该一体结构中，与下晶圆中的过孔相对的位置处设有通孔，用于上晶圆与下晶圆之间的对接管脚经由该通孔连接到下晶圆下侧的接地管脚。
可选地，下晶圆中设有至少一个接地孔，接地孔内设有导线，谐振器隔离层、密封环隔离层、密封环内隔离层或密封环外隔离层通过接地孔内的导线与至少一个接地管脚连接。
可选地，封装基板上包括多个叠加的上晶圆和下晶圆，多个叠加的上晶圆和下晶圆中包括多个接地孔，其中，多个接地孔向封装基板的垂直投影位于无源器件的外围，所述无源器件位于封装基板表面或内部，或位于下晶圆下侧。
可选地，所述谐振器为声波谐振器。
根据本发明的另一方面，提供了一种多工器。
本发明的多工器包括至少两组叠加单元，叠加单元包括上晶圆、中晶圆和下晶圆，下晶圆底部连接封装基板，上晶圆和中晶圆之间、中晶圆和下晶圆之间分别具有密封环，密封环和中晶圆之间和/或密封环和下晶圆之间设有密封环隔离层；或者，位于中晶圆和/或下晶圆的密封环的内侧和外侧分别设有密封环内隔离层和密封环外隔离层，其中，密封环内隔离层与密封环外隔离层之间通过导体连接。
可选地，所述导体位于密封环与其所在的中晶圆或下晶圆之间。
可选地，中晶圆和/或下晶圆的上表面还设有谐振器隔离层，谐振器隔离层与同层的密封环隔离层或密封环内隔离层为一体结构；该一体结构中，与下晶圆中的过孔相对的位置处设有通孔，用于上晶圆与下晶圆之间的对接管脚经由该通孔连接到下晶圆下侧的接地管脚。
可选地，中晶圆和/或下晶圆中设有至少一个接地孔，接地孔内设有导线，谐振器隔离层、密封环隔离层、密封环内隔离层或密封环外隔离层通过接地孔内的导线与至少一个接地管脚连接。
可选地，多个叠加单元中包括多个接地孔，多个接地孔向封装基板的垂直投影位于封装基板中的无源器件的外围，所述无源器件位于封装基板表面或内部，或位于下晶圆下侧。
可选地，所述谐振器为声波谐振器。
可选地，多工器包括第一接收芯片、第一发送芯片、第二接收芯片、第二发送芯片；第二发送芯片和第一发送芯片叠加设置形成叠加单元，第二接收芯片和第一接收芯片叠加设置形成叠加单元，或者，第二发送芯片和第一接收芯片叠加设置叠加单元，第一发送芯片和第二接收芯片叠加设置形成叠加单元。
根据本发明的又一方面，提供了一种通信设备，其包括本发明所述的多工器。
根据本发明的又一方面，提供了又一种通信设备，其包括本发明所述的半导体芯片。
附图说明
为了说明而非限制的目的，现在将根据本发明的优选实施例、特别是参考附图来描述本发明，其中：
图1是根据现有技术的一种滤波器拓扑结构的示意图；
图2为现有的四工器中四颗芯片及匹配电感之间的位置关系图；
图3为现有的改进后的四工器中四颗芯片及匹配电感之间的位置关系图；
图4为另一种改进后的四工器中四颗芯片及匹配电感之间的位置关系图；
图5为现有的两个上下布置的芯片的剖视图；
图6为图5中上晶圆下表面的平面图；
图7为本发明实施方式提供的封装结构中上晶圆的平面图；
图8为本发明实施方式提供的封装结构中采用密封环的一种隔离方式的示意图；
图9为本发明实施方式提供的封装结构中采用密封环的另一种隔离方式的示意图；
图10为本发明实施方式提供的多工器的一种隔离方式的示意图；
图11为本发明实施方式提供的多工器的另一种隔离方式的示意图；
图12为本发明实施方式提供的多工器中接地孔的分布图；
图13a为本发明实施方式提供的四工器中第二发送芯片的带外抑制曲线对比图；
图13b为本发明实施方式提供的四工器中第二接收芯片的带外抑制曲线对比图；
图13c为本发明实施方式提供的四工器中第一发送芯片的带外抑制曲线对比图；
图13d为本发明实施方式提供的四工器中第一接收芯片的带外抑制曲线对比图；
图13e为本发明实施方式提供的四工器中第二发送芯片和第二接收芯片隔离度对比曲线；
图13f为本发明实施方式提供的四工器中第一发送芯片和第一接收芯片隔离度对比曲线；
图14a为本发明实施方式提供的四工器中第二发送芯片的带外抑制曲线对比图；
图14b为本发明实施方式提供的四工器中第二接收芯片的带外抑制曲线对比图；
图14c为本发明实施方式提供的四工器中第一发送芯片的带外抑制曲线对比图；
图14d为本发明实施方式提供的四工器中第一接收芯片的带外抑制曲线对比图；
图14e为本发明实施方式提供的四工器中第二发送芯片和第二接收芯片隔离度对比曲线；
图14f为本发明实施方式提供的四工器中第一发送芯片和第一接收芯片隔离度对比曲线。
具体实施方式
本发明实施方式中，在芯片的封装结构中增加密封环隔离层，通过密封环隔离层避免/减小密封环与无源器件之间的耦合，从而避免/降低多工器隔离度下降，以下具体加以说明。
图7为本发明实施方式提供的封装结构中上晶圆的平面图。如图7所示，图中竖线所形成的区域为隔离层，与图6所示的上晶圆的平面图相比，该隔离层覆盖了密封环。
本发明实施方式中，利用密封环隔离层实现密封环的隔离，其中，密封环隔离层包括两种形式，图8为本发明实施方式提供的封装结构中采用密封环的一种隔离方式的示意图。如图8所示，在下晶圆的上表面与密封环之间(与承载密封环的硅凸台之间)设有密封环隔离层。图9为本发明实施方式提供的封装结构中采用密封环的另一种隔离方式的示意图。如图9所示，该密封环隔离层设置在下晶圆的上表面，其分为密封环内隔离层和密封环外隔离层，两者分别位于密封环的内侧和外侧，两者之间通过导体(图中未示出)连接，该导体为金属导线或金属导电片等，其设置在密封环与下晶圆之间。导体可以整块金属连接，或者可以跨过密封环连接一条或者多条。
如图5所示，下晶圆的上表面设有谐振器隔离层，谐振器隔离层用于避免/减小谐振器与无源器件之间的耦合，谐振器隔离层更靠近下晶圆的中部。当增加密封环隔离层后，如图7所示，优选地，可将谐振器隔离层与密封环隔离层或密封环内隔离层设置为一体结构。其中，下晶圆的隔离层与过孔相对的位置需要设置通孔，以确保对接管脚PAD1能够连接到接地管脚PAD上。
图10为本发明实施方式提供的多工器的一种隔离方式的示意图。如图10所示，中晶圆表面与密封环之间、下晶圆表面与密封环之间均设有密封环隔离层。图11为本发明实施方式提供的多工器的另一种隔离方式的示意图。如图11所示，中晶圆密封环的内外两侧、下晶圆密封环的内外两侧分别设置有密封环外隔离层和密封环内隔离层，其中，密封环内隔离层和密封环外隔离层之间通过导体(图中未示出)连接，该导体为金属导线或金属导电片等，导体设置在密封环与中晶圆/下晶圆之间。
本发明实施方式提供四工器中，密封隔离环的结构并非仅限于图10和图11所示的形式，其中，还可仅在中晶圆或仅在下晶圆设置密封环隔离结构。当中晶圆和下晶圆均设置密封环结构，密封环隔离层可采用图10或图11中所示的密封环隔离的任意形式。
本发明实施例中，谐振器隔离层和密封环隔离层(密封环内隔离层和密封环外隔离层)通过接地孔与接地管脚连接，此方式可使无源器件泄露的信号能够直接到地，信号不会在芯片之间产生信号泄露，进而可进一步提高多工器的隔离度。另外，在晶圆上形成接地孔的操作不会额外增加半导体封装结构/四工器的制造工艺，进而不会增加半导体封装结构/四工器的制作难度及成本。图12为本发明实施方式提供的多工器中接地孔的分布图。如图12所示，滤波器50中ISO_G1、ISO_G2……ISO_G8表示为接地孔，由图中的接地孔分布可知，每个叠加单元中均包括了多个接地孔，且多个接地孔均布置在封装基板表面或内部、或者下晶圆下侧的无源器件(匹配电感)51的外围(按图12的芯片平面图视角)，此设置方式可以将无源器件与芯片电学结构之间的耦合减小，进一步增加隔离的效果。
以下对于本发明实施方式的隔离方式的效果加以说明。以四工器为例，其包括两个叠加单元，第二发送芯片B3TX和第一发送芯片B1TX叠加设置，第二接收芯片B3RX和第一接收芯片B1RX叠加设置。其中，第二发送芯片B3TX频段为1710～1785MHz；第二接收芯片B3RX频段为1805～1880MHz；第一发送芯片B1TX频段为1920～1980MHz；第一接收芯片B1RX频段为2110～2170MHz。图13a～图13d为四颗芯片的带外抑制曲线对比图，图中实线为密封环增加隔离时的带外抑制曲线，虚线为密封环未隔离时的带外抑制曲线。图13e为第二发送芯片和第二接收芯片隔离度对比曲线，图13f为第一发送芯片和第一接收芯片隔离度对比曲线，图中，实线为密封环被隔离时的隔离度曲线，虚线为密封环未隔离时的隔离度曲线。由图13a～13f可知，当四工器中的密封环通过密封环隔离层进行隔离时，其带外抑制和隔离度都有较大的改善。
图14a～图14d为四颗芯片的带外抑制曲线对比图，图中实线为增加接地孔时的带外抑制曲线，虚线为未设置接地孔时的带外抑制曲线。图14e为第二发送芯片和第二接收芯片隔离度对比曲线，图14f为第一发送芯片和第一接收芯片隔离度对比曲线，图中，实线为增加接地孔时的隔离度曲线，虚线为未设置接地孔时的隔离度曲线。由图14a～14f可知，当四工器中增加接地孔时，可避免无源器件的信号泄露，从而进一步改善四工器的带外抑制和隔离度。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，取决于设计要求和其他因素，可以发生各种各样的修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。
Claims (15)
1.一种半导体芯片，包括上晶圆和下晶圆，下晶圆底部连接封装基板，上晶圆和下晶圆之间具有密封环，其特征在于，
密封环与下晶圆之间设有密封环隔离层；
或者，
密封环的内侧和外侧分别设有密封环内隔离层和密封环外隔离层，其中，密封环内隔离层与密封环外隔离层之间通过导体连接。
2.根据权利要求1所述的半导体芯片，其特征在于，所述导体位于密封环与下晶圆之间。
3.根据权利要求1所述的半导体芯片，其特征在于，下晶圆的上表面还设有谐振器隔离层，谐振器隔离层与密封环隔离层或密封环内隔离层为一体结构；
该一体结构中，与下晶圆中的过孔相对的位置处设有通孔，用于上晶圆与下晶圆之间的对接管脚经由该通孔连接到下晶圆下侧的接地管脚。
4.根据权利要求1所述的半导体芯片，其特征在于，下晶圆中设有至少一个接地孔，接地孔内设有导线，谐振器隔离层、密封环隔离层、密封环内隔离层或密封环外隔离层通过接地孔内的导线与至少一个接地管脚连接。
5.根据权利要求3所述的半导体芯片，其特征在于，封装基板上包括多个叠加的上晶圆和下晶圆，多个叠加的上晶圆和下晶圆中包括多个接地孔，其中，多个接地孔向封装基板的垂直投影位于无源器件的外围，所述无源器件位于封装基板表面或内部，或位于下晶圆下侧。
6.根据权利要求3，4或5所述的半导体芯片，其特征在于，所述谐振器为声波谐振器。
7.一种多工器，包括至少两组叠加单元，叠加单元包括上晶圆、中晶圆和下晶圆，下晶圆底部连接封装基板，上晶圆和中晶圆之间、中晶圆和下晶圆之间分别具有密封环，其特征在于，
密封环和中晶圆之间和/或密封环和下晶圆之间设有密封环隔离层；
或者，
位于中晶圆和/或下晶圆的密封环的内侧和外侧分别设有密封环内隔离层和密封环外隔离层，其中，密封环内隔离层与密封环外隔离层之间通过导体连接。
8.根据权利要求1所述的多工器，其特征在于，所述导体位于密封环与其所在的中晶圆或下晶圆之间。
9.根据权利要求7所述的多工器，其特征在于，中晶圆和/或下晶圆的上表面还设有谐振器隔离层，谐振器隔离层与同层的密封环隔离层或密封环内隔离层为一体结构；
该一体结构中，与下晶圆中的过孔相对的位置处设有通孔，用于上晶圆与下晶圆之间的对接管脚经由该通孔连接到下晶圆下侧的接地管脚。
10.根据权利要求7所述的多工器，其特征在于，中晶圆和/或下晶圆中设有至少一个接地孔，接地孔内设有导线，谐振器隔离层、密封环隔离层、密封环内隔离层或密封环外隔离层通过接地孔内的导线与至少一个接地管脚连接。
11.根据权利要求10所述的多工器，其特征在于，多个叠加单元中包括多个接地孔，多个接地孔向封装基板的垂直投影位于封装基板中的无源器件的外围，所述无源器件位于封装基板表面或内部，或位于下晶圆下侧。
12.根据权利要求9、10或11所述的多工器，其特征在于，所述谐振器为声波谐振器。
13.根据权利要求9、10或11所述的多工器，其特征在于，多工器包括第一接收芯片、第一发送芯片、第二接收芯片、第二发送芯片；
第二发送芯片和第一发送芯片叠加设置形成叠加单元，第二接收芯片和第一接收芯片叠加设置形成叠加单元，
或者，
第二发送芯片和第一接收芯片叠加设置叠加单元，第一发送芯片和第二接收芯片叠加设置形成叠加单元。
14.一种通信设备，其特征在于，包括如权利要求7至13中任一项所述的多工器。
15.一种通信设备，其特征在于，包括如权利要求1至6中任一项所述的半导体芯片。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010476283.2A CN111697938B (zh) | 2020-05-29 | 2020-05-29 | 一种半导体芯片、多工器及通信设备 |
| PCT/CN2021/095995 WO2021238971A1 (zh) | 2020-05-29 | 2021-05-26 | 一种半导体芯片、多工器及通信设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010476283.2A CN111697938B (zh) | 2020-05-29 | 2020-05-29 | 一种半导体芯片、多工器及通信设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111697938A true CN111697938A (zh) | 2020-09-22 |
| CN111697938B CN111697938B (zh) | 2021-09-21 |
Family
ID=72478930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010476283.2A Active CN111697938B (zh) | 2020-05-29 | 2020-05-29 | 一种半导体芯片、多工器及通信设备 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111697938B (zh) |
| WO (1) | WO2021238971A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110828950A (zh) * | 2019-10-18 | 2020-02-21 | 天津大学 | 一种多工器 |
| WO2021238971A1 (zh) * | 2020-05-29 | 2021-12-02 | 诺思(天津)微系统有限责任公司 | 一种半导体芯片、多工器及通信设备 |
| CN115021711A (zh) * | 2022-07-20 | 2022-09-06 | 苏州汉天下电子有限公司 | 一种半导体器件、通信设备及其制造方法 |
| CN115208431A (zh) * | 2022-09-16 | 2022-10-18 | 深圳新声半导体有限公司 | 一种射频前端模组基板及制备方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120049978A1 (en) * | 2010-08-27 | 2012-03-01 | Wei Pang | Vertically integrated module in a wafer level package |
| CN102545828A (zh) * | 2010-12-17 | 2012-07-04 | 财团法人工业技术研究院 | 石英振荡器及其制造方法 |
| CN103281048A (zh) * | 2013-06-14 | 2013-09-04 | 中国科学院半导体研究所 | 一种微机械谐振器及其制作方法 |
| US9306537B1 (en) * | 2013-08-30 | 2016-04-05 | Integrated Device Technology, Inc. | Integrated circuit device substrates having packaged crystal resonators thereon |
| CN106921357A (zh) * | 2017-02-28 | 2017-07-04 | 宜确半导体（苏州）有限公司 | 声波设备及其晶圆级封装方法 |
| CN109831174A (zh) * | 2018-11-28 | 2019-05-31 | 天津大学 | 一种双工器 |
| CN110828950A (zh) * | 2019-10-18 | 2020-02-21 | 天津大学 | 一种多工器 |
| CN110828441A (zh) * | 2019-10-18 | 2020-02-21 | 天津大学 | 一种多工器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011037534A1 (en) * | 2009-09-25 | 2011-03-31 | Agency For Science, Technology And Research | A wafer level package and a method of forming a wafer level package |
| US8810001B2 (en) * | 2011-06-13 | 2014-08-19 | Mediatek Inc. | Seal ring structure with capacitor |
| CN109861665B (zh) * | 2018-12-14 | 2021-06-11 | 天津大学 | 一种压电声波滤波器 |
| CN111697938B (zh) * | 2020-05-29 | 2021-09-21 | 诺思(天津)微系统有限责任公司 | 一种半导体芯片、多工器及通信设备 |
-
2020
- 2020-05-29 CN CN202010476283.2A patent/CN111697938B/zh active Active
-
2021
- 2021-05-26 WO PCT/CN2021/095995 patent/WO2021238971A1/zh active Application Filing
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120049978A1 (en) * | 2010-08-27 | 2012-03-01 | Wei Pang | Vertically integrated module in a wafer level package |
| CN102545828A (zh) * | 2010-12-17 | 2012-07-04 | 财团法人工业技术研究院 | 石英振荡器及其制造方法 |
| CN103281048A (zh) * | 2013-06-14 | 2013-09-04 | 中国科学院半导体研究所 | 一种微机械谐振器及其制作方法 |
| US9306537B1 (en) * | 2013-08-30 | 2016-04-05 | Integrated Device Technology, Inc. | Integrated circuit device substrates having packaged crystal resonators thereon |
| CN106921357A (zh) * | 2017-02-28 | 2017-07-04 | 宜确半导体（苏州）有限公司 | 声波设备及其晶圆级封装方法 |
| CN109831174A (zh) * | 2018-11-28 | 2019-05-31 | 天津大学 | 一种双工器 |
| CN110828950A (zh) * | 2019-10-18 | 2020-02-21 | 天津大学 | 一种多工器 |
| CN110828441A (zh) * | 2019-10-18 | 2020-02-21 | 天津大学 | 一种多工器 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110828950A (zh) * | 2019-10-18 | 2020-02-21 | 天津大学 | 一种多工器 |
| CN110828950B (zh) * | 2019-10-18 | 2022-05-10 | 天津大学 | 一种多工器 |
| WO2021238971A1 (zh) * | 2020-05-29 | 2021-12-02 | 诺思(天津)微系统有限责任公司 | 一种半导体芯片、多工器及通信设备 |
| CN115021711A (zh) * | 2022-07-20 | 2022-09-06 | 苏州汉天下电子有限公司 | 一种半导体器件、通信设备及其制造方法 |
| CN115021711B (zh) * | 2022-07-20 | 2022-11-18 | 苏州汉天下电子有限公司 | 一种半导体器件、通信设备及其制造方法 |
| CN115208431A (zh) * | 2022-09-16 | 2022-10-18 | 深圳新声半导体有限公司 | 一种射频前端模组基板及制备方法 |
| CN115208431B (zh) * | 2022-09-16 | 2022-11-25 | 深圳新声半导体有限公司 | 一种射频前端模组基板及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111697938B (zh) | 2021-09-21 |
| WO2021238971A1 (zh) | 2021-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111697938B (zh) | 一种半导体芯片、多工器及通信设备 | |
| US9991909B2 (en) | Radio-frequency module and communication device | |
| US7471930B2 (en) | High frequency module | |
| WO2020108529A1 (zh) | 一种双工器 | |
| JP5569571B2 (ja) | 分波回路及び高周波モジュール | |
| CN1812260B (zh) | 双工器 | |
| US20080012097A1 (en) | Semiconductor device and wireless device using the semiconductor device | |
| TWI511475B (zh) | 模組基板及通信用模組 | |
| US9503043B2 (en) | Duplexer, circuit structure thereof and RF transceiver apparatus comprising the duplexer | |
| US7135943B2 (en) | Diplexer formed in multi-layered substrate | |
| US9263780B2 (en) | Switch module | |
| WO2020125208A1 (zh) | 带通滤波器及提高其抑制水平的方法、双工器和电子设备 | |
| CN110828950B (zh) | 一种多工器 | |
| WO2021073257A1 (zh) | 一种多工器 | |
| US11558035B2 (en) | Multiplexer | |
| EP4325722A2 (en) | Semiconductor device, communication apparatus, and producing method thereof | |
| US20030220083A1 (en) | High frequency composite component | |
| US10262875B2 (en) | High-frequency module | |
| CN113556096B (zh) | 用于双工器的封装基板和双工器 | |
| WO2021143519A1 (zh) | 一种多工器 | |
| US11075658B2 (en) | Multilayer substrate, filter, multiplexer, radio-frequency front-end circuit, and communication device | |
| CN217883423U (zh) | 射频前端模组 | |
| US20240178204A1 (en) | Radio-frequency module | |
| US20240178871A1 (en) | Radio-frequency module and communication device | |
| KR20030091660A (ko) | 고주파 복합 부품 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PP01 | Preservation of patent right | ||
| PP01 | Preservation of patent right |
Effective date of registration: 20240130 Granted publication date: 20210921 |