JPH077105A - 半導体素子及び樹脂封止型半導体装置 - Google Patents
半導体素子及び樹脂封止型半導体装置Info
- Publication number
- JPH077105A JPH077105A JP5169637A JP16963793A JPH077105A JP H077105 A JPH077105 A JP H077105A JP 5169637 A JP5169637 A JP 5169637A JP 16963793 A JP16963793 A JP 16963793A JP H077105 A JPH077105 A JP H077105A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- resin
- wiring board
- protrusion
- heat dissipation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体素子１を配線基板１５にフェイスボン
ディングしたとき半導体素子１側の回路素子、配線膜
と、配線基板１５側の回路素子、配線膜との間に生じる
寄生容量を小さくし、且つ放熱性を高くする。 【構成】 電子回路が形成された主面上に複数の突起電
極２、２、…と共に、外側からの封止樹脂の侵入を阻む
放熱用の突起３を配設する。
ディングしたとき半導体素子１側の回路素子、配線膜
と、配線基板１５側の回路素子、配線膜との間に生じる
寄生容量を小さくし、且つ放熱性を高くする。 【構成】 電子回路が形成された主面上に複数の突起電
極２、２、…と共に、外側からの封止樹脂の侵入を阻む
放熱用の突起３を配設する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子及び樹脂封
止型半導体装置、特に半導体素子と、その半導体素子を
配線基板にフェイスボンディングして樹脂封止した樹脂
封止型半導体装置に関する。
止型半導体装置、特に半導体素子と、その半導体素子を
配線基板にフェイスボンディングして樹脂封止した樹脂
封止型半導体装置に関する。
【０００２】
【従来の技術】近年、ワークステーションやパーソナル
コンピュータ等の電子機器の低価格化と、高性能化と、
小型化が著しく、それは半導体装置の低価格化、小型
化、高集積化、高性能化によって可能なのであるが、半
導体装置に対する低価格化、小型化、高集積化等の要求
はとどまるところをしらない。
コンピュータ等の電子機器の低価格化と、高性能化と、
小型化が著しく、それは半導体装置の低価格化、小型
化、高集積化、高性能化によって可能なのであるが、半
導体装置に対する低価格化、小型化、高集積化等の要求
はとどまるところをしらない。
【０００３】電子機器に組み込む半導体素子のパッケー
ジングには、半導体素子の信号伝達速度の高速化、高発
熱化、高集積化に対応してセラミックを用いることが多
かったが、セラミックパッケージはコスト、重量の面で
問題があるので用途が徐々に限定され、それに代って表
面実装型の樹脂封止型半導体装置が著しく普及するよう
になった。これは、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａ
ｃｋａｇｅ）に代表されるリフロー一括実装可能なガル
ウィング状のアウターリードを有した樹脂封止型半導体
装置で、電子機器の小型化、軽量化、高生産効率化に大
きく寄与している。
ジングには、半導体素子の信号伝達速度の高速化、高発
熱化、高集積化に対応してセラミックを用いることが多
かったが、セラミックパッケージはコスト、重量の面で
問題があるので用途が徐々に限定され、それに代って表
面実装型の樹脂封止型半導体装置が著しく普及するよう
になった。これは、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａ
ｃｋａｇｅ）に代表されるリフロー一括実装可能なガル
ウィング状のアウターリードを有した樹脂封止型半導体
装置で、電子機器の小型化、軽量化、高生産効率化に大
きく寄与している。
【０００４】しかしながら、そのような表面実装型樹脂
封止型半導体装置においても一部ではあるが排熱性（熱
放散性）を十分に得ることが難しいという問題が生じつ
つある。そこで、信号伝達速度の高速化、高集積化と共
に熱放散性の向上を図った図４に示すような表面実装型
の樹脂封止型半導体装置が提案されるに至った。図４に
おいて、ａは半導体素子、ｂはリードで、そのインナー
リード部分の先端はコネクトワイヤｃを介して電極に接
続されている。ｄはリードｂのアウターリード部分で、
ガルウィング上になっている。ｅはダイパッドで、この
上に例えば導電性エポキシ接着剤ｆを介して上記半導体
素子が接着されている。ｇは各リードｂのインナーリー
ドの先端部をダイパッドｅに接着するポリイミド系絶縁
体、ｈは封止樹脂である。
封止型半導体装置においても一部ではあるが排熱性（熱
放散性）を十分に得ることが難しいという問題が生じつ
つある。そこで、信号伝達速度の高速化、高集積化と共
に熱放散性の向上を図った図４に示すような表面実装型
の樹脂封止型半導体装置が提案されるに至った。図４に
おいて、ａは半導体素子、ｂはリードで、そのインナー
リード部分の先端はコネクトワイヤｃを介して電極に接
続されている。ｄはリードｂのアウターリード部分で、
ガルウィング上になっている。ｅはダイパッドで、この
上に例えば導電性エポキシ接着剤ｆを介して上記半導体
素子が接着されている。ｇは各リードｂのインナーリー
ドの先端部をダイパッドｅに接着するポリイミド系絶縁
体、ｈは封止樹脂である。
【０００５】
【発明が解決しようとする課題】しかしながら、図４に
示すような樹脂封止型半導体装置においても充分な放熱
性が得られず、また信号伝達速度の高速化にも限界があ
る。というのは、パーソナルコンピュータにおいてバス
幅が３２ビット化から６４ビットへ移行する傾向が現わ
れ、ＣＰＵの動作クロック周波数が５０ＭＨｚから１０
０ＭＨｚに移行し、半導体素子内の素子数が１０万素子
から１００万素子に増やさなければならなくなりつつあ
り、信号伝達速度の高速化の要請が著しく、また、発熱
量が急増しているからである。
示すような樹脂封止型半導体装置においても充分な放熱
性が得られず、また信号伝達速度の高速化にも限界があ
る。というのは、パーソナルコンピュータにおいてバス
幅が３２ビット化から６４ビットへ移行する傾向が現わ
れ、ＣＰＵの動作クロック周波数が５０ＭＨｚから１０
０ＭＨｚに移行し、半導体素子内の素子数が１０万素子
から１００万素子に増やさなければならなくなりつつあ
り、信号伝達速度の高速化の要請が著しく、また、発熱
量が急増しているからである。
【０００６】そこで、本願発明者は、半導体素子の周縁
部に突起電極を配設し、配線基板に半導体素子をフェイ
スダウンボンディングし、半導体素子と配線基板との間
に樹脂を注入した樹脂封止型半導体装置の実用化を試み
た。しかし、これによれば、突起電極により放熱される
ので放熱性を多少高めることができたが、充分とはいえ
ない。また、封止樹脂が半導体素子の電子回路形成面と
配線基板の間に完全に充填されてしまい、半導体素子側
の回路素子、配線膜と、配線基板側の回路素子、配線膜
との間に生じる寄生容量を大きくし、ＩＣの性能が劣化
（例えば高速性の低下）するという問題が生じた。とい
うのは、樹脂の誘電率は空気のそれよりも高いからであ
る。
部に突起電極を配設し、配線基板に半導体素子をフェイ
スダウンボンディングし、半導体素子と配線基板との間
に樹脂を注入した樹脂封止型半導体装置の実用化を試み
た。しかし、これによれば、突起電極により放熱される
ので放熱性を多少高めることができたが、充分とはいえ
ない。また、封止樹脂が半導体素子の電子回路形成面と
配線基板の間に完全に充填されてしまい、半導体素子側
の回路素子、配線膜と、配線基板側の回路素子、配線膜
との間に生じる寄生容量を大きくし、ＩＣの性能が劣化
（例えば高速性の低下）するという問題が生じた。とい
うのは、樹脂の誘電率は空気のそれよりも高いからであ
る。
【０００７】本発明はこのような問題点を解決すべく為
されたものであり、半導体素子の放熱性を高め、且つ半
導体素子を配線基板にフェイスボンディングしたとき半
導体素子側の回路素子、配線膜と、配線基板側の回路素
子、配線膜との間に生じる寄生容量を小さくすることを
目的とする。
されたものであり、半導体素子の放熱性を高め、且つ半
導体素子を配線基板にフェイスボンディングしたとき半
導体素子側の回路素子、配線膜と、配線基板側の回路素
子、配線膜との間に生じる寄生容量を小さくすることを
目的とする。
【０００８】
【課題を解決するための手段】請求項１の半導体素子
は、電子回路が形成された主面上に複数の突起電極と共
に、放熱用突起を配設したことを特徴とする。請求項２
の半導体素子は、請求項１の半導体素子において、放熱
用突起が外側からの封止樹脂の侵入を阻むように形成さ
れたことを特徴とする。
は、電子回路が形成された主面上に複数の突起電極と共
に、放熱用突起を配設したことを特徴とする。請求項２
の半導体素子は、請求項１の半導体素子において、放熱
用突起が外側からの封止樹脂の侵入を阻むように形成さ
れたことを特徴とする。
【０００９】請求項３の半導体素子は、請求項１又は２
の半導体素子において、各突起電極及び放熱用突起の頂
部を略同一平面上に位置するようにしたことを特徴とす
る。請求項４の半導体素子は、請求項１、２又は３の半
導体素子において、放熱用突起を金属により形成し、少
なくとも一つの突起電極と電気的に接続してなることを
特徴とする。
の半導体素子において、各突起電極及び放熱用突起の頂
部を略同一平面上に位置するようにしたことを特徴とす
る。請求項４の半導体素子は、請求項１、２又は３の半
導体素子において、放熱用突起を金属により形成し、少
なくとも一つの突起電極と電気的に接続してなることを
特徴とする。
【００１０】請求項５の樹脂封止型半導体装置は、請求
項１、２、３又は４記載の半導体素子を配線基板にフェ
イスボンディングし該半導体素子と配線基板の間の突起
より外側の部分に樹脂を充填してなることを特徴とす
る。
項１、２、３又は４記載の半導体素子を配線基板にフェ
イスボンディングし該半導体素子と配線基板の間の突起
より外側の部分に樹脂を充填してなることを特徴とす
る。
【００１１】
【作用】請求項１の半導体素子によれば突起電極により
放熱されるだけでなく、放熱用突起によっても放熱でき
るので、放熱性の向上を図ることができる。請求項２の
半導体素子によれば、配線基板にフェイスボンディング
して封止樹脂を半導体素子・配線基板間に注入するとき
突起が封止樹脂の内部への侵入を阻むので、半導体素子
の回路形成面主要部と配線基板表面との間に樹脂を存在
させない形態で半導体素子を封止することができ、延い
ては半導体素子側の回路素子、配線膜と、配線基板側の
回路素子、配線膜との間に生じる寄生容量を小さくする
ことができる。
放熱されるだけでなく、放熱用突起によっても放熱でき
るので、放熱性の向上を図ることができる。請求項２の
半導体素子によれば、配線基板にフェイスボンディング
して封止樹脂を半導体素子・配線基板間に注入するとき
突起が封止樹脂の内部への侵入を阻むので、半導体素子
の回路形成面主要部と配線基板表面との間に樹脂を存在
させない形態で半導体素子を封止することができ、延い
ては半導体素子側の回路素子、配線膜と、配線基板側の
回路素子、配線膜との間に生じる寄生容量を小さくする
ことができる。
【００１２】請求項３の半導体素子によれば、放熱用突
起と突起電極の頂部が略同一平面上に位置するので、配
線基板にフェイスボンディングに際し突起の接合が同時
にできるし、請求項２の半導体素子の場合、各突起電極
がすべて完全に接合したとき突起がそれより内側の空間
を外側から完全に密閉し、封止樹脂の侵入をより完全に
阻むことができる。請求項４の半導体素子によれば、放
熱用突起を金属により形成し、突起電極の少なくとも一
つと接続したので、突起に一定の電位、例えばアース電
位を与えることができる。従って、半導体素子の表面に
形成された電子回路を突起により外部から静電的にシー
ルドすることができ、また、突起の電位が不安定になっ
て電子回路に悪影響を及ぼす虞れもない。
起と突起電極の頂部が略同一平面上に位置するので、配
線基板にフェイスボンディングに際し突起の接合が同時
にできるし、請求項２の半導体素子の場合、各突起電極
がすべて完全に接合したとき突起がそれより内側の空間
を外側から完全に密閉し、封止樹脂の侵入をより完全に
阻むことができる。請求項４の半導体素子によれば、放
熱用突起を金属により形成し、突起電極の少なくとも一
つと接続したので、突起に一定の電位、例えばアース電
位を与えることができる。従って、半導体素子の表面に
形成された電子回路を突起により外部から静電的にシー
ルドすることができ、また、突起の電位が不安定になっ
て電子回路に悪影響を及ぼす虞れもない。
【００１３】請求項５の樹脂封止型半導体装置によれ
ば、上記半導体素子を配線基板にフェイスボンディング
し、半導体素子と配線基板の突起より外側の部分に樹脂
を充填したので、封止樹脂が突起よりも内側に侵入し得
ず、半導体素子側の回路素子、配線膜と、配線基板側の
回路素子、配線膜との間に生じる寄生容量を小さくでき
る。
ば、上記半導体素子を配線基板にフェイスボンディング
し、半導体素子と配線基板の突起より外側の部分に樹脂
を充填したので、封止樹脂が突起よりも内側に侵入し得
ず、半導体素子側の回路素子、配線膜と、配線基板側の
回路素子、配線膜との間に生じる寄生容量を小さくでき
る。
【００１４】
【実施例】以下、本発明半導体素子及び樹脂封止型半導
体装置を図示実施例に従って詳細に説明する。図１
（Ａ）、（Ｂ）は本発明半導体素子の一つの実施例を示
すもので、（Ａ）は斜視図、（Ｂ）は（Ａ）のＢ−Ｂ線
に沿って切欠いた突起電極と放熱用の突起を示す拡大断
面図である。１は半導体素子、例えば半導体素子あるい
は半導体記憶素子等であり、その主面部に図面に現われ
ない電子回路が形成されており、その主面の周縁部には
その電子回路から引き出された合金系の突起電極２、
２、…が配設されている。
体装置を図示実施例に従って詳細に説明する。図１
（Ａ）、（Ｂ）は本発明半導体素子の一つの実施例を示
すもので、（Ａ）は斜視図、（Ｂ）は（Ａ）のＢ−Ｂ線
に沿って切欠いた突起電極と放熱用の突起を示す拡大断
面図である。１は半導体素子、例えば半導体素子あるい
は半導体記憶素子等であり、その主面部に図面に現われ
ない電子回路が形成されており、その主面の周縁部には
その電子回路から引き出された合金系の突起電極２、
２、…が配設されている。
【００１５】３は突起電極２、２、…の内側に形成され
た矩形枠状の放熱用そして樹脂侵入防止用突起で、例え
ばアルミニウム合金からなり、突起電極２、２、…の一
つであるアース電極２ｓと図２に示すように電気的に接
続されている。４は半導体基板、５は該半導体基板４の
表面上に形成された第１の酸化膜、６は第１層目の金属
膜、７は第２層目の金属膜、８は該第２層目の金属膜７
の突起電極２ｓ、突起３が配設されるパッド電極部分、
１２は第２の酸化膜で、突起３が配設されるパッド電極
部分８と第１層目の金属膜６との間はこの第２の酸化膜
１２により絶縁されている。
た矩形枠状の放熱用そして樹脂侵入防止用突起で、例え
ばアルミニウム合金からなり、突起電極２、２、…の一
つであるアース電極２ｓと図２に示すように電気的に接
続されている。４は半導体基板、５は該半導体基板４の
表面上に形成された第１の酸化膜、６は第１層目の金属
膜、７は第２層目の金属膜、８は該第２層目の金属膜７
の突起電極２ｓ、突起３が配設されるパッド電極部分、
１２は第２の酸化膜で、突起３が配設されるパッド電極
部分８と第１層目の金属膜６との間はこの第２の酸化膜
１２により絶縁されている。
【００１６】突起電極２、２、…と、突起３とは、共
に、パッド電極部８、８、…を覆うように例えばクロム
Ｃｒ、銅Ｃｕの如き金属を順に積層したバリア金属膜９
と、例えば銅Ｃｕからなる突起芯１０と、例えばＳｎ：
Ｐｂ＝１：９の合金からなる合金系突起１１から構成さ
れており、これらはスパッタリング技術、露光技術、エ
ッチング技術、メッキ技術を駆使することによって形成
することができる。尚、１３は第３の酸化膜で、保護膜
と呼ばれるものであり、突起電極２、２、…が位置する
各部分においては略正方形状にエッチングされ、突起３
が位置する部分においては額縁状にエッチングされてい
る。
に、パッド電極部８、８、…を覆うように例えばクロム
Ｃｒ、銅Ｃｕの如き金属を順に積層したバリア金属膜９
と、例えば銅Ｃｕからなる突起芯１０と、例えばＳｎ：
Ｐｂ＝１：９の合金からなる合金系突起１１から構成さ
れており、これらはスパッタリング技術、露光技術、エ
ッチング技術、メッキ技術を駆使することによって形成
することができる。尚、１３は第３の酸化膜で、保護膜
と呼ばれるものであり、突起電極２、２、…が位置する
各部分においては略正方形状にエッチングされ、突起３
が位置する部分においては額縁状にエッチングされてい
る。
【００１７】そして、合金系の突起電極２、２、…と合
金系の突起３とは、共に約２３０℃の温度でリフロー溶
融され、Ｓｎ：Ｐｂ＝１：９の半田の表面張力で球状を
成し、その高さはリフロー処理を終えた状態では５０〜
１００μｍである。ここで、硬度の低いその球状半田の
全部を一つの平板で押し潰せば、図１（Ｂ）に示すよう
に、突起電極２、２、…と突起とはその頂部が同一平面
２７上に位置した状態になる。そして、このようにする
と、半導体素子１を配線基板に対してフェイスボンディ
ング実装するときに全突起電極２、２、…及び矩形形状
放熱用及び樹脂侵入防止突起３を一斉にボンディングす
ることができ、樹脂侵入防止突起３と配線基板との間に
隙間が生じないようにしつつ各突起電極２、２、…を配
線基板側の配線端子に完全に接合させることができる。
金系の突起３とは、共に約２３０℃の温度でリフロー溶
融され、Ｓｎ：Ｐｂ＝１：９の半田の表面張力で球状を
成し、その高さはリフロー処理を終えた状態では５０〜
１００μｍである。ここで、硬度の低いその球状半田の
全部を一つの平板で押し潰せば、図１（Ｂ）に示すよう
に、突起電極２、２、…と突起とはその頂部が同一平面
２７上に位置した状態になる。そして、このようにする
と、半導体素子１を配線基板に対してフェイスボンディ
ング実装するときに全突起電極２、２、…及び矩形形状
放熱用及び樹脂侵入防止突起３を一斉にボンディングす
ることができ、樹脂侵入防止突起３と配線基板との間に
隙間が生じないようにしつつ各突起電極２、２、…を配
線基板側の配線端子に完全に接合させることができる。
【００１８】尚、突起３は必ずしも枠状にすることは必
要ではなく、例えば十字状でも田字状でも良い。要する
に、突起電極２、２、…だけでなく突起３からも放熱さ
れるようにさえすれば放熱性が高くなるので形状の如何
を問わない。但し、例えば突起３を十字状に形成したよ
うな場合には樹脂侵入防止効果は得られない。
要ではなく、例えば十字状でも田字状でも良い。要する
に、突起電極２、２、…だけでなく突起３からも放熱さ
れるようにさえすれば放熱性が高くなるので形状の如何
を問わない。但し、例えば突起３を十字状に形成したよ
うな場合には樹脂侵入防止効果は得られない。
【００１９】図２（Ａ）、（Ｂ）は図１（Ａ）、（Ｂ）
に示した半導体素子１を配線基板１５にフェイスダウン
ボンディングして樹脂封止した樹脂封止型半導体装置の
一例を示すもので、（Ａ）は一部切欠斜視図、（Ｂ）は
（Ａ）のＢ−Ｂ線に沿う断面図である。１４はトランス
ファーモールド成形法により形成された封止樹脂である
が、ポッティングにより形成するようにしても良い。
に示した半導体素子１を配線基板１５にフェイスダウン
ボンディングして樹脂封止した樹脂封止型半導体装置の
一例を示すもので、（Ａ）は一部切欠斜視図、（Ｂ）は
（Ａ）のＢ−Ｂ線に沿う断面図である。１４はトランス
ファーモールド成形法により形成された封止樹脂である
が、ポッティングにより形成するようにしても良い。
【００２０】１５は配線基板で、例えばガラスエポキ
シ、セラミック、アルミナ等からなり、表裏両面に配線
膜を有している。１６はランドで、合金系の突起電極
２、２、…と対応する位置に配設されている。１７はバ
イアホール、１８はランド１６と該バイアホール１７と
の間を接続する第１の配線膜、１９は配線基板１５の裏
面に形成された第２の配線膜である。
シ、セラミック、アルミナ等からなり、表裏両面に配線
膜を有している。１６はランドで、合金系の突起電極
２、２、…と対応する位置に配設されている。１７はバ
イアホール、１８はランド１６と該バイアホール１７と
の間を接続する第１の配線膜、１９は配線基板１５の裏
面に形成された第２の配線膜である。
【００２１】２０は半導体素子１と配線基板１５からな
る樹脂封止型半導体装置を搭載するメイン配線基板、２
１は配線基板１５の裏面に形成されたところの本樹脂封
止型半導体装置をメイン配線基板２０にフェイスボンデ
ィングするための突起電極である。尚、２２、２３は配
線基板１５の表裏両面に形成されたソルダーレジスト膜
である。２４は配線基板１５の上面に形成された金属膜
で、上記ソルダーレジスト膜２２に形成された額縁状の
エッチング部は該金属膜２４の周縁部に位置している。
る樹脂封止型半導体装置を搭載するメイン配線基板、２
１は配線基板１５の裏面に形成されたところの本樹脂封
止型半導体装置をメイン配線基板２０にフェイスボンデ
ィングするための突起電極である。尚、２２、２３は配
線基板１５の表裏両面に形成されたソルダーレジスト膜
である。２４は配線基板１５の上面に形成された金属膜
で、上記ソルダーレジスト膜２２に形成された額縁状の
エッチング部は該金属膜２４の周縁部に位置している。
【００２２】そして、上記ソルダーレジスト膜２２のエ
ッチングに露出する金属膜２４表面上に矩形枠状の突起
３が合金接合されている。ソルダーレジスト膜２２の額
縁状のエッチング部の外側には各突起電極２、２、…に
対応してエッチング部が配設されており、第１の配線膜
１８の各エッチング部に露出する部分には半導体素子１
の各突起電極２、２、…が合金接合されている。
ッチングに露出する金属膜２４表面上に矩形枠状の突起
３が合金接合されている。ソルダーレジスト膜２２の額
縁状のエッチング部の外側には各突起電極２、２、…に
対応してエッチング部が配設されており、第１の配線膜
１８の各エッチング部に露出する部分には半導体素子１
の各突起電極２、２、…が合金接合されている。
【００２３】突起電極２、２、…は半導体素子１の周縁
部に配設され、そしてそのすぐ内側に矩形枠状の突起３
が配設されており、突起３は半導体素子１の入出力増幅
回路等の周辺回路近傍であって最も発熱量の大きい部分
上に位置している。従って、半導体素子１で発生した熱
は、突起電極２、２、…と矩形枠状突起３を経由して効
率よく配線基板１５に伝達され、更には、配線基板１５
の主としてバイアホール１７、金属膜２４を経由し更に
は突起電極２１、２１、…を経てメイン配線基板２０に
伝達される。従って、放熱性が非常に高くなる。
部に配設され、そしてそのすぐ内側に矩形枠状の突起３
が配設されており、突起３は半導体素子１の入出力増幅
回路等の周辺回路近傍であって最も発熱量の大きい部分
上に位置している。従って、半導体素子１で発生した熱
は、突起電極２、２、…と矩形枠状突起３を経由して効
率よく配線基板１５に伝達され、更には、配線基板１５
の主としてバイアホール１７、金属膜２４を経由し更に
は突起電極２１、２１、…を経てメイン配線基板２０に
伝達される。従って、放熱性が非常に高くなる。
【００２４】また、矩形枠状の突起３は樹脂封止時にお
いて封止樹脂１４の侵入を阻むので、即ちダムブロック
として機能するので、半導体素子１の主面の周縁部を除
く部分と配線基板１５との間には封止樹脂が充填されて
いない空間が生じる。従って、その部分における誘電率
は樹脂がある場合に比較して小さくなり、半導体素子１
と配線基板１５との間に生じる寄生容量は小さくなる。
いて封止樹脂１４の侵入を阻むので、即ちダムブロック
として機能するので、半導体素子１の主面の周縁部を除
く部分と配線基板１５との間には封止樹脂が充填されて
いない空間が生じる。従って、その部分における誘電率
は樹脂がある場合に比較して小さくなり、半導体素子１
と配線基板１５との間に生じる寄生容量は小さくなる。
【００２５】というのは、封止樹脂１４は誘電率の高い
溶融シリカを含有しているので、空気の誘電率に比較し
て誘電率が非常に高くなり、寄生容量の存在を無視でき
ないものとし、延いては信号伝達速度の遅延をもたらす
要因となるが、本樹脂封止型半導体装置によれば、矩形
突起３の内側は誘電率が小さいエアーとなるので、その
半導体素子１と配線基板１５との間に生じる寄生容量を
小さくすることができ、延いては信号伝達速度をより速
くすることができる。
溶融シリカを含有しているので、空気の誘電率に比較し
て誘電率が非常に高くなり、寄生容量の存在を無視でき
ないものとし、延いては信号伝達速度の遅延をもたらす
要因となるが、本樹脂封止型半導体装置によれば、矩形
突起３の内側は誘電率が小さいエアーとなるので、その
半導体素子１と配線基板１５との間に生じる寄生容量を
小さくすることができ、延いては信号伝達速度をより速
くすることができる。
【００２６】そして、半導体素子１の主面上の突起３に
より囲まれた部分は気密状になるため、水分の侵入を防
止することができ、更にはアルファ線の侵入を防止する
ことによりソフトエラー耐性の向上を図り、突起３によ
る静電シールド効果を得て耐ノイズ性を高めることがで
きる。また、突起３の内側に樹脂１４が存在しないこと
によって半導体素子１と封止樹脂１４との界面における
樹脂収縮によるストレスを緩和することができる。
より囲まれた部分は気密状になるため、水分の侵入を防
止することができ、更にはアルファ線の侵入を防止する
ことによりソフトエラー耐性の向上を図り、突起３によ
る静電シールド効果を得て耐ノイズ性を高めることがで
きる。また、突起３の内側に樹脂１４が存在しないこと
によって半導体素子１と封止樹脂１４との界面における
樹脂収縮によるストレスを緩和することができる。
【００２７】図３は樹脂封止型半導体装置の別の例を示
す断面図である。本樹脂封止型半導体装置は、半導体素
子１が図１に示す半導体素子１と同じ構成であるが、配
線基板１５ａが内層として接地電位（Ｖｓｓ）が与えら
れる配線膜２５と、電源電位（ＶｄｄあるいはＶｃｃ）
になる配線膜２６を有しており、配線膜２５と配線膜２
４とがバイアホール１７Ｓ、１７Ｓを介して接地されて
いる。尚、内層数を更に増やすことは容易であり、そう
することにより電源系統が複数有する樹脂封止型半導体
装置を容易に得ることができる。
す断面図である。本樹脂封止型半導体装置は、半導体素
子１が図１に示す半導体素子１と同じ構成であるが、配
線基板１５ａが内層として接地電位（Ｖｓｓ）が与えら
れる配線膜２５と、電源電位（ＶｄｄあるいはＶｃｃ）
になる配線膜２６を有しており、配線膜２５と配線膜２
４とがバイアホール１７Ｓ、１７Ｓを介して接地されて
いる。尚、内層数を更に増やすことは容易であり、そう
することにより電源系統が複数有する樹脂封止型半導体
装置を容易に得ることができる。
【００２８】この場合、金属膜２４を複数に分割してそ
の金属膜２４と突起電極２との接続箇所を設けることに
より接地電極数を多数有する樹脂封止型半導体装置に対
応することができる。そして、このようにすることによ
り、電源バウンズ等の電源ノイズが低減され、配線基板
１５は接地系のインピーダンスが低減されるという効果
が得られるだけでなく、放熱性が高くなるという効果も
得られる。
の金属膜２４と突起電極２との接続箇所を設けることに
より接地電極数を多数有する樹脂封止型半導体装置に対
応することができる。そして、このようにすることによ
り、電源バウンズ等の電源ノイズが低減され、配線基板
１５は接地系のインピーダンスが低減されるという効果
が得られるだけでなく、放熱性が高くなるという効果も
得られる。
【００２９】
【発明の効果】請求項１の半導体素子は、突起電極と共
に放熱用突起用電極を設けたことを特徴とする。従っ
て、請求項１の半導体素子によれば、放熱用突起により
有効に放熱できるので放熱性が高くなる。
に放熱用突起用電極を設けたことを特徴とする。従っ
て、請求項１の半導体素子によれば、放熱用突起により
有効に放熱できるので放熱性が高くなる。
【００３０】請求項２の半導体素子は、放熱用突起を外
側からの封止樹脂の侵入を阻むように配設したことを特
徴とするものである。従って、請求項２の半導体素子に
よれば、配線基板にフェイスボンディングして封止樹脂
を半導体素子・配線基板間に注入するとき突起が封止樹
脂の内部への侵入を阻むので、半導体素子の回路形成面
主要部と配線基板表面との間に樹脂を存在させない形態
で半導体素子を封止することができ、延いては半導体素
子側の回路素子、配線膜と、配線基板側の回路素子、配
線膜との間に生じる寄生容量を小さくすることができ
る。
側からの封止樹脂の侵入を阻むように配設したことを特
徴とするものである。従って、請求項２の半導体素子に
よれば、配線基板にフェイスボンディングして封止樹脂
を半導体素子・配線基板間に注入するとき突起が封止樹
脂の内部への侵入を阻むので、半導体素子の回路形成面
主要部と配線基板表面との間に樹脂を存在させない形態
で半導体素子を封止することができ、延いては半導体素
子側の回路素子、配線膜と、配線基板側の回路素子、配
線膜との間に生じる寄生容量を小さくすることができ
る。
【００３１】請求項３の半導体素子は、各突起電極及び
放熱用突起の頂部を略同一平面上に位置するようにした
ことを特徴とするものである。従って、請求項３の半導
体素子によれば、突起と突起電極の頂部が略同一平面上
に位置するのでそれ等の接合を同時に一括して行うこと
ができ、そして、配線基板にフェイスボンディングに際
し各突起電極がすべて完全に接合したとき突起がそれよ
り内側の空間を外側から完全に密閉し、封止樹脂の侵入
をより完全に阻むことも可能になる。
放熱用突起の頂部を略同一平面上に位置するようにした
ことを特徴とするものである。従って、請求項３の半導
体素子によれば、突起と突起電極の頂部が略同一平面上
に位置するのでそれ等の接合を同時に一括して行うこと
ができ、そして、配線基板にフェイスボンディングに際
し各突起電極がすべて完全に接合したとき突起がそれよ
り内側の空間を外側から完全に密閉し、封止樹脂の侵入
をより完全に阻むことも可能になる。
【００３２】請求項４の半導体素子は、放熱用突起を金
属により形成し、この突起を少なくとも一つの突起電極
と電気的に接続してなることを特徴とするものである。
従って、請求項４の半導体素子によれば、放熱用突起を
金属により形成し、突起電極の少なくとも一つと接続し
たので、その突起に一定の電位、例えばアース電位を与
えることができる。従って、半導体素子の表面に形成さ
れた電子回路を突起により外部から静電的にシールドす
ることができ、また、突起の電位が不安定になって電子
回路に悪影響を及ぼす虞れもない。
属により形成し、この突起を少なくとも一つの突起電極
と電気的に接続してなることを特徴とするものである。
従って、請求項４の半導体素子によれば、放熱用突起を
金属により形成し、突起電極の少なくとも一つと接続し
たので、その突起に一定の電位、例えばアース電位を与
えることができる。従って、半導体素子の表面に形成さ
れた電子回路を突起により外部から静電的にシールドす
ることができ、また、突起の電位が不安定になって電子
回路に悪影響を及ぼす虞れもない。
【００３３】請求項５の樹脂封止型半導体装置は、上記
半導体素子を配線基板にフェイスボンディングし該半導
体素子と該配線基板の間の突起より外側の部分に樹脂を
充填してなることを特徴とするものである。従って、請
求項４の樹脂封止型半導体装置によれば、半導体素子と
配線基板の突起より外側の部分に樹脂を充填したので、
封止樹脂が突起よりも内側に侵入し得ず、半導体素子側
の回路素子、配線膜と、配線基板側の回路素子、配線膜
との間に生じる寄生容量を小さくできる。
半導体素子を配線基板にフェイスボンディングし該半導
体素子と該配線基板の間の突起より外側の部分に樹脂を
充填してなることを特徴とするものである。従って、請
求項４の樹脂封止型半導体装置によれば、半導体素子と
配線基板の突起より外側の部分に樹脂を充填したので、
封止樹脂が突起よりも内側に侵入し得ず、半導体素子側
の回路素子、配線膜と、配線基板側の回路素子、配線膜
との間に生じる寄生容量を小さくできる。
【図面の簡単な説明】
【図１】（Ａ）、（Ｂ）は本発明半導体素子の一つの実
施例を示すもので、（Ａ）は斜視図、（Ｂ）は（Ａ）の
Ｂ−Ｂ線に沿って切断して突起電極と突起を示す拡大断
面図である。
施例を示すもので、（Ａ）は斜視図、（Ｂ）は（Ａ）の
Ｂ−Ｂ線に沿って切断して突起電極と突起を示す拡大断
面図である。
【図２】（Ａ）、（Ｂ）は図１に示した半導体素子を配
線基板にフェイスダウンボンディングして樹脂封止した
樹脂封止型半導体装置を示すもので、（Ａ）は一部切欠
斜視図、（Ｂ）は（Ａ）のＢ−Ｂ線に沿う断面図であ
る。
線基板にフェイスダウンボンディングして樹脂封止した
樹脂封止型半導体装置を示すもので、（Ａ）は一部切欠
斜視図、（Ｂ）は（Ａ）のＢ−Ｂ線に沿う断面図であ
る。
【図３】樹脂封止型半導体装置の別の例を示す断面図で
ある。
ある。
【図４】樹脂封止型半導体装置の従来例を示す断面図で
ある。
ある。
１ 半導体素子 ２ 突起電極 ２Ｓ 突起３と電気的に接続された突起電極 ３ 突起 １４ 封止樹脂 １５、１５ａ 配線基板
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年９月３日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】しかしながら、そのような表面実装型樹脂
封止型半導体装置においても一部ではあるが排熱性（熱
放散性）を十分に得ることが難しいという問題が生じつ
つある。そこで、信号伝達速度の高速化、高集積化と共
に熱放散性の向上を図った図４に示すような表面実装型
の樹脂封止型半導体装置が提案されるに至った。図４に
おいて、ａは半導体素子、ｂはリードで、そのインナー
リード部分の先端はコネクトワイヤｃを介して電極に接
続されている。ｄはリードｂのアウターリード部分で、
ガルウィング状になっている。ｅはダイパッドで、この
上に例えば導電性エポキシ接着剤ｆを介して上記半導体
素子が接着されている。ｇは各リードｂのインナーリー
ドの先端部をダイパッドｅに接着するポリイミド系絶縁
体、ｈは封止樹脂である。
封止型半導体装置においても一部ではあるが排熱性（熱
放散性）を十分に得ることが難しいという問題が生じつ
つある。そこで、信号伝達速度の高速化、高集積化と共
に熱放散性の向上を図った図４に示すような表面実装型
の樹脂封止型半導体装置が提案されるに至った。図４に
おいて、ａは半導体素子、ｂはリードで、そのインナー
リード部分の先端はコネクトワイヤｃを介して電極に接
続されている。ｄはリードｂのアウターリード部分で、
ガルウィング状になっている。ｅはダイパッドで、この
上に例えば導電性エポキシ接着剤ｆを介して上記半導体
素子が接着されている。ｇは各リードｂのインナーリー
ドの先端部をダイパッドｅに接着するポリイミド系絶縁
体、ｈは封止樹脂である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】３は突起電極２、２、…の内側に形成され
た矩形枠状の放熱用そして樹脂侵入防止用突起で、例え
ば半田系合金からなり、突起電極２、２、…の一つであ
るアース電極２ｓと図２に示すように電気的に接続され
ている。４は半導体基板、５は該半導体基板４の表面上
に形成された第１の酸化膜、６は第１層目の金属膜、７
は第２層目の金属膜、８は該第２層目の金属膜７の突起
電極２ｓ、突起３が配設されるパッド電極部分、１２は
第２の酸化膜で、突起３が配設されるパッド電極部分８
と第１層目の金属膜６との間はこの第２の酸化膜１２に
より絶縁されている。
た矩形枠状の放熱用そして樹脂侵入防止用突起で、例え
ば半田系合金からなり、突起電極２、２、…の一つであ
るアース電極２ｓと図２に示すように電気的に接続され
ている。４は半導体基板、５は該半導体基板４の表面上
に形成された第１の酸化膜、６は第１層目の金属膜、７
は第２層目の金属膜、８は該第２層目の金属膜７の突起
電極２ｓ、突起３が配設されるパッド電極部分、１２は
第２の酸化膜で、突起３が配設されるパッド電極部分８
と第１層目の金属膜６との間はこの第２の酸化膜１２に
より絶縁されている。
Claims (5)
- 【請求項１】 電子回路が形成された主面上に複数の突
起電極と共に、放熱用突起を配設したことを特徴とする
半導体素子 - 【請求項２】 放熱用突起が外側からの封止樹脂の侵入
を阻み得る形状に形成されたことを特徴とする請求項１
記載の半導体素子 - 【請求項３】 各突起電極及び放熱用突起の頂部を略同
一平面上に位置するようにしたことを特徴とする請求項
１又は２記載の半導体素子 - 【請求項４】 放熱用突起を金属により形成し、少なく
とも一つの突起電極と電気的に接続してなることを特徴
とする請求項１、２又は３記載の半導体素子 - 【請求項５】 電子回路が形成された主面上に複数の突
起電極と共に放熱用突起を配設させた請求項１、２、３
又は４記載の半導体素子を、その突起電極と対応した電
極を有する配線基板に、その互いに対応する電極どうし
を接合させることによりフェイスボンディングし、 上記半導体素子と配線基板の対向部の上記突起より外側
に樹脂を充填したことを特徴とする樹脂封止型半導体装
置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5169637A JPH077105A (ja) | 1993-06-16 | 1993-06-16 | 半導体素子及び樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5169637A JPH077105A (ja) | 1993-06-16 | 1993-06-16 | 半導体素子及び樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH077105A true JPH077105A (ja) | 1995-01-10 |
Family
ID=15890190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5169637A Pending JPH077105A (ja) | 1993-06-16 | 1993-06-16 | 半導体素子及び樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077105A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08139130A (ja) * | 1994-11-09 | 1996-05-31 | Hitachi Ltd | 半導体装置 |
| JPH1126645A (ja) * | 1997-07-03 | 1999-01-29 | Mitsubishi Electric Corp | 半導体集積回路装置とその製造方法 |
| KR100297313B1 (ko) * | 1997-04-28 | 2001-11-26 | 가네꼬 히사시 | 돌출전극을갖는반도체장치 |
| JP2011210808A (ja) * | 2010-03-29 | 2011-10-20 | Casio Computer Co Ltd | 半導体構成体及び半導体装置 |
-
1993
- 1993-06-16 JP JP5169637A patent/JPH077105A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08139130A (ja) * | 1994-11-09 | 1996-05-31 | Hitachi Ltd | 半導体装置 |
| KR100297313B1 (ko) * | 1997-04-28 | 2001-11-26 | 가네꼬 히사시 | 돌출전극을갖는반도체장치 |
| JPH1126645A (ja) * | 1997-07-03 | 1999-01-29 | Mitsubishi Electric Corp | 半導体集積回路装置とその製造方法 |
| JP2011210808A (ja) * | 2010-03-29 | 2011-10-20 | Casio Computer Co Ltd | 半導体構成体及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100694739B1 (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
| JP2881575B2 (ja) | ヒートシンク付着ボールグリッドアレイ半導体パッケージ | |
| US5436203A (en) | Shielded liquid encapsulated semiconductor device and method for making the same | |
| US6876069B2 (en) | Ground plane for exposed package | |
| US6380048B1 (en) | Die paddle enhancement for exposed pad in semiconductor packaging | |
| US8759157B2 (en) | Heat dissipation methods and structures for semiconductor device | |
| KR100319495B1 (ko) | 반도체 장치 | |
| JP3578770B2 (ja) | 半導体装置 | |
| US5909058A (en) | Semiconductor package and semiconductor mounting part | |
| US6747350B1 (en) | Flip chip package structure | |
| JPH06209054A (ja) | 半導体装置 | |
| JP2002368157A (ja) | モノリシック・マイクロ波集積回路パッケージ | |
| US6160307A (en) | Semiconductor packages having split die pad | |
| JPH1056093A (ja) | 半導体装置およびその半導体装置を組み込んだ電子装置 | |
| JP6290758B2 (ja) | 半導体装置 | |
| US6819565B2 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
| JP2003086726A (ja) | 高電力モノリシックマイクロ波集積回路パッケージ | |
| JP4190111B2 (ja) | 高周波モジュール | |
| US7307352B2 (en) | Semiconductor package having changed substrate design using special wire bonding | |
| KR100248035B1 (ko) | 반도체 패키지 | |
| JPH077105A (ja) | 半導体素子及び樹脂封止型半導体装置 | |
| JP2002026178A (ja) | 半導体装置及びその製造方法並びに電子装置 | |
| JP2630294B2 (ja) | 混成集積回路装置およびその製造方法 | |
| JP2500310B2 (ja) | 半導体装置 | |
| JPH06302757A (ja) | 電子部品搭載装置及びその実装方法 |